JP2016004951A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2016004951A
JP2016004951A JP2014125673A JP2014125673A JP2016004951A JP 2016004951 A JP2016004951 A JP 2016004951A JP 2014125673 A JP2014125673 A JP 2014125673A JP 2014125673 A JP2014125673 A JP 2014125673A JP 2016004951 A JP2016004951 A JP 2016004951A
Authority
JP
Japan
Prior art keywords
substrate
laser
light emitting
semiconductor light
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014125673A
Other languages
English (en)
Other versions
JP6318900B2 (ja
Inventor
斉 水口
Hitoshi Mizuguchi
斉 水口
建市 松井
Kenichi Matsui
建市 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2014125673A priority Critical patent/JP6318900B2/ja
Priority to US14/742,716 priority patent/US9583674B2/en
Publication of JP2016004951A publication Critical patent/JP2016004951A/ja
Priority to US15/409,546 priority patent/US10340413B2/en
Application granted granted Critical
Publication of JP6318900B2 publication Critical patent/JP6318900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】サファイア屑の発生を回避しつつもクラックの伸展を促進させる。【解決手段】基板5の第一主面上に半導体構造が設けられたウエハを準備する工程と、基板5の第一主面と反対側の第二主面側から、該基板5内の厚さ方向における第一集光位置31にレーザ光を照射することで改質領域を形成する第一レーザ照射工程と、改質領域内であって、第一集光位置31と異なる第二集光位置32にレーザ光を照射する第二レーザ照射工程と、ウエハを割断して、半導体発光素子毎に個片化する工程とを含む。【選択図】図3

Description

本発明は、半導体発光素子の製造方法に関し、具体的には、ウエハ内部にレーザ光を照射して、ウエハをチップ化する半導体発光素子の製造方法に関する。
半導体発光素子は、小型で電力効率が良く鮮やかな色の発光をする。また、半導体素子である発光素子は球切れ等の心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード(Light Emitting Diode:以下「LED」ともいう。)、レーザダイオード(Laser Diode:以下「LD」ともいう。)等の半導体発光素子は、各種の光源として利用されている。特に近年は、蛍光灯に代わる照明用の光源として、より低消費電力で長寿命の次世代照明として注目を集めており、更なる発光出力の向上及び発光効率の改善が求められている。
このような半導体発光素子は、サファイア基板上に半導体層をエピタキシャル成長させた後、チップ毎に分割する。従来、基板上に半導体層が積層されたウエハは、ダイサ、スクライバ、レーザスクライバ等によってチップ化されている。半導体層に窒化物半導体を用いる場合は、通常、サファイア基板が成長基板として用いられている。
サファイア基板を有するウエハの割断方法としては、サファイア基板の裏面側からフェムト秒パルスレーザを用いてレーザ光を照射させ、サファイア基板の内部に改質領域を生じさせ、改質領域から割り溝やクラックを生じさせて、割断を行う方法が提案されている(例えば特許文献1〜2)。
しかしながら、基板によってはクラックが比較的伸展しにくく、レーザ光の照射後、クラックが伸展するまでに待ち時間が必要になることがあった。待ち時間が長時間に及ぶと、製造のタクトタイムが長くなり、生産効率に悪影響を及ぼす。
特開2006−245043号公報 特開2008−98465号公報
本発明は、従来のこのような問題点を解消するためになされたものである。本発明の主な目的は、クラックの伸展を促進させることができる半導体発光素子の製造方法を提供することにある。
上記の目的を達成するために、本発明の一の側面に係る半導体発光素子の製造方法によれば、基板の第一主面上に半導体構造が設けられたウエハを準備する工程と、前記基板の第一主面と反対側の第二主面側から、該基板内の厚さ方向における第一集光位置にレーザ光を照射することで改質領域を形成する第一レーザ照射工程と、前記改質領域内であって、前記第一集光位置と異なる第二集光位置にレーザ光を照射する第二レーザ照射工程と、前記ウエハを割断して、半導体発光素子毎に個片化する工程とを含むことができる。
本発明によれば、クラックの伸展を促進して割断を早期に行うことが可能となり、製造時のタクトタイムを短縮できる効果が得られる。
本発明の実施の形態1に係る半導体発光素子を示す断面図である。 ウエハから半導体発光素子チップを割断する様子を示す模式断面図である。 基板の裏面側からレーザ光を第一集光位置に照射する状態を示す模式断面図である。 本願発明者らが試験した、サファイア基板の裏面側の表面付近にレーザ光を照射したサファイア基板の割断面を示す顕微鏡写真である。 本願発明者らが試験した、サファイア基板にレーザ光を照射して改質領域が裏面に達しているブレイクラインが生じている状態を示す写真である。 図6Aは基板の裏面側から第1走査目のレーザ光を第一集光位置に照射する状態を示す模式断面図、図6Bは図6Aの拡大模式断面図、図6Cは図6Bの状態で第2走査のレーザ光を第二集光位置に照射する状態を示す模式断面図、図6Dは図6Cの後、クラックが走る状態を示す模式断面図である。 本発明の実施の形態に係るレーザ光の照射で形成された改質領域を示す割断面のSEM写真である。 基板中のレーザ光の走査方向を示す模式平面図である。 図9Aは実施の形態2に係る第1走査目のレーザ照射を第三集光位置に照射した状態を示す模式断面図、図9Bは図9Aの状態で第2走査目のレーザ照射を第一集光位置に照射した状態を示す模式断面図、図9Cは図9Bの状態で第3走査目のレーザ照射を第二集光位置に照射した状態を示す模式断面図である。 図9A〜図9Cに示す手順でレーザ照射を3回行ったサファイア基板の断面を示すSEM写真である。 サファイア基板に対してレーザ光の集光位置を変化させて試作したサンプルの結果を示す表である。
(実施の形態1)
以下、本発明の実施の形態1について説明する。
(半導体発光素子10)
まず、本発明の実施の形態1に係る製造方法により得られる半導体発光素子10の概略を説明する。
図1に、半導体発光素子10の断面を示す。図1に示すように、半導体発光素子10は、基板5の一方の主面である第一主面5a上に、半導体構造11として窒化物半導体層が積層されてなる。具体的には、半導体発光素子10は、対向する一対の主面を有する基板5の第一主面5aである表面側に、第一半導体層6であるn型半導体層、活性層8、第二半導体層7であるp型半導体層を順に備える半導体構造11が積層されている。また、n型半導体層にはn側パッド電極3Aが電気的に接続され、p型半導体層にはp側パッド電極3Bが電気的に接続されている。半導体発光素子10は、n側パッド電極3A及びp側パッド電極3Bを介して、外部より電力が供給されると、活性層8から光を放出し、図1における第二主面5bから、主に光が取り出される。すなわち図1の半導体発光素子10では、電極3A、3Bの形成面側(図1の上側)を主な光取り出し面18となる。活性層8は、発光層に相当する。活性層8が発する光の中心波長は、例えば360nm〜650nmとする。
また、n型半導体層とp型半導体層の上に透光性導電層13がそれぞれ形成され、透光性導電層13上にn側パッド電極3Aおよびp側パッド電極3Bが形成される。さらに、n側パッド電極3A及びp側パッド電極3Bの所定の表面のみが露出され、他の部分は絶縁性の保護膜14で被覆される。
図1に示すように、基板5が絶縁性基板であれば、第一主面5a側(半導体構造11の上面側)に、n側パッド電極、p側パッド電極が設けられる。
(半導体発光素子の製造方法)
以下、図を参照しながら半導体発光素子10の製造方法について説明する。
(ウエハ準備工程)
まず、基板5の第一主面5a上に半導体構造11が設けられたウエハを準備する。
基板5は、半導体構造11を成長させることができる基板であれば、大きさや厚さ等は特に限定されない。基板5としては、例えばサファイアを用いることができる。上述の通りサファイアはクラックが伸展しにくい材料であるが、本実施の形態に係る方法であれば、サファイア基板であってもクラックを伸展させることができる。以下の例では、サファイア基板について説明する。また、サファイア基板の厚さは、例えば50μm〜2mm程度とすることができる。サファイア基板は、半導体構造11及び電極を形成するまでは200μm〜2mm程度の厚さとし、その後、研磨等により50〜200μm、好ましくは100〜200μm程度に薄膜化してもよい。
サファイア基板5の第一主面5a上に成長させる半導体構造11としては、例えばサファイア基板5側から、第1導電型半導体層、発光層、第2導電型半導体層がこの順に積層された構造が、出力、効率上好ましいが、それに限定されずその他の発光構造でも良い。
半導体構造11としては、例えば窒化物半導体を用いることができる。窒化物半導体による発光は、可視光域の短波長域、近紫外域、若しくはそれより短波長域であるため、半導体構造11からの光と光変換部材(蛍光体等)とを組み合わせることで白色光を容易に得ることができる。あるいはこれに限定されずに、InGaAs系、GaP系等の半導体でも良い。基板5としてサファイア基板を選択する場合は、窒化物半導体からなる半導体構造11を成長させることが容易である。
これらの半導体層の成長方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、HVPE(ハイドライド気相成長法)等、半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、MOCVDは結晶性良く成長させることができるので好ましい。なお、半導体層側に、必要に応じて破断溝を形成してもよい。
(割断工程)
サファイア基板上に半導体構造11を成長させた後、図2に示すようにサファイア基板5を割断してチップCPに個片化する。割断工程においては、サファイア基板5の内側に、レーザ光LBを照射して部分的に脆化させることにより改質させる。この様子を図3の模式断面図に示す。
図3に示すように、サファイア基板5の裏面側から、サファイア基板5の内側に向かって、フェムト秒レーザ等のレーザ加工機を用いてレーザ光LBを照射する。レーザ光LBを照射することで、レーザ光LBの集光位置の周辺領域が改質されて改質領域20が形成され、ここを起点にサファイア基板5の裏面側に向かってクラックCRが生じる。レーザ光LBはパルスで照射する。レーザ光LBをサファイア基板5の面内において走査することで、サファイア基板5の内部に複数の改質領域20が形成され、それらが走査する方向に沿って帯状に連なる。このとき、改質領域20からサファイア基板5の裏面側である第二主面5bに向かってクラックCRが形成される。そして、ウエハに押圧部材を押し当てる等、力を加えることにより、クラックCRをサファイア基板5の表面側である第一主面5a(半導体構造11を積層したデバイス側)にも伸展させて、ウエハを割断する(ブレイク工程)。ここで本明細書において改質領域20とは、基板5内であって、レーザ照射によって脆化された領域をいう。つまり、改質領域20は、レーザ照射直後に空隙が生じる領域であり、ウエハの割断後に観察すると、他の領域と比較して細かな凹凸が形成されている領域である。
ウエハを精度よく割断するためには、レーザ光の照射により伸展するクラックがサファイア基板の第2主面に達するまで待ってから、ブレイク工程に進めることが好ましい。しかし、例えばサファイア基板を厚膜化した場合や基板の裏面近傍に圧縮応力が付加される場合など、割断しにくい条件となる場合には、レーザ光を第1走査した後、クラックが伸展するまでに多大な待ち時間が必要になることがある。例えば従来ではクラック伸展に要する時間が数分程度であったものが、24時間以上となることがあった。このようにクラックが伸展するまでの待ち時間が長時間に及ぶと、製造のタクトタイムが長くなり、生産効率に悪影響を及ぼす。
この問題を解決するために、本願発明者らはレーザ光の集光位置をサファイア基板5の裏面側である第二主面5bに近づけることで、クラックの伸展時間を短縮する方法を検討した。この様子を、図4に示す。図4は、割断後の基板5の側面を光学顕微鏡で撮影した写真である。この図においてサファイア基板の厚さは約150μmである。しかしながらこの方法では、レーザ照射によってサファイア基板5の内部に形成される改質領域20がサファイア基板5の表面まで達し、基板屑が発生するという問題があった。この様子を、図5に示す。図5は、ウエハをサファイア基板5の裏面側から光学顕微鏡で撮影した写真である。この写真から、改質領域20がサファイア基板5の裏面側に達してしまうと、割断ラインががたがたになっていることが確認できる。また上述した図4の拡大図からも、基板の欠けが発生している様子が確認できる。
また、従来はレーザ照射で形成された改質領域内を集光位置と設定しレーザ光を照射しても、レーザ光が改質領域内の不均一な媒質(粗面)によって分散されてしまうため、集光が妨げられ、効果が無いと理解されてきた。
このような状況において、本願発明者らは鋭意研究の結果、レーザ照射の第1走査で形成された改質領域内を集光位置とした第2走査のレーザ光を敢えて照射することで、この第2走査目のレーザ照射では新しく改質領域は形成されないと思われるものの、クラックの伸展が促進されることを見出した。この手順を実施の形態1に係る方法として、図6A〜図6Dの模式断面図に示す。まず図6Aに示すように、基板5の表面(第一主面5a側)上に半導体構造11を成長させたウエハを準備した状態で、この基板5の裏面(第二主面5b)側から、基板5内の厚さ方向、すなわち基板5の内部であって基板5の深さ方向における第一集光位置31に第1走査目のレーザ光LB1を照射する。このときレーザ光LB1が第1集光位置31に集光されるよう、レーザ光LB1の集光位置を調整する。レーザ光LB1が集光された部分の周辺には改質領域20が形成され、レーザ光LB1を水平方向に走査することで、帯状の改質領域20が形成される。この第一レーザ照射工程によって、図6Bの拡大断面図に示すように、帯状に改質領域20が形成される。次に図6Cに示すように、この改質領域20内であって、基板5の厚さ方向において第一集光位置31と異なる第二集光位置32に第2走査目のレーザ光LB2を照射する。この第二レーザ照射工程によって、クラックCRの伸展が促進され、基板5の第2主面5bにまでクラックCRが伸展する時間を短縮することができる。このようにすれば、ウエハを割断して半導体発光素子毎に個片化する工程を短時間で行える。
図7に、本発明の実施の形態1における製造方法で改質領域20が形成されたウエハの割断後の走査電子顕微鏡(SEM)写真を示す。図7では、第一レーザ照射工程における第一集光位置31へのレーザ照射(第1走査目)により第一集光位置31の周辺に形成された改質領域20内に、第二レーザ照射工程における第二集光位置32へのレーザ照射(第2走査目)を行っている。ここで、帯状の改質領域20の幅は第一レーザ照射工程のみを行った場合と同程度であることから、第二レーザ照射工程における第二集光位置32へレーザ照射を行った領域には、第一レーザ照射工程で形成されるような改質領域20は形成されておらず、新たな改質領域の形成には至っていないと推測される。また半導体発光素子の基板5の側面には、基板5の厚さ方向において、第一レーザ照射工程で形成された改質領域20の半分よりも基板の第2主面5b側に、滑らかな窪み40が形成されていることが確認できる。窪み40の形状は、基板5の厚さ方向に長く伸びた形状のほか、基板5の厚さ方向に2つの窪みが並んだ形状もある。
このように、従来は効果が無いと理解されてきた、改質領域内へのレーザ光の照射によってクラックの伸展が促進される理由は明らかでないが、改質領域内でレーザ光の集光が妨げられ、改質領域を生成する効果は得られないまでも、レーザの熱エネルギー等の印加によって、サファイア基板内部でクラックの伸展を妨げている圧縮応力が開放されているものと推測される。
第2走査目のレーザ照射では改質領域を形成させることを目的とせず、クラックの伸展を促進することで、基板5の裏面にクラックが伸展するまでの待ち時間を短縮化して割断を早期に行うことが可能となり、製造時のタクトタイムを短縮できる。またこの方法であれば、第2走査目のレーザ照射では改質領域が生成あるいは拡張されないと考えられる。
さらに、レーザ光の走査を基板の厚さ方向において、基板の裏面近傍に照射することなく、クラックの伸展を促進することが可能となり、基板屑の発生を回避できる。また基板の割れや欠けを低減して、歩留まりの向上にも寄与できる。改質領域と基板の裏面との距離は10μm以上が好ましい。なお第2走査目のレーザ光を走査するときの第二集光位置32は、第一集光位置31よりも基板5の第二主面5b(裏面)側に偏心又はオフセットさせることが好ましい。これによって一層基板5の裏面側へのクラックの伸展を促進させることができる。例えば、第二集光位置32を、第一集光位置31から5μm以上離間させる。
レーザ光LBの水平面内における走査方向は、ウエハを分割すべきライン(仮想的な分割予定線)に沿って行う。一例として、具体的には、図8の平面図に示すように、ウエハのオリエンテーションフラット面OF(例えばサファイアのa面)に対して略垂直な方向を1次方向、略水平な方向を2次方向とする。まず、ウエハの2次方向に対して第1走査と第2走査を行う。次いで、ウエハの1次方向に第1走査と第2走査を行う。
改質領域20の幅は、サファイア基板5の厚み方向における幅を意味し、レーザ光LBの照射幅すなわちスポット径によって決定される。スポット径は、レーザ光の出力やデフォーカス量等によって調整できる。ここでは、改質領域20の幅を15μm〜35μm以内としている。これによって、レーザ光が照射された改質領域で光の吸収を抑制し、半導体発光素子の光出力を高めることができる。
(レーザ光LB)
レーザ光LBを照射するレーザ光源は、パルスレーザを発生するレーザ、多光子吸収を起こさせることができる連続波レーザ等、種々のものを用いることができる。なかでも、フェムト秒レーザ、ピコ秒レーザ等のパルスレーザを発生させるものが好ましい。また、その波長は特に限定されるものではなく、例えば800〜1100nmの範囲に中心波長を持つレーザを使用することができる。具体的には、チタンサファイアレーザ、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YLFレーザ等、種々のものを利用することができる。レーザ光LBのパルス幅としては、400〜700fsecであるものを用いることができる。実施の形態1では中心波長を800nmとするフェムト秒レーザを用いている。高出力のフェムト秒パルスレーザは、効率よくサファイア基板の内部に集光できるので、基板の改質に好適に利用できる。
なお、半導体構造11を成長させた後で、第一及び第二レーザ照射工程の前に、基板5の厚みを薄くする工程を含むことが好ましい。基板5の厚みを薄くするには、基板5を第2主面5b(裏面)側から研磨及び/又は研削する。このとき、加工方法によっては、基板の裏面近傍に圧縮応力が付加される等によってクラックの伸展が妨げられる場合があると考えられるが、この場合であっても、本実施形態の方法を用いればクラックの伸展を促進することが可能である。
以上の本実施形態の方法で得られる半導体発光素子は、図1に示すように、基板5と、基板の第一主面5a上に積層された半導体構造11とを備える半導体発光素子であって、基板5は、その側面に基板5の厚さ方向において、第一主面5aと反対側の第二主面5b側に偏心して改質領域が形成されている。
(実施の形態2)
以上の例では、レーザ光の照射を2回行う例を説明したが、3回以上とすることもできる。例えば、第一レーザ照射工程の前に、レーザ光を第三集光位置に照射する第三レーザ照射工程を含めてもよい。これによってさらに基板の第1主面側へのクラックの伸展を促進することができる。このような例を実施の形態2として、図9A〜図9Cの模式断面図に示す。まず図9Aの例では、第三レーザ照射工程として第1走査目のレーザ光LB’1を第三集光位置33に照射し、第二改質領域22を形成している。続いて図9Bに示すように、第一レーザ照射工程として第2走査目のレーザ光LB’2を第一集光位置31に照射し、第一改質領域20’を形成している。さらに図9Cに示すように、第二レーザ照射工程として第3走査目のレーザ光LB’3を第二集光位置32に照射している。図10に、このようにして3回のレーザ照射を行った基板5の割断後のウエハ側面の写真の例を示す。
ここで、第三レーザ照射工程で生成される第二改質領域22が、続く第一レーザ照射工程で生成される第一改質領域20’と重複しないように、第三集光位置33と第一集光位置31とを設定することが好ましい。このように、複数の改質領域を基板の厚さ方向に離間させて設けることでさらに基板の厚さ方向におけるクラックの伸展を促進させることができるため、基板の割断を行い易くできる。特に、割断すべき基板5の厚さが厚い場合には有利となる。例えば、厚さ200μm〜250μmのサファイア基板であっても割断することができる。
またこの例では、第三集光位置33を、第一集光位置31よりも基板5の表面側、すなわち第一主面5a側に位置させている。このようにすることで基板5の裏面側に基板屑が発生することを回避できる。
(実験例)
次に本発明の有用性を確認するため、サファイア基板5に対してレーザ光の集光位置を様々に変化させて評価を行った。この評価結果を図11の表に示す。この評価に使用したウエハは、サファイア基板5上に、GaN系半導体構造が積層されており、サファイア基板として、厚さ150μmのものを用いた。次いでサファイア基板5の裏面側からレーザ照射を2回行った。本実験例では第1走査目と第2走査目のレーザ出力Poを固定し、第2走査目のレーザ光の第二集光位置32を、サファイア基板5の裏面から30μmとし、第一集光位置31の裏面からの距離を変化させ評価を行った。さらにレーザ光の走査速度を300mm/sとした。レーザ光を走査する方向は、オリフラ面に対して、まず略平行な方向から行い、次いで略垂直な方向から行った。レーザ加工機としては、波長が800nmでパルス幅が550fsecのフェムト秒パルスレーザを用いた。
以上の条件で、第1走査目のレーザ光の集光位置である第一集光位置31とレーザ出力Poとを変化させ、サファイア基板5の第二主面5b側におけるクラックの伸展具合を確認した。第一集光位置31は、サファイア基板5の裏面からの深さで示している。評価方法としては、基板5の裏面にまで短時間でクラックが達しているサンプルは“◎”、“◎”のサンプルには劣るが基板5の裏面にまで短時間でクラックが達しているサンプルは“○”、基板5の裏面にまでクラックが達するのに数時間以上を要したサンプルについては“×”とする。ダイスの外観の評価は目視で行った。
図11から明らかなように、まず第一集光位置31については、第1走査目と第2走査目とを同じ深さとした場合(サンプル1)はクラックが裏面にまで伸展されるまでに長時間かかった。一方、基板5の裏面側から34μm〜46μmの範囲にレーザ光の集光位置を設定したサンプル、すなわち第1集光位置31とは異なる位置であって、第1走査目のレーザ照射によって形成された改質領域20内に第2走査目の第2集光位置32が位置していると考えられるサンプルについては、クラックが効率よく伸展されていることが確認できた。
このように、本発明の実験例によれば、クラックの伸展を促進し、基板5の割断を容易に行うことができるので半導体発光素子の製造効率を高められる。さらにサファイア基板5の割断を容易に行えるようにすることで、サファイア基板5を厚くした半導体発光素子にも対応が可能となる。特にサファイア基板5を厚くすることで、光の取り出し効率を高める効果が得られるため、このような高出力の半導体発光素子を高い製造効率で得ることができると考えられる。また、改質領域を大きくすることなく割断が可能となる。
なお以上の例では、基板の裏面側、すなわち第二主面5b側からレーザ光を照射する例を説明したが、半導体構造を成長させた第一主面5a側からレーザ光を照射して割断することも可能である。
以上、本発明の実施の形態及び/又は実験例を図面に基づいて説明した。ただし、上述した実施の形態乃至実験例、変形例等は、本発明の技術思想を具体化するための例示であって、本発明は上記例に特定されない。また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略している。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
本発明の製造方法で得られる半導体発光素子は、照明用光源、LEDディスプレイ、バックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ等に用いるLED、レーザ素子等の半導体発光素子のみならず、半導体発光素子の製造に広範囲に利用することができる。
3…電極;3A…n側パッド電極;3B…p側パッド電極
5…基板
5a…第一主面
5b…第二主面
6…第1半導体層
7…第2半導体層
8…活性層
10…半導体発光素子
11…半導体構造
13…透光性導電層
14…保護膜
18…光取り出し面
20…改質領域
20’…第一改質領域
22…第二改質領域
31…第一集光位置
32…第二集光位置
33…第三集光位置
40…窪み
LB…レーザ光
LB1、LB’1…第1走査目のレーザ光
LB2、LB’2…第2走査目のレーザ光
LB’3…第3走査目のレーザ光
CP…チップ
CR…クラック
OF…オリエンテーションフラット面

Claims (5)

  1. 半導体発光素子の製造方法であって、
    基板の第一主面上に半導体構造が設けられたウエハを準備する工程と、
    前記基板の第一主面と反対側の第二主面側から、該基板内の厚さ方向における第一集光位置にレーザ光を照射することで改質領域を形成する第一レーザ照射工程と、
    前記改質領域内であって、前記基板の厚さ方向において前記第一集光位置と異なる第二集光位置にレーザ光を照射する第二レーザ照射工程と、
    前記ウエハを割断して、半導体発光素子毎に個片化する工程と
    を含むことを特徴とする半導体発光素子の製造方法。
  2. 請求項1に記載の半導体発光素子の製造方法であって、
    前記第二集光位置が、前記第一集光位置よりも第二主面側にあることを特徴とする半導体発光素子の製造方法。
  3. 請求項1又は2に記載の半導体発光素子の製造方法であって、
    前記第二集光位置を、前記第一集光位置から5μm以上離間させてなることを特徴とする半導体発光素子の製造方法。
  4. 請求項1〜3のいずれか一に記載の半導体発光素子の製造方法であって、
    前記第一レーザ照射工程及び前記第二レーザ照射工程における前記レーザ光の照射が、フェムト秒レーザによって行われてなることを特徴とする半導体発光素子の製造方法。
  5. 請求項1〜4のいずれか一に記載の半導体発光素子の製造方法であって、さらに
    前記第一レーザ照射工程の前に、前記第一集光位置よりも第一主面側の第三集光位置に、レーザ光を照射する第三レーザ照射工程を含むことを特徴とする半導体発光素子の製造方法。
JP2014125673A 2014-06-18 2014-06-18 半導体発光素子の製造方法 Active JP6318900B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014125673A JP6318900B2 (ja) 2014-06-18 2014-06-18 半導体発光素子の製造方法
US14/742,716 US9583674B2 (en) 2014-06-18 2015-06-18 Method for producing semiconductor light emitting element
US15/409,546 US10340413B2 (en) 2014-06-18 2017-01-19 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014125673A JP6318900B2 (ja) 2014-06-18 2014-06-18 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016004951A true JP2016004951A (ja) 2016-01-12
JP6318900B2 JP6318900B2 (ja) 2018-05-09

Family

ID=54870450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014125673A Active JP6318900B2 (ja) 2014-06-18 2014-06-18 半導体発光素子の製造方法

Country Status (2)

Country Link
US (2) US9583674B2 (ja)
JP (1) JP6318900B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037470A (ja) * 2016-08-29 2018-03-08 日亜化学工業株式会社 発光素子の製造方法
JP2018142702A (ja) * 2017-02-27 2018-09-13 日亜化学工業株式会社 半導体素子の製造方法
US10639747B2 (en) 2017-01-26 2020-05-05 Nichia Corporation Method of manufacturing light emitting element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260601B2 (ja) * 2015-10-02 2018-01-17 日亜化学工業株式会社 半導体素子の製造方法
CN109314049A (zh) * 2016-06-13 2019-02-05 三菱电机株式会社 半导体装置的制造方法
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007254185A (ja) * 2006-03-22 2007-10-04 Seiko Epson Corp レーザスクライブ方法、表示装置の製造方法、基板、表示装置、電子機器
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
JP2014036062A (ja) * 2012-08-07 2014-02-24 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449201B2 (ja) 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3604550B2 (ja) 1997-12-16 2004-12-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
EP1775059B1 (en) * 2004-08-06 2015-01-07 Hamamatsu Photonics K.K. Laser processing method and semiconductor device
JP2006245043A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法及び発光素子
JP5221007B2 (ja) 2006-05-31 2013-06-26 アイシン精機株式会社 発光ダイオードチップ及びウェハ分割加工方法
US20070298529A1 (en) 2006-05-31 2007-12-27 Toyoda Gosei, Co., Ltd. Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
KR101509834B1 (ko) 2007-08-03 2015-04-14 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
JP2010024068A (ja) 2008-07-16 2010-02-04 Seiko Epson Corp 基板分割方法及び表示装置の製造方法
KR101697383B1 (ko) 2009-02-25 2017-01-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자의 제조 방법
DE102010030358B4 (de) * 2010-06-22 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zum Abtrennen einer Substratscheibe
CN103069586B (zh) 2010-08-06 2016-03-30 日亚化学工业株式会社 发光元件的制造方法
JP5716524B2 (ja) 2011-05-06 2015-05-13 日亜化学工業株式会社 発光素子の製造方法
JP2013004741A (ja) 2011-06-16 2013-01-07 Toshiba Corp 半導体発光素子
JP5747743B2 (ja) 2011-08-31 2015-07-15 日亜化学工業株式会社 発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007254185A (ja) * 2006-03-22 2007-10-04 Seiko Epson Corp レーザスクライブ方法、表示装置の製造方法、基板、表示装置、電子機器
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
JP2014036062A (ja) * 2012-08-07 2014-02-24 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037470A (ja) * 2016-08-29 2018-03-08 日亜化学工業株式会社 発光素子の製造方法
US10639747B2 (en) 2017-01-26 2020-05-05 Nichia Corporation Method of manufacturing light emitting element
JP2018142702A (ja) * 2017-02-27 2018-09-13 日亜化学工業株式会社 半導体素子の製造方法
US10672660B2 (en) 2017-02-27 2020-06-02 Nichia Corporation Method of manufacturing semiconductor element

Also Published As

Publication number Publication date
US9583674B2 (en) 2017-02-28
US10340413B2 (en) 2019-07-02
JP6318900B2 (ja) 2018-05-09
US20150372188A1 (en) 2015-12-24
US20170133551A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6318900B2 (ja) 半導体発光素子の製造方法
JP6260601B2 (ja) 半導体素子の製造方法
JP5221007B2 (ja) 発光ダイオードチップ及びウェハ分割加工方法
CN102203966B (zh) 半导体发光元件的制造方法
US10672660B2 (en) Method of manufacturing semiconductor element
JP6047989B2 (ja) 半導体発光素子及びその製造方法
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP6520964B2 (ja) 発光素子の製造方法
TWI447964B (zh) LED wafer manufacturing method
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
JP2011243874A (ja) サファイアウェーハの分割方法
JP7222991B2 (ja) 半導体発光素子の製造方法
JP2021504933A5 (ja)
TW201921601A (zh) 發光元件之製造方法
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
US20160276535A1 (en) Light emitting device and method of fabricating the same
JP2015144180A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP2021185594A (ja) 発光素子の製造方法
JP2007324459A (ja) 窒化物系半導体素子の製造方法
JP2015144177A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP2020010051A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250