JP2014022445A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014022445A
JP2014022445A JP2012157598A JP2012157598A JP2014022445A JP 2014022445 A JP2014022445 A JP 2014022445A JP 2012157598 A JP2012157598 A JP 2012157598A JP 2012157598 A JP2012157598 A JP 2012157598A JP 2014022445 A JP2014022445 A JP 2014022445A
Authority
JP
Japan
Prior art keywords
rack
base material
lead frame
identification information
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012157598A
Other languages
English (en)
Other versions
JP5968705B2 (ja
Inventor
Nobutaka Sakai
宣隆 酒井
Mamoru Otake
守 大武
Koji Saito
浩児 齋藤
Tominori Takahashi
富視 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012157598A priority Critical patent/JP5968705B2/ja
Priority to KR1020130080694A priority patent/KR102067294B1/ko
Priority to US13/939,938 priority patent/US9362183B2/en
Priority to CN201711266580.9A priority patent/CN107946203B/zh
Priority to CN201310300247.0A priority patent/CN103545223B/zh
Publication of JP2014022445A publication Critical patent/JP2014022445A/ja
Priority to US15/144,917 priority patent/US9847300B2/en
Application granted granted Critical
Publication of JP5968705B2 publication Critical patent/JP5968705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • General Factory Administration (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】後工程処理のスループットを低下させることなく、半導体装置の製品管理や迅速な不良解析を行うことのできる技術を提供する。
【解決手段】半導体装置（ＱＦＰ）の製造に用いる複数の基材（リードフレーム）、および複数の基材を搬送する搬送手段（ラック、ロット、スタッカー等）にそれぞれ固有の識別情報を付与し、搬送手段の識別情報（ラックＩＤ）と当該搬送手段に収納される基材の識別情報（基材ＩＤ）とを関連付ける。そして、各製造装置のローダ部にセットした搬送手段から基材を取り出して装置の処理部に供給する際、および処理が完了した基材を装置のアンローダ部の搬送手段に収納する際、搬送手段の識別情報と基材の識別情報との関連付けを照合する。
【選択図】図１４

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置の製造工程で発生した不良の原因を速やかに究明することのできる半導体製造技術に関する。
半導体製造メーカは、半導体装置（半導体パッケージ）の表面に製品型名、顧客ロゴマーク、製造コード等の製品情報を表示することによって、当該半導体装置の製品管理や不良解析を行っている。
特許文献１（特開２０１１−６６３４０号公報）は、半導体パッケージの各製造工程における製造条件を当該半導体装置の識別番号と関連付けて製造ラインのメインサーバーに格納すると共に、上記識別番号に対応する二次元コード（二次元バーコード）を当該半導体パッケージの表面に刻印する技術を開示している。この技術によれば、例えば半導体パッケージに不良が発生した場合、当該半導体パッケージに刻印された二次元コードを読み取って識別番号を特定し、メインサーバーに格納された当該半導体パッケージの製造条件を追跡することにより、半導体パッケージの不良解析が可能となる。
特開２０１１−６６３４０号公報
ここで、半導体装置の製造工程は、前工程（ウエハプロセス）と、この前工程の後に行われる後工程（組立て工程、パッケージングプロセス）とに大別される。
詳細に説明すると、前工程は、単結晶シリコン等からなる半導体ウエハの主面（集積回路形成面）にフォトリソグラフィー技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術等を組み合わせて集積回路を形成する工程である。
一方、後工程は、前工程が完了した半導体ウエハから取得した半導体チップを基材（リードフレーム、配線基板等）に搭載する工程（ダイボンド工程）、基材に搭載された半導体チップと基材の外部端子とを導電性部材（ワイヤ、突起電極等）を介して電気的に接続する工程（ボンディング工程）、半導体チップを封止体（樹脂、セラミック等）で封止する工程等を有している。
そして、本願発明者は、複数の基材を搬送手段（組立ラック、組立ロット、スタッカー等）に収納した状態で、この後工程における各工程間を搬送することを検討している。そのため、完成した半導体装置に不良が見つかった場合、すなわち、不良解析を行う際には、使用する搬送手段に関する情報も含めた不良解析（原因究明）ができる状態にしておく必要がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願の一実施の形態における半導体装置の製造方法は、
（ａ）第１ラック用識別情報を有し、当該第１ラック用識別情報に関連付けされた互いに異なる第１基材用識別情報を有する複数の第１基材が収納された第１ラックを準備する工程と、
（ｂ）前記第１ラックを第１後工程装置のローダ部にセットし、当該第１ラックのラック用識別情報を読み取ることで、当該第１ラック内に含まれる複数の第１基材の第１基材用識別情報を取得する工程と、
（ｃ）前記第１後工程装置のアンローダ部にセットされた第２ラックのラック用識別情報を読み取り、当該第２ラックを前記複数の第１基材を収納するためのラックとして上位システムに登録する工程と、
（ｄ）前記（ｃ）工程の後、前記第１ラックから一つ目の第１基材を取り出し、前記第１後工程装置の処理部に供給する工程と、
（ｅ）前記（ｄ）工程の後、前記一つ目の第１基材に第１の処理を施す工程と、を有し、
前記（ｅ）工程を施している間に、前記第１ラックから取り出した二つ目の第１基材の第１基材用識別情報を読み取り、上位システムに登録しておいた当該二つ目の第１基材の第１基材用識別情報情報と照合し、
（ｆ）前記（ｅ）工程の後、前記一つ目の第１基材を前記処理部から取り出し、前記第１後工程装置の前記アンローダ部にセットされた第２ラックに供給し、
前記処理部から取り出した前記一つ目の第１基材の基材用識別情報を読み取ることで、前記一つ目の第１基材の情報を取得し、前記一つ目の第１基材が前記複数の第１基材のうちの一つ目であれば、前記第２ラックに収納し、
（ｇ）前記第１ラックから全ての第１基材が排出された後、複数の第３基材が収納された第３ラックを前記第１後工程装置のローダ部にセットする。
前記一実施の形態によれば、第１ラックに収納された複数の第１基材と第３ラックに収納された複数の第３基材とを連続して第１後工程装置の処理部に供給した場合でも、別のラックに回収されるべき第３基材が第２ラックに混入する不具合を防止することができる。
これにより、後工程処理のスループットを低下させることなく、半導体装置の製品管理や迅速な不良解析を行うことが可能となる。
一実施の形態であるＱＦＰの製造工程を示す全体フロー図である。 ＱＦＰの製造に用いるリードフレームの全体平面図である。 ＱＦＰの製造に用いる半導体ウエハの全体平面図である。 ＩＤ刻印工程の概念図である。 外枠部の表面に二次元コードが刻印されたリードフレームの全体平面図である。 二次元コードの刻印方法の別例を示すリードフレームの全体平面図である。 ダイボンディング工程の概念図である。 チップ搭載領域の表面に接着剤が供給された状態を示すリードフレームの全体平面図である。 チップ搭載領域の表面に半導体チップが配置された状態を示すリードフレームの全体平面図である。 ワイヤボンディング工程の概念図である。 図１０に続くワイヤボンディング工程の概念図である。 半導体チップとリードがワイヤによって接続された状態を示すリードフレームの要部拡大平面図である。 図１１に続くワイヤボンディング工程の概念図である。 図１３に続くワイヤボンディング工程の概念図である。 図１４に続くワイヤボンディング工程の概念図である。 図１５に続くワイヤボンディング工程の概念図である。 図１６に続くワイヤボンディング工程の概念図である。 半導体チップ、ワイヤ、チップ搭載領域、リードの各一部および吊りリードの各一部がモールド樹脂で封止された状態を示すリードフレームの要部拡大平面図である。 タイバーが切断された状態を示すリードフレームの要部拡大平面図である。 封止体の表面に二次元コードが刻印されたリードフレームの要部拡大平面図である。 封止体の表面に二次元コードを刻印する方法を示す概念図であり、（ａ）はリードフレームの搬送方向に平行な方向から見た側面図、（ｂ）はリードフレームの搬送方向に直交する方向から見た側面図である。 外装メッキ工程後のリードフレームの要部拡大平面図である。 リードフレームの切断工程を示す要部拡大平面図である。 リード成形後のＱＦＰを示す断面図である。 図１に示す各製造装置を統率するメインサーバーの概略構成図である。 メインサーバーからの指示を受け、各製造装置を個別にコントロールする製造装置の管理サーバーの概略構成図である。 製造装置のローダ側の概略動作を説明するフローチャートである。 製造装置のアンローダ側の概略動作を説明するフローチャートである。 同一基材内の加工処理の概略動作を説明するフローチャートである。 メインサーバーに準備されるデータテーブルあるいはデータベースの管理項目の概略を示す図表であり、（ａ）は、製造する製品名と半導体ウエハの製造ロットとの対応表、（ｂ）は、製造する半導体ウエハの製造ロットとこれに使用できる基材との対応表である。 （ａ）は、各半導体チップの識別情報（チップＩＤ）と半導体ウエハの製造ロットと半導体ウエハの識別情報（ウエハ番号）と半導体ウエハ内の位置座標と品質情報との対応表、（ｂ）は一連の製造処理のステップと製造装置と製造（作業）条件との対応表である。 各半導体チップの製造履歴を管理する対応表（データベース）である。 搬送手段（ここでは組立ラック）に収納される基材の収納（仕掛）状況を管理する対応表（管理テーブル）である。 組立ラックの斜視図である。 一貫ラックの斜視図である。 図４に続くＩＤ刻印工程の概念図である。 図３６に続くＩＤ刻印工程の概念図である。 図７に続くダイボンディング工程の概念図である。 図３８に続くダイボンディング工程の概念図である。 図１０に続くワイヤボンディング工程の概念図である。 図４０に続くワイヤボンディング工程の概念図である。 モールド（封止）工程の概念図である。 図４２に続くモールド（封止）工程の概念図である。 レーザーマーキング工程の概念図である。 図４４に続くレーザーマーキング工程の概念図である。 外装メッキ工程の概念図である。 図４６に続く外装メッキ工程の概念図である。 切断成形工程の概念図である。 図４８に続く切断成形工程の概念図である。 （ａ）は、リード成形工程の概念図であり、（ｂ）はリード成形後の工程を説明する概念図である。 試験工程の概念図である。 図５１に続く試験工程の概念図である。 実施の形態２の効果を説明する図である。 実施の形態２の効果を説明する図である。 （ａ）、（ｂ）は、図５の変形例である二次元コードの刻印方法を示すリードフレームの一部拡大平面図である。 図５に示すコードの変形例を示す平面図である。 図５に示すコードの変形例を示す平面図である。 図５に示すコードの変形例を示す平面図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
（実施の形態１）
本実施の形態１は、表面実装型半導体装置（半導体パッケージ）の一種であるＱＦＰ(Quad Flat Package)の製造に適用したものである。図１は、このＱＦＰの製造工程を示す全体フロー図である。図２は、ＱＦＰの製造に用いる基材（チップ搭載部材）としてのリードフレームの平面図である。図３は、ＱＦＰの製造に用いる半導体ウエハの平面図である。図２５は、図１に示す各製造装置を統率するメインサーバーの概略構成図である。図２６は、メインサーバーからの指示を受け、各製造装置を個別にコントロールする製造装置の管理サーバーの概略構成図である。
＜メインサーバーについて＞
まず、本実施の形態１のメインサーバー１００（メインサーバーＭＳ）について説明する。
メインサーバー１００は、図１に示すように、各製造装置（基材ＩＤ刻印装置、ダイボンディング装置等）を繋ぐことにより、製造システムを構築する際、製品が完成するまでの目標（顧客納期）や、使用する材料の準備（手配）状況等を考慮した最適な生産効率が生産単位（組立ロット、製造ロット、拡散ロット）毎に得られるよう、各生産ステップで使用する製造装置や、各製造装置における生産順（投入タイミング）を生産単位毎にコントロールしている。すなわち、本実施の形態１のメインサーバー１００は、ディスパッチ機能（生産スケジューリング機能）を備えている。
また、本実施の形態１のメインサーバー１００は、図２５に示すように、様々な演算処理を行う演算装置と、制御命令を解読して演算装置に転送したり、各製造装置の動作タイミング等を制御する制御装置とを有する中央演算処理装置１０１を備えている。また、メインサーバー１００は、生産管理のための各プログラム（システムプログラム、生産調整プログラム、通信プログラム等）と、図３０（ａ）乃至図３３に示すような各製造装置の運転（進行）状況を管理（把握）し、かつ記憶するためのデータ管理エリア（データテーブル）と、生産履歴を記憶するためのデータベースを有し、データバス１０２を介して中央演算処理装置１０１と繋がる記憶装置１０３も備えている。なお、記憶装置１０３は、半導体メモリやハードディスク装置等の各記録媒体の組合せにより構成されている。
さらに、本実施の形態１のメインサーバー１００は、このメインサーバー１００の状態を表示するためのモニタ１０４と、必要に応じてデータ入力を行うためのキーボード１０５と、多数の下位システム（図１に示す製造装置の管理サーバー２００）との通信を行うための通信装置１０６と、これらをデータバス１０２に接続するためのインターフェース装置（ｉ／Ｏ）１０７等も備えている。
＜管理サーバーについて＞
次に、本実施の形態１の管理サーバー２００について説明する。まず、管理サーバー２００は、各製造装置に用意（設置）されている。また、管理サーバー２００の基本的な構成は、メインサーバー１００の構成と同様である。すなわち、管理サーバー２００は、図２６に示すように、様々な演算処理を行う演算装置と、制御命令を解読して演算装置に転送したり、各製造装置の動作タイミング等を制御したりする制御装置とを有する中央演算処理装置２０１を備えている。また、管理サーバー２００は、生産管理のための各種プログラムと、各製造装置の運転（進行）状況を管理（把握）し、かつ記憶するためのデータ管理エリア（データテーブル）と、生産履歴を記憶するためのデータベースとを有し、データバス２０２を介して中央演算処理装置２０１と繋がる記憶装置２０３も備えている。
さらに、管理サーバー２００は、この管理サーバー２００の状態を表示するためのモニタ２０４と、必要に応じてデータ入力を行うためのキーボード２０５と、各基材や部材等に付与された識別情報（二次元コード）を読み取るためのリーダー２０６と、製造装置の動作（進行）状況を把握するためのセンサ類（位置情報センサ、ＩＤ読み取り機、画像認識装置等）２０７、上位システム（メインサーバー１００）との通信を行うための通信装置２０８と、これらをデータバス２０２に接続するためのインターフェース装置（ｉ／Ｏ）２０９等も備えている。
なお、管理サーバー２００から、この管理サーバー２００と繋がる製造装置に送信されるデータ（運転指令、運転条件等）は、インターフェース装置２０９を介して製造装置の駆動機構に転送される。また、転送された上記のデータは、製造装置内の記憶装置にも転送され、記憶される。
＜リードフレームについて＞
図２に示すリードフレームＬＦは、銅（Ｃｕ）または銅（Ｃｕ）合金からなり、複数のデバイス領域（半導体装置となる領域）と、複数のデバイス領域の周囲に位置する外枠部８からなる。リードフレームＬＦの各デバイス領域は、半導体チップを搭載する部分であるチップ搭載領域（ダイパッド、チップ搭載部）４、チップ搭載領域４の周囲に形成された複数のリード（外部端子）５、チップ搭載領域４と一体に形成された複数の吊りリード６、リード５および吊りリード６のそれぞれと一体に形成されたタイバー７を有している。また、リード５、吊りリード６およびタイバー７のそれぞれは、外枠部８によって支持された構造になっており、チップ搭載領域４は、吊りリード６を介して外枠部８で支持された構造になっている。
なお、実際のリードフレームは、多数個のチップ搭載領域４を備えているが、ここでは図面を見易くするために、２個のチップ搭載領域４を備えたリードフレームＬＦを使って説明する。すなわち、図２に示すリードフレームＬＦは、２個の半導体チップを搭載することができ、このリードフレームＬＦから２個のＱＦＰが取得される。また、本実施の形態１では、銅（Ｃｕ）または銅（Ｃｕ）合金からなるリードフレームＬＦを用いて説明するが、例えば４２アロイのような鉄（Ｆｅ）合金からなるリードフレームを使用してもよい。
＜半導体ウエハについて＞
図３に示す半導体ウエハ１Ａは、前工程（ウエハプロセス）およびそれに続く個片化工程が完了した後のものであり、複数の半導体チップ１に分割された状態になっている。なお、本実施の形態１の個片化工程は、例えばダイシングブレードを用いて半導体ウエハを切断するダイシング工程である。
半導体装置の前工程は、半導体ウエハ１Ａの各半導体チップ１（個片化前の半導体チップ）にフォトリソグラフィー技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術等を組み合わせて集積回路を形成する複数の工程と、各半導体チップ１の主面（集積回路が形成された面）に形成されたボンディングパッド２の表面にプローブ針を接触させ、前記集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する電気特性検査工程を含んでいる。
また、個片化工程は、電気特性検査工程が完了した半導体ウエハ１Ａの裏面（主面とは反対側の面）にダイシングテープを貼り付け、この状態で半導体ウエハ１Ａを切断することにより複数の半導体チップ１を取得する工程である。半導体ウエハ１Ａから個片化された複数の半導体チップ１は、上記ダイシングテープに保持された状態で後工程（ＱＦＰの製造工程）に搬送される。
半導体ウエハ１Ａから個片化された上記複数の半導体チップ１のそれぞれには、前工程において、半導体ウエハ１Ａの製造ロット番号、半導体ウエハ番号、半導体ウエハ１Ａ内における当該半導体チップ１の位置、当該半導体チップ１が良品か不良品か等の情報を含む固有の情報、言い換えると、各個別情報に紐付けされたチップＩＤ（チップ識別情報）２０が付与される。そして、図３に示す半導体ウエハ１Ａ（個片化された複数の半導体チップ１）が後工程に搬送されると、各半導体チップ１のチップＩＤ２０が前述したメインサーバー１００（メインサーバーＭＳ）に登録される。
すなわち、図３１（ａ）に示すように、電気特性検査工程で行われた品質に関する検査結果が、チップＩＤ（チップ識別情報、識別情報、識別コード）、半導体ウエハの製造ロット番号、製造ロット内のウエハ番号、および半導体ウエハ内の位置情報と共に関連付け（紐付け）されて、メーンサーバーＭＳに記憶される。
従って、メインサーバーＭＳを参照することにより、各半導体チップ１がどの製造ロットで製造され、どの半導体ウエハ１Ａのどの位置にあったかという情報を容易に取得することができる。
次に、図１に示す全体フローおよび図４〜図２４を参照しながら、本実施の形態１のＱＦＰの製造方法を工程順に説明する。なお、上記したように、メインサーバーＭＳの記憶装置１０３には、製造加工を製造フローに沿って順次進めるために、例えば図３１（ｂ）に示すように、製造フローに沿った製造ロット毎の製造工程、各製造工程で使用する製造装置、およびこれら製造装置の作業条件（レシピ）に関するデータを管理する処理工程管理テーブルが予め準備されている。また、処理工程管理テーブルの管理データは、常に最適な生産効率を維持するために、他の製品製作との優先順位あるいは個々の製造装置の空き具合（進捗度）に応じて、メインサーバーＭＳによりスケジューリングが繰り返されるため、記憶内容は流動的である。
＜ＩＤ刻印工程＞
まず、図４（ＩＤ刻印工程の概念図）および図５に示すように、図２に示したリードフレームＬＦが所定の枚数だけ用意され、各リードフレームＬＦの表面に当該リードフレームＬＦを識別するための固有の基材ＩＤ（第１基材用識別情報、識別コード）が付与される。本実施の形態１の基材ＩＤ（第１基材用識別情報）は、例えば刻印装置４０からリードフレームＬＦの表面にレーザービームを照射することにより形成（刻印）される。
図５に示すように、上記基材ＩＤは、リードフレームＬＦのそれぞれにおいて、デバイス領域の外側に位置する外枠部８の表面（上面、主面）に二次元コード３０Ａの形式で刻印される。すなわち、用意されたリードフレームＬＦの枚数が１００枚であれば、これらのリードフレームＬＦのそれぞれに、互いに異なる基材ＩＤ（例えばＫ０００１、Ｋ０００２、Ｋ０００３、…、Ｋ０１００）が二次元コード３０Ａの形式で刻印される。
二次元コード３０Ａは、一方向（例えば、横方向）にしか情報を持たない一次元コード（バーコード）に対し、二方向（例えば、横方向と縦方向）に情報を持つ表示方式のコードである。また、白色点と黒色点の組み合わせによる集合体という点では一次元コードと構成は似ているが、二次元コード３０Ａでは、さらに、これらの中間色（例：灰色点）等も用いられる。すなわち、色の濃淡によっても形状を使い分けるため、一次元コードよりも多くの情報を取り扱うことができる。また、二次元コード３０Ａは、一次元コードに比べて表示面積を小さくできるので、外枠部８の幅が狭いリードフレームＬＦの表面にも刻印することができる。
なお、本実施の形態では、図５に示すように、３つの角部に切り出しシンボルが配置された二次元コードについて説明するが、これに限定されるものではなく、図５６に示すように、１つの切り出しシンボルを有する二次元コードであってもよい。これにより、刻印するコードの外形サイズをさらに小さくできる。
その他、リードフレームＬＦの外枠部８の面積が十分に広い場合には、上記した二次元コード３０Ａに限らず、図５７に示すように、一次元コードの形式で基材ＩＤを刻印してもよい。また、同じ二次元コードであっても、図５８に示すように、Ｌ字のアライメントパターン（図５８で言うコードの左辺と下辺に相当）と、点線状のタイミングセル（図５８で言うコードの右辺と上辺に相当）を配置し、その中にデータに相当するパターンを配置した構成からなるコードの形式で基材ＩＤを刻印してもよい。さらに、リードフレームＬＦの表面に二次元コード３０Ａを刻印する際は、その後の製造工程で二次元コード３０Ａが損傷して判読不能となるのを防ぐために、図６に示すように、リードフレームＬＦの外枠部８の複数箇所に同一の二次元コード３０Ａを刻印してもよい。
リードフレームＬＦに二次元コード３０Ａが刻印されると、図４に示すように、刻印装置４０に設置されたカメラ、リーダ等のＩＤ読み取り機５０Ａによって各リードフレームＬＦの二次元コード３０Ａが読み取られる。そして、当該二次元コード３０Ａから基材ＩＤが判読可能な程度に刻印されていることが確認されたリードフレームＬＦは、スタッカー４１に段積され、さらに、図３０（ｂ）に示すように、半導体ウエハの製造ロットと関連付け（紐付け）した上で、基材ＩＤのリストとしてメインサーバーＭＳの記憶装置１０３に登録（記録）される。
なお、メインサーバーＭＳ内では、図３０（ａ）に示す製品名とこれの組み立てに引き当てる（割り当てる）半導体ウエハの製造ロットも管理されている。そのため、これらの登録データは、生産を開始する製品（製造ロット）に必要な基材（リードフレームＬＦ）の組合せ（群）として、メインサーバーＭＳにより管理される。
また、基材（リードフレームＬＦ）が不良のデバイス領域を持っていた場合には、この不良個所に関する情報についても、メインサーバーＭＳに登録しておくことも可能である。さらに、図４に示すスタッカー４１にも識別コードあるいは識別情報を付与しておくことで、使用するスタッカー４１とも関連付け（紐付け）でき、基材（リードフレームＬＦ）が収納されるスタッカー４１に関する情報も管理することができる。
そして、基材（リードフレームＬＦ）の登録作業が完了すると、識別情報が付与された基材（リードフレームＬＦ）は、図３に示した半導体ウエハ１Ａ（個片化された複数の半導体チップ１）と共に、後工程の最初の工程であるダイボンディング工程に搬送される。
＜ダイボンディング工程＞
次に、本実施の形態１のダイボンディング工程（チップマウント工程）について説明する。図７は、ダイボンディング工程の概念図である。図２７は、管理サーバーを含む製造装置のローダ側の概略動作を説明するフローチャートである。図２８は、管理サーバーを含む製造装置のアンローダ側の概略動作を説明するフローチャートである。図２９は、管理サーバーを含む製造装置において、同一基材内の加工処理の概略動作を説明するフローチャートである。
図７に示すように、ダイボンディング装置７０のローダ部（ローダ部と処理部との間、ローダ部から処理部までの搬送経路上）には、ダイボンディング工程を管理するサーバー（管理サーバー７０Ｓ）に接続されたＩＤ読み取り機５０Ｂが設置（配置）されている。また、ダイボンディング装置７０のアンローダ部（処理部とアンローダ部との間、処理部からアンローダ部までの搬送経路上）には、管理サーバー７０Ｓに接続されたＩＤ読み取り機５０Ｃが設置（配置）されている。
まず、複数のリードフレームＬＦが収納（段積み）されたスタッカー４１をダイボンディング装置７０のローダ部にセットする（ステップＳ１０１）。そして、吸着ハンド４２によって１枚ずつスタッカー４１からリードフレームＬＦを取り出す（ステップＳ１０４）。ここで、本実施の形態１では、使用するスタッカー４１のＩＤ管理を行っていない場合を例として説明しているため、図２７に示すステップＳ１０２およびステップＳ１０３は省略できる。
続いて、スタッカー４１から排出されたリードフレームＬＦの二次元コード３０Ａを上記したローダ部のＩＤ読み取り機５０Ｂによって読み取り、読み取った基材ＩＤ（Ｋ０００１、Ｋ０００２、…）を管理サーバー７０Ｓに転送する（ステップＳ１０５）。そして、読み取った基材ＩＤを参照することで、当ステップで製造される製品（製造ロット）の製作のために供給された基材（リードフレームＬＦ）として適格か否かが判断される（ステップＳ１０６）。すなわち、メインサーバーＭＳに予め記録しておいた、図３０（ａ）および図３０（ｂ）に示すデータ（対応表）と、読み取った基材ＩＤとを比較し、生産指示のある製品名（製造ロット）に適用する基材か否かを判定する（ステップＳ１０７）。
その後、上記のステップにおいて該当品と判定されたリードフレームＬＦは、ダイボンディング装置７０の処理部（ローダ部とアンローダ部との間の領域）に供給（搬送）され、処理部内にセットされる（ステップＳ１０８）。なお、上記のステップにおいて、異なる基材（非該当品）と判定した場合は、基材の供給（排出、搬送）を停止する（ステップＳ１０９）。
次に、ダイボンディング装置７０の処理部にリードフレームＬＦが供給されると、図２８に示すステップＳ２００が実行される。なお、ラックセットの有無を確認する（Ｓ２０１）タイミングは、リードフレームＬＦが処理部に供給される前、または同じタイミングであってもよいが、本実施の形態１では、リードフレームＬＦが供給された後に行う場合について説明する。
まず、ダイボンディング装置７０のアンローダ部に搬送手段がセットされているか否かを確認する。そして、ラック４４Ａがセットされていない場合は、アンローダ部に搬送手段がセットされる（ステップＳ２０２）。ここで、搬送手段とは、ある工程（ここでは、ダイボンディング工程）が完了した複数枚の基材（ここでは、リードフレームＬＦ）を収納して次の工程（ここでは、次の工程であるワイヤボンディング工程）に一括搬送するためのツールであり、セット当初では、その内部は空の状態（リードフレームＬＦが収納されていない状態）になっている。本実施の形態１における搬送手段（ツール）の具体例としては、ラック（組立ラック）である。
また、ラック４４Ａの表面（上面）には、当該ラック４４Ａを他のラックと区別するための固有のラックＩＤ（ラック用識別情報）が二次元コード３１の形式で刻印されている。ここでは、このラック４４Ａに固有のラックＩＤを、Ｒ０００１とする。
ダイボンディング装置７０のアンローダ部にラック４４Ａがセットされると、その二次元コード３１がアンローダ部のＩＤ読み取り機５０Ｃによって読み取る（ステップＳ２０３）。そして、そのラックＩＤ（Ｒ０００１）が管理サーバー７０Ｓを介してメインサーバー１００に転送され、アンローダ側の空きラックとして登録される（ステップＳ２０４）。以下では、説明を簡単にするために、１台のラックに収納されるリードフレームＬＦの数を３枚とする。すなわち、ラック４４Ａには、互いに異なる基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が付与された３枚のリードフレームＬＦが収納されるものとする。
図３３にメインサーバーＭＳの記憶装置１０３内に設けたラック管理テーブルの例を示す。図３３のＡ欄に示すように、ラック４４Ａがセットされた段階でのラック管理テーブルには、ラックＩＤ（Ｒ０００１）と、このラックＩＤ（Ｒ０００１）が空であるとの情報が記録される。そして、１枚目のリードフレームＬＦがダイボンディング装置７０の処理部に供給されると、ダイボンディング処理が行われる（ステップＳ３００）。すなわち、ダイボンディング装置７０の加工条件が確認される（ステップＳ３０１）と共に、この加工条件はダイボンディング装置７０内の記憶装置内に準備される。そして、同一基材（リードフレームＬＦ）内の初期位置に加工対象位置がセットされる（ステップＳ３０２）。
その後、使用する部材（ここでは、接着剤９）の準備が行われ（ステップＳ３０３）、図８に示すように、リードフレームＬＦの各チップ搭載領域４の表面に接着剤９が供給される。このとき、供給されたリードフレームＬＦが不良のデバイス領域を有しており、さらに、先の工程（ＩＤ刻印工程）において不良のデバイス領域に関する情報もメインサーバーＭＳに登録していた場合は、良品のデバイス領域のみを選択して接着剤９を供給することができる。そのため、材料（ここでは、接着剤９）の使用量を削減できるので、製造コストを低減できる。
次に、半導体ウエハ１Ａから個片化された半導体チップ１が１個ずつピックアップされ、図９に示すように、リードフレームＬＦのチップ搭載領域（ダイパッド部）４上に配置される（ステップＳ３０４）。なお、このときも上記と同様に、先の工程（ＩＤ刻印工程）において不良のデバイス領域に関する情報もメインサーバーＭＳに登録していた場合は、良品のデバイス領域のみを選択して半導体チップ１を配置することができるため、製造歩留りを向上することができる。
次に、半導体チップ１のダイボンディング作業の完了が確認されると、加工結果が管理サーバー７０Ｓを介してメインサーバーＭＳに登録される。この時点でのメインサーバーＭＳに登録される加工履歴ＤＢの登録状態を図３２のＢ欄に示す。すなわち、チップＩＤが“Ｋ００１Ｘ０１Ｙ０１”のチップは、基材ＩＤが“Ｋ０００１”のリードフレームＬＦにおけるロケーション“１”の位置に、ダインボンディング装置（ＳＴ００２００４）で加工レシピ（Ｒｅ００２０２７）に基づいて、配置されたことが記録される。
その後、リードフレームＬＦにおいて半導体チップが配置された位置が確認される（ステップＳ３０７）。そして、同一のリードフレームＬＦにおいて、さらに半導体チップ１を配置できる状態（半導体チップが配置されていないデバイス領域がある状態）と判断されると、リードフレームＬＦにおける次の加工対象位置（ロケーション“２”）に進められ（ステップ３０８）、図２９に示すステップＳ３０３から作業（動作）が繰り返される。
一方、上記のステップＳ３０７において、同一のリードフレームＬＦに対する加工（ここでは、ダイボンディング）がすべて終了したものと判断されると、リードフレームＬＦは、装置内の枚葉式ベーク炉（図示せず）に収容され、高温雰囲気中で接着剤９の熱硬化処理が行われる。これにより、半導体チップ１が接着剤９を介してリードフレームＬＦのチップ搭載領域４に搭載されるダイボンディング工程は完了する。
なお、半導体チップ１がリードフレームＬＦのチップ搭載領域４に搭載される際は、図３１（ａ）に示すような、予めメインサーバーＭＳに登録された当該半導体チップ１のチップＩＤが参照され、その半導体チップ１が前工程の電気特性検査で良品と判定されたか否かが確認される。そして、その半導体チップ１が不良品と判定されている場合、当該半導体チップ１は、リードフレームＬＦのチップ搭載領域４に搭載されない。
次に、図２９に示すフロー（ステップＳ３００）が完了すると、引き続き、図２８に示すステップＳ２０６以降の処理が進められる。すなわち、ダイボンディング作業（ステップＳ３００）が完了したことを確認すると、上記ダイボンディング処理が完了した１枚目のリードフレームＬＦは、ダイボンディング装置７０の処理部からアンローダ部に搬送される（ステップＳ２０７）。
続いて、このリードフレームＬＦの二次元コード３０Ａがアンローダ部のＩＤ読み取り機５０Ｃによって読み取られる（ステップＳ２０８）。そして、その基材ＩＤ（Ｋ０００１）が管理サーバー７０Ｓを介してメインサーバーＭＳに照会される（ステップＳ２０９）。そして、問合せの結果、この基材ＩＤ（Ｋ０００１）がローダ部のＩＤ読み取り機５０Ｂによって読み取られた基材ＩＤ（Ｋ０００１）と一致することが確認されると、管理サーバー７０Ｓは、このリードフレームＬＦをラック４４Ａに収納することを許可する（ステップＳ２１０）。
なお、上記のステップＳ２０９の問合せの結果、ローダ部のＩＤ読み取り機５０Ｂで読み取った基材ＩＤと一致しないことが確認された場合は、異常事態と判断し、作業は中止される（ステップＳ２１２）。すなわち、ダイボンディング作業は中止され、エラーの内容がモニタ装置２０４に表示される。
ダイボンディング工程が完了したリードフレームＬＦはラック４４Ａに収納され（ステップＳ２１１）、このリードフレームＬＦの収納結果が、管理サーバー７０Ｓを介してメインサーバーＭＳに登録される（ステップＳ２１３）。その後、ラック４４Ａが満杯か否かが判断され（ステップＳ２１４）、ラック４４Ａが満杯に達していない、言い換えると、このラック４４Ａに未だリードフレームＬＦを収納できると判断された場合は、図２７に示すステップＳ１１０以降の処理が実行される。
なお、ラック４４Ａが満杯、すなわち、予めサーバーに登録しておいたこのラック４４Ａに対する収納予定枚数の基材を全て収納したものと判断された場合は、ラック４４Ａはアンローダ側から取り出され、この結果（状態）が管理サーバー７０Ｓを介してメインサーバーＭＳに記録される（ステップＳ２１５）。
ダイボンディング処理が完了した１枚目のリードフレームＬＦが処理部からアンローダ部に搬送され、さらに、上記のステップＳ２１４においてラック４４Ａが満杯ではないと判断された場合は、まず、ローダ側のスタッカー４１の収納状況が確認され（ステップＳ１１０）、このスタッカー４１内にリードフレームＬＦの残りがあると判断されると、図２７に示すステップＳ１０４以降が再度実行される。すなわち、２枚目のリードフレームＬＦが処理部に供給される。そして、２枚目のリードフレームＬＦに対し、図８および図９に示したダイボンディング処理が行われる。
その後、ダイボンディング処理が完了した２枚目のリードフレームＬＦは、アンローダ部に搬送され、その二次元コード３０ＡがＩＤ読み取り機５０Ｃによって読み取られる。そして、その基材ＩＤ（Ｋ０００２）がローダ部のＩＤ読み取り機５０Ｂによって読み取られた基材ＩＤ（Ｋ０００２）と一致することが確認されると、管理サーバー７０Ｓは、このリードフレームＬＦをラック４４Ａに収納することを許可する。
また、２枚目のリードフレームＬＦが処理部からアンローダ部に搬送されると、上記した確認作業を行った上で、これと入れ違いに３枚目のリードフレームＬＦが処理部に供給され、３枚目のリードフレームＬＦに対し、図８および図９に示したダイボンディング処理が行われる。その後、ダイボンディング処理が完了した３枚目のリードフレームＬＦは、１枚目および２枚目のリードフレームＬＦと同様の処理を経てラック４４Ａに収納される。
このようにして、ダイボンディング処理が完了した３枚のリードフレームＬＦが全てラック４４Ａに収納されると、ラック４４Ａは取り出され（ステップＳ２１５）、その情報が管理サーバー７０Ｓを通じてメインサーバーＭＳに転送される。続いて、メインサーバーＭＳは、あらかじめ取得しておいたラック４４ＡのラックＩＤ（Ｒ０００１）と、このラック４４Ａに収納された３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）とを関連付けて登録する。
すなわち、図３３のＢ欄に示すように、Ｒ０００１というラックＩＤを有するラック４４Ａの内部に、Ｋ０００１、Ｋ０００２、Ｋ０００３という基材ＩＤを有する３枚のリードフレームＬＦが収納されたという情報がメインサーバーＭＳに登録される。その後、このラック４４Ａは、次の工程であるワイヤボンディング工程に搬送される。
図示は省略するが、上記３枚のリードフレームＬＦが収納されたラック４４Ａが次の工程に搬送されると、ダイボンディング装置７０のアンローダ部に新たなラック４４Ｃがセットされる。そして、このラック４４Ｃの二次元コード３１がアンローダ部のＩＤ読み取り機５０Ｃによって読み取られ、そのラックＩＤが管理サーバー７０Ｓに転送される。このラック４４Ｃは、上記基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が付与された３枚のリードフレームＬＦに続いてローダ部のスタッカー４１から取り出された他の３枚のリードフレームＬＦが収納されるラックである。このラック４４ＣのラックＩＤはＲ０００３であり、その内部に収納される３枚のリードフレームＬＦの基材ＩＤは、Ｋ０００４、Ｋ０００５、Ｋ０００６が予定される。
この時点のラック管理テーブルの登録状態を図３３のＣ欄に示す。すなわち、ラック４４Ａ（Ｒ０００１）およびラック４４Ｃ（Ｒ０００３）がダイボンディング工程（Ｓ０００２）に仕掛かっており、さらに、ラック４４Ａ（Ｒ０００１）にはリードフレームＬＦ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が存在し、ラック４４Ｃ（Ｒ０００３）は空であるとの情報が管理されている。
なお、これら一連のダイボンド作業は、図２７のステップＳ１１０において、搬送手段（スタッカー４１）の空きが確認されるまで続けられ、スタッカー４１が空と判断された場合は、次のステップＳ１１１の取り出し作業（スタッカー４１の取換え）が実行される。すなわち、ローダ部へのリードフレームＬＦの補給が行われる。
また、図示はしないが、この交換作業において、先の品種と同じ品種の生産が途切れる場合は、仕掛かり中の作業が完了した基材（リードフレームＬＦ）をアンローダ側の搬送手段（ラック４４Ａ）に収納し、この搬送手段を次の工程に搬送する。また、新たなスタッカー４１から供給されたリードフレームＬＦの基材ＩＤが同一品種（同じ製造ロット）であると判断されると、図２７（のステップＳ１０８以降の処理が繰り返される。
また、継続して加工することが不可能な基材ＩＤ（リードフレームＬＦ）が検出された場合、あるいはメインサーバーＭＳの指示（計画）に無い基材ＩＤが検出された場合は、図２７のステップＳ１０７において異常と検出され、作業が中止される（ステップＳ１０９）とともに、エラーの内容がモニタ２０４に表示される。
なお、本ダイボンディング工程における加工履歴は、例えば図３２のＢ欄に示すように、チップＩＤ、基材ＩＤ、接着剤９等の材料に付した材料ＩＤ、ダイボンディング装置７０に付した加工ステーションのＩＤ、ダイボンディング装置７０の加工条件（加工レシピ）のＩＤ、基材（リードフレームＬＦ）内におけるロケーション情報、さらには、加工時間に関するレポート等と共に、メインサーバーＭＳの記憶装置１０３内における加工履歴用のデータベースに記録される。
＜ワイヤボンディング工程＞
図１０は、ワイヤボンディング工程の概念図である。ワイヤボンディング装置７１のローダ部には、ワイヤボンディング工程を管理するサーバー（管理サーバー７１Ｓ）に接続されたＩＤ読み取り機５０Ｄが設置されている。また、ワイヤボンディング装置７１のアンローダ部には、管理サーバー７１Ｓに接続されたＩＤ読み取り機５０Ｅが設置されている。
ワイヤボンディング工程に搬送されたラック４４Ａがワイヤボンディング装置７１のローダ部にセットされると（ステップＳ１０１）、ラック４４Ａの二次元コード３１がローダ部のＩＤ読み取り機５０Ｄによって読み取られ（ステップＳ１０２）、そのラックＩＤ（Ｒ０００１）が管理サーバー７１Ｓに転送される（ステップＳ１０３）。
続いて、管理サーバー７１Ｓは、その上位システムであるメインサーバーＭＳに対し、Ｒ０００１というラックＩＤが付与されたラック４４Ａに関する情報を要求する。すると、メインサーバーＭＳは、管理サーバー７１Ｓからの要求を分析し、このワイヤボンディング装置７１に課している生産計画と比較し、本ラック４４Ａの受入れは、このワイヤボンディング装置７１の生産計画に沿ったものであることを判断する。
そして、当該ラック４４Ａの内部に基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が付与された３枚のリードフレームＬＦが収納されているという情報を管理サーバー７１Ｓに転送する。このとき、メインサーバーＭＳは、ラック４４Ａ（Ｒ０００１）が新たな工程に仕掛かったと判断し、ラック４４Ａ（Ｒ０００１）の仕掛工程コードをダイボンディング工程（Ｓ０００２）からワイヤボンディング工程（Ｓ０００３）に更新する。
次に、図１１に示すように、ローダ部に設置されたラック４４Ａの内部から１枚目のリードフレームＬＦが取り出される（ステップＳ１０４）。続いて、このリードフレームＬＦの二次元コード３０Ａがローダ部のＩＤ読み取り機５０Ｄによって読み取られ（ステップＳ１０５）、その基材ＩＤ（Ｋ０００１）が管理サーバー７１Ｓに転送される（ステップＳ１０６）。
次に、管理サーバー７１Ｓは、この基材ＩＤ（Ｋ０００１）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを照合し、このリードフレームＬＦがラック４４Ａから取り出されたものであることを確認した後（ステップＳ１０７）、このリードフレームＬＦがワイヤボンディング装置７１の処理部に供給されることを許可する。
次に、１枚目のリードフレームＬＦがワイヤボンディング装置７１の処理部に供給される（ステップＳ１０８）。なお、処理が不可能な基材ＩＤ（リードフレームＬＦ）が検出された場合は異常と検出され、作業が中止される（ステップＳ１０９）と共に、エラーの内容がモニタ装置２０４に表示される。
一方、ワイヤボンディング装置７１のアンローダ部におけるラックの有無（準備状況）が確認され（ステップＳ２０１）、ラックが未セットの場合は、ワイヤボンディング装置７１のアンローダ部にラック４４Ｂがセットされる（ステップＳ２０２）。そして、ラック４４Ｂの二次元コード３１がアンローダ部のＩＤ読み取り機５０Ｅによって読み取られ（ステップＳ２０３）、そのラックＩＤ（Ｒ０００２）が管理サーバー７１Ｓに転送される（ステップＳ２０４）。
そして、管理サーバー７１Ｓは、その上位システムであるメインサーバーＭＳに対し、“Ｒ０００２”というラックＩＤが付与されたラック４４Ｂに関する情報を要求する。このとき、ラック４４Ｂが未使用の場合は、内部が空の状態（リードフレームＬＦが収納されていない状態）であるという情報がメインサーバーＭＳ内に生成され、この情報がメインサーバーＭＳから管理サーバー７１Ｓに転送される。
そして、メインサーバーＭＳは、ローダ部のラック４４Ａに収納された３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）と、アンローダ部のラック４４ＢのラックＩＤ（Ｒ０００２）とを関連付け、アンローダ部のラック４４Ｂを、基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が付与された３枚のリードフレームＬＦを収納するラックとして登録し、その情報を管理サーバー７１Ｓに転送する。
この時点のラック管理テーブルの登録状態を、図３３のＤ欄に示す。すなわち、ラック４４Ａ（Ｒ０００１）およびラック４４Ｂ（Ｒ０００２）がワイヤボンディング工程（Ｓ０００３）に仕掛かっており、また、ラック４４Ａ（Ｒ０００１）にはリードフレームＬＦ（Ｋ０００１，Ｋ０００２、Ｋ０００３）が存在し、ラック４４Ａ（Ｒ０００１）内の各リードフレームＬＦはラック４４Ｂ（Ｒ０００２）に収納される予定であり、さらに、ラック４４Ｂ（Ｒ０００２）は空であるとの情報が管理されている。
上記のように、ラック４４Ａ，ラック４４Ｂの相関関係から成る管理情報の割り当てが終了すると、図１２（リードフレームＬＦの一部を拡大して示す平面図）に示すように、例えば熱と超音波振動とを用いたボールボンディング方式により、このリードフレームＬＦに搭載された半導体チップ１のボンディングパッド２とリード５とが金（Ａｕ）等からなるワイヤ（導電性部材）３によって電気的に接続される。
このとき、先の工程（ダイボンディング工程）において、不良の半導体チップを基材に搭載し、さらに、先の工程（ダイボンディング工程）においてこの情報（不良の半導体チップが搭載されている情報）をメインサーバーＭＳに記録していた場合は、良品の半導体チップが搭載されたデバイス領域のみを選択してワイヤボンディング工程を行うことができる。これにより、材料（ここでは、ワイヤ）の使用量を削減できるため、製造コストを低減できる。
なお、ダイボンディング工程における変形例と同様に、ワイヤボンディング装置７１のアンローダ部におけるラックの有無（準備状況）の確認は、処理部に基材（リードフレームＬＦ）が供給される前に行ってもよい。
ここで、本実施の形態１におけるワイヤボンディング工程の詳細を以下に説明する。まず、ワイヤボンディング装置７１の加工条件（加工レシピ）が確認されると共に、この加工条件はワイヤボンディング装置７１内の記憶装置にダウンロードされる（ステップＳ３０１）。そして、基材（リードフレームＬＦ）内の初期位置に加工対象位置がセットされる（ステップＳ３０２）。次に、使用するワイヤ等の準備が行われ（ステップＳ３０３）た後、ワイヤボンディング作業が行われる（ステップＳ３０４）。そして、一つ目の半導体チップ１のワイヤボンディング作業の完了が確認されると、加工結果が管理サーバー７０Ｓを介してメインサーバーＭＳに登録される（ステップＳ３０５）。
この時点のメインサーバーＭＳに登録される加工履歴ＤＢの登録状態を、図３２のＣ欄に示す。すなわち、チップＩＤが“Ｋ００１Ｘ０１Ｙ０１”のチップは、基材ＩＤ（Ｋ０００１）のリードフレームＬＦに設けられた複数のデバイス領域におけるロケーション“１”の位置で、ワイヤボンディング装置（ＳＴ００３００５）で加工レシピ（Ｒｅ００３０３１）に基づいて、ワイヤボンディング加工されたことが記録される（ステップＳ３０６）。
その後、リードフレームＬＦにおける他のワイヤボンディング箇所が確認され、同一のリードフレームＬＦに対してさらにワイヤボンディング作業が必要であると判断されると（ステップＳ３０７）、ワイヤボンディングのリードフレームＬＦにおける加工対象位置が、次の位置（リードフレームＬＦ内のロケーション“２”）に進められる（ステップＳ３０８）。その後、図２９のステップＳ３０３以降の作業（動作）が繰り返される。
また、上記のステップＳ３０７において、リードフレームＬＦに対するワイヤボンディング作業が全て終了したものと判断されると、ワイヤボンディング作業は完了する。そして、一連のダイボンド作業が完了すると、引き続き図２８のステップＳ２０６以降の処理が続けられる。すなわち、同一のリードフレームＬＦに対するワイヤボンディング作業が完了していることが確認されると、図１４に示すように、ワイヤボンディング処理が完了した１枚目のリードフレームＬＦが処理部からアンローダ部に搬送される。
そして、１枚目のリードフレームＬＦが処理部からアンローダ部に搬送されると、図１４に示すように、その二次元コード３０Ａがアンローダ部のＩＤ読み取り機５０Ｅによって読み取られ（ステップＳ２０８）、その基材ＩＤ（Ｋ０００１）が管理サーバー７１Ｓに照会される（ステップＳ２０９）。
そして、問合せの結果、この基材ＩＤ（Ｋ０００１）がローダ部のＩＤ読み取り機５０Ｄによって読み取られた１枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００１）と一致することが確認されると、管理サーバー７１Ｓは、このリードフレームＬＦがラック４４Ｂに収納されることを許可する（ステップＳ２１０）。
ここで、上記のステップＳ２０９の問合せの結果、ローダ部のＩＤ読み取り機５０Ｂで読み取った基材ＩＤと一致しないことが確認された場合は、異常事態と判断し、作業は中止される（ステップＳ２１２）。すなわち、ワイヤボンディング作業は中止され、エラーの内容がモニタ装置２０４に表示される。
上記のステップＳ２０９において許可されたリードフレームＬＦは、その後、図１４に示すように、ラック４４Ｂに収納される（ステップＳ２１１）。
次に、管理サーバー７１Ｓは、１枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００１）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを解除すると共に、１枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００１）とラック４４ＢのラックＩＤ（Ｒ０００２）とを関連付け、その情報をメインサーバーＭＳに転送する（ステップＳ２１３）。
その後、ラック４４Ｂが満杯か否かが判断され（ステップＳ２１４）、満杯に達していない場合、言い換えると、このラック４４Ｂに未だリードフレームＬＦを収納できると判断された場合は、図２７に示すステップＳ１１０以降の処理が実行される。なお、ラック４４Ｂが満杯と判断された場合は、ラック４４Ｂはアンローダ側から取り出され、この結果（状態）が管理サーバー７１Ｓを介してメインサーバーＭＳに記録される（ステップＳ２１５）。
ワイヤボンディング作業が完了した１枚目のリードフレームＬＦがワイヤボンディング装置７１の処理部からアンローダ部に搬送され、さらに、ラック４４Ｂが満杯ではないと判断された場合は、ローダ側のラック４４Ａの収納状況が確認される（ステップＳ１１０）。そして、ラック４４Ａ内にリードフレームＬＦの残りがあると判断されると、図２７に示すステップＳ１０４以降が再度実行され、ラック４４Ａから２枚目のリードフレームＬＦが処理部に供給される。そして、２枚目のリードフレームＬＦに対して、図１２で示したワイヤボンディング作業が行われる。
以上の説明を要約すると、１枚目のリードフレームＬＦが処理部に供給されると、図１３に示すように、ローダ部に設置されたラック４４Ａの内部から２枚目のリードフレームＬＦが取り出される。そして、２枚目のリードフレームＬＦの二次元コード３０Ａがローダ部のＩＤ読み取り機５０Ｄによって読み取られ、その基材ＩＤ（Ｋ０００２）が管理サーバー７１Ｓに転送される。次に、管理サーバー７１Ｓは、この基材ＩＤ（Ｋ０００２）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを照合し、このリードフレームＬＦがラック４４Ａから取り出されたものであることを確認した後、このリードフレームＬＦが処理部に供給されることを許可する。
一方、２枚目のリードフレームＬＦが処理部に供給されると、図１４に示すように、ローダ部に設置されたラック４４Ａの内部から３枚目のリードフレームＬＦが取り出される。続いて、３枚目のリードフレームＬＦの二次元コード３０Ａがローダ部のＩＤ読み取り機５０Ｄによって読み取られ、その基材ＩＤ（Ｋ０００３）が管理サーバー７１Ｓに転送される。
次に、管理サーバー７１Ｓは、この基材ＩＤ（Ｋ０００３）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを照合し、このリードフレームＬＦがラック４４Ａから取り出されたものであることを確認した後、このリードフレームＬＦが処理部に供給されることを許可する。
次に、図１５に示すように、ワイヤボンディング処理が完了した２枚目のリードフレームＬＦが処理部からアンローダ部に搬送されると、これと入れ違いに３枚目のリードフレームＬＦが処理部に供給される。そして、３枚目のリードフレームＬＦに対し、図１２に示したワイヤボンディング処理が行われる。
また、２枚目のリードフレームＬＦが処理部からアンローダ部に搬送されると、図１５に示すように、その二次元コード３０Ａがアンローダ部のＩＤ読み取り機５０Ｅによって読み取られ、その基材ＩＤ（Ｋ０００２）が管理サーバー７１Ｓに転送される。そして、この基材ＩＤ（Ｋ０００２）がローダ部のＩＤ読み取り機５０Ｄによって読み取られた２枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００２）と一致することが確認されると、管理サーバー７１Ｓは、このリードフレームＬＦがラック４４Ｂに収納されることを許可する。これにより、図１６に示すように、２枚目のリードフレームＬＦがラック４４Ｂに収納される。
次に、管理サーバー７１Ｓは、２枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００２）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを解除すると共に、２枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００２）とラック４４ＢのラックＩＤ（Ｒ０００２）とを関連付け、その情報をメインサーバーＭＳに転送する。
一方、ラック４４Ａから取り出された３枚目のリードフレームＬＦが処理部に供給され、ラック４４Ａの内部が空の状態になると、ワイヤボンディング装置７１のローダ部からラック４４Ａが取り除かれ、新たなラック４４Ｃがローダ部にセットされる。
続いて、このラック４４Ｃの二次元コード３１がローダ部のＩＤ読み取り機５０Ｄによって読み取られ、そのラックＩＤ（Ｒ０００３）が管理サーバー７１Ｓに転送される。
次に、管理サーバー７１Ｓは、その上位システムであるメインサーバーＭＳに対し、Ｒ０００３というラックＩＤが付与されたラック４４Ｃに関する情報を要求する。すると、当該ラック４４Ｃの内部に基材ＩＤ（Ｋ０００４、Ｋ０００５、Ｋ０００６）が付与された３枚のリードフレームＬＦが収納されているという情報がメインサーバーＭＳから管理サーバー７１Ｓに転送される。
次に、図１６に示すように、ラック４４Ｃから１枚目のリードフレームＬＦ（基材ＩＤが“Ｋ０００４”）は取り出され、一方、ワイヤボンディング処理が完了した３枚目のリードフレームＬＦ（基材ＩＤが“Ｋ０００３”）は処理部から取り出される。
ここで、本実施の形態１のように、識別情報（ここでは、二次元コード）を適用（採用）しなかった場合において、ローダ部にセットされた搬送手段（ここでは、ラック４４Ａ）から排出された全ての基材（“Ｋ０００１”〜“Ｋ０００３”）がアンローダ部にセットされた搬送手段（ここでは、ラック４４Ｂ）に回収される前に、新たな搬送手段（ここでは、ラック４４Ｃ）をローダ部にセットし、さらに、この搬送手段から新たな基材（ここでは、“Ｋ０００４”）を排出（供給）すると、この新たな基材（ここでは、“Ｋ０００４”）までもが既にアンローダ部にセットされている搬送手段（ここでは、ラック４４Ｂ）に収納（混入）する恐れがある。
もし、ラック単位で管理する、言い換えると、使用するラックと、このラックに収納する基材とを関連付け（紐付け）する場合は、他のラックに収納されるべき基材が混入しないようにする必要がある。例えば、ローダ部にセットされた搬送手段（ここでは、ラック４４Ａ）から排出された全ての基材（“Ｋ０００１”〜“Ｋ０００３”）がアンローダ部にセットされた搬送手段（ここでは、ラック４４Ｂ）に回収されたことを確認するまでは、ローダ部に新たな搬送手段（ここでは、ラック４４Ｃ）をローダ部にセットしない、あるいは、セットしたとしても、この新たな搬送手段からの基材の排出（供給）は行わないことが好ましい。
しかしながら、上記のような対策手段では、対象となる工程（ここでは、ワイヤボンディング工程）のスループットが低下してしまう。
これに対し、本実施の形態１では、使用する部材（ここでは、少なくとも基材とラック）に識別情報（二次元コード）を付与しておき、この識別情報によって進行状況を管理（監視）している。そのため、全ての基材（“Ｋ０００１”〜“Ｋ０００３”）が搬送手段（ここでは、ラック４４Ｂ）に回収される前に、新たな基材（ここでは、“Ｋ０００４”）を装置内に供給したとしても、この供給された新たな基材の他の搬送手段への混入を防ぐことができる。
なお、ラック単位で管理しない、言い換えると、図３０（ｂ）に示すように、基材によって回収されるラックが異なっていたとしても、同じ製造ロットに充てられた基材であれば、他のラック（ここでは、ラック４４Ｄ）に回収される予定の基材が、別のラック（ここでは、ラック４４Ｂ）に収納（回収、混入）されてもよい。
次に、ワイヤボンディング処理が完了した３枚目のリードフレームＬＦが処理部からアンローダ部に搬送されると、その二次元コード３０Ａがアンローダ部のＩＤ読み取り機５０Ｅによって読み取られ、その基材ＩＤ（Ｋ０００３）がローダ部のＩＤ読み取り機５０Ｄによって読み取られた３枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００３）と一致することが確認されると、３枚目のリードフレームＬＦがラック４４Ｂに収納される。
次に、管理サーバー７１Ｓは、３枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００３）とラック４４ＡのラックＩＤ（Ｒ０００１）との関連付けを解除すると共に、３枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００３）とラック４４ＢのラックＩＤ（Ｒ０００２）とを関連付け、その情報をメインサーバーＭＳに転送する。
すると、メインサーバーＭＳは、ラック４４ＢのラックＩＤ（Ｒ０００２）と、このラック４４Ｂに収納された３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）とを関連付けて登録する。すなわち、図３３のＥ欄に示すように、Ｒ０００２というラックＩＤを有するラック４４Ｂの内部に、Ｋ０００１、Ｋ０００２、Ｋ０００３という基材ＩＤを有する３枚のリードフレームＬＦが収納されたという情報がメインサーバーＭＳに登録される。
また、管理サーバー７１Ｓは、ラック４４Ｂの収容状況を確認し、ラック４４Ｂが満杯、すなわち、予めサーバーに登録しておいたこのラック４４Ｂに対する収納予定枚数の基材を全て収納したものと判断した場合は、このラック４４Ｂをアンローダ部から取り出し、この取り出した状況を、管理サーバー７１Ｓを介してメインサーバーＭＳに記録する。
一方、ローダ部に設置されたラック４４Ｃの内部から１枚目のリードフレームＬＦが取り出されると、その二次元コード３０Ａがローダ部のＩＤ読み取り機５０Ｄによって読み取られ、その基材ＩＤ（Ｋ０００４）が管理サーバー７１Ｓに転送される。次に、管理サーバー７１Ｓは、この基材ＩＤ（Ｋ０００４）とラック４４ＣのラックＩＤ（Ｒ０００３）との関連付けを照合し、このリードフレームＬＦがラック４４Ｃから取り出されたものであることを確認した後、処理部に供給されることを許可する。
次に、図１７に示すように、基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）を有する３枚のリードフレームＬＦが収納されたラック４４Ｂがワイヤボンディング装置７１のアンローダ部から取り除かれ、次の工程であるモールド工程に搬送されると、新しい空のラック４４Ｄがアンローダ部にセットされる。
続いて、ラック４４Ｄの二次元コード３１がアンローダ部のＩＤ読み取り機５０Ｅによって読み取られ、そのラックＩＤ（Ｒ０００４）が管理サーバー７１Ｓに転送される。
次に、管理サーバー７１Ｓは、メインサーバーＭＳに対し、Ｒ０００４というラックＩＤが付与されたラック４４Ｄに関する情報を要求する。すると、当該ラック４４Ｄの内部が空の状態であるという情報がメインサーバーＭＳから管理サーバー７１Ｓに転送される。
次に、メインサーバーＭＳは、ローダ部のラック４４Ｃに収納された３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００４、Ｋ０００５、Ｋ０００６）と、アンローダ部のラック４４ＤのラックＩＤ（Ｒ０００４）とを関連付け、アンローダ部のラック４４Ｄを、基材ＩＤ（Ｋ０００４、Ｋ０００５、Ｋ０００６）が付与された３枚のリードフレームＬＦを収納するラックとして登録し、その情報を管理サーバー７１Ｓに転送する。
この時点のラック管理テーブルの登録状態を図３３のＥ欄に示す。すなわち、ラック４４Ａ（Ｒ０００１）は空の状態で再利用可能となっており、ラック４４Ｂ（Ｒ０００２）はワイヤボンディング工程での作業が終了しており、さらに、ラック４４Ｃ（Ｒ０００３）とラック４４Ｄ（Ｒ０００４）はワイヤボンディング工程に仕掛かっているという情報が管理されている。このとき、ラック４４Ｃ（Ｒ０００３）にはリードフレームＬＦ（Ｋ０００４、Ｋ０００５、Ｋ０００６）が存在し、ラック４４Ｃ（Ｒ０００３）内のリードフレームＬＦは、ラック４４Ｄ（Ｒ０００４）に収納される予定であり、さらに、ラック４４Ｄ（Ｒ０００４）は空の状態であるという情報も管理されている。
図示は省略するが、その後、ローダ部のラック４４Ｃから１枚ずつ取り出された３枚のリードフレームＬＦに対し、前述したラック４４Ａから取り出された３枚のリードフレームＬＦと同様のワイヤボンディング処理が順次行われる。そして、ワイヤボンディング処理が完了したリードフレームＬＦは、順次アンローダ部に搬送され、その基材ＩＤがローダ部で読み取られた当該リードフレームＬＦの基材ＩＤと一致することが確認されると、ラック４４Ｄに収納される。
＜モールド（封止）工程＞
図示は省略するが、基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）を有する３枚のリードフレームＬＦが収納されたラック４４Ｂがモールド工程のローダ部にセットされると、前述したワイヤボンディング工程と同様の方法でラック４４Ｂの二次元コード３１が読み取られる。そして、当該ラック４４Ｂの内部に収納されている３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が確認されると、ラック４４Ｂの内部から１枚目のリードフレームＬＦが取り出される。
次に、前述したワイヤボンディング工程と同様の方法でこのリードフレームＬＦの二次元コード３０Ａが読み取られ、このリードフレームＬＦがラック４４Ｂから取り出されたものであることが確認されると、モールド装置の処理部において、このリードフレームＬＦに対するモールド処理が行われる。
また、図示は省略するが、モールド工程のアンローダ部には、新たに空のラック４４Ｅがセットされる。そして、前述したワイヤボンディング工程と同様の方法でこのラック４４Ｅの二次元コード３１が読み取られ、そのラックＩＤ（Ｒ０００５）がモールド装置の管理サーバーに転送される。
すると、メインサーバーＭＳは、ローダ部のラック４４Ｂに収納されている３枚のリードフレームＬＦの基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）と、アンローダ部のラック４４ＥのラックＩＤ（Ｒ０００５）とを関連付け、アンローダ部のラック４４Ｅを、基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）が付与された３枚のリードフレームＬＦを収納するラックとして登録する。
１枚目のリードフレームＬＦがモールド装置の処理部に搬送されると、図１８に示すように、半導体チップ１、ワイヤ３、チップ搭載領域４、リード５の各一部（インナーリード）および吊りリード６の各一部が樹脂（モールド樹脂）で封止され、封止体（樹脂封止体）１０が形成される。このとき、リードフレームＬＦの外枠部８に形成された二次元コード３０Ａは、封止体１０の外部に露出している。
＜タイバー切断工程＞
次に、図１９に示すように、封止体１０の外部に露出したリードフレームＬＦのタイバー７が切断され、各リード（アウターリード）５がそれぞれ電気的に分離される。なお、タイバー７は、先の樹脂封止工程において、封止体１０が形成される領域の外側に樹脂が漏れないようにするための部材である。
次に、１枚目のリードフレームＬＦは、枚葉式ベーク炉に収容され、封止体１０を構成する樹脂の硬化処理が行われた後、モールド工程のアンローダ部にセットされたラック４４Ｅに収納される。
１枚目のリードフレームＬＦがラック４４Ｅに収納される際は、前述したワイヤボンディング工程と同様、その二次元コード３０Ａがアンローダ部で読み取られ、その基材ＩＤ（Ｋ０００１）とローダ部で読み取られた当該リードフレームＬＦの基材ＩＤ（Ｋ０００１）とが照合される。
次に、モールド工程の管理サーバーは、１枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００１）とラック４４ＢのラックＩＤ（Ｒ０００２）との関連付けを解除すると共に、１枚目のリードフレームＬＦの基材ＩＤ（Ｋ０００１）とラック４４ＥのラックＩＤ（Ｒ０００５）とを関連付け、その情報をメインサーバーＭＳに転送する。
続いて、ローダ部のラック４４Ｂから２枚目および３枚目のリードフレームＬＦが順次取り出され、上述したモールド処理およびタイバー切断処理を経た後、アンローダ部のラック４４Ｅに収納される。その後、基材ＩＤ（Ｋ０００１、Ｋ０００２、Ｋ０００３）を有する３枚のリードフレームＬＦが収納されたラック４４Ｅは、次の工程であるレーザーマーキング工程に搬送される。
また、モールド工程のローダ部にセットされたラック４４Ｂが空になると、ローダ部からラック４４Ｂが取り除かれ、新たなラック４４Ｃがローダ部にセットされる。そして、ラック４４Ｃから１枚ずつ取り出された、基材ＩＤ（Ｋ０００４、Ｋ０００５、Ｋ０００６）を有する３枚のリードフレームＬＦに対し、上述したモールド処理およびタイバー切断処理が行われる。
＜レーザーマーキング工程＞
図２０に示すように、レーザーマーキング工程では、リードフレームＬＦにおける各デバイス領域に形成された封止体１０の表面に、当該リードフレームＬＦに設けられた個々のデバイス領域を識別するための固有の基材ＩＤ（識別情報、識別コード）が、二次元コード３０Ｂの形式で刻印される。
この二次元コード３０Ｂの形成工程では、まず、リードフレームＬＦの外枠部８に刻印された二次元コード３０ＡがＩＤ読み取り機によって読み取られ、当該リードフレームＬＦの基材ＩＤがレーザーマーキング工程の管理サーバーに転送される。次に、管理サーバーは、その上位システムであるメインサーバーＭＳから当該基材ＩＤを有するリードフレームＬＦの情報を取得し、この情報に基づいて当該リードフレームＬＦの各デバイス領域に形成された封止体１０に固有の基材ＩＤを付与する。
すなわち、本実施の形態１では、一つのリードフレームＬＦ上に２つの半導体チップを配置する例について説明したが、リードフレームＬＦにおける半導体チップの配置箇所は、図３２に示すように、メインサーバー１００に登録された加工履歴ＤＢに、ロケーション“１”または“２”として記録されている。そのため、リードフレームＬＦの基材ＩＤ（識別情報、識別コード）を問い合わせることで、リードフレームＬＦにおける各位置に存在する半導体チップのチップＩＤ（識別情報、識別コード）を取得することができ、このチップＩＤを単純に基材ＩＤとして利用することもできる。また、これらチップＩＤを含む情報を元に、さらに固有の基材ＩＤを付与してもよい。
リードフレームＬＦの封止体１０の表面に二次元コード３０Ｂの形式で刻印される基材ＩＤは、当該リードフレームＬＦの外枠部８に刻印された二次元コード３０Ａの基材ＩＤと同一、あるいはこれを含むものであってもよく、異なっていてもよい。すなわち、製品出荷後の個々の製品に対するトレースの範囲（深度）を考慮し、適切な方式（レベル）のものが予め選択される。
また、通常、封止体１０の表面積は外枠部８の面積よりも広いので、封止体１０の表面に一次元バーコードの形式で基材ＩＤを刻印してもよい。その他にも、図５６に示したようなコードの形式や、図５８に示したようなコードの形式を採用してもよい。さらに、封止体１０の裏面側に基材ＩＤを刻印してもよい。
図２１は、二次元コード３０Ｂの刻印方法を示す概念図であり、（ａ）はリードフレームＬＦの搬送方向に平行な方向から見た側面図、（ｂ）はリードフレームＬＦの搬送方向に直交する方向から見た側面図である。また、図中の符号１１は、レーザーマーキング装置のガイドレール、１２は搬送爪である。
リードフレームＬＦに形成された封止体１０の表面に二次元コード３０Ｂを刻印するには、まず、ＩＤ読み取り機５０Ｆを使って、リードフレームＬＦの外枠部８に刻印された二次元コード３０Ａを読み取り、当該リードフレームＬＦの基材ＩＤを特定する。
なお、同図に示すように、リードフレームＬＦをガイドレール１１で保持して搬送する際は、リードフレームＬＦの下面のみを保持するので、ＩＤ読み取り機５０ＦをリードフレームＬＦの上方に配置することにより、二次元コード３０Ａを容易に読み取ることができる。また、ＩＤ読み取り機５０Ｆを使って二次元コード３０Ａを読み取る際は、ガイドレール１１を停止させたり、リードフレームＬＦを低速で移動させたりすることが好ましい。
次に、リードフレームＬＦに形成された各封止体１０の表面に順次レーザービームＬＢを照射し、当該リードフレームＬＦの基材ＩＤに対応する二次元コード３０Ｂを刻印する。図示は省略するが、封止体１０の表面に二次元コード３０Ｂを刻印する際、各封止体１０の表面に、ＱＦＰの製品情報（製品型名、顧客ロゴマーク、製造コード等）を表示するマークを併せて刻印することにより、マーク工程を１回で済ませることができるため、製造工程を簡略化することができる。
次に、もう一台のＩＤ読み取り機５０Ｇを使って二次元コード３０Ｂ（およびマーク）が確実に刻印されたかどうかを確認し、その結果を当該リードフレームＬＦの基材ＩＤと関連付けてメインサーバーＭＳに格納する。
このようにして、レーザーマーキング工程に搬送されてきた３枚のリードフレームＬＦに二次元コード３０Ｂが刻印されると、これらのリードフレームＬＦは、新たなラックに収納されて次の工程（外装メッキ工程）に搬送される。
なお、レーザーマーキング工程およびそれに続く各工程においても、前述したラックのラックＩＤと当該ラックに収納されるリードフレームＬＦの基材ＩＤとの関連付けが行われる。そして、各工程のローダ部にセットされたラックからリードフレームＬＦを取り出す際や、処理が完了したリードフレームＬＦを当該工程のアンローダ部にセットされた別のラックに収納する際には、ラックのラックＩＤとリードフレームＬＦの基材ＩＤとの関連付けが照合されるが、その内容については先の工程で詳述したので、以下ではその繰り返しの説明は省略する。
＜外装メッキ工程＞
外装メッキ工程では、上記二次元コード３０Ｂ（およびマーク）の刻印が完了したリードフレームＬＦが電解メッキ槽に浸漬され、封止体１０の外部に露出したリードフレームＬＦの表面に錫（Ｓｎ）合金等からなる半田メッキ層（図示せず）が形成される。
ここで、封止体１０の外部に露出したリードフレームＬＦの表面に半田メッキ層が形成されると、リードフレームＬＦの外枠部８に刻印された元の二次元コード３０Ａの表面にもメッキ層が形成されるため、図２２に示すように、この二次元コード３０ＡをＩＤ読み取り機で読み取ることが困難になる。しかしながら、外装メッキ工程に先立つレーザーマーキング工程において、リードフレームＬＦの封止体１０の表面に新たな二次元コード３０Ｂが刻印されるので、この外装メッキ工程より後の工程では、この封止体１０の表面に付与（形成）した識別情報（二次元コード３０Ｂ）を利用することで、上記のような不具合が回避できる。
＜リードフレーム切断工程＞
リードフレーム切断工程では、まず、図２３に示すように、封止体１０から露出したリードフレームＬＦの不要箇所（外枠部８）が切断・除去される。続いて、図２４に示すように、封止体１０から露出したリード５（アウターリード）がガルウィング状に成形される。ここまでの工程により、ＱＦＰが完成する。
＜試験工程＞
試験工程では、上記ＱＦＰをテストソケット（図示せず）に装着し、バーンイン試験および電気特性試験によって、ＱＦＰの動作確認が行われる。
＜最終外観検査工程＞
最終外観検査工程では、画像認識によってＱＦＰの外観検査が行われ、リード５（アウターリード）の欠損や変形等の有無がチェックされる。
以上の工程を経て製造されたＱＦＰは、製造メーカから顧客先に出荷され、所定の配線基板に実装されて使用される。また、製造メーカから顧客先への出荷状況は、ＱＦＰの封止体１０の表面に刻印された二次元コード３０Ｂと関連付けて管理される。
そこで、完成した半導体装置（ＱＦＰ）を出荷した後に、顧客先においてＱＦＰに不良が発生した場合には、製造メーカは、当該不良が発生したＱＦＰの封止体１０に刻印された二次元コード３０Ｂを読み取ることによって、当該ＱＦＰの基材ＩＤを特定する。
前述した製造メーカのメインサーバーＭＳには、ＱＦＰに封止された半導体チップ１がどの製造ロットの半導体ウエハ１Ａから取得され、その半導体ウエハ１Ａのどの位置にあったかといった前工程情報が当該ＱＦＰの製品情報（封止体１０の表面に刻印された製品型名、顧客ロゴマーク、製造コード等のマーク、および二次元コード３０Ｂ）と関連付けて格納されている。また、前述したダイボンディング工程、ワイヤボンディング工程、モールド工程、タイバー切断工程、レーザーマーキング工程、外装メッキ工程、リードフレーム切断工程等において、ＱＦＰがどのような条件で製造されたか、着工した製造装置、対応したオペレータ情報、使用した材料等といった後工程情報も当該ＱＦＰの製品情報と関連付けて格納されている。
従って、ＱＦＰの二次元コード３０Ｂを読み取って、当該ＱＦＰの製品情報を特定することにより、メインサーバーＭＳに格納された当該ＱＦＰの製造条件を瞬時に追跡することができる。これにより、ＱＦＰの不良原因を速やかに究明することができるので、当該不良原因を製造工程にフィードバックすることにより、迅速に不良対策を講じることができる。
詳細に説明すると、例えば製品出荷後に解析が必要となった製品に付与されている識別情報（基材ＩＤ）にチップＩＤ“Ｋ００１Ｘ０１Ｙ０２”が含まれている場合、図３１（ａ）のチップＩＤマップテーブルを参照（検索）することで、この製品に搭載された半導体チップ１の情報を確認できる。すなわち、この半導体チップ１は、半導体ウエハ１Ａの製造ロット“ＫＡＫＵＳＡＮ００１”のウエハ番号“００１”で、半導体ウエハ１Ａ内のチップ位置のＸ座標は“１”、Ｙ座標は“２”であり、さらに品質状態は“Ｂ”クラスであったことを確認できる。
また、加工履歴ＤＢ（図３２）を参照（検索）することで、この半導体チップ１は、加工ステーション“ＳＴ００２００４”で、基材ＩＤ“Ｋ０００１”のリードフレームＬＦにおいて、加工レシピ“Ｒｅ００２０２７”に従って、リードフレームＬＦ内のロケーション“２”の位置にダイボンディング作業が行われたこと、加工ステーション“ＳＴ００３００５”で、基材ＩＤ“Ｋ０００１”のリードフレームＬＦ上において、加工レシピ“Ｒｅ００３０３１”に従って、リードフレームＬＦ内のロケーション“２”の位置でワイヤボンディング作業が行われたことを確認できる。
以降、同様に同加工履歴ＤＢを参照（検索）することで、出荷時までの加工条件（加工履歴）を容易に確認することができる。
また、上記した製造方法は、顧客先に出荷されたＱＦＰの不良対策だけでなく、製造工程の途中で発生した不良対策に適用することもできる。すなわち、ＱＦＰの製造工程の途中で不良が見出された場合は、リードフレームＬＦに刻印された二次元コード３０Ａまたは封止体１０に刻印された二次元コード３０Ｂを読み取ることにより、その二次元コードに対応する基材ＩＤを有する半製品の先行する工程における製造条件を瞬時に追跡し、製造工程の途中で不良原因を速やかに究明することができる。
また、本実施の形態１では、リードフレームＬＦ、およびリードフレームＬＦを搬送するラックにそれぞれ固有のＩＤ（ラックＩＤ、基材ＩＤ）を付与し、ラックのラックＩＤと当該ラックに収納されるリードフレームＬＦの基材ＩＤとを関連付ける。そして、各装置のローダ部にセットしたラックからリードフレームＬＦを取り出して処理部に供給する際、および処理が完了したリードフレームＬＦをアンローダ部のラックに収納する際、ラックのラックＩＤとリードフレームＬＦの基材ＩＤとの関連付けが照合される。
これにより、後工程の各装置において、先のラックに収納されたリードフレームＬＦと次のラックに収納されたリードフレームＬＦとを連続して装置の処理部に供給した場合でも、所定のラックに回収されるべきリードフレームＬＦが別のラックに混入する不具合を防止することができる。また、仮にリードフレームＬＦが別のラックに混入したとしても、次工程の装置のローダ部において直ちに混入した事実が判明するので、ラックとリードフレームＬＦとの関連付けが失われることはない。従って、後工程処理のスループットを低下させることなく、ＱＦＰの製品管理や迅速な不良解析を行うことが可能となる。
（実施の形態２）
本実施の形態２では、上記実施の形態１で説明した半導体装置の製造フローの変形例として、搬送手段に組立ロットを使用した例について説明する。なお、本実施の形態２では、上記実施の形態１で説明した半導体装置の製造方法に加えて、ワイヤボンディング工程以降の工程は、生産単位（集合体単位）に再編成して処理する例について説明する。
また、本実施の形態２では、上記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。
まず、本実施の形態２における後工程の詳細は、半導体ウエハを半導体チップに個片化して基材に搭載する工程（ダイボンディング工程）、半導体チップと基材とをワイヤ等で電気的に接続する工程（ワイヤボンディング工程）、半導体チップを封止体で封止する工程（モールド工程）、封止体の表面に当該半導体装置情報をマーキングする工程（マーク工程）、半導体装置の外部端子の防錆および実装信頼性向上のためのメッキ（Ｓｎ、Ｓｎ−Ｐｂ）処理を行う工程（半田メッキ工程）、半導体装置の個片化と外部接続用の端子成形のための切断成形を行う工程（切断成形工程）、特性不良を選別する試験を行う工程（試験工程）、外観不良を選別する外観検査を行う工程（最終外観検査工程）からなる。
次に、本実施の形態２において登場する（図３４乃至図３６、図３８参照）、各手段（装置、部材）について、以下に説明する。
＜ウエハマップデータサーバーについて＞
ウエハマップデータサーバーＷＡＭＳは、図示しないマイクロプロセッサ（ＣＰＵ）を搭載したマザーボードと、記憶装置と、電源および拡張バスからなる筐体と、ディスプレイと、キーボードとを備えた一般的なサーバーである。
上記した本実施の形態２のウエハマップデータサーバーＷＡＭＳは、半導体チップ１の前工程情報である半導体ウエハ１Ａのウエハ番号、拡散ロット番号（拡散工程を識別する番号）、半導体ウエハ１Ａ内における当該半導体チップ１の位置情報、当該半導体チップ１の良品・不良品情報を有する固有のチップＩＤが格納されており、当該情報は参照または他の端末への出力が行われる。
＜組立ロットについて＞
半導体装置の前工程は、半導体ウエハ１Ａに複数の半導体チップ１を同時に作り込む拡散工程と、半導体チップ１の良品・不良品を判定するＧ/Ｗ（Good Chip/Wafer）工程とからなる。
前記任意の拡散工程では、複数の半導体ウエハ１Ａの処理が同時に行われ、同じ拡散工程で処理された複数の半導体ウエハ１Ａには同じ拡散ロット番号が付与される。また、任意の拡散ロットは複数の半導体ウエハ１Ａからなるため、膨大（数千個）な数量の半導体チップ１が取得できる。
しかしながら、後工程では、半導体チップ１の管理および処理の利便性から、拡散ロットの一括管理は困難である。そこで、後工程では、任意の１拡散ロットから取得できる複数の半導体チップ１を適正な数量に再編成することが必要となる。このように再編成された半導体チップ１の集合体を組立ロットといい、ワイヤボンディング工程直後に再編成する。
＜ＬＦマップデータサーバーについて＞
ＬＦマップデータサーバーＬＦＭＳは、前記ウエハマップデータサーバーＷＡＭＳと同様に、図示しないマイクロプロセッサ（ＣＰＵ）を搭載したマザーボードと、記憶装置と、電源および拡張バスからなる筐体と、ディスプレイと、キーボードとを備えた一般的なサーバーである。
ＬＦマップデータサーバーＬＦＭＳは、リードフレームＬＦを識別するための固有の基材ＩＤを、重複しないように通し番号方式で自動生成する機能を有している。また、後述するＩＤ刻印工程で生成されるリードフレームＬＦが有する複数のデバイス領域を識別する固有のＬＦマップＩＤを格納し、前記ＬＦマップＩＤと前記基材ＩＤとを論理的に紐付して管理することができる。これにより、ＬＦマップデータサーバーＬＦＭＳを参照することで、後工程で処理される全てのリードフレームＬＦは個々に識別され、且つ、そのデバイス領域についても同様である。
さらに、ＬＦマップデータサーバーＬＦＭＳ内の基材ＩＤおよびＬＦマップＩＤと、各後工程における処理情報とを関連付けして管理することにより、全てのリードフレームＬＦおよびそのデバイス領域における後工程処理結果をＬＦマップデータサーバーＬＦＭＳにより管理することができる。
例えば、リードフレームＬＦの任意のデバイス領域に搭載した半導体チップ１のチップＩＤと、基材ＩＤおよびＬＦマップＩＤとを関連付けしてＬＦマップデータサーバーＬＦＭＳへ格納しておけば、ＬＦマップデータサーバーＬＦＭＳを参照することにより、各半導体チップ１がどの拡散ロットで製造され、どの半導体ウエハ１Ａのどの位置にあったかという情報を容易に取得（トレース）することができる。
＜実績収集サーバーについて＞
実績収集サーバーＪＳＳは、前記ＬＦマップデータサーバーＬＦＭＳと同様に、図示しないマイクロプロセッサ（ＣＰＵ）を搭載したマザーボードと、記憶装置と、電源および拡張バスからなる筐体と、ディスプレイと、キーボードとを備えた一般的なサーバーである。
実績収集サーバーＪＳＳは、任意の拡散ロット毎に付与された製品型名に対する製造条件のマスターデータ（処理の基準となるデータ）を管理する機能を有しており、製品型名から製造条件のマスターデータを確認（照合）することができる。
また、半導体装置（基材ＩＤ）毎の後工程の製造条件、処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ等の実績（以降、工程実績情報ＫＪＪという）を管理する機能を有しており、基材ＩＤから工程実績情報ＫＪＪを取得（トレース）することができる。
＜ラックについて＞
後工程において、リードフレームＬＦの収納および搬送並びに装置にセットする容器をラック（組立ラック３００、一貫ラック３０１）といい、その素材は、耐久性・利便性からアルミ等の金属である。前記ラックには、それぞれを識別するために固有のＩＤを付与し、収納リードフレーム枚数情報と共に二次元コード方式によりラックの任意の部位へ刻印する。
なお、本実施の形態２では、処理のスループットを向上するため、材料（半導体チップ１を含む）、工程フロー、処理装置、装置設定、容器(以降、これらの選択、設定を製造条件という)が共通である複数の半導体装置の集合体単位（例えば、後述する拡散ロット単位、組立ロット単位等）で処理を行う。
拡散ロットおよび組立ロットが有する固有の製造条件は、後工程の各工程における処理前に手動で設定（準備を含む）をするため、作業ミスに起因する製造条件の相違が発生する可能性がある。また、複数の半導体装置は、スループットの向上を目的として連続的に処理されるため、拡散ロット間や組立ロット間で半導体装置の混入が発生する可能性がある。しかし、現状の生産システムにおいては、作業ミスに起因する製造条件の相違を確実に防止する手段はない。そのため、大量の不良を作ってしまい、前工程および後工程の組立加工費の大きな損失が発生し、顧客への製品の納品が遅延してしまい、製造業者としての信頼が大きく低下してしまう。
また、不良品を作ってしまった場合、不良品の社外への流出および再発を防止するためには、迅速に不良発生の原因および不良品の対象（波及）範囲を調査する必要性がある。しかし、現状の製品システムにおいては、半導体装置の組立完了後に任意の半導体装置の製造条件を半導体装置単位からシステム的にトレースする方法がないので、迅速な不良解析および不良品の対象範囲の調査を行うことができない。
さらに、装置のトラブルや作業ミス等により認識可能な不良を作った場合、ＴＡＴ(Turn Around Time)およびコストの面から処理の対象外とすることが好ましいが、現在の生産システムにおいては、不良品の位置をシステム的に認識して不良品として対処することができない。そのため、例えばダイボンディング工程で不良品を作ってしまっても、当該不良品に対し、以降の全ての工程で良品と同様の処理が行われていた。そこで、本実施の形態２では、以下の工程順で半導体装置を製造する。
＜ＩＤ刻印工程＞
図３６、図３７は、図４に続くＩＤ刻印工程の概念図である。刻印装置４０のアンローダ部３０５には、ＩＤ刻印工程を管理するサーバー（管理サーバー５０Ｓ）に接続されたＩＤ読み取り機５０Ａが設置されている。
ＩＤ刻印工程に搬送されたリードフレームＬＦは、ケース３０６に収納した状態でローダ部３０７に設置され、アンローダ部３０５には、空の状態のケース３０６が設置される。
次に、処理するリードフレームＬＦの基本仕様を識別するためのＬＦ型番を管理サーバー５０Ｓへ登録する。その後、ローダ部３０７のケース３０６の内部からリードフレームＬＦが取り出され、ＩＤ刻印装置４０内の画像認識カメラ３１０により、リードフレームＬＦが有する複数のデバイス領域が認識される。次に、前記デバイス領域のそれぞれに固有のＬＦマップＩＤが生成され、管理サーバー５０Ｓに格納される。
次に、管理サーバー５０Ｓは、ＬＦマップデータサーバーＬＦＭＳで生成された当該リードフレームＬＦを識別するための固有の基材ＩＤをＬＦマップデータサーバーＬＦＭＳから読み込み、ＬＦ型番およびＬＦマップＩＤと紐付して、その情報をＬＦマップデータサーバーＬＦＭＳへ転送する。
続いて、リードフレームＬＦは、搬送部３０８により、レーザー照射部３０９に搬送され、図５に示すように、リードフレームＬＦのそれぞれにおいて、デバイス領域の外側に位置する外枠部８の表面に、二次元コード３０Ａの形式で基材ＩＤが刻印される。
次に、アンローダ部３０５のＩＤ読み取り機５０Ａによって各リードフレームＬＦの二次元コード３０Ａが読み取られ、基材ＩＤが判読可能なリードフレームＬＦは、アンローダ部３０５に設置されたケース３０６に段積され、判読不可能なリードフレームＬＦは、不良品として排除（リジェクト）される。
次に、管理サーバー５０Ｓは、二次元コード３０Ａを刻印したＩＤ刻印装置を識別するためのＩＤ刻印装置ＩＤを生成し、基材ＩＤ、ＬＦ型番、ＬＦマップＩＤとの関連付けを行い、その情報（以降、基材ＩＤと後工程処理情報を関連付けした情報をＬＦ情報ＬＦＩという）をＬＦマップデータサーバーＬＦＭＳへ転送する。
これにより、ＬＦマップデータサーバーＬＦＭＳを参照することによって、任意リードフレームＬＦの基材ＩＤまたはＬＦマップＩＤから二次コード３０Ａを刻印した刻印装置４０を容易に特定することができる。
その後、リードフレームＬＦは、次工程であるダイボンディング工程のローダ部３０７に設置可能なスタッカー４１に段積され、図３に示した半導体ウエハ１Ａ（個片化された複数の半導体チップ１）と共に、後工程の最初の工程であるダイボンディング工程に搬送される。
＜ダイボンディング工程＞
図３８、図３９は、図７に続くダイボンディング工程の概念図である。ダイボンディン装置７０は、スタッカー４１とダイボンディング装置を管理するサーバー（管理サーバー７０Ｓ）に接続されたＩＤ読み取り機５０Ｂがローダ部３１１に設置され、同一拡散ロット番号を有する半導体ウエハ１Ａがウエハ供給部３１２（最大２５枚セット可能）に複数枚準備され、処理部３１４で処理されたリードフレームＬＦを収納するために、空の状態の複数の組立ラック３００がアンローダ部３１３に設置される。
次に、管理サーバー７０Ｓへ処理対象の半導体ウエハＡ１の製品型名および拡散ロット番号並びにアンローダ部３１３に設置されている組立ラック３００へ収納されるリードフレームＬＦの収納枚数の入力を行う。
次に、製品型名毎に規定される製造条件の設定（リードフレームＬＦの準備とスタッカーへの積載、工程フローの選択、処理装置の選択、装置条件設定、接着剤等の材料の設定）を手動で行う。
次に、吸着ハンド４２によって１枚ずつリードフレームＬＦがスタッカー４１から取り出され、各リードフレームＬＦの二次元コード３０ＡがＩＤ読み取り機５０Ｂによって読み取られ、基材ＩＤは管理サーバー７０Ｓに格納される。そして、管理サーバー７０Ｓは、基材ＩＤに関係するＬＦ情報ＬＦＩをＬＦマップデータサーバーＬＦＭＳから取得し、入力された半導体ウエハＡ１の製品型名と拡散ロット番号とを関連付けて格納する。
次に、管理サーバー７０Ｓは、入力された製品型名に対応する製造条件のマスターデータを実績収集サーバーＪＳＳから読み込み、例えば手動で設定した製造条件と照合を行い、一致していることが確認できた場合（製造条件ＯＫ）には、リードフレームＬＦをダイボンディング装置７０の処理部３１４（ローダ部３１１とアンローダ部３１３との間の領域）に供給する。
一方、設定した製造条件がマスターデータと相違している場合（製造条件ＮＧ）には、アラームを発生すると共に、装置を強制的に停止する。なお、管理サーバー７０Ｓによる照合結果は、製造条件（ＯＫ、ＮＧ）に拘わらず、基材ＩＤと関連付けされ、実績収集サーバーＪＳＳへ転送される。
このように、本実施の形態２のダイボンディング方法によれば、処理前に設定した製造条件とそのマスターデータとの照合を行うため、製造条件の相違いに起因する不良品の作り込みをシステム的に確実に防止することができる。
次に、任意の数量のリードフレームＬＦがダイボンディング装置７０の処理部３１４に供給されると、図８、図３９に示すように、リードフレームＬＦの各チップ搭載領域４の表面に接着剤塗布部３１５により接着剤９が供給される。
次に、搬送テーブル３１８上の半導体ウエハ１Ａから個片化された半導体チップ１がチップ搭載部３１６により１枚ずつピックアップされ、図９、図３９に示すように、リードフレームＬＦのチップ搭載領域４上に配置される。
そして、管理サーバー７０Ｓは、ダイボンディングを行ったダイボンディング装置を識別するためのダイボンディング装置ＩＤを生成し、ダイボンディング良品不良品ＩＤ（トラブル情報）と併せて、ＬＦ情報ＬＦＩと関連付けて格納する。
なお、半導体チップ１をリードフレームＬＦのチップ搭載部３１６へ搭載するにあたり、管理サーバー７０Ｓは、ウエハマップデータサーバーＷＡＭＳから当該半導体チップ１のチップＩＤを読み込み、チップＩＤが有する前工程の電気特性検査に基づいてチップ不良品３１７をスキップし、良品と判定された半導体チップ１のみをチップ搭載部３１６に搭載する。
前記ダイボンディング処理が完了すると、リードフレームＬＦはダイボンディング装置７０のアンローダ部３１３に搬送され、組立ラック３００へ格納される。
その後、管理サーバー７０Ｓは、ＬＦ情報ＬＦＩ（製品型名、拡散ロット番号、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、搭載されたチップＩＤ、ダイボンディング良品不良品ＩＤ、ダイボンディング装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送し、工程実績情報ＫＪＪ（製造条件、ダイボンディングの処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、管理サーバー７０ＳによりＬＦ情報ＬＦＩと関連付けされ、実績収集サーバーＪＳＳへ転送される。
このように、本実施の形態２のダイボンディング方法によれば、任意のＩＤ（基材ＩＤ、ＬＦマップＩＤ等）からＬＦマップデータサーバーＬＦＭＳを参照することにより、ＬＦ情報ＬＦＩを、また、実績収集サーバーＪＳＳを参照することにより、工程実績情報ＫＪＪを迅速に、且つ、容易にトレース（取得）することができる。
その後、設定した数量のリードフレームＬＦが収納された組立ラック３００は、随時、次の工程であるワイヤボンディング工程に搬送され、同一拡散ロット番号の半導体ウエハ１Ａの処理が完了するまで連続的に処理される。
＜ワイヤボンディング工程（組立ラック編成工程および組立ロット編成工程を含む）＞
図４０、図４１は、ワイヤボンディング工程の概念図である。ワイヤボンディン装置７１のローダ部３１９には、組立ラック３００内に収納された複数のリードフレームＬＦと、ワイヤボンディング装置７１を管理するサーバー（管理サーバー７１Ｓ）に接続されたＩＤ読み取り機５０Ｄとが設置されている。一方、アンローダ部３２１には、処理部３２０で処理されるリードフレームＬＦを収納する空の状態の複数の組立ラック３００と、管理サーバー７１Ｓに接続されたＩＤ読み取り機５０Ｅとが設置されている。
以降、ワイヤボンディング方法について説明するが、製造条件の照合方法とその効果はダイボンディング工程と同様であるため、ここでの説明は省略する。
まず、ＩＤ読み取り機５０Ｅにより、アンローダ部３２１に設置されている組立ラック３００の二次元コード３０２が読み取られ、ラックＩＤとリードフレームＬＦ収納枚数とが管理サーバー７１Ｓへ格納される。
次に、組立ラック３００から取り出されたリードフレームＬＦの二次元コード３０Ａ（基材ＩＤ）がＩＤ読み取り機５０Ｄによって読み取られ、管理サーバー７１Ｓに格納される。そして、管理サーバー７１Ｓは、基材ＩＤに関係するＬＦ情報ＬＦＩをＬＦマップデータサーバーＬＦＭＳから取得する。
続いて、管理サーバー７１Ｓは、ＬＦ情報ＬＦＩの製品型名および拡散ロット番号が一致していれば、同一の製造条件で連続的にワイヤボンディング処理を行う。他方、一致していなければ、製品型名ＮＧ/拡散ロットＮＧのアラームが発生し、ワイヤボンディング装置７１が強制的に停止するように設定される。
このように、本実施の形態２のワイヤボンディング方法は、管理サーバー７１ＳがリードフレームＬＦの二次元コード３０Ａ（基材ＩＤ）を読み取ることにより、搭載されている半導体チップ１の製品型名および拡散ロット番号を識別し、処理の対象であるか否か（製品型名および拡散ロット番号が同一であるか否か）を検知する。これにより、相違する製品型名を有するリードフレームＬＦ同士、または相違する拡散ロット番号を有するリードフレームＬＦ同士の混入を確実に防止することができる。
次に、処理対象であることが確認されたリードフレームＬＦは、ワイヤボンディング装置７１の処理部であるヒートステージ３２２に順次供給される。１枚目のリードフレームＬＦがヒートステージ３２２に供給されると、まず、管理サーバー７１Ｓにおいて、ＬＦマップデータサーバーＬＦＭＳからＬＦ情報ＬＦＩを読み込み、ＬＦ情報ＬＦＩのダイボンディング良品不良品ＩＤに基づいて、ダイボンディング良品ＩＤを有するチップ搭載領域４を認識する。
そして、図１２に示すように、例えば熱と超音波振動とを用いたボールボンディング方式により、このリードフレームＬＦに搭載されたダイボンディング良品ＩＤを有するチップ搭載領域４の半導体チップ１のボンディングパッド２とリード５とが、ボンディングツール３２６と、超音波ホーン３２５と、支持アーム３２４と、支持体３２３とからなる超音波熱圧着手段により、金（Ａｕ）ワイヤ（導電性部材）３を介して電気的に接続される。
次に、ワイヤボンディング処理が完了したリードフレームＬＦが処理部３２０からアンローダ部３２１に搬送され、任意の組立ラック３００に収納される。管理サーバー７１Ｓは、組立ラックＩＤと収納されたリードフレームＬＦのＬＦ情報ＬＦＩとの関連付けを行い、ＬＦマップデータサーバーＬＦＭＳへ転送する。以降、前記収納と関連付けの作業を組立ラック編成という。
その後、管理サーバー７１Ｓに設定しておいた所定枚数のリードフレームＬＦが組立ラック３００へ収納されると、自動的に空の状態の次の組立ラック３００が準備され、リードフレームＬＦは新たな組立ラック３００へ収納される。
その後、管理サーバー７１Ｓは、ＬＦ情報ＬＦＩ（製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、ワイヤボンディング良品不良品ＩＤ、ワイヤボンディング装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、ワイヤボンディングの処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）はＬＦ情報ＬＦＩと関連付けを行った後、実績収集サーバーＪＳＳへ転送する。
このように、本実施の形態２のワイヤボンディング方法によれば、任意のＩＤ（基材ＩＤ、ＬＦマップＩＤ等）からＬＦマップデータサーバーＬＦＭＳを参照することにより、ＬＦ情報ＬＦＩを、また、実績収集サーバーＪＳＳを参照することにより、工程実績情報ＫＪＪを迅速且つ容易にトレース（取得）することができる。
次に、組立ロット３２７の編成方法について説明する。まず、組立ラック編成後の複数の組立ラック３００（例えば、４組立ラック）の二次元コード３０２（組立ラックＩＤ）をＩＤ読み取り機５０Ｅで読み取り、管理サーバー７１Ｓへ格納する。そして、管理サーバー７１Ｓは、複数の組立ラック３００を組立ロット３２７として設定するために、当該組立ラックＩＤ同士を関連付けて固有の組立ロットＩＤを付与する。
次に、管理サーバー７１Ｓは、組立ロット３２７を構成する組立ラック３００の情報（組立ラックに収納されている各リードフレームＬＦのＬＦ情報ＬＦＩ）をＬＦマップデータサーバーＬＦＭＳから読み込んで組立ロットＩＤと関連付けを行い、ＬＦマップデータサーバーＬＦＭＳに転送する。なお、特に言及しない場合、組立ロット３２７は、関連付けられた複数の半導体チップ１の集合体を意味し、以降の後工程からは、基本的に組立ロット３２７単位で管理する。
その後、ワイヤボンディングおよび組立ラック編成は、同一拡散ロット番号の半導体チップ１が搭載された全リードフレームＦＬの処理が完了するまで連続的に処理される。
＜モールド（封止）工程＞
図４２、図４３は、モールド（封止）工程の概念図である。封止装置７３のローダ部３２８には、組立ラック３００内に収納された複数のリードフレームＬＦと、封止装置７３を管理するサーバー（管理サーバー７３Ｓ）に接続されたＩＤ読み取り機５０Ｉとが設置されている。また、アンローダ部３２９には、プレス部３３２Ａ、３３２Ｂで処理されるリードフレームＬＦを収納する空の状態の複数の一貫ラック３０１と、管理サーバー７３Ｓに接続されたＩＤ読み取り機５０Ｊとが設置されている。なお、本実施の形態では、複数（ここでは、２つ）のプレス部を有する封止装置７３について説明するが、プレス部の数はこれに限定されず、例えば１つであってもよい。
以降、モールド（封止）方法について説明するが、製造条件の照合方法とその効果はダイボンディング工程と同様であり、また、リードフレームＬＦの混入防止方法とその効果はワイヤボンディン工程と同様であるため、ここでの説明は省略する。
まず、封止装置７３は、製品型名毎に規定される製造条件の設定が行われる。そして、アンローダ部３２９に設置されている一貫ラックＩＤは、ＩＤ読み取り機５０Ｊによって二次元コード３０３が読み取られ、ラックＩＤとリードフレームＬＦ収納枚数とが管理サーバー７３Ｓに格納される。
次に、図４３に示すように、ローダ部３２８に設置された組立ラック３００の内部からリードフレームＬＦが取り出される。取り出されたリードフレームＬＦの二次元コード３０Ａ（基材ＩＤ）は、ＩＤ読み取り機５０Ｉによって読み取られ、管理サーバー７３Ｓに格納される。そして、管理サーバー７３Ｓは、当該基材ＩＤに関係するＬＦ情報ＬＦＩをＬＦマップデータサーバーＬＦＭＳから取得する。
続いて、リードフレームＬＦは搬送体３３０によって整列部３３１に搬送され、一度に処理可能な枚数のリードフレームＬＦが整列させられる。その後、整列部３３１に載置されている複数のリードフレームＬＦを封止装置７３の処理部であるプレス部３３２Ａ、３３２Ｂに順次供給する。
次に、プレス部３３２Ａ、３３２Ｂにおいて、このリードフレームＬＦに対する封止処理が行われる。封止処理が完了したリードフレームＬＦは、プレス部３３２Ａ、３３２Ｂから搬出体４０１によりゲートブレーク部に移動され、不要な樹脂（図示しないゲート部、ランナ、カル等）が除去された後、アンローダ部３２９に搬送されて任意の一貫ラック３０１に収納される。その後、管理サーバー７３Ｓに設定された所定枚数のリードフレームが一貫ラック３０１へ収納されると、自動的に空の状態の次の一貫ラック３０１が準備され、リードフレームＬＦは新たな一貫ラック３０１へ収納される。
その後、管理サーバー７３Ｓは、ＬＦ情報ＬＦＩ（組立ロットＩＤ、製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、封止良品不良品ＩＤ、モールド装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、封止の処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、ＬＦ情報ＬＦＩと関連付けされ、実績収集サーバーＪＳＳへ転送される。
このように、本実施の形態２の封止方法によれば、任意のＩＤ（基材ＩＤ、ＬＦマップＩＤ等）でＬＦマップデータサーバーＬＦＭＳを参照することにより、ＬＦ情報ＬＦＩを、また、実績収集サーバーＪＳＳを参照することにより、工程実績情報ＫＪＪを迅速、且つ、容易にトレース（取得）することができる。
＜レーザーマーキング工程＞
図２０に示すように、レーザーマーキング工程では、封止体１０の表面に、当該半導体装置の製造工程に係る任意の情報が二次元コード３０Ｂの形式で刻印される。前記任意の情報は、ＴＰＯ(Time,Place,Occasion)を考慮のうえ、選択することが可能であり、本実施の形態２においては、半導体装置の製造工程に係る情報を取得（トレース）するのに必要なＩＤを二次元コード３０Ｂ形式で刻印しておき、各種情報は前記ＩＤにより各サーバー（ＬＦ情報ＬＦＩおよび実績収集サーバーＪＳＳ）から取得する方法について説明する。
図４４、図４５は、レーザーマーキング工程の概念図である。レーザーマーキング装置３３４のローダ部３３５には、一貫ラック３０１内に収納された複数のリードフレームＬＦと、レーザーマーキング装置３３４を管理するサーバー（管理サーバー３３４Ｓ）に接続されたＩＤ読み取り機５０Ｆとが設置されている。また、アンローダ部３３６には、処理部３３８で処理されるリードフレームＬＦを収納する空の状態の一貫ラック３０１と、管理サーバー３３４Ｓに接続されたＩＤ読み取り機５０Ｇとが設置されている。さらに、処理部３３８には、ガイドレール１１Ａに保持されて搬送爪１２Ａにより稼動するＸＹステージ３４１と、レーザー照射の前後に封止体１０の表面を洗浄する洗浄部３３９と、レーザー照射部３３７で刻印された二次元コード３０Ｂおよび製品情報を示す文字マークの状態を検査する外観検査部３４０とが設置されている。
以降、レーザーマーキング方法について説明するが、製造条件の照合方法とその効果、また、リードフレームＬＦの混入防止方法とその効果は前述の通りであるため、ここでの説明は省略する。なお、レーザーマーキング工程は、製品情報を示す文字と二次元コード３０Ｂとをレーザーにより刻印する工程であるが、ここでは主として二次元コード３０Ｂの刻印方法について説明を行う。
まず、レーザーマーキング装置３３４は、製品型名毎に規定される製造条件の設定が行われ、そして、アンローダ部３３６に設置されている一貫ラックＩＤは、二次元コード３０３がＩＤ読み取り機５０Ｇによって読み取られ、一貫ラックＩＤおよびリードフレームＬＦ収納枚数が管理サーバー３３４Ｓに格納される。
続いて、リードフレームＬＦの外枠部８に刻印された二次元コード３０ＡがＩＤ読み取り機５０Ｆによって読み取られ、当該リードフレームＬＦの基材ＩＤを特定すると共に管理サーバー３３４Ｓに格納される。次に、管理サーバー３３４Ｓは、ＬＦマップデータサーバーＬＦＭＳから当該基材ＩＤに係るＬＦ情報ＬＦＩを取得する。
次に、確実にレーザービームＬＢが封止体１０の表面に照射されるように、清掃部３３９で封止体１０の表面上の異物が除去される。
その後、ＬＦ情報ＬＦＩに含まれる各工程の良品不良品ＩＤに基づき、良品ＩＤを有する封止体１０の表面に順次レーザービームＬＢを照射し、当該リードフレームＬＦの基材ＩＤ、ＬＦマップＩＤおよびチップＩＤ情報を有する二次元コード３０Ｂと、製品情報を示す文字マークとを同時に刻印する。
次に、レーザービームＬＢが照射され、炭化した封止体１０の一部は、洗浄部３３９で封止体１０の表面から除去される。
次に、外観検査部３４０でレーザー照射部３３７で刻印された製品情報を示す文字マークが確実に刻印されたかどうかを確認し、その結果を当該リードフレームＬＦのＬＦ情報ＬＦＩと関連付けて管理サーバー３３４Ｓに格納する。
その後、管理サーバー３３４Ｓに設定した枚数のリードフレームＬＦが一貫ラック３０１へ収納されると、自動的に空の状態の次の一貫ラック３０１が準備され、リードフレームＬＦは新たな一貫ラック３０１へ収納される。
その後、管理サーバー３３４Ｓは、ＬＦ情報ＬＦＩ（組立ロットＩＤ、製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、レーザーマーク良品不良品ＩＤ、レーザーマーク装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、レーザーマークの処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、ＬＦ情報ＬＦＩと関連付けされ、実績収集サーバーＪＳＳへ転送される。
このように、本実施の形態２のレーザーマーキング方法によれば、封止体１０に刻印された基材ＩＤ、ＬＦマップＩＤ、チップＩＤ情報を有する二次元コード３０ＢをＩＤ読み取り機で読み取りＬＦマップデータサーバーＬＦＭＳを参照することでＬＦ情報ＬＦＩを、また、実績収集サーバーＪＳＳを参照することで工程実績情報ＫＪＪを迅速且容易に取得（トレース）することができる。言い換えると、封止体１０の表面に付与された二次元コード３０Ｂを参照しただけでは、各情報を読み取ることはできない。
一方、二次元コード３０Ｂへ持たせる情報は、ＴＰＯ(Time,Place,Occasion)を考慮のうえ、選択することが可能である。例えば、前工程情報のチップＩＤ、後工程情報のＬＦ情報ＬＦＩおよび工程実績情報ＫＪＪの全て、または一部の情報を有する二次元コード３０Ｂを刻印しておけば、ウエハマップデータサーバーＷＡＭＳおよびＬＦマップデータサーバーＬＦＭＳ並びに実績収集サーバーＪＳＳを参照できない環境であっても、二次元コード３０Ｂの読み取り機で二次元コード３０Ｂを読み取ることで、チップＩＤ、ＬＦ情報ＬＦＩ、工程実績情報ＫＪＪの全て、または一部を取得することができる。
＜外装メッキ工程＞
図４６、図４７は、外装メッキ工程の概念図である。外装メッキ装置３４２のローダ部３４３には、一貫ラック３０１内に収納された複数のリードフレームＬＦと、外装メッキ装置を管理するサーバー（管理サーバー３４２Ｓ）に接続されたＩＤ読み取り機５０Ｈとが設置されている。また、アンローダ部３４４には、処理部３４５で処理されるリードフレームＬＦを収納する空の状態の複数の一貫ラック３０１と、管理サーバー３４２Ｓに接続されたＩＤ読み取り機５０Ｉとが設置されている。さらに、ローダ部３４３とアンローダ部３４４との間には、処理部３４５が設置されている。
以降、外装メッキ方法について説明するが、製造条件の照合方法とその効果、およびリードフレームＬＦの混入防止方法とその効果は前述の通りであるため、ここでの説明は省略する。
まず、外装メッキ装置３４２は、製品型名毎に規定される製造条件の設定が行われる。そして、アンローダ部３４４に設置されている一貫ラック３０１は、二次元コード３０３がＩＤ読み取り機５０Ｉによってを読み取られ、一貫ラックＩＤおよびリードフレームＬＦ収納枚数が管理サーバー３４２Ｓに格納される。
次に、リードフレームＬＦは、図４７に示すように、ローダ部３４３に設置された一貫ラック３０１の内部からリードフレームＬＦが取り出される。
続いて、リードフレームＬＦの外枠部８に刻印された二次元コード３０ＡがＩＤ読み取り機５０Ｈによって読み取られ、当該リードフレームＬＦの基材ＩＤを特定すると共に、管理サーバー３４２Ｓに格納される。次に、管理サーバー３４２Ｓは、ＬＦマップデータサーバーＬＦＭＳから当該基材ＩＤに係るＬＦ情報ＬＦＩを取得する。
続いて、リードフレームＬＦは、図示しない固定治具により搬送ベルト３４６へセットされ、処理部３４５へ供給される。処理部３４５において、リードフレームＬＦは、洗浄処理部３４７、化学研磨処理部３４８、メッキ処理部３４９、ベルト洗浄部３５０、乾燥部３５１で順次処理が施される。前記外装メッキ処理が完了したリードフレームＬＦは、処理部３４５からアンローダ部３４４に搬送され、任意の一貫ラック３０１に収納される。
その後、管理サーバー３４２Ｓに設定した所定枚数のリードフレームが一貫ラック３０１へ収納されると、自動的に空の状態の次の一貫ラック３０１が準備され、リードフレームＬＦは新たな一貫ラック３０１へ収納される。
その後、管理サーバー３４２Ｓは、ＬＦ情報ＬＦＩ（トレイＩＤ、トレイマップＩＤ、組立ロットＩＤ、製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、外装メッキ良品不良品ＩＤ、外装メッキ装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、外装メッキの処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、ＬＦ情報ＬＦＩと関連付けされ、実績収集サーバーＪＳＳへ転送される。これにより、詳細の説明は省略するが、メッキ工程においても、前述の工程と同様に、任意のＩＤ（基材ＩＤ、ＬＦマップＩＤ等）から工程実績情報ＫＪＪを迅速、且つ、容易にトレース（取得）することができる。
＜リードフレーム切断工程＞
図４８、図４９、図５０（ａ）、（ｂ）は、切断成形工程の概念図である。切断成形装置３５２のローダ部３５３には、一貫ラック３０１内に収納された複数のリードフレームＬＦと、切断成形装置を管理するサーバー（管理サーバー３５２Ｓ）に接続されたＩＤ読み取り機５０Ｊとが設置されている。また、アンローダ部３５４には、処理部３５５で切断成形される半導体装置（ＱＦＰ）３５６を収納する複数の良品用トレイ３５７Ａおよび不良品用トレイ３５７Ｂと、管理サーバー３５２Ｓに接続されたＩＤ読み取り機５０Ｋとが設置されている。さらに、ローダ部３５３とアンローダ部３５４との間には、処理部３５５が設置されている。
また、前記良品用トレイ３５７Ａおよび不良品用トレイ３５７Ｂには、それぞれを識別するために固有のトレイＩＤおよびトレイのポケットの位置を特定するトレイマップＩＤが付与され、半導体装置（ＱＦＰ）３５６の収納個数情報と共にトレイ３５７Ａ、３５７Ｂの任意の部位へ二次元コード３５８が刻印される。
以降、切断成形方法について説明するが、製造条件の照合方法とその効果、および、リードフレームＬＦの混入防止方法とその効果は前述の通りであるため、ここでの説明は省略する。
まず、切断成形装置３５２は、製品型名毎に規定される製造条件の設定が行われ、そして、アンローダ部３５４に設置されている良品用トレイ３５７Ａおよび不良品用トレイ３５７Ｂは、二次元コード３５８がＩＤ読み取り機５０Ｋによってを読み取られ、トレイＩＤおよび半導体装置３５６収納個数が管理サーバー３５２Ｓに格納される。
次に、図４８、図４９に示すように、リードフレームＬＦは、ローダ部３５３に設置された一貫ラック３０１の内部から取り出される。
続いて、外装メッキによってＩＤ読み取り機で読み取れなくなったリードフレームＬＦの二次元コード３０Ａに替わって、封止体１０に刻印された二次元コード３０ＢがＩＤ読み取り機５０Ｊによって読み取られ、当該リードフレームＬＦの基材ＩＤおよび封止体１０のＬＦマップＩＤが特定されると共に、管理サーバー３５２Ｓに格納される。次に、管理サーバー３５２Ｓは、ＬＦマップデータサーバーＬＦＭＳから当該リードフレームＬＦおよび封止体１０に係るＬＦ情報ＬＦＩを取得する。
続いて、図４９、図５０（ａ）に示すように、リードフレームＬＦは、搬送治具３５９により、ガイドレール１１Ｂへ搭載される。その後、リードフレームＬＦは、ガイドレール１１Ｂに支持された状態で搬送爪１２Ｂにより成形下金型３６０に搬送される。そして、成形下金型３６０のダイ３６２で支持された状態で、成形上金型３６１のパンチ３６３でリード５（アウターリード）の成形部位に応力が加えられ、図２４に示すように、封止体１０から露出したリード５（アウターリード）がガルウィング状に成形される。
次に、図４９、図５０（ｂ）に示すように、前記成形処理が完了したリードフレームＬＦは、搬送爪１２Ｂにより切断下金型３６４に搬送される。そして、切断下金型のダイ３６６によって支持された状態で、切断上金型３６５のパンチ３６７でリードフレームＬＦの吊りリード６および外枠部８へ応力が加えられ、図２３に示すように、封止体１０から露出したリードフレームＬＦの不要箇所（吊りリード６、外枠部８等）が切断・除去されて半導体装置（ＱＦＰ）３５６が完成する。
その後、管理サーバー３５２Ｓに格納されたＬＦ情報ＬＦＩのダイボンディング工程から外装メッキ工程までの良品不良品ＩＤに基づき、良品ＩＤを有する半導体装置（ＱＦＰ）３５６は、吸着治具３６８により切断下金型３６４から良品トレイアンローダ部３６９Ａの良品トレイ３５７Ａに収納される。一方、不良品ＩＤを有する半導体装置（ＱＦＰ）３５６は、不良品トレイアンローダ部３６９Ｂの不良品トレイ３５７Ｂに収納される。なお、不良品トレイ３５７Ｂに収納された半導体装置（ＱＦＰ）３５６は、不良品として処置（リジェクト）される。以降、これを離材処置という。
次に、管理サーバー３５２Ｓは、トレイＩＤおよびトレイのポケットの位置を特定するトレイマップＩＤと収納された半導体装置（ＱＦＰ）３５６のＬＦ情報ＬＦＩと関連付けを行い、ＬＦマップデータサーバーＬＦＭＳへ転送する。
その後、管理サーバー３５２Ｓに設定しておいた所定数量の半導体装置（ＱＦＰ）３５６が良品トレイ３５７Ａへ収納されると、供給用トレイローダ部３７０に用意されている空の状態の良品トレイ３５７Ａが自動的に良品トレイアンローダ部３６９Ａへセットされ、半導体装置（ＱＦＰ）３５６は、良品トレイアンローダ部３６９Ａにセットされた新たな良品トレイ３５７Ａへ収納される。
このように、本実施の形態２によれば、ＬＦ情報ＬＦＩの良品不良品ＩＤ（ダイボンディング工程〜外装メッキ工程）を管理サーバー３５２ＳがＬＦマップデータサーバーＬＦＭＳから取得して、不良品の位置（リードフレームＬＦおよびリードフレームのデバイス領域）をシステム的に認識して確実に離材処置できる。そのため、ダイボンディング工程から外装メッキ工程で作った不良品である半導体装置（ＱＦＰ）３５６への不要な作業（試験および外観検査）を排除できる。これによって、ＴＡＴ(Turn Around Time)の向上およびコストの低減を図ることができる。
その後、管理サーバー３５２Ｓは、ＬＦ情報ＬＦＩ（トレイＩＤ、トレイマップＩＤ、組立ロットＩＤ、製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、切断成形良品不良品ＩＤ、切断成形装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、切断成形の処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、ＬＦ情報ＬＦＩと関連付けされ、実績収集サーバーＪＳＳへ転送される。
このように、本実施の形態２の切断成形方法によれば、任意のＩＤ（トレイＩＤ、トレイマップＩＤ等）でＬＦマップデータサーバーＬＦＭＳを参照することにより、ＬＦ情報ＬＦＩを、また、実績収集サーバーＪＳＳを参照することにより、工程実績情報ＫＪＪを迅速、且つ、容易にトレース（取得）することができる。
＜試験工程＞
図５１、図５２は、試験工程の概念図である。試験装置３７１のローダ部３７２には、トレイ３５７内に収納された複数の半導体装置（ＱＦＰ）３５６と、試験装置３７１を管理するサーバー（管理サーバー３７１Ｓ）に接続されたＩＤ読み取り機５０Ｌとが設置されている。また、アンローダ部３７３Ａ、３７３Ｂには、測定部３７４で測定された半導体装置（ＱＦＰ）３５６を収納する空の状態の複数のトレイ３５７Ａ、３５７Ｂと、管理サーバー３７１Ｓに接続されたＩＤ読み取り機５０Ｍとが設置されている。
なお、前記アンローダ部３７３は、良品の半導体装置（ＱＦＰ）３５６が搬送される良品用のアンローダ部３７３Ａと不良品の半導体装置（ＱＦＰ）３５６が搬送される不良品用のアンローダ部３７３Ｂとがある。そして、良品用のアンローダ部３７３Ａには良品用のトレイ３５７Ａが準備され、不良品用のアンローダ部３７３Ｂには不良品用のトレイ３５７Ｂが準備される。
まず、試験装置３７１は、製品型名毎に規定される製造条件および試験条件のテストパターン、テストプログラム、テスト温度等（以降、テスト条件という）の設定が行われる。
次に、アンローダ部３５４Ａ、３５４Ｂに設置されているトレイ３５７Ａ、トレイ３５７Ｂの二次元コード３５８がＩＤ読み取り機５０Ｋによってを読み取られ、トレイＩＤおよび半導体装置（ＱＦＰ）３５６の収納個数が管理サーバー３７１Ｓに格納される。
次に、図５１、図５２に示すように、ローダ部３７２に設置されたトレイ３５７に格納された半導体装置（ＱＦＰ）３５６の封止体１０に刻印された二次元コード３０ＢがＩＤ読み取り機５０Ｌによって読み取られ、当該半導体装置（ＱＦＰ）３５６のチップＩＤおよび組立ロットＩＤを特定すると共に管理サーバー３７１Ｓに格納される。
次に、管理サーバー３７１Ｓは、ＬＦマップデータサーバーＬＦＭＳから当該チップＩＤおよび組立ロットＩＤに係るＬＦ情報ＬＦＩと、さらに、テストデータサーバーＴＥＤＳから当該チップＩＤおよび組立ロットＩＤに係るテスト条件を取得する。
次に、管理サーバー３７１Ｓは、入力された製品型名に対応する製造条件のマスターデータを実績収集サーバーＪＳＳから読み込み、手動で設定した製造条件およびテスト条件と照合を行う。そして、一致している事が確認できた場合（製造条件ＯＫ、テスト条件ＯＫ）には、半導体装置（ＱＦＰ）３５６を測定部３７４に供給する。一方、設定した製造条件またはテスト条件がマスターデータと相違している場合（製造条件ＮＧ、テスト条件ＮＧ）に、アラームを発生すると共に、試験装置３７１を強制的に停止する。
なお、管理サーバー３７１Ｓによる製造条件の照合結果は、製造条件（ＯＫ、ＮＧ）に拘わらず、ＬＦ情報ＬＦＩ、組立ロット、製品型名、チップＩＤと関連付けされて実績収集サーバーＪＳＳへ転送される。また、テスト条件の照合結果は、テスト条件（ＯＫ、ＮＧ）に拘わらず、ＬＦ情報ＬＦＩ、組立ロット、製品型名、チップＩＤに関連付けられてテストデータサーバーＴＥＤＳへ転送される。
次に、複数の半導体装置（ＱＦＰ）３５６は、図５１、図５２に示すように、ローダ部３７２に設置されたトレイ３５７から第一のローダロボット３７５Ａによりローダシャトル３７６へ搬送される。なお、前記ローダシャトル３７６は、例えば、高温試験時に半導体装置（ＱＦＰ）３５６へ高温を負荷する機能を有している。
続いて、半導体装置（ＱＦＰ）３５６は、第二のローダロボット３７５Ｂによりローダシャトル３７６から測定部３７４へ搬送およびセットされ、その後、設定されたテスト条件に従い、半導体装置（ＱＦＰ）３５６の直流試験および交流試験等の電気特性検査が実施される。
なお、直流試験は、半導体チップ１の静的特性を確認するもので、主として入出力バッファの電圧・電流特性を保証するためのものである。これに対して、交流試験は、半導体チップ１の動的特性を確認するものであり、主として半導体チップ１の集積回路に組み込まれた機能（ファンクション）を保証するためのものである。以降は、これらの試験結果を総称して特性検査情報ＴＫＪという。
その後、半導体装置（ＱＦＰ）３５６は、第二のアンローダロボット３７７Ｂによりアンローダシャトル部３７８へ搬送され、その後、第一のアンローダロボット３７７Ａによりアンローダシャトル部３７８からアンローダ部３７３のトレイ３５７に収納される。なお、半導体装置（ＱＦＰ）３５６は、測定部３７４での特性検査結果が、良品判定であった場合、良品アンローダ部３７３Ａの良品トレイ３５７Ａへ収納される。一方、不良品判定であった場合は、不良品アンローダ部３７３Ｂの不良品トレイ３５７Ｂへ収納される。
次に、管理サーバー３７１Ｓは、トレイＩＤと収納された半導体装置（ＱＦＰ）３５６のＬＦ情報ＬＦＩと関連付けを行い、ＬＦマップデータサーバーＬＦＭＳへ転送する。また、半導体装置（ＱＦＰ）３５６の特性検査情報ＴＫＪとＬＦ情報ＬＦＩ、組立ロット、製品型名、チップＩＤとの関連付けを行い、テストデータサーバーＴＥＤＳへ転送する。
その後、管理サーバー３７１Ｓに設定しておいた所定数量の半導体装置（ＱＦＰ）３５６が良品トレイ３５７Ａへ収納されると、供給用トレイローダ部３７０に用意されている空の状態のトレイ３５７Ａが自動的に良品アンローダ部３７３Ａへセットされ、半導体装置（ＱＦＰ）３５６は良品アンローダ部３７３Ａにセットされた新たなトレイ３５７Ａへ収納される。
その後、管理サーバー３７１Ｓは、ＬＦ情報ＬＦＩ（トレイＩＤ、トレイマップＩＤ、組立ロットＩＤ、製品型名、ＬＦ番号、基材ＩＤ、ＬＦマップＩＤ、チップＩＤ、試験良品不良品ＩＤ、試験装置ＩＤ）をＬＦマップデータサーバーＬＦＭＳへ転送する。また、工程実績情報ＫＪＪ（製造条件、試験の処理日時、処理数量、不良品数量、良品数量、オペレータ識別ＩＤ）は、ＬＦ情報ＬＦＩと関連付けられ、実績収集サーバーＪＳＳへ転送され、特性検査情報ＴＫＪ（直流試験結果、交流試験結果）は、テストデータサーバーＴＥＤＳへ転送される。
＜最終外観検査工程＞
最終外観検査工程では、図示しない最終外観検査装置による画像認識によってＱＦＰの外観検査が行われ、リード５（アウターリード）の欠損や変形等の有無がチェックされる。
本実施の形態２によれば、図５３に示すように、半導体装置の製造工程（前工程および後工程）において、チップＩＤをウエハマップデータサーバーＷＡＭＳへ格納し、ＬＦ情報ＬＦＩをＬＦマップデータサーバーＬＦＭＳへ格納する。また、工程実績情報ＫＪＪを実績収集サーバーＪＳＳへ格納し、特性検査情報ＴＫＪをテストデータサーバーＴＥＤＳへ格納する。そして、個々の半導体チップ１の前工程情報と、半導体チップ１の後工程の製造履歴と、半導体装置１の特性検査結果とを、半導体チップ１と半導体装置（ＱＦＰ）３５６との一対一で関連付ける。これにより、半導体装置の製造工程におけるチップトレーサビリティー管理が可能となる。
また、本実施の形態２によれば、チップＩＤ情報を有するＬＦマップデータサーバーＬＦＭＳとテストデータサーバーＴＥＤＳの情報とを分析することにより、半導体チップ１の個々の特性および製造履歴を取得（トレース）できる。これにより、不良が発生した際、半導体チップ１と半導体装置（ＱＦＰ）３５６との一対一の製造履歴が分析でき、不良の原因究明と根本対策の迅速化が可能となる。
また、テストデータサーバーＴＥＤＳに格納されている特性検査情報ＴＫＪに基づいて特性の優れる半導体装置を特定し、実績収集サーバーＪＳＳへ格納されている工程実績情報ＫＪＪから当該半導体装置の製造履歴および製造条件を分析することにより、最良の製造条件を製造工程へフィードバックすることができる。また、これとは反対に、特性が優れない半導体装置の製造履歴を分析して製造工程へフィーとバックすることにより、不良の発生する可能性を低減することが可能となる。
さらに、本発明者の検討によれば、図５４に示すように、半導体チップ１の前工程情報である半導体ウエハ番号、拡散ロット番号（拡散工程を識別する番号）、半導体ウエハ１Ａ内における当該半導体チップ１の位置情報と、後工程における試験工程の特性検査結果との分析の結果、任意の特性不良３８０が半導体ウエハ１Ａの特定箇所へ集中することが判明した。
しかしながら、本実施の形態２によれば、半導体装置（ＱＦＰ）３５６の特性検査結果とチップＩＤとが関連付けされているため、半導体チップ１の特性検査結果をウエハ製造工程へフィードバックすることにより、前工程の特性不良の原因の究明および良品条件の抽出が容易に実施できる。さらに、半導体チップ１の拡散ロット番号から、任意の特性不良３８０がウエハの特定箇所へ集中している可能性のある半導体ウエハ１を特定することができるので、後工程において、確実に任意の特性不良３８０を前工程特性不良品３８１として離材処置（不良処置）することができる。
なお、本実施の形態２の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。従って、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
また、本実施の形態２では、前記実施の形態１で説明した半導体装置の製造方法に対する変形例として説明したが、前記実施の形態１と本実施の形態２とを組み合わせて適用することもできる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態１、２に限定されるものではなく、例えば以下に示す変形例のように、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
前記実施の形態では、ＱＦＰの製造に適用した例を説明したが、リードフレームを基材として使用する他の半導体装置（半導体パッケージ）として、例えばＱＦＮ(Quad Flat Non-Leaded Package)やＴＳＳＯＰ(Thin Shrink Small Outline Package)等に適用できることは勿論である。また、リードフレーム以外の基材を使用する半導体装置（半導体パッケージ）として、例えばＢＧＡ(Ball Grid Array)に適用することもできる。
なお、ＢＧＡを製造する際には、チップ搭載部材（基材）として配線基板が使用される。ＢＧＡの製造工程では、まず、配線基板上に半導体チップを搭載し、続いて配線基板の電極パッドと半導体チップとを金（Ａｕ）ワイヤや、半田ボール等の導電性部材で電気的に接続した後、半導体チップを樹脂封止する。
次に、半導体チップを封止する樹脂封止体の表面にＢＧＡの製品情報を示す製品型名、顧客ロゴマーク、製造コード等のマークを刻印した後、配線基板の裏面に半田ボールを接続する。その後、バーンイン試験、電気特性試験等の試験工程と最終外観検査工程とを経てＢＧＡが完成品となる。
そこで、ＢＧＡを製造する際は、ＢＧＡの製造に用いる複数の配線基板の表面に、互いに異なる基材ＩＤを形成すると共に、上記した各工程で使用する配線基板収納用の搬送手段（組立ラック、組立ロット、スタッカー等）の表面にも互いに異なる識別情報（ラックＩＤ）を形成する。そして、搬送手段の識別情報と当該搬送手段に収納される配線基板の識別情報（基材ＩＤ）とを関連付け、各装置のローダ部にセットした搬送手段から配線基板を取り出して処理部に供給する際、および処理が完了した配線基板をアンローダ部の搬送手段に収納する際、搬送手段の識別情報と配線基板の識別情報との関連付けを照合する。
これにより、後工程の各装置において、先の搬送手段に収納された複数の配線基板と次の搬送手段に収納された複数の配線基板とを連続して装置の処理部に供給した場合でも、所定の搬送手段に回収されるべき配線基板が別の搬送手段に混入する不具合を防止することができる。
また、仮に配線基板が別の搬送手段に混入したとしても、次工程の装置のローダ部において直ちに混入が判明するので、搬送手段と配線基板との関連付けが失われることはない。これにより、前記実施の形態と同様、後工程処理のスループットを低下させることなく、ＢＧＡの製品管理や迅速な不良解析を行うことが可能となる。
（変形例２）
また、前記実施の形態では、ダイボンディング工程において、不良の半導体チップを基材に搭載しないことについて説明した。しかしながら、例えば上記のような配線基板を基材とする半導体装置（基板品）で、且つ、複数の半導体チップを一つのキャビティで覆った状態でこの複数の半導体チップを樹脂封止する、所謂、一括モールド方式により形成される半導体装置（一括モールド品）の場合には、以下のように製造してもよい。
すなわち、配線基板に不良のデバイス領域が存在する場合は、この不良のデバイス領域に不良の半導体チップを搭載しておくことで、配線基板のすべてのデバイス領域に対して半導体チップが搭載された状態となる。これにより、配線基板の複数のデバイス領域を樹脂で封止する際に、樹脂の流動性を安定させることができる。
（変形例３）
また、前記実施の形態では、識別情報（識別コード）を付与（形成）する搬送手段の例として、組立ラック、組立ロット、スタッカー等を例に説明したが、この識別情報は上記基板品のようにバーンイン工程を行う際に使用するトレイやボード（バーンインボード）、あるいは半導体ウエハから取得した半導体チップを搬送する際に使用するトレイ（チップトレイ）にも付与してよい。これにより、トレイにおけるどの位置で作業を行ったかという情報も管理することができる。
（変形例４）
また、前記実施の形態では、ワイヤボンディング方式によって半導体チップを基材のチップ搭載領域に搭載する例を説明したが、導電性部材としてバンプ電極を用いたフリップチップ方式によって基材のチップ搭載領域に半導体チップを搭載する半導体装置にて適用することもできる。また、半導体チップを搭載する基材としてリードフレームと配線基板とを例示したが、ＴＡＢテープやフレキシブル配線基板を基材として使用する場合にも適用することができる。
（変形例５）
また、前記実施の形態では、レーザービームを利用した刻印装置を用いて基材（リードフレーム）やラックの表面に二次元コードを刻印したが、例えばインクや塗料の印刷、あるいは二次元コードを印刷したシールの貼付け等によって、基材やラックの表面に二次元コードを形成してもよい。
（変形例６）
また、搬送手段であるラック（組立ラック）を、金属（例えばアルミニウム（Ａｌ））からなる材料で構成し、さらに、レーザービームを用いて識別情報（識別コード）を付与（形成、刻印）すると、形成された識別情報には、レーザービームの照射により溶融されたラックの一部からなる突起状の異物（バリ）が形成され易い。この原因は、レーザービームで刻印する場合、刻印部に細かいドット（凹凸）が形成されるためでもある。
そのため、ラックを再利用する場合、あるいは汚れたラックを清掃する際に、ラックの表面を綿や布等の生地（クリーニング用シート）で掃除すると、この異物に生地が引っ掛かり、さらなる異物が生じる恐れがある。そこで、金属製のラックを使用する場合は、レーザービームを照射することで加工対象物の表面を溶かす（焦がす、剥離する、酸化させる、削る）レーザーマーキング方式よりも、金属イオンを電解で化学反応させ、黒色に変化させるイオンマーキング方式を採用することが好ましい。なお、使用するイオンマーキング装置は一般的なものであり、例えば電解液を使って印字対象物の金属に通電させ、表面に化学変化を起こすことによりマーキングする装置である。
（変形例７）
また、上記のように、アルミニウム製のラックを使用し、また、カメラ等のＩＤ読み取り機５０Ａ〜５０Ｇとしてカメラを採用し、さらに、識別情報（識別コード）に対して光を照射した状態でこの識別情報を読み取る場合は、照射した光が乱反射し易く、この結果、識別情報を読み取れない恐れがある。
詳細に説明すると、二次元コードの読み取りは、読み取り機が照射する光が二次元コードの凹凸で反射し、その反射光を検知することで行われる。光の反射には、拡散反射と鏡面反射とがある。拡散反射とは、入射角が反射面で全方向に反射することであり、鏡面反射とは、反射光が入射角に等しい角度で全反射することである。そして、二次元コードの読み取りは、刻印された二次元コードにおける拡散反射と全反射するそれ以外の金属面との差を利用している。
しかし、ラックは光が反射し易い金属（例えば、アルミニウム）を素材としているため、二次元コード面において、特に、レーザースキャナのように照射光が強い場合には、強い反射光がＩＤ読み取り機に戻り受光素子を飽和させてしまうことがあり、この場合は、読取率が大幅に低下してしまう。
そこで、上記のような手段を採用する場合は、図３４および図３５に示すように、透過性を有する（一方の面側から、この一方の面とは反対側の他方の面側を確認できる）フィルム３０４を介して識別情報を読み取ることが好ましい。なお、フィルム３０４は、例えば光の透過率を４０％から６０％程度に低下させる作用のある樹脂材料からなる。
（変形例８）
また、前記実施の形態では、リードフレーム等の基材を収納する搬送容器としてラックを例示したが、複数の基材を収納する搬送容器として、トレイ等を使用する場合にも適用することができる。さらに、基材を収納する搬送容器だけでなく、基材を固定する治具や加工装置等にも識別情報（ＩＤ）を付与し、これらの識別情報（ＩＤ）と基材の識別情報（ＩＤ）とを関連付けることによって、製品管理や不良解析を行うこともできる。
（変形例９）
また、前記実施の形態では、各種管理テーブルをメインサーバー側に用意し、各製造装置の各製造ステップ毎に、管理サーバーを介してメインサーバーに逐一処理条件を問合せ、同時に処理結果を登録する形態で説明を進めた。これ以外にも、例えば各種管理テーブルの内容は、個々の製造装置の当面の生産に関連するものだけを当該製造装置を管理する管理サーバー側に事前にダウンロードしておき、ある一定の加工ステップが終了した時点でメインサーバーに登録することもできる。このような構成を採ると、メインサーバーと管理サーバーとの間の通信負荷を軽減することが可能となり、また、製造装置を自立した形で制御することが可能となる。
（変形例１０）
さらに、前記実施の形態におけるＩＤ刻印工程では、図５に示すように、基材（リードフレームＬＦ）の表面にレーザービームを照射することで基材ＩＤ（二次元コード３０Ａ）を形成（刻印）する例を説明した。これ以外にも、例えば図５５（ａ）に示すように、ある出力（第１の出力）でレーザービームを基材（リードフレームＬＦ）の表面に照射して変質領域４００を形成し、次に、図５５（ｂ）に示すように、変質領域４００を形成する際に使用したレーザービームの出力よりも高い出力（第２の出力）のレーザービームをこの変質領域４００内に照射することによって、基材ＩＤ（二次元コード３０Ａ）を形成（刻印）してもよい。
これにより、基材ＩＤ（二次元コード３０Ａ）の周囲（変質領域４００が形成された領域）の色を、基材（リードフレームＬＦ）の色（茶色）とは異なる色（例えば、黒色）にすることができるため、基材と基材ＩＤ（二次元コード３０Ａ）のコントラスト比を高くすることができる。この結果、変質領域４００を形成しない場合（図５参照）に比べて、基材ＩＤ（二次元コード３０Ａ）の視認性（読み取り精度）を向上させることができる。
１ 半導体チップ
１Ａ 半導体ウエハ
２ ボンディングパッド
３ ワイヤ（導電性部材）
４ チップ搭載領域（ダイパッド部）
５ リード（外部端子）
６ 吊りリード
７ タイバー
８ 外枠部
９ 接着剤
１０ 封止体（樹脂封止体）
１１ ガイドレール
１２ 搬送爪
２０ チップＩＤ（チップ識別情報）
３０Ａ、３０Ｂ 二次元コード
４０ 刻印装置
４１ スタッカー
４２ 吸着ハンド
５０Ａ〜５０Ｇ ＩＤ読み取り機
７０ ダイボンディング装置
７０Ｓ、７１Ｓ、７３Ｓ、２００ 管理サーバー
７１ ワイヤボンディング装置
７３ 封止装置
１００、ＭＳ メインサーバー（上位システム）
１０１ 中央演算処理装置
１０２ データバス
１０３ 記憶装置
１０４ モニタ
１０５ キーボード
１０６ 通信装置
１０７ インターフェース装置
２０１ 中央演算処理装置
２０２ データバス
２０３ 記憶装置
２０４ モニタ
２０５ キーボード
２０６ リーダー
２０７ センサ類
２０８ 通信装置
２０９ インターフェース装置
３００ 組立ラック
３０１ 一貫ラック
３０２ 二次元コード（組立ラック）
３０３ 二次元コード（一貫ラック）
３０４ フィルム
３０５ アンローダ部（ＩＤ刻印装置）
３０６ ケース
３０７ ローダ部（ＩＤ刻印装置）
３０８ 搬送部（ＩＤ刻印装置）
３０９ レーザ照射部（ＩＤ刻印装置）
３１０ 画像認識カメラ（ＩＤ刻印装置）
３１１ ローダ部（ダイボンディング装置）
３１２ ウエハ供給部（ダイボンディング装置）
３１３ アンローダ部（ダイボンディング装置）
３１４ 処理部（ダイボンディング装置）
３１５ 接着剤塗布部（ダイボンディング装置）
３１６ チップ搭載部（ダイボンディング装置）
３１７ チップ不良品（ダイボンディング装置）
３１８ 搬送テーブル（ダイボンディング装置）
３１９ ローダ部（ワイヤボンディング装置）
３２０ 処理部（ワイヤボンディング装置）
３２１ アンローダ部（ワイヤボンディング装置）
３２２ ヒートステージ（ワイヤボンディング装置）
３２３ 支持体（ワイヤボンディング装置）
３２４ 支持アーム（ワイヤボンディング装置）
３２５ 超音波ホーン（ワイヤボンディング装置）
３２６ ボンディングツール（ワイヤボンディング装置）
３２７ 組立ロット
３２８ ローダ部（封止装置）
３２９ アンローダ部（封止装置）
３３０ 搬送体（封止装置）
３３１ 整列部
３３２Ａ、３３２Ｂ プレス部（封止装置）
３３３ ゲートブレーク部
３３４ レーザーマーキング装置
３３５ ローダ部（レーザーマーキング装置）
３３６ アンローダ部（レーザーマーキング装置）
３３７ レーザー照射部（レーザーマーキング装置）
３３８ 処理部（レーザーマーキング装置）
３３９ 洗浄部（レーザーマーキング装置）
３４０ 外観検査部（レーザーマーキング装置）
３４１ ＸＹステージ（レーザーマーキング装置）
３４２ 外装メッキ装置
３４３ ローダ部（外装メッキ装置）
３４４ アンローダ部（外装メッキ装置）
３４５ 処理部（外装メッキ装置）
３４６ 搬送ベルト（外装メッキ装置）
３４７ 洗浄処理部（外装メッキ装置）
３４８ 化学研磨処理部（外装メッキ装置）
３４９ メッキ処理部（外装メッキ装置）
３５０ ベルト洗浄部（外装メッキ装置）
３５１ 乾燥部
３５２ 切断成形装置
３５３ ローダ部（切断成形装置）
３５４ アンローダ部（切断成形装置）
３５５ 処理部（切断成形装置）
３５６ 半導体装置（ＱＦＰ）
３５７ トレイ
３５８ 二次元コード（トレイ）
３５９ 搬送治具（切断成形装置）
３６０ 成形下金型（切断成形装置）
３６１ 成形上金型（切断成形装置）
３６２ ダイ（成形装置）
３６３ パンチ（成形装置）
３６４ 切断下金型（切断成形装置）
３６５ 切断上金型（切断成形装置）
３６６ ダイ（成形装置）
３６７ パンチ（成形装置）
３６８ 吸着治具（切断成形装置）
３６９Ａ 良品トレイアンローダ部（切断成形装置）
３６９Ｂ 不良品トレイアンローダ部（切断成形装置）
３７０ 供給用トレイローダ部（切断成形装置）
３７１ 試験装置
３７２ ローダ部（試験装置）
３７３ アンローダ部（試験装置）
３７４ 測定部（試験装置）
３７５Ａ 第一のローダロボットＡ（試験装置）
３７５Ｂ 第二のローダロボットＡ（試験装置）
３７６ ローダシャトル（試験装置）
３７７Ａ 第一のアンローダロボット（試験装置）
３７７Ｂ 第二のアンローダロボット（試験装置）
３７８ アンローダシャトル部（試験装置）
３７９ 最終外観検査装置
３８０ 特性不良
３８１ 前工程特性不良品
４００ 変質領域
４０１ 搬出体（封止装置）
ＬＦ リードフレーム
ＬＢ レーザービーム

Claims (12)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）第１ラック用識別情報を有し、かつ、前記第１ラック用識別情報に関連付けされた互いに異なる第１基材用識別情報をそれぞれ有する複数の第１ラック用基材が収納された第１ラックを準備する工程；
    （ｂ）前記（ａ）工程の後、前記第１ラックを第１後工程装置のローダ部にセットし、前記第１ラック用識別情報を読み取ることで、前記第１ラック内に含まれる前記複数の第１ラック用基材のそれぞれの前記第１基材用識別情報を取得する工程；
    （ｃ）前記（ｂ）工程の後、前記第１後工程装置のアンローダ部にセットされた第２ラックの第２ラック用識別情報を読み取り、前記第２ラックを前記複数の第１ラック用基材を収納するためのラックとして上位システムに登録する工程；
    （ｄ）前記（ｃ）工程の後、前記第１ラックから前記複数の第１ラック用基材のうちの一つ目の基材を取り出し、前記第１後工程装置の処理部に供給する工程；
    （ｅ）前記（ｄ）工程の後、前記一つ目の基材に第１の処理を施す工程；
    ここで、
    前記（ｅ）工程を施している間に、前記第１ラックから取り出した前記複数の第１ラック用基材のうちの二つ目の基材の前記第１基材用識別情報を読み取り、前記上位システムに登録しておいた前記二つ目の基材の前記第１基材用識別情報と照合する、
    （ｆ）前記（ｅ）工程の後、前記一つ目の基材を前記処理部から取り出し、前記第１後工程装置の前記アンローダ部にセットされた前記第２ラックに供給する工程；
    ここで、
    前記処理部から取り出した前記一つ目の基材の前記第１基材用識別情報を読み取ることで、前記一つ目の基材の情報を取得し、前記一つ目の基材が前記複数の第１ラック用基材のうちの一つ目であれば、前記第２ラックに収納する、
    （ｇ）前記第１ラックから全ての前記第１ラック用基材を排出した後、複数の第３ラック用基材が収納された第３ラックを前記第１後工程装置の前記ローダ部にセットする。
  2. 前記第１ラック用識別情報および前記第１基材用識別情報は、それぞれ二次元コードの形式で形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記二次元コードは、それぞれレーザービームにより刻印されることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第１ラック用基材は、リードフレームであることを特徴とする請求項１記載の半導体装置の製造方法。
  5. （ｈ）前記リードフレームのチップ搭載領域に半導体チップを搭載する工程；
    （ｉ）前記（ｈ）工程の後、前記リードフレームのリードと前記半導体チップのボンディングパッドを導電性部材によって電気的に接続する工程；
    （ｊ）前記（ｉ）工程の後、前記半導体チップおよび前記導電性部材を樹脂封止体で封止する工程；
    （ｋ）前記（ｊ）工程の後、前記樹脂封止体の外部に露出した前記リードフレームの表面にメッキ層を形成する工程；
    を含み、
    前記（ｈ）工程に先立って、前記リードフレームの表面に前記第１基材用識別情報を形成し、
    前記（ｊ）工程の後、前記樹脂封止体の表面に、前記第１基材用識別情報に関連付けされた基材用識別情報を形成することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記樹脂封止体の表面に前記基材用識別情報を形成する際、前記樹脂封止体の表面に、前記半導体装置の製品情報を表示するマークを形成することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第１ラック用基材は、配線基板であることを特徴とする請求項１記載の半導体装置の製造方法。
  8. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）複数のチップ搭載部および外部端子形成部を有する基材を複数準備する工程；
    （ｂ）前記複数の基材のそれぞれにおいて、前記複数のチップ搭載部のそれぞれに半導体チップを搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記複数の基材のそれぞれにおいて、前記半導体チップのボンディングパッドと前記外部端子形成部とを導電性部材によって電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、前記複数の基材のそれぞれにおいて、前記半導体チップと前記導電性部材とを樹脂封止体で封止する工程；
    （ｅ）前記（ｄ）工程の後、前記複数の基材のそれぞれにおいて、前記樹脂封止体の表面に、製品情報を含むマークを形成する工程；
    （ｆ）前記（ｅ）工程の後、前記複数の基材のそれぞれにおいて、前記樹脂封止体の外部に露出した前記外部端子形成部の表面にメッキ層を形成する工程；
    （ｇ）前記（ｆ）工程の後、前記複数の基材のそれぞれにおいて、前記樹脂封止体および前記外部端子形成部を切断することにより、複数の半導体装置に個片化する工程；
    （ｈ）前記（ｇ）工程の後、前記複数の半導体装置のそれぞれにおいて、前記樹脂封止体で封止された前記半導体チップの特性不良を選別する試験を行う工程；
    （ｉ）前記（ｈ）工程の後、前記複数の半導体装置のそれぞれにおいて、外観不良を選別する外観検査を行う工程；
    （ｊ）前記複数の半導体装置のうち、前記（ｉ）工程で良品とされた前記半導体装置を出荷する工程；
    ここで、
    前記基材、前記基材の前記チップ搭載部、前記半導体チップ、および前記基材を収納・搬送するラックのそれぞれに固有の識別情報を付与し、
    前記（ｂ）工程以降の各工程において、当該各工程の製造履歴と前記識別情報とをサーバーを介して関連付けることによって、前記複数の半導体装置の工程管理を行い、
    前記（ｄ）工程までは、ラック単位で工程管理を行い、
    前記（ｄ）工程以降は、ロット単位で工程管理を行う。
  9. 前記半導体チップに付与する前記識別情報は、当該半導体チップの前工程情報である半導体ウエハ番号、拡散ロット番号、半導体ウエハ内における当該半導体チップの位置情報、および当該半導体チップの良品・不良品情報を含むことを特徴とする請求項８記載の半導体装置の製造方法。
  10. 同一の拡散工程で製造された複数の前記半導体チップに同一の拡散ロット番号を付与し、前記拡散ロット番号と前記ラックの識別情報とを関連付けることによって、前記複数の半導体装置の工程管理を行うことを特徴とする請求項８記載の半導体装置の製造方法。
  11. 前記識別情報は、それぞれ二次元コードの形式で形成されることを特徴とする請求項８記載の半導体装置の製造方法。
  12. 前記二次元コードは、それぞれレーザービームにより刻印されることを特徴とする請求項１１記載の半導体装置の製造方法。
JP2012157598A 2012-07-13 2012-07-13 半導体装置の製造方法 Active JP5968705B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012157598A JP5968705B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法
KR1020130080694A KR102067294B1 (ko) 2012-07-13 2013-07-10 반도체 장치의 제조 방법
US13/939,938 US9362183B2 (en) 2012-07-13 2013-07-11 Method of manufacturing semiconductor device
CN201711266580.9A CN107946203B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法
CN201310300247.0A CN103545223B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法
US15/144,917 US9847300B2 (en) 2012-07-13 2016-05-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157598A JP5968705B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014022445A true JP2014022445A (ja) 2014-02-03
JP5968705B2 JP5968705B2 (ja) 2016-08-10

Family

ID=49914310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157598A Active JP5968705B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9362183B2 (ja)
JP (1) JP5968705B2 (ja)
KR (1) KR102067294B1 (ja)
CN (2) CN103545223B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265294B1 (ja) * 2017-05-02 2018-01-24 日本紙工株式会社 二重識別子を用いた製品管理方法
JP2018512746A (ja) * 2015-04-14 2018-05-17 ジェイエムジェイ コリア カンパニー リミテッド 半導体基板の超音波ウェルディング接合装置
JP2021018449A (ja) * 2019-07-17 2021-02-15 カヤバ システム マシナリー株式会社 検査システムおよび検査方法
JP2021536358A (ja) * 2018-09-03 2021-12-27 ベシ ネーデルランズ ビー.ヴイ.Besi Netherlands B.V. 電子部品を有するフレームから電子部品を選択的に分離する方法および装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
CN103794024B (zh) * 2014-02-20 2016-06-01 北京七星华创电子股份有限公司 半导体工艺的报警处理方法
TWM505131U (zh) * 2015-01-30 2015-07-11 Arima Communication Corp 手機自動化生產系統
US20180157246A1 (en) * 2015-01-30 2018-06-07 Arima Communications Corp. Automated production system for mobile phone
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
WO2016157356A1 (ja) * 2015-03-30 2016-10-06 富士機械製造株式会社 情報管理装置及び情報管理方法
JP2017187988A (ja) * 2016-04-07 2017-10-12 東芝テック株式会社 コード認識装置
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
KR102008515B1 (ko) * 2017-03-13 2019-10-22 한미반도체 주식회사 반도체 제조장치 및 이의 제어방법
US10068786B1 (en) * 2017-04-20 2018-09-04 Texas Instruments Incorporated Data structures for semiconductor die packaging
NL2018973B1 (en) * 2017-05-24 2018-12-07 Vmi Holland Bv Apparatus for marking batches and a system and method for marking batches and/or processing said marked batches
US20180348290A1 (en) * 2017-06-05 2018-12-06 Optimal Plus Ltd. Method and system for data collection and analysis for semiconductor manufacturing
CN109390249A (zh) 2017-08-10 2019-02-26 上海微电子装备（集团）股份有限公司 半导体制造装置
JP6803880B2 (ja) * 2017-09-22 2020-12-23 エンゼルプレイングカード株式会社 シャッフルプレイングカードおよびプレイングカードの製造方法
EP3723115B1 (en) * 2017-12-07 2023-06-14 Fuji Corporation Information management device and information management method
US10429174B2 (en) * 2017-12-20 2019-10-01 Texas Instruments Incorporated Single wavelength reflection for leadframe brightness measurement
CN109950187B (zh) * 2017-12-20 2024-04-12 株式会社国际电气 基板处理装置、半导体装置的制造方法以及记录介质
JP2019197796A (ja) * 2018-05-09 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
KR102648980B1 (ko) * 2018-12-19 2024-03-20 엘지디스플레이 주식회사 패널 운반 장치 및 이를 포함하는 시스템
EP3705862B1 (en) * 2019-03-05 2023-07-05 Infineon Technologies AG Method and device for monitoring a dicing tape tension
KR20200136605A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 반도체 장치 제조 시스템 및 이를 이용한 마킹 방법
CN110993551B (zh) * 2019-10-29 2022-06-14 湖北工业大学 一种陶瓷扁平封装芯片的芯片装架系统
CN111079564B (zh) * 2019-11-27 2021-06-01 奥特斯科技(重庆)有限公司 处理部件承载件的方法及光学检查设备和计算机可读介质
CN113361667B (zh) * 2020-03-04 2024-02-27 奥特斯科技(重庆)有限公司 制造部件承载件期间检查部件承载件的部件承载件检查站
FR3108780B1 (fr) 2020-03-30 2022-03-18 Commissariat Energie Atomique Procédé de réalisation d’une zone d’individualisation d’un circuit intégré
CN113539879B (zh) * 2020-04-21 2023-12-12 长鑫存储技术有限公司 半导体制造过程中的故障监测系统及方法
CN111916370B (zh) * 2020-05-29 2023-09-05 佛山市顺德区蚬华多媒体制品有限公司 一种固晶机及其半导体器件封装方法
CN111814499B (zh) * 2020-07-17 2022-12-23 浙江晶科能源有限公司 太阳能电池花篮的识别系统和方法
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置
CN114551296B (zh) * 2022-01-28 2023-02-28 弥费科技(上海)股份有限公司 分区管理方法、装置、计算机设备和存储介质
CN118522836B (zh) * 2024-07-23 2024-09-24 深圳市中顺半导体照明有限公司 Led半导体的生产控制方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04102364A (ja) * 1990-08-22 1992-04-03 Sharp Corp 半導体装置の製造装置
JP2005129553A (ja) * 2003-10-21 2005-05-19 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126229A (ja) * 1984-07-16 1986-02-05 Oki Electric Ind Co Ltd 半導体装置の製造装置
US4595480A (en) * 1985-09-26 1986-06-17 National Semiconductor Corporation System for electroplating molded semiconductor devices
JPS63232921A (ja) * 1987-03-19 1988-09-28 Toshiba Corp 製造方法及び装置
JP3309478B2 (ja) * 1993-02-26 2002-07-29 ソニー株式会社 チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JP2000138262A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
TW530368B (en) * 2001-12-07 2003-05-01 Orient Semiconductor Elect Ltd Heat sink sheet arrangement tool of semiconductor chip and the storage frame of the heat sink sheet thereof
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
TW200832532A (en) * 2007-01-23 2008-08-01 Advanced Semiconductor Eng Method for cutting a wafer and method for manufacturing semiconductor package by using multiple tape
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US8263843B2 (en) * 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
JP2011146515A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp スクリーニング装置及びスクリーニング方法並びにプログラム
CN102222658B (zh) * 2011-06-30 2013-08-14 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04102364A (ja) * 1990-08-22 1992-04-03 Sharp Corp 半導体装置の製造装置
JP2005129553A (ja) * 2003-10-21 2005-05-19 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512746A (ja) * 2015-04-14 2018-05-17 ジェイエムジェイ コリア カンパニー リミテッド 半導体基板の超音波ウェルディング接合装置
JP6265294B1 (ja) * 2017-05-02 2018-01-24 日本紙工株式会社 二重識別子を用いた製品管理方法
WO2018203450A1 (ja) * 2017-05-02 2018-11-08 日本紙工株式会社 二重識別子を用いた製品管理方法
JP2018190175A (ja) * 2017-05-02 2018-11-29 日本紙工株式会社 二重識別子を用いた製品管理方法
JP2021536358A (ja) * 2018-09-03 2021-12-27 ベシ ネーデルランズ ビー.ヴイ.Besi Netherlands B.V. 電子部品を有するフレームから電子部品を選択的に分離する方法および装置
JP7361764B2 (ja) 2018-09-03 2023-10-16 ベシ ネーデルランズ ビー．ヴイ． 電子部品を有するフレームから電子部品を選択的に分離する方法および装置
US11887872B2 (en) 2018-09-03 2024-01-30 Besi Netherlands B.V. Method and device for selectively separating electronic components from a frame with electronic components
JP2021018449A (ja) * 2019-07-17 2021-02-15 カヤバ システム マシナリー株式会社 検査システムおよび検査方法
JP7368967B2 (ja) 2019-07-17 2023-10-25 Ｋｙｂ株式会社 検査システム

Also Published As

Publication number Publication date
JP5968705B2 (ja) 2016-08-10
CN103545223A (zh) 2014-01-29
CN107946203B (zh) 2021-11-02
CN107946203A (zh) 2018-04-20
CN103545223B (zh) 2017-12-26
KR20140009039A (ko) 2014-01-22
KR102067294B1 (ko) 2020-01-16
US9362183B2 (en) 2016-06-07
US20140017822A1 (en) 2014-01-16
US20160254228A1 (en) 2016-09-01
US9847300B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP5968705B2 (ja) 半導体装置の製造方法
JP5315186B2 (ja) 半導体装置の製造方法
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
CN103021899B (zh) 半导体产品检测机及其检测方法
CN112819482B (zh) 芯片封装过程的追溯管理方法及系统
CN117976576A (zh) 一种半导体芯片可溯源加工方法及系统
JP2018054464A (ja) 電子部品搬送装置及び電子部品検査装置
JP2013157626A (ja) 半導体装置の製造方法
JP6415411B2 (ja) 半導体装置の製造方法
CN203225236U (zh) 半导体产品检测机
JP6185492B2 (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
KR100295415B1 (ko) 반도체패키지의와이어본딩상태확인방법
JPH09148387A (ja) 半導体製品の処理装置
TW201837455A (zh) 被動元件批次式檢測之缺陷品剔除方法及其剔除系統
TW201338072A (zh) 半導體物件之承載盤自動辨位系統及方法
JP2001021617A (ja) 電子部品の搬送方法及び搬送装置
KR100257982B1 (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치
JP2011040503A (ja) 半導体装置の製造方法、及び印字治具
KR20090121013A (ko) 반도체 패키지 제조공정의 인쇄회로기판용 맵 데이터활용방법
JPH097905A (ja) 半導体装置およびその製造方法並びにその識別方法
JP2000097808A (ja) リードフレーム基板押さえ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150