CN107946203B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN107946203B
CN107946203B CN201711266580.9A CN201711266580A CN107946203B CN 107946203 B CN107946203 B CN 107946203B CN 201711266580 A CN201711266580 A CN 201711266580A CN 107946203 B CN107946203 B CN 107946203B
Authority
CN
China
Prior art keywords
substrate
rack
lead frame
unit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711266580.9A
Other languages
English (en)
Other versions
CN107946203A (zh
Inventor
酒井宣隆
大武守
斋藤浩儿
高桥富视
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107946203A publication Critical patent/CN107946203A/zh
Application granted granted Critical
Publication of CN107946203B publication Critical patent/CN107946203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • General Factory Administration (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种能够执行半导体器件的产品管理和/或迅速缺陷分析而未减少组装和测试过程中的吞吐量的技术。分别向在制造半导体器件(QFP)时使用的多个衬底(引线框)和向用于运送多个衬底的运送单元(架、批次、堆叠箱等)附着唯一标识信息。然后相互关联运送单元的标识信息(架ID)和向运送单元中存储的衬底的标识信息(衬底ID)。然后，在从向每个制造装置的加载器单元设置的运送单元取出衬底并且向装置的处理单元供应衬底时以及在向装置的卸载器单元的运送单元中存储其处理完成的衬底时，检查在运送单元的标识信息与衬底的标识信息之间的关联性。

Description

制造半导体器件的方法
本申请是于2013年7月12日提交的、申请号为201310300247.0、发明名称为“制造半导体器件的方法”的中国发明专利的分案申请。
相关申请的交叉引用
于2012年7月13日提交的第2012-157598号日本专利申请的公开内容(包括说明书、说明书附图和说明书摘要)通过整体引用而并入于此。
技术领域
本发明涉及制造半导体器件的方法，并且具体地涉及一种能够恰当确定在半导体器件的制造过程中出现的缺陷的原因的半导体制造技术。
背景技术
半导体制造商在半导体器件(半导体封装)的表面上显示产品信息(诸如产品类型名称、客户标志标记和生产码)以便执行半导体器件的产品管理和/或缺陷分析。
公开号为2011-66340的日本专利公开一种用于向生产线的主服务器中相互关联地存储半导体封装的每个制造过程中的制造条件和半导体器件的标识编号并且也在半导体封装的表面上标记与上述标识编号对应的二维码(二维条形码)的技术。根据这一技术，例如在缺陷出现于半导体封装中时，变得有可能通过读取半导体封装上标记的二维码以标识该标识编号并且追踪主服务器中存储的半导体封装的制造条件来执行半导体封装的缺陷分析。
发明内容
这里将半导体器件的制造过程大致地划分成晶片过程以及在晶片过程之后执行的组装和测试过程(组装过程或者封装过程)。
具体而言，晶片过程是用于通过光刻技术、CVD技术、溅射技术、蚀刻技术等的组合在由单晶硅等形成的半导体晶片的主表面(集成电路形成表面)上形成集成电路的过程。
另一方面，组装和测试过程包括：在衬底(引线框、布线衬底等)上装配从其晶片过程完成的半导体晶片获得的半导体芯片的过程(裸片键合过程)；经由传导部件(接线、突出电极等)将衬底上装配的半导体芯片电耦合到衬底的外部端子的过程(键合过程)；用密封体(树脂、陶瓷等)密封半导体芯片的过程；等等。
本发明人已经研究在组装和测试过程中的相应过程之间运送多个衬底而衬底存储于运送单元(组装架、组装批次、堆叠箱等)中。为了这样做，当在完成的半导体器件中发现缺陷时(即在执行缺陷分析时)，需要能够执行包括对与使用的运送单元有关的信息的分析的缺陷分析(原因调查)。
本发明的其它目的和新特征将从本说明书的描述和附图中变得清楚。
下文简要地说明在本申请中公开的发明之中的典型发明的概况。
在本申请的一个实施例中的一种制造半导体器件的方法包括以下步骤：
(a)提供其中存储多个第一衬底的第一个架，第一个架具有第一架标识信息，第一架衬底各自具有用于相互区分它们并且与第一架标识信息关联的第一衬底标识信息；
(b)在第一组装和测试过程装置的加载器单元中设置第一个架，读取第一架的架标识信息，并且由此获得存储于第一个架中的第一衬底中的每个第一衬底的第一衬底标识信息；
(c)读取向第一组装和测试过程装置的卸载器单元设置的第二个架的架标识信息，并且向更高级系统登记第二个架作为用于存储第一衬底的架；
(d)在步骤(c)之后，在第一个架中取出第一个第一衬底，并且向第一组装和测试过程装置的处理单元供应第一个第一衬底；并且
(e)在步骤(d)之后，对第一个第一衬底执行第一处理，其中在执行步骤(e)之时，读取从第一个架取出的第二个第一衬底的第一衬底标识信息，并且比对已经向更高级系统预先登记的第二个第一衬底的第一衬底标识信息检查从第一个架取出的第二个第一衬底的第一衬底标识信息；
(f)在步骤(e)之后，从处理单元取出第一个第一衬底，并且向在第一组装和测试过程装置的卸载器单元中设置的第二个架供应第一个第一衬底，其中读取从处理单元取出的第一个第一衬底的衬底标识信息，并且由此获得关于第一个第一衬底的信息，并且如果第一个第一衬底在第一架衬底之中是第一个则向第二个架中存储第一个第一衬底；并且
(g)在从第一个架卸除所有第一衬底之后，在第一组装和测试过程装置的加载器单元中设置包含多个第三衬底的第三个架。
根据该实施例，即使向第一组装和测试过程装置的处理单元连续供应存储于第一个架中的多个第一衬底和存储于第三个架中的多个第三衬底，仍然有可能防止将要向其它架中收集的第三衬底混入第二个架中的问题。
因此，可以执行半导体器件的产品管理和/或迅速缺陷分析而未减少组装和测试过程处理的吞吐量。
附图说明
图1是示出作为一个实施例的QFP制造过程的整个流程图；
图2是在制造QFP时使用的引线框的整个平面图；
图3是在制造QFP时使用的半导体晶片的整个平面图；
图4是ID标记过程的概念图；
图5是引线框的整个平面图，其中在外框部分的表面上标记二维码；
图6是示出二维码标记方法的另一示例的引线框的整个平面图；
图7是裸片键合过程的概念图；
图8是示出其中在芯片装配区域的表面上供应粘合剂的状态的引线框的整个平面图；
图9是示出其中在芯片装配区域的表面上布置半导体芯片的状态的引线框的整个平面图；
图10是接线键合过程的概念图；
图11是在图10之后的接线键合过程的概念图；
图12是引线框的主要部分的放大平面图，该平面图示出其中用接线耦合半导体芯片和引线的状态；
图13是在图11之后的接线键合过程的概念图；
图14是在图13之后的接线键合过程的概念图；
图15是在图14之后的接线键合过程的概念图；
图16是在图15之后的接线键合过程的概念图；
图17是在图16之后的接线键合过程的概念图；
图18是引线框的主要部分的放大平面图，该平面图示出其中用模制树脂密封半导体芯片、接线、芯片装配区域、每个引线的一部分和每个悬置引线的一部分的状态；
图19是引线框的主要部分的放大平面图，该平面图示出其中切割连结条的状态；
图20是引线框的主要部分的放大平面图，其中在密封体的表面上标记二维码；
图21A和21B是示出在密封体的表面上标记二维码的方法的概念图，其中图21A是从与引线框的运送方向平行的方向所见的侧视图，并且图21B是从与引线框的运送方向垂直的方向所见的侧视图；
图22是在外镀制过程之后的引线框的主要部分的放大平面图；
图23是示出引线框切割过程的主要部分的放大平面图；
图24是示出在形成引线之后的QFP的截面图；
图25是监督图1中所示每个制造装置的主服务器的示意配置图；
图26是制造装置的管理服务器的示意配置图，该管理服务器从主服务器接收指令并且个别控制每个制造装置；
图27是图示在加载器侧上的制造装置的大致操作的流程图；
图28是图示在卸载器侧上的制造装置的大致操作的流程图；
图29是图示在相同衬底中的工作/处理的大致操作的流程图；
图30A和30B是示出在主服务器中预备的数据表或者数据库的管理项目的概况的图表，其中图30A是在将要制造的产品的名称与半导体晶片的制造批次之间的对应表，并且图30B是在将要制造的半导体晶片的制造批次与可以用于该半导体晶片的衬底之间的对应表；
图31A是在每个半导体芯片的标识信息(芯片ID)、半导体晶片的制造批次、半导体晶片的标识信息(晶片编号)、半导体晶片中的位置坐标和质量信息之间的对应表；
图31B是在制造过程的系列步骤、制造装置和制造(工作)条件之间的对应表；
图32是用于管理每个半导体芯片的制造历史的对应表(数据库)；
图33是用于管理将要向运送单元(这里为组装架)中存储的衬底的存储(过程中)情形的对应表(管理表)；
图34是组装架的透视图；
图35是集成架的透视图；
图36是在图4之后的ID标记过程的概念图；
图37是在图36之后的ID标记过程的概念图；
图38是在图7之后的裸片键合过程的概念图；
图39是在图38之后的裸片键合过程的概念图；
图40是在图10之后的接线键合过程的概念图；
图41是在图40之后的接线键合过程的概念图；
图42是模制(密封)过程的概念图；
图43是在图42之后的模制(密封)过程的概念图；
图44是激光标记过程的概念图；
图45是在图44之后的激光标记过程的概念图；
图46是外镀制过程的概念图；
图47是在图46之后的外镀制过程的概念图；
图48是切割和形成过程的概念图；
图49是在图48之后的切割和形成过程的概念图；
图50A是引线形成过程的概念图；
图50B是图示在形成引线之后的过程的概念图；
图51是测试过程的概念图；
图52是在图51之后的测试过程的概念图；
图53是图示第二实施例的效果的视图；
图54是图示第二实施例的效果的视图；
图55A和55B是示出二维码标记方法的引线框的部分放大平面图，该二维码标记方法是图5中所用二维码标记方法的变化；
图56是示出图5中所示码的变化的平面图；
图57是示出图5中所示码的变化的平面图；并且
图58是示出图5中所示码的变化的平面图。
具体实施方式
下文将参照附图具体描述实施例。在用于说明实施例的所有附图中，向具有相同功能的部件分配相同符号，并且省略其重复说明。在以下实施例中，除非另外特别必要则不重复相同或者相似部分的说明。在用于说明实施例的附图中，即使它是平面图也可以附上剖面线以便使得易于看见配置，或者即使在截面图中也可以省剖面线。
(第一实施例)
当前第一实施例应用于制造QFP(方型扁平封装)，该QFP是表面装配的半导体器件(半导体封装)的一个类型。图1是示出这一QFP的制造过程的整个流程图。图2是作为在制造QFP时使用的衬底(芯片装配部件)的引线框的平面图。图3是在制造QFP时使用的半导体晶片的平面图。图25是监督图1中所示每个制造装置的主服务器的示意配置图。图26是制造装置的管理服务器的示意配置图，该管理服务器从主服务器接收指令并且个别控制每个制造装置。
<主服务器>
首先描述当前第一实施例的主服务器100(主服务器MS)。
主服务器100如图1中所示在通过链接每个制造装置(衬底ID标记装置、裸片键合装置等)来构造制造系统时按生产单位(按组装批次、制造批次、扩散批次为单位)控制在每个制造过程中使用的制造装置和在每个制造装置中的生产序列(输入定时)以便能够考虑在完成产品之前的目标(客户交付日期)、将要使用的材料的预备(安排)情形等按生产单位获得最优生产效率。也就是说，当前第一实施例的主服务器100具有调遣功能(生产调度功能)。
另外，当前第一实施例的主服务器100如图25中所示包括中央处理单元101，该中央处理单元具有：执行各种种类的算术处理的算术单元；以及对控制指令解码并且向算术单元传送结果和/或控制每个制造装置的操作定时等的控制单元。另外，主服务器100也包括存储单元103，该存储单元具有：用于生产控制的每个程序(系统程序、生产控制程序、通信程序等)；如图30A至图33中所示用于管理(掌握)和存储每个制造装置的操作(进度)状态的数据管理区域(数据表)；以及用于存储生产历史的数据库，存储单元103经由数据总线102链接到中央处理单元101。注意存储单元103由相应记录介质(诸如半导体存储器与硬盘驱动单元)的组合构成。
另外，当前第一实施例的主服务器100也包括用于显示主服务器100的状态的监视器104、用于输入所需数据的键盘105、用于与大量子系统(图1中所示制造装置的管理服务器200)通信的通信单元106、用于将这些耦合到数据总线102的接口单元(i/o)107等。
<管理服务器>
接着描述当前第一实施例的管理服务器200。首先为每个制造装置预备(安装)管理服务器200。管理服务器200的基本配置与主服务器100的基本配置相同。也就是说，管理服务器200如图26中所示包括中央处理单元201，该中央处理单元具有：执行各种种类的算术处理的算术单元；以及对控制指令解码并且向算术单元传送结果和/或控制每个制造装置的操作定时等的控制单元。另外管理服务器200包括存储单元203，该存储单元具有：用于生产控制的各种程序；用于管理(掌握)和存储每个制造装置的操作(进度)状态的数据管理区域(数据表)；以及用于存储生产历史的数据库，存储单元203经由数据总线202链接到中央处理单元201。
另外，管理服务器200也包括用于显示管理服务器200的状态的监视器204、用于输入所需数据的键盘205、用于读取向每个衬底、部件等分配的标识信息的读取器206、用于掌握制造装置的操作(进度)的传感器等(位置信息传感器、ID读取器、图像识别单元等)207、用于与更高级系统(主服务器100)通信的通信单元208和用于将这些耦合到数据总线202的接口单元(i/o)209。
注意经由接口单元209从管理服务器200向制造装置的驱动机构传送向链接到管理服务器200的管理装置传输的数据(操作指令、操作条件等)。另外，也向制造装置中的存储单元传送并且在其中存储上述传输的数据。
<引线框>
图2中所示引线框LF由铜(Cu)或者铜(Cu)合金形成并且由多个器件区域(用于用作半导体器件的区域)和定位于器件区域周围的外框部分8构成。引线框LF的每个器件区域包括：芯片装配区域(裸片焊盘、芯片装配部分)4，该芯片装配区域是用于装配半导体芯片的部分；形成于芯片装配区域4周围的多个引线(外部端子)5；与芯片装配区域4一体地形成的多个悬置引线6；以及与相应引线5和悬置引线6一体地形成的连结条7。相应引线5、悬置引线6和连结条7由外框部分8支撑，并且芯片装配区域4经由悬置引线6由外框部分8支撑。
注意实际引线框包括多个芯片装配区域4，但是这里为了易于可查看，使用包括两个芯片装配区域4的引线框LF来描述引线框。也就是说，图2中所示引线框LF能够装配两个半导体芯片，并且从这一引线框LF获得两个QFP。在当前第一实施例中，使用铜(Cu)或者铜(Cu)合金形成的引线框LF来描述引线框，但是可以使用由铁(Fe)合金(诸如42合金)形成的引线框。
<半导体晶片>
图3中所示半导体晶片1A是在完成晶片过程和后续单一化过程之后的半导体晶片，其中将半导体晶片1A划分成多个半导体芯片1。注意当前第一实施例的单一化过程是例如使用切分刀片来切割半导体晶片的切分过程。
半导体器件的晶片过程包括：通过光刻技术、CVD技术、溅射技术、蚀刻技术等的组合在半导体晶片1A的每个半导体芯片1(在单一化之前的半导体芯片)中形成集成电路的多个过程；以及使探测针与在每个半导体芯片1的主表面(其中形成集成电路的表面)中形成的键合焊盘2的表面接触并且确定构成集成电路的无缺陷或者缺陷元件和/或对元件进行耦合的传导或者非传导布线的电特性检验过程。
单一化过程是在其电特性检验过程完成的半导体晶片1A的后表面(与主表面相对的表面)上附着切分带、在这一状态中切割半导体晶片1A并且由此获得多个半导体芯片1的过程。在由上述切分带保持之时向组装和测试过程(QFP的制造过程)传送从半导体晶片1A单一化的半导体芯片1。
在晶片过程中有向从半导体晶片1A单一化的半导体芯片1中的每个半导体芯片分配的唯一信息，也就是链接到每个个别信息的芯片ID(芯片标识信息)20，该芯片ID包括：半导体晶片1A的制造批次编号；半导体晶片编号；相关半导体芯片1在半导体晶片1A中的位置；以及指示半导体芯片1是否为无缺陷或者缺陷的信息。然后，一旦图3中所示半导体晶片1A(单一化的半导体芯片1)被运送到组装和测试过程，向主服务器100(主服务器MS)登记每个半导体芯片1的芯片ID 20。
也就是说，如图31A中所示，在电特性检验过程中执行的质量检验的结果与芯片ID(芯片标识信息、标识信息、标识码)、半导体晶片的制造批次编号、制造批次中的晶片编号和半导体晶片中的位置信息关联(链接)并且存储于主服务器MS中。
因而，通过查询主服务器MS，可以容易获得指示在哪个制造批次制造每个半导体芯片1和每个半导体芯片1位于哪个半导体晶片1A中的哪个位置的信息。
接着在参照图1和图4至24中所示整个流程之时按过程顺序描述当前第一实施例的QFP制造方法。注意如上文描述的那样，对于主服务器MS的存储单元103，为了沿着制造流程依次推进制造和处理，例如如图31B中所示，预先预备处理步骤管理表用于管理关于沿着制造流程的用于每个制造批次的制造过程、在每个制造过程中使用的制造装置和制造装置的工作条件(秘诀(recipe))的数据。另外，对于处理步骤管理表的管理数据，为了总是维持最优生产效率，主服务器MS根据在制造方面较其它产品而言的优先级或者根据个别制造装置的占用状态(进度程度)重复调度。因此，存储内容是灵活的。
<ID标记过程>
首先如图4(ID标记过程的概念图)和图5中所示，预备预定数目的图2中所示引线框LF，并且向每个引线框LF的表面分配用于标识相关引线框LF的唯一衬底ID(第一衬底标识信息、标识码)。例如通过从标记装置40用激光束照射引线框LF的表面来形成(标记)当前第一实施例的衬底ID(第一衬底标识信息)。
如图5中所示，在每个引线框LF中以二维码30A的形式在位于器件区域以外的外框部分8的表面(顶表面或者主表面)上标记上述衬底D。也就是说，如果预备的引线框LF的数目是100，则以二维码30A的形式向这些引线框LF中的每个引线框标记不同衬底ID(例如K0001、K0002、K0003、…、K0100)。
二维码30A是如下显示格式的码，该显示格式与仅在一个方向(例如水平方向)上具有信息的一维码(例如条形码)对照而在两个方向(例如水平方向和竖直方向)上具有信息。另外，在白点与黑点的组合所形成的集合体方面，其配置与一维码的配置相似，但是在二维码30A中，另外也使用这些颜色的中间颜色(例如灰点)等。也就是说，由于也根据颜色的密度有选择地使用形状，所以可以操纵比在一维码中的信息更多的信息。另外，由于二维码30A可以与一维码比较减少显示区域，所以即使在其外框部分8的宽度窄的引线框LF的表面上也可以标记它。
注意在本实施例中，如图5中所示，描述具有在三个拐角部分中布置的切除符号(cutout symbol)的二维码，但是不限于此，并且可以如图56中所示运用具有一个切除符号的二维码。因此，可以进一步减少将要标记的码的外尺寸。
除此之外，在引线框LF的外框部分8的面积充分大时，不限于上述二维码30A，可以如图57中所示以一维码的形式标记衬底ID。另外，在即使用相同二维码时，如图58中所示，也可以布置L形对准图案(对应于图58中的码的左侧和下侧)和虚线形定时单元(对应于图8中的码的右侧和上侧)，并且可以以如下码的形式标记衬底ID，该码具有与在定时单元中布置的数据对应的图案。另外，在引线框LF的表面上标记二维码30A时，为了防止二维码30A在后续制造过程中受损并且不能被读取，可以如图6中所示向引线框LF的外框部分8的多个地点标记相同二维码30A。
在向引线框LF标记二维码30A之后，如图4中所示，ID读取器50A(诸如安装于标记装置40中的相机或者读取器)读取每个引线框LF的二维码30A。然后向堆叠箱41中堆放引线框LF，该引线框LF的衬底ID根据相关二维码30A被验证为在它清晰的程度上被标记。另外，如图30B中所示，在与半导体晶片的制造批次关联(链接)之后，向主服务器MS的存储单元103登记(在存储单元103上记录)衬底ID作为衬底ID列表。
注意在主服务器MS中，管理图30A中所示产品名称以及向组装分派的半导体晶片的制造批次。出于这一原因，主服务器MS管理这些登记的数据作为其生产开始的产品(制造批次)所需要的衬底(引线框LF)的组合(组)。
另外，在衬底(引线框LF)具有缺陷器件区域时，也可以向主服务器MS预先登记关于这一缺陷部分的信息。另外，也向图4中所示堆叠箱41预先分配标识码或者标识信息，使得衬底(引线框LF)也可以与将要使用的堆叠箱41关联(链接)，并且也可以管理关于向其中存储衬底(引线框LF)的堆叠箱41的信息。
然后，一旦完成衬底(引线框LF)的登记工作，将具有向其分配的标识信息的衬底(引线框LF)与图3中所示半导体晶片1A(多个单一化的半导体芯片1)一起向裸片键合过程运送，该裸片键合过程是组装和测试过程的第一过程。
<裸片键合过程>
接着描述当前第一实施例的裸片键合过程(芯片装配过程)。图7是裸片键合过程的概念图。图27是图示在加载器侧上的包括管理服务器的制造装置的大致操作的流程图。图28是图示在卸载器侧上的包括管理服务器的制造装置的大致操作的流程图。图29是图示在包括管理服务器的制造装置中在相同衬底中的工作/处理的大致操作的流程图。
如图7中所示，在裸片键合装置70的加载器单元中(在加载器单元与处理单元之间，即在从加载器单元到处理单元的运送路线上)，安装(布置)有耦合到管理裸片键合过程的服务器(管理服务器70S)的ID读取器50B。另外，在裸片键合装置70的卸载器单元中(在处理单元与卸载器单元之间，即在处理单元到卸载器单元的运送路线上)，安装(布置)有耦合到管理服务器70S的ID读取器50C。
首先，向裸片键合装置70的加载器单元设置具有存储(堆放)于其中的多个引线框LF的堆叠箱41(步骤S101)。然后用吸手42从堆叠箱41逐个取出引线框LF(步骤S104)。这里，在当前第一实施例中，由于描述其中未管理将要使用的堆叠箱41的ID的情况作为示例，所以可以省略图27中所示步骤S102和步骤S103。
随后，上述加载器单元的ID读取器50B读取从堆叠箱41卸除的引线框LF的二维码30A，并且向管理服务器70S传送读取的衬底ID(K0001、K0002、…)(步骤S105)。然后，通过查询读取的ID，确定引线框LF是否有效作为已经供应的用于制造在这一步骤中制造的产品(制造批次)的衬底(引线框LF)(步骤S106)。也就是说，比较在主服务器MS中预先记录的图30A和图30B中所示数据(对应表)与读取的衬底ID以确定衬底是否为具有产品指令的将要应用于产品名称(制造批次)的衬底(步骤S107)。
随后向键合装置70的处理单元(在加载器单元与卸载器单元之间的区域)供应(运送)并且向处理单元的内部设置在上述步骤中确定为对应产品的引线框LF(步骤S108)。注意在上述步骤中，在确定衬底为不同衬底(非对应产品)时，停止衬底的供应(卸除、运送)(步骤S109)。
接着，一旦向裸片键合装置70的处理单元供应引线框LF，执行图28中所示步骤S200。注意可以在向处理单元供应引线框LF之前或者可以在与供应引线框LF时相同的定时验证是否已经设置架的定时(S201)。然而在当前第一实施例中，描述其中在供应引线框LF之后进行确定的情况。
首先验证是否已经向裸片键合装置70的卸载器单元设置运送单元。然后在尚未设置架44A时，向卸载器单元设置运送单元(步骤S202)。这里，运送单元是用于存储其某个过程(这里为裸片键合过程)完成的多个衬底(这里为引线框LF)并且向下一过程(这里为键合过程，该键合过程是下一过程)联合地运送这些衬底的工具。这里，在初始设置时，架的内部为空(尚未存储引线框LF)。在当前第一示例中的运送单元(工具)的具体示例是架(组装架)。
另外，在架44A的表面(顶表面)上以二维码31的形式标记用于区分架44A与其它架的唯一架ID(架标识信息)。这里，假设专属于架44A的架ID为R0001。
一旦向裸片键合装置70的卸载器单元设置架44A，卸载器单元的ID读取器50C读取二维码31(步骤S203)。然后经由管理服务器70S向主服务器100传送并且登记架ID(R0001)作为在卸载器侧上的空架(步骤S204)。在下文中，为了简化描述，在一个架中存储的引线框LF的数目应当是三。也就是说，应当向架44A中存储具有分别向其分配的不同衬底ID(K0001、K0002、K0003)的三个引线框LF。
图33示出在主服务器MS的存储单元103中提供的架管理表的示例。如图33的列A中所示，在架管理表中在已经设置架44A时记录架ID(R0001)和指示架ID(R0001)为空的事实的信息。然后，一旦向裸片键合装置70的处理单元供应第一引线框LF，执行裸片键合(步骤S300)。也就是说，验证裸片键合装置70的工作条件(步骤S301)，并且在裸片键合装置70中的存储单元以内预备这一工作条件。然后在相同衬底(引线框LF)中将将要工作的位置设置为初始位置(步骤S302)。
随后预备将要使用的材料(这里为粘合剂9)(步骤S303)，并且如图8中所示，向引线框LF的每个芯片装配区域9的表面供应粘合剂9。然后，在供应的引线框LF具有缺陷器件区域并且另外也在先前过程(ID标记过程)中向主服务器MS登记关于缺陷器件区域的信息时，可以仅选择无缺陷器件区域并且可以向无缺陷器件区域供应粘合剂9。出于这一原因，可以减少使用的材料(这里为粘合剂9)量，因此可以减少制造成本。
接着，从半导体晶片1A逐个拾取单一化的半导体芯片1并且如图9中所示在引线框LF的芯片装配区域(裸片焊盘部分)4之上布置单一化的半导体芯片1(步骤S304)。注意这里也与上述情况一样，在也在先前过程(ID标记过程)中向主服务器MS登记关于缺陷器件区域的信息时，可以仅选择无缺陷器件区域并且可以在无缺陷器件区域中布置半导体芯片1，因此可以提高制造产量。
接着，一旦验证半导体芯片1的裸片键合工作完成，经由管理服务器70S向主服务器MS登记工作结果。在图32的列B中示出在这一点向主服务器MS登记的工作历史DB的登记状态。也就是说，记录裸片键合装置(ST002004)已经基于工作秘诀(Re002027)在具有衬底ID“K0001”的引线框LF中的位置“1”这一位置处布置具有芯片ID“K001X01Y01”的芯片。
随后验证其中已经在引线框LF中布置半导体芯片的位置(步骤S307)。然后，一旦确定可以在相同引线框LF中进一步布置半导体芯片1(有其中尚未布置半导体芯片的器件区域)，将要工作的位置移向引线框LF中的将要工作的下一位置(位置“2”)(步骤S308)，然后从图29中所示步骤S303重复工作(操作)。
另一方面，在上述步骤S307中，一旦确定完成关于相同引线框LF的所有工作(这里为裸片键合)，向设备中的单晶片型烘焙炉(未示出)中存储引线框LF，并且在高温氛围中执行粘合剂9的热固化。以这一方式，完成经由粘合剂9在引线框LF的芯片装配区域4上装配半导体芯片1的裸片键合过程。
注意当在引线框LF的芯片装配区域4上装配半导体芯片1时，查询如图31A中所示向主服务器MS预先登记的半导体芯片1的芯片ID，并且验证晶片过程中的电特性检验是否已经确定半导体芯片1为无缺陷。然后，如果已经确定半导体芯片1为缺陷产品，则不在引线框LF的芯片装配区域4上装配半导体芯片1。
接着，在完成图29中所示流程(步骤S300)时，连续执行图28中所示步骤S206和后续步骤的处理。也就是说，一旦验证完成裸片键合工作(步骤S300)，从裸片键合装置70的处理单元向卸载器单元运送其上述裸片键合完成的第一引线框LF(步骤S207)。
随后，卸载器单元的ID读取器50C读取引线框LF的二维码30A(步骤S208)。然后经由管理服务器70S向主服务器MS查询衬底ID(K0001)(步骤S209)。然后，作为查询的结果，如果验证这一衬底ID(K0001)为与加载器单元的ID读取器50B读取的衬底ID(K0001)匹配，则管理服务器70S允许向架44A中存储这一引线框LF(步骤S210)。
注意作为在上述步骤S209中的查询的结果，如果确定这一衬底ID(K0001)不与加载器单元的ID读取器50B读取的衬底ID匹配，则确定它为异常境况并且中断工作(步骤S212)。也就是说，中断裸片键合工作，并且在监视器单元204上显示错误的内容。
向架44A中存储其裸片键合过程完成的引线框LF(步骤S211)，并且经由管理服务器70S向主服务器MS登记这一引线框LF的存储结果(步骤S213)。随后，确定架44A是否已满(步骤S214)，并且如果验证尚未完全填充架44A，换而言之，如果确定这一个架44A仍然可以存储引线框LF，则执行图27中所示步骤S110和后续步骤的处理。
注意如果确定架44A已满，即已经存储将要向这一个架44A中存储的所有数目的衬底，该数目预先登记于服务器，则从卸载器侧取出架44A，并且经由管理服务器70S在主服务器MS上记录这一结果(状态)(步骤S215)。
如果从处理单元向卸载器单元运送其裸片键合完成的第一引线框LF并且在上述步骤S214中确定架44A未满，则首先检查在卸载器侧上的堆叠箱41的存储状态(步骤S110)，并且如果确定在这一堆叠箱41中有任何剩余引线框LF，则再次执行图27中所示步骤S104和后续步骤。也就是说，向处理单元供应第二引线框LF。然后关于第二引线框LF执行图8和图9中所示裸片键合。
随后，向卸载器单元中运送其裸片键合完成的第二引线框LF，并且ID读取器50C读取其二维码30A。然后，如果验证这一衬底ID(K0002)为与加载器单元的ID读取器50B读取的衬底ID(K0002)匹配，则管理服务器70S允许向架44A中存储这一引线框LF。
另外，一旦从处理单元向卸载器单元运送第二引线框LF，执行并且然后交换上述验证工作，向处理单元供应第三引线框LF，并且关于第三引线框LF执行图8和图9中所示裸片键合。随后通过与第一和第二引线框LF的处理相同的处理向架44A中存储其裸片键合完成的第三引线框LF。
在以这一方式向架44A中存储裸片键合完成的所有三个引线框LF之后，取出架44A(步骤S215)并且通过管理服务器70S向主服务器MS传送指示这一事实的信息。随后，主服务器MS相互关联地登记预先获得的架44A的架ID(R0001)和在这一个架44A中存储的三个引线框LF的衬底ID(K0001、K0002、K0003)。
也就是说，如图33的列B中所示，向主服务器MS登记指示已经向架ID为R0001的架44A中存储衬底ID为K0001、K0002和K0003的三个引线框LF这样的事实的信息。随后向接线键合过程运送这一个架44A，该接线键合过程是下一过程。
虽然省略图示，但是一旦向下一过程运送具有存储于其中的三个引线框LF的上述架44A，则向裸片键合装置70的卸载器单元设置新架44C。然后，卸载器单元的ID读取器50C读取这一个架44C的二维码31，并且向管理服务器70S传送这一架ID。这一个架44C是如下架，将向该架中存储在具有衬底ID(K0001、K0002、K0003)的上述三个引线框LF之后从加载器单元的堆叠箱41取出的其它三个引线框LF。这一个架44C的架ID是R0003，并且调度向其中存储的三个引线框LF的衬底ID为K0004、K0005和K0006。
在图33的列C中示出架管理表在这一点的登记状态。也就是说，管理以下多条信息：架44A(R0001)和架44C(R0003)在裸片键合过程(S0002)中；在架44A(R0001)中有引线框LF(K0001、K0002、K0003)；以及架44C(R0003)为空。
注意继续这些系列裸片键合工作直至在图27中的步骤S110中验证运送单元(堆叠箱41)为空，并且如果确定堆叠箱41为空，则执行在下一步骤S111中的取出工作(交换堆叠箱41)。也就是说，执行关于加载器单元补充引线框LF。
虽然未图示，但是在这一交换工作中，在中止与先前类型名称相同的类型名称的生产时，向在卸载器侧上的运送单元(架44A)中存储其进行中的过程完成的衬底(引线框LF)，并且向下一过程运送这一运送单元。另外，如果确定从新堆叠箱41供应的引线框LF的衬底ID为具有相同类型名称(相同制造批次)，则重复图27中的步骤S108和后续步骤的处理。
另外，如果检测到不能连续工作的衬底ID(引线框LF)，或者如果检测到无来自主服务器MS的指令(调度)的衬底ID，则在图27中的步骤S107中确定它为异常并且中断工作(步骤S109)而且在监视器204上显示错误的内容。
注意，如例如图32的列B中所示，在当前裸片键合过程中的工作历史与芯片ID、衬底ID、向材料(诸如粘合剂9)分配的材料ID、向裸片键合装置70分配的工作站的ID、裸片键合装置70的工作条件(工作秘诀)的ID、在衬底(引线框LF)中的位置信息以及另外关于工作小时的报告等一起记录于主服务器MS的存储器单元103中的工作历史数据库中。
<接线键合过程>
图10是接线键合过程的概念图。在接线键合装置71的加载器单元中，安装有耦合到管理接线键合过程的服务器(管理服务器71S)的ID读取器50D。在接线键合装置71的卸载器单元中，安装有耦合到管理服务器71S的ID读取器50E。
一旦向接线键合装置71的加载器单元设置向接线键合过程运送的架44A(步骤S101)，加载器单元的ID读取器50D读取架44A的二维码31(步骤S102)，并且向管理服务器71S传送它的架ID(R0001)(步骤S103)。
随后，管理服务器71S向作为其更高级系统的主服务器MS请求关于分配有架ID为R0001的架44A的信息。然后，主服务器MS分析来自管理服务器71S的请求以与在这一接线键合装置71上施加的生产计划比较并且确定当前架44A的接收是基于这一接线键合装置71的生产计划。
然后，主服务器MS向管理服务器71S传送指示在架44A中存储分配有衬底ID(K0001、K0002、K0003)的三个引线框LF这样的事实的信息。这时，主服务器MS确定架44A(R0001)处于新过程中并且将架44A(R0001)的进行中码从裸片键合过程(S0002)更新成接线键合过程(S0003)。
接着，如图11中所示，从安装于加载器单元中的架44A以内取出第一引线框LF(步骤S104)。随后，加载器单元的ID读取器50D读取这一引线框LF的二维码30A，并且向管理服务器71S传送它的衬底ID(K0001)(步骤S106)。
接着，管理服务器71S检查在这一衬底ID(K0001)与架44A的架ID(R0001)之间的关联性并且验证这一引线框LF是从架44A取出的引线框LF(步骤S107)并且随后允许向接线键合装置71的处理单元供应这一引线框LF。
接着向接线键合装置71的处理单元供应第一引线框LF(步骤S108)。注意如果检测到不能处理的衬底ID(引线框LF)，则确定它为异常并且中断工作(步骤S109)而且在监视器单元204上显示错误的内容。
另一方面，在验证在接线键合装置71中存在或者不存在(预备状态)架(步骤S201)之后，如果尚未设置架，则向接线键合装置71的卸载器单元设置架44B(步骤S202)。然后，卸载器单元的ID读取器50E读取架44B的二维码31(步骤S203)，并且向管理服务器71S传送这一架ID(R0002)(步骤S204)。
然后，管理服务器71S向作为它的更高级系统的主服务器MS请求关于分配有架ID“R0002”的架44B的信息。这时，如果尚未使用架44B，则在主服务器MS中生成指示内部为空(其中未存储引线框LF的状态)的信息，并且从主服务器MS向管理服务器71S传送这一信息。
然后，主服务器MS关联加载器单元的架44A中存储的三个引线框LF的衬底ID(K0001、K0002、K0003)与卸载器单元的架44B的架ID(R0002)，并且登记卸载器单元的架44B作为用于存储分配有衬底ID(K0001、K0002、K0003)的三个引线框LF的架，并且向管理服务器71S传送这一信息。
在图33的列D中示出架管理表在这一点的登记状态。也就是说，管理以下多条信息：架44A(R0001)和架44B(R0002)处于接线键合过程(S0003)中；在架44A(R0001)中有三个引线框LF(K0001、K0002、K0003)；调度向架44B(R0002)中存储架44A(R0001)中的每个引线框LF；以及架44B(R0002)为空。
如上文描述的那样，一旦完成分派由架44A与架44B之间的相关性构成的管理信息，然后如图12(示出引线框LF的放大部分的平面图)中所示，在这一引线框LF上装配的半导体芯片1的键合焊盘2通过例如使用热和超声振动的球键合用由金(Au)等形成的接线(传导部件)3电耦合到引线5。
这时，在缺陷半导体芯片在先前过程(裸片键合过程)中装配于衬底上并且另外这一信息(指示装配缺陷半导体芯片这样的事实的信息)在先前过程(裸片键合过程)中记录于主服务器MS上时，可以仅选择具有装配于其上的无缺陷半导体芯片的器件区域并且可以执行接线键合过程。作为结果，可以减少使用的材料(这里为接线)的量并且因此可以减少制造成本。
注意与裸片键合过程的变化一样，可以在向处理单元供应衬底(引线框LF)之前进行对架在接线键合装置71的卸载器单元中存在或者不存在(预备状态)的验证。
这里，下文描述当前第一实施例中的接线键合过程的细节。首先验证接线键合装置71的工作条件(工作秘诀)，并且向接线键合装置71中的存储单元下载这一工作条件(步骤S301)。然后将将要工作的位置设置为衬底(引线框LF)中的初始位置设置(步骤S302)。接着在预备接线等(步骤S303)之后，执行接线键合工作(步骤S304)。然后，一旦验证完成第一半导体芯片1的接线键合工作，则经由管理服务器70S向主服务器MS登记工作结果(步骤S305)。
在图32的列C中示出将在这一点向主服务器MS登记的工作历史DB的登记状态。也就是说，记录接线键合装置(ST003005)已经基于工作秘诀(Re003031)在具有衬底ID(K0001)的引线框LF中提供的多个器件区域中的位置“1”这一位置接线键合具有芯片ID“K001X01Y01”的芯片这样的事实(步骤S306)。
随后检查引线框LF中的其它接线键合位置，并且如果确定针对相同引线框LF进一步需要接线键合工作(步骤S307)，则用于引线键合的引线框LF中将要工作的位置移向下一位置(在引线框LF中的位置“2”)(步骤S308)。随后重复图29中的步骤S303和后续步骤中的工作(操作)。
另外，在上述步骤S307中，如果确定已经完成关于引线框LF的所有接线键合工作，则完成接线键合工作。然后，一旦系列裸片键合工作完成，继续图28中的步骤S206和后续步骤中的处理。也就是说，一旦验证完成关于相同引线框LF的接线键合工作，如图14中所示从处理单元向卸载器单元运送其接线键合完成的第一引线框LF。
然后，一旦从处理单元向卸载器单元运送第一引线框LF，然后如图14中所示，卸载器单元的ID读取器50E读取二维码30A(步骤S208)，并且用管理服务器71S查询衬底ID(K0001)(步骤S209)。
然后作为查询的结果，如果验证这一衬底ID(K0001)为与加载器单元的ID读取器50D读取的第一引线框LF的衬底ID(K0001)匹配，则管理单元71S允许向架44B中存储这一引线框LF(步骤S210)。
这里，如果作为在上述步骤S209中的查询的结果，验证这一衬底ID为不与加载器单元的ID读取器50B读取的衬底ID匹配，则确定它为异常境况并且中断工作(步骤S212)。也就是说，中断接线键合工作，并且在监视器单元204上显示错误的内容。
如图14中所示，随后向架44B中存储在上述步骤S209中允许的引线框LF(步骤S211)。
接着，管理服务器71S释放在第一引线框LF的衬底ID(K0001)与架44A的架ID(R0001)之间的关联性，并且关联第一引线框LF的衬底ID(K0001)与架44B架的衬底ID(R0002)，并且向主服务器MS传送这一信息(步骤S213)。
随后确定架44B是否已满(步骤S214)，并且如果它未满，换而言之，如果确定这一个架44B仍然可以存储引线框LF，则执行图27中所示步骤S110和后续步骤的处理。注意如果确定架44B已满，则从卸载器侧取出架44B并且经由管理服务器71S在主服务器MS上记录这一结果(状态)(步骤S215)。
如果验证已经从接线键合装置71的处理单元向卸载器单元运送其接线键合过程完成的第一引线框LF并且架44B未满，则检查在加载器侧上的架44A的存储状态(步骤S110)。如果确定在架44A中有任何剩余引线框LF，则再次执行图27中所示步骤S104和后续步骤并且从架44A向处理单元供应第二引线框LF。然后关于第二引线框LF执行图12中所示接线键合工作。
概括上文描述，一旦向处理单元供应第一引线框LF，如图13中所示，从安装于加载器单元中的架44A以内取出第二引线框LF。然后，加载器单元的ID读取器50D读取第二引线框LF的二维码30A，并且向管理服务器71S传送衬底ID(K0002)。接着，管理服务器71S检查在这一衬底ID(K0002)与架44A的架ID(R0001)之间的关联性并且验证这一引线框LF是从架44A取出的引线框LF，然后允许向处理单元供应这一引线框LF。
另一方面，一旦向处理单元供应第二引线框LF，然后如图14中所示，从安装于加载器单元中的架44A以内取出第三引线框LF。随后，加载器单元的ID读取器50D读取第三引线框LF的二维码30A，并且向管理服务器71S传送衬底ID(K0003)。
接着，管理服务器71S检查在这一衬底ID(K0003)与架44A的架ID(R0001)之间的关联性并且验证这一引线框LF是从架44A取出的引线框LF并且随后允许向处理单元供应这一引线框LF。
接着，如图15中所示，一旦从处理单元向卸载器单元运送其接线键合完成的第二引线框LF，则然后在其交换中向处理单元供应第三引线框LF。然后关于第三引线框LF执行图12中所示接线键合。
另外，一旦从处理单元向卸载器单元运送第二引线框LF，然后如图15中所示，卸载器单元的ID读取器50E读取二维码30A，并且向管理服务器71S传送衬底ID(K0002)。然后，一旦验证这一衬底ID(K0002)为与加载器单元的ID读取器50D读取的第二引线框LF的衬底ID(K0002)匹配，则管理服务器71S允许向架44B中存储这一引线框LF。作为结果，如图16中所示，向架44B中存储第二引线框LF。
接着，管理服务器71S释放在第二引线框LF的衬底ID(K0002)与架44A的架ID(R0001)之间的关联性，并且关联第二引线框LF的衬底ID(K0002)与架44B的架ID(R0002)，并且向主服务器MS传送这一信息。
另一方面，在向处理单元供应从架44A取出的第三引线框LF并且架44A的内部变空时，从接线键合装置71的加载器单元去除架44A，并且向加载器单元设置新架44C。
随后，加载器单元的ID读取器50D读取这一个架44C的二维码31，并且向管理服务器71S传送架ID(R0003)。
接着，管理服务器71S向作为它的更高级系统的主服务器MS请求关于分配有架ID为R0003的架44C的信息。然后从主服务器MS向管理服务器71S传送指示在架44C中存储分配有衬底ID(K0004、K0005、K0006)的三个引线框LF这样的事实的信息。
接着，如图16中所示，从架44C取出第一引线框LF(衬底ID是“K0004”)，并且另一方面，从处理单元取出其接线键合完成的第三引线框LF(衬底LD是“K0003”)。
这里，与当前第一实施例一样，在其中尚未应用(运用)标识信息(这里为二维码)的情况下并且在向加载器单元设置的运送单元(这里为架44B)收集从向加载器单元设置的运送单元(这里为架44A)卸除的所有衬底(“K0001”至“K0003”)之前，如果向加载器单元设置新运送单元(这里为架44C)并且另外从这一运送单元卸除(供应)新衬底(这里为“K0004”)，则甚至可以向已经向卸载器单元设置的运送单元(这里为架44B)中存储(混合)这一新衬底(这里为“K0004”)。
在按架为单位管理衬底时，换而言之，在架与将要向这一个架中存储的衬底关联(链接)时，有必要防止混合应当向其它架中存储的衬底。例如在验证向卸载器单元设置的运送单元(这里为架44B)已经收集从向加载器单元设置的运送单元(这里为架44A)卸除的所有衬底(“K0001”至“K0003”)之前，不会向加载器单元设置新运送单元(这里为架44C)，或者即使向加载器单元设置新运送单元，仍然优选地不从这一新运送单元卸除(供应)衬底。
然而利用如上文描述的对策，目标过程(这里为接线键合过程)的吞吐量将减少。
对照而言，在当前第一实施例中，向将要使用的部件和材料(这里至少为衬底和架)中的每项分配标识信息(二维码)，并且用这一标识信息管理(监视)进度状态。因此，在运送单元(这里为架44B)收集所有衬底之前(“K0001”至“K0003”)，即使向装置以内供应新衬底(这里为“K0004”)，仍然有可能防止这一供应的新衬底向其它运送单元中混合。
注意，即使不按架为单位管理衬底，换而言之，如图30B中所示，即使在不同架中收集衬底，并且如果衬底是向相同制造批次分派的衬底，仍然可以向不同架(这里为架44B)中存储(收集、混合)被调度为由其它架(这里为架44D)收集的衬底。
接着，一旦从处理单元向卸载器单元运送其接线键合完成的第三引线框LF，卸载器单元的ID读取器50E读取二维码30A，并且如果验证这一衬底ID(K0003)为与加载器单元的ID读取器50D读取的第三引线框LF的衬底ID(K0003)匹配，则向架44B中存储第三引线框LF。
接着，管理服务器71S释放在第三引线框LF的衬底ID(K0003)与架44A的架ID(R0001)之间的关联性，并且关联第三引线框LF的衬底ID(K0003)与架44B的架ID(R0002)，并且向主服务器MS传送这一信息。
然后，主服务器MS相互关联地登记架44B的架ID(R0002)和在这一个架44B中存储的三个引线框LF的衬底ID(K0001、K0002、K0003)。也就是说，如图3的列E中所示，向主服务器MS登记指示已经向架ID为R0002的架44B中存储衬底ID为K0001、K0002和K0003的三个引线框LF这样的事实的信息。
另外，管理服务器71S检查架44B的存储状态，并且如果确定架44B已满，即已经向这一个架44B中存储将要向架44B中存储的所有数目的衬底，该数目预先登记于服务器，则从卸载器单元取出这一个架44B并且经由管理服务器71S在主服务器MS上记录结果状态。
另一方面，一旦从安装于加载器单元中的架44C以内取出第一引线框LF，加载器单元的ID读取器50D读取二维码30A，并且向管理服务器71S传送衬底ID(K0004)。接着，管理服务器71S检查在这一衬底ID(K0004)与架44C的架ID(R0003)之间的关联性，并且验证这一引线框LF是从架44C取出的引线框LF并且随后允许向处理单元供应这一引线框LF。
接着，如图17中所示，一旦从接线键合装置71的卸载器单元取出并且向作为下一过程的模制过程运送其中存储具有衬底ID(K0001、K0002、K0003)的三个引线框LF的架44B，则向卸载器单元设置新的空架44D。
随后，卸载器单元的ID读取器50E读取架44D的二维码31，并且向管理服务器71S传送这一架ID(R0004)。
接着，管理服务器71S向主服务器MS请求关于分配有架ID为R0004的架44D的信息。然后从主服务器MS向管理服务器71S传送指示架44D的内部为空这样的事实的信息。
接着，主服务器MS关联存储于加载器单元的架44C中的三个引线框LF的衬底ID(K0004、K0005、K0006)与卸载器单元的架44D的架ID(R0004)，并且登记卸载器单元的架44D作为用于存储分配有衬底ID(K0004、K0005、K0006)的三个引线框LF的架，并且向管理服务器71S传送这一信息。
在图33D列E中示出架管理表在这一点的登记状态。也就是说，管理以下多条信息：架44A(R0001)为空并且可再用，已经完成用于接线键合过程中的架44B(R0002)的工作；并且另外架44C(R0003)和架44D(R0004)处于接线键合过程中。这时，在架44C(R0003)中也管理以下多条信息：在架44C(R0003)中有引线框LF(K0004、K0005、K0006)；调度架44C(R0003)中的引线框LF为向架44D(R0004)中存储；并且另外架44D(R0004)为空。
虽然省略图示，但是随后关于从加载器单元的架44C逐个取出的三个引线框LF依次执行关于从架44A取出的三个引线框LF执行的相同接线键合。然后向卸载器单元依次运送接线键合完成的引线框LF，并且如果验证这一衬底ID为与加载器单元读取的相关引线框LF的衬底ID匹配，则向架44D中存储相关引线框LF。
<模制(密封)过程>
虽然省略图示，但是一旦在模制过程中向加载器单元设置其中存储具有衬底ID(K0001、K0002、K0003)的三个引线框LF的架44B，则以与上述接线键合过程中相同的方式读取架44B的二维码31。然后，一旦确认存储于相关架44B中的三个引线框LF的衬底ID(K0001、K0002、K0003)，则从架44B以内取出第一引线框LF。
接着，在以与上述接线键合过程中相同的方式读取这一引线框LF的二维码30A并且验证这一引线框LF是从架44B取出的引线框LF时，在模制装置的处理单元中执行这一引线框LF的模制。
另外，虽然省略图示，但是在模制过程中向卸载器单元新设置空架44E。然后，以与上述接线键合过程中相同的方式读取这一个架44E的二维码31，并且向模制装置的管理服务器传送架ID(R0005)。
然后，主服务器MS关联存储于加载器单元的架44B中的三个引线框LF的衬底ID(K0001、K0002、K0003)与卸载器单元的架44E的架ID(R0005)，并且登记卸载器单元的架44E作为用于存储分配有衬底ID(K0001、K0002、K0003)的三个引线框LF的架。
在向模制装置的处理单元运送第一引线框LF之后，如图18中所示，用树脂(模制树脂)密封半导体芯片1、接线3、芯片装配区域4、引线5(内引线)的每个部分和悬置引线6的每个部分以便形成密封体(树脂密封体)10。这时，在引线框LF的外框部分8中形成的二维码30A暴露于密封体10外部。
<连结条切割过程>
接着，如图19中所示，切割向密封体10以外暴露的引线框LF的连结条7，并且相互电隔离每个引线(外引线)5。注意，连结条7是用于在先前树脂密封过程中防止树脂向其中形成密封体10的区域以外泄漏的部分。
接着向单晶片型烘焙炉中存储第一引线框LF并且执行对构成密封体10的树脂的固化，并且随后将第一引线框LF存储到在模制过程中向卸载器单元设置的架44E中。
在向架44E中存储第一引线框LF时，卸载器单元如上述接线键合过程中那样读取二维码30A，并且用加载器单元中读取的相关引线框LF的衬底ID(K0001)检查衬底ID(K0001)。
接着，在模制过程中的管理服务器释放在第一引线框LF的衬底ID(K0001)与架44B的架ID(R0002)之间的关联性，并且关联第一引线框LF的衬底ID(K0001)与架44E的架ID(R0005)，并且向主服务器MS传送这一信息。
随后从加载器单元的架44B依次取出第二和第三引线框LF并且使这些引线框LF受到上述模制和连结条切割，并且随后向卸载器单元的架44E中存储这些引线框LF。随后向作为下一过程的激光标记过程运送其中存储具有衬底ID(K0001、K0002、K0003)的三个引线框LF的架44E。
当在模制过程中向加载器单元设置的架44B变空时，从加载器单元去除架44B，并且向加载器单元设置新架44C。然后关于从架44C逐个取出的具有衬底ID(K0004、K0005、K0006)的三个引线框LF执行上述模制和连结条切割。
<激光标记过程>
如图20中所示，在激光标记过程中，以二维码30B的形式在引线框LF中的每个器件区域中形成的密封体10的表面上标记用于标识在引线框LF中提供的个别器件区域的唯一衬底ID(标识信息、标识码)。
在二维码30B的形成过程中，ID读取器首先读取在引线框LF的外框部分8上标记的二维码30A，并且在激光标记过程中向管理服务器传送引线框LF的衬底ID。接着，管理服务器从作为它的更高级系统的主服务器MS获得关于具有衬底ID的引线框LF的信息，并且基于这一信息向在引线框LF的每个器件区域中形成的密封体10分配唯一衬底ID。
也就是说，在当前第一实施例中，已经描述其中在一个引线框LF之上布置两个半导体芯片的示例。这里如图32中所示，在向主服务器100登记的工作历史DB上记录半导体芯片在引线框LF中的布置位置作为位置“1”或者“2”。因而通过查询引线框LF的衬底ID(标识信息、标识码)，可以获得在引线框LF中的每个位置存在的半导体芯片的芯片ID(标识信息、标识码)，并且这一芯片ID也可以简单地用作衬底ID。另外，基于包括这些芯片ID的信息，可以分配又一唯一衬底ID。
以二维码30B的形式在引线框LF的密封体10的表面上标记的衬底ID可以与在引线框LF的外框部分8上标记的二维码30A的衬底ID相同，或者可以是包括这一ID的衬底ID或者可以不同。也就是说，考虑在产品装运之后追踪个别产品时的范围(深度)来预先选择适当形式(级别)的衬底ID。
由于密封体10的表面积通常大于外框部分8的面积，所以可以用一维条形码的形式在密封体10的表面上标记衬底ID。除此之外，可以运用如图56中所示码的形式或者如图58中所示码的形式。另外，可以在密封体10的背侧上标记衬底ID。
图21A和21B是示出标记二维码30B的方法的概念图，其中图21A是从与引线框LF的运送方向平行的方向所见的侧视图，并且图21B是从与引线框LF的运送方向垂直的方向所见的侧视图。在视图中的标号11代表激光标记装置的导轨并且12代表运送爪。
为了在引线框LF中形成的密封体10的表面上标记二维码30B，首先使用ID读取器50F来读取在引线框LF的外框部分8上标记的二维码30A，并且标识引线框LF的衬底ID。
注意如相同视图中所示，在用导轨11保持引线框LF之时运送它时，仅保持引线框LF的下表面，并且因此通过在引线框LF上方设置ID读取器50F，可以容易读取二维码30A。另外，在使用ID读取器50F来读取二维码30A时，优选停止导轨11或者低速移动引线框LF。
接着用激光束LB依次照射引线框LF中形成的每个密封体10的表面，并且与相关引线框LF的衬底ID对应而标记二维码30B。虽然省略图示，但是在密封体10的表面上标记二维码30B时，还在每个密封体10的表面上标记用于显示QFP的产品信息(产品类型名称、客户标志标记、生产码等)的标记，从而可以一次完成标记过程并且因此可以简化制造过程。
接着使用另一ID读取器50G来验证是否已经可靠标记二维码30B(和标记)，并且关联它的结果与相关引线框LF的衬底ID并且向主服务器MS中存储该结果。
一旦以这一方式在向激光标记过程运送的三个引线框LF上标记二维码30B，则向新架中存储并且向下一过程(外镀制过程)运送这些引线框LF。
注意也在激光标记过程中和在激光标记过程之后的每个过程中，上述架的架ID与向架中存储的引线框LF的衬底ID关联。然后，在每个过程中从向加载器单元设置的架取出引线框LF时或者在相关过程中将其处理完成的引线框LF存储到向卸载器单元设置的另一架中时，检查在架的架ID与引线框LF的衬底ID之间的关联性，但是由于已经在先前过程中具体描述其内容，所以下文省略其重复描述。
<外镀制过程>
在外镀制过程中，向电解镀制器中浸没其上述二维码30B(和标记)的标记完成的引线框LF，并且在向密封体10以外暴露的引线框LF的表面上形成由锡(Sn)合金等形成的镀焊料的层(未示出)。
这里如图22中所示，在镀焊料的层形成于向密封体10以外暴露的引线框LF的表面上时，也在引线框LF的外框部分8上标记的原有二维码30A的表面上形成镀层，因此难以用ID读取器读取这一二维码30A。然而在外镀制过程之前的激光标记过程之前，在引线框LF的密封体10的表面上标记新二维码30B，因此在这一外镀制过程之后的过程中，可以使用向这一密封体10的表面附着(在该表面上形成)的标识信息(二维码30B)来避免如上文描述的问题。
<引线框切割过程>
在引线框切割过程中，首先如图23中所示切割和去除引线框LF的从密封体10暴露的不必要部分(外框部分8)。接着，如图24中所示，将从密封体10暴露的引线5(外引线)形成为鸥翼形状。通过至此的过程完成QFP。
<测试过程>
在测试过程中，向测试插座(未示出)附着上述QFP，并且通过烧入测试和电特性测试检查QFP的操作。
<最终视觉检验过程>
在最终视觉检验过程中，通过图像识别检查是否有引线5(外引线)的缺陷、变形等来执行QFP的视觉检验。
从制造商向客户的驻地装运并且在预定布线衬底上装配并且使用通过上述过程制造的QFP。另外，通过与在QFP的密封体10的表面上标记的二维码30B关联来管理从制造商向客户的驻地的交付状态。
然后，在装运完成的半导体器件(QFP)之后，如果缺陷在客户的驻地出现于QFP中，则制造商通过读取在缺陷已经出现于其中的QFP的密封体10上标记的二维码30B来标识这一QFP的衬底ID。
在上述制造商的主服务器MS中，存储有晶片过程信息，使得从哪个制造批次的半导体晶片1A获得用QFP密封的半导体芯片1以及半导体1位于半导体晶片1A的哪个位置与这一QFP的产品信息(在密封体10的表面上标记的产品类型名称、客户标志标记、诸如产品码和二维码30B的标记)关联。另外，也存储有组装和测试过程信息，使得在上述裸片键合过程、接线键合过程、模制过程、连结条切割过程、激光标记过程、外镀制过程、引线框切割过程等中在什么条件之下制造QFP并且组装和测试过程信息(诸如涉及到的制造装置、对应操作者信息和使用的材料)与这一QFP的产品信息关联。
因而，可以通过读取QFP的二维码30B并且标识QFP的产品信息来瞬时追踪主服务器MS中存储的QFP的制造条件。由于这允许迅速确定QFP中的缺陷的原因，所以可以向制造过程反馈缺陷的原因，由此可以迅速进行针对缺陷的对策。
具体而言，例如在其中在向需要在产品装运之后分析的产品分配的标识信息(衬底ID)中包括芯片ID“K001X01Y02”的情况下，可以通过查询(搜索)图31A的芯片ID映射表来确认装配于这一产品上的半导体芯片1的信息。也就是说，有可能确认在半导体芯片1中，半导体晶片1A的制造批次和晶片编号分别是“KAKUSAN001”和“001”，并且芯片在半导体晶片1A中的位置的X坐标和Y坐标分别是“1”和“2”，并且另外质量条件是“B”类。
另外，通过查询(搜索)工作历史DB(图32)，有可能确认工作站“ST002004”根据工作秘诀“Re002027”在具有衬底ID“K0001”的引线框LF中的位置“2”这一位置裸片键合半导体芯片并且工作站“ST003005”根据工作秘诀“Re003031”在具有衬底ID“K0001”的引线框LF中的位置“2”这一位置执行裸片键合工作。
下文类似地通过查询(搜索)相同工作历史DB，可以容易验证在装运之前的工作条件(工作历史)。
另外，上述制造方法不仅可以应用于针对在向客户装运的QFP中的缺陷的对策而且可以应用于针对在制造过程中间生成的缺陷的对策。也就是说，在已经在QFP的制造过程中间发现缺陷时，读取在引线框LF上标记的二维码30A或者在密封体10上标记的二维码30B，由此可以瞬时追踪具有与这一二维码对应的衬底ID的半完成产品的先前过程中的制造条件，并且可以在制造过程中迅速确定缺陷的原因。
另外，在当前第一实施例中，分别向引线框LF和用于运送引线框LF的架分配唯一ID(架ID、衬底ID)，并且相互关联地存储架的架ID和在这一个架中存储的引线框LF的衬底ID。然后，在从向每个装置的加载器单元设置的架取出引线框LF并且向处理单元供应引线框LF并且向卸载器单元的架中存储其处理完成的引线框LF时，检查在架的架ID与引线框LF的衬底ID之间的关联性。
因此，在组装和测试过程中的每个装置中，即使在向装置的处理单元连续供应先前架中存储的引线框LF和下一个架中存储的引线框LF时，仍然可以防止预定架将收集的引线框LF被混合到另一个架中这样的问题。另外，即使向另一个架中混合引线框LF，混合的事实仍然在下一过程中在装置的加载器单元中变得明显，因此未失去在架与引线框LF之间的关联性。因而，可以执行QFP的产品管理和/迅速缺陷分析而未减少组装和测试过程处理的吞吐量。
(第二实施例)
在当前第二实施例中，描述使用组装批次作为运送单位的示例作为在上述第一实施例中描述的半导体器件制造流程的变化。注意在当前第二实施例中，除了在上述第一实施例中描述的制造半导体器件的方法之外，对于接线键合过程和后续过程，还描述其中将半导体芯片重新组织成生产单位(集合体单位)并且处理半导体芯片的示例。
另外，在当前第二实施例中，主要描述与在上述第一实施例中描述的制造半导体器件的方法的不同，并且省略共同部分的描述。另外，也对于附图，将示出为了图示与第一实施例的不同而需要的附图，并且如需要的那样将参照和描述第一实施例中所示附图。
首先具体而言，在当前第二实施例中的组装和测试过程包括：将半导体晶片单一化成半导体芯片并且在衬底上装配半导体芯片的过程(裸片键合过程)；用接线等电耦合半导体芯片和衬底的过程(接线键合过程)；用密封体密封半导体芯片的过程(模制过程)；在密封体的表面上标记半导体器件信息的过程(标记信息)；用于防止半导体器件的外部端子生锈和用于提高组装可靠性的(Sn、Sn-Pb)镀制过程(焊料镀制过程)；用于单一化半导体器件并且形成用于外部连接的端子的切割和形成过程(切割和形成过程)；执行用于筛选特性缺陷的测试的过程(测试过程)；以及执行视觉检验用于筛选可视缺陷的过程(最终视觉检验过程)。
接着下文描述在当前第二实施例(见图34至36和图38)中使用的每个单元(装置、部件和材料)。
<晶片映射数据服务器>
晶片映射数据服务器WAMS是包括母板的普通服务器，该母板具有装配于其上的未图示的微处理器(CPU)、存储单元、由电源和扩展总线构成的壳、显示器和键盘。
在上述第二实施例的晶片映射数据服务器WAMS中，存储有：半导体晶片1A的晶片编号，该晶片编号是关于半导体芯片1的晶片过程信息；扩散批次编号(用于标识扩散过程的编号)；关于半导体晶片1A中的半导体芯片1的位置信息；以及包括关于半导体芯片1的无缺陷产品/缺陷产品信息的唯一芯片ID，并且查询或者向其它端子输出这些多条信息。
<组装批次>
半导体器件的晶片过程包括在半导体晶片1A上同时制作多个半导体芯片1的扩散过程和确定半导体芯片1是否为无缺陷或者缺陷的G/W(良好芯片/晶片)过程。
在任意扩散过程中，同时处理多个半导体晶片1A，并且向在相同扩散过程中处理的多个半导体晶片1A分配相同扩散批次编号。另外，由于任意扩散批次由多个半导体晶片1A构成，所以可以获得巨量(数以千计)半导体芯片1。
然而在组装和测试过程中，从便于管理和处理半导体晶片1的观点来看，难以联合管理扩散批次。因此，在组装和测试过程中，有必要将可以从任意一个扩散批次获得的多个半导体芯片1重新组织成任意数目的半导体芯片1。以这一方式重新组织的半导体芯片1的集合体称为组装批次，并且在接线键合过程之后立即执行重新组织。
<LF映射数据服务器>
LF映射数据服务器LFMS与晶片映射数据服务器WAMS一样是包括母板的普通服务器，该母板具有装配于其上的未图示的微处理器(CPU)、存储单元、由电源和扩展总线构成的壳、显示器和键盘。
LF映射数据服务器LFMS具有通过使用串行编号方法来自动生成用于标识引线框LF的唯一衬底ID的功能，使得未重复衬底ID。另外，LF映射数据服务器LFMS可以在其中存储用于标识引线框LF的多个器件区域的在后文描述的ID标记过程中生成的唯一LF映射ID，并且在逻辑上链接和管理LF映射ID和衬底ID。因此，通过查询LF映射数据服务器LFMS，个别标识在组装和测试过程中处理的所有引线框LF，并且这同样适用于它们的器件区域。
另外，通过相互关联地管理LF映射数据服务器LFMS中的衬底ID和LF映射ID以及每个组装和测试过程中的处理信息，有可能让LF映射数据服务器LFMS管理所有引线框LF以及器件区域中的组装和测试过程中的处理结果。
例如，如果相互关联地向LF映射数据服务器LFMS中存储在引线框LF的任意器件区域上装配的半导体芯片1的芯片ID以及衬底ID和LF映射ID，则通过查询LF映射数据服务器LFMS，有可能容易获得(追踪)信息，诸如在哪个扩散批次中制造每个半导体芯片1以及每个半导体芯片1位于哪个半导体晶片1A中的哪个位置。
<性能收集服务器>
性能收集服务器JSS与LF映射数据服务器LFMS一样是包括母板的普通服务器，该母板具有装配于其上的未图示的微处理器(CPU)、存储单元、由电源和扩展总线构成的壳、显示器和键盘。
性能收集服务器JSS具有关于为每个任意扩散批次而分配的产品类型名称管理制造条件的主数据(用作用于处理的参考的数据)的功能，并且可以从产品类型名称验证(检查)制造条件的主数据。
另外，性能收集服务器JSS具有管理用于每个半导体器件(衬底ID)的组装和测试过程中的性能(下文称为过程性能信息KJJ，诸如制造条件、处理日期和时间、处理的产品数目、缺陷产品数目、无缺陷产品数目和操作者标识ID)的功能，并且可以从衬底ID获得(追踪)过程性能信息KJJ。
<架>
用于在组装和测试过程中存储和运送引线框LF并且也用于向装置设置引线框LF的容器称为架(组装架300、集成架301)，并且其材料从耐用性和方便性的观点来看是金属(诸如铝)。向架分配唯一ID以便标识每个架，并且根据二维码系统将该唯一ID与存储的引线框数目的信息一起标记在架的任意位置。
注意在当前第二实施例中，为了提高处理吞吐量，按其材料(包括半导体芯片1)、过程流程、处理装置、装置配置和容器(下文将这些选择和设置称为制造条件)为共同的多个半导体器件的集合体单位(例如后文将要描述的扩散批次单位、组装批次单位等)执行处理。
由于在组装和测试过程中的每个过程中的处理之前人工设置(包括预备)扩散批次和组装批次的唯一制造条件，所以由于工作错误所致的制造条件差异可能出现。另外，由于出于提高吞吐量的目的而连续处理多个半导体器件，所以半导体器件的混合可能出现于扩散批次之间或者组装批次之间。然而在当前生产系统中，没有用于可靠地防止由于工作错误所致的制造条件差异的措施。出于这一原因，制造了大量缺陷产品，并且生成了组装中的大量损失以及晶片过程中和组装和测试过程中的工作成本，并且延迟了向客户交付产品，因此作为制造商的可靠性显著降低。
另外，在制造了缺陷产品时，为了防止向公司以外装运缺陷产品并且防止复发，需要迅速调查缺陷的出现原因和缺陷的目标(影响)范围。然而在当前生产系统中，由于没有在完成组装半导体器件之后从半导体器件的单位系统地追踪任意半导体器件的制造条件的方法，所以不能执行迅速缺陷分析和对缺陷的目标范围的调查。
另外，在由于装置中的故障、工作错误等而导致制造可识别的缺陷产品时，优选地在TAT(周转时间)和成本方面从处理目标排除这一缺陷产品。然而在当前生产系统中，不能系统地识别缺陷产品的位置并且作为缺陷产品来对待。出于这一原因，即使例如在裸片键合过程中制造了缺陷产品，仍然可能在所有后续过程中关于缺陷产品执行与无缺陷产品的处理相同的处理。因此，在当前第二实施例中，按过程顺序制造半导体器件如下。
<ID标记过程>
图36和37是在图4之后的ID标记过程的概念图。在标记装置40的卸载器单元305中，安装有耦合到管理ID标记过程的服务器(管理服务器50S)的ID读取器50A。
向ID标记过程运送的引线框LF安装于加载器单元307中而存储于箱306中，并且空箱306安装在卸载器单元305中。
接着向管理服务器50S登记用于向过程标识引线框LF的基本规范的LF型号。随后从加载器单元307的箱306以内取出引线框LF，并且ID标记装置40中的图像识别相机310识别引线框LF的多个器件区域。接着为每个器件区域生成并且向管理服务器50S中存储唯一LF映射ID。
接着，管理服务器50S从LF映射数据服务器LFMS读取LF映射数据服务器LFMS生成的用于标识引线框LF的唯一衬底ID，链接唯一衬底ID与LF型号和LF映射ID，并且向LF映射数据服务器LFMS传送这一信息。
随后，运送单元308向激光照射单元309运送引线框LF，并且如图5中所示，在每个引线框LF中，以二维码30A的形式在定位于器件区域以外的外框部分8的表面上标记衬底ID。
接着，卸载器单元305的ID读取器50A读取每个引线框LF的二维码30A，并且在安装于卸载器单元305中的壳306中堆放具有清晰衬底ID的引线框LF，并且去除(拒绝)不清晰的引线框LF作为缺陷产品。
接着，管理服务器50S生成用于标识在其上标记有二维码30A的ID标记装置的ID标记装置ID，关联ID标记装置ID与衬底ID、LF类型编号和LF映射ID，并且向LF映射数据服务器LFMS传送这一信息(下文将关联衬底ID与组装和测试过程处理信息的信息称为LF信息LFI)。
因此，通过查询LF映射数据服务器LFMS，可以从任何引线框LF的衬底ID或者从LF映射ID容易标识在其上标记有二维码30A的标记装置40。
随后，在作为下一过程的裸片键合过程中在可安装于加载器单元307中的堆叠箱41中堆放引线框LF，并且将引线框LF与图3中所示半导体晶片1A(多个单一化的半导体芯片1)一起向裸片键合过程运送，该裸片键合过程是组装和测试过程的第一过程。
<裸片键合过程>
图38和图39是在图7之后的裸片键合过程的概念图。在裸片键合装置70中，在加载器单元311中安装耦合到管理堆叠箱41和裸片键合装置的服务器(管理服务器70S)的ID读取器50B，在晶片供应单元312中预备具有相同扩散批次编号的多个半导体晶片1A(可以设置上至25个晶片)，并且在卸载器单元313中安装多个空组装架300以便存储处理单元314处理的引线框LF。
接着，向管理服务器70S输入将要处理的半导体晶片A1的产品类型名称和扩散批次编号以及将要向安装于卸载器单元313中的组装架300中存储的引线框LF的数目。
接着，人工设置针对每个产品类型名称而指定的制造条件(引线框LF的预备、在堆叠箱上的装配、过程流程的选择、处理装置的选择、装置条件设置、诸如粘合剂的材料的设置)。
接着，用吸手42从堆叠箱41逐个取出引线框LF，ID读取器50B读取每个引线框LF的二维码30A，并且向管理服务器70S中存储衬底ID。然后，管理服务器70S从LF映射数据服务器LFMS获得与衬底ID有关的LF信息LFI，并且相互关联存储半导体晶片A1的输入产品类型名称和扩散批次编号。
接着，管理服务器70S从性能收集服务器JSS读取与输入的产品类型名称对应的制造条件的主数据并且用例如人工设置的制造条件检查主数据，并且如果可以验证两个条件为匹配(制造条件为OK)，则向裸片键合装置70的处理单元314(在加载器单元311与卸载器单元313之间的区域)供应引线框LF。
另一方面，如果设置的制造条件不同于主数据(制造条件为NG)，则生成报警并且强制地停止装置。注意无论制造条件如何(OK或者NG)，管理服务器70S的检查结果都与衬底ID关联并且向性能收集服务器JSS传送。
以这一方式，根据当前第二实施例的裸片键合方法，由于在处理之前设置的制造条件用它的主数据来检查，所以可以系统地和可靠地防止由于制造条件差异而导致制造缺陷产品。
接着，一旦向裸片键合装置70的处理单元314供应任意数目的引线框LF，并且然后如图8和图39中所示，粘合涂敷器315向引线框LF的每个芯片装配区域4的表面供应粘合剂9。
接着，芯片装配器316逐个拾取并且如图9和图39中所示在引线框LF的芯片装配区域4之上布置在运送台318之上从半导体晶片1A单一化的半导体芯片1。
然后，管理服务器70S生成用于标识执行裸片键合的裸片键合装置的裸片键合装置ID，并且相互关联地将裸片键合装置ID和LF信息LFI与裸片键合无缺陷产品/缺陷产品ID(故障信息)一起存储。
注意在引线框LF的芯片装配器316上装配半导体芯片1时，管理服务器70S从晶片映射数据服务器WAMS读取半导体芯片1的芯片ID，基于芯片ID包括的在晶片过程中的电特性检验结果跳过缺陷芯片318，并且在芯片装配器316上仅装配被确定为无缺陷产品的半导体芯片1。
在完成裸片键合时，向裸片键合装置70的卸载器单元313中运送并且向组装架300中存储引线框LF。
随后，管理服务器70S向LF映射数据服务器LFMS传送装配的芯片的LF信息LFI(产品类型名称、扩散批次编号、LF编号、衬底ID、LF映射ID、装配的芯片的ID、裸片键合无缺陷产品/缺陷产品ID、裸片键合装置ID)。管理服务器70S关联过程性能信息KJJ(制造条件、裸片键合日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ。
以这一方式，根据当前第二实施例的裸片键合方法，通过从任何ID(衬底ID、LF映射ID等)查询LF映射数据服务器LFMS并且通过查询LF信息LFI并且也查询性能收集服务器JSS，可以迅速和容易追踪(获得)过程性能信息KJJ。
随后如需要的那样向作为下一过程的接线键合过程运送并且连续处理具有存储于其中的设置数目的引线框LF的组装架300直至完成相同扩散批次编号的半导体晶片1A的处理。
<接线键合过程(包括组装架组织过程和组装批次组织过程)>
图40和图41是接线键合过程的概念图。在接线键合装置71的加载器单元319中，安装有存储于组装架300中的多个引线框LF和耦合到管理接线键合装置71的服务器(管理服务器71S)的ID读取器50D。另一方面，在卸载器单元321中，安装有用于存储处理单元320将处理的引线框LF的多个空组装架300和耦合到管理服务器71S的ID读取器50E。
下文描述接线键合方法，但是由于检查制造条件的方法及其效果与裸片键合过程中的方法和效果相同，所以这里省略其描述。
首先，ID读取器50E读取安装于卸载器单元321中的组装架300的二维码302，并且向管理服务器71S中存储架ID和存储的引线框LF的数目。
接着，ID读取器50D读取并且向管理服务器71S中存储从组装架300取出的引线框LF的二维码30A(衬底ID)。然后，管理服务器71S从LF映射数据服务器LFMS获得与衬底ID有关的LF信息LFI。
随后，如果LF信息的产品类型名称和扩散批次编号匹配，则管理服务器71S在相同制造条件之下连续执行接线键合。另一方面，如果不匹配，则生成指示产品类型名称NG/扩散批次NG的报警，并且设置接线键合装置71以便被强制地停止。
以这一方式，在当前第二实施例的接线键合方法中，管理服务器71S读取引线框LF的二维码30A(衬底ID)，以便标识装配的半导体芯片1的产品类型名称和扩散批次编号并且确定引线框LF是否为将要处理的引线框LF(产品类型名称和扩散批次编号是否分别相同)。因此，可以容易防止各自具有不同产品类型名称的引线框LF或者各自具有不同扩散批次编号的引线框LF的混合。
接着，向热级322依次供应被验证为将要处理的引线框LF的引线框LF，该热级是接线键合装置71的处理单元。一旦向热级322供应第一引线框LF，则然后管理服务器71S首先从LF映射数据服务器LFMS读取LF信息LFI，并且基于LF信息LFI的裸片键合无缺陷产品/缺陷产品ID识别具有裸片键合无缺陷产品ID的芯片装配区域4。
然后，如图12中所示，例如通过使用热和超声振动的球键合方法，使用由键合工具326、超声变幅杆325、支撑臂324和支撑物323构成的超声热压键合单元经由金(Au)接线(传导部件)3电耦合具有裸片键合无缺陷产品ID的芯片装配区域4中的半导体芯片1的键合焊盘2与引线5，该半导体芯片1装配于这一引线框LF上。
接着，从处理单元320向卸载器单元321运送并且向任意组装架300中存储其接线键合完成的引线框LF。管理服务器71S关联组装架ID与存储的引线框LF的LF信息LFI，并且向LF映射数据服务器LFMS传送这一信息。下文将存储和关联工作称为组装架组织。
随后，一旦向组装架300中存储预定数目的引线框LF，该预定数目预先设置于管理服务器71S中，则自动预备空的下一组装架300，并且向这一新组装架300中存储引线框LF。
随后，管理服务器71S向LF映射数据服务器LFMS传送LF信息LFI(产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、接线键合无缺陷产品/缺陷产品ID、接线键合装置ID)。另外，关联过程性能信息KJJ(制造条件、接线键合日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI，然后向性能收集服务器JSS传送过程性能信息KJJ。
以这一方式，根据当前第二实施例的接线键合方法，通过从任何ID(衬底ID、LF映射ID等)查询LF映射数据服务器LFMS，可以迅速和容易追踪(获得)LF信息LFI，并且也通过查询性能收集服务器JSS，可以迅速和容易追踪(获得)过程性能信息KJJ。
接着描述组织组装批次327的方法。首先，ID读取器50E读取并且向管理服务器71S中存储在组织组装架之后的多个组装架300(例如四个组装架)中的每个组装架的二维码302(组装架ID)。然后，管理服务器71S为了设置多个组装架300作为组装批次327而相互关联这些组装架ID并且向它们分配唯一组装批次ID。
接着，管理服务器71S从LF映射数据服务器LFMS读取关于构成组装批次327的组装架300的信息(关于存储于组装架中的每个引线框LF的LF信息LFI)，并且关联该信息与组装批次ID并且向LF映射数据服务器LFMS传送这一信息。注意除非另有具体明示，组装批次327意味着多个关联半导体芯片1的集合体并且基本上按组装批次327为单位从后续组装和测试过程管理组装批次327。
随后连续执行接线键合和组装架组织直至完成处理所有如下引线框LF，相同扩散批次编号的半导体芯片1装配于这些引线框LF中的每个引线框LF上。
<模制(密封)过程>
图42和图43是模制(密封)过程的概念图。在密封装置73的加载器单元328中，安装有存储于组装架300中的多个引线框LF和耦合到管理密封装置73的服务器(管理服务器73S)的ID读取器50I。另外，在卸载器单元329中，安装有用于存储按压单元332A和332B处理的引线框LF的多个空集成架301以及耦合到管理服务器73S的ID读取器50J。注意在当前实施例中，描述包括多个(这里为两个)按压单元的密封装置73，但是按压单元数目不限于此并且可以例如是一。
下文描述模制(密封)方法，但是由于检查制造条件的方法及其效果与裸片键合过程中的方法和效果相同，并且另外防止混合引线框LF的方法及其效果与接线键合过程中的方法和效果相同，所以这里省略其描述。
首先，在密封装置73中设置针对每个产品类型名称而指定的制造条件。然后对于安装于卸载器单元329中的集成架的ID，ID读取器50J读取二维码303，并且向管理服务器73S中存储架ID和存储的引线框LF的数目。
接着，如图43中所示，从安装于加载器单元328中的组装架300以内取出引线框LF。ID读取器50I读取并且向管理服务器73S中存储取出的引线框LF的二维码30A(衬底ID)。然后，管理服务器73S从LF映射数据服务器LFMS获得与衬底ID有关的LF信息LFI。
随后，运送器330向对准单元331运送引线框LF，其中对准了可以一次处理的数目的引线框LF。随后向按压单元332A和332B一次供应放置于对准单元331中的多个引线框LF，这些按压单元是密封装置73的处理单元。
接着，在按压单元332A和332B中，执行密封这一引线框LF。输送器401从按压单元332A和332B向门阻断单元移动其密封完成的引线框LF，其中在去除不必要树脂(未图示的门部分、伸展器、挑选器等)之后，向卸载器单元329运送并且向任意集成架301中存储引线框LF。随后，一旦向集成架301中存储预定数目的引线框，该预定数目设置于管理服务器73S中，自动预备空的下一集成架301，并且向这一新集成架301中存储引线框LF。
随后，管理服务器73S向LF映射数据服务器LFMS传送LF信息LFI(组装批次ID、产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、密封无缺陷产品/缺陷产品ID、模制装置ID)。另外，关联过程性能信息KJJ(制造条件、密封日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ。
以这一方式，根据当前第二实施例的密封方法，通过从任何ID(衬底ID、LF映射ID等)查询LF映射数据服务器LFMS并且也通过查询性能收集服务器JSS，可以迅速和容易追踪(获得)过程性能信息KJJ。
<激光标记过程>
如图20中所示，在激光标记过程中，以二维码30B的形式在密封体10的表面上标记与半导体器件的制造过程有关的任意信息。可以考虑TPO(时间、地点、场合)来选择任意信息，并且在当前第二实施例中，将描述如下方法，在该方法中，以二维码30B的形式预先标记为了获得(追踪)与半导体器件的制造过程有关的信息而必需的ID并且基于ID从每个服务器(LF信息LFI和性能收集服务器JSS)获得多条信息。
图44和图45是激光标记过程的概念图。在激光标记装置334的加载器单元335中，安装有存储于集成架301中的多个引线框LF和耦合到管理激光标记装置334的服务器(管理服务器334S)的ID读取器50F。另外，在卸载器单元336中，安装有用于存储处理单元338将处理的引线框LF的空集成架301和耦合到管理服务器334S的ID读取器50G。另外，在处理单元338中，安装有由导轨11A保持并且由运送爪12A操作的XY台架341、用于在激光照射之前和之后清理密封体10的表面的清理单元339、以及检验激光照射单元337标记的二维码30B和指示产品信息的字符标记的条件的视觉检验单元340。
下文描述激光标记方法，但是由于检查制造条件的方法及其效果以及防止混合引线框LF的方法及其效果如上文描述的那样，所以这里省略其描述。注意激光标记过程是用激光标记指示产品信息的字符和二维码30B的过程，但是这里主要描述标记二维码30B的方法。
首先在激光标记装置334中设置针对每个产品类型名称而指定的制造条件，并且对于安装于卸载器单元336中的集成架的架ID，ID读取器50G读取二维码303，并且向管理服务器334S中存储集成架ID和存储的引线框LF的数目。
随后，ID读取器50F读取在引线框LF的外框部分8中标记的二维码30A，并且标识并且向管理服务器334S中存储引线框LF的衬底ID。接着，管理服务器334S从LF映射数据服务器LFMS获得与衬底ID有关的LF信息LFI。
接着，用清理单元339去除在密封体10的表面之上的异物，从而向密封体10的表面可靠地施加激光束LB。
随后基于在LF信息LFI中包括的在每个过程中的无缺陷产品/缺陷产品ID，向具有无缺陷ID的密封体10的表面依次施加激光束LB，由此同时标记二维码30B和指示产品信息的字符标记，该二维码30B包括引线框LF的衬底ID、LF映射ID和芯片ID信息。
接着，用清理单元339从密封体10的表面去除密封体10的向其施加激光束LB并且碳化的部分。
接着，验证是否已经可靠地标记由视觉检验单元340中的激光照射单元337标记的指示产品信息的字符标记，并且将结果与关于引线框LF的LF信息LFI关联并且向管理服务器334S中存储。
随后，一旦向集成架301中存储预定数目的引线框LF，该预定数目设置于管理服务器中，则自动预备空的下一集成架301，并且向这一新集成架301中存储引线框LF。
随后，管理服务器334S向LF映射数据服务器LFMS传送LF信息LFI(组装批次ID、产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、激光标记无缺陷产品/缺陷产品ID、激光标记装置ID)。另外，关联过程性能信息KJJ(制造条件、激光标记日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ。
以这一方式，根据当前第二实施例的接线键合方法，ID读取器读取向密封体10标记的包括衬底ID、LF映射ID和芯片ID信息的二维码30B，并且通过查询LF映射数据服务器LFMS，可以迅速和容易追踪(获得)LF信息LFI，并且也通过查询性能收集服务器JSS，可以迅速和容易追踪(获得)过程性能信息KJJ。换而言之，仅通过查询向密封体10的表面附着的二维码30B，不能读取各条信息。
另一方面，可以考虑TPO(时间、地点、场合)来选择二维码30B中包括的信息。例如，如果二维码30B包括晶片过程信息的芯片ID、LF信息LFI以及组装和测试过程信息的过程性能信息KJJ中的所有信息或者包括它们中的一些信息，则即使在其中不能查询晶片映射数据服务器WAMS、LF映射数据服务器LFMS也不能查询性能收集服务器JSS的环境中仍然可以通过用二维码30B的读取器读取二维码30B来获得芯片ID、LF信息LFI和过程性能信息KJJ中的所有或者一些信息。
<外镀制过程>
图46和图47是外镀制过程的概念图。在外镀制装置342的加载器单元343中，安装有存储于集成架301中的多个引线框LF和耦合到管理外镀制装置的服务器(管理服务器342S)的ID读取器50H。另外，在卸载器单元344中，安装有用于存储处理单元345处理的引线框LF的多个空集成架301和耦合到管理服务器342S的ID读取器50I。另外，处理单元345安装于加载器单元343与卸载器单元344之间。
下文描述外镀制方法，但是由于检查制造条件的方法及其效果以及防止混合引线框LF的方法及其效果如上文描述的那样，所以这里省略其描述。
首先，在外镀制装置342中设置针对每个产品类型名称而指定的制造条件。然后，在安装于卸载器单元344中的集成架301中，ID读取器50I读取二维码303，并且向管理服务器342S中存储集成架ID和存储的引线框LF的数目。
接着，对于引线框LF，如图47中所示，从安装于加载器单元343中的集成架301以内取出引线框LF。
随后，ID读取器50H读取在引线框LF的外框部分8中标记的二维码30A，并且标识并且向管理服务器342S中存储引线框LF的衬底ID。接着，管理服务器342S从LF映射数据服务器LFMS获得与衬底ID有关的IF信息LFI。
随后，用未图示的固定装置向运送带346设置并且向处理单元345供应引线框LF。在处理单元345中，清理单元347、化学抛光单元348、镀制单元349、带清理单元350和干燥单元351依次处理引线框LF。从处理单元345向卸载器单元344运送并且向任意集成架301中存储其外镀制完成的引线框LF。
随后，一旦向集成架301中存储预定数目的引线框，该预定数目设置于管理服务器342S中，则自动预备空的下一集成架301，并且向这一新集成架301中存储引线框LF。
随后，管理服务器342S向LF映射数据服务器LFMS传送LF信息LFI(托盘ID、托盘映射ID、组装批次ID、产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、外镀制无缺陷产品/缺陷产品ID、外镀制装置ID)。另外，关联过程性能信息KJJ(制造条件、外镀制日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ。因此虽然省略具体描述，但是也在镀制过程中与上文提到的过程一样，可以从任何ID(衬底ID、LF映射ID等)迅速和容易追踪(获得)过程性能信息KJJ。
<引线框切割过程>
图48、图49、图50A和图50B是切割和形成过程的概念图。在切割和形成装置352的加载器单元353中，安装有存储于集成架301中的多个引线框LF和耦合到管理切割和形成装置的服务器(管理服务器352S)的ID读取器50J。另外，在卸载器单元354中，安装有用于存储处理单元355切割和形成的半导体器件(QFP)356的多个无缺陷产品托盘357A和多个缺陷产品托盘357B以及耦合到管理服务器352S的ID读取器50K。另外，处理单元355安装于加载器单元353与卸载器单元354之间。
另外，分别向无缺陷产品托盘357A和缺陷产品托盘357B分配用于标识每个托盘的唯一托盘ID和用于标识托盘的袋(pocket)的位置的托盘映射ID，并且二维码358与存储的半导体器件(QFP)356的数目的信息一起标记于托盘357A和357B的任意位置上。
下文描述切割和形成方法，但是由于检查制造条件的方法及其效果以及防止混合引线框LF的方法及其效果如上文描述的那样，所以这里省略其描述。
首先，在切割和形成装置352中，设置针对每个产品类型名称而指定的制造条件，并且对于安装于卸载器单元354中的无缺陷产品托盘357A和缺陷产品托盘357B，ID读取器50K读取二维码358，并且向管理服务器352S中存储托盘ID和存储的半导体器件356的数目。
接着，如图48和图49中所示，从安装于加载器单元353中的集成架301以内取出引线框LF。
随后，取代ID由于外镀制而不能由读取器读取的引线框LF的二维码30A，ID读取器50J读取向密封体10标记的二维码30B，并且标识并且向管理服务器352S中存储引线框LF的衬底ID和密封体10的LF映射ID。接着，管理服务器352S从LF映射数据服务器LFMS获得与引线框LF和密封体10有关的LF信息LFI。
随后，如图49和图50A中所示，用运送夹具359在导轨11B上装配引线框LF。随后，在由导轨11B支撑之时用运送爪12B向下形成模具(die)360运送引线框LF。然后，在由下形成模具360的模具362支撑之时用上形成模具361的冲压件363向引线5(外引线)的形成地点施加应力，并且如图24中所示，将从密封体10暴露的引线5(外引线)形成为鸽翼形状。
接着，如图49和图50B中所示，运送爪12B向下切割模具364运送其形成完成的引线框LF。然后，在由下切割模具的模具366支撑之时，用上切割模具365的冲压件367向引线框LF的悬置引线6和外框部分8施加应力，并且如图23中所示，切割和去除引线框LF的从密封体10暴露的不必要部分(悬置引线6、外框部分8等)，并且半导体器件(QFP)356由此完成。
随后，基于在裸片键合过程到外镀制过程中在管理服务器352S中存储的LF信息LFI的无缺陷产品/缺陷产品ID，用吸夹具368从下切割模具364向无缺陷产品托盘卸载器单元369A的无缺陷产品托盘357A中存储具有无缺陷产品ID的半导体器件(QFP)356。另一方面，向缺陷产品托盘卸载器单元369B的缺陷产品托盘357B中存储具有缺陷产品ID的半导体器件(QFP)356。注意处理(拒绝)存储于缺陷产品托盘357B中的半导体器件(QFP)356作为缺陷产品。下文将这一处理称为处置处理。
接着，管理服务器352S关联托盘ID和用于标识托盘的袋的位置的托盘映射ID与存储的半导体器件(QFP)356上的LF信息LFI，并且向LF映射数据服务器LFMS传送这一信息。
随后，一旦向无缺陷产品托盘357A中存储预定数目的半导体器件(QFP)356，该预定数目预先设置于管理服务器352S中，则向无缺陷产品托盘卸载器单元369A自动设置在供应托盘加载器单元370中预备的空的无缺陷产品托盘357A，并且将半导体器件(QFP)356存储到向无缺陷产品托盘卸载器单元369A设置的这一新无缺陷产品托盘357A中。
以这一方式，根据当前第二实施例，管理服务器352S可以从LF映射数据服务器LFMS获得LF信息LFI的无缺陷产品/缺陷产品ID(在裸片键合过程到外镀制过程中)并且系统地识别缺陷产品位置(引线框LF和引线框的器件区域)并且可靠地执行处置处理。出于这一原因，可以消除关于半导体器件(QFP)356的不必要工作(测试和视觉检验)，该QFP是在裸片键合过程到外镀制过程中制作的缺陷产品。因此，可以实现TAT(周转时间)的改进和成本的减少。
随后，管理服务器352S向LF映射数据服务器LFMS传送LF信息LFI(托盘ID、托盘映射ID、组装批次ID、产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、切割和形成无缺陷产品/缺陷产品ID、切割和形成装置ID)。另外，关联过程性能信息KJJ(制造条件、切割和形成日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ。
以这一方式，根据当前第二实施例的切割和形成方法，通过从任何ID(托盘ID、托盘映射ID等)查询LF映射数据服务器LFMS，可以迅速和容易追踪(获得)LF信息LFI，并且也通过查询性能收集服务器JSS，可以迅速和容易追踪(获得)过程性能信息KJJ。
<测试过程>
图51和图52是测试过程的概念图。在测试装置371的加载器单元372中，安装有存储于托盘357中的多个半导体器件(QFP)356和耦合到管理测试装置371的服务器(管理服务器371S)的ID读取器50L。另外，在卸载器单元373A和373B中，安装有用于存储测量单元373测量的半导体器件(QFP)356的多个空托盘357A和357B以及耦合到管理服务器371S的ID读取器50M。
注意卸载器单元373包括用来运送无缺陷半导体器件(QFP)356的无缺陷产品卸载器单元373A和用来运送缺陷半导体器件(QFP)356的缺陷产品卸载器单元373B。然后，在无缺陷产品卸载器单元373A中预备无缺陷产品托盘357A，并且在缺陷产品卸载器单元373B中预备缺陷产品托盘357B。
首先，在测试装置371中，基于针对每个产品类型而指定的制造条件和测试条件设置测试程序、测试温度等(下文称为测试条件)。
接着，ID读取器50K读取安装于卸载器单元354A和354B中的托盘357A和托盘357B中的每个托盘的二维码358，并且向管理服务器371S中存储托盘ID和存储的半导体器件(QFP)356的数目。
接着，如图51和图52中所示，ID读取器50L读取向安装于加载器单元372中的托盘357中存储的半导体器件(QFP)356的密封体10标记的二维码30B，并且标识并且向管理服务器371S中存储半导体器件(QFP)356的芯片ID和组装批次ID。
接着，管理服务器371S从LF映射数据服务器LFMS获得与芯片ID和组装批次ID有关的LF信息LFI并且另外从测试数据服务器TEDS获得与芯片ID和组装批次ID有关的测试条件。
接着，管理服务器371S从性能收集服务器JSS读取与输入的产品类型名称对应的制造条件的主数据并且用人工设置的制造条件和测试条件检查主数据。然后，如果可以验证两个条件为匹配(制造条件为OK，测试条件为OK)，则向测量单元374供应半导体器件(QFP)356。另一方面，如果设置的制造条件或者测试条件不同于主数据(制造条件为NG或者测试条件为NG)，则生成报警并且强制地停止测试装置371。
注意无论制造条件如何(OK或者NG)，管理服务器371S对制造条件的检查结果与LF信息LFI、组装批次、产品类型名称和芯片ID关联并且向性能收集服务器JSS传送。另外无论测试条件如何(OK或者NG)，测试条件的检查结果与LF信息LFI、组装批次、产品类型名称和芯片ID关联并且向测试数据服务器TEDS传送。
接着，如图51和图52中所示，第一加载器机器人375A从安装于加载器单元372中的托盘357向加载器穿梭器376运送多个半导体器件(QFP)356。注意加载器穿梭器376例如具有在高温测试期间向半导体器件(QFP)356施加高温的功能。
随后，第二加载器机器人375B从加载器穿梭器376向测量单元374运送半导体器件(QFP)356并且设置于测量单元374，然后根据设置的测试条件，执行半导体器件(QFP)356的电特性检验(诸如DC测试和AC测试)。
注意DC测试用于确认半导体芯片1的静态特性并且主要用于保障输入/输出缓冲器的电压/电流特性。对照而言，AC测试用于确认半导体芯片1的动态特性并且主要用于保障向半导体芯片1的集成电路中并入的功能。下文将这些测试的结果统称为特性检验信息TKJ。
随后，第二卸载器机器人377B向卸载器穿梭器单元378运送半导体器件(QFP)356，然后第一卸载器机器人377A从卸载器穿梭器单元378向卸载器单元373的托盘357中存储半导体器件(QFP)356。注意如果确定测量单元374中的特性检验的结果为无缺陷，则向无缺陷产品卸载器单元373A的无缺陷产品托盘357A中存储半导体器件(QFP)356。另一方面，如果确定结果为缺陷，则向缺陷产品卸载器单元373B的缺陷产品托盘357B中存储半导体器件(QFP)356。
接着，管理服务器371S关联托盘ID与关于存储的半导体器件(QFP)356的LF信息LFI并且向LF映射数据服务器LFMS传送结果。另外，管理服务器371S关联关于半导体器件(QFP)356的特性检验信息TKJ与LF信息LFI、组装批次、产品类型名称和芯片ID并且向测试数据服务器TEDS传送结果。
随后，一旦向无缺陷产品托盘357A中存储预定数目的半导体器件(QFP)356，该预定数目预先设置于管理服务器371S中，则向无缺陷产品托盘卸载器单元373A自动设置在供应托盘加载器单元370中预备的空的无缺陷产品托盘357A，并且将半导体器件(QFP)356存储到向无缺陷产品卸载器单元373A设置的这一新托盘357A中。
随后，管理服务器371S向LF映射数据服务器LFMS传送LF信息LFI(托盘ID、托盘映射ID、组装批次ID、产品类型名称、LF编号、衬底ID、LF映射ID、芯片ID、测试无缺陷产品/缺陷产品ID、测试装置ID)。另外，关联过程性能信息KJJ(制造条件、测试日期和时间、处理的数量、缺陷产品数目、无缺陷产品数目、操作者标识ID)与LF信息LFI并且向性能收集服务器JSS传送过程性能信息KJJ，并且向测试数据服务器TEDS传送特性检验信息TKJ(DC测试结果、AC测试结果)
<最终视觉检验过程>
在最终视觉检验过程中，通过用未图示的最终视觉检验装置379的图像识别来执行QFP的视觉检验以检查是否有引线5(外引线)的遗漏部分、变形等。
根据当前第二实施例，如图53中所示，在半导体器件的制造过程(晶片过程以及组装和测试过程)中，向晶片映射数据服务器WAMS中存储芯片ID，并且向LF映射数据服务器LFMS中存储LF信息LFI。另外，向性能收集服务器JSS中存储过程性能信息KJJ，并且向测试数据服务器TEDS中存储特性检验信息TKJ。然后，在半导体芯片1与半导体晶片(QFP)356之间在一对一基础上相互关联关于个别半导体芯片1的晶片过程信息、半导体芯片1的组装和测试过程的制造历史以及半导体器件1的特性检验结果。这实现半导体器件的制造过程中的芯片可追踪性管理。
另外，根据当前第二实施例，通过分析各自包括芯片ID信息的LF映射数据服务器LFMS和测试数据服务器TEDS的信息，可以获得(追踪)半导体芯片1的个别特性和制造历史。因此，在缺陷出现时，可以分析在半导体芯片1与半导体器件(QFP)35之间在一对一基础上的制造历史，因此实现加速缺陷原因的调查和全面对策。
另外，通过基于存储于测试数据服务器TEDS中的特性检验信息TKJ标识具有优良特性的半导体器件并且从存储于性能收集服务器JSS中的过程性能信息KJJ分析半导体器件的制造历史和制造条件，可以向制造过程反馈最佳制造条件。另外，对照而言，通过分析具有不良特性的半导体器件的制造历史并且向制造过程反馈结果，可以减少缺陷出现的可能性。
另外，根据本发明人的研究，如图54中所示，对半导体晶片编号、扩散批次编号(用于标识扩散过程的编号)和关于半导体晶片1A中的半导体芯片1的位置信息——这些是关于半导体芯片1的晶片过程信息——的分析的以及对组装和测试过程中的测试过程的特性检验结果的分析的结果解释任何特性缺陷380集中于半导体晶片1A的具体部分。
然而根据当前第二实施例，由于相互关联半导体器件(QFP)356和芯片ID的特性检验结果，所以可以通过向晶片制造过程反馈半导体芯片1的特性检验结果来容易执行晶片过程中的特性缺陷的原因的调查和无缺陷产品条件的提取。另外，由于可以从半导体芯片1的扩散批次编号标识半导体芯片1，在该半导体芯片中，任何特性缺陷380可以集中于晶片的具体部分，所以在任何组装和测试过程中，任何特性缺陷380可以作为晶片过程特性缺陷产品381而可靠地受到处置处理(缺陷处理)。
注意制造当前第二实施例的半导体器件的方法除了上文描述的不同之外与在第一实施例中描述的制造半导体器件的方法相同。因而，虽然省略重复描述，但是在第一实施例中描述的本发明除了上文描述的不同之外可以适用。
另外，在当前第二实施例中，已经描述该方法为在第一实施例中描述的制造半导体器件的方法的变化，但是可以组合应用第一实施例与当前第二实施例。
在前文中，已经主要基于实施例描述本发明人所作出的本发明，但是不言而喻，本发明不限于第一实施例和第二实施例，并且例如在不背离本发明的范围的情况下可以作出将在各种修改之下示出的变化。
(变化1)
在实施例中，已经描述适用于制造QFP的示例，但是无需赘言，本发明可以例如应用于QFN(方形扁平无引脚封装)、TSSOP(微缩薄形小轮廓封装)等以及使用引线框作为衬底的其它半导体器件(半导体封装)。另外，本发明也可以应用于BGA(球栅阵列)、例如使用衬底而非引线框的半导体器件(半导体封装)。
注意在制造BGA时，使用布线衬底作为芯片装配部分(衬底)。在BGA的制造过程中，首先在布线衬底上装配半导体芯片，并且随后用传导部件(诸如金(Au)接线或者焊球)电耦合布线衬底的电极焊盘和半导体芯片，然后用树脂密封半导体芯片。
接着，在密封半导体芯片的树脂密封体的表面上标记指示关于BGA的产品信息的标记(诸如产品类型名称、客户标志标记和生产码)，然后将焊球耦合到布线衬底的后表面。随后，通过测试过程(诸如烧入测试和电特性测试以及最终视觉检验过程)，BGA变成完成的产品。
因此，在制造BGA时，在制造BGA时使用的多个布线衬底中的每个布线衬底的表面上形成不同衬底ID，并且也在上文描述的每个过程中使用的用于存储布线衬底的每个运送单元(组装架、组装批次、堆叠箱等)的表面上形成不同标识信息(架ID)。然后，相互关联运送单元的标识信息和存储于运送单元中的布线衬底的标识信息(衬底ID)，并且在从向每个装置的加载器单元设置的运送单元取出布线衬底并且向处理单元供应布线衬底时，以及在向卸载器单元的运送单元中存储其处理完成的布线衬底时，检查在运送单元的标识信息与布线衬底的标识信息之间的关联性。
因此，在组装和测试过程中的每个装置中，即使在向装置的处理单元连续供应存储于先前运送单元中的多个布线衬底和存储于下一运送单元中的多个布线衬底时，仍然可以防止预定运送单元将收集的布线衬底混合到其它运送单元中的问题。
另外，即使布线衬底被混合到其它运送单元中，仍然可以在下一过程中在装置的加载器单元中迅速发现这一混合，因此不会失去在运送单元与布线衬底之间的关联性。因此，与实施例一样，可以执行BGA的产品管理和/或迅速缺陷分析而未减少组装和测试过程处理的吞吐量。
(变化2)
另外，在实施例中，在裸片键合过程中，不会在衬底上装配缺陷半导体芯片。然而，例如在具有如上文描述的布线衬底作为衬底的半导体器件(衬底产品)的情况下以及在用一个腔覆盖之时用树脂密封多个半导体芯片的情况下、即在所谓的联合模制方法形成的半导体器件(联合模制产品)的情况下，可以执行制造如下。
也就是说，在布线衬底中有缺陷器件区域的情况下，在这一缺陷器件区域中装配缺陷半导体芯片，从而在布线衬底的所有器件区域上装配半导体芯片。因此，在用树脂密封布线衬底的多个器件区域时，可以使树脂的流动性稳定。
(变化3)
另外，在实施例中，作为标识信息(标识码)被附着到的运送单元的示例，已经描述组装架、组装批次、堆叠箱等作为示例，但是这一标识信息也可以附着到在执行与上文描述的衬底产品一样的烧入过程时使用的托盘或者板(烧入板)或者在运送从半导体晶片获得的半导体芯片时使用的托盘(芯片托盘)。因此，也可以管理指示在托盘中的哪个位置执行工作的信息。
(变化4)
另外，在实施例中，已经描述其中用接线键合方法在衬底的芯片装配区域中装配半导体芯片的示例，但是本发明也可以应用于如下半导体器件，在该半导体器件中，使用块电极(bump electrode)作为传导部件用倒装芯片方法在衬底的芯片装配区域中装配半导体芯片。另外，已经图示引线框和布线衬底为半导体芯片装配于其上的衬底，但是本发明也可以应用于其中TAB带或者柔性布线板用作衬底的情况。
(变化5)
另外，在实施例中，利用激光束使用标记装置在衬底(引线框)或者架的表面上标记二维码，但是可以例如通过墨制或者镀制或者通过涂敷具有印刷于其上的二维码的封条来在衬底或者架的表面上形成二维码。
(变化6)
另外，如果金属(例如铝(Al))形成的材料形成作为运送单元的架(组装架)并且另外使用激光束来附着(形成、标记)标识信息(标识码)，则架的通过激光束的照射而熔融的部分所形成的突起状异物(毛刺)往往形成于形成的标识信息中。这一点的原因在于激光束在标记时在标记的部分中形成细微点阵(不均匀)。
出于这一原因，如果在重用架或者清理污染的架时用棉花、布料等织物(清理片)清理架的表面，则织物可能陷入这一异物中并且另一异物可能出现。因而，在使用金属架的情况下，优选地运用通过电解使金属离子发生化学反应并且将颜色改变成黑色的离子标记方法而不是辐射激光束以由此熔融(灼烧、分离、氧化或者刮擦)工作对象的表面的激光标记方法。注意将要使用的离子标记装置、通过电连接对象的金属以使用电解质溶液来印刷并且由此在表面上引起化学改变来标记的装置是常见的。
(变化7)
另外，如上文描述的那样，在使用由铝制成的架并且也运用相机作为ID读取器50A至50G(诸如相机)并且另外在用光照射之时读取标识信息(标识码)的情况下，辐射的光往往漫反射，并且作为结果，可能未读取标识信息。
具体而言，通过二维码的不均匀反射辐射的光并且读取器检测这一反射的光来执行二维码的读取。光反射包括漫反射和镜反射。漫反射意味着反射表面在所有方向上反射入射光，而镜反射意味着反射的光以与入射角相等的角度全反射。然后，利用在标记的二维码中的漫反射与其它金属表面中的全反射之间的差异来读取二维码。
然而，架由易于反射光的金属(例如铝)形成因此在二维码的表面上，特别是在辐射光强时，如在激光扫描仪中那样，强反射光可以返回到ID读取器并且使光电检测器饱和，并且在这一情况下，读取速率将显著减少。
然后，在运用如上文描述的单元的情况下，如图34和图35中所示，优选地通过光学透明膜304(与一侧相反的另一侧从该一侧可见)读取标识信息。注意膜由能够将光的透射率减少至例如约40％至60％的树脂材料形成。
(变化8)
另外，在实施例中，图示架作为用于存储衬底(诸如引线框)的运送容器，但是本发明也可以应用于其中使用托盘等作为用于存储多个衬底的运送容器的情况。另外，标识信息(ID)不仅附着到用于存储衬底的运送容器而且分别附着到用于固定衬底的夹具、工作装置等，并且这些多条标识信息(ID)与衬底的标识信息(ID)关联，其中也可以执行产品管理和缺陷分析。
(变化9)
另外，在实施例中，已经描述实施例，其中在主服务器侧上预备各种管理表，并且对于每个制造装置的每个制造过程，经由管理服务器向主服务器完全查询处理条件，并且向管理服务器登记处理结果。除此之外，例如对于各种管理表的内容，在管理制造装置的管理服务器这一侧上仅预先下载与个别制造装置的即时生产有关的那些内容，并且在完成某些工作过程时，可以向主服务器登记内容。如果运用这样的配置，则可以减轻在主服务器与管理服务器之间的通信负荷，并且可以自治地控制制造装置。
(变化10)
另外，在实施例中的ID标记过程中，如图5中所示，已经描述其中通过在衬底(引线框LF)的表面上照射激光束来形成(标记)衬底ID(二维码30A)。除此之外，例如如图55A中所示，可以以某个功率(第一功率)在衬底(引线框LF)的表面上照射激光束以形成分解区域400，并且接着，如图55B中所示，可以向分解区域400以内照射功率(第二功率)比在形成分解区域400时使用的激光束的功率更大的激光束，由此形成(标记)衬底ID(二维码30A)。
因此，可以使衬底ID(二维码30A)的外围(其中形成分解区域400的区域)的颜色不同于衬底(引线框LF)的颜色(棕色)，因此可以增加衬底与衬底ID(二维码30A)的对比率。作为结果，如与未形成分解区域400的情况(见图5)比较的那样，可以提高衬底ID(二维码30A)的可见性(读取准确性)。

Claims (5)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供各自包括多个芯片装配部分和外部端子形成部分的多个衬底；
(b)在所述衬底中的每个衬底中，在所述芯片装配部分中的每个芯片装配部分上装配半导体芯片；
(c)在步骤(b)之后，在所述衬底中的每个衬底中，用传导部件电耦合所述半导体芯片的键合焊盘和所述外部端子形成部分；
(d)在步骤(c)之后，在所述衬底中的每个衬底中，用树脂密封体密封所述半导体芯片和所述传导部件；
(e)在步骤(d)之后，在所述衬底中的每个衬底中，在所述树脂密封体的表面上形成包括产品信息的标记；
(f)在步骤(e)之后，在所述衬底中的每个衬底中，在向所述树脂密封体以外暴露的所述外部端子形成部分的表面上形成镀制层；
(g)在步骤(f)之后，在所述衬底中的每个衬底中，通过切割所述树脂密封体和所述外部端子形成部分将所述衬底单一化成多个半导体器件；
(h)在步骤(g)之后，在所述半导体器件中的每个半导体器件中，执行用于筛选用所述树脂密封体密封的所述半导体器件的特性缺陷的测试；
(i)在步骤(h)之后，在所述半导体器件中的每个半导体器件中，执行用于筛选可视缺陷的视觉检验；并且
(j)在所述半导体器件之中，装运在步骤(i)中确定为无缺陷的所述半导体器件，
其中向所述衬底、所述衬底的所述芯片装配部分、所述半导体芯片以及用于存储和运送所述衬底的架中的每项附着唯一标识信息，
其中在步骤(b)和后续步骤中的每个步骤中，经由服务器相互关联所述步骤中的每个步骤的制造历史和所述标识信息，由此执行所述半导体器件的过程控制，并且
其中按架为单位执行所述过程控制直至步骤(c)，而在步骤(d)中和之后按批次为单位执行所述过程控制。
2.根据权利要求1所述的制造半导体器件的方法，其中向所述半导体芯片附着的所述标识信息包括作为关于所述半导体芯片的晶片过程信息的半导体晶片编号、扩散批次编号、关于半导体晶片中的所述半导体芯片的位置信息和关于所述半导体芯片的无缺陷产品/缺陷产品信息。
3.根据权利要求1所述的制造半导体器件的方法，其中向在相同扩散过程中制造的多个所述半导体芯片附着相同扩散批次编号，相互关联所述扩散批次编号和所述架的标识信息，并且由此执行所述半导体器件的过程控制。
4.根据权利要求1所述的制造半导体器件的方法，其中以二维码的形式形成每条所述标识信息。
5.根据权利要求4所述的制造半导体器件的方法，其中通过激光束分别标记所述二维码。
CN201711266580.9A 2012-07-13 2013-07-12 制造半导体器件的方法 Active CN107946203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012157598A JP5968705B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法
JP2012-157598 2012-07-13
CN201310300247.0A CN103545223B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310300247.0A Division CN103545223B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN107946203A CN107946203A (zh) 2018-04-20
CN107946203B true CN107946203B (zh) 2021-11-02

Family

ID=49914310

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310300247.0A Active CN103545223B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法
CN201711266580.9A Active CN107946203B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310300247.0A Active CN103545223B (zh) 2012-07-13 2013-07-12 制造半导体器件的方法

Country Status (4)

Country Link
US (2) US9362183B2 (zh)
JP (1) JP5968705B2 (zh)
KR (1) KR102067294B1 (zh)
CN (2) CN103545223B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
CN103794024B (zh) * 2014-02-20 2016-06-01 北京七星华创电子股份有限公司 半导体工艺的报警处理方法
US20180157246A1 (en) * 2015-01-30 2018-06-07 Arima Communications Corp. Automated production system for mobile phone
TWM505131U (zh) * 2015-01-30 2015-07-11 Arima Communication Corp 手機自動化生產系統
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
EP3280240B1 (en) * 2015-03-30 2023-05-17 FUJI Corporation Information management device and information management method
KR101619782B1 (ko) * 2015-04-14 2016-05-12 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치
JP2017187988A (ja) 2016-04-07 2017-10-12 東芝テック株式会社 コード認識装置
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
KR102008515B1 (ko) * 2017-03-13 2019-10-22 한미반도체 주식회사 반도체 제조장치 및 이의 제어방법
US10068786B1 (en) * 2017-04-20 2018-09-04 Texas Instruments Incorporated Data structures for semiconductor die packaging
JP6265294B1 (ja) * 2017-05-02 2018-01-24 日本紙工株式会社 二重識別子を用いた製品管理方法
NL2018973B1 (en) * 2017-05-24 2018-12-07 Vmi Holland Bv Apparatus for marking batches and a system and method for marking batches and/or processing said marked batches
US11143689B2 (en) * 2017-06-05 2021-10-12 Optimal Plus Ltd. Method and system for data collection and analysis for semiconductor manufacturing
CN109390249A (zh) 2017-08-10 2019-02-26 上海微电子装备（集团）股份有限公司 半导体制造装置
JP6803880B2 (ja) * 2017-09-22 2020-12-23 エンゼルプレイングカード株式会社 シャッフルプレイングカードおよびプレイングカードの製造方法
EP3723115B1 (en) * 2017-12-07 2023-06-14 Fuji Corporation Information management device and information management method
US10429174B2 (en) * 2017-12-20 2019-10-01 Texas Instruments Incorporated Single wavelength reflection for leadframe brightness measurement
CN109950187B (zh) * 2017-12-20 2024-04-12 株式会社国际电气 基板处理装置、半导体装置的制造方法以及记录介质
JP2019197796A (ja) * 2018-05-09 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102018116821A1 (de) 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
NL2021552B1 (en) 2018-09-03 2020-04-30 Besi Netherlands Bv Method and device for selective separating electronic components from a frame with electronic components
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
KR102648980B1 (ko) * 2018-12-19 2024-03-20 엘지디스플레이 주식회사 패널 운반 장치 및 이를 포함하는 시스템
EP3705862B1 (en) * 2019-03-05 2023-07-05 Infineon Technologies AG Method and device for monitoring a dicing tape tension
KR20200136605A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 반도체 장치 제조 시스템 및 이를 이용한 마킹 방법
JP7368967B2 (ja) * 2019-07-17 2023-10-25 Ｋｙｂ株式会社 検査システム
CN110993551B (zh) * 2019-10-29 2022-06-14 湖北工业大学 一种陶瓷扁平封装芯片的芯片装架系统
CN111079564B (zh) * 2019-11-27 2021-06-01 奥特斯科技(重庆)有限公司 处理部件承载件的方法及光学检查设备和计算机可读介质
CN113361667B (zh) * 2020-03-04 2024-02-27 奥特斯科技(重庆)有限公司 制造部件承载件期间检查部件承载件的部件承载件检查站
FR3108780B1 (fr) 2020-03-30 2022-03-18 Commissariat Energie Atomique Procédé de réalisation d’une zone d’individualisation d’un circuit intégré
CN111916370B (zh) * 2020-05-29 2023-09-05 佛山市顺德区蚬华多媒体制品有限公司 一种固晶机及其半导体器件封装方法
CN111814499B (zh) * 2020-07-17 2022-12-23 浙江晶科能源有限公司 太阳能电池花篮的识别系统和方法
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置
CN114551296B (zh) * 2022-01-28 2023-02-28 弥费科技(上海)股份有限公司 分区管理方法、装置、计算机设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6462274B1 (en) * 1998-10-31 2002-10-08 Amkor Technology, Inc. Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages
CN102222658A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126229A (ja) * 1984-07-16 1986-02-05 Oki Electric Ind Co Ltd 半導体装置の製造装置
US4595480A (en) * 1985-09-26 1986-06-17 National Semiconductor Corporation System for electroplating molded semiconductor devices
JPS63232921A (ja) * 1987-03-19 1988-09-28 Toshiba Corp 製造方法及び装置
JP2714715B2 (ja) * 1990-08-22 1998-02-16 シャープ株式会社 半導体装置の製造装置
JP3309478B2 (ja) * 1993-02-26 2002-07-29 ソニー株式会社 チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
TW530368B (en) * 2001-12-07 2003-05-01 Orient Semiconductor Elect Ltd Heat sink sheet arrangement tool of semiconductor chip and the storage frame of the heat sink sheet thereof
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
JP2005129553A (ja) * 2003-10-21 2005-05-19 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
TW200832532A (en) * 2007-01-23 2008-08-01 Advanced Semiconductor Eng Method for cutting a wafer and method for manufacturing semiconductor package by using multiple tape
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP5315186B2 (ja) * 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8263843B2 (en) * 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
JP2011146515A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp スクリーニング装置及びスクリーニング方法並びにプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6462274B1 (en) * 1998-10-31 2002-10-08 Amkor Technology, Inc. Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages
CN102222658A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法

Also Published As

Publication number Publication date
CN103545223A (zh) 2014-01-29
US20160254228A1 (en) 2016-09-01
US9362183B2 (en) 2016-06-07
KR20140009039A (ko) 2014-01-22
CN103545223B (zh) 2017-12-26
US20140017822A1 (en) 2014-01-16
CN107946203A (zh) 2018-04-20
US9847300B2 (en) 2017-12-19
JP2014022445A (ja) 2014-02-03
JP5968705B2 (ja) 2016-08-10
KR102067294B1 (ko) 2020-01-16

Similar Documents

Publication Publication Date Title
CN107946203B (zh) 制造半导体器件的方法
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
CN103021899B (zh) 半导体产品检测机及其检测方法
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
US7818085B1 (en) System for controlling the processing of an integrated circuit chip assembly line
KR20140117319A (ko) 전자 부품 반송 장치 및 전자 부품 검사 장치
KR102325824B1 (ko) 반도체 장치의 제조방법
US7698015B1 (en) Integrated back-end integrated circuit manufacturing assembly
JP2011222868A (ja) Ｌｅｄ素子検査テーピング装置。
US6730545B1 (en) Method of performing back-end manufacturing of an integrated circuit device
JP2013157626A (ja) 半導体装置の製造方法
CN107884697A (zh) 电子部件输送装置及电子部件检查装置
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP6415411B2 (ja) 半導体装置の製造方法
CN203225236U (zh) 半导体产品检测机
CN114746232B (zh) 统计数据生成方法、切割装置以及系统
EP3982221A1 (en) Coupon design system for supporting quality testing of component carriers
US6730532B1 (en) Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process
JP2001021617A (ja) 電子部品の搬送方法及び搬送装置
CN117976576A (zh) 一种半导体芯片可溯源加工方法及系统
KR100257982B1 (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치
Bergstrom Automated module fabrication
JPH05231835A (ja) 半導体装置の外観検査方法および外観検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant