KR102067294B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102067294B1
KR102067294B1 KR1020130080694A KR20130080694A KR102067294B1 KR 102067294 B1 KR102067294 B1 KR 102067294B1 KR 1020130080694 A KR1020130080694 A KR 1020130080694A KR 20130080694 A KR20130080694 A KR 20130080694A KR 102067294 B1 KR102067294 B1 KR 102067294B1
Authority
KR
South Korea
Prior art keywords
rack
lead frame
substrate
identification information
information
Prior art date
Application number
KR1020130080694A
Other languages
English (en)
Other versions
KR20140009039A (ko
Inventor
노부타카 사카이
마모루 오타케
코지 사이토
토미시 타카하시
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20140009039A publication Critical patent/KR20140009039A/ko
Application granted granted Critical
Publication of KR102067294B1 publication Critical patent/KR102067294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • General Factory Administration (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 후(後)공정 처리의 처리량을 저하시키는 일 없이, 반도체 장치의 제품 관리와 신속한 불량 해석을 행할 수 있는 기술을 제공한다.
[해결 수단] 반도체 장치(QFP)의 제조에 이용되는 복수의 기재(리드 프레임), 및 복수의 기재를 반송하는 반송 수단(랙, 로트, 스태커 등)에 각각 고유한 식별정보를 부여하고, 반송 수단의 식별정보(랙 ID)와 해당 반송 수단에 수납되는 기재의 식별정보(기재 ID)를 연결한다. 그리고, 각 제조장치의 로더부에 세팅한 반송 수단에서 기재를 꺼내서 장치의 처리부에 공급할 때, 및 처리가 완료된 기재를 장치의 언로더부의 반송 수단에 수납할 때, 반송 수단의 식별정보와 기재의 식별정보와 연결(관련성)을 조합(照合)한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히, 반도체 장치의 제조공정에서 발생한 불량의 원인을 신속하게 규명할 수 있는 반도체 제조 기술에 관한 것이다.
반도체 제조 메이커는, 반도체 장치(반도체 패키지)의 표면에 제품형명, 고객 로고 마크, 제조 코드 등의 제품정보를 표시하는 것에 의해, 해당 반도체 장치의 제품 관리나 불량 해석을 실시하고 있다.
특허 문헌 1(일본 특개 2011-66340호 공보)은, 반도체 패키지의 각 제조공정에서의 제조 조건을 해당 반도체 장치의 식별 번호와 연결해서 제조 라인의 메인서버에 저장하는 것과 함께, 상기 식별 번호에 대응하는 2차원 코드(2차원 바코드)를 해당 반도체 패키지의 표면에 각인하는 기술을 개시하고 있다. 이 기술에 의하면, 예를 들어 반도체 패키지에 불량이 발생한 경우, 해당 반도체 패키지에 각인된 2차원 코드를 판독하여, 식별 번호를 특정하고, 메인서버에 저장된 해당 반도체 패키지의 제조 조건을 추적함으로써, 반도체 패키지의 불량 해석이 가능하게 된다.
[특허 문헌 1] 일본 특개 2011-66340호 공보
여기서, 반도체 장치의 제조공정은, 전(前)공정(웨이퍼 프로세스)과, 이 전공정 후에 행해지는 후(後)공정(조립 공정, 패키징 프로세스)으로 크게 구별될 수 있다.
자세히 설명하면, 전공정은, 단결정 실리콘 등으로 이루어진 반도체 웨이퍼의 주면(집적회로 형성면)에 포토리소그래피 기술, CVD기술, 스퍼터링 기술 및 에칭 기술 등을 조합하여 집적회로를 형성하는 공정이다.
한편, 후공정은, 전공정이 완료된 반도체 웨이퍼로부터 취득한 반도체칩을 기재(基材)(리드 프레임, 배선 기판 등)에 탑재하는 공정(다이 본딩 공정; die-bonding process), 기재에 탑재된 반도체칩과 기재의 외부 단자를 도전성 부재(와이어, 돌기 전극 등)를 통해 전기적으로 접속하는 공정(본딩 공정), 반도체칩을 밀봉체(수지, 세라믹 등)로 밀봉하는 공정 등을 가지고 있다.
그리고, 본원 발명자는, 복수의 기재를 반송 수단(조립 랙, 조립 로트, 스태커 등)에 수납한 상태에서, 이러한 후공정에서의 각 공정 사이를 반송하는 것을 검토하고 있다. 그래서, 완성한 반도체 장치에 불량이 발견된 경우, 즉, 불량 해석을 행할 때에는, 사용하는 반송 수단에 관한 정보도 포함한 불량 해석(원인 규명)이 가능한 상태로 해 둘 필요가 있다.
기타 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.
본원에서 개시되는 과제를 해결하기 위한 수단 중, 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
본원의 일 실시 형태에 따른 반도체 장치의 제조 방법은,
(a) 제1 랙용 식별정보를 가지고, 해당 제1 랙용 식별정보에 연결된 서로 다른 제1 기재용 식별정보를 갖는 복수의 제1 기재가 수납된 제1 랙을 준비하는 공정과,
(b) 상기 제1 랙을 제1 후(後)공정장치의 로더부에 세팅하고, 해당 제1 랙의 랙용 식별정보를 판독하는 것으로, 해당 제1 랙 내에 포함된 복수의 제1 기재의 제1 기재용 식별정보를 취득하는 공정과,
(c) 상기 제1 후공정장치의 언로더부에 세팅된 제2 랙의 랙용 식별정보를 판독하고, 해당 제2 랙을 상기 복수의 제1 기재를 수납하기 위한 랙으로서 상위 시스템에 등록하는 공정과,
(d) 상기 (c)공정 후, 상기 제1 랙으로부터 첫번째 제1 기재를 꺼내서, 상기 제1 후공정장치의 처리부에 공급하는 공정과,
(e) 상기 (d)공정 후, 상기 첫번째 제1 기재에 제1 처리를 실시하는 공정을 가지며, 상기 (e)공정을 실시하고 있는 사이에, 상기 제1 랙으로부터 꺼낸 두번째 제1 기재의 제1 기재용 식별정보를 판독하고, 상위 시스템에 등록해 둔 해당 2번째 제1 기재의 제1 기재용 식별정보와 조합(照合)하며,
(f) 상기 (e)공정 후, 상기 첫번째 제1 기재를 상기 처리부로부터 꺼내서, 상기 제1 후공정장치의 상기 언로더부에 세팅된 제2 랙에 공급하며,
상기 처리부로부터 꺼낸 상기 첫번째 제1 기재의 기재용 식별정보를 판독하는 것으로, 상기 첫번째 제1 기재의 정보를 취득하고, 상기 첫번째 제1 기재가 상기 복수의 제1 기재 중 첫번째이면, 상기 제2 랙에 수납하고,
(g) 상기 제1 랙으로부터 모든 제1 기재가 배출된 후, 복수의 제3 기재가 수납된 제3 랙을 상기 제1 후공정장치의 로더부에 세팅한다.
상기 일실시 형태에 의하면, 제1 랙에 수납된 복수의 제1 기재와 제3 랙에 수납된 복수의 제3 기재를 연속하여 제1 후공정장치의 처리부로 공급한 경우에도, 다른 랙에 회수되어야 할 제3 기재가 제2 랙에 혼입되는 문제점을 방지할 수 있다.
이에 따라, 후공정처리의 처리량(throughput)을 저하시키는 일 없이, 반도체 장치의 제품 관리와 신속한 불량 해석을 할 수 있게 된다.
[도 1] 일실시 형태로서 QFP의 제조공정을 나타내는 전체 흐름도이다.
[도 2] QFP의 제조에 이용되는 리드 프레임의 전체 평면도이다.
[도 3] QFP의 제조에 이용되는 반도체 웨이퍼의 전체 평면도이다.
[도 4] ID 각인 공정의 개념도이다.
[도 5] 외곽선부의 표면에 2차원 코드가 각인된 리드 프레임의 전체 평면도이다.
[도 6] 2차원 코드의 각인방법의 다른 예를 나타내는 리드 프레임 전체 평면도이다.
[도 7] 다이 본딩 공정의 개념도이다.
[도 8] 칩 탑재영역의 표면에 접착제가 공급된 상태를 나타내는 리드 프레임의 전체 평면도이다.
[도 9] 칩 탑재영역의 표면에 반도체칩이 배치된 상태를 나타내는 리드 프레임의 전체 평면도이다.
[도 10] 와이어 본딩 공정의 개념도이다.
[도 11] 도 10에 이어지는 와이어 본딩 공정의 개념도이다.
[도 12] 반도체칩과 리드가 와이어에 의해 접속된 상태를 나타내는 리드 프레임의 요부 확대 평면도이다.
[도 13] 도 11에 이어지는 와이어 본딩 공정의 개념도이다.
[도 14] 도 13에 이어지는 와이어 본딩 공정의 개념도이다.
[도 15] 도 14에 이어지는 와이어 본딩 공정의 개념도이다.
[도 16] 도 15에 이어지는 와이어 본딩 공정의 개념도이다.
[도 17] 도 16에 이어지는 와이어 본딩 공정의 개념도이다.
[도 18] 반도체칩, 와이어, 칩 탑재영역, 리드의 각 일부 및 현수 리드의 각 일부가 몰드 수지로 밀봉된 상태를 나타내는 리드 프레임의 요부 확대 평면도이다.
[도 19] 타이 바가 절단된 상태를 나타내는 리드 프레임의 요부 확대 평면도이다.
[도 20] 밀봉체의 표면에 2차원 코드가 각인된 리드 프레임의 요부 확대 평면도이다.
[도 21] 밀봉체의 표면에 2차원 코드를 각인하는 방법을 나타내는 개념도로서, (a)는 리드 프레임의 반송 방향에 평행한 방향에서 본 측면도, (b)는 리드 프레임의 반송 방향에 직교하는 방향에서 본 측면도이다.
[도 22] 외장 도금 공정 후의 리드 프레임의 요부 확대 평면도이다.
[도 23] 리드 프레임의 절단 공정을 나타내는 요부 확대 평면도이다.
[도 24] 리드 성형 후의 QFP를 나타내는 단면도이다.
[도 25] 도 1에 나타내는 각 제조장치를 통솔하는 메인서버의 개략적인 구성도이다.
[도 26] 메인서버로부터의 지시를 받아, 각 제조장치를 개별적으로 컨트롤하는 제조장치의 관리서버의 개략 구성도이다.
[도 27] 제조장치의 로더 측의 개략적인 동작을 설명하는 흐름도이다.
[도 28] 제조장치의 언로더측의 개략적인 동작을 설명하는 흐름도이다.
[도 29] 동일 기재 내의 가공 처리의 개략적인 동작을 설명하는 흐름도이다.
[도 30] 메인서버에 준비되는 데이터 테이블 또는 데이터 베이스의 관리 항목을 개략적으로 나타내는 도표로서, (a)는, 제조하는 제품명과 반도체 웨이퍼의 제조 로트의 대응표, (b)는, 제조하는 반도체 웨이퍼의 제조 로트와 이를 사용가능한 기재의 대응표이다.
[도 31] (a)는, 각 반도체칩의 식별정보(칩 ID)와 반도체 웨이퍼의 제조 로트와 반도체 웨이퍼의 식별정보(웨이퍼 번호)와 반도체 웨이퍼 내의 위치 좌표와 품질 정보의 대응표, (b)은, 일련의 제조 처리의 공정과 제조장치와 제조(작업)조건의 대응표이다.
[도 32] 각 반도체칩의 제조 이력을 관리하는 대응표(데이터 베이스)이다.
[도 33] 반송 수단(여기서는 조립 랙)에 수납되는 기재의 수납(in-process)상황을 관리하는 대응표(관리 테이블)이다.
[도 34] 조립 랙의 사시도이다.
[도 35] 통합 랙의 사시도이다.
[도 36] 도 4에 이어지는 ID 각인 공정의 개념도이다.
[도 37] 도 36에 이어지는 ID 각인 공정의 개념도이다.
[도 38] 도 7에 이어지는 다이 본딩 공정의 개념도이다.
[도 39] 도 38에 이어지는 다이 본딩 공정의 개념도이다.
[도 40] 도 10에 이어지는 와이어 본딩 공정의 개념도이다.
[도 41] 도 40에 이어지는 와이어 본딩 공정의 개념도이다.
[도 42] 몰드(밀봉)공정의 개념도이다.
[도 43] 도 42에 이어지는 몰드(밀봉)공정의 개념도이다.
[도 44] 레이저 마킹 공정의 개념도이다.
[도 45] 도 44에 이어지는 레이저 마킹 공정의 개념도이다.
[도 46] 외장 도금 공정의 개념도이다.
[도 47] 도 46에 이어지는 외장 도금 공정의 개념도이다.
[도 48] 절단 성형 공정의 개념도이다.
[도 49] 도 48에 이어지는 절단 성형 공정의 개념도이다.
[도 50] (a)는 리드 성형 공정의 개념도이며, (b)는 리드 성형 후의 공정을 설명하는 개념도이다.
[도 51] 시험 공정의 개념도이다.
[도 52] 도 51에 이어지는 시험 공정의 개념도이다.
[도 53] 실시 형태 2의 효과를 설명하는 도이다.
[도 54] 실시 형태 2의 효과를 설명하는 도이다.
[도 55] (a),(b)는 도 5의 변형 예인 2차원 코드의 각인 방법을 나타내는 리드 프레임의 일부 확대 평면도이다.
[도 56] 도 5에 보여지는 코드의 변형 예를 나타내는 평면도이다.
[도 57] 도 5에 보여지는 코드의 변형 예를 나타내는 평면도이다.
[도 58] 도 5에 보여지는 코드의 변형 예를 나타내는 평면도이다.
이하, 실시 형태를 도면에 근거하여 상세히 설명한다. 또한, 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 또한, 실시 형태에서는, 특별히 필요한 경우를 제외하고, 동일 또는 같은 부분의 설명을 원칙으로서 되풀이하지 않는다. 또한, 실시 형태를 설명하는 도면에 있어서는, 구성을 알기 쉽게 하기 위해, 평면도라도 해칭을 포함하는 경우나, 단면도라도 해칭을 생략하는 경우가 있다.
(실시 형태 1)
본 실시 형태 1은, 표면 실장형 반도체 장치(반도체 패키지)의 일종인 QFP(Quad Flat Package)의 제조에 적용한 것이다. 도 1은, 이 QFP의 제조공정을 나타내는 전체 흐름도이다. 도 2는, QFP의 제조에 이용되는 기재(칩 탑재 부재)로서의 리드 프레임의 평면도이다. 도 3은, QFP의 제조에 이용되는 반도체 웨이퍼의 평면도이다. 도 25는, 도 1에 나타내는 각 제조장치를 통솔하는 메인서버의 개략 구성도이다. 도 26은, 메인서버로부터의 지시를 받아, 각 제조장치를 개별적으로 컨트롤하는 제조장치의 관리서버의 개략적인 구성도이다.
<메인서버에 대해서>
우선, 본 실시 형태 1의 메인서버(100)(메인서버(MS))에 대해 설명한다.
메인서버(100)는, 도 1에 나타내는 바와 같이, 각 제조장치(기재 ID 각인장치, 다이 본딩 장치 등)을 연결하는 것에 의해, 제조 시스템을 구축할 때, 제품이 완성되기까지의 목표(고객 납기)나, 사용하는 재료의 준비(手配)상황 등을 고려한 최적인 생산 효율이 생산 단위(조립 로트, 제조 로트, 확산 로트)마다 얻어지도록, 각 생산 공정에서 사용되는 제조장치나, 각 제조장치에서의 생산 순서(투입 타이밍)를 생산 단위마다 컨트롤하고 있다. 즉, 본 실시 형태 1의 메인서버(100)는, 디스패치(dispatch) 기능(생산 스케줄링 기능)을 갖추고 있다.
또한, 본 실시 형태 1의 메인서버(100)는, 도 25에 나타내는 바와 같이, 다양한 연산처리를 행하는 연산장치와, 제어 명령을 해독하여 연산장치로 전송하거나, 각 제조장치의 동작 타이밍 등을 제어하는 제어장치를 갖는 중앙연산 처리장치(101)를 구비하고 있다. 또한, 메인서버(100)는, 생산 관리를 위한 각 프로그램(시스템 프로그램, 생산 조정 프로그램, 통신 프로그램 등)과, 도 30(a) 내지 도 33에 나타내는 바와 같은 각 제조장치의 운전(진행)상황을 관리(파악)하고, 또한, 기억하기 위한 데이터 관리 영역(데이터 테이블)과, 생산이력을 기억하기 위한 데이터베이스를 가지며, 데이터 버스(102)를 통해 중앙연산 처리장치(101)와 연결되는 기억장치(103)도 갖추고 있다. 또한, 기억장치(103)는, 반도체 메모리나 하드 디스크 장치 등의 각 기록 매체의 조합으로 구성되고 있다.
또한, 본 실시 형태 1의 메인서버(100)는, 이 메인서버(100)의 상태를 표시하기 위한 모니터(104)와, 필요에 따라 데이터 입력을 행하기 위한 키보드(105)와, 다수의 하위 시스템(도 1에 나타내는 제조장치의 관리서버(200))와 통신을 행하기 위한 통신장치(106)와, 이를 데이터 버스(102)에 접속하기 위한 인터페이스 장치(i/O)(107)등도 갖추고 있다.
<관리서버에 대해서>
다음으로, 본 실시 형태 1의 관리서버(200)에 대해 설명한다. 우선, 관리서버(200)는, 각 제조장치에 준비(설치)되어 있다. 또한, 관리서버(200)의 기본적인 구성은, 메인서버(100)의 구성과 같다. 즉, 관리서버(200)는, 도 26에 나타내는 바와 같이, 다양한 연산 처리를 행하는 연산장치와, 제어 명령을 해독하여 연산장치로 전송하거나 각 제조장치의 동작 타이밍 등을 제어하는 제어장치를 갖는 중앙연산 처리장치(201)를 갖추고 있다. 또한, 관리서버(200)는, 생산 관리를 위한 각종 프로그램과, 각 제조장치의 운전(진행) 상황을 관리(파악)하고, 또한 기억하기 위한 데이터 관리 영역(데이터 테이블)과, 생산이력을 기억하기 위한 데이터 베이스를 가지며, 데이터 버스(202)를 통해 중앙연산 처리장치(201)와 연결되는 기억장치(203)도 갖추고 있다.
또한, 관리서버(200)는, 이 관리서버(200)의 상태를 표시하기 위한 모니터(204)와, 필요에 따라 데이터 입력을 행하기 위한 키보드(205)와, 각 기재나 부재 등에 부여된 식별정보(2차원 코드)를 판독하기 위한 리더(206)와, 제조장치의 동작(진행) 상황을 파악하기 위한 센서류(위치정보센서, ID리더기, 화상인식장치 등)(207), 상위 시스템(메인서버(100))과의 통신을 행하기 위한 통신장치(208)와, 이를 데이터 버스(202)에 접속하기 위한 인터페이스 장치(i/O)(209) 등도 갖추고 있다.
또한, 관리서버(200)에서, 이 관리서버(200)와 연결되는 제조장치에 송신되는 데이터(운전 지령, 운전 조건 등)는, 인터페이스 장치(209)를 통해 제조장치의 구동 기구로 전송된다. 또한, 전송된 상기의 데이터는, 제조장치 내 기억장치에도 전송되어 기억된다.
<리드 프레임에 대해서>
도 2에 나타내는 리드 프레임(LF)은 동(Cu) 또는 동(Cu)합금으로 이루어지고, 복수의 디바이스 영역(반도체 장치가 되는 영역)과, 복수의 디바이스 영역의 주위에 위치하는 외곽선부(8)로 이루어진다. 리드 프레임(LF)의 각 디바이스 영역은, 반도체칩을 탑재하는 부분인 칩 탑재영역(다이 패드, 칩 탑재부)(4), 칩 탑재영역(4)의 주위에 형성된 복수의 리드(외부 단자)(5), 칩 탑재영역(4)과 일체로 형성된 복수의 현수 리드(6), 리드(5) 및 현수 리드(6)의 각각과 일체로 형성된 타이 바(7)를 가지고 있다. 또한, 리드(5), 현수 리드(6) 및 타이 바(7)의 각각은, 외곽선부(8)에 의해 지지된 구조로 되어 있고, 칩 탑재영역(4)은, 현수 리드(6)를 통해 외곽선부(8)로 지지된 구조로 되어 있다.
또한, 실제의 리드 프레임은, 다수개의 칩 탑재영역(4)을 갖추고 있지만, 여기에서는 도면을 알기 쉽게 하기 위해, 2개의 칩 탑재영역(4)을 갖춘 리드 프레임(LF)을 사용하여 설명한다. 즉, 도 2에 나타내는 리드 프레임(LF)은, 2개의 반도체칩을 탑재하는 것이 가능하고, 이 리드 프레임(LF)에서 2개의 QFP가 취득된다. 또한, 본 실시 형태 1에서는, 동(Cu) 또는 동(Cu)합금으로 이루어진 리드 프레임(LF)을 이용하여 설명하지만, 예를 들면 42 알로이(alloy)와 같은 철(Fe)합금으로 이루어진 리드 프레임을 사용해도 좋다.
<반도체 웨이퍼에 대해서>
도 3에 나타내는 반도체 웨이퍼(1A)는, 전(前)공정(웨이퍼 프로세스) 및 그것에 이어서, 개편화(個片化) 공정이 완료된 후의 것이며, 복수의 반도체칩(1)으로 분할된 상태로 되어 있다. 또한, 본 실시 형태 1의 개편화 공정은, 예를 들면 다이싱 블레이드(dicing blade)를 이용하여 반도체 웨이퍼를 절단하는 다이싱 공정이다.
반도체 장치의 전공정은, 반도체 웨이퍼(1A)의 각 반도체칩(1)(개편화 전의 반도체칩)에 포토리소그래피 기술, CVD기술, 스퍼터링 기술 및 에칭 기술 등을 조합하여 집적회로를 형성하는 복수의 공정과, 각 반도체칩(1)의 주면(집적회로가 형성된 면)에 형성된 본딩 패드(2)의 표면에 프로브 침을 접촉시켜, 상기 집적회로를 구성하는 소자의 양부(良否)나 소자 간을 접속하는 배선의 도통·비도통을 판별하는 전기특성 검사공정을 포함하고 있다.
또한, 개편화 공정은, 전기특성 검사공정이 완료된 반도체 웨이퍼(1A)의 이면(주면과 반대측 면)에 다이싱 테이프를 붙이고, 이 상태에서 반도체 웨이퍼(1A)를 절단함으로써 복수의 반도체칩(1)을 취득하는 공정이다. 반도체 웨이퍼(1A)로부터 개편화된 복수의 반도체칩(1)은, 상기 다이싱 테이프에 유지된 상태에서 후공정(QFP의 제조공정)으로 반송된다.
반도체 웨이퍼(1A)로부터 개편화된 상기 복수의 반도체칩(1)의 각각에는, 전공정에서 반도체 웨이퍼(1A)의 제조 로트 번호, 반도체 웨이퍼 번호, 반도체 웨이퍼(1A) 내에서 해당 반도체칩(1)의 위치, 해당 반도체칩(1)이 양품인가 불량품인가 등의 정보를 포함하는 고유한 정보, 다시 말하면, 각 개별 정보에 관련된 칩 ID(칩 식별정보)(20)가 부여된다. 그리고, 도 3에 나타내는 반도체 웨이퍼(1A)(개편화된 복수의 반도체칩(1))가 후공정으로 반송되면, 각 반도체칩(1)의 칩 ID(20)가 상술한 메인서버(100)(메인서버(MS))에 등록된다.
즉, 도 31(a)에 나타내는 바와 같이, 전기특성 검사공정에서 행해진 품질에 관한 검사 결과가, 칩 ID(칩 식별정보, 식별정보, 식별코드), 반도체 웨이퍼의 제조 로트 번호, 제조 로트 내의 웨이퍼 번호, 및 반도체 웨이퍼 내의 위치정보와 함께 연결(관련)되어, 메인서버(MS)에 기억된다.
따라서, 메인서버(MS)를 참조함으로써, 각 반도체칩(1)이 어느 제조 로트에서 제조되고, 어느 반도체 웨이퍼(1A)의 어느 위치에 있었는가 하는 정보를 쉽게 취득할 수 있다.
다음으로, 도 1에 나타내는 전체 흐름 및 도 4 ~ 도 24를 참조하면서, 본 실시 형태 1의 QFP의 제조 방법을 공정순으로 설명한다. 또한, 상기한 바와 같이, 메인서버(MS)의 기억장치(103)에는, 제조 가공을 제조 흐름에 따라 순차적으로 진행하기 위해서, 예를 들면 도 31(b)에 나타내는 바와 같이, 제조 흐름에 따른 제조 로트별 제조공정, 각 제조공정에서 사용되는 제조장치, 및 이러한 제조장치의 작업 조건(레시피)에 관한 데이터를 관리하는 처리공정 관리테이블이 미리 준비되어 있다. 또한, 처리공정 관리테이블의 관리데이터는, 항상 최적의 생산 효율을 유지하기 위해, 다른 제품 제작과의 우선 순위 또는 개별 제조장치의 빈 상태(진척도)에 따라, 메인서버(MS)에 의한 스케줄링이 반복되므로, 기억 내용은 유동적이다.
<ID 각인(marking) 공정>
우선, 도 4(ID 각인 공정의 개념도) 및 도 5에 나타내는 바와 같이, 도 2에 나타낸 리드 프레임(LF)이 소정의 매수만큼 준비되고, 각 리드 프레임(LF)의 표면에 해당 리드 프레임(LF)을 식별하기 위한 고유한 기재 ID(제1 기재용 식별정보, 식별코드)가 부여된다. 본 실시 형태 1의 기재 ID(제1 기재용 식별정보)는, 예를 들면 각인장치(40)에서 리드 프레임(LF)의 표면에 레이저 빔을 조사함으로써 형성(각인)된다.
도 5에 나타내는 바와 같이, 상기 기재 ID는, 리드 프레임(LF)의 각각에서, 디바이스 영역의 외측에 위치하는 외곽선부(8)의 표면(상면, 주면)에 2차원 코드(30A)의 형식으로 각인된다. 즉, 준비된 리드 프레임(LF)의 매수가 100매이면, 이러한 리드 프레임(LF)의 각각에, 서로 다른 기재 ID(예를 들면 K0001, K0002, K0003,…, K0100)가 2차원 코드(30A)형식으로 각인된다.
2차원 코드(30A)는, 한 방향(예를 들면, 횡방향)으로만 정보를 갖는 1차원 코드(바코드)에 비해, 두 방향(예를 들어, 횡방향 및 종방향)으로 정보를 갖는 표시 방식의 코드이다. 또한, 백색점과 흑색점의 조합에 의한 집합체라는 점에서는 1차원 코드와 구성은 비슷하나, 2차원 코드(30A)에서는, 이들의 중간색(예:회색점)등도 더 이용될 수 있다. 즉, 색의 농담에 의해서도 형상을 구분지어 처리하기 때문에, 1차원 코드보다도 많은 정보를 취급할 수 있다. 또한, 2차원 코드(30A)는, 1차원 코드에 비해 표시 면적을 작게 할 수 있으므로, 외곽선부(8)의 폭이 좁은 리드 프레임(LF)의 표면에도 각인할 수 있다.
또한, 본 실시 형태에서는, 도 5에 나타내는 바와 같이, 3개의 모서리부에 분리 심볼(cutout symbol)이 배치된 2차원 코드에 대해 설명하지만, 이에 한정되는 것은 아니며, 도 56에 나타내는 바와 같이, 1개의 분리 심볼을 갖는 2차원 코드라도 좋다. 이에 따라 각인하는 코드의 외형 크기를 더 작게 할 수 있다.
그외, 리드 프레임(LF)의 외곽선부(8)의 면적이 충분히 넓은 경우에는, 상기한 2차원 코드(30A)에 한정되지 않고, 도 57에 나타내는 바와 같이, 1차원 코드의 형식으로 기재 ID를 각인해도 좋다. 또한, 같은 2차원 코드라도, 도 58에 나타내는 바와 같이, L자의 얼라인먼트 패턴(도 58에서 말하는 코드의 좌변과 하변에 상당)과, 점선 모양의 타이밍 셀(timing cell)(도 58에서 말하는 코드의 우변과 상변에 상당)을 배치하고, 그 안에 데이터에 상당하는 패턴을 배치한 구성으로 이루어진 코드의 형식으로 기재 ID를 각인해도 좋다. 또한, 리드 프레임(LF)의 표면에 2차원 코드(30A)를 각인할 때는, 그 후의 제조공정에서 2차원 코드(30A)가 손상되어 판독 불능이 되는 것을 막기 위해, 도 6에 나타내는 바와 같이, 리드 프레임(LF)의 외곽선부(8)의 복수 개소에 동일한 2차원 코드(30A)를 각인해도 좋다.
리드 프레임(LF)에 2차원 코드(30A)가 각인되면, 도 4에 나타내는 바와 같이, 각인장치(40)에 설치된 카메라, 리더 등의 ID리더기(50A)에 의해 각 리드 프레임(LF)의 2차원 코드(30A)가 판독된다. 그리고, 해당 2차원 코드(30A)에서 기재 ID가 판독 가능한 정도로 각인되어 있는 것이 확인된 리드 프레임(LF)은, 스태커(41)에 단적(段積)되고, 또한, 도 30(b)에 나타내는 바와 같이, 반도체 웨이퍼의 제조 로트와 연결(관련지음; link)한 다음에, 기재 ID의 리스트로서 메인서버(MS)의 기억장치(103)에 등록(기록)된다.
또한, 메인서버(MS) 내에서는, 도 30(a)에 나타내는 제품명과 이것이 조립에 적용(할당)되는 반도체 웨이퍼의 제조 로트도 관리되고 있다. 이 때문에, 이러한 등록 데이터는, 생산을 개시하는 제품(제조 로트)에 필요한 기재(리드 프레임(LF))의 조합(군)으로서, 메인서버(MS)에 의해 관리된다.
또한, 기재(리드 프레임(LF))가 불량의 디바이스 영역을 갖고 있는 경우에는, 이 불량 개소에 관한 정보에 대해서도, 메인서버(MS)에 등록해 두는 것도 가능하다. 게다가, 도 4에 나타내는 스태커(41)에도 식별코드 혹은 식별정보를 부여해 두는 것으로, 사용하는 스태커(41)와도 연결(관련지음)할 수 있고, 기재(리드 프레임(LF))가 수납되는 스태커(41)에 관한 정보도 관리할 수 있다.
그리고, 기재(리드 프레임(LF))의 등록 작업이 완료되면, 식별정보가 부여된 기재(리드 프레임(LF))는, 도 3에 나타낸 반도체 웨이퍼(1A)(개편화된 복수의 반도체칩(1))와 함께, 후공정의 최초의 공정인 다이 본딩 공정으로 반송된다.
<다이 본딩 공정>
다음으로, 본 실시 형태 1의 다이 본딩 공정(칩 마운트 공정)에 대해서 설명한다. 도 7은 다이 본딩 공정의 개념도이다. 도 27은, 관리서버를 포함하는 제조장치의 로더측의 개략적인 동작을 설명하는 흐름도이다. 도 28은, 관리서버를 포함하는 제조장치의 언로더측의 개략적인 동작을 설명하는 흐름도이다. 도 29는, 관리서버를 포함한 제조장치에서, 동일 기재 내의 가공처리의 개략적인 동작을 설명하는 흐름도이다.
도 7에 나타내는 바와 같이, 다이 본딩 장치(70)의 로더부(로더부와 처리부 사이, 로더부에서 처리부까지의 반송 경로상)에는, 다이 본딩 공정을 관리하는 서버(관리서버(70S))에 접속된 ID리더기(50B)가 설치(배치)되어 있다. 또한, 다이 본딩 장치(70)의 언로더부(처리부와 언로더부 사이, 처리부에서 언로더부까지의 반송 경로상)에는, 관리서버(70S)에 접속된 ID리더기(50C)가 설치(배포)되어 있다.
우선, 복수의 리드 프레임(LF)이 수납(단적)된 스태커(41)를 다이 본딩 장치(70)의 로더부에 세팅한다(스텝 S101). 그리고, 흡착 핸드(suction hand; 42)에 의해 1매씩 스태커(41)로부터 리드 프레임(LF)을 꺼낸다(스텝 S104). 여기서, 본 실시 형태 1에서는, 사용하는 스태커(41)의 ID관리를 행하지 않는 경우를 예로서 설명하고 있으므로, 도 27에 나타낸 스텝 S102 및 스텝 S103은 생략할 수 있다.
이어서, 스태커(41)에서 배출된 리드 프레임(LF)의 2차원 코드(30A)를 상기한 로더부의 ID리더기(50B)에 의해 판독하고, 판독한 기재 ID(K0001, K0002,…)를 관리서버(70S)에 전송한다(스텝 S105). 그리고, 판독한 기재 ID를 참조함으로써, 해당 스텝에서 제조되는 제품(제조 로트)의 제작을 위해 공급된 기재(리드 프레임(LF))로서 적격인지 여부가 판단된다(스텝 S106). 즉 메인서버(MS)에 미리 기록해 놓은, 도 30(a) 및 도 30(b)에 나타내는 데이터(대응표)와, 판독한 기재 ID를 비교하고, 생산 지시가 있는 제품명(제조 로트)에 적용할 기재인지 여부를 판정한다(스텝 S107).
그 후, 상기의 스텝에서 해당품으로 판정된 리드 프레임(LF)은, 다이 본딩 장치(70)의 처리부(로더부와 언로더부 사이의 영역)에 공급(반송)되고, 처리부 내에 세팅된다(스텝 S108). 또한, 상기의 스텝에서, 다른 기재(비해당품)로 판정된 경우는, 기재의 공급(배출, 반송)을 정지한다(스텝 S109).
다음으로, 다이 본딩 장치(70)의 처리부에 리드 프레임(LF)이 공급되면, 도 28에 나타내는 스텝 S200이 실행된다. 또한, 랙 세트의 유무를 확인(S201)하는 타이밍은, 리드 프레임(LF)이 처리부에 공급되기 전, 또는 같은 타이밍이어도 괜찮지만, 본 실시 형태 1에서는, 리드 프레임(LF)이 공급된 후에 행하는 경우에 대해 설명한다.
우선, 다이 본딩 장치(70)의 언로더부에 반송 수단이 세팅되어 있는지 여부를 확인한다. 그리고, 랙(44A)이 세팅되어 있지 않은 경우는, 언로더부에 반송 수단이 세팅된다(스텝 S202). 여기서, 반송 수단이란, 어느 공정(여기에서는, 다이 본딩 공정)이 완료된 복수매의 기재(여기에서는, 리드 프레임(LF))를 수납하고 다음 공정(여기서는, 다음 공정인 와이어 본딩 공정)으로 일괄 반송하기 위한 도구(tool)이며, 세팅 당초에는, 그 내부는 빈 상태(리드 프레임(LF)이 수납되지 않은 상태)로 되어 있다. 본 실시 형태 1에서 반송 수단(도구)의 구체적인 예는, 랙(조립 랙: assembly rack)이다.
또한, 랙(44A)의 표면(상면)에는, 해당 랙(44A)을 다른 랙과 구별하기 위한 고유한 랙 ID(랙용 식별정보)가 2차원 코드(31)의 형식으로 각인되어 있다. 여기에서는, 이 랙(44A)에 고유한 랙 ID를, R0001로 한다.
다이 본딩 장치(70)의 언로더부에 랙(44A)이 세팅되면, 그 2차원 코드(31)가 언로더부의 ID리더기(50C)에 의해 판독된다(스텝 S203). 그리고, 그 랙 ID(R0001)가 관리서버(70S)를 통해 메인서버(100)로 전달되고, 언로더측의 빈 랙으로 등록된다(스텝 S204). 이하에서는, 편의상, 1대의 랙에 수납되는 리드 프레임(LF)의 수를 3매(枚)로 한다. 즉, 랙(44A)에는, 서로 다른 기재 ID(K0001, K0002, K0003)가 부여된 3매의 리드 프레임(LF)이 수납되는 것으로 한다.
도 33에 메인서버(MS)의 기억장치(103) 내에 마련한 랙 관리 테이블의 예를 나타낸다. 도 33의 A란에 나타내는 바와 같이, 랙(44A)이 세팅된 스텝에서의 랙 관리 테이블에는, 랙 ID(R0001)와, 이 랙 ID(R0001)가 비어 있다는 정보가 기록된다. 그리고, 1매째의 리드 프레임(LF)이 다이 본딩 장치(70)의 처리부로 공급되면, 다이 본딩 처리가 행해진다(스텝 S300). 즉, 다이 본딩 장치(70)의 가공조건이 확인되는 것(스텝 S301)과 함께, 이 가공조건은 다이 본딩 장치(70) 내의 기억장치 내에 준비된다. 그리고, 동일 기재(리드 프레임(LF)) 내의 초기 위치에 가공 대상 위치가 세팅된다(스텝 S302).
그 후, 사용하는 부재(여기에서는, 접착제(9))의 준비가 행해지고(스텝 S303), 도 8에 나타내는 바와 같이, 리드 프레임(LF)의 각 칩 탑재영역(4)의 표면에 접착제(9)가 공급된다. 이때, 공급된 리드 프레임(LF)이 불량의 디바이스 영역을 가지고 있으며, 게다가, 앞의 공정(ID 각인 공정)에서 불량의 디바이스 영역에 관한 정보도 메인서버(MS)에 등록된 경우는, 양품의 디바이스 영역만을 선택하여 접착제(9)를 공급할 수 있다. 이 때문에, 재료(여기에서는, 접착제(9))의 사용량을 줄일 수 있으므로, 제조 비용을 저감할 수 있다.
다음으로, 반도체 웨이퍼(1A)에서 개편화된 반도체칩(1)이 1개씩 픽업되고, 도 9에 나타내는 바와 같이, 리드 프레임(LF)의 칩 탑재영역(다이 패드부)(4)상에 배치된다(스텝 S304). 또한, 이때에도 상기와 같이, 앞의 공정(ID 각인 공정)에서 불량의 디바이스 영역에 관한 정보도 메인서버(MS)에 등록된 경우는, 양품(良品)의 디바이스 영역만을 선택하여 반도체칩(1)을 배치할 수 있으므로, 제조수율을 향상할 수 있다.
다음으로, 반도체칩(1)의 다이 본딩 작업의 완료가 확인되면, 가공 결과가 관리서버(70S)를 통해 메인서버(MS)에 등록된다. 이 시점에서 메인서버(MS)에 등록되는 가공이력 DB의 등록상태를 도 32의 B란에 나타낸다. 즉, 칩 ID가 "K001X01Y01"의 칩은, 기재 ID가 "K0001"의 리드 프레임(LF)에서의 로케이션 "1"의 위치에, 다이 본딩 장치(ST002004)에서 가공 레시피(Re002027)에 기초하여, 배치된 것이 기록된다.
그 후, 리드 프레임(LF)에서 반도체칩이 배치된 위치가 확인된다(스텝 S307). 그리고, 동일한 리드 프레임(LF)에서, 반도체칩(1)을 더 배치할 수 있는 상태(반도체칩이 배치되어 있지 않은 디바이스 영역이 있는 상태)로 판단되면, 리드 프레임(LF)에서의 다음 가공 대상 위치(로케이션"2")로 진행되고(스텝 S308), 도 29에 나타내는 스텝 S303에서 작업(동작)이 반복된다.
한편, 상기 스텝 S307에 있어서, 동일한 리드 프레임(LF)에 대한 가공(여기에서는, 다이 본딩)이 모두 종료된 것으로 판단되면, 리드 프레임(LF)은, 장치 내의 매엽(枚葉)식 베이크로(single-wafer type bake furnace)(미도시)에 수용되고, 고온 분위기 안에서 접착제(9)의 열경화 처리가 행해진다. 이에 따라, 반도체칩(1)이 접착제(9)를 통해 리드 프레임(LF)의 칩 탑재영역(4)에 탑재되는 다이 본딩 공정은 완료된다.
또한, 반도체칩(1)이 리드 프레임(LF)의 칩 탑재영역(4)에 탑재될 때는, 도 31(a)에 나타내는 바와 같이, 미리 메인서버(MS)에 등록된 해당 반도체칩(1)의 칩 ID가 참조되며, 그 반도체칩(1)이 전(前)공정의 전기특성 검사에서 양품으로 판정되었는지 여부가 확인된다. 그리고, 그 반도체칩(1)이 불량품으로 판정되어 있는 경우, 해당 반도체칩(1)은 리드 프레임(LF)의 칩 탑재영역(4)에 탑재되지 않는다.
다음으로, 도 29에 나타내는 흐름(스텝 S300)이 완료되면, 이어서, 도 28에 나타내는 스텝 S206 이후의 처리가 진행된다. 즉, 다이 본딩 작업(스텝 S300)이 완료된 것을 확인하면, 상기 다이 본딩 처리가 완료된 1매째의 리드 프레임(LF)은, 다이 본딩 장치(70)의 처리부에서 언로더부로 반송된다(스텝 S207).
이어서, 이 리드 프레임(LF)의 2차원 코드(30A)가 언로더부의 ID리더기(50C)에 의해 판독된다(스텝 S208). 그리고, 그 기재 ID(K0001)가 관리서버(70S)를 통해 메인서버(MS)에 조회된다(스텝 S209). 그리고, 문의(조회) 결과, 이 기재 ID(K0001)가 로더부의 ID리더기(50B)에 의해 판독된 기재 ID(K0001)와 일치하는 것이 확인되면, 관리서버(70S)는, 이 리드 프레임(LF)을 랙(44A)에 수납하는 것을 허가한다(스텝 S210).
또한, 상기의 스텝 S209의 문의 결과, 로더부의 ID리더기(50B)에서 판독한 기재 ID와 일치하지 않는 것이 확인된 경우는, 이상사태(abnormal circumstance)로 판단하고, 작업은 중지된다(스텝 S212). 즉, 다이 본딩 작업은 중지되고, 에러(오류)의 내용이 모니터 장치(204)에 표시된다.
다이 본딩 공정이 완료된 리드 프레임(LF)은 랙(44A)에 수납되고(스텝 S211), 이 리드 프레임(LF)의 수납 결과가, 관리서버(70S)를 통해 메인서버(MS)에 등록된다(스텝 S213). 그 후, 랙(44A)이 가득 채워졌는지 여부가 판단되고(스텝 S214), 랙(44A)이 가득 채워져 있지 않은, 다시 말해, 이 랙(44A)에 아직 리드 프레임(LF)을 수납할 수 있다고 판단된 경우는, 도 27에 나타내는 스텝 S110 이후의 처리가 실행된다.
또한, 랙(44A)이 가득 찬, 즉, 미리 서버에 등록해 둔 이 랙(44A)에 대한 수납 예정 매수의 기재를 모두 수납한 것으로 판단된 경우는, 랙(44A)은 언로더측으로부터 꺼내지고, 그 결과(상태)가 관리서버(70S)를 통해 메인서버(MS)에 기록된다(스텝 S215).
다이 본딩 처리가 완료된 1매째의 리드 프레임(LF)이 처리부로부터 언로더부로 반송되고, 또한, 상기의 스텝 S214에서 랙(44A)이 가득 채워져 있지 않다고 판단된 경우는, 우선, 로더측의 스태커(41)의 수납 상황이 확인되고(스텝 S110), 이 스태커(41) 내에 리드 프레임(LF)의 잔량이 있다고 판단되면, 도 27에 나타내는 스텝 S104 이후가 다시 실행된다. 즉, 2매째의 리드 프레임(LF)이 처리부로 공급된다. 그리고, 2매째의 리드 프레임(LF)에 대해, 도 8 및 도 9에 나타낸 다이 본딩 처리가 행해진다.
그 후, 다이 본딩 처리가 완료된 2매째의 리드 프레임(LF)은, 언로더부로 반송되고, 그 2차원 코드(30A)가 ID리더기(50C)에 의해 판독된다. 그리고, 그 기재 ID(K0002)가 로더부의 ID리더기(50B)에 의해 판독된 기재 ID(K0002)와 일치하는 것이 확인되면, 관리서버(70S)는, 이 리드 프레임(LF)을 랙(44A)에 수납하는 것을 허가한다.
또한, 2매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송되면, 상기한 확인 작업을 행한 다음, 이와 엇갈려서 3매째의 리드 프레임(LF)이 처리부에 공급되고, 3매째의 리드 프레임(LF)에 대해, 도 8 및 도 9에 나타낸 다이 본딩 처리가 행해진다. 그 후, 다이 본딩 처리가 완료된 3매째의 리드 프레임(LF)은 1매째 및 2매째의 리드 프레임(LF)과 같은 처리를 거쳐 랙(44A)에 수납된다.
이렇게 해서, 다이 본딩 처리가 완료된 3매의 리드 프레임(LF)이 모두 랙(44A)에 수납되면, 랙(44A)이 꺼내지고(스텝 S215), 그 정보가 관리서버(70S)를 통해 메인서버(MS)에 전송된다. 이어서, 메인서버(MS)는, 미리 취득해 둔 랙(44A)의 랙 ID(R0001)와, 이 랙(44A)에 수납된 3매의 리드 프레임(LF)의 기재 ID(K0001, K0002, K0003)를 관련(연결)지어 등록한다.
즉, 도 33의 B란에 나타내는 바와 같이, R0001이라는 랙 ID를 갖는 랙(44A)의 내부에, K0001, K0002, K0003이라는 기재 ID를 갖는 3매의 리드 프레임(LF)이 수납되었다는 정보가 메인서버(MS)에 등록된다. 그 후, 이 랙(44A)은, 다음 공정인 와이어 본딩 공정으로 반송된다.
도시하지 않았지만, 상기 3매의 리드 프레임(LF)이 수납된 랙(44A)은 다음 공정으로 반송되면, 다이 본딩 장치(70)의 언로더부에 새로운 랙(44C)이 세팅된다. 그리고, 이 랙(44C)의 2차원 코드(31)가 언로더부의 ID리더기(50C)에 의해 판독되고, 그 랙 ID가 관리서버(70S)로 전송된다. 이 랙(44C)은, 상기 기재 ID(K0001, K0002, K0003)가 부여된 3매의 리드 프레임(LF)에 이어서 로더부의 스태커(41)로부터 꺼낸 다른 3매의 리드 프레임(LF)이 수납되는 랙이다. 이 랙(44C)의 랙 ID는 R0003이며, 그 내부에 수납되는 3매의 리드 프레임(LF)의 기재 ID는 K0004, K0005, K0006이 예정된다.
이 시점의 랙 관리 테이블의 등록상태를 도 33의 C란에 나타낸다. 즉, 랙(44A)(R0001) 및 랙(44C)(R0003)가 다이 본딩 공정(S0002) 처리중에 있으며, 또한, 랙(44A)(R0001)에는 리드 프레임(LF)(K0001, K0002, K0003)이 존재하고, 랙(44C)(R0003)은 비어 있다(empty)는 정보가 관리되고 있다.
또한, 이러한 일련의 다이 본딩 작업은, 도 27의 스텝 S110에서, 반송 수단(스태커(41))의 빔(empty)이 확인될 때까지 계속되고, 스태커(41)가 비었다고 판단된 경우는, 다음 스텝 S111의 꺼내는 작업(스태커(41)의 교환)이 실행된다. 즉, 로더부에 리드 프레임(LF)의 보급이 행해진다.
또한, 도시하지는 않았지만, 이 교환 작업에서, 앞의 품종과 같은 품종의 생산이 중단되는 경우는, 처리중인 작업이 완료된 기재(리드 프레임(LF))을 언로더측의 반송 수단(랙(44A))에 수납하고, 이 반송 수단을 다음 공정으로 반송한다. 또한, 새로운 스태커(41)로부터 공급된 리드 프레임(LF)의 기재 ID가 동일 품종(같은 제조 로트)라고 판단되면, 도 27의 스텝 S108 이후의 처리가 반복된다.
또한, 계속해서 가공하는 것이 불가능한 기재 ID(리드 프레임(LF))가 검출된 경우, 혹은 메인서버(MS)의 지시(계획)에 없는 기재 ID가 검출된 경우는, 도 27의 스텝 S107에서 이상으로 검출되고, 작업이 중지되는 것(스텝 S109)과 함께, 오류가 모니터(204)에 표시된다.
또한, 본 다이 본딩 공정에서 가공이력은, 예를 들면 도 32의 B란에 나타내는 바와 같이, 칩 ID, 기재 ID, 접착제(9) 등의 재료로 붙인 재료 ID, 다이 본딩 장치(70)에 붙인 가공 스테이션의 ID, 다이 본딩 장치(70)의 가공조건(가공 레시피)의 ID, 기재(리드 프레임(LF))내에서의 로케이션 정보, 나아가서는, 가공 시간에 관한 보고서 등과 함께, 메인서버(MS)의 기억장치(103) 내에서의 가공이력용 데이터베이스에 기록된다.
<와이어 본딩 공정>
도 10은, 와이어 본딩 공정의 개념도이다. 와이어 본딩 장치(71)의 로더부에는, 와이어 본딩 공정을 관리하는 서버(관리서버(71S))에 접속된 ID리더기(50D)가 설치되어 있다. 또한, 와이어 본딩 장치(71)의 언로더부에는, 관리서버(71S)에 접속된 ID리더기(50E)가 설치되어 있다.
와이어 본딩 공정으로 반송된 랙(44A)이 와이어 본딩 장치(71)의 로더부에 세팅되면(스텝 S101), 랙(44A)의 2차원 코드(31)가 로더부의 ID리더기(50D)에 의해 판독되고(스텝 S102), 그 랙 ID(R0001)가 관리서버(71S)로 전송된다(스텝 S103).
이어서, 관리서버(71S)는, 그 상위 시스템인 메인서버(MS)에 대해, R0001이라는 랙 ID가 부여된 랙(44A)에 관한 정보를 요구한다. 그러면, 메인서버(MS)는, 관리서버(71S)로부터의 요구를 분석하고, 이 와이어 본딩 장치(71)에 부과하고 있는 생산 계획과 비교하며, 본 랙(44A)의 수납은, 이 와이어 본딩 장치(71)의 생산 계획에 따른 것임을 판단한다.
그리고, 해당 랙(44A)의 내부에 기재 ID(K0001, K0002, K0003)가 부여된 3매의 리드 프레임(LF)이 수납되어 있다는 정보를 관리서버(71S)로 전송한다. 이 때, 메인서버(MS)는, 랙(44A)(R0001)이 새로운 공정을 작업중(처리중)이라고 판단하고, 랙(44A)(R0001)의 작업중 공정 코드를 다이 본딩 공정(S0002)으로부터 와이어 본딩 공정(S0003)으로 갱신한다.
다음으로, 도 11에 나타내는 바와 같이, 로더부에 설치된 랙(44A)의 내부에서 1매째의 리드 프레임(LF)이 꺼내진다(스텝 S104). 이어서, 이 리드 프레임(LF)의 2차원 코드(30A)가 로더부의 ID리더기(50D)에 의해 판독되어(스텝 S105), 그 기재 ID(K0001)가 관리서버(71S)에 전송된다(스텝 S106).
다음으로, 관리서버(71S)는, 이 기재 ID(K0001)와 랙(44A)의 랙 ID(R0001)의 연결(관련성)을 조회하고, 이 리드 프레임(LF)이 랙(44A)에서 꺼낸 것임을 확인한 후(스텝 S107), 이 리드 프레임(LF)이 와이어 본딩 장치(71)의 처리부에 공급되는 것을 허가한다.
다음으로, 1매째의 리드 프레임(LF)이 와이어 본딩 장치(71)의 처리부로 공급된다(스텝 S108). 또한, 처리가 불가능한 기재 ID(리드 프레임(LF))가 검출된 경우는 이상으로 검출되어, 작업이 중지되는 것(스텝 S109)과 함께, 오류의 내용이 모니터 장치(204)에 표시된다.
한편, 와이어 본딩 장치(71)의 언로더부에서의 랙의 유무(준비 상황)가 확인되고(스텝 S201), 랙이 아직 세팅되지 않은 경우는, 와이어 본딩 장치(71)의 언로더부에 랙(44B)이 세팅된다(스텝 S202). 그리고, 랙(44B)의 2차원 코드(31)가 언로더부의 ID리더기(50E)에 의해 판독되고(스텝 S203), 그 랙 ID(R0002)가 관리서버(71S)에 전송된다(스텝 S204).
그리고, 관리서버(71S)는, 그 상위 시스템인 메인서버(MS)에 대해, "R0002"라는 랙 ID가 부여된 랙(44B)에 관한 정보를 요구한다. 이 때, 랙(44B)이 미사용된 경우는, 내부가 빈 상태(리드 프레임(LF)이 수납되어 있지 않은 상태)라는 정보가 메인서버(MS) 내에 생성되고, 이 정보가 메인서버(MS)부터 관리서버(71S)로 전송된다.
그리고, 메인서버(MS)는, 로더부의 랙(44A)에 수납된 3매의 리드 프레임(LF)의 기재 ID(K0001, K0002, K0003)와, 언로더부의 랙(44B)의 랙 ID(R0002)를 연결하고, 언로더부의 랙(44B)을 기재 ID(K0001, K0002, K0003)가 부여된 3매의 리드 프레임(LF)을 수납하는 랙으로 등록하고, 그 정보를 관리서버(71S)로 전송한다.
이 시점의 랙 관리 테이블의 등록상태를, 도 33의 D란에 나타낸다. 즉, 랙(44A)(R0001) 및 랙(44B)(R0002)이 와이어 본딩 공정(S0003) 작업중에 있고, 또한, 랙(44A)(R0001)에는 리드 프레임(LF)(K0001, K0002, K0003)이 존재하며, 랙(44A)(R0001) 내의 각 리드 프레임(LF)은 랙(44B)(R0002)에 수납될 예정이며, 또한, 랙(44B)(R0002)은 비어 있다(empty)는 정보가 관리되고 있다.
상기한 바와 같이, 랙(44A), 랙(44B)의 상관 관계로 이루어진 관리 정보의 할당(allocation)이 종료하면, 도 12(리드 프레임(LF)의 일부를 확대해서 나타낸 평면도)에 나타내는 바와 같이, 예를 들면 열과 초음파 진동을 이용한 볼 본딩(ball-bonding) 방식에 의해, 이 리드 프레임(LF)에 탑재된 반도체칩(1)의 본딩 패드(2)와 리드(5)가 금(Au) 등으로 이루어진 와이어(도전성 부재)(3)에 의해서 전기적으로 접속된다.
이때, 앞의 공정(다이 본딩 공정)에서, 불량의 반도체칩을 기재에 탑재하고, 또한, 앞의 공정(다이 본딩 공정)에서 이 정보(불량의 반도체칩이 탑재되어 있는 정보)를 메인서버(MS)에 기록한 경우는, 양품의 반도체칩이 탑재된 디바이스 영역만을 선택하여 와이어 본딩 공정을 행할 수 있다. 이에 따라, 재료(여기에서는, 와이어)의 사용량을 감소가능하므로, 제조 비용을 저감할 수 있다.
또한, 다이 본딩 공정에서 변형 예와 마찬가지로, 와이어 본딩 장치(71)의 언로더부에서의 랙의 유무(준비 상황)의 확인은, 처리부에 기재(리드 프레임(LF))가 공급되기 전에 행해도 좋다.
여기에서, 본 실시 형태 1에서의 와이어 본딩 공정의 세부 사항을 이하에 설명한다. 우선, 와이어 본딩 장치(71)의 가공조건(가공 레시피)이 확인되는 것과 함께, 이 가공조건은 와이어 본딩 장치(71) 내의 기억장치에 다운로드된다(스텝 S301). 그리고, 기재(리드 프레임(LF)) 내의 초기 위치에 가공 대상 위치가 세팅된다(스텝 S302). 다음으로, 사용하는 와이어 등의 준비가 행해진(스텝 S303) 후, 와이어 본딩 작업이 행해진다(스텝 S304). 그리고, 첫번째 반도체칩(1)의 와이어 본딩 작업의 완료가 확인되면, 가공 결과가 관리서버(70S)를 통해 메인서버(MS)에 등록된다(스텝 S305).
이 시점의 메인서버(MS)에 등록되는 가공이력 DB의 등록상태를, 도 32의 C란에 나타낸다. 즉, 칩 ID가 "K001X01Y01"의 칩은, 기재 ID(K0001)의 리드 프레임(LF)에 마련된 복수의 디바이스 영역에서의 로케이션"1"의 위치에서, 와이어 본딩 장치(ST003005)에서 가공 레시피(Re003031)에 기초하여, 와이어 본딩 가공된 것이 기록된다(스텝 S306).
그 후, 리드 프레임(LF)에서의 다른 와이어 본딩 개소가 확인되고, 동일한 리드 프레임(LF)에 대해 와이어 본딩 작업이 더 필요하다고 판단되면(스텝 S307), 와이어 본딩의 리드 프레임(LF)에서의 가공 대상 위치가, 다음 위치(리드 프레임(LF)내의 로케이션"2")로 진행된다(스텝 S308). 그 후, 도 29의 스텝 S303 이후의 작업(동작)이 반복된다.
또한, 상기의 스텝 S307에서, 리드 프레임(LF)에 대한 와이어 본딩 작업이 모두 종료한 것으로 판단되면, 와이어 본딩 작업은 완료된다. 그리고, 일련의 다이 본딩 작업이 완료되면, 계속해서 도 28의 스텝 S206 이후의 처리가 이어진다. 즉, 동일한 리드 프레임(LF)에 대한 와이어 본딩 작업이 완료된 것이 확인되면, 도 14에 나타내는 바와 같이, 와이어 본딩 처리가 완료된 1매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송된다.
그리고, 1매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송되면, 도 14에 나타내는 바와 같이, 그 2차원 코드(30A)가 언로더부의 ID리더기(50E)에 의해 판독되고(스텝 S208), 그 기재 ID(K0001)가 관리서버(71S)에 조회된다(스텝 S209).
그리고, 문의(조회) 결과, 이 기재 ID(K0001)가 로더부의 ID리더기(50D)에 의해 판독된 1매째의 리드 프레임(LF)의 기재 ID(K0001)와 일치하는 것이 확인되면, 관리서버(71S)는 이 리드 프레임(LF)이 랙(44B)에 수납되는 것을 허가한다(스텝 S210).
여기에서, 상기 스텝 S209의 문의 결과, 로더부의 ID리더기(50B)에서 판독된 기재 ID와 일치하지 않는 것이 확인된 경우는, 이상사태로 판단하고, 작업이 중단된다(스텝 S212). 즉, 와이어 본딩 작업이 중단되고, 오류의 내용이 모니터 장치(204)에 표시된다.
상기 스텝 S209에서 허가된 리드 프레임(LF)은, 그 후, 도 14에 나타내는 바와 같이, 랙(44B)에 수납된다(스텝 S211).
다음으로, 관리서버(71S)는, 1매째의 리드 프레임(LF)의 기재 ID(K0001)와 랙(44A)의 랙 ID(R0001)의 연결(link)을 해제하는 것과 함께, 1매째의 리드 프레임(LF)의 기재 ID(K0001)와 랙(44B)의 랙 ID(R0002)를 연결하고, 그 정보를 메인서버(MS)로 전송한다(스텝 S213).
그 후, 랙(44B)이 가득 채워졌는지(full) 여부가 판단되고(스텝 S214), 가득 채워져 있지 않은 경우, 다시 말하면, 이 랙(44B)에 아직 리드 프레임(LF)을 수납할 수 있다고 판단된 경우는, 도 27에 나타낸 스텝 S110 이후의 처리가 실행된다. 또한, 랙(44B)이 가득 채워졌다고 판단된 경우는, 랙(44B)은 언로더측으로부터 꺼내고, 이 결과(상태)가 관리서버(71S)를 통해 메인서버(MS)에 기록된다(스텝 S215).
와이어 본딩 작업이 완료된 1매째의 리드 프레임(LF)이 와이어 본딩 장치(71)의 처리부에서 언로더부로 반송되고, 또한, 랙(44B)이 가득 채워져 있지 않다고 판단된 경우는, 로더측의 랙(44A)의 수납 상황이 확인된다(스텝 S110). 그리고, 랙(44A) 내에 리드 프레임(LF)의 잔량이 있다고 판단되면, 도 27에 나타낸 스텝 S104 이후가 다시 실행되고, 랙(44A)에서 2매째의 리드 프레임(LF)이 처리부로 공급된다. 그리고, 2매째의 리드 프레임(LF)에 대해서, 도 12에서 나타낸 와이어 본딩 작업이 행해진다.
이상의 설명을 요약하면, 1매째의 리드 프레임(LF)이 처리부로 공급되면, 도 13에 나타내는 바와 같이, 로더부에 설치된 랙(44A)의 내부에서 2매째의 리드 프레임(LF)을 꺼낸다. 그리고, 2매째의 리드 프레임(LF)의 2차원 코드(30A)가 로더부의 ID리더기(50D)에 의해 판독되고, 그 기재 ID(K0002)가 관리서버(71S)로 전송된다. 다음으로, 관리서버(71S)는, 이 기재 ID(K0002)와 랙(44A)의 랙 ID(R0001)의 관련성을 조회하고, 이 리드 프레임(LF)이 랙(44A)에서 꺼낸 것임을 확인한 후, 이 리드 프레임(LF)이 처리부로 공급되는 것을 허가한다.
한편, 2매째의 리드 프레임(LF)이 처리부로 공급되면, 도 14에 나타내는 바와 같이, 로더부에 설치된 랙(44A)의 내부에서 3매째의 리드 프레임(LF)을 꺼낸다. 이어서, 3매째의 리드 프레임(LF)의 2차원 코드(30A)가 로더부의 ID리더기(50D)에 의해 판독되고, 그 기재 ID(K0003)가 관리서버(71S)에 전송된다.
다음으로, 관리서버(71S)는, 이 기재 ID(K0003)와 랙(44A)의 랙 ID(R0001)의 관련성(연결관계)을 조회하고, 이 리드 프레임(LF)이 랙(44A)으로부터 꺼낸 것임을 확인한 후, 이 리드 프레임(LF)이 처리부에 공급되는 것을 허가한다.
다음으로, 도 15에 나타내는 바와 같이, 와이어 본딩 처리가 완료된 2매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송되면, 이와 엇갈려서 3매째의 리드 프레임(LF)이 처리부로 공급된다. 그리고, 3매째의 리드 프레임(LF)에 대해, 표 12에 나타낸 와이어 본딩 처리가 행해진다.
또한, 2매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송되면, 도 15에 나타내는 바와 같이, 그 2차원 코드(30A)가 언로더부의 ID리더기(50E)에 의해 판독되고, 그 기재 ID(K0002)가 관리서버(71S)로 전송된다. 그리고, 이 기재 ID(K0002)가 로더부의 ID리더기(50D)에 의해 판독된 2째매의 리드 프레임(LF)의 기재 ID(K0002)와 일치하는 것이 확인되면, 관리서버(71S)는, 이 리드 프레임(LF)이 랙(44B)에 수납되는 것을 허가한다. 이에 따라, 도 16에 나타내는 바와 같이, 2매째의 리드 프레임(LF)이 랙(44B)에 수납된다.
다음으로, 관리서버(71S)는, 2매째의 리드 프레임(LF)의 기재 ID(K0002)와 랙(44A)의 랙 ID(R0001)의 연결(관련성; link)을 해제하는 것과 함께, 2매째의 리드 프레임(LF)의 기재 ID(K0002)와 랙(44B)의 랙 ID(R0002)를 연결하고, 그 정보를 메인서버(MS)에 전송한다.
한편, 랙(44A)으로부터 꺼낸 3매째의 리드 프레임(LF)이 처리부에 공급되고, 랙(44A)의 내부가 빈 상태가 되면, 와이어 본딩 장치(71)의 로더부에서 랙(44A)을 제거하고, 새로운 랙(44C)이 로더부에 세팅된다.
이어서, 이 랙(44C)의 2차원 코드(31)가 로더부의 ID리더기(50D)에 의해 판독되고, 그 랙 ID(R0003)가 관리서버(71S)로 전송된다.
다음으로, 관리서버(71S)는 그 상위 시스템인 메인서버(MS)에 대해, R0003이라는 랙 ID가 부여된 랙(44C)에 관한 정보를 요구한다. 그러면, 해당 랙(44C)의 내부에 기재 ID(K0004, K0005, K0006)가 부여된 3매의 리드 프레임(LF)이 수납되어 있다는 정보가 메인서버(MS)로부터 관리서버(71S)로 전송된다.
다음으로, 도 16에 나타내는 바와 같이, 랙(44C)으로부터 1매째의 리드 프레임(LF)(기재 ID가 "K0004")이 꺼내지고, 한편, 와이어 본딩 처리가 완료된 3매째의 리드 프레임(LF)(기재 ID가 "K0003")은 처리부로부터 꺼낸다.
여기에서, 본 실시 형태 1에서와 같이, 식별정보(여기에서는, 2차원 코드)를 적용(채용)하지 않은 경우에 있어서, 로더부에 세팅된 반송 수단(여기에서는, 랙(44A))으로부터 배출된 모든 기재("K0001"~"K0003")가 언로더부에 세팅된 반송 수단(여기에서는, 랙(44B))에 회수되기 전에, 새로운 반송 수단(여기에서는, 랙(44C))을 로더부에 세팅하고, 또한, 이 반송 수단으로부터 새로운 기재(여기에서는, "K0004")를 배출(공급)하면, 이 새로운 기재(여기에서는, "K0004")까지도 이미 언로더부에 세팅되어 있는 반송 수단(여기에서는, 랙(44B))으로 수납(혼입)할 우려가 있다.
만약, 랙 단위로 관리하는, 다시 말해, 사용하는 랙과, 이 랙에 수납하는 기재를 연결(link)하는 경우는, 다른 랙에 수납되어야 할 기재가 혼입하지 않도록 할 필요가 있다. 예를 들어, 로더부에 세팅된 반송 수단(여기에서는, 랙(44A))으로부터 배출된 모든 기재("K0001"~"K0003")가 언로더부로 세팅된 반송 수단(여기에서는, 랙(44B))에 회수된 것을 확인할 때까지는, 로더부에 새로운 반송 수단(여기에서는, 랙(44C))을 로더부로 세팅하지 않거나, 혹은, 세팅한다고 해도, 이 새로운 반송 수단으로부터의 기재의 배출(공급)은 행하지 않는 것이 바람직하다.
그러나, 상기한 바와 같은 대책 수단에서는, 대상이 되는 공정(여기에서는, 와이어 본딩 공정)의 처리량(throughput)이 저하해 버린다.
이에 대해, 본 실시 형태 1에서는, 사용하는 부재(여기에는, 적어도 기재와 랙)에 식별정보(2차원 코드)를 부여해 두고, 이 식별정보에 의해 진행 상황을 관리(감시)하고 있다. 그래서, 모든 기재("K0001"~"K0003")가 반송 수단(여기에서는, 랙(44B))에 회수되기 전에, 새로운 기재(여기에서는 "K0004")를 장치 내에 공급한다고 해도, 이 공급된 새로운 기재의 다른 반송 수단으로의 혼입을 막을 수 있다.
또한, 랙 단위로 관리하지 않는, 다시 말해, 도 30(b)에 나타내는 바와 같이, 기재에 의해 회수되는 랙이 다르게 되어 있다고 하더라도, 같은 제조 로트에 할당된 기재이면, 다른 랙(여기에서는, 랙(44D))에 회수될 예정의 기재가, 다른 랙(여기에서는, 랙(44B))에 수납(회수, 혼입)되어도 좋다.
다음으로, 와이어 본딩 처리가 완료된 3매째의 리드 프레임(LF)이 처리부에서 언로더부로 반송되면, 그 2차원 코드(30A)가 언로더부의 ID리더기(50E)에 의해 판독되고, 그 기재 ID(K0003)가 로더부의 ID리더기(50D)에 의해 판독된 3매째의 리드 프레임(LF)의 기재 ID(K0003)와 일치하는 것이 확인되면, 3매째의 리드 프레임(LF)이 랙(44B)에 수납된다.
다음으로, 관리서버(71S)는, 3매째의 리드 프레임(LF)의 기재 ID(K0003)와 랙(44A)의 랙 ID(R0001)의 연결을 해제하는 것과 함께, 3매째의 리드 프레임(LF)의 기재 ID(K0003)와 랙(44B)의 랙 ID(R0002)를 연결하고, 그 정보를 메인서버(MS)에 전송한다.
그러면, 메인서버(MS)는, 랙(44B)의 랙 ID(R0002)와, 이 랙(44B)에 수납된 3매의 리드 프레임(LF)의 기재 ID(K0001, K0002, K0003)를 연결하여 등록한다. 즉, 도 33의 E란에 나타내는 바와 같이, R0002라는 랙 ID를 갖는 랙(44B)의 내부에, K0001, K0002, K0003이라는 기재 ID를 갖는 3매의 리드 프레임(LF)이 수납되었다는 정보가 메인서버(MS)에 등록된다.
또한, 관리서버(71S)는 랙(44B)의 수용 상황을 확인하고, 랙(44B)이 가득 채워진, 즉, 미리 서버에 등록해 둔 이 랙(44B)에 대한 수납 예정 매수의 기재를 모두 수납한 것으로 판단했을 경우는, 이 랙(44B)을 언로더부에서 꺼내고, 이 꺼낸 상황을 관리서버(71S)를 통해 메인서버(MS)에 기록한다.
한편, 로더부에 설치된 랙(44C)의 내부에서 1매째의 리드 프레임(LF)을 꺼내면, 그 2차원 코드(30A)가 로더부의 ID리더기(50D)에 의해 판독되고, 그 기재 ID(K0004)가 관리서버(71S)로 전송된다. 다음으로, 관리서버(71S)는 이 기재 ID(K0004)와 랙(44C)의 랙 ID(R0003)의 관련성을 조회하고, 이 리드 프레임(LF)이 랙(44C)으로부터 꺼낸 것임을 확인한 후, 처리부에 공급되는 것을 허가한다.
다음으로, 도 17에 나타내는 바와 같이, 기재 ID(K0001, K0002, K0003)를 갖는 3매의 리드 프레임(LF)이 수납된 랙(44B)이 와이어 본딩 장치(71)의 언로더부로부터 제거되고, 다음 공정인 몰드 공정으로 반송되면, 새로운 빈 랙(44D)이 언로더부에 세팅된다.
이어서, 랙(44D)의 2차원 코드(31)가 언로더부의 ID리더기(50E)에 의해 판독되고, 그 랙 ID(R0004)가 관리서버(71S)로 전송된다.
다음으로, 관리서버(71S)는 메인서버(MS)에 대해, R0004라는 랙 ID가 부여된 랙(44D)에 관한 정보를 요구한다. 그러면, 해당 랙(44D)의 내부가 빈 상태로 있다는 정보가 메인서버(MS)로부터 관리서버(71S)에 전송된다.
다음으로, 메인서버(MS)는, 로더부의 랙(44C)에 수납된 3매의 리드 프레임(LF)의 기재 ID(K0004, K0005, K0006)와, 언로더부의 랙(44D)의 랙 ID(R0004)를 연결하고, 언로더부의 랙(44D)을 기재 ID(K0004, K0005, K0006)가 부여된 3매의 리드 프레임(LF)을 수납하는 랙으로 등록하고, 그 정보를 관리서버(71S)에 전송한다.
이 시점의 랙 관리 테이블의 등록상태를 도 33의 E란에 나타낸다. 즉, 랙(44A)(R0001)은 빈 상태에서 다시 이용 가능하게 되고 있고, 랙(44B)(R0002)은 와이어 본딩 공정에서의 작업이 종료되고 있으며, 또한, 랙(44C)(R0003)과 랙(44D)(R0004)은 와이어 본딩 공정 작업중에 있다는 정보가 관리되고 있다. 이 때, 랙(44C)(R0003)에는 리드 프레임(LF)(K0004, K0005, K0006)이 존재하고, 랙(44C)(R0003) 내의 리드 프레임(LF)은, 랙(44D)(R0004)에 수납될 예정이며, 또한, 랙(44D)(R0004)은 빈 상태로 있다는 정보도 관리되고 있다.
도시하지는 않았지만, 그 후, 로더부의 랙(44C)으로부터 1매씩 꺼낸 3매의 리드 프레임(LF)에 대해, 상술한 랙(44A)에서 꺼낸 3매의 리드 프레임(LF)과 같이 와이어 본딩 처리가 순차적으로 행해진다. 그리고, 와이어 본딩 처리가 완료된 리드 프레임(LF)은 순차적으로 언로더부로 반송되고, 그 기재 ID가 로더부에서 판독된 해당 리드 프레임(LF)의 기재 ID와 일치하는 것이 확인되면, 랙(44D)에 수납된다.
<몰드(밀봉)공정>
도시하지는 않았지만, 기재 ID(K0001, K0002, K0003)를 갖는 3매의 리드 프레임(LF)이 수납된 랙(44B)이 몰드 공정의 로더부에 세팅되면, 상술한 와이어 본딩 공정과 같은 방법으로 랙(44B)의 2차원 코드(31)가 판독된다. 그리고, 해당 랙(44B)의 내부에 수납되어 있는 3매의 리드 프레임(LF)의 기재 ID(K0001, K0002, K0003)가 확인되면, 랙(44B)의 내부로부터 1매째의 리드 프레임(LF)을 꺼낸다.
다음으로, 상술한 와이어 본딩 공정과 같은 방법으로 이 리드 프레임(LF)의 2차원 코드(30A)가 판독되고, 이 리드 프레임(LF)이 랙(44B)에서 꺼낸 것임이 확인되면, 몰드 장치의 처리부에서, 이 리드 프레임(LF)에 대한 몰드 처리가 행해진다.
또한, 도시하지는 않았지만, 몰드 공정의 언로더부에는, 새로운 빈 랙(44E)이 세팅된다. 그리고, 상술한 와이어 본딩 공정과 같은 방법으로 이 랙(44E)의 2차원 코드(31)가 판독되고, 그 랙 ID(R0005)가 몰드 장치의 관리서버로 전송된다.
그러면, 메인서버(MS)는 로더부의 랙(44B)에 수납되어 있는 3매의 리드 프레임(LF)의 기재 ID(K0001, K0002, K0003)와, 언로더부의 랙(44E)의 랙 ID(R0005)를 연결하고, 언로더부의 랙(44E)을 기재 ID(K0001, K0002, K0003)가 부여된 3매의 리드 프레임(LF)을 수납한 랙으로서 등록한다.
1매째의 리드 프레임(LF)이 몰드 장치의 처리부로 반송되면, 도 18에 나타내는 바와 같이, 반도체칩(1), 와이어(3), 칩 탑재영역(4), 리드(5)의 각 일부(이너 리드: inner lead) 및 현수 리드(suspension lead: 6)의 각 일부가 수지(몰드 수지)로 밀봉되고, 밀봉체(수지 밀봉체)(10)가 형성된다. 이때, 리드 프레임(LF)의 외곽선부(8)에 형성된 2차원 코드(30A)는, 밀봉체(10)의 외부에 노출되어 있다.
<타이 바 절단 공정>
다음으로, 도 19에 나타내는 바와 같이, 밀봉체(10)의 외부에 노출된 리드 프레임(LF)의 타이 바(7)가 절단되고, 각 리드(아우터 리드: outer lead)(5)가 각각 전기적으로 분리된다. 또한, 타이 바(7)는 앞의 수지 밀봉 공정에서 밀봉체(10)가 형성되는 영역의 외측으로 수지가 새어나가지 않게 하기 위한 부재이다.
다음으로, 1매째의 리드 프레임(LF)은 매엽식 베이크로에 수용되고, 밀봉체(10)를 구성하는 수지의 경화 처리가 행해진 후, 몰드 공정의 언로더부에 세팅된 랙(44E)에 수납된다.
1매째의 리드 프레임(LF)이 랙(44E)에 수납될 때는, 상술한 와이어 본딩 공정과 같이, 그 2차원 코드(30A)가 언로더부에서 판독되고, 그 기재 ID(K0001)와 로더부에서 판독된 해당 리드 프레임(LF)의 기재 ID(K0001)가 조합(照合: 대조하여 확인함)된다.
다음으로, 몰드 공정의 관리서버는, 1매째의 리드 프레임(LF)의 기재 ID(K0001)와 랙(44B)의 랙 ID(R0002)의 연결(관련성)을 해제하는 것과 함께, 1매째의 리드 프레임(LF)의 기재 ID(K0001)와 랙(44E)의 랙 ID(R0005)를 연결하고, 그 정보를 메인서버(MS)에 전송한다.
이어서, 로더부의 랙(44B)에서 2매째 및 3매째의 리드 프레임(LF)이 순차적으로 꺼내지고, 상술한 몰드 처리 및 타이 바 절단 처리를 거친 후, 언로더부의 랙(44E)에 수납된다. 그 후, 기재 ID(K0001, K0002, K0003)를 갖는 3매의 리드 프레임(LF)이 수납된 랙(44E)은 다음 공정인 레이저 마킹 공정으로 반송된다.
또한, 몰드 공정의 로더부에 세팅된 랙(44B)이 빈 상태로 되면, 로더부에서 랙(44B)이 제거되고, 새로운 랙(44C)이 로더부에 세팅된다. 그리고, 랙(44C)에서 1매씩 꺼낸, 기재 ID(K0004, K0005, K0006)를 갖는 3매의 리드 프레임(LF)에 대해, 상술한 몰드 처리 및 타이 바 절단 처리가 행해진다.
<레이저 마킹 공정>
도 20에 나타내는 바와 같이, 레이저 마킹 공정에서는, 리드 프레임(LF)에서의 각 디바이스 영역에 형성된 밀봉체(10)의 표면에, 당해 리드 프레임(LF)에 마련된 개별 디바이스 영역을 식별하기 위한 고유한 기재 ID(식별정보, 식별코드)가, 2차원 코드(30B)의 형식으로 각인된다.
이 2차원 코드(30B)의 형성 공정에서는, 우선, 리드 프레임(LF)의 외곽선부 (outer frame portion: 8)에 각인된 2차원 코드(30A)가 ID리더기에 의해 판독되고, 해당 리드 프레임(LF)의 기재 ID가 레이저 마킹 공정의 관리서버에 전송된다. 다음으로, 관리서버는 그 상위 시스템인 메인서버(MS)로부터 해당 기재 ID를 갖는 리드 프레임(LF)의 정보를 취득하고, 이 정보에 근거하여 해당 리드 프레임(LF)의 각 디바이스 영역에 형성된 밀봉체(10)에 고유한 기재 ID를 부여한다.
즉, 본 실시 형태 1에서는, 하나의 리드 프레임(LF) 상에 2개의 반도체칩을 배치하는 예에 대해 설명했지만, 리드 프레임(LF)에서의 반도체칩의 배치 개소는, 도 32에 나타내는 바와 같이, 메인서버(100)에 등록된 가공이력 DB에 로케이션"1" 또는"2"로 기록되고 있다. 그래서, 리드 프레임(LF)의 기재 ID(식별정보, 식별코드)를 조회하는 것으로 리드 프레임(LF)에서의 각 위치에 존재하는 반도체칩의 칩 ID(식별정보, 식별코드)를 취득할 수 있으며, 이 칩 ID를 단순히 기재 ID로서 이용할 수도 있다. 또한, 이러한 칩 ID를 포함한 정보를 바탕으로, 더 고유한 기재 ID를 부여해도 좋다.
리드 프레임(LF)의 밀봉체(10)의 표면에 2차원 코드(30B)의 형식으로 각인되는 기재 ID는, 해당 리드 프레임(LF)의 외곽선부(8)에 각인된 2차원 코드(30A)의 기재 ID와 동일, 혹은 이것을 포함한 것이어도 좋고, 다르게 되어 있어도 좋다. 즉, 제품 출하 후의 각각의 제품에 대한 추적(trace)의 범위(심도)를 고려하여, 적절한 방식(레벨)의 것이 미리 선택된다.
또한, 통상, 밀봉체(10)의 표면적은 외곽선부(8)의 면적보다 크기 때문에, 밀봉체(10)의 표면에 1차원 바코드의 형식으로 기재 ID를 각인해도 좋다. 그 밖에도, 도 56에 나타낸 바와 같은 코드 형식이나, 도 58에 나타낸 바와 같은 코드의 형식을 채용해도 좋다. 또한, 밀봉체(10)의 이면 측에 기재 ID를 각인해도 좋다.
도 21은, 2차원 코드(30B)의 각인 방법을 나타내는 개념도로서, (a)는 리드 프레임(LF)의 반송 방향에 평행한 방향에서 본 측면도, (b)는 리드 프레임(LF)의 반송 방향에 직교하는 방향에서 본 측면도이다. 또한, 도면에서 부호 11은, 레이저 마킹 장치의 가이드 레일, 부호 12는 반송 클로(transport claw)이다.
리드 프레임(LF)에 형성된 밀봉체(10)의 표면에 2차원 코드(30B)를 각인하려면, 먼저, ID리더기(50F)를 사용하여 리드 프레임(LF)의 외곽선부(8)에 각인된 2차원 코드(30A)를 판독하고 해당 리드 프레임(LF)의 기재 ID를 특정한다.
또한, 도 21에 나타내는 바와 같이, 리드 프레임(LF)을 가이드 레일(11)로 유지하고 반송할 때는 리드 프레임(LF)의 하면만을 유지하므로, ID리더기(50F)를 리드 프레임(LF)의 상부에 배치함으로써, 2차원 코드(30A)를 쉽게 판독할 수 있다. 또한, ID리더기(50F)를 사용하여 2차원 코드(30A)를 판독할 때는, 가이드 레일(11)을 정지시키거나, 리드 프레임(LF)을 저속으로 이동시키거나 하는 것이 바람직하다.
다음으로, 리드 프레임(LF)에 형성된 각 밀봉체(10)의 표면에 순차적으로 레이저 빔(LB)를 조사하고, 해당 리드 프레임(LF)의 기재 ID에 대응하는 2차원 코드(30B)를 각인한다. 도시하지는 않았지만, 밀봉체(10)의 표면에 2차원 코드(30B)를 각인할 때, 각 밀봉체(10)의 표면에, QFP의 제품정보(제품형명, 고객 로고 마크, 제조 코드 등)를 표시하는 마크를 함께 각인함으로써, 마크 공정을 1회로 끝내는 것이 가능하므로, 제조공정을 간략화할 수 있다.
다음으로, 다른 한대의 ID리더기(50G)를 사용하여 2차원 코드(30B)(및 마크)가 확실히 각인되었는지 여부를 확인하고, 그 결과를 해당 리드 프레임(LF)의 기재 ID와 연결해서 메인서버(MS)에 저장한다.
이렇게 해서, 레이저 마킹 공정으로 반송되어 온 3매의 리드 프레임(LF)에 2차원 코드(30B)가 각인되면, 이러한 리드 프레임(LF)은 새로운 랙에 수납되고 다음 공정(외장 도금 공정)으로 반송된다.
또한, 레이저 마킹 공정 및 그 이후의 각 공정에 있어서도, 상술한 랙의 랙 ID와 해당 랙에 수납되는 리드 프레임(LF)의 기재 ID의 연결(link)이 행해진다. 그리고, 각 공정의 로더부에 세팅된 랙에서 리드 프레임(LF)을 꺼낼 때나, 처리가 완료된 리드 프레임(LF)을 해당 공정의 언로더부에 세팅된 다른 랙에 수납할 때에는, 랙의 랙 ID와 리드 프레임(LF)의 기재 ID의 관련성이 조합(照合)되지만, 그 내용에 대해서는 앞의 공정에서 상술한 것이므로, 이하에서는 그 반복 설명은 생략한다.
<외장 도금 공정>
외장 도금 공정에서는, 상기 2차원 코드(30B)(및 마크)의 각인이 완료된 리드 프레임(LF)이 전해 도금조에 침지되고, 밀봉체(10)의 외부에 노출된 리드 프레임(LF)의 표면에 주석(Sn) 합금 등으로 이루어진 땜납 도금층(미도시)이 형성된다.
여기에서, 밀봉체(10)의 외부에 노출된 리드 프레임(LF)의 표면에 땜납 도금층이 형성되면, 리드 프레임(LF)의 외곽선부(8)에 각인된 원래의 2차원 코드(30A)의 표면에도 도금층이 형성되기 때문에, 도 22에 나타내는 바와 같이, 이 2차원 코드(30A)를 ID리더기로 판독하는 것이 어려워진다. 그러나, 외장 도금 공정에 앞서 레이저 마킹 공정에서, 리드 프레임(LF)의 밀봉체(10)의 표면에 새로운 2차원 코드(30B)가 각인되므로, 이 외장 도금 공정 이후의 공정에서는, 이 밀봉체(10)의 표면에 부여(형성)한 식별정보(2차원 코드(30B))를 이용함으로써, 상기한 바와 같은 문제점을 피할 수 있다.
<리드 프레임 절단 공정>
리드 프레임 절단 공정에서는, 우선, 도 23에 나타내는 바와 같이, 밀봉체(10)에서 노출한 리드 프레임(LF)의 불필요한 개소(외곽선부(8))가 절단·제거된다. 이어서, 도 24에 나타내는 바와 같이, 밀봉체(10)에서 노출한 리드(5)(아우터 리드)가 걸윙(gull wing) 모양으로 성형된다. 여기까지의 공정에 의해 QFP가 완성된다.
<시험 공정>
시험 공정에서는, 상기 QFP를 테스트 소켓(test socket)(미도시)에 장착하고, 번인 시험(burn in test) 및 전기 특성 시험에 의해, QFP의 동작 확인이 행해진다.
<최종 외관 검사 공정>
최종 외관 검사 공정에서는, 화상 인식에 의해 QFP의 외관 검사가 행해지고, 리더(5)(아우터 리드)의 결손이나 변형 등의 유무가 확인(check)된다.
이상의 공정을 거쳐 제조된 QFP는, 제조 메이커로부터 고객처로 출하되고, 소정의 배선 기판에 실장되어 사용된다. 또한, 제조 메이커로부터 고객처로의 출하 상황은 QFP의 밀봉체(10)의 표면에 각인된 2차원 코드(30B)와 연결해서 관리된다.
그래서, 완성한 반도체 장치(QFP)를 출하한 후에, 고객처에서의 QFP에 불량이 발생한 경우에는, 제조 메이커는 해당 불량이 발생한 QFP의 밀봉체(10)에 각인된 2차원 코드(30B)를 판독하는 것에 의해 해당 QFP의 기재 ID를 특정한다.
상술한 제조 메이커의 메인서버(MS)에는, QFP에 밀봉된 반도체칩(1)이 어느 제조 로트의 반도체 웨이퍼(1A)로부터 취득되고, 그 반도체 웨이퍼(1A)의 어느 위치에 있었는가 하는 전공정 정보가 해당 QFP의 제품정보(밀봉체(10)의 표면에 각인된 제품형명, 고객 로고 마크, 제조 코드 등의 마크, 및 2차원 코드(30B))와 연결하여 저장되고 있다. 또한, 상술한 다이 본딩 공정, 와이어 본딩 공정, 몰드 공정, 타이 바 절단 공정, 레이저 마킹 공정, 외장 도금 공정, 리드 프레임 절단 공정 등에서 QFP가 어떤 조건에서 제조되었는지, 착공한 제조장치, 대응한 오퍼레이터 정보, 사용한 재료 등과 같은 후공정 정보도 해당 QFP의 제품정보와 연결해서 저장되고 있다.
따라서, QFP의 2차원 코드(30B)를 판독하고, 해당 QFP의 제품정보를 특정함으로써, 메인서버(MS)에 저장된 해당 QFP의 제조 조건을 순식간에 추적할 수 있다. 이에 따라, QFP의 불량 원인을 신속하게 규명할 수 있으므로, 해당 불량 원인을 제조공정으로 피드백하여 신속히 불량 대책을 강구할 수 있다.
자세히 설명하면, 예를 들면, 제품 출하 후에 해석(analysis)이 필요한 제품에 부여되고 있는 식별정보(기재 ID)에 칩 ID"K001X01Y02"가 포함되어 있는 경우, 도 31(a)의 칩 ID 맵 테이블을 참조(검색)하는 것으로, 이 제품에 탑재된 반도체칩(1)의 정보를 확인할 수 있다. 즉, 이 반도체칩(1)은 반도체 웨이퍼(1A)의 제조 로트"KAKUSAN001"의 웨이퍼 번호"001"에서, 반도체 웨이퍼(1A) 내의 칩 위치의 X좌표는 "1", Y좌표는 "2"이며, 또한, 품질 상태는 "B"클래스에 있었음을 확인할 수 있다.
또한, 가공이력 DB(도 32)를 참조(검색)하는 것으로, 이 반도체칩(1)은 가공 스테이션"ST002004"에서, 기재 ID"K0001"의 리드 프레임(LF)에서 가공 레시피"Re002027"에 따라, 리드 프레임(LF)내의 로케이션"2"의 위치에 다이 본딩 작업이 행해진 것, 가공 스테이션"ST003005"에서, 기재 ID"K0001"의 리드 프레임(LF) 상에 있어서, 가공 레시피"Re003031"에 따라, 리드 프레임(LF)내의 로케이션"2"의 위치에서 와이어 본딩 작업이 행해진 것을 확인할 수 있다.
이후, 마찬가지로 동일한 가공이력 DB를 참조(검색)하는 것으로, 출하시까지의 가공조건(가공이력)을 쉽게 확인할 수 있다.
또한, 상기한 제조 방법은, 고객처로 출하된 QFP의 불량 대책뿐만 아니라, 제조공정의 도중에 발생한 불량 대책에 적용할 수도 있다. 즉, QFP의 제조공정의 도중에 불량이 발견된 경우는, 리드 프레임(LF)에 각인된 2차원 코드(30A) 또는 밀봉체(10)에 각인된 2차원 코드(30B)를 판독하는 것으로, 그 이차원 코드에 대응하는 기재 ID를 갖는 반제품(semi-finished product)의 선행하는 공정에서의 제조 조건을 순식간에 추적하고, 제조공정의 도중에 불량 원인을 신속하게 규명할 수 있다.
또한, 본 실시 형태 1에서는, 리드 프레임(LF) 및 리드 프레임(LF)을 반송하는 랙에 각각 고유한 ID(랙 ID, 기재 ID)를 부여하고, 랙의 랙 ID와 해당 랙에 수납되는 리드 프레임(LF)의 기재 ID를 연결한다. 그리고, 각 장치의 로더부에 세팅된 랙에서 리드 프레임(LF)을 꺼내서 처리부에 공급할 때, 및 처리가 완료된 리드 프레임(LF)을 언로더부의 랙에 수납할 때, 랙의 랙 ID와 리드 프레임(LF)의 기재 ID의 관련성이 조합(照合)된다.
이에 따라, 후공정의 각 장치에서, 앞의 랙에 수납된 리드 프레임(LF)과 다음 랙에 수납된 리드 프레임(LF)을 연속하여 장치의 처리부로 공급한 경우에도, 소정의 랙에 회수되어야 할 리드 프레임(LF)이 다른 랙에 혼입되는 문제점을 방지할 수 있다. 또한, 만일 리드 프레임(LF)이 다른 랙에 혼입됐다고 해도, 다음 공정 장치의 로더부에서 바로 혼입된 사실이 판명되므로, 랙과 리드 프레임(LF)의 관련성이 없어지는 것은 아니다. 따라서, 후공정 처리의 처리량을 저하시키는 일 없이, QFP의 제품 관리와 신속한 불량 해석을 행할 수 있게 된다.
(실시 형태 2)
본 실시 형태 2에서는 상기 실시 형태 1에서 설명한 반도체 장치의 제조 흐름의 변형 예로서, 반송 수단에 조립 로트를 사용한 예에 대해 설명한다. 또한, 본 실시 형태 2에서는, 상기 실시 형태 1에서 설명한 반도체 장치의 제조 방법에 더하여, 와이어 본딩 공정 이후의 공정이, 생산 단위(집합체 단위)로 재편성하여 처리하는 예에 대해 설명한다.
또한, 본 실시 형태 2에서는, 상기 실시 형태 1에서 설명한 반도체 장치의 제조 방법과의 차이점을 중심으로 설명하되, 공통되는 부분은 설명을 생략한다. 또한, 도면에 대해서도 상기 실시 형태 1과의 차이점을 설명하기 위해 필요한 도면을 나타내고, 필요에 따라, 상기 실시 형태 1에서 설명한 도면을 인용하여 설명한다.
우선, 본 실시 형태 2에서의 후공정의 세부사항은, 반도체 웨이퍼를 반도체칩에 개편화하고 기재에 탑재하는 공정(다이 본딩 공정), 반도체칩과 기재를 와이어 등으로 전기적으로 접속하는 공정(와이어 본딩 공정), 반도체칩을 밀봉체로 밀봉하는 공정(몰드 공정), 밀봉체의 표면에 해당 반도체 장치 정보를 마킹하는 공정(마크 공정), 반도체 장치의 외부 단자의 방수(방청) 및 실장 신뢰성 향상을 위한 도금(Sn, Sn-Pb)처리를 행하는 공정(땜납 도금 공정), 반도체 장치의 개편화와 외부 접속용 단자 성형을 위한 절단 성형을 행하는 공정(절단 성형 공정), 특성 불량을 선별하는 시험을 행하는 공정(시험 공정), 외관 불량을 선별하는 외관 검사를 행하는 공정(최종 외관 검사 공정)으로 이루어진다.
다음으로, 본 실시 형태 2에서 등장하는(도 34 내지 도 36, 도 38 참조), 각 수단(장치, 부재)에 대해, 이하에 설명한다.
<웨이퍼 맵 데이터 서버에 대해서>
웨이퍼 맵 데이터 서버(WAMS)는, 도시하지 않은 마이크로 프로세서(CPU)를 탑재한 마더 보드와, 기억장치와, 전원 및 확장 버스로 구성된 케이스(하우징)와, 디스플레이와, 키보드를 갖춘 일반적인 서버이다.
상술한 본 실시 형태 2의 웨이퍼 맵 데이터 서버(WAMS)는, 반도체칩(1)의 전공정 정보인 반도체 웨이퍼(1A)의 웨이퍼 번호, 확산 로트 번호(확산 공정을 식별하는 번호), 반도체 웨이퍼(1A) 내에서 해당 반도체칩(1)의 위치정보, 해당 반도체칩(1)의 양품·불량품 정보를 갖는 고유한 칩 ID가 저장되어 있고, 해당 정보는 참조 또는 다른 단말로의 출력이 행해진다.
<조립 로트에 대해서>
반도체 장치의 전공정은, 반도체 웨이퍼(1A)에 복수의 반도체칩(1)의 동시 제작하는 확산 공정과, 반도체칩(1)의 양품·불량품을 판정하는 G/W(Good Chip/Wafer)공정으로 이루어진다.
상기 임의의 확산 공정에서는, 복수의 반도체 웨이퍼(1A)의 처리가 동시에 행해지고, 같은 확산 공정에서 처리된 복수의 반도체 웨이퍼(1A)에는 같은 확산 로트 번호가 부여된다. 또한, 임의의 확산 로트는 복수의 반도체 웨이퍼(1A)로 이루어지기 때문에, 막대한(수천개) 수량의 반도체칩(1)이 취득가능하다.
그러나, 후공정에서는, 반도체칩(1)의 관리 및 처리의 편의성 때문에, 확산 로트의 일괄 관리는 어렵다. 그래서, 후공정에서는, 임의의 1 확산 로트로부터 취득 가능한 복수의 반도체칩(1)을 적정한 수량으로 재편성하는 것이 필요하게 된다. 이와 같은 재편성된 반도체칩(1)의 집합체를 조립 로트라고 하고, 와이어 본딩 공정 직후에 재편성한다.
<LF 맵 데이터 서버에 대해서>
LF 맵 데이터 서버(LFMS)는, 상기 웨이퍼 맵 데이터 서버(WAMS)와 마찬가지로, 도시하지 않은 마이크로 프로세서(CPU)를 탑재한 마더 보드와, 기억장치와, 전원 및 확장 버스로 구성된 케이스와, 디스플레이와, 키보드를 갖춘 일반적인 서버이다.
LF 맵 데이터 서버(LFMS)는, 리드 프레임(LF)을 식별하기 위한 고유한 기재 ID를 중복하지 않도록 일련 번호 방식(serial numbering method)으로 자동 생성하는 기능을 가지고 있다. 또한, 후술하는 ID 각인 공정에서 생성되는 리드 프레임(LF)이 갖는 복수의 디바이스 영역을 식별하는 고유한 LF 맵 ID를 저장하고, 상기 LF 맵 ID와 상기 기재 ID를 논리적으로 연결하여 관리할 수 있다. 이에 따라, LF 맵 데이터 서버(LFMS)를 참조하는 것으로, 후공정에서 처리되는 모든 리드 프레임(LF)은 개별적으로 식별되며, 또한, 그 디바이스 영역에 대해서도 마찬가지이다.
또한, LF 맵 데이터 서버(LFMS) 내의 기재 ID 및 LF 맵 ID와, 각 후공정에서의 처리 정보를 연결하여 관리함으로써, 모든 리드 프레임(LF) 및 그 디바이스 영역에서의 후공정 처리 결과를 LF 맵 데이터 서버(LFMS)에 의해 관리할 수 있다.
예를 들면, 리드 프레임(LF)의 임의의 디바이스 영역에 탑재한 반도체칩(1)의 칩 ID와, 기재 ID 및 LF 맵 ID를 연결하여 LF 맵 데이터 서버(LFMS)에 저장해 놓으면, LF 맵 데이터 서버(LFMS)를 참조하는 것에 의해, 각 반도체칩(1)이 어느 확산 로토에서 제조되고, 어느 반도체 웨이퍼(1A)의 어느 위치에 있었는가 하는 정보를 쉽게 취득(추적)할 수 있다.
<실적 수집 서버(performance collecting server)에 대해서>
실적 수집 서버(JSS)는 상기 LF 맵 데이터 서버(LFMS)와 마찬가지로, 도시하지 않은 마이크로 프로세서(CPU)를 탑재한 마더 보드와, 기억장치와, 전원 및 확장 버스로 구성된 케이스와, 디스플레이와, 키보드를 갖춘 일반적인 서버이다.
실적 수집 서버(JSS)는, 임의의 확산 로트마다 부여된 제품형명에 대한 제조 조건의 마스터 데이터(처리 기준이 되는 데이터)를 관리하는 기능을 가지고 있으며, 제품형명으로부터 제조 조건의 마스터 데이터를 확인(조합)할 수 있다.
또한, 반도체 장치(기재 ID)마다 후공정의 제조 조건, 처리 시간, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID 등의 실적(이후, 공정 실적 정보(KJJ)라 한다)을 관리하는 기능을 가지고 있고, 기재 ID로부터 공정 실적 정보(KJJ)를 취득(추적)할 수 있다.
<랙에 대해서>
후공정에서 리드 프레임(LF)의 수납과 반송 및 장치에 세팅하는 용기를 랙(조립 랙(300), 통합 랙(301))이라고 하고, 그 소재는, 내구성·편의성으로부터 알루미늄 등의 금속이다. 상기 랙에는, 각각을 식별하기 위해 고유한 ID를 부여하고, 수납 리드 프레임 매수 정보와 함께 2차원 코드 방식에 의해 랙의 임의의 부위에 각인한다.
또한, 본 실시 형태 2에서는, 처리량을 향상하기 위해, 재료(반도체칩(1) 포함), 공정 흐름, 처리장치, 장치 설정, 용기(이후, 이것들의 선택, 설정을 제조 조건이라 한다)가 공통인 복수의 반도체 장치의 집합체 단위(예를 들면, 후술하는 확산 로트 단위, 조립 로트 단위 등)로 처리를 행한다.
확산 로트 및 조립 로트가 갖는 고유한 제조 조건은, 후공정의 각 공정에서의 처리 전에 수동으로 설정(준비를 포함)을 하기 때문에, 작업 미스에 기인하는 제조 조건의 차이가 발생할 가능성이 있다. 또한, 복수의 반도체 장치는, 처리량의 향상을 목적으로 하여 연속적으로 처리되므로, 확산 로트 간이나 조립 로트 간에 반도체 장치의 혼입이 발생할 가능성이 있다. 그러나, 현재의 생산 시스템에서는, 작업 미스에 기인하는 제조 조건의 차이를 확실히 방지하는 수단은 없다. 그래서, 대량의 불량을 만들어 버리고, 전공정과 후공정의 조립 가공비의 큰 손실이 발생하며, 고객에게 제품의 납품이 지연되어 버리고, 제조업자로서의 신뢰가 크게 저하된다.
또한, 불량품을 만들어 버린 경우, 불량품의 사외 유출 및 재발을 방지하기 위해서는, 신속히 불량 발생의 원인 및 불량품의 대상(파급)범위를 조사할 필요성이 있다. 그러나, 현재 제품 시스템에서는 반도체 장치의 조립 완료 후에 임의의 반도체 장치의 제조 조건을 반도체 장치 단위에서 시스템적으로 추적하는 방법이 없어서, 신속한 불량 해석 및 불량품 대상 범위의 조사를 행할 수 없다.
또한, 장치의 트러블이나 작업 미스 등에 의해 인식 가능한 불량을 만든 경우, TAT(Turn Around Time) 및 비용 면에서, 처리 대상외로 하는 것이 바람직하지만, 현재의 생산 시스템에서는, 불량품의 위치를 시스템적으로 인식하여 불량품으로서 처리할 수 없다. 그 때문에, 예를 들면 다이 본딩 공정에서 불량품을 만들어 버리고도 해당 불량품에 대해 이후의 모든 공정에서 양품과 동일한 처리가 행해지고 있다. 그래서, 본 실시 형태 2에서는 이하의 공정순으로 반도체 장치를 제조한다.
<ID 각인 공정>
도 36, 도 37은 도 4에 이어지는 ID 각인 공정의 개념도이다. 각인장치(40)의 언로더부(305)에는 ID 각인 공정을 관리하는 서버(관리서버(50S))에 접속된 ID리더기(50A)가 설치되어 있다.
ID 각인 공정으로 반송된 리드 프레임(LF)은, 케이스(306)에 수납한 상태에서 로더부(307)에 설치되고, 언로더부(305)에는, 빈 상태의 케이스(306)가 설치된다.
다음으로, 처리하는 리드 프레임(LF)의 기본 사양(specification)을 식별하기 위해 LF형번(LF model number)을 관리서버(50S)에 등록한다. 그 후, 로더부(307)의 케이스(306)의 내부에서 리드 프레임(LF)을 꺼내고, ID 각인장치(40) 내의 화상 인식 카메라(310)로 리드 프레임(LF)이 갖는 복수의 디바이스 영역이 인식된다. 다음으로, 상기 디바이스 영역의 각각에 고유한 LF 맵 ID가 생성되며, 관리서버(50S)에 저장된다.
다음으로, 관리서버(50S)는 LF 맵 데이터 서버(LFMS)에서 생성된 해당 리드 프레임(LF)을 식별하기 위해 고유한 기재 ID를 LF 맵 데이터 서버(LFMS)로부터 판독하고 LF형번 및 LF 맵 ID와 연결하여, 그 정보를 LF 맵 데이터 서버(LFMS)에 전송한다.
이어서, 리드 프레임(LF)은 반송부(308)에 의해 레이저 조사부(309)로 반송되고, 도 5에 나타내는 바와 같이, 리드 프레임(LF)의 각각에서, 디바이스 영역의 외측에 위치하는 외곽선부(8)의 표면에, 2차원 코드(30A)의 형식으로 기재 ID가 각인된다.
다음으로, 언로더부(305)의 ID리더기(50A)에 의해 각 리드 프레임(LF)의 2차원 코드(30A)가 판독되고, 기재 ID가 판독 가능한 리드 프레임(LF)은 언로더부(305)에 설치된 케이스(306)에 단적(段積)되고, 판독 불가능한 리드 프레임(LF)은 불량품으로서 배제(거부)된다.
다음으로, 관리서버(50S)는 2차원 코드(30A)를 각인한 ID 각인장치를 식별하기 위해 ID 각인장치 ID를 생성하고, 기재 ID, LF형번, LF 맵 ID와의 연결을 행하고, 그 정보(이후, 기재 ID와 후공정 처리 정보를 연결한 정보를 LF정보(LFI)라 한다)를 LF 맵 데이터 서버(LFMS)에 전송한다.
이에 따라, LF 맵 데이터 서버(LFMS)를 참조함으로써, 임의 리드 프레임(LF)의 기재 ID 또는 LF 맵 ID로부터 2차 코드(30A)를 각인한 각인장치(40)를 쉽게 특정할 수 있다.
그 후, 리드 프레임(LF)은, 다음 공정인 다이 본딩 공정의 로더부(307)에 설치 가능한 스태커(41)에 단적되고, 도 3에 나타낸 반도체 웨이퍼(1A)(개편화된 복수의 반도체칩(1))와 함께, 후공정의 최초 공정인 다이 본딩 공정으로 반송된다.
<다이 본딩 공정>
도 38, 도 39는 도 7에 이어지는 다이 본딩 공정의 개념도이다. 다이 본딩 장치(70)는, 스태커(41)와 다이 본딩 장치를 관리하는 서버(관리서버(70S))에 접속된 ID리더기(50B)가 로더부(311)에 설치되며, 동일 확산 로트 번호를 갖는 반도체 웨이퍼(1A)가 웨이퍼 공급부(312)(최대 25매 세팅 가능)에 복수매 준비되고, 처리부(314)에서 처리된 리드 프레임(LF)을 수납하기 위해, 빈 상태의 복수의 조립 랙(300)이 언로더부(313)에 설치된다.
다음으로, 관리서버(70S)에 처리대상의 반도체 웨이퍼(A1)의 제품형명 및 확산 로트 번호와, 언로더부(313)에 설치되어 있는 조립 랙(300)에 수납되는 리드 프레임(LF)의 수납 매수의 입력을 행한다.
다음으로, 제품형명마다 규정되는 제조 조건의 설정(리드 프레임(LF)의 준비와 스태커로의 적재, 공정 흐름의 선택, 처리장치의 선택, 장치 조건 설정, 접착제 등의 재료 설정)을 수동으로 행한다.
다음으로, 흡착 핸드(suction hand: 42)에 의해 1매씩 리드 프레임(LF)이 스태커(41)로부터 꺼내지고, 각 리드 프레임(LF)의 2차원 코드(30A)가 ID리더기(50B)에 의해 판독되며, 기재 ID는 관리서버(70S)에 저장된다. 그리고, 관리서버(70S)는 기재 ID에 관계되는 LF정보(LFI)를 LF 맵 데이터 서버(LFMS)로부터 취득하고, 입력된 반도체 웨이퍼(A1)의 제품형명과 확산 로트 번호를 연결하여 저장한다.
다음으로, 관리서버(70S)는, 입력된 제품형명에 대응하는 제조 조건의 마스터 데이터(master data)를 실적 수집 서버(JSS)로부터 판독하고, 예를 들면, 수동으로 설정한 제조 조건과 조합(照合)을 행하여, 일치하고 있는 것이 확인가능한 경우(제조 조건 OK)에는, 리드 프레임(LF)을 다이 본딩 장치(70)의 처리부(314)(로더부(311)와 언로더부(313)사이의 영역)에 공급한다.
한편, 설정한 제조 조건이 마스터 데이터와 다른 경우(제조 조건 NG)에는, 알람을 발생하는 것과 함께, 장치를 강제적으로 정지한다. 또한, 관리서버(70S)에 의한 조합 결과는, 제조 조건(OK, NG)에 구애받지 않고, 기재 ID와 연결되어 실적 수집 서버(JSS)로 전송된다.
이와 같이, 본 실시 형태 2의 다이 본딩 방법에 의하면, 처리 전에 설정한 제조 조건과 그 마스터 데이터의 조합을 행하므로, 제조 조건의 차이에 기인하는 불량품의 제조(fabrication)를 시스템적으로 확실히 방지할 수 있다.
다음으로, 임의의 수량의 리드 프레임(LF)이 다이 본딩 장치(70)의 처리부(314)에 공급되면, 도 8, 도 39에 나타내는 바와 같이, 리드 프레임(LF)의 각 칩 탑재영역(4)의 표면에 접착제 도포부(315)에 의한 접착제(9)가 공급된다.
다음으로, 반송 테이블(318) 상의 반도체 웨이퍼(1A)에서 개편화된 반도체칩(1)이 칩 탑재부(316)에 의해 1매씩 픽업되고, 도 9, 도 39에 나타내는 바와 같이, 리드 프레임(LF)의 칩 탑재영역(4) 상에 배치된다.
그리고, 관리서버(70S)는, 다이 본딩을 행한 다이 본딩 장치를 식별하기 위한 다이 본딩 장치 ID를 생성하고, 다이 본딩 양품 불량품 ID(트러블 정보)와 함께, LF정보(LFI)와 연결해서 저장한다.
또한, 반도체칩(1)을 리드 프레임(LF)의 칩 탑재부(316)에 탑재할 때, 관리서버(70S)는 웨이퍼 맵 데이터 서버(WAMS)로부터 해당 반도체칩(1)의 칩 ID를 판독하고, 칩 ID가 갖는 전(前)공정의 전기 특성 검사에 근거하여 칩 불량품(317)을 스킵하고, 양품으로 판정된 반도체칩(1)만을 칩 탑재부(316)에 탑재한다.
상기 다이 본딩 처리가 완료되면, 리드 프레임(LF)은 다이 본딩 장치(70)의 언로더부(313)로 반송되어, 조립 랙(300)에 저장된다.
그 후, 관리서버(70S)는, LF정보(LFI)(제품형명, 확산 로트 번호, LF번호, 기재 ID, LF 맵 ID, 탑재된 칩 ID, 다이 본딩 양품 불량품 ID, 다이 본딩 장치 ID)를 LF 맵 데이터 서버(LFMS)로 전송하고, 공정 실적 정보(KJJ)(제조 조건, 다이 본딩의 처리 시간, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 관리서버(70S)에 의해 LF정보(LFI)와 연결되어 실적 수집 서버(JSS)에 전송된다.
이와 같이, 본 실시 형태 2의 다이 본딩 방법에 의하면, 임의의 ID(기재 ID, LF 맵 ID 등)에서 LF 맵 데이터 서버(LFMS)를 참조함으로써 LF정보(LFI)를, 또한, 실적 수집 서버(JSS)를 참조함으로써 공정 실적 정보(KJJ)를 신속하고, 쉽게 추적(취득) 할 수 있다.
그 후, 설정한 수량의 리드 프레임(LF)이 수납된 조립 랙(300)은, 수시로, 다음 공정인 와이어 본딩 공정으로 반송되며, 동일 확산 로트 번호의 반도체 웨이퍼(1A)의 처리가 완료될 때까지 연속적으로 처리된다.
<와이어 본딩 공정(조립 랙 편성 공정 및 조립 로트 편성 공정을 포함)>
도 40, 도 41은 와이어 본딩 공정의 개념도이다. 와이어 본딩 장치(71)의 로더부(319)에는, 조립 랙(300) 내에 수납된 복수의 리드 프레임(LF)과, 와이어 본딩 장치(71)를 관리하는 서버(관리서버(71S))에 접속된 ID리더기(50D)가 설치되어 있다. 한편, 언로더부(321)에는, 처리부(320)에서 처리되는 리드 프레임(LF)을 수납하는 빈 상태의 복수의 조립 랙(300)과, 관리서버(71S)에 접속된 ID리더기(50E)가 설치되어 있다.
이후, 와이어 본딩 방법에 대해 설명하지만, 제조 조건의 조합(照合) 방법과 그 효과는 다이 본딩 공정과 같기 때문에, 여기서의 설명은 생략한다.
우선, ID리더기(50E)에 의해, 언로더부(321)에 설치되어 있는 조립 랙(300)의 2차원 코드(302)가 판독되고, 랙 ID와 리드 프레임(LF) 수납 매수가 관리서버(71S)에 저장된다.
다음으로, 조립 랙(300)에서 꺼낸 리드 프레임(LF)의 2차원 코드(30A)(기재 ID)가 ID리더기(50D)에 의해 판독되고, 관리서버(71S)에 저장된다. 그리고, 관리서버(71S)는, 기재 ID에 관계하는 LF정보(LFI)를 LF 맵 데이터 서버(LFMS)로부터 취득한다.
이어서, 관리서버(71S)는, LF정보(LFI)의 제품형명 및 확산 로트 번호가 일치하고 있으면, 동일한 제조 조건으로 연속적으로 와이어 본딩 처리를 행한다. 한편, 일치하지 않으면 제품형명 NG/확산 로트 NG의 알람이 발생하고, 와이어 본딩 장치(71)가 강제적으로 정지하도록 설정된다.
이와 같이, 본 실시 형태 2의 와이어 본딩 방법은 관리서버(71S)가 리드 프레임(LF)의 2차원 코드(30A)(기재 ID)를 판독함으로써, 탑재되어 있는 반도체칩(1)의 제품형명 및 확산 로트 번호를 식별하고, 처리의 대상인지 여부(제품형명 및 확산 로트 번호가 동일한지 여부)를 검지한다. 이에 따라, 다른 제품형명을 갖는 리드 프레임(LF) 끼리, 또는 다른 확산 로트 번호를 갖는 리드 프레임(LF) 끼리의 혼입을 확실히 방지할 수 있다.
다음으로, 처리 대상인 것이 확인된 리드 프레임(LF)은, 와이어 본딩 장치(71)의 처리부인 히트 스테이지(heat stage: 322)에 순차적으로 공급된다. 1매째의 리드 프레임(LF)이 히트 스테이지(322)에 공급되면, 우선, 관리서버(71S)에서 LF 맵 데이터 서버(LFMS)로부터 LF정보(LFI)를 판독하고, LF정보(LFI)의 다이 본딩 양품 불량품 ID에 근거하여, 다이 본딩 양품 ID를 갖는 칩 탑재영역(4)을 인식한다.
그리고, 도 12에 나타내는 바와 같이, 예를 들면 열과 초음파 진동을 이용한 볼 본딩(ball-bonding) 방식에 의해, 이 리드 프레임(LF)에 탑재된 다이 본딩 양품 ID를 갖는 칩 탑재영역(4)의 반도체칩(1)의 본딩 패드(2)와 리드(5)가, 본딩툴(bonding tool: 326)과, 초음파 혼(ultrasonic horn: 325)과, 지지 암(324)과, 지지체(323)로 이루어진 초음파 열압착 수단에 의해, 금(Au) 와이어(도전성 부재)(3)를 통해 전기적으로 접속된다.
다음으로, 와이어 본딩 처리가 완료된 리드 프레임(LF)이 처리부(320)에서 언로더부(321)로 반송되고, 임의의 조립 랙(300)에 수납된다. 관리서버(71S)는 조립 랙 ID와 수납된 리드 프레임(LF)의 LF정보(LFI)의 연결을 행하고, LF 맵 데이터 서버(LFMS)로 전송한다. 이후, 상기 수납(storing)과 연결 작업(associating work)을 조립 랙 편성이라 한다.
그 후, 관리서버(71S)에 설정해 둔 소정 매수의 리드 프레임(LF)이 조립 랙(300)에 수납되면, 자동적으로 빈 상태의 다음 조립 랙(300)이 준비되고, 리드 프레임(LF)은 새로운 조립 랙(300)에 수납된다.
그 후, 관리서버(71S)는 LF정보(LFI)(제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 와이어 본딩 양품 불량품 ID, 와이어 본딩 장치 ID)를 LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 와이어 본딩의 처리 시간, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결을 행한 후, 실적 수집 서버(JSS)로 전송한다.
이와 같이, 본 실시 형태 2의 와이어 본딩 방법에 의하면 임의의 ID(기재 ID, LF 맵 ID 등)로부터 LF 맵 데이터 서버(LFMS)를 참조함으로써 LF정보(LFI)를, 또한, 실적 수집 서버(JSS)를 참조함으로써 공정 실적 정보(KJJ)를 신속하고 쉽게 추적(취득)할 수 있다.
다음으로, 조립 로트(327)의 편성 방법에 대해 설명한다. 우선, 조립 랙 편성 후의 복수의 조립 랙(300)(예를 들면, 4 조립 랙)의 2차원 코드(302)(조립 랙 ID)를 ID리더기(50E)로 판독하고, 관리서버(71S)에 저장한다. 그리고, 관리서버(71S)는 복수의 조립 랙(300)을 조립 로트(327)로서 설정하기 위해, 해당 조립 랙 ID 끼리를 연결지어 고유한 조립 로트 ID를 부여한다.
다음으로, 관리서버(71S)는 조립 로트(327)를 구성하는 조립 랙(300)의 정보(조립 랙에 수납되어 있는 각 리드 프레임(LF)의 LF정보(LFI))를 LF 맵 데이터 서버(LFMS)로부터 판독하여, 조립 로트 ID와 연결을 행하고, LF 맵 데이터 서버(LFMS)로 전송한다. 또한, 특별히 언급하지 않은 경우, 조립 로트(327)는, 관련(연결)된 복수의 반도체칩(1)의 집합체를 의미하며, 이후의 후(後)공정에서는, 기본적으로 조립 로트(327) 단위로 관리한다.
그 후, 와이어 본딩 및 조립 랙 편성은, 동일 확산 로트 번호의 반도체칩(1)이 탑재된 모든 리드 프레임(FL)의 처리가 완료될 때까지 연속적으로 처리된다.
<몰드(밀봉)공정>
도 42, 도 43은 몰드(밀봉)공정의 개념도이다. 밀봉 장치(73)의 로더부(328)에는, 조립 랙(300) 내에 수납된 복수의 리드 프레임(LF)과, 밀봉 장치(73)를 관리하는 서버(관리서버(73S))에 접속된 ID리더기(50I)가 설치되어 있다. 또한, 언로더부(329)에는, 프레스부(press unit: 332A, 332B)에서 처리되는 리드 프레임(LF)을 수납하는 빈 상태의 복수의 통합 랙(301)과, 관리서버(73S)에 접속된 ID리더기(50J)가 설치되어 있다. 또한, 본 실시 형태에서는, 복수(여기에서는, 2개)의 프레스부를 가지는 밀봉 장치(73)에 대해 설명하지만, 프레스부의 수는 이에 한정되지 않으며, 예를 들어 1개여도 좋다.
이후, 몰드(밀봉) 방법에 대해 설명하지만, 제조 조건의 조합(照合) 방법과 그 효과는 다이 본딩 공정과 같으며, 또한, 리드 프레임(LF)의 혼입 방지 방법과 그 효과는 와이어 본딩 공정과 같기 때문에, 여기서의 설명은 생략한다.
우선, 밀봉 장치(73)는 제품형명마다 규정되는 제조 조건의 설정이 행해진다. 그리고, 언로더부(329)에 설치되어 있는 통합 랙 ID는 ID리더기(50J)에 의해 2차원 코드(303)가 판독되고, 랙 ID와 리드 프레임(LF)수납 매수가 관리서버(73S)에 저장된다.
다음으로, 도 43에 나타내는 바와 같이, 로더부(328)에 설치된 조립 랙(300)의 내부에서 리드 프레임(LF)을 꺼낸다. 꺼낸 리드 프레임(LF)의 2차원 코드(30A)(기재 ID)는, ID리더기(50I)에 의해 판독되고, 관리서버(73S)에 저장된다. 그리고, 관리서버(73S)는 해당 기재 ID에 관계하는 LF정보(LFI)를 LF 맵 데이터 서버(LFMS)로부터 취득한다.
이어서, 리드 프레임(LF)은 반송체(330)에 의해 정렬부(331)로 반송되고, 한번에 처리 가능한 매수의 리드 프레임(LF)이 정렬된다. 그 후, 정렬부(331)에 재치되어 있는 복수의 리드 프레임(LF)을 밀봉 장치(73)의 처리부인 프레스부(332A, 332B)에 순차적으로 공급한다.
다음으로, 프레스부(332A, 332B)에서, 이 리드 프레임(LF)에 대한 밀봉 처리가 행해진다. 밀봉 처리가 완료된 리드 프레임(LF)은 프레스부(332A, 332B)로부터 반출체(401)에 의해 게이트 브레이크부(gate breaking unit)로 이동되고, 불필요한 수지(도시하지 않은 게이트부, 러너(runner), 컬(cull) 등)가 제거된 후, 언로더부(329)로 반송되어 임의의 통합 랙(301)에 수납된다. 그 후, 관리서버(73S)에 설정된 소정 매수의 리드 프레임이 통합 랙(301)에 수납되면, 자동적으로 빈 상태의 다음 통합 랙(301)이 준비되고, 리드 프레임(LF)은 새로운 통합 랙(301)에 수납된다.
그 후, 관리서버(73S)는 LF정보(LFI)(조립 로트 ID, 제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 밀봉 양품 불량품 ID, 몰드 장치 ID)를 LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 밀봉의 처리 시간, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결되어, 실적 수집 서버(JSS)에 전송된다.
이와 같이, 본 실시 형태 2의 밀봉 방법에 의하면, 임의의 ID(기재 ID, LF 맵 ID 등)에서 LF 맵 데이터 서버(LFMS)를 참조함으로써 LF정보(LFI)를, 또한, 실적 수집 서버(JSS)를 참조함으로써 공정 실적 정보(KJJ)를 신속하고 쉽게 추적(취득) 할 수 있다.
<레이저 마킹 공정>
도 20에 나타내는 바와 같이, 레이저 마킹 공정에서는, 밀봉체(10)의 표면에 해당 반도체 장치의 제조공정에 관한 임의의 정보가 2차원 코드(30B)의 형식으로 각인된다. 상기 임의의 정보는 TPO(Time, Place, Occasion)을 고려하여 선택할 수 있으며, 본 실시 형태 2에서는 반도체 장치의 제조공정에 관한 정보를 취득(추적)하는 것에 필요한 ID를 2차원 코드(30B)형식으로 각인해 두고, 각종 정보는 상기 ID에 의해 각 서버(LF정보(LFI) 및 실적 수집 서버(JSS))로부터 취득하는 방법에 대해 설명한다.
도 44, 도 45는, 레이저 마킹 공정의 개념도이다. 레이저 마킹 장치(334)의 로더부(335)에는, 통합 랙(301) 내에 수납된 복수의 리드 프레임(LF)과, 레이저 마킹 장치(334)를 관리하는 서버(관리서버(334S))에 접속된 ID리더기(50F)가 설치되어 있다. 또한, 언로더부(336)에는 처리부(338)에서 처리되는 리드 프레임(LF)을 수납하는 빈 상태의 통합 랙(301)과, 관리서버(334S)에 접속된 ID리더기(50G)가 설치되어 있다. 또한, 처리부(338)에는 가이드 레일(11A)에 유지되고 반송 클로(12A)에 의해 가동하는 XY 스테이지(341)와, 레이저 조사의 전후에 밀봉체(10)의 표면을 세정하는 세정부(339)와, 레이저 조사부(337)로 각인된 2차원 코드(30B) 및 제품정보를 나타내는 문자 마크의 상태를 검사하는 외관 검사부(340)가 설치되어 있다.
이후, 레이저 마킹 방법에 대해 설명하지만, 제조 조건의 조합 방법과 그 효과, 또한, 리드 프레임(LF)의 혼입 방지 방법과 그 효과는 상술한 바와 같으므로, 여기서의 설명은 생략한다. 또한, 레이저 마킹 공정은 제품정보를 나타내는 문자와 2차원 코드(30B)를 레이저에 의해 각인하는 공정이지만, 여기에서는 주로 2차원 코드(30B)의 각인 방법에 대해 설명한다.
우선, 레이저 마킹 장치(334)는, 제품형명마다 규정되는 제조 조건의 설정이 행해지고, 그래서 언로더부(336)에 설치되어 있는 통합 랙 ID는, 2차원 코드(303)가 ID리더기(50G)에 의해 판독되며, 통합 랙 ID 및 리드 프레임(LF) 수납 매수가 관리서버(334S)에 저장된다.
이어서, 리드 프레임(LF)의 외곽선부(8)에 각인된 2차원 코드(30A)가 ID리더기(50F)에 의해 판독되고, 해당 리드 프레임(LF)의 기재 ID를 특정하는 것과 함께, 관리서버(334S)에 저장된다. 다음으로, 관리서버(334S)는 LF 맵 데이터 서버(LFMS)에서 해당 기재 ID에 관한 LF정보(LFI)를 취득한다.
다음으로, 확실하게 레이저 빔(LB)이 밀봉체(10)의 표면에 조사되도록, 청소부(339)에서 밀봉체(10)의 표면상의 이물(異物)이 제거된다.
그 후, LF정보(LFI)에 포함되는 각 공정의 양품 불량품 ID에 기초하고, 양품 ID를 갖는 밀봉체(10)의 표면에 순차적으로 레이저 빔(LB)을 조사하며, 해당 리드 프레임(LF)의 기재 ID, LF 맵 ID 및 칩 ID 정보를 갖는 2차원 코드(30B)와, 제품정보를 나타내는 문자 마크를 동시에 각인한다.
다음으로, 레이저 빔(LB)이 조사되고, 탄화(炭化)한 밀봉체(10)의 일부는, 세정부(339)에 의해 밀봉체(10)의 표면으로부터 제거된다.
다음으로, 외관 검사부(340)에서 레이저 조사부(337)로 각인된 제품정보를 나타내는 문자 마크가 확실히 각인되었는지 여부를 확인하고, 그 결과를 해당 리드 프레임(LF)의 LF정보(LFI)와 연결해서 관리서버(334S)에 저장한다.
그 후, 관리서버(334S)에 설정된 매수의 리드 프레임(LF)이 통합 랙(301)에 수납되면, 자동적으로 빈 상태의 다음 통합 랙(301)이 준비되고, 리드 프레임(LF)은 새로운 통합 랙(301)에 수납된다.
그 후, 관리서버(334S)는, LF정보(LFI)(조립 로트 ID, 제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 레이저 마크 양품 불량품 ID, 레이저 마크 장치 ID)를 LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 레이저 마크의 처리 일시, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결되어, 실적 수집 서버(JSS)에 전송된다.
이와 같이, 본 실시 형태 2의 레이저 마킹 방법에 의하면, 밀봉체(10)에 각인된 기재 ID, LF 맵 ID, 칩 ID 정보를 갖는 2차원 코드(30B)를 ID리더기로 판독하고 LF 맵 데이터 서버(LFMS)를 참조함으로써 LF정보(LFI)를, 또한, 실적 수집 서버(JSS)를 참조함으로써 공정 실적 정보(KJJ)를 신속하고 용이하게 취득(추적)할 수 있다. 다시 말해, 밀봉체(10)의 표면에 부여된 2차원 코드(30B)를 참조하는 것만으로는 각 정보를 판독(read)할 수 없다.
한편, 2차원 코드(30B)에 포함된 정보는, TPO(Time, Place, Occasion)를 고려하여 선택할 수 있다. 예를 들면, 전(前)공정 정보의 칩 ID, 후(後)공정 정보의 LF정보(LFI) 및 공정 실적 정보(KJJ)의 전부 또는 일부의 정보를 갖는 2차원 코드(30B)를 각인해 두면, 웨이퍼 맵 데이터 서버(WAMS) 및 LF 맵 데이터 서버(LFMS)와 실적 수집 서버(JSS)를 참조할 수 없는 환경이라고 해도, 2차원 코드(30B)의 리더기로 2차원 코드(30B)를 판독하는 것으로, 칩 ID, LF정보(LFI), 공정 실적 정보(KJJ)의 전부 또는 일부를 취득할 수 있다.
<외장 도금 공정>
도 46, 도 47은 외장 도금 공정의 개념도이다. 외장 도금 장치(342)의 로더부(343)에는, 통합 랙(301) 내에 수납된 복수의 리드 프레임(LF)과, 외장 도금 장치를 관리하는 서버(관리서버(342S))에 접속된 ID리더기(50H)가 설치되어 있다. 또한, 언로더부(344)에는, 처리부(345)에서 처리되는 리드 프레임(LF)을 수납할 빈 상태의 복수의 통합 랙(301)과, 관리서버(342S)에 접속된 ID리더기(50I)가 설치되어 있다. 게다가, 로더부(343)와 언로더부(344) 사이에는, 처리부(345)가 설치되어 있다.
이후, 외장 도금 방법에 대해 설명하지만, 제조 조건의 조합(照合) 방법과 그 효과, 및 리드 프레임(LF)의 혼입 방지 방법과 그 효과는 상술한 바와 같으므로, 여기서의 설명은 생략한다.
우선, 외장 도금 장치(342)는, 제품형명마다 규정되는 제조 조건의 설정이 행해진다. 그리고, 언로더부(344)에 설치되어 있는 통합 랙(301)은, 2차원 코드(303)가 ID리더기(50I)에 의해 판독되고, 통합 랙 ID 및 리드 프레임(LF)수납 매수가 관리서버(342S)에 저장된다.
다음으로, 리드 프레임(LF)은, 도 47에 나타내는 바와 같이, 로더부(343)에 설치된 통합 랙(301)의 내부로부터 리드 프레임(LF)이 꺼내진다.
이어서, 리드 프레임(LF)의 외곽선부(8)에 각인된 2차원 코드(30A)가 ID리더기(50H)에 의해 판독되고, 해당 리드 프레임(LF)의 기재 ID를 특정하는 것과 함께, 관리서버(342S)에 저장된다. 다음으로, 관리서버(342S)는, LF 맵 데이터 서버(LFMS)로부터 해당 기재 ID에 관한 LF정보(LFI)를 취득한다.
이어서, 리드 프레임(LF)은, 도시하지 않은 고정 수단에 의한 반송 벨트(346)에 세팅되고, 처리부(345)에 공급된다. 처리부(345)에서 리드 프레임(LF)은, 세정 처리부(347), 화학 연마 처리부(348), 도금 처리부(349), 벨트 세정부(350), 건조부(351)로 순차적으로 처리가 실시된다. 상기 외장 도금 처리가 완료된 리드 프레임(LF)은, 처리부(345)에서 언로더부(344)로 반송되어, 임의의 통합 랙(301)에 수납된다.
그 후, 관리서버(342S)에 설정한 소정 매수의 리드 프레임이 통합 랙(301)에 수납되면, 자동적으로 빈 상태의 다음 통합 랙(301)이 준비되고, 리드 프레임(LF)은 새로운 통합 랙(301)에 수납된다.
그 후, 관리서버(342S)는 LF정보(LFI)(트레이(tray) ID, 트레이 맵 ID, 조립 로트 ID, 제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 외장 도금 양품 불량품 ID, 외장 도금 장치 ID)를 LF 맵 데이터 서버(LFMS)로 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 외장 도금의 처리 일시, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결되어, 실적 수집 서버(JSS)에 전송된다. 이에 따라, 상세한 설명은 생략하지만, 도금 공정에서도, 상술한 공정과 마찬가지로, 임의의 ID(기재 ID, LF 맵 ID 등)로부터 공정 실적 정보(KJJ)를 신속하고 쉽게 추적(취득)할 수 있다.
<리드 프레임 절단 공정>
도 48, 도 49, 도 50(a),(b)는 절단 성형 공정의 개념도이다. 절단 성형 장치(352)의 로더부(353)에는, 통합 랙(301) 내에 수납된 복수의 리드 프레임(LF)과, 절단 성형 장치를 관리하는 서버(관리서버(352S))에 접속된 ID리더기(50J)가 설치되어 있다. 또한, 언로더부(354)에는 처리부(355)에서 절단 성형되는 반도체 장치(QFP)(356)를 수납하는 복수의 양품용 트레이(357A) 및 불량품용 트레이(357B)와, 관리서버(352S)에 접속된 ID리더기(50K)가 설치되어 있다. 게다가, 로더부(353)와 언로더부(354) 사이에는, 처리부(355)가 설치되어 있다.
또한, 상기 양품용 트레이(357A) 및 불량품용 트레이(357B)에는 각각을 식별하기 위해 고유한 트레이 ID 및 트레이의 포켓(pocket)의 위치를 특정하는 트레이 맵 ID가 부여되고, 반도체 장치(QFP)(356)의 수납 개수 정보와 함께 트레이(357A, 357B)의 임의의 부위에 2차원 코드(358)가 각인된다.
이후, 절단 성형 방법에 대해 설명하지만, 제조 조건의 조합 방법과 그 효과, 및 리드 프레임(LF)의 혼입 방지 방법과 그 효과는 상술한 바와 같으므로, 여기서의 설명은 생략한다.
우선, 절단 성형 장치(352)는, 제품형명마다 규정되는 제조 조건의 설정이 행해지고, 그래서, 언로더부(354)에 설치되어 있는 양품용 트레이(357A) 및 불량품용 트레이(357B)는 2차원 코드(358)가 ID리더기(50K)에 의해 판독되며, 트레이 ID 및 반도체 장치(356) 수납 개수가 관리서버(352S)에 저장된다.
다음으로, 도 48, 도 49에 나타내는 바와 같이, 리드 프레임(LF)은 로더부(353)에 설치된 통합 랙(301)의 내부로부터 꺼내진다.
이어서, 외장 도금에 의해 ID리더기에서 판독할 수 없게 된 리드 프레임(LF)의 2차원 코드(30A) 대신에, 밀봉체(10)에 각인된 2차원 코드(30B)가 ID리더기(50J)에 의해 판독되고, 해당 리드 프레임(LF)의 기재 ID 및 밀봉체(10)의 LF 맵 ID가 특정되는 것과 함께, 관리서버(352S)에 저장된다. 다음으로, 관리서버(352S)는 LF 맵 데이터 서버(LFMS)에서 해당 리드 프레임(LF) 및 밀봉체(10)에 관한 LF정보(LFI)를 취득한다.
이어서, 도 49, 도 50(a)에 나타낸 바와 같이, 리드 프레임(LF)은 반송 지그(transporting jig: 359)에 의해 가이드 레일(11B)에 탑재된다. 그 후, 리드 프레임(LF)은 가이드 레일(11B)에 지지된 상태에서 반송 클로(12B)에 의해 성형하 금형(lower forming die: 360)으로 반송된다. 그리고, 성형하 금형(360)의 다이(362)로 지지된 상태에서 성형상 금형(upper forming die: 361)의 펀치(punch: 363)로 리드(5)(아우터 리드)의 성형 부위에 응력이 가해지고, 도 24에 나타내는 바와 같이, 밀봉체(10)로부터 노출한 리드(5)(아우터 리드)가 걸윙 모양으로 성형된다.
다음으로, 도 49, 도 50(b)에 나타내는 바와 같이, 상기 성형 처리가 완료된 리드 프레임(LF)은 반송 클로(12B)에 의해 절단하 금형(lower cutting die: 364)으로 반송된다. 그리고, 절단하 금형의 다이(366)에 의해 지지된 상태에서 절단상 금형(upper cutting die: 365)의 펀치(367)에서 리드 프레임(LF)의 현수 리드(6) 및 외곽선부(8)에 응력이 가해지고, 도 23에 나타내는 바와 같이, 밀봉체(10)로부터 노출한 리드 프레임(LF)의 불필요한 개소(현수 리드(6), 외곽선부(8) 등)가 절단·제거되어 반도체 장치(QFP)(356)가 완성된다.
그 후, 관리서버(352S)에 저장된 LF정보(LFI)의 다이 본딩 공정으로부터 외장 도금 공정까지의 양품 불량품 ID에 근거하여, 양품 ID를 갖는 반도체 장치(QFP)(356)는 흡착 지그(suction jig: 368)에 의해 절단하 금형(364)에서 양품 트레이 언로더부(369A)의 양품 트레이(357A)로 수납된다. 한편, 불량품 ID를 갖는 반도체 장치(QFP)(356)는 불량품 트레이 언로더부(369B)의 불량품 트레이(357B)에 수납된다. 또한, 불량품 트레이(357B)에 수납된 반도체 장치(QFP)(356)는 불량품으로서 처치(거부)된다. 이후, 이것을 난재처치(disposition treatment)라 한다.
다음으로, 관리서버(352S)는, 트레이 ID 및 트레이의 포켓의 위치를 특정하는 트레이 맵 ID와 수납된 반도체 장치(QFP)(356)의 LF정보(LFI)의 연결을 행하고, LF 맵 데이터 서버(LFMS)에 전송한다.
그 후, 관리서버(352S)에 설정해 놓은 소정 수량의 반도체 장치(QFP)(356)가 양품 트레이(357A)에 수납되면, 공급용 트레이 로더부(370)에 준비되어 있는 빈 상태의 양품 트레이(357A)가 자동적으로 양품 트레이 언로더부(369A)에 세팅되고, 반도체 장치(QFP)(356)는 양품 트레이 언로더부(369A)에 세팅된 새로운 양품 트레이(357A)에 수납된다.
이와 같이, 본 실시 형태 2에 의하면, LF정보(LFI)의 양품 불량품 ID(다이 본딩 공정 ~ 외장 도금 공정)를 관리서버(352S)가 LF 맵 데이터 서버(LFMS)로부터 취측하고, 불량품의 위치(리드 프레임(LF) 및 리드 프레임의 디바이스 영역)를 시스템적으로 인식하여 확실하게 난재처치할 수 있다. 그래서, 다이 본딩 공정으로부터 외장 도금 공정에서 만들어진 불량품인 반도체 장치(QFP)(356)에 대한 불필요한 작업(시험 및 외관 검사)를 배제할 수 있다. 이에 따라 TAT(Turn Around Time)의 향상 및 비용 저감을 도모할 수 있다.
그 후, 관리서버(352S)는, LF정보(LFI)(트레이 ID, 트레이 맵 ID, 조립 로트 ID, 제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 절단 성형 양품 불량품 ID, 절단 성형 장치 ID)를 LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 절단 성형의 처리 일시, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결되어, 실적 수집 서버(JSS)로 전송된다.
이와 같이, 본 실시 형태 2의 절단 성형 방법에 의하면, 임의의 ID(트레이 ID, 트레이 맵 ID 등)에서 LF 맵 데이터 서버(LFMS)를 참조함으로써 LF정보(LFI)를, 또한, 실적 수집 서버(JSS)를 참조함으로써 공정 실적 정보(KJJ)를 신속하고 쉽게 추적(취득)할 수 있다.
<시험 공정>
도 51, 도 52는 시험 공정의 개념도이다. 시험 장치(371)의 로더부(372)에는, 트레이(357) 내에 수납된 복수의 반도체 장치(QFP)(356)와, 시험 장치(371)를 관리하는 서버(관리서버(371S))에 접속된 ID리더기(50L)가 설치되어 있다. 또한, 언로더부(373A, 373B)에는 측정부(374)에서 측정된 반도체 장치(QFP)(356)를 수납할 빈 상태의 복수의 트레이(357A, 357B)와, 관리서버(371S)에 접속된 ID리더기(50M)가 설치되어 있다.
또한, 상기 언로더부(373)는, 양품의 반도체 장치(QFP)(356)가 반송되는, 양품용 언로더부(373A)와 불량품의 반도체 장치(QFP)(356)가 반송되는 불량품용 언로더부(373B)가 있다. 그리고, 양품용 언로더부(373A)에는 양품용 트레이(357A)가 준비되고, 불량품용 언로더부(373B)에는 불량품용 트레이(357B)가 준비된다.
우선, 시험 장치(371)는, 제품형명마다 규정되는 제조 조건 및 시험 조건의 테스트 패턴, 테스트 프로그램, 테스트 온도 등(이후, 테스트 조건이라 한다)의 설정이 행해진다.
다음으로, 언로더부(354A, 354B)에 설치되어 있는 트레이(357A), 트레이(357B)의 2차원 코드(358)가 ID리더기(50K)에 의해 판독되고, 트레이 ID 및 반도체 장치(QFP)(356)의 수납 개수가 관리서버(371S)에 저장된다.
다음으로, 도 51, 도 52에 나타내는 바와 같이, 로더부(372)에 설치된 트레이(357)에 저장된 반도체 장치(QFP)(356)의 밀봉체(10)에 각인된 2차원 코드(30B)가 ID리더기(50L)에 의해 판독되고, 해당 반도체 장치(QFP)(356)의 칩 ID 및 조립 로트 ID를 특정하는 것과 함께, 관리서버(371S)에 저장된다.
다음으로, 관리서버(371S)는 LF 맵 데이터 서버(LFMS)에서 해당 칩 ID 및 조립 로트 ID에 관한 LF정보(LFI)와, 또한, 테스트 데이터 서버(TEDS)에서 해당 칩 ID 및 조립 로트 ID에 관한 테스트 조건을 취득한다.
다음으로, 관리서버(371S)는 입력된 제품형명에 대응되는 제조 조건의 마스터 데이터를 실적 수집 서버(JSS)에서 판독하고, 수동으로 설정한 제조 조건 및 테스트 조건과의 조합(照合)을 행한다. 그리고, 일치하고 있음을 확인가능한 경우(제조 조건 OK, 테스트 조건 OK)에는, 반도체 장치(QFP)(356)를 측정부(374)에 공급한다. 한편, 설정한 제조 조건이나 테스트 조건이 마스터 데이터와 다른 경우(제조 조건 NG, 테스트 조건 NG)에 알람을 발생하는 것과 함께, 시험 장치(371)를 강제적으로 정지한다.
또한, 관리서버(371S)에 의한 제조 조건의 조합(照合) 결과는, 제조 조건(OK, NG)에 구애받지 않고, LF정보(LFI), 조립 로트, 제품형명, 칩 ID와 연결되어, 실적 수집 서버(JSS)에 전송된다. 또한, 테스트 조건의 조합 결과는, 테스트 조건(OK, NG)에 구애받지 않고, LF정보(LFI), 조립 로트, 제품형명, 칩 ID에 연결되어, 테스트 데이터 서버(TEDS)에 전송된다.
다음으로, 복수의 반도체 장치(QFP)(356)는 도 51, 도 52에 나타내는 바와 같이, 로더부(372)에 설치된 트레이(357)로부터 제1 로더 로봇(loader robot)(375A)에 의해 로더 셔틀(loader shuttle: 376)로 반송된다. 또한, 상기 로더 셔틀(376)은 예를 들면, 고온 시험시에 반도체 장치(QFP)(356)에 고온을 적용하는 기능을 가지고 있다.
이어서, 반도체 장치(QFP)(356)는, 제2 로더 로봇(375B)에 의해 로더 셔틀(376)로부터 측정부(374)로 후송 및 세팅되고, 그 후, 설정된 테스트 조건에 따라, 반도체 장치(QFP)(356)의 직류 시험 및 교류 시험 등의 전기 특성 검사가 실시된다.
또한, 직류 시험은, 반도체칩(1)의 정적(靜的) 특성을 확인하는 것으로, 주로 입출력 버퍼의 전압·전류 특성을 보증하기 위한 것이다. 이에 대해, 교류 시험은 반도체칩(1)의 동적(動的) 특성을 확인하는 것으로, 주로 반도체칩(1)의 집적회로에 통합된 기능(function)을 보증하기 위한 것이다. 이후, 이러한 시험 결과를 총칭하여 특성 검사 정보(TKJ)라고 한다.
그 후, 반도체 장치(QFP)(356)는, 제2 언로더 로봇(377B)에 의해 언로더 셔틀부(378)로 반송되고, 그 후, 제1 언로더 로봇(377A)에 의해 언로더 셔틀부(378)로부터 언로더부(373)의 트레이(357)에 수납된다. 또한, 반도체 장치(QFP)(356)는 측정부(374)에서의 특성 검사 결과가 양품 판정인 경우, 양품 언로더부(373A)의 양품 트레이(357A)에 수납된다. 한편 불량품 판정인 경우는 불량품 언로더부(373B)의 불량품 트레이(357B)에 수납된다.
다음으로, 관리서버(371S)는, 트레이 ID와 수납된 반도체 장치(QFP)(356)의 LF정보(LFI)의 연결을 행하고, LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 반도체 장치(QFP)(356)의 특성 검사 정보(TKJ)와 LF정보(LFI), 조립 로트, 제품형명, 칩 ID의 연결을 행하고, 테스트 데이터 서버(TEDS)에 전송한다.
그 후, 관리서버(371S)에 설정해 놓은 소정 수량의 반도체 장치(QFP)(356)가 양품 트레이(357A)에 수납되면, 공급용 트레이 로더부(370)에 준비되어 있는 빈 상태의 트레이(357A)가 자동적으로 양품 언로더부(373A)에 세팅되고, 반도체 장치(QFP)(356)는 양품 언로더부(373A)에 세팅된 새로운 트레이(357A)에 수납된다.
그 후, 관리서버(371S)는 LF정보(LFI)(트레이 ID, 트레이 맵 ID, 조립 로트 ID제품형명, LF번호, 기재 ID, LF 맵 ID, 칩 ID, 시험 양품 불량품 ID, 시험 장치 ID)를 LF 맵 데이터 서버(LFMS)에 전송한다. 또한, 공정 실적 정보(KJJ)(제조 조건, 시험의 처리 일시, 처리 수량, 불량품 수량, 양품 수량, 오퍼레이터 식별 ID)는 LF정보(LFI)와 연결되어, 실적 수집 서버(JSS)로 전송되며, 특성 검사 정보(TKJ)(직류 시험 결과, 교류 시험 결과)는 테스트 데이터 서버(TEDS)로 전송된다.
<최종 외관 검사 공정>
최종 외관 검사 공정에서는, 도시하지 않은 최종 외관 검사 장치에 의한 화상 인식에 의해 QFP의 외관 검사가 행해지고, 리드(5)(아우터 리드)의 결손이나 변형 등의 유무가 체크된다.
본 실시 형태 2에 의하면, 도 53에 나타내는 바와 같이, 반도체 장치의 제조공정(전 공정 및 후공정)에서 칩 ID를 웨이퍼 맵 데이터 서버(WAMS)에 저장하고, LF 정보(LFI)를 LF 맵 데이터 서버(LFMS)에 저장한다. 또한, 공정 실적 정보(KJJ)를 실적 수집 서버(JSS)에 저장하고, 특성 검사 정보(TKJ)를 테스트 데이터 서버(TEDS)에 저장한다. 그리고, 각각의 반도체칩(1)의 전공정 정보와, 반도체칩(1)의 후공정의 제조 이력과, 반도체 장치(1)의 특성 검사 결과를 반도체칩(1) 및 반도체 장치(QFP)(356)와 일대일로 연결시킨다. 이에 따라, 반도체 장치의 제조공정에서의 칩 트레이서빌리티 관리(chip traceability management)가 가능해 진다.
또한, 본 실시 형태 2에 의하면, 칩 ID 정보를 갖는 LF 맵 데이터 서버(LFMS)와 테스트 데이터 서버(TEDS)의 정보를 분석함으로써 반도체칩(1)의 개별 특성 및 제조 이력을 취득(추적)할 수 있다. 이에 따라 불량이 발생했을 때, 반도체칩(1)과 반도체 장치(QFP)(356)와의 일대일의 제조 이력이 분석가능하며, 불량의 원인 규명과 근본 대책의 신속화가 가능해진다.
또한, 테스트 데이터 서버(TEDS)에 저장되어 있는 특성 검사 정보(TKJ)에 근거하여 특성이 뛰어난 반도체 장치를 특정하고, 실적 수집 서버(JSS)에 저장되어 있는 공정 실적 정보(KJJ)로부터 해당 반도체 장치의 제조 이력 및 제조 조건을 분석함으로써, 최선의 제조 조건을 제조공정에 피드백할 수 있다. 또한, 이와 반대로, 특성이 뛰어나지 않은 반도체 장치의 제조 이력을 분석하고 제조공정에 피드백함으로써 불량이 발생할 가능성을 저감할 수 있다.
또한, 본 발명자의 검토에 의하면, 도 54에 나타내는 바와 같이, 반도체칩(1)의 전공정 정보인 반도체 웨이퍼 번호, 확산 로트 번호(확산 공정을 식별하는 번호), 반도체 웨이퍼(1A) 내에서의 해당 반도체칩(1)의 위치정보와, 후공정에서의 시험 공정의 특성 검사 결과를 분석한 결과, 임의의 특성 불량(380)이 반도체 웨이퍼(1A)의 특정 개소에 집중하는 것이 판명되었다.
그러나, 본 실시 형태 2에 의하면, 반도체 장치(QFP)(356)의 특성 검사 결과와 칩 ID가 연결되어 있으므로, 반도체칩(1)의 특성 검사 결과를 웨이퍼 제조공정에 피드백함으로써, 전공정의 특성 불량의 원인 규명 및 양품 조건의 추출을 쉽게 실시할 수 있다. 또한, 반도체칩(1)의 확산 로트 번호로부터, 임의의 특성 불량(380)이 웨이퍼의 특정 개소에 집중하고 있을 가능성이 있는 반도체 웨이퍼(1)를 특정할 수 있으므로, 후공정에서 확실히 임의의 특성 불량(380)을 전(前) 공정 특성 불량품(381)으로서 난재처치(불량처치)할 수 있다.
또한, 본 실시 형태 2의 반도체 장치의 제조 방법은, 상술한 차이점을 제외하고, 상기 실시 형태 1에서 설명한 반도체 장치의 제조 방법과 같다. 따라서 중복된 설명은 생략하지만, 상기 차이점을 제외하고, 상기 실시 형태 1에서 설명한 발명을 적용할 수 있다.
또한, 본 실시 형태 2에서는, 상기 실시 형태 1에서 설명한 반도체 장치의 제조 방법에 대한 변형 예로서 설명했지만, 상기 실시 형태 1과 본 실시 형태 2를 조합하여 적용할 수도 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 근거하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태 1, 2로 한정되는 것이 아니라, 예로써, 이하에 나타내는 변형 예처럼, 그 요지를 벗어나지 않는 범위에서 다양한 변경이 가능하다.
(변형 예 1)
상기 실시 형태에서는, QFP의 제조에 적용한 예를 설명했지만, 리드 프레임을 기재로서 사용하는 다른 반도체 장치(반도체 패키지)로서, 예를 들면 QFN(Quad Flat Non-Leaded Package)이나 TSSOP(Thin Shrink Small Outline Package)등에 적용할 수 있다. 또한, 리드 프레임 이외의 기재를 사용하는 반도체 장치(반도체 패키지)로서, 예를 들면 BGA(Ball Grid Array)에 적용할 수도 있다.
또한, BGA를 제조할 때에는, 칩 탑재 부재(기재)로서 배선 기판이 사용된다. BGA의 제조공정에서는, 우선, 배선 기판상에 반도체칩을 탑재하고, 이어서, 배선 기판의 전극 패드와 반도체칩을 금(Au) 와이어나, 땜납 볼 등의 도전성 부재로 전기적으로 접속한 후, 반도체칩을 수지 밀봉한다.
다음으로, 반도체칩을 밀봉하는 수지 밀봉체의 표면에 BGA의 제품정보를 나타내는 제품형명, 고객 로고 마크, 제조 코드 등의 마크를 각인한 후, 배선 기판의 이면에 땜납 볼을 접속한다. 그 후, 번인(burn-in) 시험, 전기 특성 시험 등의 시험 공정과 최종 외관 검사 공정을 거쳐 BGA가 완성품으로 된다.
그래서, BGA를 제조할 때는, BGA의 제조에 이용되는 복수의 배선 기판의 표면에, 서로 다른 기재 ID를 형성하는 것과 함께, 상기한 각 공정에서 사용하는 배선 기판 수납용 반송 수단(조립 랙, 조립 로트, 스태커 등)의 표면에도 서로 다른 식별정보(랙 ID)를 형성한다. 그리고, 반송 수단의 식별정보와 해당 반송 수단에 수납되는 배선 기판의 식별정보(기재 ID)를 연결하고, 각 장치의 로더부에 세팅한 반송 수단으로부터 배선 기판을 꺼내서 처리부에 공급할 때, 및 처리가 완료된 배선 기판을 언로더부의 반송 수단에 수납할 때, 반송 수단의 식별정보와 배선 기판의 식별정보의 관련성을 조합한다.
이에 따라, 후공정의 각 장치에서, 앞의 반송 수단에 수납된 복수의 배선 기판과 다음 반송 수단에 수납된 복수의 배선 기판을 연속하여 장치의 처리부로 공급한 경우에도, 소정의 반송 수단에 회수되어야 할 배선 기판이 다른 반송 수단에 혼입되는 문제점을 방지할 수 있다.
또한, 만일 배선 기판이 다른 반송 수단에 혼입됐다고 해도, 다음 공정의 장치의 로더부에서 바로 혼입이 판명되므로, 반송 수단과 배선 기판의 관련성(연결)이 없어지는 것은 아니다. 이에 따라, 상기 실시 형태와 마찬가지로, 후공정 처리의 처리량을 저하시키는 일 없이, BGA의 제품 관리와 신속한 불량 해석을 행할 수 있게 된다.
(변형 예 2)
또한, 상기 실시 형태에서는, 다이 본딩 공정에서, 불량의 반도체칩을 기재에 탑재하지 않은 것에 대해 설명했다. 그러나, 예를 들면 상기한 바와 같은 배선 기판을 기재로 하는 반도체 장치(기판품)에서, 또한, 복수의 반도체칩을 하나의 캐비티(cavity)로 덮은 상태에서 이 복수의 반도체칩을 수지 밀봉하는, 소위, 일괄 몰드 방식으로 형성되는 반도체 장치(일괄 몰드품)의 경우에는, 이하와 같이 제조해도 좋다.
즉, 배선 기판에 불량의 디바이스 영역이 존재하는 경우는, 이 불량의 디바이스 영역에 불량의 반도체칩을 탑재해 두는 것으로, 배선 기판의 모든 디바이스 영역에 대해 반도체칩이 탑재된 상태가 된다. 이에 따라, 배선 기판의 복수의 디바이스 영역을 수지로 밀봉할 때, 수지의 유동성을 안정시킬 수 있다.
(변형 예 3)
또한, 상기 실시 형태에서는, 식별정보(식별코드)를 부여(형성)하는 반송 수단의 예로서, 조립 랙, 조립 로트, 스태커 등을 예로 설명했지만, 이 식별정보는 상기 기판품과 같이 번인 공정을 행할 때에 사용하는 트레이나 보드(번인 보드), 혹은 반도체 웨이퍼로부터 취득한 반도체칩을 반송할 때에 사용하는 트레이(칩 트레이)에 부여해도 좋다. 이에 따라, 트레이에서의 어느 위치에서 작업을 행했는가하는 정보도 관리할 수 있다.
(변형 예 4)
또한, 상기 실시 형태에서는, 와이어 본딩 방식에 의해 반도체칩을 기재의 칩 탑재영역에 탑재하는 예를 설명했지만, 도전성 부재로서 범프 전극을 이용한 플립 칩 방식에 의해 기재의 칩 탑재영역에 반도체칩을 탑재하는 반도체 장치에서 적용할 수도 있다. 또한, 반도체칩을 탑재하는 기재로서 리드 프레임과 배선 기판을 예시했지만, TAB 테이프나 플렉시블한 배선 기판을 기재로 사용하는 경우에도 적용할 수 있다.
(변형 예 5)
또한, 상기 실시 형태에서는, 레이저 빔을 이용한 각인장치를 이용하여 기재(리드 프레임)나 랙의 표면에 2차원 코드를 각인했지만, 예를 들면 잉크나 도료의 인쇄, 혹은 2차원 코드를 인쇄된 실(seal) 붙임 등에 의해, 기재나 랙의 표면에 2차원 코드를 형성해도 좋다.
(변형 예 6)
또한, 반송 수단인 랙(조립 랙)을, 금속(예를 들어 알루미늄(Al))으로 이루어진 재료로 구성하고, 또한, 레이저 빔을 이용하여 식별정보(식별코드)를 부여(형성, 각인)하면, 형성된 식별정보에는, 레이저 빔의 조사에 의한 용융된 랙의 일부로 이루어진 돌기 모양의 이물(burr)이 형성되기 쉽다. 이 원인은, 레이저 빔으로 각인하는 경우, 각인부에 미세한 도트(요철)가 형성되기 때문이기도 하다.
그 때문에, 랙을 재이용하는 경우, 혹은, 더러워진 랙을 청소할 때, 랙의 표면을 솜이나 포 등의 천(cleaning sheet)으로 청소하면, 이 물질에 천에 관련된 또다른 이물이 생길 수 있다. 그래서, 금속제의 랙을 사용하는 경우는 레이저 빔을 조사하는 것으로 가공 대상물의 표면을 녹이는(태우는, 박리하는, 산화시키는, 긁어내는)레이저 마킹 방식보다, 금속 이온을 전해(電解)로 화학 반응시켜, 흑색으로 변화시키는 이온 마킹 방식을 채용하는 것이 바람직하다. 또한, 사용하는 이온 마킹 장치는 일반적인 것이며, 예를 들면 전해액을 사용하여 인쇄 대상물의 금속에 통전시켜서, 표면에 화학 변화를 일으킴으로써 마킹하는 장치이다.
(변형 예 7)
또한, 상기와 같이, 알루미늄제의 랙을 사용하고, 또한, 카메라 등의 ID리더기(50A~50G)로서 카메라를 채용하고, 또한, 식별정보(식별코드)에 대해 광을 조사한 상태에서 이 식별정보를 판독할 경우에는, 조사한 광이 난반사되기 쉽고, 이 결과, 식별정보를 판독하지 못할 수 있다.
자세히 설명하면, 2차원 코드의 판독은, 리더기가 조사하는 광이 2차원 코드의 요철에서 반사하고, 그 반사 광을 감지함으로써 행해진다. 광의 반사에는 확산 반사와 경면(鏡面)반사가 있다. 확산 반사는 입사각이 반사면에서 모든 방향으로 반사하는 것이며, 경면 반사는, 반사 광이 입사각에 같은 각도로 전(全) 반사하는 것이다. 그리고, 2차원 코드의 판독은, 각인된 2차원 코드에서의 확산 반사와 전 반사하는 그 이외의 금속면과의 차를 이용하고 있다.
그러나, 랙은 광이 반사되기 쉬운 금속(예컨대, 알루미늄)을 소재로 하기 때문에 2차원 코드 면에서, 특히, 레이저 스캐너와 같이 조사광이 강한 경우에는 강한 반사 광이 ID리더기로 돌아가 수광 소자를 포화시켜 버릴 수 있으며, 이 경우는 판독율이 크게 저하해 버린다.
그래서, 상기와 같은 수단을 채택할 경우는, 도 34 및 도 35에 나타내는 바와 같이, 투과성을 갖는(한쪽 면 측에서 이 한쪽 면과는 반대 측의 다른 면 측을 확인할 수 있는) 필름(304)을 통해 식별정보를 판독하는 것이 좋다. 또한, 필름(304)은 예를 들면 광의 투과율을 40%에서 60%정도로 저하시키는 작용이 있는 수지 재료로 이루어진다.
(변형 예 8)
또한, 상기 실시 형태에서는 리드 프레임 등의 기재를 수납하는 반송 용기로서 랙을 예시했지만, 복수의 기재를 수납하는 반송 용기로서, 트레이 등을 사용하는 경우에도 적용할 수 있으며, 또한, 기재를 수납하는 반송 용기만이 아니라, 기재를 고정하는 지그(jig)나 가공 장치 등에도 식별정보(ID)를 부여하고, 이들 식별정보(ID)와 기재의 식별정보(ID)를 연결하는 것에 의해, 제품 관리나 불량 해석을 행할 수 있다.
(변형 예 9)
또한, 상기 실시 형태에서는, 각종 관리 테이블을 메인서버 측에 준비하고, 각 제조장치의 각 제조 스텝별로, 관리서버를 통해 메인서버에 차례로 처리 조건을 문의(조회)하고, 동시에 처리 결과를 등록하는 형태로 설명을 진행했다. 이외에도, 예를 들면 각종 관리 테이블의 내용은, 개별 제조장치에 당면한 생산에 관련된 것만을 해당 제조장치를 관리하는 관리서버 측으로 사전에 다운로드해 두고, 어느 일정한 가공 스텝을 종료했을 시점에서 메인서버에 등록할 수도 있다. 이러한 구성을 채용하면, 메인서버와 관리서버 간의 통신 부담을 경감할 수 있게 되고, 또한, 제조장치를 자율적인 형태로 제어하는 것이 가능해진다.
(변형 예 10)
또한, 상기 실시 형태의 ID 각인 공정에서는, 도 5와 같이, 기재(리드 프레임(LF))의 표면에 레이저 빔을 조사하는 것으로 기재 ID(2차원 코드(30A))을 형성(각인하는 예를 설명했다. 이외에도, 예를 들면 도 55(a)와 같이, 어느 출력(제1 출력)에서 레이저 빔을 기재(리드 프레임(LF))의 표면에 조사하고 변질 영역(400)을 형성하며, 다음으로 도 55(b)와 같이, 변질 영역(400)을 형성할 때 사용한 레이저 빔의 출력보다 높은 출력(제2 출력)의 레이저 빔을 이 변질 영역(400) 내에 조사함으로써 기재 ID(2차원 코드(30A))을 형성(각인)해도 좋다.
이에 따라, 기재 ID(2차원 코드(30A))의 주위(변질 영역(400)이 형성된 영역)의 색을, 기재(리드 프레임(LF))의 색(갈색)과는 다른 색(예를 들면, 흑색)으로 할 수 있으므로, 기재와 기재 ID(2차원 코드(30A))의 콘트라스트비를 높게 할 수 있다. 이 결과, 변질 영역(400)을 형성하지 않는 경우(도 5참조)에 비해, 기재 ID(2차원 코드(30A))의 시인성(판독 정밀도; reading accuracy)을 향상시킬 수 있다.
1 반도체칩
1A 반도체 웨이퍼
2 본딩 패드
3 와이어(도전성 부재)
4 칩 탑재영역(다이 패드부)
5 리드(외부 단자)
6 현수 리드
7 타이 바
8 외곽선부
9 접착제
10 밀봉체(수지 밀봉체)
11 가이드 레일
12 반송 클로
20 칩 ID(칩 식별정보)
30A, 30B 2차원 코드
40 각인장치
41 스태커
42 흡착 핸드
50A~50G ID리더기
70 다이 본딩 장치
70S, 71S, 73S, 200 관리서버
71 와이어 본딩 장치
73 밀봉 장치
100, MS 메인서버(상위 시스템)
101 중앙연산 처리장치
102 데이터 버스
103 기억장치
104 모니터
105 키보드
106 통신장치
107 인터페이스 장치
201 중앙연산 처리장치
202 데이터 버스
203 기억장치
204 모니터
205 키보드
206 리더
207 센서류
208 통신장치
209 인터페이스 장치
300 조립 랙
301 통합 랙
302 2차원 코드(조립 랙)
303 2차원 코드(통합 랙)
304 필름
305 언로더부(ID 각인장치)
306 케이스
307 로더부(ID 각인장치)
308 반송부(ID 각인장치)
309 레이저 조사부(ID 각인장치)
310 화상 인식 카메라(ID 각인장치)
311 로더부(다이 본딩 장치)
312 웨이퍼 공급부(다이 본딩 장치)
313 언로더부(다이 본딩 장치)
314 처리부(다이 본딩 장치)
315 접착제 도포부(다이 본딩 장치)
316 칩 탑재부(다이 본딩 장치)
317 칩 불량품(다이 본딩 장치)
318 반송 테이블(다이 본딩 장치)
319 로더부(와이어 본딩 장치)
320 처리부(와이어 본딩 장치)
321 언로더부(와이어 본딩 장치)
322 히트 스테이지(와이어 본딩 장치)
323 지지체(와이어 본딩 장치)
324 지지암(와이어 본딩 장치)
325 초음파 혼(와이어 본딩 장치)
326 본딩툴(와이어 본딩 장치)
327 조립 로트
328 로더부(밀봉 장치)
329 언로더부(밀봉 장치)
330 반송체(밀봉 장치)
331 정렬부
332A, 332B 프레스부(밀봉 장치)
333 게이트 브레이크부
334 레이저 마킹 장치
335 로더부(레이저 마킹 장치)
336 언로더부(레이저 마킹 장치)
337 레이저 조사부(레이저 마킹 장치)
338 처리부(레이저 마킹 장치)
339 세정부(레이저 마킹 장치)
340 외관 검사부(레이저 마킹 장치)
341 XY스테이지(레이저 마킹 장치)
342 외장 도금 장치
343 로더부(외장 도금 장치)
344 언로더부(외장 도금 장치)
345 처리부(외장 도금 장치)
346 반송 벨트(외장 도금 장치)
347 세정 처리부(외장 도금 장치)
348 화학 연마 처리부(외장 도금 장치)
349 도금 처리부(외장 도금 장치)
350 벨트 세정부(외장 도금 장치)
351 건조부
352 절단 성형 장치
353 로더부(절단 성형 장치)
354 언로더부(절단 성형 장치)
355 처리부(절단 성형 장치)
356 반도체 장치(QFP)
357 트레이
358 2차원 코드(트레이)
359 반송 지그(절단 성형 장치)
360 성형하 금형(절단 성형 장치)
361 성형상 금형(절단 성형 장치)
362 다이(성형 장치)
363 펀치(성형 장치)
364 절단하 금형(절단 성형 장치)
365 절단상 금형(절단 성형 장치)
366 다이(성형 장치)
367 펀치(성형 장치)
368 흡착 지그(절단 성형 장치)
369A 양품 트레이 언로더부(절단 성형 장치)
369B 불량품 트레이 언로더부(절단 성형 장치)
370 공급용 트레이 로더부(절단 성형 장치)
371 시험 장치
372 로더부(시험 장치)
373 언로더부(시험 장치)
374 측정부(시험 장치)
375A 제1 로더 로봇 A(시험 장치)
375B 제2 로더 로봇 A(시험 장치)
376 로더 셔틀(시험 장치)
377A 제1 언로더 로봇(시험 장치)
377B 제2 언로더 로봇(시험 장치)
378 언로더 셔틀부(시험 장치)
379 최종 외관 검사 장치
380 특성 불량
381 전(前) 공정 특성 불량품
400 변질 영역
401 반출체(밀봉 장치)
LF 리드 프레임
LB 레이저 빔

Claims (12)

  1. 반도체 장치의 제조 방법으로서,
    (a) 제1 랙용 식별정보를 가지고, 또한, 상기 제1 랙용 식별정보에 연결된 서로 다른 제1 기재용 식별정보를 각각 갖는 복수의 제1 랙용 기재가 수납된 제1 랙을 준비하는 공정;
    (b) 상기 (a)공정 후, 상기 제1 랙을 제1 후(後)공정장치의 로더부에 세팅하고, 상기 제1 랙용 식별정보를 판독하는 것으로, 상기 제1 랙 내에 포함되는 상기 복수의 제1 랙용 기재의 각각의 상기 제1 기재용 식별정보를 취득하는 공정;
    (c) 상기 (b)공정 후, 상기 제1 랙에서 상기 복수의 제1 랙용 기재 중 첫 번째 기재를 판독하고, 상기 제1 랙에서 꺼낸 상기 첫 번째 기재의 상기 제1 기재용 식별정보를 판독하고, 상위 시스템에 등록해둔 첫 번째 기재의 제1 기재용 식별정보와 조합(照合)한 결과, 상기 제1 랙에서 꺼낸 상기 첫 번째 기재가 상기 복수의 제1 랙용 기재 중 상기 첫 번째이면, 상기 제1 후공정장치의 처리부에 공급하고, 상기 첫번째이지 않으면 공급을 정지하는 공정,
    여기서, 상기 (c)공정을 실시하고 있는 사이에, 또는 상기 (c)공정 전에, 상기 제1 후공정장치의 언로더부에 세팅된 제2 랙의 제2 랙용 식별정보를 판독하고, 상기 제2 랙을 상기 복수의 제1 랙용 기재를 수납하기 위한 랙으로서 상기 상위 시스템에 등록하며;
    (d) 상기 (c)공정 후, 상기 제1 후공정장치의 상기 처리부에 공급된 상기 첫 번째 기재에 제1 처리를 실시하는 공정,
    여기서, 상기 (d) 공정을 실시하고 있는 사이에, 상기 제1 랙에서 꺼낸 상기 복수의 제1 랙용 기재 중 두 번째 기재의 상기 제1 기재용 식별정보를 판독하고, 상기 상위 시스템에 등록해 둔 두 번째 기재의 제1 기재용 식별정보와 조합(照合)하며;
    (e) 상기 (d)공정 후, 상기 첫 번째 기재를 상기 처리부에서 꺼내서, 상기 처리부에서 꺼낸 상기 첫 번째 기재의 상기 제1 기재용 식별정보를 판독하고, 상기 상위 시스템에 등록해 둔 상기 첫 번째 기재의 상기 제1 기재용 식별정보와 조합한 결과, 상기 처리부에서 꺼낸 상기 첫 번째 기재가 상기 복수의 제1 랙용 기재 중 상기 첫 번째이면 상기 제1 후공정장치의 상기 언로더부에 세팅된 상기 제2 랙에 공급하고, 상기 첫 번째이지 않으면 공급을 정지하는 공정,
    여기서 상기 (e)공정을 실시하고 있는 사이에, 상기 두 번째 기재가 상기 복수의 제1 랙용 기재 중 상기 두 번째이면 상기 제1 후공정장치의 상기 처리부에 공급하고, 상기 두 번째이지 않으면 공급을 정지하며;
    (f) 상기 제1 랙에서 모든 상기 제1 랙용 기재를 배출한 후, 복수의 제3 랙용 기재가 수납된 제3 랙을 상기 제1 후공정장치의 상기 로더부에 세팅하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 랙용 식별정보 및 상기 제1 기재용 식별정보는, 각각 2차원 코드의 형식으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 2차원 코드는, 각각 레이저 빔에 의해 각인되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제1 랙용 기재는, 리드 프레임인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    (g) 상기 리드 프레임의 칩 탑재영역에 반도체칩을 탑재하는 공정;
    (h) 상기 (g)공정 후, 상기 리드 프레임의 리드와 상기 반도체칩의 본딩 패드를 도전성 부재에 의해 전기적으로 접속하는 공정;
    (i) 상기 (h)공정 후, 상기 반도체칩 및 상기 도전성 부재를 수지 밀봉체로 밀봉하는 공정;
    (j) 상기 (i)공정 후, 상기 수지 밀봉체의 외부에 노출된 상기 리드 프레임의 표면에 도금층을 형성하는 공정;
    을 포함하며,
    상기 (g)공정에 앞서, 상기 리드 프레임의 표면에 상기 제1 기재용 식별정보를 형성하고,
    상기 (i)공정 후, 상기 수지 밀봉체의 표면에, 상기 제1 기재용 식별정보에 연결된 기재용 식별정보를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 수지 밀봉체의 표면에 상기 기재용 식별정보를 형성할 때, 상기 수지 밀봉체의 표면에, 상기 반도체 장치의 제품정보를 표시하는 마크를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제1 랙용 기재는, 배선 기판인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020130080694A 2012-07-13 2013-07-10 반도체 장치의 제조 방법 KR102067294B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012157598A JP5968705B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法
JPJP-P-2012-157598 2012-07-13

Publications (2)

Publication Number Publication Date
KR20140009039A KR20140009039A (ko) 2014-01-22
KR102067294B1 true KR102067294B1 (ko) 2020-01-16

Family

ID=49914310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130080694A KR102067294B1 (ko) 2012-07-13 2013-07-10 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US9362183B2 (ko)
JP (1) JP5968705B2 (ko)
KR (1) KR102067294B1 (ko)
CN (2) CN107946203B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076272A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 패널 운반 장치 및 이를 포함하는 시스템

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
CN103794024B (zh) * 2014-02-20 2016-06-01 北京七星华创电子股份有限公司 半导体工艺的报警处理方法
TWM505131U (zh) * 2015-01-30 2015-07-11 Arima Communication Corp 手機自動化生產系統
US20180157246A1 (en) * 2015-01-30 2018-06-07 Arima Communications Corp. Automated production system for mobile phone
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP6633616B2 (ja) * 2015-03-30 2020-01-22 株式会社Ｆｕｊｉ 情報管理装置及び情報管理方法
KR101619782B1 (ko) * 2015-04-14 2016-05-12 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치
JP2017187988A (ja) * 2016-04-07 2017-10-12 東芝テック株式会社 コード認識装置
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
KR102008515B1 (ko) * 2017-03-13 2019-10-22 한미반도체 주식회사 반도체 제조장치 및 이의 제어방법
US10068786B1 (en) * 2017-04-20 2018-09-04 Texas Instruments Incorporated Data structures for semiconductor die packaging
JP6265294B1 (ja) * 2017-05-02 2018-01-24 日本紙工株式会社 二重識別子を用いた製品管理方法
NL2018973B1 (en) * 2017-05-24 2018-12-07 Vmi Holland Bv Apparatus for marking batches and a system and method for marking batches and/or processing said marked batches
WO2018226749A1 (en) * 2017-06-05 2018-12-13 Optimal Plus Ltd. Method and system for data collection and analysis for semiconductor manufacturing
CN109390249A (zh) 2017-08-10 2019-02-26 上海微电子装备（集团）股份有限公司 半导体制造装置
JP6803880B2 (ja) * 2017-09-22 2020-12-23 エンゼルプレイングカード株式会社 シャッフルプレイングカードおよびプレイングカードの製造方法
EP3723115B1 (en) * 2017-12-07 2023-06-14 Fuji Corporation Information management device and information management method
CN109950187B (zh) * 2017-12-20 2024-04-12 株式会社国际电气 基板处理装置、半导体装置的制造方法以及记录介质
US10429174B2 (en) * 2017-12-20 2019-10-01 Texas Instruments Incorporated Single wavelength reflection for leadframe brightness measurement
JP2019197796A (ja) * 2018-05-09 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
NL2021552B1 (en) 2018-09-03 2020-04-30 Besi Netherlands Bv Method and device for selective separating electronic components from a frame with electronic components
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
EP3705862B1 (en) * 2019-03-05 2023-07-05 Infineon Technologies AG Method and device for monitoring a dicing tape tension
KR20200136605A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 반도체 장치 제조 시스템 및 이를 이용한 마킹 방법
JP7368967B2 (ja) * 2019-07-17 2023-10-25 Ｋｙｂ株式会社 検査システム
CN110993551B (zh) * 2019-10-29 2022-06-14 湖北工业大学 一种陶瓷扁平封装芯片的芯片装架系统
CN113378665A (zh) * 2019-11-27 2021-09-10 奥特斯科技(重庆)有限公司 处理部件承载件的方法及光学检查设备和计算机可读介质
CN113361667B (zh) * 2020-03-04 2024-02-27 奥特斯科技(重庆)有限公司 制造部件承载件期间检查部件承载件的部件承载件检查站
FR3108780B1 (fr) 2020-03-30 2022-03-18 Commissariat Energie Atomique Procédé de réalisation d’une zone d’individualisation d’un circuit intégré
CN111916370B (zh) * 2020-05-29 2023-09-05 佛山市顺德区蚬华多媒体制品有限公司 一种固晶机及其半导体器件封装方法
CN111814499B (zh) * 2020-07-17 2022-12-23 浙江晶科能源有限公司 太阳能电池花篮的识别系统和方法
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置
CN114551296B (zh) * 2022-01-28 2023-02-28 弥费科技(上海)股份有限公司 分区管理方法、装置、计算机设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714715B2 (ja) * 1990-08-22 1998-02-16 シャープ株式会社 半導体装置の製造装置
JP2005129553A (ja) * 2003-10-21 2005-05-19 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126229A (ja) * 1984-07-16 1986-02-05 Oki Electric Ind Co Ltd 半導体装置の製造装置
US4595480A (en) * 1985-09-26 1986-06-17 National Semiconductor Corporation System for electroplating molded semiconductor devices
JPS63232921A (ja) * 1987-03-19 1988-09-28 Toshiba Corp 製造方法及び装置
JP3309478B2 (ja) * 1993-02-26 2002-07-29 ソニー株式会社 チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JP2000138262A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
TW530368B (en) * 2001-12-07 2003-05-01 Orient Semiconductor Elect Ltd Heat sink sheet arrangement tool of semiconductor chip and the storage frame of the heat sink sheet thereof
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
TW200832532A (en) * 2007-01-23 2008-08-01 Advanced Semiconductor Eng Method for cutting a wafer and method for manufacturing semiconductor package by using multiple tape
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US8263843B2 (en) * 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
JP2011146515A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp スクリーニング装置及びスクリーニング方法並びにプログラム
CN102222658B (zh) * 2011-06-30 2013-08-14 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714715B2 (ja) * 1990-08-22 1998-02-16 シャープ株式会社 半導体装置の製造装置
JP2005129553A (ja) * 2003-10-21 2005-05-19 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076272A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 패널 운반 장치 및 이를 포함하는 시스템
KR102648980B1 (ko) 2018-12-19 2024-03-20 엘지디스플레이 주식회사 패널 운반 장치 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
CN107946203B (zh) 2021-11-02
US20160254228A1 (en) 2016-09-01
US9362183B2 (en) 2016-06-07
US9847300B2 (en) 2017-12-19
CN103545223A (zh) 2014-01-29
CN107946203A (zh) 2018-04-20
JP2014022445A (ja) 2014-02-03
JP5968705B2 (ja) 2016-08-10
CN103545223B (zh) 2017-12-26
KR20140009039A (ko) 2014-01-22
US20140017822A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
KR102067294B1 (ko) 반도체 장치의 제조 방법
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
US8649896B2 (en) Manufacturing method of semiconductor device
US7022533B2 (en) Substrate mapping
US20020148897A1 (en) Descriptor for identifying a defective die site and methods of formation
JP2013157626A (ja) 半導体装置の製造方法
JP6415411B2 (ja) 半導体装置の製造方法
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
JPH09148387A (ja) 半導体製品の処理装置
JP2001021617A (ja) 電子部品の搬送方法及び搬送装置
KR100257982B1 (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치
CN117059492A (zh) 封装过程防混料方法及系统
JPS60124952A (ja) 半導体装置の製造方法
KR20090121013A (ko) 반도체 패키지 제조공정의 인쇄회로기판용 맵 데이터활용방법
JP2011040503A (ja) 半導体装置の製造方法、及び印字治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right