JP2013546206A - エッジに丸みを付けた電界効果トランジスタおよび製造方法 - Google Patents

エッジに丸みを付けた電界効果トランジスタおよび製造方法 Download PDF

Info

Publication number
JP2013546206A
JP2013546206A JP2013544874A JP2013544874A JP2013546206A JP 2013546206 A JP2013546206 A JP 2013546206A JP 2013544874 A JP2013544874 A JP 2013544874A JP 2013544874 A JP2013544874 A JP 2013544874A JP 2013546206 A JP2013546206 A JP 2013546206A
Authority
JP
Japan
Prior art keywords
region
gate
memory cell
blocking dielectric
gate region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013544874A
Other languages
English (en)
Other versions
JP5774720B2 (ja
JP2013546206A5 (ja
Inventor
ファン,シェンチン
チェン,トゥン−シェン
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2013546206A publication Critical patent/JP2013546206A/ja
Publication of JP2013546206A5 publication Critical patent/JP2013546206A5/ja
Application granted granted Critical
Publication of JP5774720B2 publication Critical patent/JP5774720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本技術の実施形態は、電界効果トランジスタのゲート側壁のエンジニアリングに関する。この技法は、ブロッキング誘電体領域の形成とその表面の窒化処理を含む、ブロッキング誘電体領域の窒化処理後、ゲート領域がその上に形成され、ゲート領域の側壁が酸化されることにより、ゲートのシャープなコーナーに丸みが付けられ、このゲートのコーナーにおける電界を小さくする。
【選択図】 図4

Description

コンピュータ、スマートフォン、デジタルコンテンツプレーヤ(例えば、MP3プレーヤ)、ゲーム機、制御システムなどの数々の電子デバイスにおいて、データ記憶装置は重要な部分である。多くの電子デバイスは、フラッシュメモリなどの不揮発性固体メモリを備える。フラッシュメモリデバイスの一般的なタイプの1つに、電荷トラップ(CT)NAND集積回路(IC)がある。図1は、例示的なCT−NANDベースのフラッシュメモリICを示す。フラッシュメモリIC100では、CT−NANDメモリセルアレイ110と、制御回路120と、カラムデコーダ130と、ローデコーダ140と、入出力(I/O)バッファ150などが、1枚の基板上に組み立てられている。制御回路120、カラムデコーダ130、ローデコーダ140、I/Oバッファ150などは、メモリセルアレイ110内のアドレス170、175にて、フラッシュメモリIC100により受信された信号、フラッシュメモリIC100内への信号、および/または、フラッシュメモリIC100から出力された信号などの様々な制御信号180に従って、データ160の読み出しおよび書き込みを行うように動作する。フラッシュメモリIC100の回路は本技術分野において公知であるため、本技術の実施形態に特有でないフラッシュメモリIC100の態様については、さらなる説明を省略する。
図2を参照すると、例示的なメモリセルアレイが示されている。CT−NANDメモリセルアレイ110は、複数の電界効果トランジスタ(FET)210と、複数のドレイン選択ゲート220と、複数のソース選択ゲート230と、複数のビットライン240と、複数のワードライン250と、ドレイン選択信号線260と、複数のソース選択信号線270と、を備える。アレイ110の各カラムは、ドレイン選択ゲート220と、複数のCT-FET210と、ソース選択ゲート230とを含み、これらは、対応するビットライン240と接地電位280との間でソースからドレインに直列接続される。アレイ110の各ローにおける複数のCT-FET210の各々のゲートは、対応するワードライン250に連結される。各ドレイン選択ゲート220のゲートは、対応するドレイン選択信号線260に接続される。各ソース選択ゲート230のゲートは、対応するドレイン選択信号線270に接続される。一例の実施において、CT−FETは、シリコン酸化窒化酸化シリコン(SONOS)FETなどであってよい。CT−NANDメモリセルアレイ110は、本技術分野において公知であるため、本技術の実施形態に特有でないCT−NANDメモリセルアレイ110の態様については、さらなる説明を省略する。
CT−NANDメモリセルアレイ110では、CT−FET210のトンネル誘電体層の全体にわたって、電荷トラップ層に電荷を注入することにより、所与のメモリセルにデータが書き込まれる。所与のメモリセルは、トンネル誘電体層の全体にわたって、電荷トラップ層から電荷が除去されることにより、データが消去される。一例の実施において、CT−FET210は、ファウラーノルドハイム(F−N)トンネリングを使用してデータの書込みおよび消去が行われる。CT−FETメモリセル210に対してデータの書込みおよび消去を行うプロセスは、トンネル誘電体層を損傷する結果、フラッシュメモリIC100に対して、限られた数の書込み・消去サイクルしか実行できなくなる。従って、CT−FETメモリセル210などの改善に対する継続的な需要がある。
本技術は、以降の説明と、電界効果トランジスタのエンジニアリングに関する本技術の実施形態を図示するために使用される付属の図面とを参照することにより、最適に理解することができる。
一実施形態において、製造方法は、基板上にトンネル誘電体領域を形成することを含む。電荷トラップ領域は、トンネル誘電体領域上に形成される。ブロッキング誘電体領域は、電荷トラップ領域上に形成される。ブロッキング誘電体領域の表面は、窒化処理され(nitridate)、その後、ゲート領域がブロッキング誘電体領域の窒化処理された表面上に形成される。その後、ゲート領域は酸化され、このゲート領域のエッジは丸みを付けられ、ブロッキング誘電体領域のゲート領域内への侵食は、窒化処理されたブロッキング誘電体領域によって抑制される。
本技術の実施形態は、限定を意図せず、例示を目的として、添付の図面に図示されている。これらの図面において、同一の参照番号は同様の要素を示す。
図1は、従来技術に係る例示的なCT−NANDベースのフラッシュメモリICのブロック図を示す。 図2は、従来技術に係る例示的なメモリセルアレイのブロック図を示す。 図3は、本技術の一実施形態に係るメモリセルアレイ構造のブロック図を示す。 図4は、本技術の実施形態に係るCT−FETの拡大した断面のブロック図を示す。 図5Aおよび図5Bは、従来技術に係るCT−FETのブロック図を示す。 図6Aおよび図6Bは、本技術の一実施形態に係るメモリセルアレイを製造する方法のフロー図を示す。 図7A〜図7Eは、本技術の一実施形態に係るメモリセルアレイの製造を図示するブロック図である。
添付の図面に例示されている本技術の実施形態について、以下、詳細に説明する。以下、本技術をこれらの実施形態に関連して説明するが、これらの実施形態は、本発明を限定することを意図したものではないことを理解されたい。逆に、本発明は、添付の請求の範囲によって定義される本発明の範囲に含まれ得る変更、改良および同等物を包含することを意図している。さらに、以下の本技術の詳細な説明では、本技術の完全な理解を提供するために、具体的な詳細を数多く記載する。しかし、本技術は、それらの具体的な詳細がなくとも実現できることを理解されたい。その他の場合、公知の方法、手順、構成部品および回路については、本技術の態様を不必要に不明瞭にしないように、詳細な説明を省略した。
本願において、選言的な表現を使用する場合、連言的な表現も含まれることが意図される。定冠詞または不定冠詞の使用は、基数を示すことを意図するものではない。特に、「その(the)」物または「ある(an)」物と言及した場合には、考えられる複数の該物のうちの1つも表すことが意図される。
図3を参すると、本技術の一実施形態に係るメモリセルアレイ構造が示されている。一例の実施において、このメモリセルアレイは、CT−NANDメモリセルアレイ110であり得る。しかし、当然のことながら、本技術の実施形態は、あらゆる電界効果トランジスタデバイスに適用することができる。一例の実施において、CT−FETの各カラムは、シャロートレンチアイソレーション(STI)領域305により分離されている。各CT−FETは、ドレイン領域310と、ソース領域315と、チャネル領域320と、トンネル誘電体領域(通常、下部誘電体領域とも呼ばれる)325と、電荷トラップ領域330と、ブロッキング誘電体領域(通常、上部誘電体領域とも呼ばれる)335と、ゲート領域340と、を含み得る。ソース領域およびドレイン領域310、315は、第1タイプの不純物の高ドーピング濃度を有する基板345の半導体領域であり得る。一例の実施において、ソース領域およびドレイン領域310、315は、リンまたはヒ素が高濃度にドープされたシリコンであり得る。チャネル領域320は、第2タイプの不純物の中ドーピング濃度を有する基板345の半導体領域であり、ソース領域315とドレイン領域310との間に横方向に配置される。一例の実施では、チャネル領域320は、ホウ素が中濃度にドープされたシリコンであり得る。トンネル誘電体領域325は、チャネル領域320上と、ソース領域およびドレイン領域310、315のチャネル領域320との隣接部分上とにわたって配置された誘電体層であり得る。一例の実施において、トンネル誘電体領域325は、酸化シリコン、酸窒化物、酸窒化シリコンなどの層であってよい。電荷トラップ領域330は、トンネル誘電体領域325とブロッキング誘電体領域335との間に配置される誘電体、半導体などの層であり得る。一例の実施において、電荷トラップ領域330は、窒化物、シリコンリッチ窒化物などの層であってよい。ブロッキング誘電体領域335は、電荷トラップ領域330とゲート領域340との間に配置された誘電体層であり得る。一例の実施において、ブロッキング誘電体領域335は、酸化シリコン、酸窒化物、酸窒化シリコンなどの層であってよい。ゲート領域340は、電荷トラップ領域330とは反対側のブロッキング誘電体領域335上に配置された半導体層または導体層であり得る。一例の実施において、ゲート領域340は、第1タイプの不純物の高ドーピング濃度を有するポリシリコン層であり得る。
ブロッキング誘電体領域335の表面は、ゲート領域340が形成される前に窒化処理される。ブロッキング誘電体領域335の表面の窒化処理は、ブロッキング誘電体領域335の界面において、ゲート領域340内への酸化侵食を抑制する。従って、ブロッキング誘電体335の厚さは、ゲートのエッジが後続の酸化工程において丸みをつけられるため、ゲート領域340の中央およびエッジにおいて実質的に同一である。
図4を参照すると、本技術の実施形態に係るCT−FETの拡大断面図が示されている。ブロッキング誘電体領域335の窒化処理410は、ゲート領域340内への酸化侵食を低減させる。侵食が小さくなることにより、ブロッキング誘電体のエッジにおける厚さ420が、ゲート領域340の中央の実効誘電体厚(effective dielectric thickness)425と実質的に同一になり、これにより書込み−消去耐久性が増す。これに比べて、ゲート領域340のエッジ510に相当程度の丸み付けがなされていない、従来技術に係るCT−FETを図5Aに示す。CT−FETのゲート領域340のエッジ510が相当程度の丸み付けを有さない場合、データ消去中の電界は、ゲート領域340のエッジにおいて実質的により高くなる。エッジにおいて電界が実質的により高いと、ゲートエッジからの電子注入により、CT−FETの書込み‐消去耐久性が低下する。図5Bにおいて、従来技術に係る、酸化によるゲート領域のエッジの丸み付け520を有するCT−FETが示されている。ゲートのコーナーの丸み付け520のためのゲート側壁の酸化が、侵食を発生させ、ブロッキング誘電体が、ゲートのエッジにおける厚さ530がゲートの中央における厚さ540よりも厚くなっている。酸化の結果、ブロッキング誘電体領域335がゲート領域340内へ侵食することにより、ブロッキング誘電体領域335全体にわたって有効電場が小さくなる。ブロッキング誘電体領域335のゲート領域340内への侵食によりブロッキング誘電体335の実効厚が大きくなると、フラッシュメモリICの書込み‐消去速度が遅くなる。従って、ゲート領域のエッジにおいて酸化侵食を抑制するためのブロッキング誘電体の窒化処理を利用したゲート側壁のエンジニアリングは、従来技術と比較して、フラッシュメモリICにおけるCT−FETの性能を改善する。また、ゲート領域のエッジにおいて酸化侵食を抑制するためのブロッキング誘電体の窒化処理を利用したゲート側壁のエンジニアリングは、FETを含む他の集積回路の性能を改善させるためにも適用できることを理解されたい。
次に、図6Aおよび6Bを参照すると、本技術の一実施形態に係るメモリセルアレイの製造方法が示されている。このメモリセルアレイの製造方法について、本技術の一実施形態に係るメモリセルアレイの製造を図示する図7A〜7Eを参照して詳細に説明する。図6Aおよび7Aに示すように、プロセスは、クリーニング、堆積、ドーピング、エッチングなどといった半導体ウェーハ基板702に対する各種初期プロセスを有する工程605から始まる。基板702は、第1タイプのドーパントが第1濃度にドープされた半導体であってよい。一例の実施において、基板702は、ホウ素が中濃度にドープされたシリコンであり得る(P型)。
工程610において、トンネル誘電体領域706が基板702上に形成される。一例の実施において、トンネル誘電体領域706は、メモリセルアレイ領域において、基板702の露出した表面を任意の公知の熱乾燥酸化プロセスにより酸化することにより形成され得る。別の実施では、トンネル誘電体領域706は、任意の公知の化学気相蒸着プロセスにより酸窒化シリコン膜を堆積することによって形成されてもよい。一例の実施では、トンネル誘電体領域706は、約3〜8ナノメートルの厚さに形成され得る。
次に、図7Bを参照すると、工程615において、電荷トラップ領域708がトンネル誘電体領域706上に形成される。工程620において、ブロッキング誘電体領域710が電荷トラップ領域708上に形成される。一例の実施において、電荷トラップ領域およびブロッキング誘電体領域は、まず、化学気相蒸着(CVD)または原子層堆積(ALD)など任意の公知のプロセスによって、窒化物層708をトンネル誘電体領域706上に堆積することにより形成することができる。窒化物層は、シリコン:窒素の原子比率が約3:4以上のシリコンリッチ窒化物を含み得る。電荷トラップ領域は、シリコンリッチ窒化物層上に窒化物層などの多層膜を堆積することにより形成することができる。さらに、これらの層のうちの1つ以上が、実質的に一定の濃度および/または段階的な濃度プロファイルを有し得る。その後、任意の公知のプロセスにより、窒化シリコン層上に犠牲酸化物を形成しても良い。犠牲酸化物および窒化物層の一部分は、その後、窒化物層の残りの部分が酸化されて酸窒化物層または酸窒化シリコン層710が形成される前に、エッチバックされてもよい。一例の実施では、結果的に得られた電荷トラップ領域708は、約4〜15ナノメートルの厚さ、結果的に得られたブロッキング誘電体領域710は、約3〜8ナノメートルの厚さに形成され得る。
工程625において、ブロッキング誘電体領域710の露出した表面が窒化処理712される。一例の実施において、酸窒化物層または酸窒化シリコン層710の露出した表面は、炉アニールなどのプロセスにおいて、窒素に曝される。
次に、図7Cを参照すると、工程630において、ゲート領域714がブロッキング誘電体領域710上に形成される。一例の実施において、化学気相蒸着などの任意の公知のプロセスによって、窒化処理された酸窒化物層712、710上にポリシリコン層714が堆積される。ポリシリコン層714上には、フォトレジストが堆積され、任意の公知のフォトリソグラフィプロセスによってパターン形成されて、ゲート/電荷トラップマスク716を形成する。図7Dを参照すると、その後、ゲート/電荷トラップマスク716によって露出したポリシリコン層714と、窒化処理された酸窒化物層712、710と、窒化物層708とは、任意の公知の異方性エッチングプロセスによって選択的にエッチングされる。ゲート/電荷トラップマスク716は、その後、レジスト剥離またはレジストアッシングといった任意の公知のプロセスにより除去することができる。
次に、図6Bおよび7Eを参照すると、工程635において、ゲート領域714(および、任意の電荷トラップ領域708)が酸化されてゲート領域のゲートコーナーエッジの丸み付け718が行われる一方、窒化処理されたブロッキング誘電体領域712、710によって侵食が抑制される。一例の実施において、ゲート領域714(および、任意の電荷トラップ領域708)の側壁が酸化されて、侵食が抑制された状態で、抑制されたエッジの丸み付け718がなされたゲート領域712(および任意で電荷トラップ領域708)と、側壁の誘電体層720とが形成される。
工程640において、注入、ドーピング、エッチング、クリーニングなどといった各種後続のプロセスに進み、ソース、ドレイン、およびチャネル領域、ゲート、ソース、およびドレイン端子、周辺回路、相互接続、ビアホール、不活性化層などといった1つ以上の追加領域が形成される。ソース/ドレイン領域704は、第2タイプのドーパントが第2濃度にドープされた基板702の一部分であってもよい。一例の実施において、ソース/ドレイン領域704は、リンまたはヒ素が高濃度にドープされたシリコンであり得る(N+型)。なお、上述したメモリセルアレイの製造方法は、他の追加的なプロセスを含んでもよく、プロセスの順序は、上述した順序とは異なってもよい。
本技術の実施形態は、有利なことに、ブロッキング誘電体領域によるゲート領域内への侵食を抑制しつつ、ゲート領域のシャープなエッジおよびコーナーに丸み付けをする。侵食は、ブロッキング誘電体領域の窒化処理によって有利に抑制される。ゲート領域とチャネル領域との間の電気酸化膜圧(EOT)は、ゲートのエッジおよびコーナーを丸み付けする酸化中のエッジ侵食を抑制した結果、ゲート領域の中央とエッジとで実質的に同一になっている。さらに、ゲート領域のエッジ侵食を抑制したことにより、および/または、ゲート領域とチャネル領域との間のEOTがゲート領域の中央とエッジとで実質的に同一であることにより、書込み‐消去速度および耐久性が有利に増加した。
本技術の特定の実施形態についての上記記載は、例示および説明を目的として示した。それらの記載は、絶対的であることを意図せず、また、開示した厳密な形態に本発明を限定することも意図しない。当然ながら、上記の教示を踏まえて多くの改良および変形が可能である。実施形態は、本技術の原理とその実用上の用途について、最適に説明し、それにより当業者が、本技術と、考えられる特定の使用に適した多様な改良を伴う多様な実施形態とを最大限に利用することができるように選択および記載された。本発明の範囲は、添付の請求の範囲およびそれらの同等物によって定義されることが意図される。

Claims (20)

  1. 基板上にトンネル誘電体領域を形成することと、
    前記トンネル誘電体領域上に電荷トラップ領域を形成することと、
    前記電荷トラップ領域上にブロッキング誘電体領域を形成することと、
    前記ブロッキング誘電体領域の表面を窒化処理することと、
    前記窒化処理されたブロッキング誘電体領域上にゲート領域を形成することと、
    前記ゲート領域を酸化することと、を含み、
    前記ゲート領域のエッジ侵食は、前記窒化処理されたブロッキング誘電体領域によって抑制される、
    方法。
  2. 前記電荷トラップ領域を前記ゲート領域と共に酸化することをさらに含む、請求項1に記載の方法。
  3. 前記電荷トラップ領域を形成することは、シリコンリッチ窒化物層を堆積することを含む、請求項1に記載の方法。
  4. 前記電荷トラップ領域を形成することは、前記シリコンリッチ窒化物層の一部分から酸窒化シリコン層を形成することを含む、請求項3に記載の方法。
  5. 電荷トラップ領域上にブロッキング誘電体領域を形成することと、
    前記ブロッキング誘電体領域の表面を窒化処理することと、
    前記窒化処理されたブロッキング誘電体領域上にゲート領域を形成することと、
    前記ゲート領域と前記電荷トラップ領域との側壁を酸化することと、を含む、
    方法。
  6. 前記電荷トラップ領域を形成することは、シリコンリッチ窒化物層を堆積することを含む、請求項5に記載の方法。
  7. 前記ブロッキング誘電体領域を形成することは、前記シリコンリッチ窒化物層の一部分から酸窒化シリコン層を形成することを含む、請求項6に記載の方法。
  8. 前記ブロッキング誘電体領域の前記表面を窒化処理することは、アニール炉において、前記ブロッキング誘電体領域の前記表面を窒素に曝すことを含む、請求項7に記載の方法。
  9. 前記ゲート領域のエッジ侵食は、前記ブロッキング誘電体領域の窒化処理によって抑制される、請求項5に記載の方法。
  10. 前記ゲート領域のエッジ侵食は、前記ゲート領域の前記側壁への酸化物注入によって抑制される、請求項5に記載の方法。
  11. ドレイン領域と、
    ソース領域と、
    前記ソース領域と前記ドレイン領域との間に配置されたチャネル領域と、
    前記チャネル領域と電荷トラップ領域との間に配置されたトンネル誘電体領域と、
    前記電荷トラップ領域とゲート領域との間に配置されたブロッキング誘電体領域であって、前記ゲート領域に隣接する表面が窒化処理されている、ブロッキング誘電体領域と、
    前記電荷トラップ領域と前記ゲート領域との側壁上に配置された酸化物と、を備え、
    前記酸化物から前記ゲート領域内へのエッジ侵食は、前記ブロッキング誘電体領域の前記窒化処理された表面によって抑制される、
    集積回路メモリセル。
  12. 前記ドレイン領域は、第1タイプのドーパントが高濃度にドープされたシリコンを含み、
    前記ソース領域は、前記第1タイプのドーパントが高濃度にドープされたシリコンを含み、
    前記チャネル領域は、第2タイプのドーパントが中濃度にドープされたシリコンを含む、
    請求項11に記載の集積回路メモリセル。
  13. 前記第1タイプのドーパントは、リン又はヒ素含み、
    前記第2タイプのドーパントは、ホウ素を含む、
    請求項12に記載の集積回路メモリセル。
  14. 前記トンネル誘電体領域は、酸化シリコンを含む、請求項11に記載の集積回路メモリセル。
  15. 前記電荷トラップ領域は、シリコンリッチ窒化物を含む、請求項14に記載の集積回路メモリセル。
  16. 前記ブロッキング誘電体領域は、酸窒化シリコンを含む、請求項15に記載の集積回路メモリセル。
  17. 前記ゲート領域は、ポリシリコンを含む、請求項16に記載の集積回路メモリセル。
  18. 前記ゲート領域と前記チャネル領域との間の等価誘電体厚は、前記ゲート領域の中央とエッジとで実質的に同一である、請求項11に記載の集積回路メモリセル。
  19. 前記ゲート領域の前記抑制されたエッジ侵食と、前記ゲート領域と前記チャネル領域との間の前記等価誘電体厚が前記ゲート領域の前記中央と前記エッジとで実質的に同一であることと、によって、前記集積回路メモリセルの書込み−消去速度は増加される、請求項18に記載の集積回路メモリセル。
  20. 前記ゲート領域の前記抑制されたエッジ侵食と、前記ゲート領域と前記チャネル領域との間の前記等価誘電体厚が前記ゲート領域の前記中央と前記エッジとで実質的に同一であることと、によって、前記集積回路メモリセルの耐久性は増加される、請求項18に記載の集積回路メモリセル。
JP2013544874A 2010-12-20 2011-12-19 エッジに丸みを付けた電界効果トランジスタおよび製造方法 Active JP5774720B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/973,756 2010-12-20
US12/973,756 US9412598B2 (en) 2010-12-20 2010-12-20 Edge rounded field effect transistors and methods of manufacturing
PCT/US2011/065930 WO2012087978A2 (en) 2010-12-20 2011-12-19 Edge rounded field effect transistors and methods of manufacturing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015132867A Division JP6039757B2 (ja) 2010-12-20 2015-07-01 エッジに丸みを付けた電界効果トランジスタおよび製造方法

Publications (3)

Publication Number Publication Date
JP2013546206A true JP2013546206A (ja) 2013-12-26
JP2013546206A5 JP2013546206A5 (ja) 2014-03-13
JP5774720B2 JP5774720B2 (ja) 2015-09-09

Family

ID=46233256

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013544874A Active JP5774720B2 (ja) 2010-12-20 2011-12-19 エッジに丸みを付けた電界効果トランジスタおよび製造方法
JP2015132867A Active JP6039757B2 (ja) 2010-12-20 2015-07-01 エッジに丸みを付けた電界効果トランジスタおよび製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015132867A Active JP6039757B2 (ja) 2010-12-20 2015-07-01 エッジに丸みを付けた電界効果トランジスタおよび製造方法

Country Status (6)

Country Link
US (1) US9412598B2 (ja)
EP (1) EP2656381A4 (ja)
JP (2) JP5774720B2 (ja)
KR (1) KR101983682B1 (ja)
CN (2) CN103380488B (ja)
WO (1) WO2012087978A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614105B2 (en) 2013-04-22 2017-04-04 Cypress Semiconductor Corporation Charge-trap NOR with silicon-rich nitride as a charge trap layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232454A (ja) * 1995-12-21 1997-09-05 Toshiba Corp 不揮発性半導体装置及びその製造方法
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
US20080142874A1 (en) * 2006-12-16 2008-06-19 Spansion Llc Integrated circuit system with implant oxide
US20090253244A1 (en) * 2002-07-05 2009-10-08 Chang-Hyun Lee Nonvolatile Memory Devices Having Gate Structures Doped by Nitrogen and Methods of Fabricating the Same
JP2009246370A (ja) * 2001-07-27 2009-10-22 Renesas Technology Corp マイクロコンピュータ及びデータプロセッサ
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847427A (en) * 1995-12-21 1998-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks
US6187633B1 (en) * 1998-10-09 2001-02-13 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate
JP2001015619A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US6974995B1 (en) 2001-12-27 2005-12-13 Advanced Micro Devices, Inc. Method and system for forming dual gate structures in a nonvolatile memory using a protective layer
US6808992B1 (en) 2002-05-15 2004-10-26 Spansion Llc Method and system for tailoring core and periphery cells in a nonvolatile memory
DE10240408A1 (de) * 2002-09-02 2004-03-25 Advanced Micro Devices, Inc., Sunnyvale Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε
US6943401B1 (en) 2003-09-11 2005-09-13 Advanced Micro Devices, Inc. Flash memory cell with drain and source formed by diffusion of a dopant from a silicide
US7301193B2 (en) 2004-01-22 2007-11-27 Spansion Llc Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell
TWI244166B (en) 2004-03-11 2005-11-21 Ememory Technology Inc A non-volatile memory cell and fabricating method thereof
US6927129B1 (en) 2004-04-08 2005-08-09 Advanced Micro Devices Narrow wide spacer
US7029975B1 (en) 2004-05-04 2006-04-18 Advanced Mirco Devices, Inc. Method and apparatus for eliminating word line bending by source side implantation
US6987696B1 (en) 2004-07-06 2006-01-17 Advanced Micro Devices, Inc. Method of improving erase voltage distribution for a flash memory array having dummy wordlines
US7170130B2 (en) 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance
US7151028B1 (en) 2004-11-04 2006-12-19 Spansion Llc Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability
US7488657B2 (en) 2005-06-17 2009-02-10 Spansion Llc Method and system for forming straight word lines in a flash memory array
US20070037371A1 (en) 2005-08-10 2007-02-15 Zhigang Wang Method of forming gate electrode structures
US7317222B2 (en) 2006-01-27 2008-01-08 Freescale Semiconductor, Inc. Memory cell using a dielectric having non-uniform thickness
US8809936B2 (en) 2006-07-31 2014-08-19 Globalfoundries Inc. Memory cell system with multiple nitride layers
US7675104B2 (en) 2006-07-31 2010-03-09 Spansion Llc Integrated circuit memory system employing silicon rich layers
KR100852236B1 (ko) * 2006-09-05 2008-08-13 삼성전자주식회사 이이피롬 장치 및 그 제조 방법
CN100561690C (zh) * 2006-09-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 非挥发性半导体存储器及其制作方法
US8143661B2 (en) 2006-10-10 2012-03-27 Spansion Llc Memory cell system with charge trap
US20080153224A1 (en) 2006-12-21 2008-06-26 Spansion Llc Integrated circuit system with memory system
US20080149990A1 (en) 2006-12-21 2008-06-26 Spansion Llc Memory system with poly metal gate
US20080150011A1 (en) 2006-12-21 2008-06-26 Spansion Llc Integrated circuit system with memory system
US20080150000A1 (en) 2006-12-21 2008-06-26 Spansion Llc Memory system with select gate erase
US7803680B2 (en) 2007-01-12 2010-09-28 Spansion Llc Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications
KR20080072461A (ko) * 2007-02-02 2008-08-06 삼성전자주식회사 전하 트랩형 메모리 소자
US7732276B2 (en) 2007-04-26 2010-06-08 Spansion Llc Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications
US8367537B2 (en) 2007-05-10 2013-02-05 Spansion Llc Flash memory cell with a flair gate
CN101364615B (zh) * 2007-08-08 2011-05-25 旺宏电子股份有限公司 非易失性存储器与非易失性存储器的形成方法
US7670905B2 (en) * 2007-09-07 2010-03-02 Micron Technology, Inc. Semiconductor processing methods, and methods of forming flash memory structures
US7829936B2 (en) 2007-10-17 2010-11-09 Spansion Llc Split charge storage node inner spacer process
JP5348898B2 (ja) * 2008-01-22 2013-11-20 株式会社東芝 半導体装置およびその製造方法
US20090261406A1 (en) 2008-04-17 2009-10-22 Suh Youseok Use of silicon-rich nitride in a flash memory device
US8987092B2 (en) 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
US7867899B2 (en) 2008-04-29 2011-01-11 Spansion, Llc Wordline resistance reduction method and structure in an integrated circuit memory device
US8669597B2 (en) 2008-05-06 2014-03-11 Spansion Llc Memory device interconnects and method of manufacturing
US7951704B2 (en) 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
US7998846B2 (en) 2008-09-12 2011-08-16 Spansion Llc 3-D integrated circuit system and method
US20100078814A1 (en) 2008-09-29 2010-04-01 Roy Alok Nandini System and method for using porous low dielectric films
US7907448B2 (en) 2008-10-07 2011-03-15 Spansion Llc Scaled down select gates of NAND flash memory cell strings and method of forming same
US8076199B2 (en) 2009-02-13 2011-12-13 Spansion Llc Method and device employing polysilicon scaling
US8487373B2 (en) 2009-04-29 2013-07-16 Spanion Llc SONOS memory cells having non-uniform tunnel oxide and methods for fabricating same
US8551858B2 (en) 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232454A (ja) * 1995-12-21 1997-09-05 Toshiba Corp 不揮発性半導体装置及びその製造方法
JP2009246370A (ja) * 2001-07-27 2009-10-22 Renesas Technology Corp マイクロコンピュータ及びデータプロセッサ
US20090253244A1 (en) * 2002-07-05 2009-10-08 Chang-Hyun Lee Nonvolatile Memory Devices Having Gate Structures Doped by Nitrogen and Methods of Fabricating the Same
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
US20080142874A1 (en) * 2006-12-16 2008-06-19 Spansion Llc Integrated circuit system with implant oxide
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
JP5774720B2 (ja) 2015-09-09
CN106847686A (zh) 2017-06-13
JP2015173298A (ja) 2015-10-01
KR101983682B1 (ko) 2019-05-29
EP2656381A2 (en) 2013-10-30
CN103380488A (zh) 2013-10-30
JP6039757B2 (ja) 2016-12-07
WO2012087978A2 (en) 2012-06-28
US9412598B2 (en) 2016-08-09
US20120153377A1 (en) 2012-06-21
EP2656381A4 (en) 2017-11-01
CN106847686B (zh) 2020-04-24
WO2012087978A3 (en) 2012-09-27
CN103380488B (zh) 2017-02-08
KR20140003492A (ko) 2014-01-09

Similar Documents

Publication Publication Date Title
JP4659527B2 (ja) 半導体装置の製造方法
JP5116987B2 (ja) 集積半導体不揮発性記憶装置
TWI642166B (zh) 半導體裝置及其製造方法
US20150091080A1 (en) Method of forming and structure of a non-volatile memory cell
JP2004515076A (ja) 電荷蓄積領域の同時形成及びビット線とワード線の分離
US8110461B2 (en) Flash memory device and manufacturing method of the same
JP5727036B2 (ja) 電荷トラップ電界効果トランジスタにおけるプロセスマージンのエンジニアリング
JP2008078387A (ja) 半導体装置
US7829412B2 (en) Method of manufacturing flash memory device
JP2008227403A (ja) 半導体装置およびその製造方法
US9252150B1 (en) High endurance non-volatile memory cell
JP6039757B2 (ja) エッジに丸みを付けた電界効果トランジスタおよび製造方法
KR20110068769A (ko) 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법
JP2006210700A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5351274B2 (ja) 不揮発性半導体記憶装置
JP2005116582A (ja) 半導体装置およびその製造方法
JP2004103902A (ja) 不揮発性半導体メモリ装置、および、その製造方法
JP2011096727A (ja) 半導体装置の製造方法
JPH08306808A (ja) 不揮発性半導体記憶装置
JP2007096038A (ja) 不揮発性メモリー素子
KR101033402B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20110039741A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5774720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250