JP2013195435A - 映像処理回路、映像処理方法および電子機器 - Google Patents
映像処理回路、映像処理方法および電子機器 Download PDFInfo
- Publication number
- JP2013195435A JP2013195435A JP2012058983A JP2012058983A JP2013195435A JP 2013195435 A JP2013195435 A JP 2013195435A JP 2012058983 A JP2012058983 A JP 2012058983A JP 2012058983 A JP2012058983 A JP 2012058983A JP 2013195435 A JP2013195435 A JP 2013195435A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- boundary
- video signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Projection Apparatus (AREA)
Abstract
【解決手段】映像処理回路30は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出する境界検出部と、前記境界検出部によって検出された境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。
【選択図】図1
Description
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑えることである。
本発明によれば、画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。
本発明によれば、液晶分子の配向状態が乱れやすいと判定した第1画素を映像信号の補正の対象とすることができる。
本発明によれば、横電界の強さに応じてリバースチルトドメインの低減に必要な分だけ、第1画素の映像信号を補正することができる。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生を抑えることができる。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生をより確実に抑えることができる。
本発明によれば、1画素当たりの映像信号の補正を抑えつつ、画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。
本発明によれば、リバースチルトドメインの発生に寄与しやすい第2画素を映像信号の補正の対象とすることができる。
本発明によれば、横電界の強さに応じてリバースチルトドメインの低減に必要な分だけ、第2画素の映像信号を補正することができる。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生を抑えることができる。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生をより確実に抑えることができる。
本発明によれば、横電界の連続発生時間を短くしてリバースチルトドメインを発生しにくくすることができる。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。また、階調範囲aの透過率とするための液晶素子の印加電圧を「Va」と表すことがある。明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。また、階調範囲bの透過率とするための液晶素子の印加電圧を「Vb」と表すことがある。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、例液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧である。ただし、閾値Vth1及び閾値Vth2は、Vth2>Vth1の条件の下、それぞれ他の相対透過率に対応した電圧であってもよい。また、閾値Vth1で規定される明画素の映像信号の階調レベルを「th1」とし、閾値Vth2で規定される明画素の映像信号の階調レベルを「th2」とする。また、電圧Vbkで規定される明画素の映像信号の階調レベルを「bk」とし、閾値Vwtで規定される明画素の映像信号の階調レベルを「wt」とする。
なお、図35において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図35においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
液晶素子120の印加電圧として判定電圧Vjbを規定する映像信号の階調レベルを、判定レベルjbとする。
補正レベルcbの映像信号によって規定される液晶素子120の印加電圧を、以下では、補正電圧「Vcb」(第3電圧)と表す。
そこで、本実施形態では、以下に説明するようにして判定電圧Vjb及び補正電圧Vcbが規定されている。
以上のように、本実施形態では、明画素に対応する液晶素子120の印加電圧が高いほど、液晶素子120の暗画素に対応する補正電圧が高くなる。この条件を満たすのであれば、明画素の印加電圧と暗画素の補正電圧との関係は、図6(a)〜(c)に示す関係以外の関係であってもよい。
なお、電圧Vcbminで規定される画素の映像信号の階調レベルを「cbmin」とする。また、電圧Vcbmaxで規定される画素の映像信号の階調レベルを「cbmax」とする。
遅延回路302は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路302における蓄積及び読出は、走査制御回路20によって制御される。
現フレーム境界検出部3041は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部3041は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する(第1境界検出部)。
前フレーム境界検出部3042は、前フレームの映像信号Vid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部3042は、映像信号Vid-inに基づいて現フレーム境界検出部3041と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部3043は、前フレーム境界検出部3042によって検出された境界の位置情報を保存して、1フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部3041で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部3042で検出されて保存部3043に保存される境界は、前フレームに係るものとなる。すなわち、前フレーム境界検出部3042は、前フレームの入力映像信号における暗画素と明画素との境界を検出する(第2境界検出部)。
なお、現フレーム境界検出部3041は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。前フレーム境界検出部3042についても同様である。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路302が設けられている。
以上が、境界検出部304の構成の説明である。
なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリーク等を考慮して、電圧Vcntよりも低位となるように調整されることがある。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、D/A変換器308によって、図5(b)で示すように正極性又は負極性のデータ信号Vxに変換される。ここでは例えば正極性のデータ信号に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)及び電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)及びVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、図5(a)における走査信号等の電圧波形と比較して拡大してある。
前フレームの映像信号Vid-inで示される画像が例えば図7(a)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図7(b)に示されるとおりである場合、各映像信号Vid-inで示される画像における境界は、それぞれ図7(c)に示すとおりである。そして、現フレーム境界検出部3041により検出される境界のうち、前フレーム境界検出部3042により検出される境界と重複しないものが適用境界として、適用境界決定部3044で決定される。よって、この場合の適用境界は、図8(a)に示されるとおりである。
補正部306は、図8(b)に示すように、前フレームから現フレームにかけて変化した境界に接する暗画素の階調レベルが判定レベルjbを下回る場合に、この適用境界に接する暗画素の映像信号を、補正レベルcbの映像信号に補正する。ここで、図7(b)に示す明画素(白色で図示)を背景とした暗画素(黒色で図示)のパターンにおいて、全明画素のうち、左半分の明画素の階調レベルが「th2」であり、右半分の明画素の階調レベルが「wt」であったとする。この場合、階調レベル「th2」の明画素に隣接する暗画素は「cbmin」に補正され、階調レベル「wt」の明画素に隣接する暗画素は「cbmax」に補正される。図8(b)に「※1」と示した暗画素は、左上又は左下の一角において縦横に連続する境界が位置しているので、当該境界に接しているということになり、明画素に隣接していなくとも補正対象画素となる。このように補正対象画素を定めているのは、斜め方向に1pixel/frameで画像が動いた場合を考慮してのものである。一方、暗画素のある一角において縦又は横のみに断裂した境界が位置する暗画素については、縦横で連続した境界が位置していないので、境界に接していると扱われず、補正対象画素とならない。このような考え方は以下の説明でも共通する内容である。
(第1実施形態の変形例1)
上述した第1実施形態において、補正部306は、補正対象の暗画素を適用境界に接する画素のみとしていた。これに代えて、補正部306は、図9に示すように、適用境界に接する暗画素から、その適用境界の反対方向へ連続する2以上の暗画素(ここでは、3個)を補正対象としてもよい。この場合において、液晶パネル100の表示画面が更新される時間間隔をS(ミリ秒)とし、判定電圧Vjbを下回る印加電圧から電圧Vcbに切り替わったときの液晶素子120の配向状態になるまでの応答時間をU1(ミリ秒)とした場合に、応答時間U1を時間間隔Sで割った値の整数部の値に1を加えた値以上の画素数とすることが好ましい。
なお、応答時間U1は、例えば暗画素の最小階調を示すVbkが印加されたときの液晶素子が、最大電圧Vcbmaxが印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
このため、例えば1フレームが16.7ミリ秒で供給される映像信号Vid-inに対して液晶パネル100を2倍速で駆動するとき、表示画面が更新される時間間隔Sは、半分の8.35ミリ秒となる。ここで、上記応答時間Tが仮に24ミリ秒であったとすると、補正対象として好ましい画素数は、「24」を「8.35」で割った値が「2.874…」であるから、この値のうちの整数部「2」に「1」を加えた「3」ということになる。
このように、液晶パネル100が2倍速以上される場合等、液晶素子の応答時間U1が表示画面が更新される時間間隔Sより長くなる場合でも、補正対象とする暗画素の数を適切に設定して、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、ノーマリーブラックモードでは、補正の対象となる暗画素を3つの連続する暗画素としていたが、この数は「3」に限らず、液晶素子120の応答時間と液晶パネル100の駆動速度を考慮してその数をさらに多くてしてもよい。
また、この場合において、1つの暗画素に対して2種類以上の補正電圧Vcbが規定される場合があるが、例えば、リバースチルトドメインの低減を優先させるために、最大の補正電圧を採用するとよい。ただし、補正部306は、これら2種類以上の補正電圧Vcbの平均値や中間値等の統計値により補正電圧を規定してもよい。
上述した第1実施形態において、隣接する暗画素及び明画素間の電位差が比較的小さく、暗画素に対応する補正電圧を低くした場合に、次フレーム以降に、この暗画素及び明画素間の横電界が弱くても、リバースチルトドメインが発生する場合がある。例えば、図10(a)のNフレームに示すような、連続した複数の暗画素と連続した複数の明画素とが一列に並んだ画像ラインを考える。ここで、階調レベル「bk」の暗画素p1と階調レベル「th2」の明画素p2とが隣接した場合、本来は、暗画素p1は階調レベルcbminの映像信号に補正される。しかしながら、図10(a)に示すように、明画素p2の暗画素p1とは反対側には、階調レベル「wt」の明画素p3が隣接していて、更に、画像ラインが図中右方向(p2→p1の方向)にNフレームからN+1フレームにかけて1画素移動したとする。このときの液晶105の配向状態を図10(b)に示す。
映像処理回路30の構成は上述した第1実施形態と同じである。
この変形例によれば、弱い横電界が発生した明画素に縦電界が印加させられることによりリバースチルトドメインが発生することを、未然に抑制することが可能となる。
次に、本発明の第2実施形態について説明する。
この実施形態では、映像処理回路30は、適用境界に接する暗画素に代えて、適用境界に接する明画素の映像信号を補正する。この実施形態では、補正部306は、暗画素の映像信号を補正しない。この実施形態では、暗画素に隣接する明画素の印加電圧が判定電圧「Vjw」(第6電圧)を上回った場合に、その明画素の印加電圧を判定電圧「Vjw」以下の補正電圧「Vcw」(第5電圧)とするよう、映像信号を補正する。以下では、判定電圧「Vjw」を規定する映像信号の階調レベルを判定レベル「jw」とし、補正電圧「Vcw」を規定する映像信号の階調レベルを判定レベル「cw」とする。
そこで、本実施形態では、以下に説明するように判定電圧Vjw及び補正電圧Vcwが決められている。
以上のように、本実施形態では、暗画素に対応する液晶素子120の印加電圧が低いほど、液晶素子120の明画素に対応する補正電圧が低くなる。この条件を満たすのであれば、暗画素の印加電圧と明画素の補正電圧との関係は、図12(a)〜(c)に示す関係以外の関係であってもよい。
なお、電圧Vcwminで規定される画素の映像信号の階調レベルを「cwmin」とする。また、電圧Vcwmaxで規定される画素の映像信号の階調レベルを「cwmax」とする。
判別部3045は、映像信号Vid-dで示す画素が、適用境界決定部3044で決定された適用境界に接している明画素であって、隣接する暗画素に応じた判定レベルjwを上回る暗画素であるか否かを判別し、判別結果が「YES」である場合には、出力信号のフラグQを「1」として出力する。一方で、判別部3045は、適用境界に接する明画素でないと判別した場合、および、適用境界に接している明画素について隣接する暗画素に応じた判定レベルjb以下であると判別した場合には、出力信号のフラグQを「0」として出力する。
前フレームの映像信号Vid-inで示される画像が例えば図7(a)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図7(b)に示されるとおりである場合の適用境界は、図8(a)に示されるとおりである。
補正部306は、図13(a)に示すように、前フレームから現フレームにかけて変化した境界に接する明画素が判定レベルjwを上回る場合に、この適用境界に接する明画素の映像信号を補正レベルcwの映像信号に補正する。ここで、図7(b)に示すパターンにおいて、左半分の暗画素が階調レベル「bk」であり、右半分の暗画素が階調レベル「th1」であったとする。この場合、階調レベル「bk」の暗画素に隣接する明画素は「cwmin」に補正され、階調レベル「th1」の暗画素に隣接する明画素は「cwmax」に補正される。
(第2実施形態の変形例1)
また、上述した第1実施形態の変形例1のように、補正部306は、適用境界に接する明画素から、その適用境界の反対方向へ連続する2以上の明画素(ここでは、3個)を補正対象としてもよい(図13(b)参照)。この場合においても、上述した第1実施形態と同様、液晶パネル100の表示画面が更新される時間間隔をS(ミリ秒)とし、電圧Vjwを上回る印加電圧(例えば、最大階調に対応する電圧Vwt)から電圧Vcw(例えば、Vcwmin)に切り替わったときの液晶素子120の配向状態になるまでの応答時間をU2(ミリ秒)とした場合に、応答時間U2を時間間隔Sで割った値の整数部の値に1を加えた値以上の画素数とすることが好ましい。
上述した実施形態において、隣接する暗画素及び明画素間の電位差が比較的小さく、明画素に補正電圧を高くした場合に、次フレーム以降において、これら暗画素及び明画素間の横電界が弱くても、リバースチルトドメインが発生する場合がある。例えば、図14(a)のNフレームに示すような、複数の暗画素と複数の明画素とが並んだ画像ラインが、NフレームからN+1フレームにかけて図中右方向の1画素ずつ移動した場合、図14(a)に示すように画像ラインが遷移する。このときの、液晶105の配向状態を図14(b)に示す。ここで、階調レベル「bk」の暗画素p1と階調レベル「th1」の暗画素p2とが隣接し、更に暗画素p2に階調レベル「wt」の明画素p3が隣接した場合、暗画素p1と暗画素p2との電位差は小さく、横電界は弱い。しかしながら、図14(b)に示すように、Nフレームにおいて、暗画素p2は階調レベル「th1」に応じた配向状態にならないまま、N+1フレームにおいて、階調レベルが「wt」となる。この場合、画素p1の印加電圧はVth1となり、画素p2の印加電圧はVwtとなり弱い横電界しか生じないが、画素p2は未だ階調レベル「bk」のプレチルト角に近い状態であるので、弱い横電界であっても、図14(b)のN+1フレームのようにリバースチルトドメインが発生することがある。そこで、本変形例の映像処理回路30は、適用境界に接する暗画素からその適用境界の反対方向に連続する複数の暗画素(ここでは、4つの明画素)の階調レベルに基づいて、補正レベルcwを設定する。ここでは、映像処理回路30は、複数の暗画素のうち最小階調の暗画素に基づいて、上述した実施形態の方法で明画素の補正レベルを決定する。
そして、補正部306は、判別部3045から供給されるフラグQが「1」であるときの明画素の映像信号Vid-dを、適用境界に接している暗画素から、この適用境界の反対方向に連続するn個の暗画素に応じた補正レベルcwの映像信号に補正し、補正した映像信号Vid-outを出力する。ここにおいて、補正部306は、n個の暗画素のうちの最小階調とするとよい。
ここで説明しなかった映像処理回路30の構成は上述した第2実施形態と同じである。
この変形例によれば、弱い横電界が発生した明画素に縦電界が印加させられることにより、リバースチルトドメインが発生することを未然に抑制することが可能となる。
次に、本発明の第3実施形態について説明する。
この実施形態では、映像処理回路30は、第1実施形態で説明した暗画素の補正と、第2実施形態で説明した明画素の補正との両方を行う。以下の説明において、第1及び第2実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路30の構成について、上述の第1又は第2実施形態と相違する内容を説明する。
判別部3045は、映像信号Vid-dで示す画素が、適用境界決定部3044で決定された適用境界に接している暗画素であって、隣接する明画素に応じた判定レベルjbを下回る暗画素であるか、又は適用境界に接している明画素であって、隣接する暗画素に応じた判定レベルjwを上回る明画素であると判別した場合、出力信号のフラグQを「1」として出力する。一方で、判別部3045は、適用境界に接する暗画素及び明画素のいずれでもないと判別した場合、適用境界に接している暗画素について隣接する明画素に応じた判定レベルjb以下であると判別した場合、又は適用境界に接している明画素について隣接する暗画素に応じた判定レベルjw以下であると判別した場合には、出力信号のフラグQを「0」として出力する。
前フレームの映像信号Vid-inで示される画像が例えば図7(a)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図7(b)に示されるとおりである場合の適用境界は、図8(a)に示されるとおりである。
補正部306は、図16(a)に示すように、前フレームから現フレームにかけて変化した境界に接する明画素が判定レベルjwを上回る場合に、この適用境界に接する明画素の映像信号を補正レベルcwの映像信号に補正するとともに、この境界に接する暗画素が判定レベルjbを下回る場合に、この適用境界に接する暗画素の映像信号を補正レベルcbの映像信号に補正する。ここで、図7(b)に示すパターンにおいて、左半分の暗画素が階調レベル「bk」であり、右半分の暗画素が階調レベル「th1」であり、且つ、左半分の明画素が階調レベル「th2」であり、右半分の明画素が階調レベル「wt」であったとする。この場合、階調レベル「th2」の明画素に隣接する暗画素は「cbmin」に補正され、階調レベル「wt」の明画素に隣接する暗画素は「cbmax」に補正される。この場合、階調レベル「bk」の暗画素に隣接する明画素は「cwmin」に補正され、階調レベル「th1」の暗画素に隣接する明画素は「cwmax」に補正される。
また、この第3実施形態においても、映像処理回路30は、適用境界に接する明画素からその適用境界の反対方向に連続する複数の明画素(ここでは、4つの明画素)の階調レベルに基づいて、暗画素の補正レベルを設定し、適用境界に接する明画素からその適用境界の反対方向に連続する複数の明画素(ここでは、4つの明画素)の階調レベルに基づいて、補正レベルを設定してもよい。この場合の映像処理回路30の動作は、上述した第1実施形態の変形例2及び第2実施形態の変形例2で説明したとおりである。また、映像処理回路30は、適用境界に接する明画素から、その適用境界の反対方向へ連続する2以上の明画素(ここでは、3個)を補正対象とし、適用境界に接する暗画素から、その適用境界の反対方向へ連続する2以上の暗画素(ここでは、3個)を補正対象としてもよい(図16(b)参照)。
次に、本発明の第4実施形態について説明する。以下の実施形態では、上述第3実施形態のように、明画素及び暗画素の双方を補正対象とするが、明画素のみを補正対象としてもよいし、暗画素のみを補正対象としてもよい。
この実施形態では、映像処理回路30は、液晶分子のチルト方位角及びチルト角を考慮して補正対象画素をさらに絞り込む点で、上述した第1実施形態と相違する。液晶分子のチルト方位角及びチルト角を考慮する根拠についてまず説明する。
上述したように、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
図17に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図17(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図17(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
すなわち、
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、(2)において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから1画素だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
このような考えに基づいて、現フレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図18における映像処理回路30である。
境界検出部304aは、第1実施形態の境界検出部304の構成に加えて、リスク境界検出部3046を有するとともに、判別部3045に代えて判別部3045aを有している。リスク境界検出部3046は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが垂直又は水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部3046は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。このようにして、リスク境界検出部3046は、暗画素と明画素との境界の一部の境界であって、液晶105のチルト方位で定まるリスク境界を検出する(第1境界検出部)。
補正部306は、上述した第3実施形態と同様、判別部3045aから供給されるフラグQに従って動作する。
ここで、前フレームの映像信号Vid-inで示される画像が例えば図7(a)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図7(b)に示されるとおりである場合、前述のように、適用境界決定部3044が決定する適用境界は、図8(a)に示すとおりとなる。一方、リスク境界検出部3046が現フレームの映像信号Vid-inから検出するリスク境界は、チルト方位角がθb=45度の場合、図19(a)に示すとおりとなる。よって、チルト方位角がθb=45度の場合、現フレームの映像信号Vid-inにおいて、リスク境界であり、かつ、適用境界である境界は、図19(b)に示すとおりになる。
(第4実施形態の変形例1)
上述した第4実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、特開2011−107174号公報にも開示されているように、チルト方位角θbが別の角度であっても、第1実施形態よりも補正画素を減らすことが可能である。チルト方位角θbが225度である例について説明する。
まず、図21(a)に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図21(b)に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図17に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが225度である場合、図7(a)から図7(b)のように変化する画像は、図23(a)に示すようにリスク境界が検出される。そして、リスク境界であり、かつ、適用境界である境界に接する暗画素により補正対象画素が定められて、図24(a)に示す画像に補正される。
次に、図22(a)に示すようにチルト方位角θbが90度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図22(b)に示すように、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
このためには、映像処理回路30における補正部306が、前フレームから現フレームにかけて変化した境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが90度である場合、図7(a)から図7(b)のように変化する画像は、図23(b)に示すようにリスク境界が検出される。そして、リスク境界であり、かつ、適用境界である境界に接する暗画素により補正対象画素が定められて、図24(b)に示す画像に補正される。
次に、本発明の第5実施形態について説明する。
以下の説明において、第3実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路30は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて1画素だけ移動した境界に接する暗画素を補正対象画素とし、それ以外の画素を補正対象画素としない。上述した第1実施形態で図35を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しない(又は、視認されにくい)。そこで、映像処理回路30がこのような1画素だけ移動した境界の隣接画素を補正対象画素の要件とすれば、補正対象画素数を更に減らせる。
図26に示すように、図26(a)に示す画像から図26(b)に示す画像に変化して、前フレームから現フレームにかけて図示のように変化した境界であっても、図26(c)に示すように、1pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば2画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。
これにより、補正部306は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
上述した第5実施形態において、補正部306は、前フレームから現フレームにかけて1画素だけ移動した境界に接する暗画素および明画素が、前フレームにおいてともに明画素であった場合、この暗画素に対応する映像信号を補正しないようにしてもよい。前フレームにおいて明画素であったということは、現フレームにおいて暗画素であっても、現フレームにおいて静的透過率には達しないといえる。このような暗画素は、現フレームにおいてリバースチルト状態にならないと考えられるから、映像処理回路30は、これを補正対象画素から除外することで、表示背反の発生を更に抑制できる。
次に、本発明の第6実施形態を説明する。
補正対象画素が多くなった場合、補正対象画素に起因する表示背反が目立つおそれがある。そこで、本実施形態では、画像の動きを考慮して以下のように補正対象の画素を定める。
図27から図29において、(a)は、1ラインの画像の画素におけるNフレームからN+5フレームまでの画像の動きの様子を説明する図であり、(b)は、(a)において右から2番目に位置する画素Pの透過率の時系列変化を説明するグラフである。
図27(a)に示すような、画像の移動方向(図中右方向)における暗画素の連続数が少ない表示パターン(ここでは、白画素を背景とした連続2画素の暗画素のパターン)が、1pixel/frame(1フレームあたり1画素移動)で動いた場合を考える。この場合、画素Pに注目すると、N+2及びN+3フレーム目において階調範囲aに属する電圧Vaが印加され、その前後のフレームでは階調範囲bに属する電圧Vbが印加される。仮に液晶の応答速度を無視すれば、N+2及びN+3フレーム目において、画素Pは、図27(b)に「Vaの静的透過率」と示した透過率に達するはずである。しかし、実際には、図27(b)に示すように、N+3フレーム目終了時点における透過率は、電圧Vaを印加したときの静的透過率よりも高い。これは、液晶素子の応答速度に対して電圧Vaの印加期間が短いことによるものである。このとき、液晶のチルト角はプレチルト角よりも大きい状態となっているから、仮にこの暗画素に強い横電界が掛かったとしても、リバースチルトドメインは発生しにくい。このような考えから、このような暗画素については、本実施形態ではリバースチルトドメインを低減させるための補正対象画素から除外する。
なお、応答時間Tについては、例えば、明画素の最大階調を示す電圧Vwtが印加されたときの静的透過率の液晶素子が、閾値Vth1を下回る電圧(例えば、最小階調を示す電圧Vbk)が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
図30(a)に示すような1ラインの画像があった場合、図30(b)に示すように、この1ラインの画像を構成する画素が補正される。具体的には、両側から明画素に挟まれた暗画素が連続して5つ並ぶ場合、暗画素の連続数R(=5)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)以上であるであるから、これらの暗画素のうち、明画素に隣接している2つの暗画素が補正対象となって階調レベルcbの映像信号に補正される。一方、両側から明画素に挟まれた暗画素が連続して2つ並ぶ場合、暗画素の連続数R(=2)が応答時間Tを時間間隔Sで割った値の整数部の値に1を加えた値(つまり3)未満であるであるから、これらの暗画素は補正対象とならない。
次に、本発明の第7実施形態を説明する。
上述した各実施形態では、補正対象画素については、1フレーム期間全体で同一階調の映像信号に補正していたが、1フレーム期間の一部期間と他の期間と補正レベルを異ならせるように映像信号を補正してもよい。以下、映像処理回路30が4倍速駆動を実現する場合について説明する。
図31(a)に示すように、階調レベルth1である複数の暗画素と階調レベルth2である複数の明画素が並んだ画像ラインを示す映像信号Vid-inは60Hzの供給速度で供給され、この映像信号Vid-inにより、第1フレーム、第2フレーム、第3フレームと進むにつれて、画像が図中左から右に向かって1画素ずつスクロール移動する画像の表示を指定したとする。この場合、映像信号Vid-outがそのまま出力されたときには、第1〜第4フィールドにより構成される1フレーム期間の全体で(つまり、16.67ミリ秒にわたって)、同一箇所にリスク境界が存在する。同一位置にリスク境界が長期間にわたって存在すると、上述したように液晶分子の配向不良状態が安定しやすくなり、その隣接画素においてはリバースチルトドメインが発生しやすい状態になる。
補正部306は、判別部3045の出力信号のフラグQが「1」であった場合、図32(a)に示すように、1フレームのうち第1,第3フィールドにおいて、暗画素の階調レベルを高くする方向の階調レベルcb1に補正し、1フレームのうち第2,第4フィールドにおいて、暗画素の階調レベルを低くする方向の階調レベルcb2に補正する。また、補正部306は、暗画素に隣接する明画素の階調レベルが高いほど、階調レベルcb1を高くし、明画素の階調レベルが低いほど、階調レベルcb2を低くする。ここにおいて、補正部306が暗画素に隣接する明画素の階調レベルが高いほど、階調レベルcb1を高くする理由は上述した各実施形態と同じである。一方、補正部306が、暗画素に隣接する明画素の階調レベルが高いほど、階調レベルcb2を低くする理由は、1フレーム期間における透過率の積分値(積分透過率)の変化を抑えるためである。このようにすることで、映像信号の補正による透過率変化がユーザーに知覚されるのを抑制することができる。
また、本実施形態の映像処理回路30は、4倍速駆動に限られず、例えば2倍速や8倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。また、本実施形態の映像処理回路30は、倍速駆動を採用する液晶表示装置に適用されるものでなくてもよい。例えば、映像処理回路は、1コマ分の映像信号Vid-inに対応した表示期間(例えば、複数フレーム期間)の少なくとも一部を補正期間(例えば、1フレーム期間)として、上記の補正処理を行えばよい。
(変形例1)
上述した各実施形態では、映像処理回路30は、補正レベル及び判別レベルの双方を可変にしていたが、判別レベルを固定させてもよい。
上述した各実施形態において、映像処理回路30は、図6,12に示す関係に従って補正レベルを設定していたが、以下の方法で補正レベルを設定してもよい。例えば、補正部306は、暗画素を補正する場合に、補正レベルの最大値cbmaxと補正前の暗画素の階調レベルaとの差分に、係数kを乗算し、更に補正前の暗画素の階調レベルaを加算して、補正レベルcbとする。この場合の係数kは、例えば図33に示す関係を満たす。つまり、暗画素に隣接する明画素の階調レベルが高いほど、係数kは初期値k0から線形増加し、明画素の階調レベルが「wt」のときにk=1となる。同様に、映像処理回路30は、明画素を補正する場合に、補正レベルの最小値cwminと補正前の明画素の階調レベルbとの差分に、係数kを乗算し、更に補正前の明画素の階調レベルbから減算して、補正レベルcwとしてもよい。この場合の係数kも図33に示す関係を満たしていればよい。この場合の係数kは、例えば図33に示す関係を満たし、明画素に隣接する暗画素の階調レベルが低いほど、係数kは初期値k0から線形増加し、暗画素の階調レベルが「bk」のときにk=1となる。
上述した各実施形態において、映像処理回路30は、前フレームから現フレームにかけて変化する境界を検出し、検出した境界に接する暗画素により補正対象の画素を定めていた。映像処理回路30が、前フレーム境界検出部3042、保存部3043及び適用境界決定部3044に相当する構成を有していなくても、本発明を特定可能である。このような映像処理回路30の構成であっても、横電界の強さに応じて補正量で映像信号を補正することができる。
上述した各実施形態では、液晶105にVA方式を用いた例について説明したがTN方式としてもよい。その理由は特開2011−107174号公報にも開示されているとおりである。
補正部306が暗画素の映像信号を補正する場合に、表示領域101の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部306は、表示領域101の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い(つまり、明るい)ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域101が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域101の明るさの指標となる情報としては、表示領域101周辺の映像表示環境の明るさ(例えば照度)がある。この場合、液晶表示装置1に設けられた光センサーの検知結果を補正部306が取得して、補正部306は補正後の階調レベルを決定すればよい。これ以外にも、補正部306は、入力映像信号の階調レベルを、明るさの指標となる情報(例えば、1フレームの入力映像信号の階調レベルの平均値)として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域101も明るくなるからである。また、補正部306は、表示領域101に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部306は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部306は、いわゆるダイナミックモード>通常モード>省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号(液晶素子120の印加電圧)の決定の仕方について、補正部306は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
上述した各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
次に、上述した各実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図34は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (12)
- 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 前記補正部は、
前記境界に接する前記第1画素の前記印加電圧が、当該境界に接する前記第2画素の前記印加電圧に応じた、前記第3電圧以下の第4電圧を下回る場合に、当該第1画素の前記印加電圧を指定する映像信号を、前記第3電圧を指定する映像信号に補正する
ことを特徴とする請求項1に記載の映像処理回路。 - 前記補正部は、
前記境界に接する前記第2画素の前記印加電圧と、前記第2電圧との差分が大きいほど、前記第3電圧及び前記第4電圧を高くする
ことを特徴とする請求項2に記載の映像処理回路。 - 前記補正部は、
前記境界に接する前記第2画素から当該境界の反対方向に連続する2以上の前記第2画素の前記印加電圧に応じた、前記第3電圧及び前記第4電圧とする
ことを特徴とする請求項2又は3に記載の映像処理回路。 - 前記補正部は、
前記2以上の前記第2画素の前記印加電圧のうち最大電圧に応じた前記第3電圧及び前記第4電圧とする
ことを特徴とする請求項4に記載の映像処理回路。 - 前記補正部は、
前記検出された境界に接する前記第2画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも低く、且つ、当該境界に接する前記第1画素の前記印加電圧に応じた第5電圧を指定する映像信号に補正する
ことを特徴とする請求項1から5のいずれか1項に記載の映像処理回路。 - 前記補正部は、
前記境界に接する前記第2画素の前記印加電圧が、当該境界に接する前記第1画素の前記印加電圧に応じた、前記第5電圧以上の第6電圧を上回る場合に、当該第2画素の前記印加電圧を指定する映像信号を、前記第5電圧を指定する映像信号に補正する
ことを特徴とする請求項6に記載の映像処理回路。 - 前記補正部は、
前記境界に接する前記第1画素の前記印加電圧と、前記第1電圧との差分が大きいほど、前記第5電圧及び前記第6電圧を低くする
ことを特徴とする請求項7に記載の映像処理回路。 - 前記補正部は、
前記境界に接する前記第1画素から当該境界の反対方向に連続する2以上の前記第1画素の前記印加電圧に応じた、前記第5電圧及び前記第6電圧とする
ことを特徴とする請求項7又は8に記載の映像処理回路。 - 前記補正部は、
前記2以上の前記第1画素の前記印加電圧のうち最小電圧に応じた前記第5電圧及び前記第6電圧とする
ことを特徴とする請求項9に記載の映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出し、
検出した境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を有する液晶表示装置を備え、
前記映像処理回路が、
現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する補正部と
を有することを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058983A JP5903954B2 (ja) | 2012-03-15 | 2012-03-15 | 映像処理回路、映像処理方法および電子機器 |
US13/793,713 US9093046B2 (en) | 2012-03-15 | 2013-03-11 | Signal processing device, liquid crystal apparatus, electronic equipment, and signal processing method |
CN201310082926.5A CN103310750B (zh) | 2012-03-15 | 2013-03-15 | 信号处理装置、液晶装置、电子设备以及信号处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058983A JP5903954B2 (ja) | 2012-03-15 | 2012-03-15 | 映像処理回路、映像処理方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013195435A true JP2013195435A (ja) | 2013-09-30 |
JP5903954B2 JP5903954B2 (ja) | 2016-04-13 |
Family
ID=49135906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012058983A Active JP5903954B2 (ja) | 2012-03-15 | 2012-03-15 | 映像処理回路、映像処理方法および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9093046B2 (ja) |
JP (1) | JP5903954B2 (ja) |
CN (1) | CN103310750B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109254B2 (en) | 2014-01-22 | 2018-10-23 | Seiko Epson Corporation | Video processing circuit, video processing method, electro-optical device, and electronic apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5556234B2 (ja) * | 2010-02-25 | 2014-07-23 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5720221B2 (ja) | 2010-12-13 | 2015-05-20 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
KR102098620B1 (ko) * | 2013-07-05 | 2020-05-25 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
JP6398162B2 (ja) * | 2013-09-25 | 2018-10-03 | セイコーエプソン株式会社 | 画像処理回路、電気光学装置及び電子機器 |
JP6578850B2 (ja) * | 2015-09-28 | 2019-09-25 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046613A (ja) * | 2006-07-18 | 2008-02-28 | Sony Corp | 液晶表示素子、液晶表示装置および液晶表示素子の駆動方法 |
JP2009237366A (ja) * | 2008-03-27 | 2009-10-15 | Sony Corp | 映像信号処理回路、表示装置、液晶表示装置、投射型表示装置及び映像信号処理方法 |
JP2011175199A (ja) * | 2010-02-25 | 2011-09-08 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080018630A1 (en) | 2006-07-18 | 2008-01-24 | Yusuke Fujino | Liquid crystal display device, liquid crystal display and method of driving liquid crystal display device |
JP2008281947A (ja) | 2007-05-14 | 2008-11-20 | Toshiba Corp | 液晶表示装置 |
JP5012275B2 (ja) * | 2007-07-17 | 2012-08-29 | ソニー株式会社 | 信号処理装置、及び、信号処理方法 |
JP5229162B2 (ja) | 2009-09-01 | 2013-07-03 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5233920B2 (ja) | 2009-09-01 | 2013-07-10 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5454092B2 (ja) | 2009-11-12 | 2014-03-26 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011107497A (ja) | 2009-11-19 | 2011-06-02 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5370169B2 (ja) | 2010-01-15 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304669B2 (ja) | 2010-01-25 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5598014B2 (ja) | 2010-02-22 | 2014-10-01 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304684B2 (ja) | 2010-02-22 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5381804B2 (ja) | 2010-02-25 | 2014-01-08 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5556234B2 (ja) | 2010-02-25 | 2014-07-23 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5370214B2 (ja) | 2010-02-25 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5601173B2 (ja) | 2010-11-26 | 2014-10-08 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5720221B2 (ja) | 2010-12-13 | 2015-05-20 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5707973B2 (ja) | 2011-01-27 | 2015-04-30 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2012168229A (ja) | 2011-02-10 | 2012-09-06 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2012242798A (ja) | 2011-05-24 | 2012-12-10 | Seiko Epson Corp | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 |
JP2012242797A (ja) | 2011-05-24 | 2012-12-10 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 |
-
2012
- 2012-03-15 JP JP2012058983A patent/JP5903954B2/ja active Active
-
2013
- 2013-03-11 US US13/793,713 patent/US9093046B2/en active Active
- 2013-03-15 CN CN201310082926.5A patent/CN103310750B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046613A (ja) * | 2006-07-18 | 2008-02-28 | Sony Corp | 液晶表示素子、液晶表示装置および液晶表示素子の駆動方法 |
JP2009237366A (ja) * | 2008-03-27 | 2009-10-15 | Sony Corp | 映像信号処理回路、表示装置、液晶表示装置、投射型表示装置及び映像信号処理方法 |
JP2011175199A (ja) * | 2010-02-25 | 2011-09-08 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109254B2 (en) | 2014-01-22 | 2018-10-23 | Seiko Epson Corporation | Video processing circuit, video processing method, electro-optical device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5903954B2 (ja) | 2016-04-13 |
US20130241914A1 (en) | 2013-09-19 |
CN103310750B (zh) | 2017-06-16 |
CN103310750A (zh) | 2013-09-18 |
US9093046B2 (en) | 2015-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5233920B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP2011175200A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP2011170236A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5903954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |