JP2013153487A - 通信リンクの両端でコマンドを同期実行するための方法およびシステム - Google Patents

通信リンクの両端でコマンドを同期実行するための方法およびシステム Download PDF

Info

Publication number
JP2013153487A
JP2013153487A JP2013044578A JP2013044578A JP2013153487A JP 2013153487 A JP2013153487 A JP 2013153487A JP 2013044578 A JP2013044578 A JP 2013044578A JP 2013044578 A JP2013044578 A JP 2013044578A JP 2013153487 A JP2013153487 A JP 2013153487A
Authority
JP
Japan
Prior art keywords
camera
commands
module
command
shutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013044578A
Other languages
English (en)
Inventor
Behnam Katibian
バーナム・カティビアン
George A Wiley
ジョージ・エー.・ウィレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36498488&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2013153487(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013153487A publication Critical patent/JP2013153487A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061Partitioning or combining of resources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02Terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Studio Devices (AREA)
  • Communication Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)
  • Telephonic Communication Services (AREA)
  • Stroboscope Apparatuses (AREA)
  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】第1のモジュールによって生成され、第2のモジュールにおいて実行される複数のコマンドを同期して実行する方法を提供する。
【解決手段】第1及び第2のモジュールは通信リンクを介して通信する。方法は、第1のモジュールにおいて複数のコマンドを生成し、複数のコマンドを通信リンクを経由して第2のモジュールに送信し、第2のモジュールにおける独立したイベントにコマンドの実行時間を関連付ける。独立したイベントが検出されると、コマンドは第2のモジュールにおいて同期して実行される。カメラモジュールインターフェースを介してカメラを制御するベースバンドプロセッサに特に適用されることができ、ここにおいて、プロセッサおよびカメラインターフェースモジュールはMDDIリンクを介して接続されている。
【選択図】図3

Description

本発明は一般的に通信リンクの両端でコマンドを同期実行するための方法及びシステムに関している。より詳しくは、本発明は移動表示デジタルインターフェース(Mobile Display Digital Interface)(MDDI)リンクの両端でコマンドを同期して実行するための方法及びシステムに関している。
相互接続技術の分野において、特に映像上映に関連した、絶えず増しているデータレート(rate)に対する要求は増加し続けている。
移動表示デジタルインターフェース(MDDI)リンクは、ホストとクライアント間における短距離通信リンクを介した超高速データ転送を可能にする、経済的で低電力消費の転送メカニズムである。MDDIはたった4つの配線と、毎秒3.2ギガビットまでの最大帯域幅を転送する(deliver)双方向データ転送用の電力という、最低条件を必要とする。
1つの適用において、LCDディスプレイおよび、またはカメラとデジタルベースバンド制御装置を相互接続するためにハンドセットのヒンジを横切って延びている配線の数を著しく減少させることにより、MDDIは折りたたみ型(clamshell)の電話における電力消費を低減し、かつ信頼性を増加させる。この配線の減少はまた、折りたたみ型あるいはスライディング型のハンドセットのデザインを簡単化することによって、ハンドセット製造者が開発コストを低減することを可能にする。
典型的なMDDI相互接続は、MDDIリンクを介して接続されているMDDI制御装置を含み、1つの制御装置はMDDIリンクホストであり、他の制御装置はMDDIリンククライアントである。カメラモジュールのような装置へベースバンドプロセッサをリンク(link)する際、一般的にインターフェースもプロセッサから装置へのコマンドを中継するために使用される。例えばパスファインダ(pathfinder)は、(MDDIクライアントコアを有する)ベースバンドプロセッサと、カメラのような装置とをMDDIを介してインターフェース(interface)するために用いられることのできる一体型MDDIホストコアを有する、カルコム社によって開発された装置インターフェースである。
MDDIを介してベースバンドプロセッサによって送信されるコマンドは一般的に同期を必要としない。しかし、例えばカメラを制御する際、ベースバンドプロセッサによる特定のコマンドはカメラにおいて正確な同期実行を必要とする。例えば、カメラシャッタの開きと正確に合致するために、フラッシュの発光にはフラッシュ同期が求められる。しかし、典型的に、MDDIリンクを介してベースバンドプロセッサによって送信されるメッセージは、該リンクの使用に依存する遅延を引き起こし、そしてそれは正確には推定されることができない。従って、該リンクを介した遅延を補償することを試みつつプロセッサにおいてコマンドを同期することは、カメラにおいて同期を達成するための信頼できる解決策ではない。
従って、必要とされているものは、MDDIを介してカメラのような装置にベースバンドプロセッサによって送信されるコマンドの実行を同期する方法およびシステムである。
本発明は一般的には通信リンクの両端でコマンドを同期実行するための方法及びシステムに関している。より詳しくは、本発明は移動表示デジタルインターフェース(MDDI)リンクの両端でコマンドを同期して実行するための方法及びシステムに関している。
一つの観点において、第1及び第2のモジュールが通信リンクを介して通信するところにおいて、第1のモジュールによって発生され、第2のモジュールにおいて実行される複数のコマンドを同期して実行する方法が提供される。前記方法は、第1のモジュールにおいてコマンドを発生することと、該コマンドをリンクを介して第2のモジュールに送信することと、第2のモジュールにおいて独立したイベントに該コマンドの実行時間を関連づけることとを含む。独立したイベントが検出されると、コマンドは第2のモジュールにおいて同期して実行される。
他の観点において、上記方法はベースバンドプロセッサがカメラモジュールインターフェースを介してカメラを制御し、そこにおいて、ベースバンドプロセッサおよびカメラモジュールインターフェースがMDDIリンクを介して接続されている場合に、特に適用可能である。パスファインダカメラモジュールインターフェースを介してカメラを制御するベースバンド移動局モデム(MSM)プロセッサの一例が記述されている。上記方法のフレキシブルな実施を可能にするカメラモジュールインターフェース内の特有の内蔵(built-in)メカニズムも提供される。
本発明の様々な実施例の構造及び動作だけでなく、本発明の更なる実施例、特徴および利点は添付の図面を参照して以下で詳細に説明される。
移動表示デジタルインターフェース(MDDI)インターフェースを用いた一環境例を図示するブロック図。 デジタル装置と周辺装置とに結合されたデジタルデータ装置インターフェースの概略図。 カメラモジュールインターフェースを用いた図1の例に従ったMDDIリンク相互接続を図示するブロック図。 カメラモジュールインターフェースとカメラモジュールとの相互接続を図示するブロック図。 通信リンクの両端でコマンドを同期して実行する方法を図示するプロセスフローチャート。 通信リンクを介して制御されているカメラのシャッタコマンドとフラッシュコマンドの同期実行を行う方法を図示するプロセスフローチャート。 フラッシュ同期の一例を図示する概略図。
詳細な説明
ここに組み込まれ、明細書の一部をなしている、付随の図面は本発明を図で示し、明細書記載と共に本発明の原理を更に説明する役割をし、当業者が本発明を実施したり用いたりすることを可能にする。
本発明は付随する図面を参照して説明される。ある要素が最初に認められた図面は、その対応する参照番号の最も左の(複数の)数字によって典型的に示される。
本明細書は本発明の特徴を組み入れている1以上の実施例を開示している。開示されている実施例は本発明を一例に挙げているにすぎない。本発明の技術的範囲は開示されている実施例に限定されない。本発明はここに添付されている請求項によって規定されている。
記載されている(複数の)実施例および「1実施例」「ある実施例」「一例の実施例」などの明細書における言及は、記載の(複数の)実施例が特定の特徴、構造、あるいは特性を含むことができるが、あらゆる実施例がその特定の特徴、構造、あるいは特性を必ずしも含まなくてもよいことを示している。更に、このような言いまわしは必ずしも同一の実施例を示しているとは限らない。また、特定の特徴、構造、あるいは特性が実施例と関連して説明されるとき、明示的に述べられていようとなかろうと、他の実施例と関連してそのような特徴、構造あるいは特性をもたらすことは当業者の知識の範囲内であると考えられる。
本発明の実施例はハードウエア、ファームウエア、ソフトウエアあるいはその任意の組合せで実施されてもよい。本発明の実施例はまた、1以上のプロセッサによって読取られ実行される機械可読媒体に保存されている命令として実施されてもよい。機械可読媒体は機械(例えばコンピュータ装置)によって読取り可能な形態の情報を保存あるいは送信するための任意のメカニズムを含んでもよい。例えば、機械可読媒体は読出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク保存媒体、光学保存媒体、フラッシュメモリ装置、電気・光学・音響あるいは他の形の伝播信号(例えば、キャリア波、赤外線信号、デジタル信号など)その他を含んでもよい。更に、ファームウエア、ソフトウエア、ルーチン、命令はここではある動作(actions)を実行するものとして記載されてもよい。しかし、そのような記載は便宜上のものにすぎず、実際にはそのような動作はコンピュータ装置、プロセッサ、制御装置、あるいはファームウエア、ソフトウエア、ルーチン、命令などを実行するその他の装置に起因するということを理解すべきである。
移動表示デジタルインターフェース(MDDI)
移動表示デジタルインターフェース(MDDI)は、ホストとクライアント間の短距離通信リンクを介した超高速シリアルデータ転送を可能にする、経済的で低電力消費の転送メカニズムである。
以下において、MDDIの例は、移動電話の上部折りたたみ部に含まれるカメラモジュールに関して提示される。しかし、カメラモジュールと機能的に同等の特徴を有する任意のモジュールが本発明の実施例に代替可能であり使用可能であるということは、当業者にとって自明である。
更に本発明の実施例によると、MDDIホストは本発明を使用することから利益を得ることが可能な様々なタイプの装置のうちの1つを具備する。たとえば、ホストは手持ち式 (handheld)、ラップトップ、あるいは同様の移動コンピュータ装置の形態の持ち運び可能なコンピュータであることができる。ホストはまた、パーソナル・データ・アシスタント (personal Data Assistant)(PDA)、ページング装置、あるいは多くの無線電話やモデムのうちの1つであることができる。一方、ホストは、持ち運び可能なDVDもしくはDCプレーヤ、あるいはゲーム再生装置のような持ち運び可能なエンターテイメント装置やプレゼンテーション装置であることができる。さらに、ホストは、クライアントとの高速通信リンクが望まれている様々な他の広く使用され、あるいは計画されている商業製品におけるホスト装置や制御要素として存在することができる。例えば、ホストはビデオ記録装置から、改良された応答のために記憶装置ベースのクライアントに、あるいは表示のために高解像度大画面に、高速でデータを転送するために使用可能である。機内在庫表(onboard inventory)あるいは計算処理システムおよび/または他の家庭用(household)装置へのブルートゥース(Bluetooth)(登録商標)接続を組み込んでいる冷蔵庫のような電気器具は、インターネットまたはブルートゥース接続モードで動作しているときに、改良された表示機能を有することができ、あるいは、電子コンピュータや制御システム(ホスト)がキャビネットのどこかに存在しつつ、扉内表示装置(クライアント)およびキーパッドやスキャナ(クライアント)に関して配線の必要性を減少させることができる。一般的に当業者は、新たに追加された、もしくは既存のコネクタやケーブルにおいて利用可能な限定された数のコンダクタを使用して情報のより高いデータレート移送(transport)をより古い装置に追加導入(retrofit)する能力だけでなく、このインターフェースの使用から利益を得る様々な最新の電子装置および電気器具を認識するであろう。同時に、MDDIクライアントは、エンドユーザに情報を提示し、あるいはユーザからホストに情報を提示するのに役立つ様々な装置を具備することができる。例えば、ゴーグルや眼鏡中に組み込まれたマイクロディスプレイ、帽子やヘルメットに内蔵された投影装置、窓やフロントガラス内のような車両に組み込まれた小型スクリーンや平らなホログラフィック素子、様々なスピーカー、ヘッドホン、高品質の音や音楽を表現する(presenting)サウンドシステムなどである。他の表示装置には、会議用に、あるいは映画およびテレビ画像用に情報を提示するために使用されるプロジェクタ、すなわち投影装置が含まれる。その他の例は、タッチパッドすなわち感度装置(sensitive device)、音声認識入力装置、セキュリティスキャナ、ユーザからの接触や音以外のわずかな実際の「入力」で装置やシステムユーザから膨大な量の情報を転送するよう求められるその他のものの使用である。加えて、コンピュータ及びカーキットやデスクトップキット用の整備(docking)ステーション、及び無線電話のホルダは、エンドユーザあるいは他の装置及び設備へのインターフェース装置として動作することができ、クライアント(マウスのような出力・入力装置)またはホストのいずれか一方を用いて、特に高速ネットワークを伴うデータ転送を助けることができる。しかし、本発明はこれらの装置に限定されず、保存及び移送によってあるいは再生時の表現(presentation)によって高品質画像及び音声をエンドユーザに提供することを意図されている市場に出ている、あるいは使用を提案されている、多くのその他の装置が存在することを当業者は即座に認識するであろう。本発明は望ましいユーザ経験を実現するために必要な高いデータレートに対応するために、様々な素子あるいは装置間のデータ処理量を増加する際に役立つ。
図1Aは、デジタル装置150と周辺機器180とに結合されたデジタルデータ装置インターフェース100のダイアグラムである。デジタル装置150は携帯電話(cellular telephone)、PDA、スマート電話(smart phone)あるいはパーソナルコンピュータを含むことができるが、これらに限定されない。一般的にデジタル装置150はデジタル命令およびデジタル表示データの処理用の処理ユニットとして機能を果たす任意のタイプのデジタル装置を含むことができる。デジタル装置150は、システム制御装置160とリンク制御装置170とを含む。
周辺機器180はカメラ、バーコードリーダー、画像スキャナ、オーディオ装置及びセンサを含むことができるが、これらに限定されない。一般的に周辺機器180は、デジタル表示データが周辺機器と処理ユニットとの間で交換される、任意のタイプのオーディオ、ビデオあるいは画像取り込み・表示装置を含むことができる。周辺機器180は制御ブロック190を含む。例えば周辺機器180がカメラであるとき、制御ブロック190はレンズ制御装置、フラッシュあるいは白色LED制御装置及びシャッタ制御装置を含むことができるが、これらに限定されない。デジタル表示データは、オーディオ、画像及びマルチメディアデータを表現するデジタルデータを含むことができる。
デジタルデータインターフェース装置100は、通信リンク150を介して高いレートでデジタル表示データを転送する。一つの例において、3.2ギガビット/秒の最大帯域幅で双方向データ転送をサポートするMDDI通信リンクが使用可能である。この一例のレートより高いあるいは低い他の高いデータ転送レートは、通信リンクによってはサポートされることができる。デジタルデータインターフェース装置100は、メッセージインタプリタモジュール110と、内容モジュール120と、制御モジュール130と、リンク制御装置140とを含む。
デジタルデータインターフェース100内に設置されるリンク制御装置140および、デジタル装置150内に設置されるリンク制御装置170は通信リンク105を確立する。リンク制御装置140及びリンク制御装置170はMDDIリンク制御装置でもよい。
ここにおいてその全体が参考として組み込まれているビデオ電子標準協会(VESA)MDDI標準は、携帯型装置に、より大きい外部表示装置に対して小さい携帯型装置からデジタル画像を送信させる高速デジタルパケットインターフェースの要求を記載している。MDDIは、携帯型計算処理・通信・娯楽装置を着用型マイクロ表示装置のような新興製品(emerging products)にリンクするのに理想的な小型接続システムと薄型フレキシブルケーブルとを利用する。コストを削減して接続の信頼性を増加するために、MDDIはまた、ホストプロセッサと表示装置との間の接続を簡単化する方法に関する情報を含む。リンク制御装置140、170はVESA MDDI標準に基づいて通信経路105を確立する。
「高速データ速度信号送信用の通信プロトコル及びインターフェースの発生及び実施」と題され、2004年7月6日にZou et al.に発行された米国特許第6760772号(772特許)には、表現データ用の通信プロトコルを形成するために互にリンクされたパケット構造を用いて通信経路を介してホストとクライアント間でデジタルデータを転送するデータインターフェースが記載されている。772特許において教示されている発明の実施例はMDDIインターフェースに関する。信号プロトコルは、少なくとも1つがホスト装置に存在し、かつ通信経路105のような通信経路を経由してクライアントに結合されている、通信プロトコルを形成するパケットを生成、送信、受信して、デジタルデータを1以上のタイプのデータパケットにするよう構成された、リンク制御装置140、170のようなリンク制御装置によって使用される。
インターフェースは短距離「直列」型データリンクを介した、経済的で低電力消費の双方向高速データ転送メカニズムを提供し、それは、小型コネクタと薄型フレキシブルケーブルによる実施に向いている。リンク制御装置140、170の実施例は、772特許の教示に基づいて通信経路105を確立する。この772特許は、この明細書においてその全体が参考文献とされている。
他の実施例において、リンク制御装置140、170は共にUSBリンク制御装置になることができ、あるいはこれらは共に、例えばMDDIリンク制御装置のような制御装置と、例えばUSBリンク制御装置のような他のタイプのリンク制御装置のような制御装置の組合せを含むことができる。その代わりとして、リンク制御装置140、170はMDDIリンク制御装置のような制御装置と、デジタルデータインターフェース装置100及びデジタル装置150間で承認(acknowledgement)メッセージを交換するための単一リンクとの組合せを含むことができる。リンク制御装置140、170は更に、イーサネット(登録商標)またはRS−232シリアルポートインターフェースのようなその他のタイプのインターフェースをサポート可能である。追加のインターフェースはここおける教示にもとづいて当業者によって認識されるように、サポート可能である。
デジタルデータインターフェース装置100において、メッセージインタプリタモジュール110はシステム制御装置160からのコマンドを受信し、システム制御装置160へ通信リンク105を介して応答メッセージを発生し、コマンドメッセージを解釈し(interprets)、デジタルデータインターフェース装置100内の適切なモジュールへコマンドの情報内容をルートする(routes)。
内容モジュール120は周辺機器180からデータを受信し、データを保存し、通信リンク105を介してシステム制御装置160にデータを転送する。
制御モジュール130はメッセージインタプリタ130から情報を受信し、周辺機器180の制御ブロック190に情報をルートする。制御モジュール130また、制御ブロック190から情報を受信することができ、メッセージインタプリタモジュール110にその情報をルートする。
図1はMDDIインターフェースを用いた一環境例を図示したブロックダイアグラムである。図1の例において、MDDIは折りたたみ型電話100のヒンジを横切ってモジュールを相互接続するために用いられる。折りたたみ型電話100の下部折りたたみ部102は移動局モデム(MSM)ベースバンドチップ104を含む。MSM104はデジタルベースバンドプロセッサである。折りたたみ型電話100の上部折りたたみ部114は液晶ディスプレイ(LCD)モジュール116とカメラモジュールインターフェース118とを含む。
さらに図1を参照すると、MDDIリンク110はカメラモジュールインターフェース118をMSM104に接続している。典型的には、MDDIリンク制御装置はカメラモジュールインターフェース118とMSM104の夫々に統合されている(integrated)。図1の例において、MDDIホスト制御装置122はカメラモジュールインターフェース118に統合されているが、一方、MDDIクライアント制御装置106はMDDIリンク110のMSM側に存在する。典型的には、MDDIホストはMDDIリンクのマスター制御装置である。図1の例において、カメラモジュールインターフェース118からの画素データは、MDDIリンク110上に送信される前に、MDDIホスト制御装置122によって受信され、そしてMDDIパケットにフォーマットされる。MDDIクライアント制御装置106はMDDIパケットを受信して、それらをカメラモジュール118によって生成されたものと同じフォーマットの画素データに再変換する。画素データはその後、処理のためにMSM104中の適切なブロックに送信される。
MDDIリンク112はLCDモジュール116をMSM104に接続する。図1の例において、MDDIリンク112は、MSM104に統合されているMDDIホスト制御装置108と、LCDモジュール116に統合されているMDDIクライアント制御装置120とを相互接続する。図1の例において、MSM104のグラフィック制御装置によって生成された画像データは、MDDIリンク112上に送信される前に、MDDIホスト制御装置108によって受信され、そしてMDDIパケットにフォーマットされる。MDDIクライアント制御装置120はMDDIパケットを受信して、それらをLCDモジュール116による利用のために画像データに再変換する。典型的には、画像データはLCDディスプレイをリフレッシュ(refresh)するために用いられる前に、フレームバッファを用いてバッファされる(buffered)。
MSMからカメラモジュールインターフェースへの通信
図2は、図1の例に従ったMDDIリンク相互接続200を図示するブロックダイアグラムである。MDDIリンク相互接続200は、MDDIリンク110を介して接続されている、ベースバンドMSMプロセッサに統合されたMDDIクライアント106と、カメラモジュールインターフェース118に統合されたMDDIホスト122とを含む。
カメラモジュール208は1以上のインターフェースを経由してカメラモジュールインターフェース118に接続される。従って、カメラモジュールインターフェース118はベースバンドMSMプロセッサとカメラモジュールとの間のインターフェースを提供する。たとえば、カメラモジュールインターフェース118はカルコム社によって開発されたパスファインダカメラインターフェースでもよい。
カメラモジュールインターフェース118はMDDIホストコア122に加えて、カメラメッセージインタプリタ202と、カメラ制御ブロック204と、ビデオフロントエンドブロック206とを含む。図2に示されているように、いくつかのインターフェースとデータバスとがカメラモジュールインターフェースの様々なブロックを接続する。
カメラメッセージインタプリタ(CMI)202は、レジスタアクセスメッセージインターフェース210を介してMSMからの逆(reverse)レジスタアクセスパケットに組み込まれているデータ及び制御信号を受信する。CMI202はMSMからの受信信号を復号して、MDDIホスト122あるいはカメラ制御ブロック204への設定インターフェース212、214を用いて、対応するコマンド(レジスタ書込み、またはレジスタ読取り)を実行する。さらに、CMI202は(レジスタ書込みコマンドに関して)承認または(レジスタ読取りコマンドに関して)レジスタ値を、それらをMSMに中継するMDDIホストコア122にレジスタアクセスメッセージインターフェース210を経由して戻す。
カメラ制御ブロック(CCB)204はCMI202において受信されるコマンドを実行するためにカメラレジスタへのアクセスを行う。CCB204は、制御レジスタブロックとマスター制御ポートブロックとレンズ制御ブロックとシャッタ制御ブロックとフラッシュ制御ブロックとを含むいくつかのサブモジュール(図2に図示されていない)を含む。制御レジスタブロックはレンズ制御、シャッタ制御及びフラッシュ制御ブロック用のレジスタを含む。マスター制御ポートブロックはCMI202とカメラ208との間のインターフェースを提供する。レンズ制御、シャッタ制御及びフラッシュ制御ブロックはカメラモジュールの焦点、シャッタ及びフラッシュ制御装置としての役割を果たす。カメラモジュールインターフェースのカメラ制御ブロックは図3を参照して下記で更に説明される。
ビデオフロントエンド(VFE)ブロック206は並列インターフェース216を経由してカメラ208からフレームを受信し、そのフレームを保存し、その後フレームインターフェース218を経由してMDDIホストコア122にフレームを転送する。
上述した通り、MSMプロセッサとカメラモジュールインターフェース118との間の通信はMDDIリンク110を経由して行われる。MSMからカメラモジュールインターフェースへのコマンドは典型的には、MDDIクライアント106においてMDDIパケットにカプセル化され(encapsulated)、MDDIホスト122においてカプセルを解かれる(de-encapsulated)。MSMからカメラモジュールインターフェースへのコマンドは、例えばMDDIホスト設定コマンド、カメラレジスタアクセスコマンド、およびカメラ制御コマンドを含む。CMI202は、コマンドヘッダ中のコマンドIDフィールドに基づいてMSMから受信したコマンドを復号する。コマンドIDはまた、コマンドと関連しているレジスタブロックのレジスタベース(base)アドレスの値を表す。下の表1は、カメラモジュールインターフェースによって受信されるMSMコマンドタイプのいくつかを示している:
Figure 2013153487
典型的にはMSMコマンドは12バイト長であり、そのコマンドで指定されているレジスタアドレスから開始する、7バイトまでの書込まれるレジスタ値を含むことができる。下の表2、3はシャッタ及びフラッシュ制御コマンドの内容を示している。表2に示されるように、シャッタ制御コマンドは、例えばシャッタの開閉用、シャッタ速度の制御用、あるいはシャッタ動作のタイミング制御用のバイトを含む。同様に、表3に示されているフラッシュ制御コマンドは例えばフラッシュの強度、フラッシュの期間(duration)またはフラッシュのパルス数を制御するためのバイトを含む。
一般的に、MSMプロセッサによって送信されるコマンドは同期を要求しない。しかし、以下さらに詳細に述べるように、ある特定のコマンドはカメラにおいて正確な同期実行を要求する。
Figure 2013153487
Figure 2013153487
カメラモジュール通信へのカメラモジュールインターフェース
上記したとおり、カメラモジュールインターフェースはMSMプロセッサとカメラモジュール間のインターフェースとしての役割をする。カメラモジュールインターフェースのCMI202のコンポーネント(component)はMSMから受信しるコマンドを解釈して(interprets)、カメラモジュールインターフェース中の特定(specific)制御レジスタの書込みまたは読取りをすることによりそれらのコマンドを実行する。
図3はカメラモジュールインターフェース118とカメラモジュールとの相互接続を強調したブロック図である。図3において、図4のカメラ制御ブロック204は、その個々のコンポーネントのいくつか、すなわち、レンズ制御、フラッシュ制御、およびマスター制御ポートブロック302、304および314、によって示されている。カメラ制御ブロック202の他のコンポーネントは省略されたのかも知れない。
レンズ制御ブロック302はカメラのズーム、焦点およびシャッタ制御機構を制御する役割をする。レンズ制御ブロック302は例えば、レンズの移動やシャッタの開閉を行うために1組のイネーブル信号を外部モータードライバに供給する。一方、分離シャッタ制御ブロックは分離シャッタ制御ドライバと共に実施されてもよい。レンズ及びシャッタ制御ブロックはCCB204の対応する制御レジスタの値に応答する。下の表4はカメラのシャッタの制御に関連するレンズ制御レジスタを表している。典型的には、機械シャッタドライバはレジスタの値に応答する。例えば表4に示されるように、シャッタ開コマンドが実行されると、ロケーション0x90の8ビットレジスタは特定時間を制御する。ロケーション0x93の8ビットレジスタはシャッタが開けられるべきか閉じられるべきかを制御する。
フラッシュ制御ブロック304はカメラの白色LED/フラッシュを制御する役割をする。図3に示されるように、フラッシュ制御ブロック304はLEDまたはキセノン管308を制御するためにドライバ306と通信する。典型的には、フラッシュ制御ブロック304はフラッシュ動作を制御するためにドライバ306に1組のイネーブル信号を提供する。
Figure 2013153487
シャッタ制御ブロックと同様に、フラッシュ制御ブロックは対応するフラッシュ制御レジスタの設定に応答する。下の表5はカメラのフラッシュの制御に関連するレジスタを表している。フラッシュ制御レジスタは例えば、フラッシュ電流強度、フラッシュ期間あるいは、赤目軽減(red eye reduction)フラッシュモードのパルス間のパルス間隔(pulse interval)を特定するためのレジスタを含む。
Figure 2013153487
マスター制御ポートブロック310は、カメラ208のレジスタへのアクセスを提供する。マスター制御ポートブロック310はカメラ用制御データを、I2Cプロトコル(多くのCMOSとCCDカメラモジュールによって用いられる)又はいくつかのCCDセンサによって用いられる3線式直列インターフェースプロトコルに変換する。典型的には、マスター制御ポートブロック310は対応するI2C又は3線式制御レジスタからカメラに送信されるべき値を読み取る。
図3は更に、カメラ208からカメラインターフェースブロック206に送信されている1組のSYNC信号312を図示していることに注目されたい。SYNC信号312は典型的には、カメラにおけるある特定のイベントと関連付けられていて、カメラモジュールインターフェース118とカメラモジュール208とを同期するためのタイミング信号として用いられてもよい。
MDDIの両端のコマンドの同時実行
上述したとおり、あるMSMコマンドはカメラモジュールインターフェースにおいて正確な同期実行を要求する。しかし、MDDIリンクを介した遅延は正確に推定・予期されることができないため、MSMでコマンドを、カメラモジュールでそれらを同期実行させるようにスケジュールすることは、正確な同期のために依存されることができない。従って、コマンド同期はカメラモジュールにおいて行われる必要がある。したがって、2以上のカメラコマンドの同時実行を行うためにカメラモジュールにおいて制御機構が必要である。
通信リンク両端のコマンドの同時実行のための方法及びシステムがこれから提供される。これらの方法及びシステムのいくつかは特定のMDDI及び/またはパスファインダの例を用いて提示されるが、多くの観点においてこれらの方法及びシステムは、ここにおける教示に基づいて当業者によって理解されることのできる、より一般的な環境(contexts)に拡張可能であることが特筆される。従って、本発明の方法及びシステムはMDDIリンクの両端でのコマンドの同期に限定されるものではなく、カメラモジュールインターフェースを介してカメラを制御するベースバンドプロセッサの環境に限定されるものでもない。
図4は、通信リンクの両端でコマンドを同期して実行する方法を図示するプロセスフローチャート400である。プロセスフローチャート400は、第1のプロセッサによって第1のモジュールにおいて複数のコマンドを生成することを含む工程410において開始する。例えば、図1を参照すると、工程410は複数のカメラ制御コマンドを生成するベースバンドMSMプロセッサ104によって達成されてもよい。
工程420は、複数のコマンドを第1のモジュールから通信リンクを経由して第2のモジュールに送信することを含む。例えば図1を参照すると、工程420はカメラ制御コマンドをMDDIリンク110を経由してカメラモジュールインターフェース118に送信するベースバンドMSMプロセッサ104によって達成されてもよい。コマンドは、典型的に互いに独立した不規則な時間(random times)に送信されることに注目されたい。
工程430は、第2のモジュールにおいてコマンドを受信し、該コマンドと関連付けられているレジスタに書込むことを含む。例えば、図2を参照すると、工程430はMSM104からコマンドを受信して、その受信されたコマンドに対応するカメラ制御ブロック204の特定の制御レジスタに書込むカメラモジュールインターフェース118によって達成されてもよい。
工程440は、第2のモジュールにおけるコマンドの実行を、その実行を第2のモジュールにおける独立したイベントと関連付けることによってスケジュールすることを含む。例えば図3を参照すると、MSMプロセッサからカメラモジュールインターフェース118において受信されるコマンドは、特定のイベントがカメラモジュールインターフェースにおいて発生すると実行されるようスケジュールされている。イベントは実行用にスケジュールされているコマンドの任意のものから独立している。例えば図3に示されるように、イベントはカメラ208から受信したSYNC信号312のうちの1つによって示されてもよい。従って、実行用にスケジュールされているコマンドのうち1つ以上は第2のモジュールにおいて遅延されてもよい。
工程450は、独立したイベントが第2のモジュールにおいて検出されるとコマンドを実行することを含む。例えば、独立したイベントは、該独立したイベントの発生時にトリガされる割込みを介して検出されることができる。実行時間は同じイベントと関連付けられているので複数のコマンドが同期して実行することに注目されたい。従って、複数のコマンドの正確な同期実行は通信リンクの両端で達成可能である。
図4に記載の方法は一般的に、通信リンクの両端におけるマルチプル(multiple)コマンドの正確な同期実行を要求する任意の適用に適用可能であることを特筆する。特に、以下詳細に説明されるように、本方法はMSMからカメラモジュールインターフェースへの通信という環境において(in the context of)適用可能である。例えば、本方法はカメラモジュールインターフェースにおいてMSMによって生成されるカメラコマンドを同期実行するために使用されることができる。これらのコマンドは、例えば、フラッシュ及びシャッタコマンドのような、フラッシュ同期に関連するコマンドを含んでいてもよい。MSMからカメラモジュールインターフェース通信への図4の方法の特定の適用を説明するための方法及びシステムを以下に示す。該方法及びシステムは図示の目的のみでフラッシュ同期(シャッタ及びフラッシュ同期)という環境で示され、ここにおける教示に基づいて当業者によって理解可能であるようにこの特定の例に限定されるべきではない。
カメラモジュールインターフェースは、図4の方法がとても柔軟に実行されることを可能にする、内蔵型機構と信号とを含む。以下、これらの機構と信号をさらに詳細に説明する。その後、カメラモジュールインターフェース中でのマルチプルコマンドの同期実行を達成するためにこれらの機構及び信号を用いる方法を示す提供する。
1つの利用可能な機構は、カメラモジュールインターフェースのカメラインターフェースブロックを用いて可能にされることのできるEPOCH(システムのエポック(epoch)基準時間に関連する)割込みを含む。EPOCH割込みは、カメラモジュールインターフェースのカメラメッセージインタプリタブロックによって受信されるコマンドの実行をトリガするようにスケジュール可能である。従って、EPOCH割込みは、これらのコマンドの実行を同時にトリガするためにマルチプルMSMコマンドと関連付けられることができる。
更に、EPOCH割込みは、カメラモジュールインターフェース内の特定の信号に基づいてMSMコマンドの実行をトリガするようにプログラムされることができる。例えば、特定の値がカメラから受信されるSYNC信号で受信されると、EPOCH割込みはMSMコマンドの実行をトリガすることができる。図3に示されているSYNC信号は、ラインまたはフレーム同期信号のようなカメラフレームバッファタイミング信号を含んでもよい。例えばライン同期信号、すなわちHSYNCは、フレームバッファにおけるデータのラインの開始を示す。フレーム同期信号、すなわちVSYNCはフレームバッファの新たなフレームの開始を示す。従って、MSMコマンドはフレームバッファにおいて特定の時間に同期実行するよう設計可能である。フラッシュ同期の例において、このことはフレーム露光タイプのセンサと回転シャッタ露光タイプのセンサの両方を有することを可能にする。換言すると、フラッシュ同期は1以上の全フレームに渡って、あるいはそれらフレームの数ラインだけにわたって行われることができる。
更に、MSMコマンドはとても柔軟な実行スケジューリング(scheduling)を可能にする組込み特性を含む。例えば、あるMSMコマンドはカメラモジュールインターフェース内のある複数のイベントの発生に後続する特定の期間(periods)に発生するようプログラムされることのできる、所望の実行時間のプログラム可能なフィールドを含む。例えば、表2に示されているシャッタ制御コマンドは、コマンドがカメラモジュールインターフェースにおいて受信される時とそれが実行される時との間に経過する必要のあるVSYNCパルスの数を特定するためのプログラム可能なフィールド(バイト4)を含む。同様のプログラム可能なフィールドはまた別のMSMコマンド中に見出され、これらのコマンドの非常に柔軟なスケジューリングを可能にする。
従って、カメラモジュールインターフェースの内蔵型機構と信号とを用いて、マルチプルMSMコマンドがカメラにおいて同期して実行するようスケジュールされることができる。図5は、カメラモジュールインターフェースを用いてマルチプルMSMコマンドを同期実行する方法を説明するプロセスフローチャート500である。図5の方法はフラッシュ同期という環境、図示を目的として説明されているに過ぎず、ここにおける教示に基づいて当業者に自明であるように、その特定の例に限定されるべきではない。
プロセスフローチャート500は、シャッタ制御コマンドをプロセッサから通信リンクを経由してカメラ制御装置に送信することを含む工程510において開始する。例えば図2を参照すると、工程510はシャッタ開コマンドをMDDIリンク110を経由してカメラモジュールインターフェース118に送信するMSMプロセッサによって達成されることができる。シャッタ開コマンドは、そのコマンドが実行される前に経過する必要があるVSYNCパルスに関して特定される所望の実行時間を含む。
工程520は、プロセッサから通信リンクを経由してカメラ制御装置にフラッシュ制御コマンドを送信することを含む。例えば図2を参照すると、工程520はMDDIリンク110を経由してカメラモジュールインターフェース118に白色LEDコマンドを送信するMSMプロセッサによって達成されることができる。白色LEDコマンドは、表3に示されているフラッシュ期間及び動作モード(トーチ(torch)モードまたはフラッシュモード)に関する情報を含んでいることができる。動作モードによっては、コマンドは多数のフレームに関してイネーブルされ、またはカメラセンサにさらに堅く(tightly)結合される。
工程530はシャッタ及びフラッシュ制御コマンドを第1及び第2の割込みに関連付けることを含み、ここにおいて第1および第2の割込みは共通のタイミング信号に同期される。例えば図3を参照すると、カメラモジュールインターフェース118によって受信されるシャッタ及びフラッシュ制御コマンドは、カメラインターフェースブロック206においてEPOCH割込みと関連付けられてもよい。EPOCH割込みは更に、特定のパルスが例えばライン同期HSYNC及び/またはフレーム同期VSYNCパルスのようなSYNC信号312から受信されると、シャッタ及びフラッシュ制御コマンドの実行を引き起こすようにプログラムされてもよい。
工程540は、共通のタイミング信号が検出されると第1及び第2の割込みをトリガすることを含み、それによりシャッタ及びフラッシュ制御コマンドを同期して実行させる。例えば、フレームの開始(VSYNC)信号がカメラモジュールインターフェースにおいて受信されてシャッタ及びフラッシュ制御コマンドを同期して実行させると、シャッタ及びフラッシュ制御コマンドと関連付けられているEPOCH割込みがトリガされることができる。
より一般的な関係において、図5の方法は、カメラから受信される信号にMSMにより生成される任意の数のカメラ制御コマンドを同期するために使用されることができる。特定のタイミングスケジュールに従ったコマンドの連続実行は、上記の方法及びシステムと実質的に同様の方法及びシステムを用いて達成されることができる。
図6は、フラッシュ同期の一例を図示している。より詳しくは、図6は回転シャッタと白色LED/フラッシュとの例示的な同期を図示している。図6の例において、フラッシュ点灯は、フレームの全ラインが統合している(integrating)特定の瞬間に発生することが望ましい。例えばフレーム露光タイプセンサがその場合である。図6の左側の縦軸は、統合しているバッファのラインを示し、太字のブラケットは望ましい統合時間を表している。右側において、垂直信号は、フレームの開始または終了を示すフレーム同期信号VSYNCを示している。回転シャッタ露光タイプセンサにおいて、フラッシュが適用される瞬間に全てのフレームラインが統合している必要はないことに注意されたい。例えば、フレームの数ラインだけが一度に露光されてもよく、カメラは最も露光されたラインを読み取って、次の露光されていないラインから露光を開始し、次の最大の露光されたラインに関してそのプロセスを繰り返すことにより1つのフレームを作る(builds)。それぞれの完全に露光されたラインが読み取られると、もう一つのラインが、統合されている行のその組に加えられる。
結論
本発明の様々な実施例が上記で説明されてきたが、それらは単なる例示に過ぎず、限定的なものではないことを理解すべきである。形式及び詳細の様々な変更が本発明の技術的範囲から逸脱することなく実行可能であることは当業者にとって自明である。従って、本発明の技術的範囲は、上述の例示的実施例のいずれによっても限定されるべきではなく、添付の請求項およびそれらの同等物に従ってのみ限定されるべきである。

Claims (20)

  1. 第1のモジュールによって生成され、第2のモジュールにおいて実行される複数のコマンドを同期して実行する方法、ここにおいて前記第1及び第2のモジュールは通信リンクを介して通信し、前記方法は
    (a)第1のプロセッサによって前記第1のモジュールにおいて前記複数のコマンドを生成することと;
    (b)前記複数のコマンドを前記第1のモジュールから前記通信リンクを経由して前記第2のモジュールに送信することと;
    (c)前記コマンドを前記第2のモジュールにおいて受信し、前記コマンドと関連しているレジスタに書込むことと;
    (d)前記第2のモジュールにおける独立したイベントに前記実行を関連付けることにより前記第2のモジュールにおいて前記コマンドの前記実行をスケジュールすることと;
    (e)前記独立したイベントが検出されると前記コマンドを実行することとを具備する。
  2. 前記通信リンクは移動表示デジタルインターフェース(MDDI)リンクを表す、請求項1に記載の方法。
  3. 前記第1のモジュールはベースバンドプロセッサを表し、前記第2のモジュールはカメラモジュールインターフェースを表す、請求項2に記載の方法。
  4. 前記コマンドは互いに独立している不規則な時間に前記通信リンクを経由して送信される、請求項1に記載の方法。
  5. 前記コマンドのうち1以上は実行前に前記第2のモジュールにおいて遅延される、請求項1に記載の方法。
  6. 工程(d)は前記独立したイベントの前記発生を示す割込みに前記コマンドの前記実行を関連付けることを具備する、請求項1に記載の方法。
  7. 前記コマンドはカメラを制御するシャッタ制御コマンドとフラッシュ制御コマンドとを具備する、請求項6に記載の方法。
  8. 前記シャッタ及びフラッシュ制御コマンドは前記カメラに関連付けられているタイミング信号に関係する時間に実行する、請求項7に記載の方法。
  9. 前記タイミング信号は前記カメラに関連付けられているフレームバッファのフレーム同期信号を表す、請求項8の方法。
  10. 前記タイミング信号は前記カメラに関連付けられているフレームバッファのライン同期信号を表す、請求項8に記載の方法。
  11. カメラのシャッタ及びフラッシュコマンドの同期実行を行う方法、ここにおいて前記カメラは通信リンクを介してプロセッサによって制御され、
    (a)前記カメラに関連付けられているカメラ制御装置に前記プロセッサから前記通信リンクを経由してシャッタ制御コマンドを送信することと;
    (b)前記プロセッサから前記通信リンクを経由して前記カメラ制御装置にフラッシュ制御コマンドを送信することと;
    (c)前記シャッタ及びフラッシュ制御コマンドを前記カメラ制御装置において第1および第2の割込みに関連付けることと、ここにおいて前記第1及び第2の割込みは前記カメラ制御装置において共通タイミング信号に同期され、
    (d)前記共通タイミング信号が検出されると前記第1および第2の割込みをトリガし、それによって前記シャッタ及びフラッシュ制御コマンドを同期して実行させることとを具備する。
  12. 前記通信リンクは移動表示デジタルインターフェース(MDDI)リンクを表す、請求項11に記載の方法。
  13. 前記プロセッサは移動局モデム(MSM)ベースバンドプロセッサを表し、前記カメラ制御装置はパスファインダカメラ制御装置を表す、請求項12に記載の方法。
  14. 前記シャッタ及びフラッシュ制御コマンドは前記通信リンクを経由して別個の時間に送信され、ここにおいて前記時間は互いに独立している、請求項11に記載の方法。
  15. 前記シャッタ制御コマンドはシャッタ開コマンドを表し、前記フラッシュ制御コマンドはフラッシュ点灯コマンドを表す、請求項11に記載の方法。
  16. 前記シャッタ開及びフラッシュ点灯コマンドは前記タイミング信号に関係して同期実行する、請求項15に記載の方法。
  17. 前記タイミング信号は前記カメラと関連付けられているフレームバッファのフレーム同期信号を表す、請求項15に記載の方法。
  18. 前記タイミング信号は前記カメラと関連付けられているフレームバッファのライン同期信号を表す、請求項15に記載の方法。
  19. 前記シャッタ開及びフラッシュ点灯コマンドは、カメラセンサの完全なフレーム露光を可能にするために前記フレームバッファの前記フレーム同期信号に関係して実行する、請求項17に記載の方法。
  20. 前記シャッタ開及びフラッシュ点灯コマンドは、カメラセンサの回転シャッタ露光を可能にするために前記フレームバッファの前記ライン同期信号に関係して実行する、請求項18に記載の方法。
JP2013044578A 2004-11-24 2013-03-06 通信リンクの両端でコマンドを同期実行するための方法およびシステム Pending JP2013153487A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63085304P 2004-11-24 2004-11-24
US60/630,853 2004-11-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010108308A Division JP5485009B2 (ja) 2004-11-24 2010-05-10 通信リンクの両端でコマンドを同期実行するための方法およびシステム

Publications (1)

Publication Number Publication Date
JP2013153487A true JP2013153487A (ja) 2013-08-08

Family

ID=36498488

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2007543425A Expired - Fee Related JP4669008B2 (ja) 2004-11-24 2005-11-23 バッファを更新するための方法及びシステム
JP2007543426A Active JP4960253B2 (ja) 2004-11-24 2005-11-23 2倍データレートのシリアル符号器
JP2007543427A Withdrawn JP2008522496A (ja) 2004-11-24 2005-11-23 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2010108308A Expired - Fee Related JP5485009B2 (ja) 2004-11-24 2010-05-10 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2010127069A Withdrawn JP2010259079A (ja) 2004-11-24 2010-06-02 2倍データレートのシリアル符号器
JP2010196663A Expired - Fee Related JP5044004B2 (ja) 2004-11-24 2010-09-02 バッファを更新するための方法及びシステム
JP2010287665A Expired - Fee Related JP5059936B2 (ja) 2004-11-24 2010-12-24 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2012040094A Expired - Fee Related JP5166617B2 (ja) 2004-11-24 2012-02-27 2倍データレートのシリアル符号器
JP2013044578A Pending JP2013153487A (ja) 2004-11-24 2013-03-06 通信リンクの両端でコマンドを同期実行するための方法およびシステム

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2007543425A Expired - Fee Related JP4669008B2 (ja) 2004-11-24 2005-11-23 バッファを更新するための方法及びシステム
JP2007543426A Active JP4960253B2 (ja) 2004-11-24 2005-11-23 2倍データレートのシリアル符号器
JP2007543427A Withdrawn JP2008522496A (ja) 2004-11-24 2005-11-23 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2010108308A Expired - Fee Related JP5485009B2 (ja) 2004-11-24 2010-05-10 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2010127069A Withdrawn JP2010259079A (ja) 2004-11-24 2010-06-02 2倍データレートのシリアル符号器
JP2010196663A Expired - Fee Related JP5044004B2 (ja) 2004-11-24 2010-09-02 バッファを更新するための方法及びシステム
JP2010287665A Expired - Fee Related JP5059936B2 (ja) 2004-11-24 2010-12-24 通信リンクの両端でコマンドを同期実行するための方法およびシステム
JP2012040094A Expired - Fee Related JP5166617B2 (ja) 2004-11-24 2012-02-27 2倍データレートのシリアル符号器

Country Status (9)

Country Link
EP (5) EP2503719A3 (ja)
JP (9) JP4669008B2 (ja)
KR (3) KR100898078B1 (ja)
CN (8) CN101103532B (ja)
AU (4) AU2005309686B2 (ja)
BR (1) BRPI0518262B1 (ja)
CA (4) CA2588702C (ja)
IL (3) IL183412A0 (ja)
WO (3) WO2006058052A2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
ATE509459T1 (de) 2003-06-02 2011-05-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
US8705571B2 (en) 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
CA2538308C (en) 2003-09-10 2013-05-14 Qualcomm Incorporated High data rate interface
JP2007509533A (ja) 2003-10-15 2007-04-12 クゥアルコム・インコーポレイテッド 高速データレートインタフェース
AU2004307162A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
KR20060108709A (ko) 2003-11-12 2006-10-18 콸콤 인코포레이티드 향상된 링크 제어를 제공하는 고속 데이터 레이트인터페이스
EP2247068B1 (en) 2003-12-08 2013-09-25 Qualcomm Incorporated High data rate interface with improved link synchronization
EP2309695A1 (en) 2004-03-10 2011-04-13 Qualcomm Incorporated High data rate interface apparatus and method
KR20060130749A (ko) 2004-03-17 2006-12-19 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
ATE518343T1 (de) 2004-06-04 2011-08-15 Qualcomm Inc Schnittstellenvorrichtung und -verfahren für hohe datenraten
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
KR100930270B1 (ko) * 2004-11-24 2009-12-09 콸콤 인코포레이티드 디지털 데이터 인터페이스 디바이스 메시지 포맷을 가지는 메시지 데이터가 저장된 컴퓨터-판독가능한 매체 및 그 디지털 데이터 인터페이스 디바이스
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
KR100875839B1 (ko) 2007-04-19 2008-12-24 주식회사 코아로직 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법
US8223796B2 (en) * 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation
US8994877B2 (en) 2008-07-30 2015-03-31 Semiconductor Components Industries, Llc Method and system for synchronizing a flash to an imager
EP2449550B1 (en) 2009-06-30 2020-03-25 Nokia Technologies Oy Method and apparatus for providing mobile device interoperability
US8823719B2 (en) * 2010-05-13 2014-09-02 Mediatek Inc. Graphics processing method applied to a plurality of buffers and graphics processing apparatus thereof
US8488055B2 (en) 2010-09-30 2013-07-16 Apple Inc. Flash synchronization using image sensor interface timing signal
US8917336B2 (en) 2012-05-31 2014-12-23 Apple Inc. Image signal processing involving geometric distortion correction
US9014504B2 (en) 2012-05-31 2015-04-21 Apple Inc. Systems and methods for highlight recovery in an image signal processor
US9142012B2 (en) 2012-05-31 2015-09-22 Apple Inc. Systems and methods for chroma noise reduction
US9332239B2 (en) 2012-05-31 2016-05-03 Apple Inc. Systems and methods for RGB image processing
US9743057B2 (en) 2012-05-31 2017-08-22 Apple Inc. Systems and methods for lens shading correction
US9105078B2 (en) 2012-05-31 2015-08-11 Apple Inc. Systems and methods for local tone mapping
US8817120B2 (en) 2012-05-31 2014-08-26 Apple Inc. Systems and methods for collecting fixed pattern noise statistics of image data
US9025867B2 (en) 2012-05-31 2015-05-05 Apple Inc. Systems and methods for YCC image processing
US11089247B2 (en) 2012-05-31 2021-08-10 Apple Inc. Systems and method for reducing fixed pattern noise in image data
US9077943B2 (en) 2012-05-31 2015-07-07 Apple Inc. Local image statistics collection
US8953882B2 (en) 2012-05-31 2015-02-10 Apple Inc. Systems and methods for determining noise statistics of image data
US9031319B2 (en) 2012-05-31 2015-05-12 Apple Inc. Systems and methods for luma sharpening
US8872946B2 (en) 2012-05-31 2014-10-28 Apple Inc. Systems and methods for raw image processing
JP2014052552A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052902A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052548A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052551A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP6199070B2 (ja) 2013-04-26 2017-09-20 シャープ株式会社 メモリ制御装置、および携帯端末
US10129016B2 (en) * 2013-11-18 2018-11-13 Finisar Corporation Data serializer
US9690955B2 (en) * 2014-06-18 2017-06-27 Texas Instruments Incorporated Tunneling messages over an USB to control power delivery
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
DE102017208826A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Eingebettete zyklische Redundanzprüfungswerte
US11288193B2 (en) * 2019-05-06 2022-03-29 Cirrus Logic, Inc. Flexible, non-blocking asynchronous transfer of time-variant atomic data
EP4202707A4 (en) * 2020-09-17 2023-08-23 Huawei Technologies Co., Ltd. COMMUNICATION METHOD AND APPARATUS USING AN INTER-INTEGRATED CIRCUIT
CN116830464A (zh) 2021-02-08 2023-09-29 三星电子株式会社 用于管理用户设备能力的电子装置及其操作方法
CN113422738B (zh) * 2021-05-18 2023-07-21 上海赫千电子科技有限公司 一种智能主机的mcu通信服务方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317829A (ja) * 1993-04-30 1994-11-15 Fuji Photo Film Co Ltd 写真撮影システムおよび方法
JP2003098583A (ja) * 2002-06-10 2003-04-03 Nikon Corp 書換え可能なメモリを使用するカメラ

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US586750A (en) * 1897-07-20 Idshh
US4042783A (en) * 1976-08-11 1977-08-16 International Business Machines Corporation Method and apparatus for byte and frame synchronization on a loop system coupling a CPU channel to bulk storage devices
US4393444A (en) * 1980-11-06 1983-07-12 Rca Corporation Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories
JPS648731A (en) * 1987-06-30 1989-01-12 Sharp Kk Digital parallel/serial converter
US5079693A (en) * 1989-02-28 1992-01-07 Integrated Device Technology, Inc. Bidirectional FIFO buffer having reread and rewrite means
US5111455A (en) * 1990-08-24 1992-05-05 Avantek, Inc. Interleaved time-division multiplexor with phase-compensated frequency doublers
GB2250668B (en) * 1990-11-21 1994-07-20 Apple Computer Tear-free updates of computer graphical output displays
JPH06332664A (ja) * 1993-03-23 1994-12-02 Toshiba Corp 表示制御システム
US5418452A (en) * 1993-03-25 1995-05-23 Fujitsu Limited Apparatus for testing integrated circuits using time division multiplexing
WO1995001609A1 (fr) * 1993-06-30 1995-01-12 Sega Enterprises, Ltd. Procede et dispositif de traitment d'images
JPH07115352A (ja) * 1993-10-19 1995-05-02 Ricoh Co Ltd マルチプレクサ
JP3462566B2 (ja) * 1994-04-08 2003-11-05 株式会社ソニー・コンピュータエンタテインメント 画像生成装置
FR2729528A1 (fr) * 1995-01-13 1996-07-19 Suisse Electronique Microtech Circuit de multiplexage
TW316965B (ja) * 1995-10-31 1997-10-01 Cirrus Logic Inc
JPH09270951A (ja) * 1996-03-29 1997-10-14 Sony Corp 撮像装置
JPH09307457A (ja) * 1996-05-14 1997-11-28 Sony Corp パラレルシリアル変換回路
WO1997048226A1 (fr) * 1996-06-11 1997-12-18 Sony Corporation Dispositif de prise de vues et son unite de commande
EP0840279A3 (en) * 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
DE19733005B4 (de) * 1997-03-12 2007-06-21 Storz Endoskop Gmbh Einrichtung zur zentralen Überwachung und/oder Steuerung wenigstens eines Gerätes
JPH11249987A (ja) * 1998-03-05 1999-09-17 Nec Corp メッセージ処理装置およびその方法ならびにメッセージ処理制御プログラムを格納した記憶媒体
US6272452B1 (en) * 1998-04-02 2001-08-07 Ati Technologies, Inc. Universal asynchronous receiver transmitter (UART) emulation stage for modem communication
JP3792894B2 (ja) * 1998-05-27 2006-07-05 キヤノン株式会社 固体撮像素子及び固体撮像装置
US6850282B1 (en) * 1998-06-02 2005-02-01 Canon Kabushiki Kaisha Remote control of image sensing apparatus
JP3475081B2 (ja) * 1998-06-03 2003-12-08 三洋電機株式会社 立体映像再生方法
WO2000027079A1 (en) * 1998-10-30 2000-05-11 Broadcom Corporation Internet gigabit ethernet transmitter architecture
US6252526B1 (en) * 1998-12-14 2001-06-26 Seiko Epson Corporation Circuit and method for fast parallel data strobe encoding
JP3557975B2 (ja) * 1998-12-14 2004-08-25 セイコーエプソン株式会社 信号切り替え回路及び信号切り替え方法
WO2001037484A2 (en) * 1999-11-16 2001-05-25 Broadcom Corporation Serializing data using hazard-free multilevel glitchless multiplexing
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
KR100371136B1 (ko) * 1999-12-10 2003-02-07 주식회사 케이티 이중포트메모리를 사용한 메시지 버퍼 풀 감지 및 관리 방법
JP2001320280A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 並列−直列変換回路
US6760722B1 (en) * 2000-05-16 2004-07-06 International Business Machines Corporation Computer implemented automated remote support
US6529993B1 (en) * 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
GB2397733B (en) * 2000-12-06 2004-10-06 Fujitsu Ltd Clock recovery circuitry
RU2003121400A (ru) * 2000-12-15 2005-02-10 Квэлкомм Инкорпорейтед (US) Формирование и реализация протокола обмена данными и интерфейса для пересылки сигналов с высокой скоростью передачи данных
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
JP2002359774A (ja) * 2001-03-30 2002-12-13 Fuji Photo Film Co Ltd 電子カメラ
US7420602B2 (en) * 2001-05-29 2008-09-02 Samsung Semiconductor Israel R&D Center (Sirc) Cmos imager for cellular applications and methods of using such
KR100408525B1 (ko) * 2001-10-31 2003-12-06 삼성전자주식회사 네트워크에 적응적인 실시간 멀티미디어 스트리밍 시스템및 방법
US6891545B2 (en) * 2001-11-20 2005-05-10 Koninklijke Philips Electronics N.V. Color burst queue for a shared memory controller in a color sequential display system
TWI235917B (en) * 2002-04-15 2005-07-11 Via Tech Inc High speed data transmitter and transmission method thereof
US6886067B2 (en) * 2002-05-23 2005-04-26 Seiko Epson Corporation 32 Bit generic asynchronous bus interface using read/write strobe byte enables
KR100469427B1 (ko) * 2002-06-24 2005-02-02 엘지전자 주식회사 이동통신 시스템의 동영상 재생 방법
EP1546798A1 (en) * 2002-09-13 2005-06-29 Digimarc ID Systems, LLC Enhanced shadow reduction system and related techniques for digital image capture
JP3642332B2 (ja) * 2002-12-20 2005-04-27 松下電器産業株式会社 折り畳み式携帯電話装置
JP4119764B2 (ja) * 2003-02-13 2008-07-16 京セラ株式会社 カメラ付き携帯端末
JP2004252102A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 画像表示装置、画像表示方法および画像表示プログラム
JP4112414B2 (ja) * 2003-03-28 2008-07-02 京セラ株式会社 携帯端末装置
JP2004309623A (ja) * 2003-04-03 2004-11-04 Konica Minolta Opto Inc 撮像装置及び携帯端末並びに撮像装置製造方法
US7477604B2 (en) * 2003-05-14 2009-01-13 Ntt Docomo, Inc. Packet communications system
CN100524451C (zh) * 2004-01-28 2009-08-05 Nxp股份有限公司 用于矩阵显示器的显示方法及显示系统
KR20060130749A (ko) * 2004-03-17 2006-12-19 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US7315265B2 (en) * 2004-11-24 2008-01-01 Qualcomm Incorporated Double data rate serial encoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317829A (ja) * 1993-04-30 1994-11-15 Fuji Photo Film Co Ltd 写真撮影システムおよび方法
JP2003098583A (ja) * 2002-06-10 2003-04-03 Nikon Corp 書換え可能なメモリを使用するカメラ

Also Published As

Publication number Publication date
IL183412A0 (en) 2008-04-13
EP1825350A4 (en) 2011-03-23
AU2010202381A1 (en) 2010-07-01
CN101103568A (zh) 2008-01-09
CN101103569B (zh) 2012-05-23
JP4669008B2 (ja) 2011-04-13
WO2006058051A2 (en) 2006-06-01
IL183402A0 (en) 2007-09-20
CN101103568B (zh) 2012-05-30
WO2006058053A3 (en) 2007-02-22
IL183408A0 (en) 2007-09-20
CN101103532B (zh) 2012-03-28
CN101103532A (zh) 2008-01-09
JP2010259079A (ja) 2010-11-11
JP5485009B2 (ja) 2014-05-07
CN102045157B (zh) 2013-08-21
CA2588702C (en) 2012-01-03
CA2588715C (en) 2011-12-13
CN101103326B (zh) 2012-02-15
KR100910073B1 (ko) 2009-07-30
EP2479920A3 (en) 2012-09-05
EP1825350A2 (en) 2007-08-29
AU2005309686B2 (en) 2010-07-01
CN101103569A (zh) 2008-01-09
KR20070086396A (ko) 2007-08-27
EP2479920A2 (en) 2012-07-25
WO2006058053A9 (en) 2006-08-10
KR100908148B1 (ko) 2009-07-16
AU2005309687A1 (en) 2006-06-01
BRPI0518262A2 (pt) 2008-11-11
CA2588716A1 (en) 2006-06-01
CA2588715A1 (en) 2006-06-01
KR100898078B1 (ko) 2009-05-18
AU2005309687B2 (en) 2009-11-19
BRPI0518262B1 (pt) 2018-05-08
JP2008522285A (ja) 2008-06-26
CN101103326A (zh) 2008-01-09
JP2010273338A (ja) 2010-12-02
CA2588702A1 (en) 2006-06-01
WO2006058053A2 (en) 2006-06-01
JP4960253B2 (ja) 2012-06-27
CN101444027B (zh) 2013-03-20
JP5044004B2 (ja) 2012-10-10
EP1815625A2 (en) 2007-08-08
JP5059936B2 (ja) 2012-10-31
CN101103543A (zh) 2008-01-09
JP2008522496A (ja) 2008-06-26
JP5166617B2 (ja) 2013-03-21
JP2011109683A (ja) 2011-06-02
CA2671560A1 (en) 2006-06-01
KR20070086399A (ko) 2007-08-27
EP1815625A4 (en) 2010-12-29
WO2006058051A3 (en) 2008-10-30
EP1815626B1 (en) 2018-09-12
EP1815625B1 (en) 2016-07-20
EP1815626A4 (en) 2011-09-21
EP2503719A3 (en) 2012-10-24
EP2503719A2 (en) 2012-09-26
CN102045157A (zh) 2011-05-04
CN101444027A (zh) 2009-05-27
WO2006058052A2 (en) 2006-06-01
CA2588716C (en) 2010-05-18
KR20070086398A (ko) 2007-08-27
CN101449255A (zh) 2009-06-03
CN101103543B (zh) 2016-01-20
CN101449255B (zh) 2011-08-31
JP2008522495A (ja) 2008-06-26
WO2006058052A3 (en) 2007-07-26
AU2005309686A1 (en) 2006-06-01
EP1815626A2 (en) 2007-08-08
JP2012165388A (ja) 2012-08-30
JP2011041290A (ja) 2011-02-24
AU2010200617A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
JP5059936B2 (ja) 通信リンクの両端でコマンドを同期実行するための方法およびシステム
US20060161691A1 (en) Methods and systems for synchronous execution of commands across a communication link
US8873584B2 (en) Digital data interface device
JP5356469B2 (ja) デジタルデータインタフェースデバイス
US8692838B2 (en) Methods and systems for updating a buffer
TWI376114B (en) Methods and systems for synchronous execution of commands across a communication link
AU2005309522B2 (en) Digital data interface device message format

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909