CN102045157A - 用于更新缓冲器的方法和系统 - Google Patents

用于更新缓冲器的方法和系统 Download PDF

Info

Publication number
CN102045157A
CN102045157A CN2010105920882A CN201010592088A CN102045157A CN 102045157 A CN102045157 A CN 102045157A CN 2010105920882 A CN2010105920882 A CN 2010105920882A CN 201010592088 A CN201010592088 A CN 201010592088A CN 102045157 A CN102045157 A CN 102045157A
Authority
CN
China
Prior art keywords
buffer
mddi
link
read
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105920882A
Other languages
English (en)
Other versions
CN102045157B (zh
Inventor
乔治·A·威利
布赖恩·斯蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36498488&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102045157(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102045157A publication Critical patent/CN102045157A/zh
Application granted granted Critical
Publication of CN102045157B publication Critical patent/CN102045157B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Studio Devices (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Hardware Redundancy (AREA)
  • Stroboscope Apparatuses (AREA)
  • Computer And Data Communications (AREA)
  • Telephonic Communication Services (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及用于更新缓冲器的方法和系统。在一个方面，本发明提供一种用于更新缓冲器的方法，所述方法包含策略上对所述缓冲器进行写入以启用对所述缓冲器的同时读取和写入。所述方法消除了对双缓冲的需要，由此与常规缓冲方法相比产生实施成本和空间的节省。当所述方法用于更新与显示器相关联的帧缓冲器时，其还防止图像撕裂，但不限于此类应用。在另一方面，本发明提供用于通过通信链路启用缓冲器更新的有效机制。在一个实例中，本发明提供一种通过通信链路转继时序信息的方法。

Description

用于更新缓冲器的方法和系统
分案申请的相关信息
本案是一件分案申请。本案的母案是国际申请号为PCT/US2005/042413、申请日为2005年11月23日、PCT申请进入中国国家阶段后申请号为200580047188.4、发明名称为“用于更新缓冲器的方法和系统”的发明专利申请案。
技术领域
本发明大体上涉及用于更新缓冲器的方法和系统。更明确地说，本发明涉及用于通过通信链路更新缓冲器的方法和系统。
背景技术
在互连技术领域中，对于尤其与视频演示有关的不断增加的数据速率的需求持续增长。
移动显示数字接口(MDDI)是具有成本效益的、低功率消耗的传递机制，其实现主机与客户端之间经由短程通信链路的甚高速数据传递。MDDI最少只需要四根引线加上用于递送最大带宽达每秒3.2吉比特的双向数据传递的功率。
在一个应用中，MDDI通过显著减少穿过手持机的铰链以使数字基带控制器与LCD显示器和/或相机互连的引线的数目，来增加可靠性并减少翻盖电话(clamshell phone)的功率消耗。此引线的减少还允许手持机制造商通过简化翻盖或滑盖手持机设计来降低开发成本。
在通过MDDI链路控制LCD显示器时，出现的一个问题与当显示器刷新时的图像闪烁有关。通常，需要长余辉转换(long persistence conversion)或高于人眼可感知的速率的刷新速率。当图像似乎要移动时，长余辉转换导致图像拖尾效应(image smearing)。因此，需要显示器具有高刷新速率。然而，出现的典型问题是图像撕裂。所述问题在于当以高速率刷新显示器时，与显示器相关联的帧缓冲器正以较慢速率被填充。因此，显示图像可能反映显示器的同一帧内更新的和旧的图像信息两者。
在一种解决方案中，使用多个缓冲器，且使图像信息循环经过所述多个缓冲器以避免上述图像撕裂问题。这包含普遍知道的“双缓冲”方法。然而，这种解决方案的缺点显然是实施过程中成本和芯片空间需求增加。
因此，需要用于实现解决上述问题同时满足MDDI应用的成本和空间需求的缓冲器更新解决方案的方法和系统。
发明内容
本发明涉及用于更新缓冲器的方法和系统。
在一个方面，本发明提供一种更新缓冲器的方法，其包含策略上对所述缓冲器进行写入以启用对所述缓冲器的同时读取和写入。所述方法排除了对双缓冲的需要，藉此与常规缓冲方法相比产生实施成本和空间的节省。所述方法的优点尤其是当用于更新与显示器相关联的帧缓冲器时防止图像撕裂，但不限于此类应用。
在另一方面，本发明提供用于通过通信链路启用缓冲器更新的有效机制。在一个实例中，本发明提供一种通过通信链路转继时序信息的方法。然而，所述方法不限于转继时序信息，且可用于所属领域的技术人员基于本文的教示可了解的更一般的情境中。
下文参看附图详细描述本发明的其它实施例、特征和优点，以及本发明各种实施例的结构和操作。
附图说明
附图并入本文中并形成本说明书的一部分，附图说明本发明，且与描述内容一起进一步用于解释本发明的原理并使相关领域的技术人员能够制造并使用本发明。
图1是说明使用移动显示数字接口(MDDI)接口的示范性环境的方框图。
图1A是耦合到数字装置和外围装置的数字数据装置接口的图。
图2是说明根据图1的实例的实施例的MDDI链路互连的方框图。
图3是说明图像撕裂问题的实例。
图4是说明根据本发明的更新缓冲器的方法的进程流程图。
图5说明图4的方法的实例。
图6A、6B说明缓冲器读取/写入策略。
图7是说明根据本发明的通过通信链路递送时序信息的方法的进程流程图。
图8说明启动MDDI链路唤醒以递送时序信息的示范性信号时序图。
将参看附图描述本发明。元件第一次出现的图通常由相应参考标号中最左数位表示。
具体实施方式
本说明书揭示并入有本发明的特征的一个或一个以上实施例。所揭示的实施例仅例示本发明。本发明的范围不限于所揭示的实施例。本发明由所附权利要求书界定。
所描述的实施例，和说明书中对于“一个实施例”、“实施例”、“示范性实施例”等的参考表示所描述的实施例可包含特定部件、结构或特性，但可能并不一定每个实施例均包含所述特定部件、结构或特性。此外，这些短语不一定是指同一实施例。此外，当结合实施例描述特定部件、结构或特性时，应认为，结合明确或未明确描述的其它实施例来实行此特定部件、结构或特性应在所属领域的技术人员的知识范围内进行。
本发明的实施例可实施在硬件、固件、软件，或其任何组合中。本发明的实施例也可实施为存储在机器可读媒体上的指令，所述指令可由一个或一个以上处理器读取和执行。机器可读媒体可包含用于以可由机器(例如，计算装置)读取的形式存储或传输信息的任何机构。举例来说，机器可读媒体可包含只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储媒体；光学存储媒体；快闪存储器装置；电、光学、声音或其它形式的传播信号(例如，载波、红外信号、数字信号等)等等。此外，本文中可将固件、软件、例行程序、指令描述为执行某些动作。然而，应了解，这些描述仅出于方便的目的，且这些动作实际上来自计算装置、处理器、控制器或执行所述固件、软件、例行程序、指令等的其它装置。
移动显示数字接口(MDDI)
移动显示数字接口(MDDI)是具有成本效益的、低功率消耗的传递机制，其实现主机与客户端之间经由短程通信链路的甚高速串行数据传递。
下文中，将相对于包含在移动电话的上翻盖中的相机模块来提供MDDI的实例。然而，相关领域的技术人员将了解，具有与相机模块功能上等效的部件的任何模块均可容易地替代并用于本发明的实施例中。
此外，根据本发明的实施例，MDDI主机可包括可通过使用本发明而受益的若干类型的装置中的一者。举例来说，主机可以是手持式、膝上型、或类似的移动计算装置形式的便携式计算机。主机也可以是个人数据助理(PDA)、寻呼装置，或许多无线电话或调制解调器中的一者。或者，主机可以是便携式娱乐或演示装置(presentation device)，例如便携式DVD或CD播放器，或游戏装置。此外，主机可作为主机装置或控制元件而驻存在期望与客户端具有高速通信链路的多种其它广泛使用的或计划的市售产品中。举例来说，主机可用于以高速率将数据从视频记录装置传递到基于存储的客户端以实现改进的响应，或传递到高清晰度的较大屏幕以用于演示。并入有板载库存(onboardinventory)或计算系统和/或到达其它家用装置的蓝牙连接的器具(例如，冰箱)当在因特网或蓝牙连接模式下操作时可具有改进的显示能力，或当电子计算机或控制系统(主机)驻存在机柜中的其它地方时，具有对室内显示器(客户端)和键区或扫描仪(客户端)的配线减少的需求。大体上来说，所属领域的技术人员将了解可通过使用这种接口而受益的多种现代电子装置和器具，以及利用新添加或现有的连接器或电缆中有限数目的可用导体来改进老装置使其以较高数据速率传送信息的能力。同时，MDDI客户端可包括多种可用于向最后用户提供信息或将信息从用户提供到主机的装置。举例来说，并入在护目镜或眼镜中的微显示器、内置于帽子或头盔中的投影装置、内置于车辆中(例如，观察窗或挡风玻璃中)的小型屏幕或甚至全息照相元件，或各种扬声器、头戴受话器或用于演示高质量声音或音乐的声音系统。其它演示装置包含用于演示会议或电影和电视图像的信息的投影仪或投影装置。另一实例将是使用触摸板或敏感装置、语音辨识输入装置、安全扫描仪等，除来自用户的触摸或声音外几乎不使用其它实际“输入”即可调用这些装置从装置或系统用户传递大量信息。另外，计算机的扩展坞(docking station)和车载套件(car kit)或桌面套件(desk-top kit)以及无线电话的支持架可充当介接到最后用户或到其它装置和设备的接口装置，并使用客户端(例如鼠标的输出或输入装置)或主机来辅助传递数据(尤其在涉及高速网络的情况下)。然而，所属领域的技术人员将容易了解，本发明不限于这些装置，市场上存在建议使用的旨在在存储和传送方面或在重放演示方面为最后用户提供高质量图像和声音的许多其它装置。本发明可用于增加各种元件或装置之间的数据通过量，以适应实现期望的用户体验所需的高数据速率。
图1A是耦合到数字装置150和外围装置180的数字数据装置接口100的图。数字装置150可包含(但不限于)蜂窝式电话、个人数据助理、智能电话或个人计算机。大体上说，数字装置150可包含充当针对数字指令和处理数字演示数据(digital presentationdata)的处理单元的任何类型的数字装置。数字装置150包含系统控制器160和链路控制器170。
外围装置180可包含(但不限于)相机、条形码读出器、图像扫描仪、音频装置和传感器。大体上说，外围装置180可包含任何类型的音频、视频或图像捕获和显示装置，其中在外围装置与处理单元之间交换数字演示数据。外围装置180包含控制区块190。例如，当外围装置180是相机时，控制区块190可包含(但不限于)镜头控制、闪光或白色LED控制及快门控制。数字演示数据可包含表示音频、图像和多媒体数据的数字数据。
数字数据接口装置100经由通信链路105以高速率传递数字演示数据。在一个实例中，可使用MDDI通信链路，其支持最大带宽为每秒3.2吉比特的双向数据传递。视通信链路而定，可支持数据传递的高于或低于此示范性速率的其它高速率。数字数据接口装置100包含消息解译器模块110、内容模块120、控制模块130和链路控制器140。
位于数字数据接口100内的链路控制器140和位于数字装置150内的链路控制器170建立通信链路105。链路控制器140和链路控制器170可以是MDDI链路控制器。
视频电子标准协会(“VESA”)MDDI标准(其全文以引用的方式并入本文中)描述允许便携式装置将来自小型便携式装置的数字图像传送到较大的外部显示器的高速数字包接口的要求。MDDI应用微型连接器系统和对于将便携式计算、通信和娱乐装置链接到例如可佩带的微显示器的新兴产品来说比较理想的细挠性电缆。其还包含关于如何简化主机处理器与显示装置之间的连接的信息，以便减少成本并增加这些连接的可靠性。链路控制器140和170基于VESA MDDI标准来建立通信路径105。
2004年7月6日颁予Zou等人的题为“Generating and Implementing a CommunicationProtocol and Interface for High Data Rate Signal Transfer”的第6,760,772号美国专利(′772专利)描述一种数据接口，其使用包结构经由通信路径在主机与客户端之间传递数字数据，其中所述包结构链接在一起以形成针对演示数据的通信协议。′772专利中教示的本发明的实施例针对MDDI接口。链路控制器(例如，链路控制器140和170)使用信号协议，所述链路控制器经配置以产生、传输并接收形成通信协议的包，并将数字数据形成为一种或一种以上类型的数据包，其中至少一种类型的数据包驻存在主机装置中并经由通信路径(例如，通信路径105)耦合到客户端。
所述接口提供经由短程“串行”型数据链路的具有成本效益的、低功率、双向、高速数据传递机制，其适合于与微型连接器和细挠性电缆一起实施。链路控制器140和170的实施例基于′772专利的教示建立通信路径105。′772专利全文以引用的方式并入本文中。
在其它实施例中，链路控制器140和170两者均可以是USB链路控制器，或其两者均可包含控制器的组合，例如，举例来说MDDI链路控制器与另一类型的链路控制器(例如，举例来说USB链路控制器)。或者，链路控制器140和170可包含控制器的组合，例如，MDDI链路控制器与用于在数字数据接口装置100与数字装置150之间交换确认消息的单一链路。链路控制器140和170另外可支持其它类型的接口，例如以太网或RS-232串行端口接口。相关领域的技术人员基于本文的教示将了解可支持额外接口。
在数字数据接口装置100内，消息解译器模块110接收来自系统控制器160的命令，并经由通信链路105向系统控制器160产生响应消息，解译命令消息，且将命令的信息内容路由到数字数据接口装置100内的适当模块。
内容模块120接收来自外围装置180的数据，存储所述数据并将数据经由通信链路105传递到系统控制器160。
控制模块130接收来自消息解译器130的信息，并将信息路由到外围装置180的控制区块190。控制模块130也可接收来自控制区块190的信息，并将信息路由到消息解译器模块110。
图1是说明使用MDDI接口的示范性环境的方框图。在图1的实例中，使用MDDI来使越过翻盖电话100的铰链的模块互连。
参看图1，翻盖电话100的下翻盖部分102包含移动台调制解调器(MSM)基带芯片104。MSM 104是数字基带控制器。翻盖电话100的上翻盖部分114包含液晶显示器(LCD)模块116和相机模块118。
仍参看图1，MDDI链路110将相机模块118连接到MSM 104。通常，MDDI链路控制器集成到相机模块118和MSM 104中的每一者中。在图1的实例中，MDDI主机122集成到相机模块112中，而MDDI客户端106驻存在MDDI链路110的MSM侧。通常，MDDI主机是MDDI链路的主控制器。在图1的实例中，来自相机模块118的像素数据在传输到MDDI链路110上之前，由MDDI主机122接收并格式化为MDDI包。MDDI客户端106接收MDDI包并将其再转换为与由相机模块118产生的像素数据相同格式的像素数据。接着将像素数据发送到MSM 104中的适当区块以进行处理。
仍参看图1，MDDI链路112将LCD模块116连接到MSM 104。在图1的实例中，MDDI链路112将集成到MSM 104中的MDDI主机108与集成到LCD模块116中的MDDI客户端120互连。在图1的实例中，由MSM 104的图形控制器产生的图像数据在传输到MDDI链路112上之前，由MDDI主机108接收并格式化为MDDI包。MDDI客户端120接收MDDI包并将其再转换为图像数据以供LCD模块116使用。通常，图像数据在用于刷新LCD显示器之前使用帧缓冲器进行缓冲。
图2是说明根据图1的实例的MDDI链路互连112的方框图。如上所述，MDDI链路112的功能之一是将图像数据从MSM 104传递到LCD模块116。帧接口(图2未图示)将MDDI链路控制器120连接到LCD模块116的模块。类似地，另一帧接口(图2未图示)将MDDI链路控制器108连接到MSM 104的适当模块。通常，MDDI链路控制器108表示MDDI链路的主机控制器，而MDDI链路控制器120表示MDDI的客户端控制器。然而，其它实施方案可使两个控制器的角色颠倒过来。
MDDI链路112包含最少四个引线，除了两个用于功率信号210和211的引线外，包括两个用于数据信号202和204的引线和两个用于探测信号206和208的引线。数据信号202和204是双向的。因此，可使用数据信号202和204在任一方向上(从主机到客户端且反之亦然)传输数据。选通信号206和208是单向的，且仅可由链路的主机控制器驱动。因此，在图2的实例中，仅主机控制器108可驱动选通信号206和208。
用于更新缓冲器的方法和系统
如上所述，MDDI可用于将基带处理器(例如，图2中的MSM 104)与图形控制器(例如，图2中的LCD模块116)相连接。基带处理器将通常从相机传感器接收的图像信息引导到图形控制器，图形控制器使用所述图像信息来创建显示图像。通常，图形控制器使用一个或一个以上帧缓冲器来在使用从基带处理器接收的图像信息产生显示图像之前存储所述图像信息。如上所述，会发生的一个问题是图像撕裂。在正以比将图像信息写入到帧缓冲器的速率慢或快的速率从帧缓冲器读出图像信息时，发生图像撕裂。本文将描述优点尤其是解决图像撕裂问题的用于更新缓冲器的方法和系统。然而，应注意，根据本发明的方法和系统不限于将对其进行描述或其将被用于MDDI环境中的特定示范性实施例。此外，本发明的方法和系统可用于利用缓冲的各种其它应用中，且可从本发明的优点中受益。
图像撕裂
图3说明在从缓冲器进行读取和/或对缓冲器进行写入时可能发生的图像撕裂的两个实例。图3的图展示随着缓冲器位置和时间的变化而变化的读取和写入指针的图表。读取指针表示缓冲器中正被读取的位置。写入指针指示缓冲器中正被写入的位置。在图3的实例中，依据缓冲器中的像素位置来界定缓冲器位置。
在图3中的第一实例中，缓冲器正以比其被写入的速率慢的速率被读取。这由读取和写入指针线302和304的相对斜率说明。注意，读取和写入指针线302和304在时间t0相交。在时间t0之前，缓冲器中的像素在被更新之前被读取。时间t0之后，像素在被读取之前被更新。因此，在相同帧内(从时间0到时间t1)，位置0到p0(其对应于在时间t0读取的像素位置)中的像素相对于来自位置p0的像素到缓冲器中的最后像素来说被读取了较旧的图像信息，所述来自位置p0的像素到缓冲器中的最后像素被读取了更新的图像信息。结果是图像撕裂，其中图像的下部分相对于图像的上部分来说反映较新的图像信息。
在图3中的第二实例中，缓冲器正以比其被写入的速率快的速率被读取。这由读取和写入指针线302和306的相对斜率说明。读取和写入指针线302和306在时间t2相交。在时间t2之前，缓冲器中的像素在被读取之前被更新。时间t2之后，像素在被更新之前被读取。因此，在相同帧内(从时间t1到时间t3)，位置0到p2(其对应于在时间t2读取的像素位置)中的像素相对于来自位置p2的像素到缓冲器中的最后像素来说被读取了较新的图像信息，所述来自位置p2的像素到缓冲器中的最后像素被读取了较旧的图像信息。结果是图像撕裂，其中图像的上部分相对于图像的下部分来说反映较新的图像信息。
更新缓冲器的方法
现将提供一种策略上更新缓冲器的方法。所述方法当用于更新与显示器相关联的帧缓冲器时防止图像撕裂。所述方法基于本文将描述的其明显优点也可用于其它缓冲应用中。
图4是说明根据本发明的用于更新缓冲器的方法的进程流程图400。进程流程图400开始于步骤410，其包含确定缓冲器中的读取线位置。所述读取线位置指示当前正从缓冲器读取的线。通常，通过确定指向缓冲器中的读取线位置的读取指针的值来实现步骤410。
步骤420包含基于读取线位置将缓冲器至少分割为可安全更新的第一部分和不能更新的第二部分。这里应注意，这里分割缓冲器不表示缓冲器的物理分割而是逻辑分割。此外，缓冲器的逻辑分割并不固定，且如从本文的教示将了解，其可以变化。缓冲器的第一部分包含缓冲器的已基于读取线位置在当前缓冲器读取周期内被读取的线。第一部分还包含缓冲器的可基于读取线位置更新的线。换句话说，第一部分包含内容刚被读取的线，或可在读取线位置到达线之前基于缓冲器读取速度和缓冲器写入速度而更新的线。无法在读取线位置到达线之前基于缓冲器读取速度和缓冲器写入速度更新的线属于缓冲器的第二部分。换句话说，缓冲器的第二部分的线是那些在必须读取之前没有足够时间来更新的线。因此，缓冲器的第二部分的线很可能在缓冲器的最近读取周期期间已被更新。
步骤430包含通过在第一部分的线处写入数据来更新缓冲器，所述线基于读取线位置而遵循第二部分。通常，在如上所述可安全更新且在缓冲器的最近读取周期期间已被读取的位置处更新缓冲器。在一个实施例中，步骤430包含在第一部分的线处写入数据，所述线紧接着遵循第二部分的最近的线。如所属领域的技术人员基于本文揭示的教示将了解，步骤430的其它变化形式也是可能的。
示范性说明
图5提供说明上文图4中描述的方法的实例。图5展示读取缓冲器500的三个实例A、B和C。仅出于说明的目的，缓冲器500展示为包含352条数据线。读取指针510指示缓冲器中的读取线位置。标记为罗马数字“I”的部分表示如上所述属于缓冲器的第一部分的线。标记为罗马数字“II”的部分表示如上所述属于缓冲器的第二部分的线。
在实例A中，阴影区域“I”表示缓冲器的第一部分的在缓冲器的当前读取周期期间已被读取的线。在所述实例中，此区域包含线1到m-1。读取指针510指示线m当前正被读取。因此，实例A中区域“II”表示缓冲器500的无法基于读取指针510的当前位置更新的线。换句话说，没有足够的时间来基于读取指针510的当前位置以及对缓冲器的读取和写入速度而更新区域“II”中的线。请注意，缓冲器的第一部分还包含区域“II”下方的非阴影区域“I”。此区域“I”因为其可安全更新而属于第一部分，但假定其在缓冲器的当前读取周期期间尚未被读取，那么不应对其进行更新。在读取非阴影区域“I”之前对其进行更新将导致图像撕裂，如图3所描述，其中图像的上部分相对于图像的下部分来说反映较旧的图像信息。
在实例B中，阴影区域表示缓冲器的在缓冲器的当前读取周期期间已被读取的线。在所述实例中，此区域包含线1到351。读取指针510指示线351当前正被读取。因此，实例B中区域“II”表示在给定当前读取线位置的情况下很可能已更新的线。区域“II”中的线无法基于当前读取线位置以及对缓冲器的读取和写入速度进行更新，且基于上文描述属于缓冲器的第二部分。区域“I”中的线属于缓冲器的第一部分，且可安全更新。为了更新缓冲器，可在区域“I”中开始写入。可在区域“I”中的紧接着遵循区域“II”的线处写入数据。这对应于实例B中的线m。
实例C说明B中所示的情形之后的情形。在实例C中，读取指针510已回绕且正读取缓冲器的线m。因此，缓冲器中在读取指针之前的线属于缓冲器的第一部分，且可被更新。在给定当前读取线位置的情况下，区域“II”中的线很可能已在对缓冲器的最近写入周期期间更新。区域“II”中的线无法更新，且如上所述属于缓冲器的第二部分。换句话说，在给定读取线位置的情况下，区域“II”中的线必须含有更新的信息，因为在其必须被读取之前没有足够的时间对其进行更新。阴影区域“I”表示缓冲器的第一部分的可安全更新的线，但假定其在缓冲器的最近读取周期期间尚未被读取，那么不应对其进行更新。
缓冲器读取/写入策略
本文描述用于避免与缓冲器更新有关的图像撕裂或等效问题的缓冲器读取/写入策略。根据本发明的缓冲器更新策略进一步排除了对于普遍采用的“双缓冲”技术的需要。替代地，使用单个缓冲器，这促成了实施成本和空间的节省。本发明不限于本文描述的示范性策略，且所属领域的技术人员易知的变化形式也被认为是在本发明的范围内。
图6A和6B说明根据本发明的示范性缓冲器读取/写入策略。图6A和6B的图展示随着缓冲器位置和时间而变化的读取指针612以及写入指针614和616的图表。在图6A和6B的实例中，依据缓冲器中的像素位置界定缓冲器位置，所述像素位置可等效地由缓冲器位置的任何其它量度(例如，线数目)代替。
参看图6A，其描绘缓冲器的两个读取周期内的示范性缓冲器读取/写入策略。在第一读取周期中，从时间0到时间t1，更新缓冲器的前半部分，同时读取整个缓冲器内容。在缓冲器的第二读取周期中，从时间t1到时间t2，更新缓冲器的后半部分，同时读取整个缓冲器内容。请注意，在第二读取周期期间，缓冲器的前半部分含有在第一读取周期期间写入到缓冲器的已更新信息。在第二周期期间，缓冲器的后半部分如图所示在第二读取周期内随时间由读取指针612之前的写入指针614读取之前被更新。因此，在两个读取周期内，从缓冲器读取的数据属于缓冲器的同一更新周期，且不发生图像撕裂。
图6B说明缓冲器的两个读取周期内的另一示范性缓冲器读取/写入策略。在第一读取周期期间，从时间t0到时间t1，更新缓冲器的前半部分。在第二读取周期期间，从时间t1到时间t2，更新缓冲器的后半部分。请注意，对缓冲器的写入在第一周期期间的时间t0开始，使得在第一周期期间，读取整个缓冲器的初始信息内容而不是由于写入过程而产生的已更新内容。另一方面，对缓冲器的写入在第二周期期间的时间t2结束，使得在第二周期期间，整个缓冲器在被读取时含有已更新的信息内容。这在第二读取周期内随时间由读取指针612之前的写入指针616展示。因此，在图6B的实例中两个读取周期内均不会发生图像撕裂。
经由通信链路的缓冲器更新
根据本发明的更新缓冲器的方法和系统可用于多种应用中。在一种应用中，如上所述，可使用缓冲器更新方法来更新与显示器相关联的帧缓冲器。在另一应用中，远程地更新缓冲器，其中其由第一处理器进行写入且由第二处理器进行读取，且其中所述第一和第二处理器经由通信链路进行通信。举例来说，第一和第二处理器分别表示经由MDDI链路通信的MSM基带处理器和LCD模块，如图2所说明。在某些应用中，将需要第一与第二处理器之间的同步。
现将提供与用于通过通信链路实现缓冲器更新的同步有关的方法和系统。所属领域的技术人员基于本文的教示将了解，将呈现的方法和系统的某些方面可适用于一般的同步问题，且不限于用于实现远程缓冲器更新的同步。
在一个方面，第一与第二处理器之间的同步包含调度第一处理器处的第一事件，所述第一事件由第二处理器处的第二事件触发。这通常通过对寄存器进行写入以实现触发一中断来完成，只要第二处理器处发生第二事件，所述中断就引起第一处理器处的第一事件。举例来说，在缓冲器由第一处理器更新且由第二处理器进行读取的远程缓冲器更新应用中，第一事件可表示需要开始对缓冲器进行写入，而第二事件可表示读取指针已完成缓冲器的完整的读取周期。接着可基于缓冲器中的读取线位置在第二处理器处触发第二事件。
另一方面，提供用于通过通信链路递送同步信息的方法。所述方法可用于(例如)转继与缓冲器更新有关的同步信息，如上所述。图7是说明当通信链路处于休眠模式时，通过通信链路在第一处理器与第二处理器之间递送时序信息的方法的进程流程图700。进程流程图700开始于步骤710，其包含调度第一处理器处的时间事件以将时序信息递送到第二处理器。所述时间事件可以是如特定应用所要求的周期性事件。举例来说，在缓冲器更新应用的情况下，所述时间事件可与缓冲器中的读取线位置有关。
步骤720包含当时间事件发生时由第一处理器启动链路唤醒。举例来说，在通过MDDI链路进行缓冲器更新的情况下，其中MDDI客户端位于互连的LCD模块侧，MDDI客户端可通过将数据信号驱动为逻辑1以告知MDDI主机应更新缓冲器来启动链路唤醒。
随后，步骤730包含在第二处理器(例如，在MDDI互连的MSM侧的MDDI主机)处检测链路唤醒，并使用检测到的链路唤醒时序使第一和第二处理器相对于正递送的时序信息同步。举例来说，在通过MDDI链路进行缓冲器更新的情况下，当MDDI主机检测到由MDDI客户端进行的链路唤醒时，其可使其自身与MDDI客户端相对于缓冲器更新开始时间同步。
所属领域的技术人员基于本文的教示可了解，图7描述的方法可延伸以通过通信链路递送任何种类的时序信息，且不限于缓冲器更新同步目的。这种方法的优点是始终节省链路和通过简单地唤醒链路来递送信息。
图8说明启动链路唤醒以通过MDDI互连递送时序信息的示范性时序图800。举例来说，MDDI互连可与上文参看图2所述的MDDI互连相同，其中MDDI主机位于MSM处且MDDI客户端位于LCD模块处。因此，MDDI客户端将启动链路唤醒以将缓冲器更新信息递送到MDDI主机，MDDI主机进而将开始刷新位于LCD模块中的缓冲器。在图8的实例中，vsync_wake信号802表示写入到MDDI主机处的寄存器以基于vsync信号806在主机处启用唤醒的值。只要vsync_wake 802的值较高，就发生主机处的唤醒。vsync信号806表示信号“垂直同步”的值，信号“垂直同步”发生在客户端处且与缓冲器更新时间有关。举例来说，只要读取指针已回绕且准备从缓冲器的开始进行读取，vsync 806就变高。Link_active信号804表示MDDI互连的数据信号是活动的还是处于休眠。Mddi_client_wakeup信号808表示客户端处的信号，其响应vsync 806以唤醒客户端。
在图8的实例中，在主机处将vsync_wake 802设定在时间A。在时间B，MDDI链路进入休眠模式。在时间C，vsync 806变高，这指示缓冲器需要由主机进行刷新。因此，Mddi_client_wakeup信号808也变高以唤醒客户端来启动链路唤醒。客户端通过驱动互连的数据信号来启动链路唤醒，且在时间D，链路变为活动的。随后，vsync_wake 802和mddi_client_wakeup返回零，且主机检测到链路唤醒并开始在客户端处刷新缓冲器。
结论
尽管上文已描述本发明的各种实施例，但应了解，仅以举例的方式而非限制的方式呈现了所述各种实施例。相关领域的技术人员将了解，可在不脱离本发明的精神和范围的情况下在各种实施例中作出形式和细节上的各种改变。因此，本发明的外延和范围不应受上述示范性实施例中的任一者限制，而是仅应根据所附权利要求书及其等效物界定。

Claims (4)

1.一种用于通过通信链路在第一处理器与第二处理器之间递送时序信息的方法，其中所述通信链路处于休眠模式，所述方法包括：
调度所述第一处理器处的时间事件以将所述时序信息递送到所述第二处理器；
在所述时间事件发生时由所述第一处理器启动链路唤醒；以及
在所述第二处理器处检测所述链路唤醒，并使用所述检测到的链路唤醒时序来使所述第一和第二处理器相对于所述递送的时序信息同步。
2.根据权利要求1所述的方法，其中所述通信链路表示移动显示数字接口(MDDI)链路。
3.根据权利要求2所述的方法，其中所述第一和第二处理器分别表示MDDI客户端和MDDI主机。
4.根据权利要求3所述的方法，其中所述时序信息表示与正通过所述MDDI链路被控制的显示器相关联的缓冲器刷新时间。
CN2010105920882A 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统 Expired - Fee Related CN102045157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63085304P 2004-11-24 2004-11-24
US60/630,853 2004-11-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800471884A Division CN101449255B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统

Publications (2)

Publication Number Publication Date
CN102045157A true CN102045157A (zh) 2011-05-04
CN102045157B CN102045157B (zh) 2013-08-21

Family

ID=36498488

Family Applications (8)

Application Number Title Priority Date Filing Date
CN2005800471884A Expired - Fee Related CN101449255B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN200580046931.4A Expired - Fee Related CN101103543B (zh) 2004-11-24 2005-11-23 数字数据接口装置
CN2005800468646A Expired - Fee Related CN101103326B (zh) 2004-11-24 2005-11-23 用于在通信链路上同步执行命令的方法
CN2005800468650A Expired - Fee Related CN101103569B (zh) 2004-11-24 2005-11-23 用于传递数据的数字数据接口装置和方法
CN2005800469193A Expired - Fee Related CN101103532B (zh) 2004-11-24 2005-11-23 双倍数据速率串行编码器及系统
CN2010105920882A Expired - Fee Related CN102045157B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN2005800468720A Expired - Fee Related CN101444027B (zh) 2004-11-24 2005-11-23 用于实施循环冗余校验的系统和方法
CN2005800468665A Expired - Fee Related CN101103568B (zh) 2004-11-24 2005-11-23 调节包的传输速率和大小的方法以及传递包的系统

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN2005800471884A Expired - Fee Related CN101449255B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN200580046931.4A Expired - Fee Related CN101103543B (zh) 2004-11-24 2005-11-23 数字数据接口装置
CN2005800468646A Expired - Fee Related CN101103326B (zh) 2004-11-24 2005-11-23 用于在通信链路上同步执行命令的方法
CN2005800468650A Expired - Fee Related CN101103569B (zh) 2004-11-24 2005-11-23 用于传递数据的数字数据接口装置和方法
CN2005800469193A Expired - Fee Related CN101103532B (zh) 2004-11-24 2005-11-23 双倍数据速率串行编码器及系统

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2005800468720A Expired - Fee Related CN101444027B (zh) 2004-11-24 2005-11-23 用于实施循环冗余校验的系统和方法
CN2005800468665A Expired - Fee Related CN101103568B (zh) 2004-11-24 2005-11-23 调节包的传输速率和大小的方法以及传递包的系统

Country Status (9)

Country Link
EP (5) EP1815626B1 (zh)
JP (9) JP2008522496A (zh)
KR (3) KR100898078B1 (zh)
CN (8) CN101449255B (zh)
AU (4) AU2005309686B2 (zh)
BR (1) BRPI0518262B1 (zh)
CA (4) CA2588716C (zh)
IL (3) IL183408A0 (zh)
WO (3) WO2006058051A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
RU2006107561A (ru) 2003-08-13 2007-09-20 Квэлкомм Инкорпорейтед (US) Сигнальный интерфейс для высоких скоростей передачи данных
CN101764804A (zh) 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
CA2542649A1 (en) 2003-10-15 2005-04-28 Qualcomm Incorporated High data rate interface
WO2005043862A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
WO2005048562A1 (en) 2003-11-12 2005-05-26 Qualcomm Incorporated High data rate interface with improved link control
KR100906319B1 (ko) 2003-12-08 2009-07-06 퀄컴 인코포레이티드 링크 동기화를 갖는 고 데이터 레이트 인터페이스
US8669988B2 (en) 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
JP4519903B2 (ja) 2004-03-17 2010-08-04 クゥアルコム・インコーポレイテッド 高速データレートインタフェース装置及び方法
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
MXPA06014097A (es) 2004-06-04 2007-03-07 Qualcomm Inc Metodo y aparato de interfaz de datos de alta velocidad.
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
KR100923170B1 (ko) * 2004-11-24 2009-10-22 콸콤 인코포레이티드 디지털 데이터 인터페이스 장치
US8723705B2 (en) * 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
KR100875839B1 (ko) 2007-04-19 2008-12-24 주식회사 코아로직 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법
US8223796B2 (en) 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation
US8994877B2 (en) 2008-07-30 2015-03-31 Semiconductor Components Industries, Llc Method and system for synchronizing a flash to an imager
EP2449550B1 (en) 2009-06-30 2020-03-25 Nokia Technologies Oy Method and apparatus for providing mobile device interoperability
US8823719B2 (en) * 2010-05-13 2014-09-02 Mediatek Inc. Graphics processing method applied to a plurality of buffers and graphics processing apparatus thereof
US8488055B2 (en) 2010-09-30 2013-07-16 Apple Inc. Flash synchronization using image sensor interface timing signal
US9031319B2 (en) 2012-05-31 2015-05-12 Apple Inc. Systems and methods for luma sharpening
US8872946B2 (en) 2012-05-31 2014-10-28 Apple Inc. Systems and methods for raw image processing
US9142012B2 (en) 2012-05-31 2015-09-22 Apple Inc. Systems and methods for chroma noise reduction
US8917336B2 (en) 2012-05-31 2014-12-23 Apple Inc. Image signal processing involving geometric distortion correction
US8817120B2 (en) 2012-05-31 2014-08-26 Apple Inc. Systems and methods for collecting fixed pattern noise statistics of image data
US9014504B2 (en) 2012-05-31 2015-04-21 Apple Inc. Systems and methods for highlight recovery in an image signal processor
US9077943B2 (en) 2012-05-31 2015-07-07 Apple Inc. Local image statistics collection
US9743057B2 (en) 2012-05-31 2017-08-22 Apple Inc. Systems and methods for lens shading correction
US9332239B2 (en) 2012-05-31 2016-05-03 Apple Inc. Systems and methods for RGB image processing
US9105078B2 (en) 2012-05-31 2015-08-11 Apple Inc. Systems and methods for local tone mapping
US11089247B2 (en) 2012-05-31 2021-08-10 Apple Inc. Systems and method for reducing fixed pattern noise in image data
US8953882B2 (en) 2012-05-31 2015-02-10 Apple Inc. Systems and methods for determining noise statistics of image data
US9025867B2 (en) 2012-05-31 2015-05-05 Apple Inc. Systems and methods for YCC image processing
JP2014052902A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052552A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052551A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052548A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP6199070B2 (ja) 2013-04-26 2017-09-20 シャープ株式会社 メモリ制御装置、および携帯端末
US10129016B2 (en) * 2013-11-18 2018-11-13 Finisar Corporation Data serializer
US9690955B2 (en) * 2014-06-18 2017-06-27 Texas Instruments Incorporated Tunneling messages over an USB to control power delivery
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
DE102017208826A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Eingebettete zyklische Redundanzprüfungswerte
US11288193B2 (en) * 2019-05-06 2022-03-29 Cirrus Logic, Inc. Flexible, non-blocking asynchronous transfer of time-variant atomic data
KR20230066467A (ko) * 2020-09-17 2023-05-15 후아웨이 테크놀러지 컴퍼니 리미티드 인터 집적 회로를 채용하는 통신 방법 및 장치
CN113422738B (zh) * 2021-05-18 2023-07-21 上海赫千电子科技有限公司 一种智能主机的mcu通信服务方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US586750A (en) * 1897-07-20 Idshh
US4042783A (en) * 1976-08-11 1977-08-16 International Business Machines Corporation Method and apparatus for byte and frame synchronization on a loop system coupling a CPU channel to bulk storage devices
US4393444A (en) * 1980-11-06 1983-07-12 Rca Corporation Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories
JPS648731A (en) * 1987-06-30 1989-01-12 Sharp Kk Digital parallel/serial converter
US5079693A (en) * 1989-02-28 1992-01-07 Integrated Device Technology, Inc. Bidirectional FIFO buffer having reread and rewrite means
US5111455A (en) * 1990-08-24 1992-05-05 Avantek, Inc. Interleaved time-division multiplexor with phase-compensated frequency doublers
JPH06332664A (ja) * 1993-03-23 1994-12-02 Toshiba Corp 表示制御システム
US5418452A (en) * 1993-03-25 1995-05-23 Fujitsu Limited Apparatus for testing integrated circuits using time division multiplexing
JP3197679B2 (ja) * 1993-04-30 2001-08-13 富士写真フイルム株式会社 写真撮影システムおよび方法
BR9405493A (pt) * 1993-06-30 1999-09-08 Sega Enterprises Kk Sistema e processo para processamento de imagem
JPH07115352A (ja) * 1993-10-19 1995-05-02 Ricoh Co Ltd マルチプレクサ
JP3462566B2 (ja) * 1994-04-08 2003-11-05 株式会社ソニー・コンピュータエンタテインメント 画像生成装置
FR2729528A1 (fr) * 1995-01-13 1996-07-19 Suisse Electronique Microtech Circuit de multiplexage
EP0772119A3 (en) * 1995-10-31 1997-12-29 Cirrus Logic, Inc. Automatic graphics operation
JPH09270951A (ja) * 1996-03-29 1997-10-14 Sony Corp 撮像装置
JPH09307457A (ja) * 1996-05-14 1997-11-28 Sony Corp パラレルシリアル変換回路
KR100445213B1 (ko) * 1996-06-11 2004-12-08 소니 가부시끼 가이샤 촬상장치및그제어장치
EP0840279A3 (en) * 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
DE19733005B4 (de) * 1997-03-12 2007-06-21 Storz Endoskop Gmbh Einrichtung zur zentralen Überwachung und/oder Steuerung wenigstens eines Gerätes
JPH11249987A (ja) * 1998-03-05 1999-09-17 Nec Corp メッセージ処理装置およびその方法ならびにメッセージ処理制御プログラムを格納した記憶媒体
JP3792894B2 (ja) * 1998-05-27 2006-07-05 キヤノン株式会社 固体撮像素子及び固体撮像装置
US6850282B1 (en) * 1998-06-02 2005-02-01 Canon Kabushiki Kaisha Remote control of image sensing apparatus
JP3475081B2 (ja) * 1998-06-03 2003-12-08 三洋電機株式会社 立体映像再生方法
US6259745B1 (en) * 1998-10-30 2001-07-10 Broadcom Corporation Integrated Gigabit Ethernet transmitter architecture
US6252526B1 (en) * 1998-12-14 2001-06-26 Seiko Epson Corporation Circuit and method for fast parallel data strobe encoding
JP3557975B2 (ja) * 1998-12-14 2004-08-25 セイコーエプソン株式会社 信号切り替え回路及び信号切り替え方法
ATE252298T1 (de) * 1999-11-16 2003-11-15 Broadcom Corp Verfahren und netzwerkvermittlungsstelle mit datenserialisierung durch gefahrlose mehrstufige störungsfreie multiplexierung
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
JP2001320280A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 並列−直列変換回路
US6760722B1 (en) * 2000-05-16 2004-07-06 International Business Machines Corporation Computer implemented automated remote support
US6529993B1 (en) * 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
GB2399264B (en) * 2000-12-06 2005-02-09 Fujitsu Ltd Processing high-speed digital signals
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
CA2726149C (en) * 2000-12-15 2013-06-25 Qualcomm Incorporated Generating and implementing a communication protocol and interface for high data rate signal transfer
JP2002359774A (ja) * 2001-03-30 2002-12-13 Fuji Photo Film Co Ltd 電子カメラ
WO2002098112A2 (en) * 2001-05-29 2002-12-05 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
KR100408525B1 (ko) * 2001-10-31 2003-12-06 삼성전자주식회사 네트워크에 적응적인 실시간 멀티미디어 스트리밍 시스템및 방법
US6891545B2 (en) * 2001-11-20 2005-05-10 Koninklijke Philips Electronics N.V. Color burst queue for a shared memory controller in a color sequential display system
TWI235917B (en) * 2002-04-15 2005-07-11 Via Tech Inc High speed data transmitter and transmission method thereof
US6886067B2 (en) * 2002-05-23 2005-04-26 Seiko Epson Corporation 32 Bit generic asynchronous bus interface using read/write strobe byte enables
JP2003098583A (ja) * 2002-06-10 2003-04-03 Nikon Corp 書換え可能なメモリを使用するカメラ
KR100469427B1 (ko) * 2002-06-24 2005-02-02 엘지전자 주식회사 이동통신 시스템의 동영상 재생 방법
WO2004025365A1 (en) * 2002-09-13 2004-03-25 Digimarc Id Systems, Llc Enhanced shadow reduction system and related techniques for digital image capture
JP3642332B2 (ja) * 2002-12-20 2005-04-27 松下電器産業株式会社 折り畳み式携帯電話装置
JP4119764B2 (ja) * 2003-02-13 2008-07-16 京セラ株式会社 カメラ付き携帯端末
JP2004252102A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 画像表示装置、画像表示方法および画像表示プログラム
JP4112414B2 (ja) * 2003-03-28 2008-07-02 京セラ株式会社 携帯端末装置
JP2004309623A (ja) * 2003-04-03 2004-11-04 Konica Minolta Opto Inc 撮像装置及び携帯端末並びに撮像装置製造方法
US7477604B2 (en) * 2003-05-14 2009-01-13 Ntt Docomo, Inc. Packet communications system
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US7315265B2 (en) * 2004-11-24 2008-01-01 Qualcomm Incorporated Double data rate serial encoder

Also Published As

Publication number Publication date
JP5166617B2 (ja) 2013-03-21
BRPI0518262A2 (pt) 2008-11-11
EP2479920A2 (en) 2012-07-25
JP2008522285A (ja) 2008-06-26
CN101103532A (zh) 2008-01-09
EP1815625A2 (en) 2007-08-08
CN101103326B (zh) 2012-02-15
EP1825350A4 (en) 2011-03-23
JP4669008B2 (ja) 2011-04-13
CN101103569B (zh) 2012-05-23
CN102045157B (zh) 2013-08-21
IL183412A0 (en) 2008-04-13
KR100908148B1 (ko) 2009-07-16
AU2005309686B2 (en) 2010-07-01
EP1815625B1 (en) 2016-07-20
KR100898078B1 (ko) 2009-05-18
JP2012165388A (ja) 2012-08-30
KR20070086399A (ko) 2007-08-27
AU2010200617A1 (en) 2010-03-11
JP5044004B2 (ja) 2012-10-10
CN101449255B (zh) 2011-08-31
JP4960253B2 (ja) 2012-06-27
CA2671560A1 (en) 2006-06-01
EP1815626B1 (en) 2018-09-12
WO2006058052A3 (en) 2007-07-26
CA2588702C (en) 2012-01-03
CN101103543A (zh) 2008-01-09
BRPI0518262B1 (pt) 2018-05-08
KR100910073B1 (ko) 2009-07-30
CN101449255A (zh) 2009-06-03
AU2005309687B2 (en) 2009-11-19
CA2588716C (en) 2010-05-18
EP2503719A2 (en) 2012-09-26
WO2006058053A3 (en) 2007-02-22
CN101103326A (zh) 2008-01-09
EP1825350A2 (en) 2007-08-29
CN101444027B (zh) 2013-03-20
AU2005309687A1 (en) 2006-06-01
JP2008522496A (ja) 2008-06-26
WO2006058051A2 (en) 2006-06-01
EP1815626A2 (en) 2007-08-08
CA2588702A1 (en) 2006-06-01
CN101103568B (zh) 2012-05-30
EP1815625A4 (en) 2010-12-29
JP2010273338A (ja) 2010-12-02
CN101103532B (zh) 2012-03-28
CA2588716A1 (en) 2006-06-01
JP2010259079A (ja) 2010-11-11
WO2006058051A3 (en) 2008-10-30
WO2006058053A9 (en) 2006-08-10
JP5059936B2 (ja) 2012-10-31
CN101103543B (zh) 2016-01-20
JP2008522495A (ja) 2008-06-26
WO2006058053A2 (en) 2006-06-01
IL183402A0 (en) 2007-09-20
JP2011041290A (ja) 2011-02-24
JP5485009B2 (ja) 2014-05-07
EP2503719A3 (en) 2012-10-24
CA2588715A1 (en) 2006-06-01
AU2005309686A1 (en) 2006-06-01
AU2010202381A1 (en) 2010-07-01
IL183408A0 (en) 2007-09-20
CN101444027A (zh) 2009-05-27
JP2013153487A (ja) 2013-08-08
WO2006058052A2 (en) 2006-06-01
EP2479920A3 (en) 2012-09-05
JP2011109683A (ja) 2011-06-02
CN101103569A (zh) 2008-01-09
KR20070086398A (ko) 2007-08-27
CA2588715C (en) 2011-12-13
EP1815626A4 (en) 2011-09-21
KR20070086396A (ko) 2007-08-27
CN101103568A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
CN102045157B (zh) 用于更新缓冲器的方法和系统
US8692838B2 (en) Methods and systems for updating a buffer
US8692839B2 (en) Methods and systems for updating a buffer
KR100923170B1 (ko) 디지털 데이터 인터페이스 장치
CN115032797B (zh) 用于无线智能眼镜的显示方法和无线智能眼镜
TWI389511B (zh) 用以更新緩衝器之方法及系統
MX2007006198A (en) Methods and systems for updating a buffer
TWI376114B (en) Methods and systems for synchronous execution of commands across a communication link
TWI470964B (zh) 數位資料介面裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20201123

CF01 Termination of patent right due to non-payment of annual fee