CN101103326A - 用于在通信链路上同步执行命令的方法和系统 - Google Patents

用于在通信链路上同步执行命令的方法和系统 Download PDF

Info

Publication number
CN101103326A
CN101103326A CNA2005800468646A CN200580046864A CN101103326A CN 101103326 A CN101103326 A CN 101103326A CN A2005800468646 A CNA2005800468646 A CN A2005800468646A CN 200580046864 A CN200580046864 A CN 200580046864A CN 101103326 A CN101103326 A CN 101103326A
Authority
CN
China
Prior art keywords
camera
shutter
order
flash
communication link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800468646A
Other languages
English (en)
Other versions
CN101103326B (zh
Inventor
贝赫纳姆·卡提比安
乔治·A·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36498488&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101103326(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101103326A publication Critical patent/CN101103326A/zh
Application granted granted Critical
Publication of CN101103326B publication Critical patent/CN101103326B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices

Abstract

本发明提供一种同步执行由第一模块产生且在第二模块处执行的多个命令的方法，其中所述第一和第二模块经由通信链路通信。所述方法包含在所述第一模块处产生所述命令，经由所述链路将所述命令传输到所述第二模块，和在所述第二模块处将所述命令的执行时间与独立事件相关联。当检测到所述独立事件时，在所述第二模块处同步执行所述命令(图3)。所述方法可特定应用于经由相机接口模块控制相机的基带处理器，其中所述处理器和所述相机接口模块经由MDDI链路连接。描述经由探路者相机模块接口模块控制相机的基带处理器的实例。还提供所述相机模块接口的能够灵活实施所述方法的特定内置机制。

Description

用于在通信链路上同步执行命令的方法和系统
技术领域
本发明大体上涉及用于在通信链路上同步执行命令的方法和系统。更明确地说，本发明涉及用于在移动显示数字接口(MDDI)链路上同步执行命令的方法和系统。
背景技术
在互连技术领域中，对于尤其与视频演示有关的不断增加的数据速率的需求持续增长。
移动显示数字接口(MDDI)是具有成本效益的、低功率消耗的传递机制，其实现主机与客户端之间经由短程通信链路的甚高速数据传递。MDDI最少只需要四根引线加上用于递送最大带宽达每秒3.2吉比特的双向数据传递的功率。
在一个应用中，MDDI通过显著减少穿过手持机的铰链以使数字基带控制器与LCD显示器和/或相机互连的引线的数目，来增加可靠性并减少翻盖电话(clamshell phone)的功率消耗。此引线的减少还允许手持机制造商通过简化翻盖或滑盖手持机设计来降低开发成本。
典型的MDDI互连包含经由MDDI链路连接的MDDI控制器，一个控制器是MDDI链路主机且另一控制器是MDDI链路客户端。在将基带处理器链接到例如相机模块的装置的过程中，通常还使用接口将命令从处理器转继到所述装置。举例来说，探路者(Pathfinder)是由Qualcomm公司开发的具有集成MDDI主机核心的装置接口，其可用于经由MDDI将基带处理器(具有MDDI客户端核心)介接到例如相机的装置。
由基带处理器经由MDDI发送的命令通常不需要同步。然而，举例来说，在控制相机的过程中，基带处理器的某些命令需要在相机处精确同步执行。举例来说，需要闪光同步，以使闪光的启动与相机快门的打开精确地一致。然而，通常，由基带处理器经由MDDI链路发送的消息遭遇延迟，其取决于链路的使用且无法准确地估计。因此，在试图补偿经由链路的延迟的同时使处理器处的命令同步不是实现相机处的同步的可靠的解决方案。
因此，需要用于使由基带处理器经由MDDI传输到例如相机的装置的命令的执行同步的方法和系统。
发明内容
本发明大体上涉及用于在通信链路上同步执行命令的方法和系统。更明确地说，本发明涉及用于在移动显示数字接口(MDDI)链路上同步执行命令的方法和系统。
在一个方面，提供一种同步执行由第一模块产生且在第二模块处执行的多个命令的方法，其中所述第一和第二模块经由通信链路通信。所述方法包含在第一模块处产生命令，经由链路将命令传输到第二模块，和在第二模块处将命令的执行时间与独立事件相关联。当检测到独立事件时，在第二模块处同步执行所述命令。
在另一方面，上述方法可特定应用于经由相机模块接口控制相机的基带处理器的情况，其中所述基带处理器和相机模块接口经由MDDI链路连接。描述经由探路者相机模块接口控制相机的基带移动台调制解调器(MSM)处理器的实例。还提供相机模块接口内的实现上述方法的灵活实施的特定内置机制。
下文参看附图详细描述本发明的其它实施例、特征和优点，以及本发明各种实施例的结构和操作。
附图说明
附图并入本文中并形成本说明书的一部分，附图说明本发明，且与描述内容一起进一步用于解释本发明的原理并使相关领域的技术人员能够制造并使用本发明。
图1是说明使用移动显示数字接口(MDDI)接口的示范性环境的方框图。
图1A是耦合到数字装置和外围装置的数字数据装置接口的图。
图2是说明根据图1的实例的使用相机模块接口的MDDI链路互连的方框图。
图3是说明相机模块接口与相机模块之间的互连的方框图。
图4是说明在通信链路上同步执行命令的方法的进程流程图。
图5是说明在经由通信链路控制的相机中实施快门和闪光命令的同步执行的方法的进程流程图。
图6说明闪光同步的实例。
将参看附图描述本发明。元件第一次出现的图通常由相应参考标号中最左数位表示。
具体实施方式
本说明书揭示并入有本发明的特征的一个或一个以上实施例。所揭示的实施例仅例示本发明。本发明的范围不限于所揭示的实施例。本发明由所附权利要求书界定。
所描述的实施例，和说明书中对于“一个实施例”、“实施例”、“示范性实施例”等的参考表示所描述的实施例可包含特定部件、结构或特性，但可能并不一定每个实施例均包含所述特定部件、结构或特性。此外，这些短语不一定是指同一实施例。此外，当结合实施例描述特定部件、结构或特性时，应认为，结合明确或未明确描述的其它实施例来实行此特定部件、结构或特性应在所属领域的技术人员的知识范围内进行。
本发明的实施例可实施在硬件、固件、软件，或其任何组合中。本发明的实施例也可实施为存储在机器可读媒体上的指令，所述指令可由一个或一个以上处理器读取和执行。机器可读媒体可包含用于以可由机器(例如，计算装置)读取的形式存储或传输信息的任何机构。举例来说，机器可读媒体可包含只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储媒体；光学存储媒体；快闪存储器装置；电、光学、声音或其它形式的传播信号(例如，载波、红外信号、数字信号等)等等。此外，本文中可将固件、软件、例行程序、指令描述为执行某些动作。然而，应了解，这些描述仅出于方便的目的，且这些动作实际上来自计算装置、处理器、控制器或执行所述固件、软件、例行程序、指令等的其它装置。
移动显示数字接口(MDDI)
移动显示数字接口(MDDI)是具有成本效益的、低功率消耗的传递机制，其实现主机与客户端之间经由短程通信链路的甚高速串行数据传递。
下文中，将相对于包含在移动电话的上翻盖中的相机模块来提供MDDI的实例。然而，相关领域的技术人员将了解，具有与相机模块功能上等效的部件的任何模块均可容易地替代并用于本发明的实施例中。
此外，根据本发明的实施例，MDDI主机可包括可通过使用本发明而受益的若干类型的装置中的一者。举例来说，主机可以是手持式、膝上型、或类似的移动计算装置的形式的便携式计算机。所述主机也可以是个人数据助理(PDA)、寻呼装置，或许多无线电话或调制解调器中的一者。或者，主机可以是便携式娱乐或演示装置(presentationdevice)，例如便携式DVD或CD播放器，或游戏装置。此外，主机可作为主机装置或控制元件而驻存在多种其它广泛使用的或计划的市售产品中，所述产品需要与客户端进行高速通信链接。举例来说，主机可用于以高速率将数据从视频记录装置传递到基于存储的客户端以实现改进的响应，或传递到高清晰度的较大屏幕以用于演示。并入有板载库存(onboard inventory)或计算系统和/或到达其它家用装置的蓝牙连接的器具(例如，冰箱)当在因特网或蓝牙连接模式下操作时可具有改进的显示能力，或当电子计算机或控制系统(主机)驻存在机壳中其它地方时，对于室内显示器(客户端)和键区或扫描仪(客户端)的配线需求减少。大体上来说，所属领域的技术人员将了解可通过使用这种接口而受益的多种现代电子装置和器具，以及利用有限数目的在新添加或现有的连接器或电缆中可用的导体来改进老装置使其以较高数据速率传送信息的能力。同时，MDDI客户端可包括多种可用于向最后用户提供信息或将信息从用户提供到主机的装置。举例来说，并入在护目镜或眼镜中的微显示器、内置于帽子或头盔中的投影装置、内置于车辆中(例如，观察窗或挡风玻璃中)的小型屏幕或甚至全息照相元件，或各种扬声器、头戴受话器或用于演示高质量声音或音乐的声音系统。其它演示装置包含用于演示会议或电影和电视图像的信息的投影仪或投影装置。另一实例将是使用触摸板或敏感装置、语音辨识输入装置、安全扫描仪等，除来自用户的触摸或声音外几乎不使用其它实际“输入”即可调用这些装置来从装置或系统用户传递大量信息。另外，计算机的扩展坞(dockingstation)和车载套件(car kit)或桌面套件(desk-top kit)以及无线电话的支持架可充当介接到最后用户或到其它装置和设备的接口装置，并使用客户端(例如鼠标的输出或输入装置)或主机来辅助传递数据(尤其在涉及高速网络的情况下)。然而，所属领域的技术人员将容易了解，本发明不限于这些装置，市场上存在建议使用的旨在在存储和传送方面或在重放演示方面为最后用户提供高质量图像和声音的许多其它装置。本发明可用于增加各种元件或装置之间的数据处理量，以适应实现期望的用户体验所需的高数据速率。
图1A是耦合到数字装置150和外围装置180的数字数据装置接口100的图。数字装置150可包含(但不限于)蜂窝式电话、个人数据助理、智能电话或个人计算机。大体上说，数字装置150可包含充当针对数字指令和处理数字演示数据(digital presentationdata)的处理单元的任何类型的数字装置。数字装置150包含系统控制器160和链路控制器170。
外围装置180可包含(但不限于)相机、条形码读出器、图像扫描仪、音频装置和传感器。大体上说，外围装置180可包含任何类型的音频、视频或图像捕获和显示装置，其中在外围装置与处理单元之间交换数字演示数据。外围装置180包含控制区块190。例如，当外围装置180是相机时，控制区块190可包含(但不限于)镜头控制、闪光或白色LED控制及快门控制。数字演示数据可包含表示音频、图像和多媒体数据的数字数据。
数字数据接口装置100经由通信链路105以高速率传递数字演示数据。在一个实例中，可使用MDDI通信链路，其支持最大带宽为每秒3.2吉比特的双向数据传递。视通信链路而定，可支持数据传递的高于或低于此示范性速率的其它高速率。数字数据接口装置100包含消息解译器模块110、内容模块120、控制模块130和链路控制器140。
位于数字数据接口100内的链路控制器140和位于数字装置150内的链路控制器170建立通信链路105。链路控制器140和链路控制器170可以是MDDI链路控制器。
视频电子标准协会(“VESA”)MDDI标准(其全文以引用的方式并入本文中)描述允许便携式装置将来自小型便携式装置的数字图像传送到较大的外部显示器的高速数字包接口的要求。MDDI应用微型连接器系统和对于将便携式计算、通信和娱乐装置链接到例如可佩带的微显示器的新兴产品来说比较理想的细挠性电缆。其还包含关于如何简化主机处理器与显示装置之间的连接的信息，以便减少成本并增加这些连接的可靠性。链路控制器140和170基于VESA MDDI标准来建立通信路径105。
2004年7月6日颁予Zou等人的题为“Generating and Implementing a CommunicationProtocol and Interface for High Data Rate Signal Transfer”的第6,760,772号美国专利(′772专利)描述一种数据接口，其使用包结构经由通信路径在主机与客户端之间传递数字数据，其中所述包结构链接在一起以形成针对演示数据的通信协议。′772专利中教示的本发明的实施例针对MDDI接口。链路控制器(例如，链路控制器140和170)使用信号协议，所述链路控制器经配置以产生、传输并接收形成通信协议的包，并将数字数据形成为一种或一种以上类型的数据包，其中至少一种类型的数据包驻存在主机装置中并经由通信路径(例如，通信路径105)耦合到客户端。
所述接口提供经由短程“串行”型数据链路的具有成本效益的、低功率、双向、高速数据传递机制，其适合于与微型连接器和细挠性电缆一起实施。链路控制器140和170的实施例基于′772专利的教示建立通信路径105。772专利全文以引用的方式并入本文中。
在其它实施例中，链路控制器140和170两者均可以是USB链路控制器，或其两者均可包含控制器的组合，例如，举例来说MDDI链路控制器与另一类型的链路控制器(例如，举例来说USB链路控制器)。或者，链路控制器140和170可包含控制器的组合，例如，MDDI链路控制器与用于在数字数据接口装置100与数字装置150之间交换确认消息的单一链路。链路控制器140和170另外可支持其它类型的接口，例如以太网或RS-232串行端口接口。相关领域的技术人员基于本文的教示将了解可支持额外接口。
在数字数据接口装置100内，消息解译器模块110接收来自系统控制器160的命令，并经由通信链路105向系统控制器160产生响应消息，解译命令消息，且将命令的信息内容路由到数字数据接口装置100内的适当模块。
内容模块120接收来自外围装置180的数据，存储所述数据并将数据经由通信链路105传递到系统控制器160。
控制模块130接收来自消息解译器130的信息，并将信息路由到外围装置180的控制区块190。控制模块130也可接收来自控制区块190的信息，并将信息路由到消息解译器模块110。
图1是说明使用MDDI接口的示范性环境的方框图。在图1的实例中，使用MDDI来使越过翻盖电话100的铰链的模块互连。翻盖电话100的下翻盖部分102包含移动台调制解调器(MSM)基带芯片104。MSM104是数字基带处理器。翻盖电话100的上翻盖部分114包含液晶显示器(LCD)模块116和相机模块接口118。
仍参看图1，MDDI链路110将相机模块接口118连接到MSM104。通常，MDDI链路控制器集成到相机模块接口118和MSM104中的每一者中。在图1的实例中，MDDI主机控制器122集成到相机模块接口118中，而MDDI客户端控制器106驻存在MDDI链路110的MSM侧。通常，MDDI主机是MDDI链路的主控制器。在图1的实例中，来自相机模块接口118的像素数据在传输到MDDI链路110上之前，由MDDI主机控制器122接收并格式化为MDDI包。MDDI客户端控制器106接收MDDI包并将其再转换为与由相机模块118产生的像素数据相同格式的像素数据。接着将像素数据发送到MSM104中的适当区块以进行处理。
MDDI链路112将LCD模块116连接到MSM104。在图1的实例中，MDDI链路112将集成到MSM104中的MDDI主机控制器108与集成到LCD模块116中的MDDI客户端控制器120互连。在图1的实例中，由MSM104的图形控制器产生的图像数据在传输到MDDI链路112上之前，由MDDI主机控制器108接收并格式化为MDDI包。MDDI客户端控制器120接收MDDI包并将其再转换为图像数据以供LCD模块116使用。通常，图像数据在用于刷新LCD显示器之前使用帧缓冲器进行缓冲。
MSM与相机模块接口通信
图2是说明根据图1的实例的MDDI链路互连200的方框图。MDDI链路互连200包含集成在基带MSM处理器中的MDDI客户端106和集成在相机模块接口118中的MDDI主机122，两者经由MDDI链路110连接。
相机模块208经由一个或一个以上接口连接到相机模块接口118。因此，相机模块接口118提供基带MSM处理器与相机模块之间的接口。举例来说，相机模块接口118可以是由Qualcomm公司开发的探路者相机接口。
相机模块接口118除了MDDI主机核心122外还包含相机消息解译器202、相机控制区块204和视频前端区块206。图2中展示连接相机模块接口的各个区块的若干接口和数据总线。
相机消息解译器(CMI)202经由寄存器存取消息接口210从MSM接收内嵌到反向寄存器存取包中的数据和控制信号。CMI202对从MSM接收到的信号进行解码，并使用通至MDDI主机122或相机控制区块204的配置接口212和214执行相应的命令(寄存器写入或寄存器读取)。此外，CMI202经由寄存器存取消息接口210将确认(针对寄存器写入命令)或寄存器值(针对寄存器读取命令)返回MDDI主机核心122，MDDI主机核心122将它们转继到MSM。
相机控制区块(CCB)204提供对相机寄存器的存取以执行在CMI202处接收的命令。CCB204包含若干子模块(图2未图示)，所述子模块包含控制寄存器区块、主控制端口区块、镜头控制区块、快门控制区块和闪光控制区块。控制寄存器区块包含用于镜头控制、快门控制和闪光控制区块的寄存器。主控制端口区块提供CMI202与相机208之间的接口。镜头控制、快门控制和闪光控制区块充当相机模块的聚焦、快门和闪光控制器。下文将参看图3进一步描述相机模块接口的相机控制区块。
视频前端(VFE)区块206经由并行接口216接收来自相机208的帧，存储所述帧，并接着经由帧接口218将所述帧传递到MDDI主机核心122。
如上所述，MSM处理器与相机模块接口118之间的通信是经由MDDI链路110完成的。从MSM到达相机模块接口的命令通常在MDDI客户端106处封装在MDDI包中，并在MDDI主机122处解除封装。从MSM到达相机模块接口的命令包含(例如)MDDI主机配置命令、相机寄存器存取命令和相机控制命令。CMI202基于命令标头中的命令ID字段对从MSM接收到的命令进行解码。命令ID还表示与所述命令相关联的寄存器区块的寄存器基地址的值。下表1展示相机模块接口接收到的MSM命令类型中的一些MSM命令类型：
表1
命令ID 描述
0x00 MDDI主机装置配置命令
0x40 相机接口控制命令
0x60 镜头控制命令
0x80 I2C命令
0x90 快门控制命令
0xA0 白色LED控制命令
0xB0 三线串行接口控制命令
0xC0 PLL″控制命令
0xD0-0xFF 保留命令
通常，MSM命令是12字节长，且可包含在命令中规定的寄存器地址处开始的待写入的多达7字节的寄存器值。下表2和3展示快门和闪光控制命令的内容。如表2所示，快门控制命令包含(例如)用于打开/关闭快门、控制快门的速度，或控制快门操作的定时的字节。类似地，表3所示的闪光控制命令包含(例如)用于控制闪光的强度、闪光的持续时间或闪光中脉冲的数目的字节。
通常，由MSM处理器发送的命令不需要同步。然而，某些命令需要在相机处精确同步执行，如下文将进一步论述。
表2快门控制命令
名称 位的数目 描述
字节0 TID 8 由MSM分配的事务ID
字节1 计数 8 此消息中的总字节数
字节2 命令ID 8 机械快门命令ID
字节3 读取/写入/状态字节 8 位0-读取/写入，0写入，1读取位1-确认请求，0无请求，1请求位2-确认状态，0失败/错误，1通过/成功位3-7-保留
字节4 快门VSYNC计数 8 8位值，执行快门打开命令之前VSYNC脉冲的数目
字节5 快门速度_高 8 快门速度，高字节
字节6 快门速度_低 8 快门速度，低字节
字节7 快门打开/关闭 1 0-快门打开1-快门关闭
字节6-11 保留 8
表3白色LED/闪光控制命令
名称 位的数目 描述
字节0 TID 8 由MSM分配的事务ID
字节1 计数 8 此消息中总字节数
字节2 命令ID 8 白色LED控制命令ID
字节3 读取/写入/状态字节 8 位0-读取/写入：0写入，1读取位1-确认请求：0无请求，1请求位2-确认状态：0失败/错误，1通过/成功位3-7-保留
白色LED强度 8 0x00：20mA0x01：40mA0x02：60mA0x03：80mA0x04：100mA…0x09：200mA…0x0E：300mA0x13：400mA0x18：500mA0x19-0xFF保留
字节4 红眼减少模式脉冲 8 完全放电脉冲之前红眼减少脉冲的数目。对于完全放电脉冲，此参数应设置为0x01
字节5 脉冲持续时间 8 HCLK单元中闪光/选通脉冲的持续时间
字节6 白色LED持续时间 8 0x00：无变化；LED的状态不变化。0x01：LED开启持续1帧时间…0xFF：LED开启持续256帧时间
字节7 红眼减少脉冲时间间隔 8 HCLK单元中红眼减少脉冲之间的时间间隔
字节8 白色LED开启 8 0x00：白色LED关闭0x01＝白色LED开启0x02＝闪光/选通完全放电0x04＝闪光/选通红眼减少
字节9-11 保留 8
相机模块接口与相机模块通信
如上所述，相机模块接口充当MSM处理器与相机模块之间的接口。相机模块接口的CMI202组件解译从MSM接收到的命令，并通过在相机模块接口中写入或读取特定控制寄存器来执行这些命令。
图3是突出显示相机模块接口118与相机模块的互连的方框图。图3中，图4的相机控制区块204由其个别组件中的一些组件说明，所述组件为镜头控制、闪光控制和主控制端口区块302、304和314。相机控制区块202的其它组件可能已省略。
镜头控制区块302用于控制相机的变焦、聚焦和快门控制机制。镜头控制区块302向外部马达驱动器提供一组启用信号，以(例如)移动镜头和打开/关闭快门。或者，单独的快门控制区块可与单独的快门控制驱动器一起实施。镜头和快门控制区块响应于CCB204的相应控制寄存器的值。下表4说明与控制相机的快门相关联的镜头控制寄存器。通常，机械快门驱动器响应于寄存器的值。举例来说，如表4所示，位置0x90处的8位寄存器控制执行快门打开命令时的特定时间。位置0x93处的8位寄存器控制应打开还是关闭快门。
闪光控制区块304用于控制相机的白色LED/闪光。如图3所示，闪光控制区块304与驱动器306通信以控制LED或氙灯308。通常，闪光控制区块304向驱动器306提供
表4快门控制寄存器
镜头控制寄存器 描述 位字段
0x90 快门“等待”周期 8位值，执行快门打开命令之前VSYNC脉冲的数目
0x91 快门速度-高字节 8位
0x92 快门速度-低字节 8位，1ms间隔大小
0x93 快门打开/关闭 0＝快门打开1＝快门关闭
一组启用信号，以控制闪光操作。类似于快门控制区块，闪光控制区块响应于相应的闪光控制寄存器的设置。下表5说明与控制相机的闪光相关联的寄存器。闪光控制寄存器包含(例如)用于规定闪光电流强度、闪光持续时间或红眼减少闪光模式中脉冲之间的脉冲时间间隔的寄存器。
表5闪光控制寄存器
白色LED控制寄存器 描述 位字段
0xA0 LED电流强度 8位00h＝20mA01h＝40mA…14h＝400mA15h-2Fh＝保留
0xA1 红眼减少模式脉冲 8位完全放电脉冲之前红眼减少脉冲的数目对于完全放电脉冲，此参数应设置为0x01
0xA2 脉冲持续时间 8位HCLK单元中闪光/选通脉冲的持续时间
0xA3 白色LED脉冲持续时间 8位视频帧单元中完全放电脉冲的持续时间00h-1帧02h-FFh＝1帧时间直至256帧的递增量
0xA4 红眼减少脉冲时间间隔 8位HCLK单元中红眼减少脉冲之间的时间间隔
0xA5 LED开/关寄存器 8位00h＝白色LED关01h＝白色LED开02h＝闪光/选通-完全放电04h＝闪光/选通-红眼减少
主控制端口区块310提供对相机208的寄存器的存取。主控制端口区块310将针对相机的控制数据转换成I2C协议(由大多数CMOS和CCD相机模块使用)或由一些CDD传感器使用的三线串行接口协议。通常，主控制端口区块310读取待从相应的I2C或三线控制寄存器发送到相机的值。
注意，图3还展示从相机208发送到相机接口区块206的一组SYNC信号312。SYNC信号312通常与相机处的某些事件相关联，且可用作定时信号以使相机模块接口118与相机模块208同步。
在MDDI上同步执行命令
如上所述，某些MSM命令需要在相机模块接口处精确同步执行。然而，由于经由MDDI链路发生的延迟无法准确地估计或预测，所以对于精确同步来说，不能依赖于以使MSM处的命令在相机模块处同步执行的方式调度MSM处的命令。因此，需要在相机模块处完成命令同步。因此，相机模块处需要控制机制来提供两个或两个以上相机命令的同步执行。
现将提供用于在通信链路上同步执行命令的方法和系统。应注意，在许多方面，虽然将使用特定MDDI和/或探路者实例来呈现这些方法和系统中的一些方法和系统，但这些方法和系统可延伸到所属领域的技术人员基于本文的教示可了解的更多一般情境。因此，本发明的方法和系统既不限于使命令在MDDI链路上同步，也不限于经由相机模块接口控制相机的基带处理器的情境。
图4是说明在通信链路上同步执行命令的方法的进程流程图400。进程流程图400开始于步骤410，其包含通过第一处理器在第一模块处产生多个命令。举例来说，参看图1，可通过基带MSM处理器104产生多个相机控制命令来实现步骤410。
步骤420包含经由通信链路将所述多个命令从所述第一模块传输到第二模块。举例来说，参看图1，可通过基带MSM处理器104经由MDDI链路110将相机控制命令传输到相机模块接口118来实现步骤420。注意，在通常彼此独立的随机时间传输所述命令。
步骤430包含在所述第二模块处接收所述命令，并向与所述命令相关联的寄存器进行写入。举例来说，参看图2，可通过相机模块接口118接收来自MSM104的命令并向相机控制区块204的对应于所接收的命令的特定控制寄存器进行写入来实现步骤430。
步骤440包含通过在所述第二模块处将所述命令的执行与独立事件相关联来在所述第二模块处调度所述命令的执行。举例来说，参看图3，当相机模块接口处发生特定事件时，调度执行相机模块接口118处的从MSM处理器接收的命令。所述事件独立于被调度执行的命令中的任一者。举例来说，所述事件可由从相机208接收的SYNC信号312中的一者指示，如图3所示。因此，可在第二模块处延迟被调度执行的命令中的一者或一者以上。
步骤450包含当在第二模块处检测到独立事件时执行所述命令。举例来说，可通过独立事件发生时触发的中断来检测所述独立事件。注意，由于多个命令的执行时间已与同一事件相关联，所以所述多个命令同步执行。因此，可在通信链路上实现多个命令的精确同步执行。
注意，图4中描述的方法通常适用于需要在通信链路上精确地同步执行多个命令的任何应用。明确地说，所述方法可应用于下文将进一步描述的MSM与相机模块接口通信的情境中。举例来说，所述方法可用于在相机模块接口处同步执行由MSM产生的相机命令。这些命令可包含(例如)与闪光同步有关的命令，例如闪光和快门命令。现将提供用于描述图4的方法特定应用于MSM与相机模块接口通信的方法和系统。将仅出于说明的目的在闪光同步(快门和闪光同步)的情境中呈现所述方法和系统，且所属领域的技术人员基于本文的教示可了解，所述方法和系统不应限于此特定实例。
相机模块接口包含允许以非常灵活的方式实施图4的方法的内置机制和信号。现将更详细描述这些机制和信号。接着将提供一种使用这些机制和信号来实现相机模块接口中多个命令的同步执行的方法。
一种可用的机制包含EPOCH(相对于系统的信号出现时间参考时间)中断，其可使用相机模块接口的相机接口区块而启用。EPOCH中断可经调度以触发由相机模块接口的相机消息解译器区块接收的命令的执行，因此，EPOCH中断可与多个MSM命令相关联以同步触发这些命令的执行。
此外，EPOCH中断可经编程以基于相机模块接口内的特定信号来触发MSM命令的执行。举例来说，EPOCH中断可当在从相机接收的SYNC信号上接收到特定值时触发MSM命令的执行。图3所示的SYNC信号可包含相机帧缓冲器定时信号，例如线或帧同步信号。举例来说，线同步信号HSYNC指示帧缓冲器中数据的线的开始。帧同步信号VSYNC指示帧缓冲器中新的帧的开始。因此，MSM命令可经设计以在帧缓冲器中特定时间同步执行。在闪光同步的实例中，这允许具有帧曝光型传感器或卷动快门曝光型传感器两者。换句话说，可在一个或一个以上完整的帧内或仅在帧的几个线内完成闪光同步。
MSM命令进一步包含允许非常灵活的执行调度的内置特性。举例来说，某些MSM命令包含所需执行时间的可编程字段，其可经编程以在相机模块接口内发生特定事件之后的特定时段发生。举例来说，表2所示的快门控制命令包含可编程字段(字节4)，以规定需要在相机模块接口处接收命令的时间与执行所述命令的时间之间经过的VSYNC脉冲的数目。其它MSM命令中也存在类似的可编程字段，以允许非常灵活地调度这些命令。
因此，使用相机模块接口的内置机制和信号，可调度多个MSM命令以在相机处同步执行。图5说明描述使用相机模块接口同步执行多个MSM命令的方法的进程流程图500。仅出于说明的目的在闪光同步的情境中描述图5的方法，但所属领域的技术人员基于本文的教示可了解到，所述方法不应限于所述特定实例。
进程流程图500开始于步骤510，其包含经由通信链路将快门控制命令从处理器传输到相机控制器。举例来说，参看图2，可通过MSM处理器经由MDDI链路110将快门打开命令发送到相机模块接口118来实现步骤510。快门打开命令包含依据需要在执行命令之前经过的VSYNC脉冲规定的所需执行时间。
步骤520包含经由通信链路将闪光控制命令从所述处理器传输到所述相机控制器。举例来说，参看图2，可通过MSM处理器经由MDDI链路110将白色LED命令发送到相机模块接口118来实现步骤520。白色LED命令可包含关于如表3所示的闪光持续时间和操作模式(聚光模式或闪光模式)的信息。视操作模式而定，所述命令将被启用持续许多帧，或将更紧密耦合到相机传感器。
步骤530包含将快门和闪光控制命令与第一和第二中断相关联，其中使所述第一和第二中断同步为共同定时信号。举例来说，参看图3，可在相机接口区块206处将由相机模块接口118接收的快门和闪光控制命令与EPOCH中断相关联。EPOCH中断可进一步经编程以(例如)当从SYNC信号312接收到特定脉冲(例如，线同步HSYNC和/或帧同步VSYNC脉冲)时促使执行快门和闪光控制命令。
步骤540包含当检测到共同定时信号时，触发所述第一和第二中断，借此促使所述快门和闪光控制命令同步执行。举例来说，当在相机模块接口处接收到帧(VSYNC)信号的开始时，可触发与快门和闪光控制命令相关联的EPOCH中断，从而促使快门和闪光命令同步执行。
在较广义的情境中，图5的方法可用于使由MSM产生的任何数目的相机控制命令同步为从相机接收到的信号。也可使用大体上类似于上文描述的方法和系统的方法和系统来实现根据特定定时调度表连续执行命令。
图6说明闪光同步的实例。更明确地说，图6展示卷动快门与白色LED/闪光之间的示范性同步。在图6的实例中，需要闪光起动在帧的所有线正在集成时的瞬间特定时间发生。举例来说，对于帧曝光型传感器来说情况可能如此。图6左侧的垂直轴展示正与展示所需集成时间的黑体方括号集成的缓冲器的线。在右侧，垂直信号展示指示帧的开始或结束的帧同步信号VSYNC。注意，在卷动快门曝光型传感器中，并非所有帧线均需要在应用闪光的瞬间集成。举例来说，仅帧的几个线可同时曝光，且相机通过读出曝光程度最大的线，在下一未曝光的线处开始曝光，并对下一曝光程度最大的线重复所述过程来建立帧。随着读出每一完全曝光的线，另一线被添加到正集成的行的集合。
结论
尽管上文已描述本发明的各种实施例，但应了解，仅以举例的方式而非限制的方式呈现了所述各种实施例。相关领域的技术人员将了解，可在不脱离本发明的精神和范围的情况下在各种实施例中作出形式和细节上的各种改变。因此，本发明的外延和范围不应受上述示范性实施例中的任一者限制，而是仅应根据所附权利要求书及其等效物界定。

Claims (20)

1.一种用于同步执行由第一模块产生且在第二模块处执行的多个命令的方法，其中所述第一和第二模块经由通信链路通信，所述方法包括：
(a)由第一处理器在所述第一模块处产生所述多个命令；
(b)经由所述通信链路将所述多个命令从所述第一模块传输到所述第二模块；
(c)在所述第二模块处接收所述命令，并写入到与所述命令相关联的寄存器；
(d)通过在所述第二模块处将所述命令的执行与独立事件相关联来在所述第二模块处调度所述命令的执行；以及
(e)当检测到所述独立事件时，执行所述命令。
2.根据权利要求1所述的方法，其中所述通信链路表示移动显示数字接口(MDDI)链路。
3.根据权利要求2所述的方法，其中所述第一模块表示基带处理器，且所述第二模块表示相机模块接口。
4.根据权利要求1所述的方法，其中在彼此独立的随机时间经由所述通信链路传输所述命令。
5.根据权利要求1所述的方法，其中在执行之前在所述第二模块处延迟所述命令中的一者或一者以上。
6.根据权利要求1所述的方法，其中步骤(d)包括将所述命令的执行与指示所述独立事件的发生的中断相关联。
7.根据权利要求6所述的方法，其中所述命令包括控制相机的快门控制命令和闪光控制命令。
8.根据权利要求7所述的方法，其中所述快门和闪光控制命令在相对于与所述相机相关联的定时信号的时间处执行。
9.根据权利要求8所述的方法，其中所述定时信号表示与所述相机相关联的帧缓冲器的帧同步信号。
10.根据权利要求8所述的方法，其中所述定时信号表示与所述相机相关联的帧缓冲器的线同步信号。
11.一种用于在相机中实施快门和闪光命令的同步执行的方法，其中所述相机由处理器经由通信链路进行控制，所述方法包括：
(a)经由所述通信链路将快门控制命令从所述处理器传输到与所述相机相关联的相机控制器；
(b)经由所述通信链路将闪光控制命令从所述处理器传输到所述相机控制器；
(c)在所述相机控制器处使所述快门和闪光控制命令与第一和第二中断相关联，其中在所述相机控制器处使所述第一和第二中断与共同定时信号同步；以及
(d)当检测到所述共同定时信号时，触发所述第一和第二中断，借此促使所述快门和闪光控制命令同步执行。
12.根据权利要求11所述的方法，其中所述通信链路表示移动显示数字接口(MDDI)链路。
13.根据权利要求12所述的方法，其中所述处理器表示移动台调制解调器(MSM)基带处理器，且所述相机控制器表示探路者相机控制器。
14.根据权利要求11所述的方法，其中在截然不同的时间经由所述通信链路传输所述快门和闪光控制命令，且其中所述时间彼此独立。
15.根据权利要求11所述的方法，其中所述快门控制命令表示快门打开命令，且所述闪光控制命令表示闪光起动命令。
16.根据权利要求15所述的方法，其中所述快门打开和闪光起动命令相对于所述定时信号而同步执行。
17.根据权利要求15所述的方法，其中所述定时信号表示与所述相机相关联的帧缓冲器的帧同步信号。
18.根据权利要求15所述的方法，其中所述定时信号表示与所述相机相关联的帧缓冲器的线同步信号。
19.根据权利要求17所述的方法，其中所述快门打开和闪光起动命令相对于所述帧缓冲器的帧同步信号执行，以启动相机传感器的完全帧曝光。
20.根据权利要求18所述的方法，其中所述快门打开和闪光起动命令相对于所述帧缓冲器的线同步信号执行，以启动相机传感器的卷动快门曝光。
CN2005800468646A 2004-11-24 2005-11-23 用于在通信链路上同步执行命令的方法 Expired - Fee Related CN101103326B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63085304P 2004-11-24 2004-11-24
US60/630,853 2004-11-24
PCT/US2005/042415 WO2006058053A2 (en) 2004-11-24 2005-11-23 Methods and systems for synchronous execution of commands across a communication link

Publications (2)

Publication Number Publication Date
CN101103326A true CN101103326A (zh) 2008-01-09
CN101103326B CN101103326B (zh) 2012-02-15

Family

ID=36498488

Family Applications (8)

Application Number Title Priority Date Filing Date
CN2005800468650A Expired - Fee Related CN101103569B (zh) 2004-11-24 2005-11-23 用于传递数据的数字数据接口装置和方法
CN200580046931.4A Expired - Fee Related CN101103543B (zh) 2004-11-24 2005-11-23 数字数据接口装置
CN2005800468720A Expired - Fee Related CN101444027B (zh) 2004-11-24 2005-11-23 用于实施循环冗余校验的系统和方法
CN2005800468646A Expired - Fee Related CN101103326B (zh) 2004-11-24 2005-11-23 用于在通信链路上同步执行命令的方法
CN2010105920882A Expired - Fee Related CN102045157B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN2005800471884A Expired - Fee Related CN101449255B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN2005800468665A Expired - Fee Related CN101103568B (zh) 2004-11-24 2005-11-23 调节包的传输速率和大小的方法以及传递包的系统
CN2005800469193A Expired - Fee Related CN101103532B (zh) 2004-11-24 2005-11-23 双倍数据速率串行编码器及系统

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN2005800468650A Expired - Fee Related CN101103569B (zh) 2004-11-24 2005-11-23 用于传递数据的数字数据接口装置和方法
CN200580046931.4A Expired - Fee Related CN101103543B (zh) 2004-11-24 2005-11-23 数字数据接口装置
CN2005800468720A Expired - Fee Related CN101444027B (zh) 2004-11-24 2005-11-23 用于实施循环冗余校验的系统和方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN2010105920882A Expired - Fee Related CN102045157B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN2005800471884A Expired - Fee Related CN101449255B (zh) 2004-11-24 2005-11-23 用于更新缓冲器的方法和系统
CN2005800468665A Expired - Fee Related CN101103568B (zh) 2004-11-24 2005-11-23 调节包的传输速率和大小的方法以及传递包的系统
CN2005800469193A Expired - Fee Related CN101103532B (zh) 2004-11-24 2005-11-23 双倍数据速率串行编码器及系统

Country Status (9)

Country Link
EP (5) EP1825350A4 (zh)
JP (9) JP4669008B2 (zh)
KR (3) KR100898078B1 (zh)
CN (8) CN101103569B (zh)
AU (4) AU2005309686B2 (zh)
BR (1) BRPI0518262B1 (zh)
CA (4) CA2588716C (zh)
IL (3) IL183408A0 (zh)
WO (3) WO2006058052A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
BRPI0410885B1 (pt) 2003-06-02 2018-01-30 Qualcomm Incorporated Gerar e implementar um protocolo de sinal e interface para taxas de dados mais altas
EP2363989B1 (en) 2003-08-13 2018-09-19 Qualcomm Incorporated A signal interface for higher data rates
ES2323129T3 (es) 2003-09-10 2009-07-07 Qualcomm Incorporated Interfaz de alta velocidad de datos.
JP2007509533A (ja) 2003-10-15 2007-04-12 クゥアルコム・インコーポレイテッド 高速データレートインタフェース
CA2544030A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
EP2242231A1 (en) 2003-11-12 2010-10-20 Qualcomm Incorporated High data rate interface with improved link control
CA2548412C (en) 2003-12-08 2011-04-19 Qualcomm Incorporated High data rate interface with improved link synchronization
EP2375676B1 (en) 2004-03-10 2013-06-26 Qualcomm Incorporated High data rate interface apparatus and method
MXPA06010647A (es) 2004-03-17 2007-01-17 Qualcomm Inc Metodo y aparato de interfaz de datos de alta velocidad.
ATE518343T1 (de) 2004-06-04 2011-08-15 Qualcomm Inc Schnittstellenvorrichtung und -verfahren für hohe datenraten
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8723705B2 (en) * 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
CA2649646C (en) * 2004-11-24 2013-01-22 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
KR100875839B1 (ko) 2007-04-19 2008-12-24 주식회사 코아로직 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법
US8223796B2 (en) * 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation
US8994877B2 (en) 2008-07-30 2015-03-31 Semiconductor Components Industries, Llc Method and system for synchronizing a flash to an imager
KR101367718B1 (ko) * 2009-06-30 2014-02-26 노키아 코포레이션 이동 기기의 상호운영성을 제공하는 방법 및 장치
US8823719B2 (en) * 2010-05-13 2014-09-02 Mediatek Inc. Graphics processing method applied to a plurality of buffers and graphics processing apparatus thereof
US8488055B2 (en) * 2010-09-30 2013-07-16 Apple Inc. Flash synchronization using image sensor interface timing signal
US9743057B2 (en) 2012-05-31 2017-08-22 Apple Inc. Systems and methods for lens shading correction
US9077943B2 (en) 2012-05-31 2015-07-07 Apple Inc. Local image statistics collection
US9142012B2 (en) 2012-05-31 2015-09-22 Apple Inc. Systems and methods for chroma noise reduction
US9332239B2 (en) 2012-05-31 2016-05-03 Apple Inc. Systems and methods for RGB image processing
US9105078B2 (en) 2012-05-31 2015-08-11 Apple Inc. Systems and methods for local tone mapping
US9025867B2 (en) 2012-05-31 2015-05-05 Apple Inc. Systems and methods for YCC image processing
US9014504B2 (en) 2012-05-31 2015-04-21 Apple Inc. Systems and methods for highlight recovery in an image signal processor
US8953882B2 (en) 2012-05-31 2015-02-10 Apple Inc. Systems and methods for determining noise statistics of image data
US8817120B2 (en) 2012-05-31 2014-08-26 Apple Inc. Systems and methods for collecting fixed pattern noise statistics of image data
US9031319B2 (en) 2012-05-31 2015-05-12 Apple Inc. Systems and methods for luma sharpening
US8917336B2 (en) 2012-05-31 2014-12-23 Apple Inc. Image signal processing involving geometric distortion correction
US11089247B2 (en) 2012-05-31 2021-08-10 Apple Inc. Systems and method for reducing fixed pattern noise in image data
US8872946B2 (en) 2012-05-31 2014-10-28 Apple Inc. Systems and methods for raw image processing
JP2014052552A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052548A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052902A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP2014052551A (ja) 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
JP6199070B2 (ja) 2013-04-26 2017-09-20 シャープ株式会社 メモリ制御装置、および携帯端末
US10129016B2 (en) * 2013-11-18 2018-11-13 Finisar Corporation Data serializer
US9690955B2 (en) * 2014-06-18 2017-06-27 Texas Instruments Incorporated Tunneling messages over an USB to control power delivery
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
DE102017208826A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Eingebettete zyklische Redundanzprüfungswerte
US11288193B2 (en) * 2019-05-06 2022-03-29 Cirrus Logic, Inc. Flexible, non-blocking asynchronous transfer of time-variant atomic data
BR112023004807A2 (pt) * 2020-09-17 2023-04-18 Huawei Tech Co Ltd Método e aparelho de comunicação baseada em circuito inter-integrado
CN113422738B (zh) * 2021-05-18 2023-07-21 上海赫千电子科技有限公司 一种智能主机的mcu通信服务方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US586750A (en) * 1897-07-20 Idshh
US4042783A (en) * 1976-08-11 1977-08-16 International Business Machines Corporation Method and apparatus for byte and frame synchronization on a loop system coupling a CPU channel to bulk storage devices
US4393444A (en) * 1980-11-06 1983-07-12 Rca Corporation Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories
JPS648731A (en) * 1987-06-30 1989-01-12 Sharp Kk Digital parallel/serial converter
US5079693A (en) * 1989-02-28 1992-01-07 Integrated Device Technology, Inc. Bidirectional FIFO buffer having reread and rewrite means
US5111455A (en) * 1990-08-24 1992-05-05 Avantek, Inc. Interleaved time-division multiplexor with phase-compensated frequency doublers
JPH06332664A (ja) * 1993-03-23 1994-12-02 Toshiba Corp 表示制御システム
US5418452A (en) * 1993-03-25 1995-05-23 Fujitsu Limited Apparatus for testing integrated circuits using time division multiplexing
JP3197679B2 (ja) * 1993-04-30 2001-08-13 富士写真フイルム株式会社 写真撮影システムおよび方法
CN1111461A (zh) * 1993-06-30 1995-11-08 世嘉企业股份有限公司 图像处理方法及装置
JPH07115352A (ja) * 1993-10-19 1995-05-02 Ricoh Co Ltd マルチプレクサ
JP3462566B2 (ja) * 1994-04-08 2003-11-05 株式会社ソニー・コンピュータエンタテインメント 画像生成装置
FR2729528A1 (fr) * 1995-01-13 1996-07-19 Suisse Electronique Microtech Circuit de multiplexage
EP0772119A3 (en) * 1995-10-31 1997-12-29 Cirrus Logic, Inc. Automatic graphics operation
JPH09270951A (ja) * 1996-03-29 1997-10-14 Sony Corp 撮像装置
JPH09307457A (ja) * 1996-05-14 1997-11-28 Sony Corp パラレルシリアル変換回路
WO1997048226A1 (fr) * 1996-06-11 1997-12-18 Sony Corporation Dispositif de prise de vues et son unite de commande
EP0840279A3 (en) * 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
DE19733005B4 (de) * 1997-03-12 2007-06-21 Storz Endoskop Gmbh Einrichtung zur zentralen Überwachung und/oder Steuerung wenigstens eines Gerätes
JPH11249987A (ja) * 1998-03-05 1999-09-17 Nec Corp メッセージ処理装置およびその方法ならびにメッセージ処理制御プログラムを格納した記憶媒体
JP3792894B2 (ja) * 1998-05-27 2006-07-05 キヤノン株式会社 固体撮像素子及び固体撮像装置
US6850282B1 (en) * 1998-06-02 2005-02-01 Canon Kabushiki Kaisha Remote control of image sensing apparatus
JP3475081B2 (ja) * 1998-06-03 2003-12-08 三洋電機株式会社 立体映像再生方法
WO2000027079A1 (en) * 1998-10-30 2000-05-11 Broadcom Corporation Internet gigabit ethernet transmitter architecture
JP3557975B2 (ja) * 1998-12-14 2004-08-25 セイコーエプソン株式会社 信号切り替え回路及び信号切り替え方法
US6252526B1 (en) * 1998-12-14 2001-06-26 Seiko Epson Corporation Circuit and method for fast parallel data strobe encoding
EP1232604B1 (en) * 1999-11-16 2003-10-15 Broadcom Corporation Method and network switch with data serialization using hazard-free multilevel glitchless multiplexing
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
JP2001320280A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 並列−直列変換回路
US6760722B1 (en) * 2000-05-16 2004-07-06 International Business Machines Corporation Computer implemented automated remote support
US6529993B1 (en) * 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
GB2399264B (en) * 2000-12-06 2005-02-09 Fujitsu Ltd Processing high-speed digital signals
JP2004531916A (ja) * 2000-12-15 2004-10-14 クゥアルコム・インコーポレイテッド 通信プロトコルの発生と実施および高いデータレート信号転送のためのインターフェース
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
JP2002359774A (ja) * 2001-03-30 2002-12-13 Fuji Photo Film Co Ltd 電子カメラ
WO2002098112A2 (en) * 2001-05-29 2002-12-05 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
KR100408525B1 (ko) * 2001-10-31 2003-12-06 삼성전자주식회사 네트워크에 적응적인 실시간 멀티미디어 스트리밍 시스템및 방법
US6891545B2 (en) * 2001-11-20 2005-05-10 Koninklijke Philips Electronics N.V. Color burst queue for a shared memory controller in a color sequential display system
TWI235917B (en) * 2002-04-15 2005-07-11 Via Tech Inc High speed data transmitter and transmission method thereof
US6886067B2 (en) * 2002-05-23 2005-04-26 Seiko Epson Corporation 32 Bit generic asynchronous bus interface using read/write strobe byte enables
JP2003098583A (ja) * 2002-06-10 2003-04-03 Nikon Corp 書換え可能なメモリを使用するカメラ
KR100469427B1 (ko) * 2002-06-24 2005-02-02 엘지전자 주식회사 이동통신 시스템의 동영상 재생 방법
AU2003272468A1 (en) * 2002-09-13 2004-04-30 Digimarc Id Systems, Llc Enhanced shadow reduction system and related techniques for digital image capture
JP3642332B2 (ja) * 2002-12-20 2005-04-27 松下電器産業株式会社 折り畳み式携帯電話装置
JP4119764B2 (ja) * 2003-02-13 2008-07-16 京セラ株式会社 カメラ付き携帯端末
JP2004252102A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 画像表示装置、画像表示方法および画像表示プログラム
JP4112414B2 (ja) * 2003-03-28 2008-07-02 京セラ株式会社 携帯端末装置
JP2004309623A (ja) * 2003-04-03 2004-11-04 Konica Minolta Opto Inc 撮像装置及び携帯端末並びに撮像装置製造方法
US7477604B2 (en) * 2003-05-14 2009-01-13 Ntt Docomo, Inc. Packet communications system
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US7315265B2 (en) * 2004-11-24 2008-01-01 Qualcomm Incorporated Double data rate serial encoder

Also Published As

Publication number Publication date
KR100898078B1 (ko) 2009-05-18
WO2006058051A3 (en) 2008-10-30
CA2671560A1 (en) 2006-06-01
CN101449255A (zh) 2009-06-03
EP1815626A2 (en) 2007-08-08
WO2006058051A2 (en) 2006-06-01
CN102045157B (zh) 2013-08-21
EP1815625A2 (en) 2007-08-08
EP1825350A4 (en) 2011-03-23
CA2588716C (en) 2010-05-18
CN101103532B (zh) 2012-03-28
WO2006058053A3 (en) 2007-02-22
CN101103568B (zh) 2012-05-30
JP5059936B2 (ja) 2012-10-31
CN101103569A (zh) 2008-01-09
WO2006058053A9 (en) 2006-08-10
CA2588715C (en) 2011-12-13
CA2588702C (en) 2012-01-03
AU2010200617A1 (en) 2010-03-11
CN101449255B (zh) 2011-08-31
JP4669008B2 (ja) 2011-04-13
AU2005309687B2 (en) 2009-11-19
EP1815625A4 (en) 2010-12-29
IL183412A0 (en) 2008-04-13
CN101103569B (zh) 2012-05-23
AU2005309686B2 (en) 2010-07-01
CN101444027B (zh) 2013-03-20
EP1815625B1 (en) 2016-07-20
CN101103543A (zh) 2008-01-09
IL183408A0 (en) 2007-09-20
BRPI0518262A2 (pt) 2008-11-11
JP2012165388A (ja) 2012-08-30
EP1815626B1 (en) 2018-09-12
JP5485009B2 (ja) 2014-05-07
CN101103532A (zh) 2008-01-09
CA2588715A1 (en) 2006-06-01
EP1815626A4 (en) 2011-09-21
CN101444027A (zh) 2009-05-27
KR20070086396A (ko) 2007-08-27
CA2588716A1 (en) 2006-06-01
AU2010202381A1 (en) 2010-07-01
CN101103326B (zh) 2012-02-15
JP5166617B2 (ja) 2013-03-21
JP2008522285A (ja) 2008-06-26
AU2005309687A1 (en) 2006-06-01
KR20070086399A (ko) 2007-08-27
KR20070086398A (ko) 2007-08-27
JP2011041290A (ja) 2011-02-24
WO2006058053A2 (en) 2006-06-01
JP2013153487A (ja) 2013-08-08
EP1825350A2 (en) 2007-08-29
CN101103568A (zh) 2008-01-09
EP2503719A3 (en) 2012-10-24
WO2006058052A3 (en) 2007-07-26
CN101103543B (zh) 2016-01-20
KR100910073B1 (ko) 2009-07-30
AU2005309686A1 (en) 2006-06-01
JP4960253B2 (ja) 2012-06-27
IL183402A0 (en) 2007-09-20
JP2010273338A (ja) 2010-12-02
EP2479920A2 (en) 2012-07-25
JP2008522496A (ja) 2008-06-26
JP2008522495A (ja) 2008-06-26
JP2011109683A (ja) 2011-06-02
CN102045157A (zh) 2011-05-04
EP2479920A3 (en) 2012-09-05
JP2010259079A (ja) 2010-11-11
BRPI0518262B1 (pt) 2018-05-08
EP2503719A2 (en) 2012-09-26
KR100908148B1 (ko) 2009-07-16
JP5044004B2 (ja) 2012-10-10
CA2588702A1 (en) 2006-06-01
WO2006058052A2 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN101103326B (zh) 用于在通信链路上同步执行命令的方法
US20060161691A1 (en) Methods and systems for synchronous execution of commands across a communication link
KR100930270B1 (ko) 디지털 데이터 인터페이스 디바이스 메시지 포맷을 가지는 메시지 데이터가 저장된 컴퓨터-판독가능한 매체 및 그 디지털 데이터 인터페이스 디바이스
US8539119B2 (en) Methods and apparatus for exchanging messages having a digital data interface device message format
US8692838B2 (en) Methods and systems for updating a buffer
TWI386807B (zh) 數位資料介面裝置訊息格式
TWI376114B (en) Methods and systems for synchronous execution of commands across a communication link
CN215814592U (zh) 一种使用近场通信的儿童教学语音笔
EP4236301A1 (en) Frame rate switching method and apparatus
AU2005309522B8 (en) Digital data interface device message format
MX2007006186A (en) Digital data interface device message format
MX2007006187A (en) Double data rate serial encoder

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1111242

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1111242

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20201123

CF01 Termination of patent right due to non-payment of annual fee