JP2013125068A - 液晶表示装置 - Google Patents

Abstract

【課題】画素内での電界分布を均一にすることにより、表示モード効率を向上させることが可能な液晶表示装置を提供することである。
【解決手段】
第１基板の液晶側面から液晶層側に突出する第１構造体に、少なくともその一部が重畳されてなる一対の壁状の第１電極と、前記一対の第１電極に挟まれる画素表示領域に形成され、前記第１電極の延在方向に沿って形成される第２電極と、を備え、前記第１電極は、前記第１基板の法線方向に壁状に突出し、前記画素の長手方向に延在してなる壁状電極と、前記壁状電極の前記第１基板側の辺縁部から当該第１基板の面内方向に沿い延在され、その端部が前記第２電極の近傍まで延在されてなる平面電極とからなり、少なくとも前記平面電極と前記第２電極との何れか一方が、前記画素表示領域を覆う液晶表示装置である。
【選択図】 図２

Description

本発明は、液晶表示装置に係わり、特に、基板面に平行な電界を印加する横電界方式の液晶表示装置に関する。

横電界方式又はＩＰＳ（In-Plane Switching）方式と称される液晶表示装置は、液晶分子をパネル面に水平に配向させ、パネル面と平行な電界（横電界）を印加して液晶分子を水平面内で９０度回転させる液晶表示装置である。この横電界方式の液晶表示装置は、映像信号線（ドレイン線）や走査信号線（ゲート線）及び薄膜トランジスタや画素電極等が形成される第1基板側に共通電極も形成され、画素電極と共通電極とに印加する電圧差で生じる第1基板の面内方向の電界により液晶層を駆動する。この構成からなる横電界方式の液晶表示装置では、例えば、透明導電膜で形成される面状の共通電極の上層に絶縁膜を介して線状の画素電極が重畳して配置される構成となっている。このために、線状電極の上層や隣接する線状電極との中間部分等では第１基板の法線方向の電界が生じるために、液晶分子がパネル面と水平にならずに傾斜してしまい、表示モード効率が低下してしまうことが知られている。

近年、液晶表示装置の性能が向上しており、３〜４インチサイズの中小型の液晶表示装置においても８００×４８０画素のＷＶＧＡ表示が可能な製品が要望されている。しかしながら、ＷＶＧＡ表示が可能な中小型の液晶表示パネルでは、限られた表示領域内に複数の表示画素（以下、画素と記す。）を形成する必要があるために、１つの画素幅が３０μｍ程度となる。このために、さらなる開口率の向上や表示モード効率の向上が要望されている。

この表示モード効率を向上させた液晶表示装置として、例えば、特許文献１に記載の液晶表示装置がある。この特許文献１に記載の液晶表示装置では、画素領域の両端に対となる電極を形成し、一方の電極（画素電極，ソース電極）に映像信号を供給し、他方の電極（共通電極）に基準となる共通信号を供給することにより、液晶表示パネルの主面と平行な電界（いわゆる横電界）を生じさせ、液晶分子を駆動する構成となっている。特に、特許文献１に記載の液晶表示装置は、画素電極及び共通電極が第１基板の主面から第２基板に向かって突出して形成される共に、その延在方向が第１基板の主面に対して垂直となるように形成される壁状の電極形状となっている。このような構成とすることにより、特許文献１の液晶表示装置では、第１基板に近い領域から遠い領域（第２基板に近い領域）においても、電気力線の密度が同じとなるようにして、表示モード効率を向上させる構成となっている。

特開平６−２１４２４４号公報

しかしながら、特許文献１に記載の液晶表示装置では、画素境界に配置した壁電極と壁電極間に配置した一対の共通電極(以下、擬似壁電極とする)との間に電極が存在しない領域が形成されることとなる。すなわち、画素境界部分には隣接画素のそれぞれに対応した２つの壁電極（例えば、共通電極）が並設される構成となるので、この画素境界に形成される２つの壁電極間には他の電極が形成されないこととなる。

このために、ゲート線やドレイン線等の信号配線電位や隣接画素の電位などの画素周辺電位の影響によって液晶が動き、黒透過率が増大してしまうという問題があった。また、壁電極の下層に保持容量電極を配置した場合、保持容量を形成する電極（以下、保持容量電極と記す）の電位の影響、及び信号配線電位及び隣接画素の電位の画素周辺電位によって白透過率が低下してしまうという問題があった。さらには、壁電極の形成に際して、リソグラフィー技術を用いてマスク露光などで壁電極のパターニングを行う場合、壁電極の基材となる凸状の絶縁体を形成した後に、該絶縁体の側面に導電膜を形成する構成となるが、凸状の絶縁体の形成と導電膜の形成とにおいては、所定量の層間ずれが生じることとなるので、凸状の絶縁体の側面に安定して電極（壁電極）を形成するためには層間ずれの影響を小さくする必要があり、その解決方法が切望されている。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、画素内での電界分布を均一にすることにより、表示モード効率を向上させることが可能な液晶表示装置を提供することにある。

（１）前記課題を解決すべく、本願発明の液晶表示装置は、液晶層を介して対向配置される第１基板と第２基板とを有し、前記第１基板はＹ方向に延在しＸ方向に並設される映像信号線と、Ｘ方向に延在しＹ方向に並設される走査信号線とを有し、前記映像信号線と前記走査信号線とで囲まれる画素の領域がマトリクス状に形成される液晶表示装置であって、
前記画素の対向する長手方向の辺縁部に沿って形成され、前記第１基板の液晶側面から前記液晶層側に突出する第１構造体に、少なくともその一部が重畳されてなる一対の壁状の第１電極と、
前記一対の第１電極に挟まれる画素表示領域に形成され、前記第１電極の延在方向に沿って形成される第２電極と、を備え、
前記第１電極は、前記構造体の側壁面に形成され、前記第１基板の法線方向に壁状に突出し、前記画素の長手方向に延在してなる壁状電極と、
前記壁状電極の前記第１基板側の辺縁部から当該第１基板の面内方向に沿い延在され、その端部が前記第２電極の近傍まで延在されてなる平面電極とからなり、
少なくとも前記平面電極と前記第２電極との何れか一方が、前記画素表示領域を覆う液晶表示装置である。

本発明によれば、画素内での電界分布を均一にすることにより、表示モード効率を向上させることができる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の液晶表示装置の全体構成を説明するための平面図である。 本発明の実施形態１の液晶表装置における画素構成を説明するための断面図である。 本発明の実施形態１の液晶表示装置における画素構成を説明するための１画素分の平面図である。 本発明の実施形態１の液晶表示装置における黒表示時の電界分布を説明するための図である。 本発明の実施形態１の液晶表示装置における白表示時の電界分布を説明するための図である。 本発明の実施形態１の液晶表示装置における電圧と表示モード効率との関係を説明するための図である。 本発明の実施形態１の液晶表示装置における平面電極の長さと表示モード効率との関係を説明するための図である。 本発明の実施形態１の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態２の液晶表示装置の概略構成を説明するための断面図である。 本発明の実施形態２の他の液晶表示装置の概略構成を説明するための断面図である。 本発明の実施形態３の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態４の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態４の液晶表示装置における電気力線の分布を示した図である。 本発明の実施形態５の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態６の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態６の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態７の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態７の液晶表示装置における壁画素電極部分の拡大図である。 本発明の実施形態７の液晶表示装置における画素電圧と表示モード効率との計測結果を説明するための図である。 本発明の実施形態７の他の液晶表示装置における画素構成を説明するための断面図である。

以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、Ｘ，Ｙ，ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。

〈実施形態１〉
図１は本発明の実施形態１の液晶表示装置の全体構成を説明するための平面図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成を説明する。なお、本願明細中においては、カラーフィルタＣＦや偏光板などによる吸収の影響や開口率の影響を除いた透過率を表示モード効率とする。従って、バックライトユニット側の偏光板から出射した直線偏光の振動方向が表示面側の偏光板に入射する際に、９０度回転している場合の表示モード効率は１００％となる。

図１に示すように、実施形態１の液晶表示装置は、画素電極ＰＸや薄膜トランジスタＴＦＴ等が形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置されカラーフィルタ等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される液晶層とで構成される液晶表示パネルＰＮＬを有する。また、液晶表示パネルＰＮＬと光源となる図示しないバックライトユニット（バックライト装置）とを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。ただし、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。

また、第２基板ＳＵＢ２は第１基板ＳＵＢ１よりも小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部を露出させるようになっている。この第１基板ＳＵＢ１の辺部には、半導体チップで構成される駆動回路ＤＲが搭載されている。この駆動回路ＤＲは、表示領域ＡＲに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記すことがある。また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。

実施形態１の液晶表示装置では、第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設され、駆動回路ＤＲからの走査信号が供給される走査信号線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設され、駆動回路ＤＲからの映像信号（階調信号）が供給される映像信号線（ドレイン線）ＤＬが形成されている。隣接する２本のドレイン線ＤＬと隣接する２本のゲート線ＧＬとで囲まれる領域が画素を構成し、複数の画素が、ドレイン線ＤＬ及びゲート線ＧＬに沿って、表示領域ＡＲ内においてマトリックス状に配置されている。

各画素は、例えば、図１中丸印Ａの等価回路図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオン／オフ駆動される薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される壁状の画素電極ＰＸと、コモン線ＣＬを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される壁状の共通電極ＣＴとを備えている。図１中丸印Ａの等価回路図Ａ’においては、画素電極ＰＸ及び共通電極ＣＴを模式的に線状に記しているが、実施形態１の壁画素電極ＰＸ及び壁共通電極ＣＴの構成については、後に詳述する。なお、実施形態１の薄膜トランジスタＴＦＴは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極、壁画素電極ＰＸと接続される側をソース電極と記す。

壁画素電極ＰＸと壁共通電極ＣＴとの間には、第１基板ＳＵＢ１の主面に平行な成分を有する電界が生じ、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、液晶への電界の印加の特異性から横電界方式と称される。また、実施形態１の液晶表示装置においては、液晶に電界が印加されていない場合に光透過率を最小（黒表示）とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。

各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部においてシール材ＳＬを越えてそれぞれ延在され、外部システムからフレキシブルプリント基板ＦＰＣを介して入力される入力信号に基づいて、映像信号や走査信号等の駆動信号を生成する駆動回路ＤＲに接続される。ただし、実施形態１の液晶表示装置では、駆動回路ＤＲを半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に接続させる構成であってもよい。

〈画素の詳細構成〉
図２は本発明の実施形態１の液晶表装置における画素構成を説明するための断面図であり、図３は本発明の実施形態１の液晶表示装置における画素構成を説明するための１画素分の平面図であり、特に、図２は図３に示すＢ−Ｂ’線での断面図である。

ただし、以下の説明では、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の液晶層ＬＣと対向する側の面（液晶表示装置の表示面側及び裏面側）に配置される周知の偏光板、及び液晶層ＬＣの側の面に形成される周知の配向膜は省略する。また、偏光板については、周知の技術を用いて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の液晶層ＬＣの側の面に形成する構成であってもよい。

図２に示すように、実施形態１の画素構成においては、画素のＸ方向に対しては、その両端に配置した壁状構造すなわちＹ方向に延在する壁状の絶縁膜(以下、壁電極絶縁膜と記す) に、その側面（側壁面）を電極で覆うように形成される壁状電極ＰＸ１と、該壁状電極ＰＸ１の基板側の辺縁部から平面方向に伸びた平面電極ＰＸＣを形成する。この壁状電極ＰＸ１と平面電極ＰＸＣが電気的に繋がっているため、壁状電極ＰＸ１と平面電極ＰＸＣを併せて壁画素電極（第１電極））ＰＸが形成される。また、実施形態１においては、平面電極ＰＸＣと液晶層ＬＣとの間には絶縁膜ＰＡＳ２が配置され、画素境界に壁画素電極ＰＸが配置され、一対の壁画素電極ＰＸで１つの画素ＰＸＬが構成されている。この画素を構成する一対の壁画素電極ＰＸ間には一対の電極（共通電極）ＣＴ１，ＣＴ２が配置され、擬似的な壁状の共通電極（以下、擬似壁共通電極と記す）ＣＴが形成される。

本実施形態１では画素両端の壁画素電極ＰＸをソース電極とし、その間に配置される擬似壁共通電極ＣＴをコモン電極とするが、画素両端の壁画素電極ＰＸをコモン電極、擬似壁共通電極ＣＴをソース電極としてもよい。

また、実施形態１の画素構成では、画素境界の壁電極絶縁膜（第１構造体）ＰＡＳ３間には、該壁電極絶縁膜ＰＡＳ３よりも低い壁状構造(以下、擬似壁電極絶縁膜と記す)ＰＡＳ４が形成されている。擬似壁共通電極ＣＴの第１基板ＳＵＢ１側の電極である共通電極（第２電極）ＣＴ１は擬似壁電極絶縁膜（第２構造体）ＰＡＳ４を覆うように形成され、擬似壁電極絶縁膜ＰＡＳ４の基板に接する面から平面方向にコモン電極(共通電極)ＣＴ１が形成される。この共通電極ＣＴ１の内で、擬似壁電極絶縁膜ＰＡＳ４を覆う電極（以下、壁状共通電極と記す）ＣＴＷから延在する平面共通電極（第２平面電極）ＣＴＣと、壁画素電極ＰＸを構成する平面電極ＰＸＣとが層間絶縁膜ＰＡＳ２を介して配置され、保持容量Ｃｓｔが形成される。また、液晶層ＬＣを介して対向配置される第２基板ＳＵＢ２の液晶面側には、遮光層となるブラックマトリクスＢＭ、Ｒ（赤），Ｇ（緑），Ｂ（青）に対応したカラーフィルタＣＦ、共通電極（第３電極）ＣＴ２、及びその上面を覆うオーバーコート層ＯＣが形成されている。

このとき、図３に示すように、実施形態１の画素構成では、１画素分の壁状の画素電極である壁画素電極ＰＸと壁状の共通電極ＣＴ１との位置関係から明らかなように、実施形態１の液晶表示装置における画素ＰＸＬは、画素ＰＸＬの周縁部に沿って形成された壁状の画素電極（壁画素電極）ＰＸと、該壁画素電極ＰＸに囲まれるように形成された壁状の共通電極ＣＴ１とを備える構成となっている。特に、実施形態１の画素構成においては、壁電極絶縁膜ＰＡＳ３と擬似壁電極絶縁膜ＰＡＳ４とに囲まれる領域に、平面電極ＰＸＣと平面共通電極ＣＴＣが絶縁膜ＰＡＳ２を介して対向配置され、当該画素の保持容量Ｃｓｔを形成する構成となっている。

すなわち、図２及び図３から明らかなように、実施形態１の壁画素電極ＰＸを形成する導電膜が画素ＰＸＬの内側方向（共通電極ＣＴ１の方向）に延在して形成される導電膜（平面電極ＰＸＣ）と、壁状の共通電極ＣＴ１を形成する導電膜が画素の短辺方向（図中のＸ方向すなわち画素電極ＰＸの方向）に延在して形成される導電膜（平面共通電極ＣＴＣ）とが、絶縁膜ＰＡＳ２を介して重畳するように配置される。この構成により、平面電極ＰＸＣと平面共通電極ＣＴＣとで、当該画素ＰＸＬの保持容量Ｃｓｔを形成する構成となっている。この保持容量Ｃｓｔを形成する絶縁膜ＰＡＳ２は、例えば、周知の容量性の絶縁膜材料で形成することが可能であり、容量絶縁膜材料で形成することにより、小さい画素面積であっても、電荷の保持に十分な容量の保持容量Ｃｓｔを形成することができる。このように、実施形態１の画素構成では、画素ＰＸＬのバックライト光が通過する領域を用いて保持容量Ｃｓｔを形成する構成としている。その結果、保持容量Ｃｓｔを形成するための平面電極ＰＸＣと平面共通電極ＣＴＣとの面積を大きくすることができるので、画素ＰＸＬの端部等に保持容量Ｃｓｔを形成する場合に比較して、大きな開口率とすることができる。なお、絶縁膜ＰＡＳ２を形成する絶縁膜材料は容量性の材料に限定されることはない。

また、実施形態１の画素ＰＸＬでは、壁状の共通電極ＣＴ１を形成する際に、平面共通電極ＣＴＣを形成すると共に、壁画素電極ＰＸを形成する際に平面電極ＰＸＣを形成する構成となっている。さらには、平面電極ＰＸＣと平面共通電極ＣＴＣとの間に形成される薄膜層である絶縁膜ＰＡＳ２は、壁画素電極ＰＸと共通電極ＣＴ１とを電気的に絶縁するための絶縁膜となるので、実施形態１の画素構成では、保持容量Ｃｓｔを形成するための工程を特別に設けることなく、保持容量Ｃｓｔを形成できる。

また、実施形態１の画素ＰＸＬでは、図３に２点鎖線で示す隣接画素との境界部を跨ぐようにして、第１基板ＳＵＢ１の液晶層ＬＣの側に、図２に示す凸状に形成された壁状構造体となる壁電極絶縁膜ＰＡＳ３が形成されている。さらには、壁画素電極ＰＸの長手方向の絶縁膜ＰＡＳ３から所定距離離間される位置に壁電極絶縁膜ＰＡＳ３よりも液晶層ＬＣの側への突出量すなわち絶縁膜高さが小さく形成される凸状の壁状構造体である擬似壁電極絶縁膜ＰＡＳ４が形成されている。この擬似壁電極絶縁膜ＰＡＳ４の頭頂面及び側壁面には導電膜材料からなる電極が形成されており、共通信号が供給され、共通電極ＣＴ１を形成する構成となっている。

なお、実施形態１の画素構成では、画素領域の辺縁部に形成される壁画素電極ＰＸと、辺縁部に形成される壁画素電極ＰＸに囲まれる領域すなわちバックライト光が透過する領域に形成される共通電極ＣＴ１とが壁状電極を構成している。従って、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に封入される液晶ＬＣに偏りが生じることを防止するために、例えば、画素の短辺側の辺縁部には、凸状の壁電極絶縁膜ＰＡＳ３が形成されずに、壁画素電極ＰＸのみが形成される構成とする。または、画素の短辺側に形成される凸状の壁電極絶縁膜ＰＡＳ３の一部が液晶層ＬＣの側に突出しない構成、すなわち短手方向の辺縁部に形成される壁電極絶縁膜ＰＡＳ３が画素の短手方向の画素幅よりも小さい構成とした場合であっても、液晶ＬＣに偏りが生じることを防止できる。

〈保持容量の詳細説明〉
以下、図２及び図３に基づいて、実施形態１の画素構成における壁画素電極ＰＸ及び共通電極ＣＴ１と、保持容量Ｃｓｔとの構成について詳細に説明する。

図３に示すように、壁画素電極ＰＸの壁状電極ＰＸ１は２点鎖線で示す隣接画素との境界部すなわち画素ＰＸＬの周縁部に沿って当該画素ＰＸＬの領域を囲むようにして形成されている。共通電極ＣＴ１，ＣＴ２は、画素ＰＸＬの長手方向（図中Ｙ方向）に沿って形成されている。特に、実施形態１の液晶表示装置では、２点鎖線で示す画素境界部に凸状に成形された壁電極絶縁膜ＰＡＳ３が形成されており、この構成により画素ＰＸＬの周縁部に沿った段差を形成している。該段差の側壁面すなわち壁電極絶縁膜ＰＡＳ３の側壁面に壁状電極ＰＸ１が形成されると共に、該壁状電極ＰＸ１から連続して第１基板ＳＵＢ１の主面に沿った平面電極ＰＸＣが形成される構成となっており、壁状電極ＰＸ１と平面電極ＰＸＣとにより壁画素電極ＰＸが形成されている。この構成により、第１基板ＳＵＢ１の主面に対して立設（傾斜）される、すなわち第２基板ＳＵＢ２が配置される側に向かって該第１基板ＳＵＢ１の主面に対して立設される壁状電極ＰＸ１を形成し、壁画素電極ＰＸが画素ＰＸＬの周縁部に沿って当該画素ＰＸＬの領域を囲むように配置される構成としている。

なお、壁電極絶縁膜ＰＡＳ３は隣接する画素ＰＸＬとの境界部分に形成されているので、透光性を有する絶縁膜材料に限定されることはなく、例えば遮光性の絶縁膜材料で形成してもよい。一方、擬似壁電極絶縁膜ＰＡＳ４は画素内のバックライト光が透過する領域に形成される構成となっているので、透光性を有する絶縁膜材料で形成することが好ましい。

また、図２から明らかなように、実施形態１の画素構成においては、画素ＰＸＬが形成されてバックライト光が透過する領域には、少なくとも壁画素電極ＰＸと擬似壁共通電極ＣＴとの何れか一方の電極が形成される構成となるので、壁画素電極ＰＸ及び擬似壁共通電極ＣＴとは共にＩＴＯやＡＺＯ等の透明導電膜材料で形成される。

また、実施形態１の画素構成では、図２に示すように、壁電極絶縁膜ＰＡＳ３の共通電極ＣＴ１の側の辺縁部から擬似壁電極絶縁膜ＰＡＳ４の壁画素電極ＰＸに近い側の辺縁部までの長さをｋ、このときの第１基板ＳＵＢ１の面内方向に延在する壁画素電極ＰＸの平面部分である平面電極ＰＸＣの共通電極ＣＴ１方向への延在長さをＬとした場合、平面電極ＰＸＣの延在長さＬは、ｋ／２≦Ｌ≦ｋの範囲となるように形成される。

さらには、壁画素電極ＰＸを形成する電極の内で、壁電極絶縁膜ＰＡＳ３の側壁面に形成される電極である壁状電極ＰＸ１の液晶厚さ方向の高さをｓ、壁電極絶縁膜ＰＡＳ３の高さ（厚さ）をｈとした場合、壁状電極ＰＸ１の高さｓは、０≦ｓ≦ｈの範囲となる。

（画素領域の電界分布）
次に、図４に本発明の実施形態１の液晶表示装置における黒表示時の電界分布を説明するための図、図５に本発明の実施形態１の液晶表示装置における白表示時の電界分布を説明するための図を示し、以下、図４，５に基づいて黒表示時及び白表示時における電界分布について説明する。ただし、図４（ａ）及び図５（ａ）は第１基板ＳＵＢ１側及び第２基板ＳＵＢ２側に共に線状の共通電極のみを設けて擬似壁共通電極ＣＴを形成した場合の電気力線の分布を示し、図４（ｂ）及び図５（ｂ）は実施形態１の構成における電気力線の分布を示す。また、前述するように、実施形態１の液晶表示装置では、ノーマリブラック表示形態で表示を行う構成となっているので、黒表示時には壁画素電極ＰＸと擬似壁共通電極ＣＴとの間には電界が印加されない構成であり、白表示時には最大の電界が印加される構成となる。また、図４及び図５においては、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を省略する。

図４（ａ）（ｂ）においては、図４（ａ）（ｂ）中の中央に示す画素ＰＸＬ１においては黒表示を行い、この黒表示の画素に隣接するＸ方向の各画素ＰＸＬ２においては白表示を行う場合、黒表示の画素ＰＸＬ１では、壁画素電極ＰＸ及び共通電極ＣＴ１，ＣＴ２にはそれぞれ同じ電圧（基準電圧として、例えば、０（ゼロ）Ｖ）が印加されることとなる。一方、白表示を行う画素である隣接画素ＰＸＬ２の画素電極ＰＸには白表示に対応した階調電圧が印加されることとなる。さらには、壁電極絶縁膜ＰＡＳ３の下層すなわち壁電極絶縁膜ＰＡＳ３よりも第１基板ＳＵＢ１側に形成されるドレイン線ＤＬには、所望の階調信号が供給されることとなる。

その結果、図４（ｂ）に示すように、実施形態１の構成では、黒表示を行う画素ＰＸＬ１の共通電極ＣＴ１と隣接画素ＰＸＬ２の壁画素電極ＰＸとの間には、図中に点線で示す電気力線ＥＦ１が生じることとなるが、この電気力線ＥＦ１は第１基板ＳＵＢ１に生じることとなり、黒表示の画素ＰＸＬ１の液晶ＬＣには電界は印加されない構成となる。さらには、黒表示を行う画素ＰＸＬ１の共通電極ＣＴ１とドレイン線ＤＬとの間にも、点線で示す電気力線ＥＦ２が生じることとなるが、この電気力線ＥＦ２も第１基板ＳＵＢ１に生じることとなり、黒表示の画素ＰＸＬ１の液晶ＬＣには電界は印加されない構成となる。

これに対して、図４（ａ）に示すように、第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ線状の共通電極ＣＴ１，ＣＴ２を設け、この線状の共通電極で擬似壁共通電極ＣＴを形成する場合、壁画素電極ＰＸと擬似壁共通電極ＣＴとの間の領域に、電極が存在しない領域が形成される。このために、信号配線及び隣接画素ＰＸＬ２の壁画素電極ＰＸ等の電位から発生した電気力線ＥＦ１，ＥＦ２が当該画素ＰＸＬ１の液晶層ＬＣに入り込むため黒表示モード効率が増大してしまう。

このように、実施形態１の画素構成では、共通電極ＣＴ１を形成する延在部である平面共通電極ＣＴＣが隣接画素ＰＸＬ２からの電界を遮蔽する遮蔽電極として機能することとなる。従って、第１基板ＳＵＢ１の側に配置される共通電極ＣＴ１と、第２基板ＳＵＢ２の側に配置される共通電極ＣＴ２とによって擬似壁電極ＣＴを形成する構成であっても、黒表示時の画素ＰＸＬ１の擬似壁電極ＣＴと、隣接画素ＰＸＬ２やドレイン線ＤＬとの間に生じる電界（電気力線ＥＦ１，ＥＦ２で示す）が液晶層ＬＣに到達することを防止できるので、黒表示時の表示モード効率を低減（向上）させることができる。

すなわち、本発明の実施形態１の画素構成では、壁画素電極ＰＸと擬似壁共通電極ＣＴとの間の領域には、壁画素電極ＰＸを構成する平面電極ＰＸＣもしくは平面共通電極ＣＴＣが必ず存在することから、液晶層ＬＣに影響を及ぼすことがない。従って、実施形態１の画素構成では、近傍の信号配線及び隣接画素ＰＸＬ２などの電位の影響による黒表示モード効率の増大を完全に抑制できる。

また、図５（ａ）（ｂ）に示すように、中央に示す画素ＰＸＬ１においては白表示を行い、この画素ＰＸＬ１に隣接する画素ＰＸＬ２においては黒表示を行う場合、白表示の画素ＰＸＬ１では壁画素電極ＰＸには白表示に対応した階調電圧が印加されることとなる。このとき、共通電極ＣＴ１，ＣＴ２には共に基準電圧が印加されることとなる、共通電極ＣＴ１と共通電極ＣＴ２との間の領域には擬似壁共通電極ＣＴが形成される。

従って、実施形態１の画素構成では、図５（ｂ）に示すように、壁画素電極ＰＸと共通電極ＣＴ１，ＣＴ２との間には、点線で示す電気力線ＥＦ３が生じることとなり、この電気力線ＥＦ３で示す電界に応じて液晶層ＬＣ中の液晶分子が駆動されて白色の画像表示がなされることとなる。このとき、実施形態１の画素構成においては、壁画素電極ＰＸを構成する電極の内で、第１基板ＳＵＢ１の主面に沿って形成される平面電極ＰＸＣからも電気力線ＥＦ３が生じることとなる。従って、共通電極ＣＴ１の近傍においても、壁画素電極ＰＸと擬似壁共通電極ＣＴとの間に電気力線ＥＦ３で示す電界が生じることとなる。

このように、実施形態１の画素構成においては、壁画素電極ＰＸを形成する平面電極ＰＸＣが、当該画素電極ＰＸからの隣接する画素ＰＸＬ２への電界を遮蔽する遮蔽電極となる。従って、第１基板ＳＵＢ１の側に配置される共通電極ＣＴ１と第２基板ＳＵＢ２の側に配置される共通電極ＣＴ２とによって擬似壁電極ＣＴを形成すると共に、該擬似壁共通電極ＣＴを介して一対の画素電極ＰＸを形成する構成であっても、隣接画素や近傍の信号線等からの電界が第１基板ＳＵＢ１側から回り込んで画素ＰＸＬ内の液晶分子に印加されることを防止できる。

すなわち、実施形態１の画素構造では、壁画素電極ＰＸの下端側から延在する平面電極ＰＸＣの他端が擬似壁共通電極ＣＴ近傍まで長く形成されるため、平面電極ＰＸＣから発生した電気力線ＥＦ３はほとんど擬似壁共通電極ＣＴに向かう。従って、本発明を適用すれば、壁画素電極ＰＸと擬似壁共通電極ＣＴ間の電界強度を均一化でき、白表示モード効率が低下することを防止でき、白表示モード効率を向上することができる。

なお、絶縁膜ＰＡＳ２を介して平面電極ＰＸＣの下層に平面共通電極ＣＴＣが形成されているので、平面電極ＰＸＣと平面共通電極ＣＴＣとの間には電界が生じることとなるが、このときの電界は保持容量Ｃｓｔでの電界すなわち絶縁膜ＰＡＳ２に生じる電界となる。従って、この電界は、液晶層ＬＣの液晶分子の駆動に影響を与えない構成となるので、白表示時における表示モード効率に影響を与えるものではない。

このとき、図５（ａ）に示す構成では、平面電極の延在量（突出量）が、壁画素電極ＰＸと共通電極ＣＴ１との間の間隔に比較して非常に小さい構成となっている。従って、この構成からなる壁画素電極ＰＸと擬似壁共通電極ＣＴの構成では、壁画素電極ＰＸから擬似壁共通電極ＣＴに向かう電気力線ＥＦ３と共に、壁画素電極ＰＸから当該画素ＰＸＬ１の近傍に形成される信号線等に至る電気力線ＥＦ４が形成される。このために、図５（ａ）に示す構成では、白表示時における透過率が低下してしまうので、実施形態１の画素構成は図５（ａ）に示す画素構成と比較しても、大幅に表示モード効率（透過率）を向上させることが可能となる。

すなわち、図５（ａ）に示すように、一対の線状の共通電極ＣＴ１，ＣＴ２で擬似壁共通電極ＣＴを形成した場合には、壁画素電極ＰＸを構成する平面電極ＰＸＣと共通電極ＣＴ１を構成するＴＦＴ側電極と間に電極が存在しない領域がある。さらには、図５（ａ）に示す画素構成では、平面電極ＰＸＣの下層には保持容量のための電極ＣＣを形成する必要もあることから、壁画素電極ＰＸから発生した電気力線は擬似壁共通電極ＣＴだけでなく、この保持容量を形成する電極ＣＣにも向かう電気力線も生じることとなる。このため、図５（ａ）に示す画素構造では、電気力線ＥＦ４の密度が壁画素電極ＰＸの近傍で密、擬似壁共通電極ＣＴの近傍で疎になり、電界強度分布が画素内で不均一になることから白表示モード効率が低下してしまう。

以上に説明した、図５（ａ）に示す画素構成では、第１基板ＳＵＢ１の信号配線より上層の絶縁膜（層間絶縁膜）ＰＡＳ１から配向膜ＯＲＩまでの層数が８層になるのに対し、図５（ｂ）に示す実施形態１の画素構成では７層になる。従って、本発明の画素構成（画素構造）は図５に示す画素構成よりも層数を削減しつつ保持容量Ｃｓｔを設けることができ、液晶表示装置の製造コストを大幅に低コスト化できるという格別の効果を得ることができる。

次に、図６に本発明の実施形態１の液晶表示装置における電圧と表示モード効率との関係を説明するための図、図７に本発明の実施形態１の液晶表示装置における平面電極の長さと表示モード効率との関係を説明するための図を示し、以下、図６及び図７に基づいて、実施形態１の液晶表示装置における表示モード効率の向上効果について詳細に説明する。ただし、図６に示す画素構造は、画素幅すなわち画素の短手方向の幅が２９μｍの画素構成において、壁電極高さｓ、壁電極幅、平面電極長さＬがそれぞれ６μｍ、６μｍ、８．５μｍであり、平板形状の平面電極ＰＸＣと液晶層ＬＣとの間の絶縁膜ＰＡＳ５の膜厚は２．６μｍとした。また、図６に示すグラフＧ１は、画素周辺電位の影響が大きいドット反転駆動を想定したワーストケースの電圧を模擬している。具体的には、隣接画素の電位が−５Ｖ、信号配線電位が交互に極性を反転させて±５Ｖとした。

図６に示すグラフＧ１から明らかなように、ドット反転駆動を想定した画素の周辺電位が存在する場合であっても、実施形態１の画素構成における黒表示モード効率は偏光板の直交透過率と同等であり、白表示モード効率は自社先願特許の構造と同等の約９０％を達成できることが明らかである。

この結果から、本発明を適用すれば、画素周辺電位の影響を完全に遮蔽しつつ、基板面と平行な電界で液晶分子を駆動する横電界駆動方式の表示モード効率が約９０％まで向上できることが明らかである。

また、図７に示すグラフＧ２は実施形態１の画素構造における平面電極長さと表示モード効率の関係を示している。ただし、図７に示すグラフＧ２は、画素幅が２９μｍ、壁電極幅が６μｍで形成され、平面電極ＰＸＣの長さＬを変化させた場合における表示モード効率の計測結果である。また、図７では、画素保持電極ＰＸＣの電極長さＬが１０．５μｍの場合に、共通電極ＣＴ１が形成される擬似壁電極絶縁膜ＰＡＳ４に到達する。また、図７に示すグラフＧ２では、保持容量Ｃｓｔを形成する一対の電極の内の他方の電極である平面共通電極ＣＴＣは平面電極ＰＸＣの長さによらず、壁画素電極ＰＸと擬似壁電極ＣＴ間には必ず平面共通電極ＣＴＣが存在する場合における計測結果である。

図７から明らかなように、実施形態１の画素構成においては、壁画素電極ＰＸを形成する壁状電極ＰＸ１の辺縁部からの平面電極ＰＸＣの長さＬが８μｍ以上の領域においては、表示モード効率が９０％程度となる。一方、平面電極ＰＸＣの長さＬが８μｍ以下の領域においては、平面電極ＰＸＣの長さＬが小さくなるに従って表示モード効率も次第に低下する。特に、平面電極ＰＸＣの長さＬが５μｍの場合に、表示モード効率が８０％程度となり、平面電極ＰＸＣの長さＬが８μｍ以上の場合の表示モード効率よりも１０％程度低下することとなる。さらには、平面電極ＰＸＣの長さＬが４．５μｍ程度になると表示モード効率が７７％まで低下することとなる。

平面電極ＰＸＣの長さＬが短くなった場合に表示モード効率が低下するのは、表示面側から見て、平面電極ＰＸＣの長さの減少に応じて平面共通電極ＣＴＣの液晶層ＬＣの側への露出長さが大きくなるので、ソース電極（壁画素電極）である平面電極ＰＸＣと共通電極ＣＴ１である平面共通電極ＣＴＣとの間で電界が集中するために、擬似壁共通電極ＣＴでの電界が非常に弱くなり、その結果として液晶ＬＣが動きにくくなることが原因である。従って、平面電極ＰＸＣの第１基板ＳＵＢ１の側に平面共通電極ＣＴＣが配置される場合、平面電極ＰＸＣは擬似壁共通電極ＣＴを形成する共通電極ＣＴ１の近傍まで長く形成することが有効である。特に、表示モード効率の低下率はなるべく小さい方が好ましく１０％以内であることが望ましいので、実施形態１の構成では、平面電極ＰＸＣの長さは５μｍ以上が好ましい。

以上の結果から、図２に示すように、壁電極絶縁膜ＰＡＳ３の共通電極ＣＴ１の側の辺縁部から擬似壁電極絶縁膜ＰＡＳ４の壁画素電極ＰＸに近い側の辺縁部までの長さｋに対して、表示モード効率の低下率が１０％以内になる平面電極ＰＸＣの長さはｋ／２μｍとなる。従って、第１基板ＳＵＢ１の面内方向に延在する平面電極ＰＸＣの延在長さＬは、ｋ／２≦Ｌ≦ｋの範囲内とすることが望ましい。

以上説明したように、実施形態１の液晶表示装置では、画素領域の長手方向の対向する辺縁部に沿って延在する一対の壁画素電極ＰＸと、この一対の壁画素電極ＰＸとの間に形成され、画素ＰＸＬの長手方向に沿って延在する共通電極ＣＴ１，ＣＴ２とを有し、壁画素電極ＰＸは第１基板ＳＵＢ１から第２基板ＳＵＢ２方向に立設して形成される壁状電極ＰＸ１と、該壁状電極ＰＸ１の第１基板ＳＵＢ１側の辺縁部から第１基板ＳＵＢ１の面内方向に沿い、共通電極ＣＴ１の方向に延在してなる平面電極ＰＸＣとからなり、共通電極ＣＴ１は第１基板ＳＵＢ１の液晶面側に形成され、壁状電極ＰＸ１の延在方向に沿って延在してなる柱状（壁状）の擬似壁電極絶縁膜ＰＡＳ４と、該擬似壁電極絶縁膜ＰＡＳ４の側壁面及び頭頂面を覆うようにしてなる壁状共通電極ＣＴＷと、この壁状共通電極ＣＴＷの第１基板ＳＵＢ１側の辺縁部から第１基板ＳＵＢ１の面内方向に沿い、壁状電極ＰＸ１方向に延在してなる平面共通電極ＣＴＣとからなり、平面電極ＰＸＣと平面共通電極ＣＴＣとが絶縁膜ＰＡＳ２を介して重畳配置され、当該画素ＰＸＬの保持容量Ｃｓｔを形成する構成となっているので、画素領域の辺縁部等に保持容量Ｃｓｔを形成するための電極を別に設けることなく、保持容量Ｃｓｔを形成することができ、画素を形成する薄膜層数を削減することが可能となり、液晶表示装置の製造に要する工程数を削減することができ、液晶表示装置を低コスト化できる。

特に、実施形態１の画素ＰＸＬの構成では、第２基板ＳＵＢ２の側にも、表示面側から見て、壁状共通電極ＣＴＷと重畳する位置に線状の共通電極ＣＴ２を形成すると共に、該共通電極ＣＴ２にも共通信号を供給することにより、壁状共通電極ＣＴＷと線状の共通電極ＣＴ２との間の領域に擬似的な擬似壁共通電極ＣＴを形成する構成としている。また、保持容量Ｃｓｔを形成する平面電極ＰＸＣと平面共通電極ＣＴＣとの内で、平面電極ＰＸＣが液晶層ＬＣに近い側すなわち上層に形成され、平面共通電極ＣＸＣが液晶層ＬＣから遠い側すなわち下層に形成される構成となっている。さらには、画素ＰＸＬの領域の内で、バックライト光が透過する領域内には、少なくとも平面電極ＰＸＣと平面共通電極ＣＴＣとの何れか一方の平面電極が配置されているので、ドレイン線ＤＬ等の信号配線電位や隣接画素電位などの画素周辺電位を完全に遮蔽しつつ表示モード効率約90％を実現できる。このように、画素周辺電位の影響を抑制できるので、液晶パネルのコントラスト比の低下を抑制しつつ、表示モード効率を向上できる。

すなわち、画素周辺電位の影響による黒表示モード効率の増大、及び白表示モード効率の低下を抑制できるという効果が得られる。

また、以上に説明した実施形態１の液晶表示装置では、第２基板ＳＵＢ２の液晶層ＬＣの側にも線状の共通電極ＣＴ２を形成して、液晶層ＬＣを介して第１基板ＳＵＢ１の側に形成した共通電極ＣＴ１との間の領域に同一の電界となる擬似的な壁電極（擬似壁共通電極ＣＴ）を形成する構成としたが、本願発明はこの構成に限定されることはない。例えば、図８に示すように、第１基板ＳＵＢ１の側のみに壁画素電極ＰＸと共通電極ＣＴ１とを形成する構成であってもよい。

図８に示す本発明の実施形態１の他の液晶表示装置では、第２基板ＳＵＢ２に共通電極ＣＴ２を形成しない以外の構成は図２に示す実施形態１の液晶表示装置における画素構成と同じ構成となっている。すなわち、実施形態１の他の画素構成では、第１基板ＳＵＢ１の液晶層ＬＣの側に形成される壁画素電極ＰＸは、当該壁画素電極ＰＸから共通電極ＣＴ１の形成方向に延在される画素保持電極ＰＸＣを備える構成となっている。一方、共通電極ＣＴ１においても、当該共通電極ＣＴ１から壁画素電極ＰＸの形成方向に延在される平面共通電極ＣＴＣを備える構成である。このとき、平面共通電極ＣＴＣは平面電極ＰＸＣよりも第１基板ＳＵＢ１に近い層すなわち液晶層ＬＣよりも遠い層に形成される構成となっているので、前述する実施形態１の液晶表示装置と同様に、黒表示時での表示モード効率を低下（向上）させると共に、白表示時の表示モード効率を増加（向上）させることができる。

〈実施形態２〉
図９は本発明の実施形態２の液晶表示装置の概略構成を説明するための断面図であり、図９に示す断面図は実施形態１の図２に示す断面図に対応した断面図となっている。ただし、実施形態２の液晶表示装置は、保持容量Ｃｓｔの形成位置が異なるのみで、他の構成は実施形態１と同様の構成となる。従って、以下の説明では、保持容量Ｃｓｔを形成する一対の電極について詳細に説明する。

図９に示すように、実施形態２の液晶表示装置における画素構成では、壁画素電極ＰＸが形成される柱状形状に形成される壁電極絶縁膜ＰＡＳ３に電極（第２壁状電極）ＣＴ５を形成することによって、保持容量Ｃｓｔを形成している。

すなわち、実施形態２の擬似壁電極ＣＴを形成する共通電極ＣＴ１は図中のＹ方向に延在する擬似壁電極絶縁膜ＰＡＳ４の側壁面及び頭頂面を覆うようにして形成される壁状共通電極ＣＴＷと、該壁状共通電極ＣＴＷの辺縁部から第１基板ＳＵＢ１の面内方向に沿って所定量だけ壁画素電極ＰＸの形成方向に延在する平面電極（延在部）ＣＴＤとから形成される。このとき、実施形態２の画素構成では、画素内のバックライト光の透過領域（画素表示領域）には保持容量Ｃｓｔが形成されない構成となっているので、平面電極ＣＴＤの延在量はこの透過領域を覆わない構成となっている。

一方、画素の境界部分には少なくともＹ方向に延在する壁電極絶縁膜ＰＡＳ３が形成されおり、該壁電極絶縁膜ＰＡＳ３の側壁面及び頭頂面を覆うようして導電膜（保持容量電極）ＣＴ５が形成されている。該保持容量電極ＣＴ５は、その辺縁部から第１基板ＳＵＢ１の面内方向に沿って延在する延在部分を有する構成となっている。この第３保持電極ＣＴ５は図示しない共通信号線ＣＬと電気的に接続されており、共通電極ＣＴ１，ＣＴ２と同電位に保持される構成となっている。この実施形態２の保持容量電極ＣＴ５は、共通電極ＣＴ１と同層に形成され、実施形態１と同様に工程数を削減することを可能としているが、同層に限定されることはない。

また、保持容量電極ＣＴ５の上層にはその表面を覆う絶縁膜ＰＡＳ２が形成されており、該絶縁膜ＰＡＳ２は共通電極ＣＴ１の上面をも覆う構成となっており、該壁電極絶縁膜ＰＡＳ３の上面に壁画素電極ＰＸが形成されている。このとき、壁画素電極ＰＸの形成領域においては、壁電極絶縁膜ＰＡＳ３の側壁面形状及び頭頂面形状に沿って保持容量電極ＣＴ５及び絶縁膜ＰＡＳ２が形成されている。従って、実施形態２の壁画素電極ＰＸも第２基板ＳＵＢ２の側に突出すると共に、Ｘ方向に延在する壁状電極ＰＸ１と、第１基板ＳＵＢ１の面内方向に延在する平面電極ＰＸＣとが形成される。すなわち、壁画素電極ＰＸは実施形態１と同様の構成となっており、隣接画素との境界部分に形成される壁状電極ＰＸ１と、該壁状電極ＰＸ１の第１基板ＳＵＢ１側の辺縁部から当該第１基板ＳＵＢ１の面内方向に延在する平面電極ＰＸＣとから構成される。

図９から明らかなように、絶縁膜ＰＡＳ２を介して対向配置される壁状電極ＰＸ１と保持容量電極ＣＴ５とによって、保持容量Ｃｓｔが形成される構成となっている。このとき、壁状電極ＰＸ１の第１基板ＳＵＢ１側の辺縁部から延在する平面電極ＰＸＣも、その端部においては共通電極ＣＴ１を形成する平面電極の一部、及び保持容量電極ＣＴ５の辺縁部から第１基板ＳＵＢ１の面内方向に延在する延在部分と重畳する構成となっているので、この重畳部分においては保持容量Ｃｓｔの一部を形成する。

この構成からなる実施形態２の画素構成においても、壁画素電極ＰＸを形成する平面電極ＰＸＣと共通電極ＣＴ１の延在部分ＣＴＤとの少なくとも一方の導電膜が画素領域内のバックライト光の透過領域を覆う構成となっている。さらには、保持容量Ｃｓｔを形成する一方の電極が平面電極ＰＸＣとなり、他方の電極が平面電極ＰＸＣよりも下層側すなわち第１基板ＳＵＢ１の側に形成される構成となっているので、実施形態１と同様の効果を得ることができる。

ただし、実施形態２の画素構成においては、少なくともＸ方向に隣接する画素との境界部分に全て導電膜を形成する構成としたが、これに限定されることはない。例えば、図１０に示すように、Ｘ方向に隣接する画素との間の領域の内で、何れか一方に保持容量電極ＣＴ５となる導電膜を形成する構成であってもよい。例えば、通常の液晶表示装置では、表示に有効な画素数は偶数個であることが一般的となるので、例えば、Ｘ方向に配置される画素の内で、第１列目の画素と第２列目の画素との境界領域には保持容量電極ＣＴ５を形成し、第２列目の画素と第３列目の画素との境界領域には保持容量電極ＣＴ５を形成しない等のように、保持容量電極ＣＴ５が形成される境界領域と、形成されない境界領域とが交互に配置される構成であってもよい。

この構成においても、壁画素電極ＰＸから延在される平面電極ＰＸＣは形成される構成となっているので、前述する効果を得ることが可能である。

〈実施形態３〉
図１１は本発明の実施形態３の液晶表示装置における画素構成を説明するための断面図であり、図１１に示す断面図は実施形態１の図２に相当する断面図となっている。ただし、実施形態３の液晶表示装置は、保持容量Ｃｓｔの形成するための一方の電極の形成位置が異なるのみで、他の構成は実施形態１と同様の構成となる。従って、以下の説明では、保持容量Ｃｓｔを形成する一対の電極について詳細に説明する。

図１０に示すように、実施形態３の画素構成では、バックライト光が透過する領域と共に、壁画素電極ＰＸが形成される領域にも保持容量Ｃｓｔを構成する電極ＣＴＥを形成することによって、保持容量Ｃｓｔを形成している。

すなわち、実施形態３の共通電極ＣＴ１を形成する導電膜（透明導電膜）ＣＴＥは、絶縁膜ＰＡＳ１の上面、及び該絶縁膜ＰＡＳ１の上面に形成される壁電極絶縁膜ＰＡＳ３及び擬似壁電極絶縁膜ＰＡＳ４を覆うようにして形成されている。すなわち、少なくとも第１基板ＳＵＢ１の表示領域内の上面を覆うような形状となっている。

この導電膜ＣＴＥの上層には、絶縁膜ＰＡＳ２が当該導電膜ＣＴＥを覆うようにして形成され、その上面に壁画素電極ＰＸが形成されている。このとき、該壁画素電極ＰＸの構成は、実施形態１と同様の構成となる。

このとき、実施形態３の共通電極ＣＴ１の構成においては、実施形態１の共通電極ＣＴ１の構成と同様に、擬似壁電極絶縁膜ＰＡＳ４の側壁面及び頭頂面を覆うようにして導電膜ＣＴＥが配置されると共に、この導電膜ＣＴＥが画素保持電極ＰＸＣと絶縁膜ＰＡＳ２を介して対向配置される構成となっている。また、実施形態３の画素構成においては、壁画素電極ＰＸが形成される領域においても、実施形態２の液晶表示装置と同様にして、導電膜ＣＴＥが絶縁膜ＰＡＳ２を介して、壁画素電極ＰＸを形成する壁状電極（側壁面電極）ＰＸ１と対向配置されている。その結果、実施形態３の保持容量Ｃｓｔでは、画素の形成領域のほぼ全量域で保持容量が形成される構成となるので、実施形態１と同様の効果を得ることができる。

ただし、液晶層と並列に接続される保持容量Ｃｓｔを形成する保持容量用の電極の面積が大きくなりすぎると保持容量Ｃｓｔに多くの電荷が溜まることになるため、薄膜トランジスタＴＦＴを介した画素電極ＰＸへの映像信号の書き込みができなくなる場合がある。従って、所望の保持容量Ｃｓｔを実現するためには、保持容量用の電極の面積を適宜選択する必要がある。

〈実施形態４〉
図１２は本発明の実施形態４の液晶表示装置における画素構成を説明するための断面図であり、図１２に示す断面図は実施形態１の図２に相当する断面図となっている。ただし、実施形態４の液晶表示装置は、保持容量Ｃｓｔの形成するための一方の電極の形成位置が異なるのみで、他の構成は実施形態１と同様の構成となる。従って、以下の説明では、保持容量Ｃｓｔを形成する一対の電極について詳細に説明する。

図１２に示すように、実施形態４の液晶表示装置では、壁画素電極ＰＸを形成する平面電極ＰＸＣの他端が、壁状の共通電極ＣＴ１の上層に形成され、該共通電極ＣＴ１を覆うように形成される絶縁膜ＰＡＳ２に到達する構成となっている。また、実施形態４の画素構成においては、図１２中の丸印Ｃの拡大図Ｃ’に示すように、擬似壁電極絶縁膜ＰＡＳ４の側壁面に沿って画素保持電極ＰＸＣの端部が液晶層ＬＣの側すなわち第２基板ＳＵＢ２の側に突出（延在）するように形成され、壁状の電極となる第２壁状電極ＰＸ２を形成している。すなわち、実施形態４の画素構成においては、壁状の電極を形成するための壁電極絶縁膜ＰＡＳ３及び擬似壁電極絶縁膜ＰＡＳ４の側壁面に沿った壁状電極ＰＸ１，ＰＸ２を備えると共に、共通電極ＣＴ１は擬似壁電極絶縁膜ＰＡＳ４の頭頂面に形成される部分のみが、液晶層ＬＣの側すなわち第２基板ＳＵＢ２の側に露出される構成となっている。

次に、図１３に本発明の実施形態４の液晶表示装置における電気力線の分布を示した図を示し、以下、図１３に基づいて、実施形態４の画素構成における液晶層ＬＣでの電界分布について説明する。ただし、図１３（ａ）は実施形態１に示す図５（ａ）に対応する図であり、図１３（ｂ）は実施形態４の画素構成における白表示時における電気力線の分布を示す図である。

図１３（ｂ）に示すように、実施形態４の画素構成では、共通電極ＣＴ１を形成する擬似壁電極絶縁膜ＰＡＳ４の頭頂面に形成される部分を除く他の部分では、絶縁膜ＰＡＳ２を介して壁画素電極ＰＸを形成する導電膜と対向配置される構成となっている。すなわち、実施形態４の画素構成では、擬似壁電極絶縁膜ＰＡＳ４の頭頂面に形成される共通電極ＣＴ１の部分のみが壁画素電極ＰＸを形成する平面電極ＰＸＣよりも液晶層ＬＣの側に露出され、他の電極部分は平面電極ＰＸＣよりも第１基板ＳＵＢ１の側に配置されることとなる。従って、実施形態４の画素構成では、図１３（ｂ）に示すように、第２壁状電極ＰＸ２は薄い層間絶縁膜である絶縁膜ＰＡＳ２から膜厚分だけ離れて共通電極ＣＴ１が配置されることとなるので、第２壁状電極ＰＸ２と共通電極ＣＴ１との間には非常に密な電気力線ＥＦ５が生じ、その結果として、第２壁状電極ＰＸ２と共通電極ＣＴ１との間に強い電界を得ることができる。この強い電界によって、擬似壁共通電極ＣＴ上の液晶ＬＣが動きやすくなることから、実施形態４の画素構成は図１３（ａ）に示す画素構成よりも高い表示モード効率を得ることができることとなる。ただし、第２壁状電極ＰＸ２の一端側である画素保持電極ＰＸＣから他端側である液晶層ＬＣの側までの高さを第２壁状電極ＰＸ２の高さをｓ１、擬似壁共通電極ＣＴ１が形成される擬似壁電極絶縁膜ＰＡＳ４の高さをｈ１とした場合、第２壁状電極ＰＸ２の高さｓ１は、０≦ｓ１＜ｈ１の範囲とすることが望ましい。また、第２壁状電極ＰＸ２の下層に絶縁膜ＰＡＳ２を介して共通電極ＣＴ１が形成される構成となっているので、絶縁膜ＰＡＳ２の膜厚すなわち第２壁状電極ＰＸ２と共通電極ＣＴ１との層間を薄くすることで、２つの電極間には強い電界を生じさせることができる。

すなわち、図１３（ａ）に示す一対の線状の共通電極ＣＴ１，ＣＴ２で擬似壁共通電極ＣＴを形成する場合には、第１基板ＳＵＢ１の側に形成される共通電極ＣＴ１の近傍においては、電気力線ＥＦ３の分布が疎となる。これに対して、実施形態４の画素構成では、壁画素電極ＰＸから共通電極ＣＴ１に至る電気力線ＥＦ５の内で、共通電極ＣＴ１の近傍の電気力線であっても、第１基板ＳＵＢ１の面内とほぼ平行に液晶層ＬＣを通過した後に、共通電極ＣＴ１に至る電気力線を多く形成できる。従って、共通電極ＣＴ１の近傍における第１基板ＳＵＢ１の面内方向の電界を強くすることができるので、擬似壁共通電極ＣＴが形成される領域である共通電極ＣＴ１上の領域においても液晶分子を駆動することが可能となり、さらに表示モード効率を向上させることができるという格別の効果を得ることができる。

さらには、実施形態４の液晶表示装置においても、実施形態１と同様に、壁状電極ＰＸ１から延在する平面電極ＰＸＣを備えると共に、平面共通電極ＣＴＣを備える構成となっているので、実施形態１と同様の効果を得ることができる。

〈実施形態５〉
図１４は本発明の実施形態５の液晶表示装置における画素構成を説明するための断面図であり、実施形態５の画素構成は実施形態４に示す液晶表示装置と平面電極ＰＸＣが形成される領域と、平面共通電極ＣＴＣが形成される領域との液晶層ＬＣの厚さが異なるのみで、他の構成は実施形態４と同様の構成となる。従って、以下の説明では、液晶層ＬＣの厚さについて詳細に説明する。

実施形態４の液晶表示装置と同様に、実施形態５の液晶表示装置においても、壁画素電極ＰＸの共通電極ＣＴ１側にも液晶層ＬＣの厚さ方向（Ｚ方向）に延在する側壁面電極ＰＸ２が形成される構成となっている。この構成からなる液晶表示装置では、第２壁状電極ＰＸ２と共通電極ＣＴ１とが非常に近接して配置される構成となっているので、壁画素電極ＰＸの内においても、第２壁状電極ＰＸ２と共通電極ＣＴ１との間における電界が大きくなる。すなわち、壁画素電極ＰＸの壁状電極ＰＸ１と擬似壁電極ＣＴとの間に形成される電界よりも、第２壁状電極ＰＸ２の近傍の電界である第２壁状電極ＰＸ２と共通電極ＣＴ１との間における電界が強くできる。その結果、擬似壁共通電極ＣＴ近傍の液晶ＬＣが、壁画素電極ＰＸの壁状電極ＰＸ１と擬似壁共通電極ＣＴとの間より動きやすくなり、擬似壁共通電極ＣＴの近傍の最大表示モード効率が得られる電圧(以下、最大表示モード効率電圧Ｖｍａｘと記す)が小さくなる。この場合、共通電極ＣＴ１が形成される擬似壁電極絶縁膜ＰＡＳ４上の最大表示モード効率電圧Ｖｍａｘと、壁状電極ＰＸ１と擬似壁共通電極ＣＴとの間の最大表示モード効率電圧Ｖｍａｘが異なることとなる。

従って、実施形態４の画素構成においては、図１４に示すように、擬似壁共通電極ＣＴを形成する共通電極ＣＴ１の内で、液晶層ＬＣの側すなわち第２基板ＳＵＢ２の側に突出する壁状共通電極ＣＴＷの形成される領域（擬似壁共通電極ＣＴを形成する共通電極ＣＴ１と共通電極ＣＴ２とが重畳配置される領域）における液晶層ＬＣの厚さｄ２を、それ以外の領域である平面電極ＰＸＣが形成される領域における液晶層ＬＣの厚さｄ１より薄く形成している。この構成により、液晶層ＬＣの界面アンカリング力が強くして、液晶分子を動きにくくし、共通電極ＣＴ１の近傍とその他の領域における最大表示モード効率電圧Ｖｍａｘの差を小さくする構成としている。

従って、実施形態４の画素構成においては、擬似壁共通電極が形成される領域の液晶層厚ｄ２を、他の領域の液晶層厚ｄ１より薄くなる構成としている。このとき、実施形態４の画素構成においては、平坦化膜として機能する絶縁膜ＰＡＳ５が、共通電極ＣＴ１の形状に沿って液晶層ＬＣの側に突出する構成としている。すなわち、前述する実施形態４の画素構成においては、絶縁膜ＰＡＳ５によって一対の壁状電極ＰＸ１によって囲まれる領域の液晶層ＬＣの厚さを均一としているが、実施形態５の画素構成においては、ｄ１≧ｄ２を満たす液晶層厚となるように、絶縁膜ＰＡＳ５を形成している。

この構成により、同一の画素内における液晶を均一に動かす（駆動する）ことができるので、前述する実施形態４の効果に加えて、さらに高い表示モード効率を得ることができるという格別の効果を得ることができる。

〈実施形態６〉
図１５は本発明の実施形態６の液晶表示装置における画素構成を説明するための断面図であり、擬似壁共通電極ＣＴを形成する共通電極ＣＴ１と保持容量Ｃｓｔを形成する平面共通電極（第２平面電極）ＣＴ４とを除く他の構成は実施形態１と同様の構成である。従って、以下の説明では、共通電極ＣＴ１と共通保持電極ＣＴＣの構成について詳細に説明する。

図１５に示すように、実施形態６の液晶表示装置では、第２基板ＳＵＢ２の側に形成される線状の共通電極ＣＴ２と、第１基板ＳＵＢ１の側に形成される線状の共通電極（第５電極）ＣＴ３とにより、擬似壁共通電極ＣＴを形成する構成となっている。一方、壁画素電極ＰＸの平面電極ＰＸＣと対向配置されて保持容量Ｃｓｔを形成することとなる電極は、共通電極ＣＴ３とは異なる薄膜層に形成される平板状の平面共通電極ＣＴ４となる。このとき、実施形態６の画素構成においても、実施形態１〜５の画素構成と同様に、擬似壁共通電極ＣＴが形成される領域には壁画素電極ＰＸを形成する平面電極ＰＸＣが形成されない構成となっている。すなわち、液晶表示装置の表示面側から平面的に見て、共通電極ＣＴ３と、平面電極ＰＸＣとは重畳しない構成となっている。すなわち、実施形態６の画素構成においては、平面共通電極ＣＴ４の上層に絶縁膜ＰＡＳ２が形成され、該絶縁膜ＰＡＳ２の上層に平面電極ＰＸＣが形成されている。また、該平面電極ＰＸＣの上層には絶縁膜ＰＡＳ６が形成され、該絶縁膜ＰＡＳ６の上層に線状の共通電極ＣＴ３が形成され、その上層に絶縁膜ＰＡＳ５が形成されている。

このとき、図１５中に示すように、実施形態６の画素構成においても実施形態１と同様に、壁画素電極ＰＸの壁状電極ＰＸ１と共通電極ＣＴ３との電極間距離をｋ、平面電極ＰＸＣの延在長をＬとした場合、平面電極ＰＸＣの長さLは、ｋ／２≦Ｌ≦ｋの範囲内となるように形成することが望ましい。

以上説明したように、実施形態６の画素構成においても、擬似壁共通電極ＣＴを形成する一方の電極である共通電極ＣＴ３は平面電極ＰＸＣよりも液晶層ＬＣすなわち第２基板ＳＵＢ２に近い側に配置されると共に、平面電極ＰＸＣと共に保持容量Ｃｓｔを形成する平面共通電極ＣＴ４は平面電極ＰＸＣよりも液晶層ＬＣから遠い側すなわち第１基板ＳＵＢ１に近い側に配置される構成となっている。

従って、実施形態６の画素構成においても、前述する実施形態１と同様に、黒表示時においては、第１基板ＳＵＢ１に近い側に配置される平面共通電極ＣＴ４がドレイン線ＤＬ等の信号配線や隣接画素からの電界を遮蔽することができる。さらには、白表示時においては、液晶層ＬＣに近い側すなわち第２基板ＳＵＢ２に近い側に配置される共通電極ＣＴ３と壁画素電極ＰＸとの間に、基板面と平行な電界を生じることができる。従って、実施形態１と同様の効果を得ることができる。さらには、実施形態６の画素構成においては、線状の共通電極ＣＴ３と平板状の共通保持電極ＣＴ４とが異なる薄膜層で形成されているが、共通電極ＣＴ４は平板状の透明導電膜材料で形成されているので、電極形成時の層間ずれの影響による白表示モード効率の低下に対しても、その抑制効果がある。

なお、実施形態６の液晶表示装置では、共通電極ＣＴ３を画素領域内に形成する構成としたが、これに限定されることはない。例えば、図１６に示すように、絶縁膜ＰＡＳ２の下層側に平面共通電極ＣＴ４となる透明導電膜を形成する構成、すなわち、壁電極絶縁膜ＰＡＳ３をも覆うようにして、表示領域ＡＲ内の全面または画素領域毎に平面共通電極ＣＴ４を形成する構成であっても前述する実施形態６と同様の効果を得ることができる。

ただし、平面共通電極ＣＴ４を表示領域ＡＲ内の全面に形成する場合、液晶層ＬＣと並列に接続された保持容量Ｃｓｔを形成する電極の面積が大きくなりすぎ、保持容量Ｃｓｔに多くの電荷が溜まることによって、画素電極ＰＸへの映像信号の書き込みが十分でなくなることも考えられる。従って、この場合には、所望の保持容量Ｃｓｔとなるように、画素保持電極ＰＸＣと平面共通電極ＣＴ４の面積を適宜選択する必要がある。また、保持容量Ｃｓｔは一つの平面画素内で図１５に示す構成と、図１６に示す構成とを組み合わせた配置であってもよい。この構成であっても、上記と同様の効果が得られることは言うまでもない。

〈実施形態７〉
図１７は本発明の実施形態７の液晶表示装置における画素構成を説明するための断面図である。ただし、実施形態７の液晶表示装置では、擬似壁共通電極ＣＴの図中左側（Ｘ１側）の共通電極ＣＴ１及び壁画素電極ＰＸ３の構成が異なるのみで、他の構成は実施形態１と同様の構成となる。従って、以下の説明では、擬似壁共通電極ＣＴよりもＸ１側の共通電極ＣＴ１及び壁画素電極ＰＸ３の構成について詳細に説明する。なお、実施形態７の画素構成では、図中の中央に示す画素ＰＸＬにおいて、擬似壁共通電極ＣＴよりも図中右側（Ｘ２側）に形成される共通保持電極ＣＴＣの端部が壁電極絶縁膜ＰＡＳ３まで延在される構成としたが、これに限定されることはない。例えば、実施形態１と同様に、平面共通電極ＣＴＣの端部が壁電極絶縁膜ＰＡＳ３から所定距離だけ離間して形成される構成であってもよい。さらには、壁電極絶縁膜ＰＡＳ３の側壁面や頭頂面に平面共通電極ＣＴＣが形成される構成であってもよい。

図１７に示すように、実施形態７の画素構成では、同一画素ＰＸＬの形成領域内において、擬似壁共通電極ＣＴの形成位置である画素の短手方向（Ｘ方向）に対して、非対称な構成となる。特に、実施形態７の構成では、壁画素電極ＰＸを形成する導電性薄膜が形成される薄膜層の位置、及びその形状も異なる構成となっている。

すなわち、実施形態７の構成においては、画素ＰＸＬに対して、擬似壁共通電極ＣＴよりもＸ１側の領域では、壁電極絶縁膜ＰＡＳ３の側壁面に壁画素電極ＰＸとなる壁状電極ＰＸ１が形成されると共に、該壁状電極ＰＸ１の上端側の辺縁部が壁電極絶縁膜ＰＡＳ３の頭頂面に配置される構成となっている。また、壁状電極ＰＸ１の他端側の辺縁部は、第１基板ＳＵＢ１の面内方向に延在する延在部ＰＸＤを有する構成となっているが、該延在部ＰＸＤの延在量は頭頂部に形成される延在部と同等またはそれよりも大きい延在量である。この構成により、後に詳述するように、各薄膜層を形成する工程における位置合わせずれに起因する壁画素電極ＰＸの形成不良を防止する構成としている。

また、実施形態７の画素構成においては、壁状電極ＰＸ１と壁状共通電極ＣＴＷとの間の領域を覆うようにして、透明導電膜材料からなる平面導電層（第４電極）ＰＸＢが形成され、該平面導電層ＰＸＢには壁状電極ＰＸ１と同様に、映像信号が供給されている。すなわち、実施形態７の画素構成においては、例えば、画素領域の端部等において、壁状電極ＰＸ１と平面導電層ＰＣＢとが電気的に接続される構成となっている。このとき、実施形態７の画素構成では、壁状共通電極ＣＴＷよりもＸ２側に形成される壁画素電極ＰＸを構成する平面電極ＰＸＣと平面導電層ＰＣＢとが同層に形成される構成となっている。このとき、実施形態７の画素構成においては、絶縁膜ＰＡＳ１の上面に壁電極絶縁膜ＰＡＳ３及び擬似壁電極絶縁膜ＰＡＳ４が形成され、該絶縁膜ＰＡＳ１の上面または壁電極絶縁膜ＰＡＳ３と擬似壁電極絶縁膜ＰＡＳ４との側壁面及び上面に、共通電極ＣＴ１及びＸ１側の壁状電極ＰＸ１が形成されている。このＸ１の側に形成される壁状電極ＰＸ１と共通電極ＣＴ１とを覆うようして絶縁膜ＰＡＳ２が形成され、該絶縁膜ＰＡＳ２の上層に平面導電層ＰＸＢ及びＸ２の側の壁画素電極ＰＸが形成されている。また、この平面導電層ＰＸＢ及び壁画素電極ＰＸとなる導電層の上層には絶縁膜ＰＡＳ５が形成され、その上面に少なくとも表示領域ＡＲを覆うようにして、図示しない配向膜が形成されている。

すなわち、実施形態７の画素構成においては、同一画素内で壁状共通電極ＣＴＷによって２つの領域に分割されるバックライト光の透過領域の内で、Ｘ１側の領域に形成される壁画素電極ＰＸと、共通電極ＣＴ１を形成する壁状共通電極ＣＴＷ及び平面共通電極ＣＴＣ並びに延在部（平面電極）ＣＴＤとが同層に形成される構成となっている。一方、図中に示すＸ２側の領域に形成される平面導電層ＰＸＢと、壁画素電極ＰＸを形成する壁状電極ＰＸ１と平面電極ＰＸＣとが同層に形成される構成となっている。この構成により、実施形態７の画素構成においても、前述する実施形態１〜６と同様に、従来の液晶表示装置よりも薄膜層の層数を減少させることが可能としている。

次に、図１８に本発明の実施形態７の液晶表示装置における壁画素電極部分の拡大図、図１９に本発明の実施形態７の液晶表示装置における画素電圧と表示モード効率との計測結果を説明するための図を示し、以下、図１８及び図１９に基づいて、実施形態７の画素構成における位置合わせずれに対する効果について説明する。ただし、図１８（ａ）は実施形態１〜６に示す壁画素電極ＰＸの構成であり、図１８（ｂ）は実施形態７に示す壁画素電極ＰＸの構成である。 また、実施形態７の画素構成は、製造プロセスにおいて層間ずれが±Ｗ（μｍ）すなわちマイナス方向であるＸ１方向及びプラス方向であるＸ２方向にそれぞれＷ（μｍ）だけ発生することを考慮した壁電極構造である。なお、本願明細中における層間ずれとは、ある基準となる層から薄膜層を積層していった場合、基準となる層と形成した層との間にずれが生じる現象のことである。

図１８（ａ）に示すように、隣接画素との間の領域に形成される壁電極絶縁膜ＰＡＳ３の側壁面に導電膜を形成する場合、図１８（ａ）中の２点鎖線で示す画素境界に対してＸ１側に形成される壁画素電極ＰＸａと、Ｘ２側に形成される壁画素電極ＰＸｂとは、この画素境界に対して対称な構成となる。このとき、壁画素電極ＰＸａと壁画素電極ＰＸｂとは同層に形成される、すなわち同一の工程で形成されることとなる。従って、壁画素電極ＰＸａと壁画素電極ＰＸｂとの位置合わせ精度は、該壁画素電極ＰＸａと壁画素電極ＰＸｂとを形成するためのマスクパターンの形成精度となり、非常に高精度となる。ただし、図１８（ａ）に示すように、同層の薄膜層が電気的に接続されない場合には、導電膜層を形成した後に、エッチング等によって、それぞれの導電膜層に分割する必要がある。この場合、各分割された導電膜層とのぞれぞれの位置合わせ精度は非常に高い精度を有することとなるが、分割領域を形成するための露光を行う必要があるので、その露光に伴う所定の幅Ｗ３を確保する必要がある。このときの層間ずれ等の幅をＷとした場合、図中のＸ１方向及びＸ２方向への層間ずれが生じることとなるので、壁状電極ＰＸ１ａから延在され、壁電極絶縁膜ＰＡＳ３の頭頂面に形成される延在部ＰＸＥの延在量Ｗ２は、精度Ｗの２倍の延在量であるＷ２＝２×Ｗが必要となる。同様にして、壁状電極ＰＸ１ｂから延在され、壁電極絶縁膜ＰＡＳ３の頭頂面に形成される延在部ＰＸＥの延在量Ｗ４も精度Ｗの２倍の延在量Ｗ４＝２×Ｗが必要となる。さらには、同層の導電性薄膜で形成される壁状電極ＰＸ１ａ，ＰＸ１ｂを分割するための領域も必要となり、この領域の幅Ｗ３も層間ずれを考量して精度Ｗの２倍の幅Ｗ３＝２×Ｗが必要となる。従って、図１８（ａ）に示す構成では、壁電極絶縁膜ＰＡＳ３のＸ方向の幅Ｗ１は、少なくともＷ１＝Ｗ２＋Ｗ３＋Ｗ４＝（２＋２＋２）×Ｗ＝６Ｗの幅が必要となる。

一方、実施形態７の画素構成では、図１８（ｂ）に示すように、同一の壁電極絶縁膜ＰＡＳ３の対向する側壁面に形成される壁状電極ＰＸ１ａと壁状電極ＰＸ１ｂとが異なる薄膜層に形成されることとなる。すなわち、壁状電極ＰＸ１ｂは壁電極絶縁膜ＰＡＳ３の表面に形成されると共に、壁状電極ＰＸ１ａは壁状電極ＰＸ１ｂを覆うようにして形成される絶縁膜ＰＡＳ２の表面に形成される構成となっている。従って、壁状電極ＰＸ１ａ及び壁状電極ＰＸ１ｂを形成の際に、壁電極絶縁膜ＰＡＳ３に対する層間ずれが発生した場合であっても、壁状電極ＰＸ１ａと壁状電極ＰＸ１ｂとが電気的に接続されない構成となる。その結果、実施形態７の画素構成では、層間ずれに伴う壁状電極ＰＸ１ａ，ＰＸ１ｂの延在部の延在量（Ｗ６＝２×Ｗ，Ｗ７＝２×Ｗ）のみを考慮すればよいので、壁電極絶縁膜ＰＡＳ３のＸ方向の幅Ｗ５は、Ｗ５＝Ｗ６＋Ｗ７＝（２＋２）×Ｗ＝４Ｗとなる。すなわち、同一の壁電極絶縁膜ＰＡＳ３に形成される隣接画素の壁状電極ＰＸａ，ＰＸｂを形成するための領域幅を４Ｗ／６Ｗ＝２／３に縮小することが可能となり、開口率を向上させることが可能となり、液晶表示装置全体の表示モード効率を向上することが可能となる。

図１９は本願発明の実施形態７の液晶表示装置における表示モード効率を示す図であり、この図１９のグラフＧ３から明らかなように、画素電圧が約５Ｖの領域において、表示モード効率を９０％とすることができる。すなわち、図１９のグラフＧ３から明らかなように、実施形態７の画素構造であっても、表示モード効率は約９０％、黒表示モード効率は偏光板直交透過率とほぼ同じになることから、実施形態１と同様の結果が得られる。従って、実施形態７の画素構造であっても、層数削減による低コスト化、画素周辺電位の影響による黒表示モード効率増大及び白表示モード効率低下抑制、第１基板ＳＵＢ１側の電極の層間ずれの影響による白表示モード効率の低下の抑制、製造プロセスの層間ずれの影響の抑制、及び高い開口率を実現できる。よって、層間ずれが生じる製造プロセスを考慮しても開口率を高くできる。

以上説明したように、実施形態７の液晶表示装置では、壁状共通電極ＣＴＷに対して、Ｘ２側の画素領域では、壁状電極（側壁面電極）ＰＸ１及び該壁状電極ＰＸ１の辺縁部から延在して形成される平面電極ＰＸＣを備える壁画素電極ＰＸを形成すると共に、該壁画素電極ＰＸの下層には壁状共通電極ＣＴＷから延在して形成される平面共通電極ＣＴＣを形成することにより、当該画素の保持容量Ｃｓｔを形成する構成となっている。また、この領域では、画素保持電極ＰＸＣと共通保持電極ＣＴＣとの構成が実施形態１〜６の構成と同様となるので、前述する効果を得ることができる。

一方、壁状共通電極ＣＴＷに対してＸ１側の画素領域では、平面共通電極ＣＴＣと同層に形成される壁状電極ＰＸ１を備えると共に、該壁状電極ＰＸ１の形成位置から壁状共通電極ＣＴＷの形成位置まで延在する平面導電層ＰＸＢを形成し、該平面導電層ＰＸＢが壁状電極ＰＸ１及び平面電極ＰＸＣと同層に形成される構成となっている。このとき、壁状電極ＰＸ１及び壁状共通電極ＣＴＷから延在され、第１基板ＳＵＢ１の面内方向に延在する延在部が平面導電層ＰＸＢの端部と重畳するように形成されているので、実施形態１〜６の構成と同様に、隣接画素や信号線からの電界を遮蔽すると共に、壁状電極ＰＸ１及び平面導電層ＰＸＢと擬似壁共通電極ＣＴとの間に生じる電界強度を強くすることができる。

さらには、壁電極絶縁膜ＰＡＳ３の幅を広くすると液晶が動く面積が小さくなることから、実効的に開口率が低くなり画素全体の表示モード効率を低下させてしまうが、実施形態７の構成では、同一の壁電極絶縁膜ＰＡＳ３に形成される壁状電極ＰＸ１を異なる薄膜層に形成できるので、壁電極絶縁膜ＰＡＳ３の幅Ｗ５を小さくできる。その結果、画素の開口率を向上することができるので、さらに表示モード効率を向上できるという格別の効果を得ることができる。

また、以上に説明した実施形態７の液晶表示装置では、擬似壁電極絶縁膜ＰＡＳ４の側壁面及び頭頂面に共通電極ＣＴ１を形成する構成としたが、これに限定されることはない。例えば、図２０に示すように、実施形態６と同様に、第２基板ＳＵＢ２の側に形成される線状の共通電極ＣＴ２と、第１基板ＳＵＢ１の側に形成される線状の共通電極ＣＴ３とにより、擬似壁共通電極ＣＴを形成すると共に、平面電極ＰＸＣと平面共通電極ＣＴ４とにより保持容量Ｃｓｔを形成する構成であってもよい。

図２０に示す本発明の実施形態７の他の液晶表示装置では、２点鎖線で示す画素境界の壁電極絶縁膜ＰＡＳ３に片側ずつ異層に壁画素電極ＰＸを設ける画素構造となる。画素境界の壁電極絶縁膜ＰＡＳ３のＸ２側側面を電極で覆った第１壁状電極ＰＸ１と、第１壁状電極ＰＸ１が第１基板ＳＵＢ１に接する面から平面方向に伸びた平面導電層ＰＸＢが電気的に接続され、一方の壁画素電極ＰＸを形成している。また、画素境界の壁電極絶縁膜ＰＡＳ３のＸ１側側面を電極で覆った壁状電極ＰＸ１と、壁状電極ＰＸ１が第１基板ＳＵＢ１に接する面から平面方向に伸びた平面電極ＰＸＣとにより、他方の壁画素電極ＰＸが形成されている。このとき、同一の画素内における壁電極絶縁膜ＰＡＳ３と擬似壁電極絶縁膜ＰＡＳ４間の領域の内、擬似壁電極絶縁膜ＰＡＳ４よりもＸ１側の領域すなわち平面電極ＰＸＣが配置されていない面に、平面導電層ＰＸＢが配置され、平面電極ＰＸＣと平面導電層ＰＸＢとは同層に配置される構成となっている。

さらには、壁状電極ＰＸ１、平面電極ＰＸＣ、及び平面導電層ＰＸＢは電気的に繋がっており、平面電極ＰＸＣ及び平面導電層ＰＸＢと液晶層との間に絶縁膜ＰＡＳ２が配置される。また、平面電極ＰＸＣの下層に平面共通電極ＣＴ４が形成され、平面電極ＰＸＣと平面共通電極ＣＴ４とにより保持容量Ｃｓｔを形成している。この共通電極ＣＴ４は、共通電極２と擬似壁共通電極ＣＴを形成する共通電極ＣＴ３と電気的に接続されている。また、実施形態６と同様に、平面電極ＰＸＣ及び平面導電層ＰＸＢよりも液晶層にＬＣに近い薄膜層に、共通電極ＣＴ３が形成されている。この構成からなる実施形態７の他の構成の液晶表示装置においても、Ｘ１側の壁画素電極ＰＸと平面共通電極ＣＴ４とを同層に形成した後、Ｘ２側の壁画素電極ＰＸ及び平面導電層ＰＸＢを同層に形成することができるので、実施形態７と同様に、薄膜層の層数を一層減らすことができと共に、前述する効果を得ることができる。

なお、前述する実施形態１〜７の液晶表示装置においては、Ｙ方向に直線状に形成される画素形状の場合について説明したが、例えば、Ｙ方向に対して、所定の角度だけ時計方向及び反時計方向に壁画素電極ＰＸ及び擬似壁共通電極ＣＴが傾斜してなる、いわゆるマルチドメイン構造の液晶表示装置にも適用可能である。

また、保持容量Ｃｓｔは実施形態１〜７の電極構造を組み合わせて形成してもよい。特に、１つの画素内で複数の構造が組み合わされていても、前述する実施形態１〜７と同様の効果が得られる。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

ＰＮＬ……液晶表示パネル、ＳＵＢ１……第１基板、ＳＵＢ２……第２基板
ＡＲ……表示領域、ＳＬ……シール材、ＤＲ……駆動回路、ＣＬ……コモン線
ＦＰＣ……フレキシブルプリント基板、ＧＬ……ゲート線、ＤＬ……ドレイン線
ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……共通電極
ＢＭ……ブラックマトリクス、ＰＸＬ……画素、ＬＣ……液晶層、Ｃｓｔ……保持容量
ＰＸ……壁画素電極、ＰＸ１……壁状電極、ＰＸＣ……平面電極、ＰＸＥ……延在部
ＣＴＣ，ＣＴ４……平面共通電極、ＣＴ１，ＣＴ２，ＣＴ３……共通電極
ＰＡＳ１，ＰＡＳ２，ＰＡＳ５，ＰＡＳ６……絶縁膜、ＰＡＳ３……壁電極絶縁膜
ＰＡＳ４……擬似壁電極絶縁膜、ＣＦ……カラーフィルタ、ＯＣ……オーバーコート層
ＣＣ……保持容量のための電極、ＣＴＤ……平面電極（延在部）、ＣＴＥ……導電膜
ＰＸ２……第２壁状電極、ＣＴ５……導電膜（保持容量電極）、ＣＴＷ……壁状共通電極

Claims (12)

1. 液晶層を介して対向配置される第１基板と第２基板とを有し、前記第１基板はＹ方向に延在しＸ方向に並設される映像信号線と、Ｘ方向に延在しＹ方向に並設される走査信号線とを有し、前記映像信号線と前記走査信号線とで囲まれる画素の領域がマトリクス状に形成される液晶表示装置であって、
   前記画素の対向する長手方向の辺縁部に沿って形成され、前記第１基板の液晶側面から前記液晶層側に突出する第１構造体に、少なくともその一部が重畳されてなる一対の壁状の第１電極と、
   前記一対の第１電極に挟まれる画素表示領域に形成され、前記第１電極の延在方向に沿って形成される第２電極と、を備え、
   前記第１電極は、前記構造体の側壁面に形成され、前記第１基板の法線方向に壁状に突出し、前記画素の長手方向に延在してなる壁状電極と、
   前記壁状電極の前記第１基板側の辺縁部から当該第１基板の面内方向に沿い延在され、その端部が前記第２電極の近傍まで延在されてなる平面電極とからなり、
   少なくとも前記平面電極と前記第２電極との何れか一方が、前記画素表示領域を覆うことを特徴とする液晶表示装置。
2. 前記第２基板は、前記第２電極と前記液晶層を介して対峙する位置に形成される線状の第３電極を有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記一対の第１電極に挟まれる画素表示領域に形成され、前記第１基板の液晶側面から前記液晶層側に突出し、前記第１構造体の延在方向に延在してなる第２構造体を有し、
   前記第２電極は、前記第２構造体の側壁面及び前記液晶層側の頭頂面を覆うようにして形成され、
   前記第２構造体の頭頂面が、前記平面電極よりも前記液晶層に近い位置に形成されることを特徴とする請求項１又は２に記載の液晶表示装置。
4. 平面的に見て、前記前記第２構造体の頭頂面と前記第３電極とが重畳することを特徴とする請求項２又は３に記載の液晶表示装置。
5. 前記第２電極は、前記第２構造体の側壁面から前記第１基板側の面内方向に沿い延在され、その端部が前記第１電極の近傍まで延在されてなる第２平面電極を有し、
   前記平面電極と前記第２平面電極とが絶縁膜を介して対向配置され、画素の保持容量を形成することを特徴とする請求項３又は４に記載の液晶表示装置。
6. 前記第２平面電極は、前記第２電極で２つの領域に分割される前記画素表示領域の内で、少なくとも一方の画素表示領域に形成されることを特徴とする請求項５に記載の液晶表示装置。
7. 前記第１構造体を覆うようにして形成され、前記絶縁膜を介して前記壁状電極と対向配置される第２壁状電極を有し、
   前記壁状電極と前記第２壁状電極とが、前記画素の保持容量を形成することを特徴とする請求項１乃至６の内の何れかに記載の液晶表示装置。
8. 前記第２電極は、少なくとも画素の領域を覆う透明導電膜からなることを特徴とする請求項１乃至７の内の何れかに記載の液晶表示装置。
9. 前記第１電極は、前記第２構造体の側壁面に沿い、前記第１基板の法線方向に壁状に突出し、前記画素の長手方向に延在してなる第２壁状電極を有することを特徴とする請求項３乃至８の内の何れかに記載の液晶表示装置。
10. 前記一対の第１電極が異なる薄膜層に形成され、同一の前記第１構造体に形成される隣接画素の前記壁状電極が異なる薄膜層に形成されることを特徴とする請求項１乃至９の内の何れかに記載の液晶表示装置。
11. 前記一対の第１電極の内で、一方の第１電極は前記壁状電極と前記平面電極とを有し、他方の第１電極は前記壁状電極と、該壁状電極と異なる層に形成され、当該第１電極側の画素表示領域を覆うように配置される第４電極を有し、
    前記他方の第１電極の壁状電極は、前記第２電極と同層に形成され、
    前記一方の第１電極の前記壁状電極及び前記平面電極は、前記第４電極と同層に形成されることを特徴とする請求項１０に記載の液晶表示装置。
12. 前記第２電極は、前記平面電極よりも前記液晶層に近い薄膜層に形成される線状の第５電極と、前記平面電極よりも前記第１基板に近い薄膜層に形成される第２平面電極とからなることを特徴とする請求項１又は２に記載の液晶表示装置。

Images