TWI501012B - 液晶顯示裝置 - Google Patents

液晶顯示裝置 Download PDF

Info

Publication number
TWI501012B
TWI501012B TW101147048A TW101147048A TWI501012B TW I501012 B TWI501012 B TW I501012B TW 101147048 A TW101147048 A TW 101147048A TW 101147048 A TW101147048 A TW 101147048A TW I501012 B TWI501012 B TW I501012B
Authority
TW
Taiwan
Prior art keywords
electrode
wall
pixel
liquid crystal
substrate
Prior art date
Application number
TW101147048A
Other languages
English (en)
Other versions
TW201331686A (zh
Inventor
Takato Hiratsuka
Osamu Itou
Original Assignee
Japan Display East Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display East Inc filed Critical Japan Display East Inc
Publication of TW201331686A publication Critical patent/TW201331686A/zh
Application granted granted Critical
Publication of TWI501012B publication Critical patent/TWI501012B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

液晶顯示裝置
本發明係關於液晶顯示裝置，特別係關於對基板面施加平行之電場之橫向電場模式之液晶顯示裝置。
稱作橫向電場模式或IPS(In-Plane Switching：橫向電場切換)模式之液晶顯示裝置係使液晶分子水平配向於面板面上，藉由施加與面板面平行之電場(橫向電場)而使液晶分子在水平面內進行90度之旋轉之液晶顯示裝置。該橫向電場模式之液晶顯示裝置亦於形成有影像信號線(汲極線)或掃描信號線(閘極線)及薄膜電晶體或像素電極等之第1基板側上形成有共通電極，藉由以施加於像素電極與共通電極之電壓差所產生之第1基板之面內方向之電場而驅動液晶層。包含該構成之橫向電場模式之液晶顯示裝置構成為例如於由透明導電膜形成之面狀之共通電極之上層，介隔絕緣膜而重疊配置線狀之像素電極。因此，已知，因線狀電極之上層或與鄰接之線狀電極之中間部分等產生第1基板之法線方向之電場，故液晶分子並未與面板面平行而係產生傾斜，顯示模式效率因此而降低。
近年，因液晶顯示裝置之性能之提高而期待尺寸為3至4厘米之中小型液晶顯示裝置仍可進行800×480像素之WVGA顯示之製品。但是，可進行WVGA顯示之中小型液晶顯示面板中，因需於有限之顯示區域內形成複數個顯示像素(以下，記作像素)，故1個像素之寬度成為30 μm左 右。因此，期望進一步提高開口率或顯示模式效率。
作為提高該顯示模式效率之液晶顯示裝置，例如有日本專利特開平6-214244號公報所揭示之液晶顯示裝置。該日本專利特開平6-214244號公報所揭示之液晶顯示裝置中，構成為：於像素區域之兩端形成成對之電極，對一電極(像素電極、源極電極)供給影像信號，對另一電極(共通電極)供給成為基準之共通信號，藉此使其產生與液晶顯示面板之主面平行之電場(所謂橫向電場)，以此驅動液晶分子。特別地，日本專利特開平6-214244號公報所揭示之液晶顯示裝置，係以自第1基板之主面朝第2基板突出地形成有像素電極及共通電極，且其成為其延伸方向相對第1基板之主面垂直而形成之壁狀之電極形狀。根據如此之構成，日本專利特開平6-214244號公報之液晶顯示裝置中，構成為，即使為自靠近第1基板之區域而較遠之區域(靠近第2基板之區域)，電力線之密度仍相同，以此提高顯示模式效率。
然而，日本專利特開平6-214244號公報所揭示之液晶顯示裝置中，形成有配置於像素邊界之壁電極與配置於壁電極間之一對共通電極(以下，稱作模擬壁電極)之間不存在電極之區域。即，因構成為於像素邊界部分並設有與各鄰接像素對應之2個壁電極(例如共通電極)，故形成於該像素邊界之2個壁電極間並未形成其他電極。
因此，有因閘極線或汲極線等之信號配線電位或鄰接像 素之電位等像素周邊電位之影響而液晶進行活動以致黑透射率增大之問題。且，於壁電極之下層配置有保持電容電極之情形時，有因形成保持電容之電極(以下，記作保持電容電極)之電位之影響及信號配線電位、鄰接像素之電位之像素周邊電位之影響而白透射率降低之問題。進而，雖構成為於形成壁電極時，於利用微影技術以掩膜曝光等進行壁電極之圖案化之情形時，在形成成為壁電極之基材之凸狀絕緣體後，於該絕緣體之側面形成導電膜，但因凸狀絕緣體與導電膜之形成中會產生特定量之層間偏差，故為於凸狀絕緣體之側面穩定形成電極(壁電極)而需削弱層間偏差之影響，期望其解決方法。
本發明係鑒於該等問題點而完成者，本發明之目的在於提供一種藉由使像素內之電場分佈均勻，可提高顯示模式效率之液晶顯示裝置。
(1)為解決上述問題，本發明之液晶顯示裝置具有介隔液晶層而對向配置之第1基板與第2基板；上述第1基板具有朝Y方向延伸而並設於X方向之影像信號線，及沿X方向延伸而並設於Y方向之掃描信號線；由上述影像信號線與上述掃描信號線包圍之像素區域形成為矩陣狀；且該液晶顯示裝置具備：一對壁狀第1電極，其沿上述像素之對向之長邊方向之邊緣部而形成，並以至少一部分重疊於自上述第1基板之液晶側面朝上述液晶層側突出之第1結構體上而形成；及第2電極，其形成於上述一對第1電極所包夾之像素顯示 區域，並沿上述第1電極之延伸方向而形成；上述第1電極包含：壁狀電極，其形成於上述結構體之側壁面，朝上述第1基板之法線方向成壁狀突出，並於上述像素之長邊方向延伸；及平面電極，其自上述壁狀電極之上述第1基板側之邊緣部沿該第1基板之面內方向延伸，且其端部延伸至上述第2電極之附近；上述平面電極與上述第2電極之至少任一者覆蓋上述像素顯示區域。
根據本發明，藉由使像素內之電場分佈均勻，可提高顯示模式效率。
對本發明之其他效果，可自說明書全體之揭示予以明瞭。
以下，使用圖式對適用本發明之實施形態進行說明。其中，以下說明中，對同一構成要素附加同一符號，重複之說明予以省略。又，X、Y、Z分別表示X軸、Y軸、Z軸。
<實施形態1>
圖1係用於說明本發明之實施形態1之液晶顯示裝置之全體構成的平面圖。以下，基於圖1，說明實施形態1之液晶顯示裝置之全體構成。再者，本案說明書中，設除被彩色濾光器CF或偏光板等吸收之影響或開口率之影響之外之透射率為顯示模式效率。因此，設自背光單元側之偏光板出射之直線偏光之振動方向於入射顯示面側之偏光板之際進 行90度旋轉之情形時之顯示模式效率為100%。
如圖1所示，實施形態1之液晶顯示裝置具有液晶顯示面板PNL，其由形成有像素電極PX或薄膜電晶體TFT等之第1基板SUB1、與第1基板SUB1對向而配置且形成有彩色濾光器等之第2基板SUB2、及由第1基板SUB1與第2基板SUB2所包夾之液晶層而構成。又，藉由組合液晶顯示面板PNL與成為光源之未圖示之背光單元(背光裝置)而構成液晶顯示裝置。第1基板SUB1與第2基板SUB2之固定及液晶之密封係構成為，以環狀塗佈於第2基板之周邊部之密封材料SL予以固定並密封液晶。且，實施形態1之液晶顯示裝置中，封入有液晶之區域之內，形成有顯示像素(以下，略記為像素)之區域為顯示區域AR。因此，即使為封入有液晶之區域內，若並未形成像素而不進行顯示之區域無法作為顯示區域AR。
又，第2基板SUB2之面積小於第1基板SUB1，從而露出第1基板SUB1之圖中下側之邊部。該第1基板SUB1之邊部搭載有由半導體晶片而構成之驅動電路DR。該驅動電路DR驅動配置於顯示區域AR上之各像素。再者，以下說明中，液晶顯示面板PNL之說明中有記作液晶顯示裝置之情形。又，作為第1基板SUB1及第2基板SUB2，例如一般係以周知之玻璃基板為基材，但其亦可為樹脂性之透明絕緣基板。
實施形態1之液晶顯示裝置中，第1基板SUB1之液晶側之面之顯示區域AR中形成有朝圖1中之X方向延伸而並設 於Y方向，並供給有來自驅動電路DR之掃描信號之掃描信號線(閘極線)GL。且，形成有朝圖1中之Y方向延伸而並設於X方向，並供給有來自驅動電路DR之影像信號(灰階信號)之影像信號線(汲極線)DL。由鄰接之2條汲極線DL與鄰接之2條閘極線GL所包圍之區域構成像素；複數個像素沿汲極線DL及閘極線GL矩陣狀配置於顯示區域AR內。
如圖1中之圓圈A之等價電路圖A'所示，各像素例如具備以來自閘極線GL之掃描信號導通/斷開驅動之薄膜電晶體TFT、經由該導通之薄膜電晶體TFT供給有來自汲極線DL之影像信號之壁狀之像素電極PX、及經由共通線CL而供給有具有相對影像信號之電位而成為基準之電位之共通信號之壁狀之共通電極CT。圖1中之圓圈A之等價電路圖A'中，以線狀模式性地記述像素電極PX及共通電極CT，於後對實施形態1之壁像素電極PX及壁共通電極CT之構成予以詳述。再者，雖實施形態1之薄膜電晶體TFT係藉由偏壓施加以汲極電極與源極電極之交替進行驅動，本說明書中，為方便起見，將連接於汲極線DL之側記作汲極電極，將連接於壁像素電極PX之側記作源極電極。
壁像素電極PX與壁共通電極CT之間生成具有平行於第1基板SUB1之主面之成分之電場，由該電場而驅動液晶分子。如此之液晶顯示裝置以可進行所謂多視角顯示而為公眾所知，並因其卓越的液晶電場施加性而被稱作橫向電場模式。且，實施形態1之液晶顯示裝置中，設未對液晶施加電場之情形時之光透射率為最小(顯示黑色)，以藉由施 加電場而提高光透射率之黑底顯示模式顯示形態進行顯示。
各汲極線DL及各閘極線GL係其端部超過密封材料SL而各自延伸，並連接於基於自外部系統經由可撓性印刷基板FPC而輸入之輸入信號生成影像信號或掃描信號等驅動信號之驅動電路DR。且，實施形態1之液晶顯示裝置中，雖構成為由半導體晶片形成驅動電路DR並將其搭載於第1基板SUB1，但亦可構成為，將輸出影像信號之影像信號驅動電路與輸出掃描信號之掃描信號驅動電路之任一者或其兩者之驅動電路以帶式承載方式或COF(Chip On Film：薄膜負晶)方式搭載於可撓性印刷基板FPC，並使其連接於第1基板SUB1。
<像素之詳細構成>
圖2係用於說明本發明之實施形態1之液晶顯示裝置之像素構成的剖面圖；圖3係用於說明本發明之實施形態1之液晶顯示裝置之像素構成的1像素左右的平面圖；特別地，圖2係圖3所示之B-B'線的剖面圖。
且，以下說明中，配置於與第1基板SUB1及第2基板SUB2之液晶層LC對向之側之面(液晶顯示裝置之顯示面側及背面側)上之周知之偏光板，及形成於液晶層LC之側之面上之周知之配向膜予以省略。又，對偏光板，亦可構成為，使用周知之技術而形成於第1基板SUB1及第2基板SUB2之液晶層LC之側之面。
如圖2所示，實施形態1之像素構成中，相對像素之X方 向，配置於其兩端之壁狀結構即朝Y方向延伸之壁狀之絕緣膜(以下，記作壁電極絕緣膜)上，形成有以電極覆蓋其側面(側壁面)而形成之壁狀電極PX1，與自該壁狀電極PX1之基板側之邊緣部朝平面方向延伸之平面電極PXC。因該壁狀電極PX1與平面電極PXC電性連接，故組合壁狀電極PX1與平面電極PXC而形成壁像素電極(第1電極)PX。又，實施形態1中，平面電極PXC與液晶層LC之間配置有絕緣膜PAS2；像素邊界配置有壁像素電極PX；由一對壁像素電極PX構成1個像素PXL。構成該像素之一對壁像素電極PX間配置有一對電極(共通電極)CT1、CT2，形成有模擬之壁狀共通電極(以下，稱作模擬壁共通電極)CT。
雖本實施形態1中係以像素兩端之壁像素電極PX為源極電極，以配置於其間之模擬壁共通電極CT為共通電極，但亦可以像素兩端之壁像素電極PX為共通電極，而以模擬壁共通電極CT為源極電極。
又，實施形態1之像素構成中，於像素邊界之壁電極絕緣膜(第1結構體)PAS3間形成有低於該壁電極絕緣膜PAS3之壁狀結構(以下，記作模擬壁電極絕緣膜)PAS4。模擬壁共通電極CT之第1基板SUB1側之電極即共通電極(第2電極)CT1係以覆蓋模擬壁電極絕緣膜(第2結構體)PAS4而形成；自與模擬壁電極絕緣膜PAS4之基板相接之面朝平面方向形成有共通電極(共通電極)CT1。該共通電極CT1之中，介隔層間絕緣膜PAS2而配置有自覆蓋模擬壁電極絕緣膜PAS4之電極(以下，記作壁狀共通電極)CTW延伸之平面共 通電極(第2平面電極)CTC與構成像素電極PX之平面電極PXC，從而形成有保持電容Cst。又，介隔液晶層LC而對向配置之第2基板SUB2之液晶面側上，形成有成為遮光層之黑色矩陣BM、與R(紅)、G(綠)、B(藍)對應之彩色濾光器CF、共通電極(第3電極)CT2、及覆蓋其上表面之保護層OC。
此時，如圖3所示，實施形態1之像素構成中，如自1像素左右之壁狀像素電極即壁像素電極PX與壁狀共通電極CT1之位置關係所明瞭般，實施形態1之液晶顯示裝置之像素PXL構成為具備沿像素PXL之周邊部形成之壁狀像素電極(壁像素電極)PX，及以被該壁像素電極PX包圍之方式形成之壁狀共通電極CT1。特別地，實施形態1之像素構成中，構成為，於由壁電極絕緣膜PAS3與模擬壁電極絕緣膜PAS4所包圍之區域，介隔絕緣膜PAS2而對向配置有平面電極PXC與平面共通電極CTC，從而形成該像素之保持電容Cst。
即，如自圖2及圖3所明瞭般，形成實施形態1之壁像素電極PX之導電膜於像素PXL之內側方向(共通電極CT1之方向)延伸而形成之導電膜(平面電極PXC)，與形成壁狀共通電極CT1之導電膜於像素之短邊方向(圖中之X方向即像素電極PX之方向)延伸而形成之導電膜(平面共通電極CTC)係介隔絕緣膜PAS2而重疊配置。根據該構成，成為由平面電極PXC與平面共通電極CTC形成該像素PXL之保持電容Cst之構成。形成該保持電容Cst之絕緣膜PAS2例如可以由周 知之電容性之絕緣膜材料而形成；藉由以電容絕緣膜材料形成，即使為較小之像素面積，仍可形成電容足以保持電荷之保持電容Cst。如此，實施形態1之像素構成中，成為使用像素PXL之背光光所通過之區域形成保持電容Cst之構成。其結果，因可增加用於形成保持電容Cst之平面電極PXC與平面共通電極CTC之面積，故與於像素PXL之端部等形成保持電容Cst之情形相比，可設為較大之開口率。再者，形成絕緣膜PAS2之絕緣膜材料並非限定於電容性之材料。
又，實施形態1之像素PXL中，構成為，於形成壁狀共通電極CT1時形成平面共通電極CTC，且於形成壁像素電極PX時形成平面電極PXC。進而，因形成於平面電極PXC與平面共通電極CTC之間之薄膜層即絕緣膜PAS2為用於電性絕緣壁像素電極PX與共通電極CT1之絕緣膜，故實施形態1之像素構成中，無需特別設置用於形成保持電容Cst之步驟即可形成保持電容Cst。
又，實施形態1之像素PXL中，跨越與圖3之二點鏈線所示之鄰接像素之邊界部，於第1基板SUB1之液晶層LC之側形成有成為形成圖2所示之凸狀之壁狀結構體之壁電極絕緣膜PAS3。進而，於自壁像素電極PX之長邊方向之絕緣膜PAS3間隔特定距離之位置，形成有較壁電極絕緣膜PAS3朝液晶層LC側之突出量即絕緣膜高度形成為更小之凸狀之壁狀結構體即模擬壁電極絕緣膜PAS4。其構成為，於該模擬壁電極絕緣膜PAS4之上表面及側壁面形成有包含 導電膜材料之電極，被供給共通信號，形成共通電極CT1。
再者，實施形態1之像素構成中，形成於像素區域之邊緣部之壁像素電極PX與形成於邊緣部之壁像素電極PX所包圍之區域即背光光所透射之區域所形成之共通電極CT1構成壁狀電極。因此，為了防止封入第1基板SUB1與第2基板SUB2之間之液晶LC中產生偏差，而構成為，例如於像素之短邊側之邊緣部並未形成凸狀之壁電極絕緣膜PAS3而僅形成壁像素電極PX。又，即使為形成於像素之短邊側之凸狀之壁電極絕緣膜PAS3之一部分未朝液晶層LC之側突出之構成，即為形成於短邊方向之邊緣部之壁電極絕緣膜PAS3之寬度小於像素之短邊方向之像素寬度之構成之情形時，仍可防止液晶LC中產生偏差。
<保持電容之詳細說明>
以下，基於圖2及圖3，對實施形態1之像素構成之壁像素電極PX及共通電極CT1與保持電容Cst之構成進行詳細說明。
如圖3所示，壁像素電極PX之壁狀電極PX1係沿與二點鏈線所示之鄰接像素之邊界部即沿像素PXL之周邊部而包圍該像素PXL之區域而形成。共通電極CT1、CT2係沿像素PXL之長邊方向(圖中Y方向)而形成。特別地，實施形態1之液晶顯示裝置中，於二點鏈線所示之像素邊界部形成有以凸狀成形之壁電極絕緣膜PAS3；藉由該構成，形成沿著像素PXL之周邊部之階差。構成為，於該階差之側壁面 即壁電極絕緣膜PAS3之側壁面形成有壁狀電極PX1，且自該壁狀電極PX1連續而形成有沿著第1基板SUB1之主面之平面電極PXC；由壁狀電極PX1與平面電極PXC形成壁像素電極PX。藉由該構成，構成為，形成相對第1基板SUB1之主面而立設(傾斜)之，即朝配置有第2基板SUB2之側而相對該第1基板SUB1之主面立設之壁狀電極PX1；壁像素電極PX以沿像素PXL之周邊部包圍該像素PXL之區域地配置。
再者，因壁電極絕緣膜PAS3係形成於與鄰接之像素PXL之邊界部分，故並非限定於具有透光性之絕緣膜材料，例如亦可由遮光性之絕緣膜材料而形成。另一方面，因構成為模擬壁電極絕緣膜PAS4係形成於像素內之背光光所透射之區域，故較佳為以具有透光性之絕緣膜材料形成其。
又，如自圖2所明瞭般，實施形態1之像素構成中，因構成為於形成有像素PXL且背光光所透射之區域至少形成有壁像素電極PX與模擬壁共通電極CT之任一者之電極，故壁像素電極PX及模擬壁共通電極CT皆由ITO或AZO等透明導電性膜材料而形成。
又，如圖2所示，實施形態1之像素構成中，設自壁電極絕緣膜PAS3之共通電極CT1之側之邊緣部至靠近模擬壁電極絕緣膜PAS4之壁像素電極PX之側之邊緣部之長度為k、此時之朝第1基板SUB1之面內方向延伸之壁像素電極PX之平面部分即平面電極PXC朝共通電極CT1方向之延伸長度為L之情形時，則平面電極PXC之延伸長度L形成為k/2≦L≦k之範圍。
進而，於形成壁像素電極PX之電極之中，設形成於壁電極絕緣膜PAS3之側壁面之電極即壁狀電極PX1之液晶厚度方向之高度為s、壁電極絕緣膜PAS3之高度(厚度)為h之情形時，壁狀電極PX1之高度s之範圍為0≦s≦h。
(像素區域之電場分佈)
接著，圖4表示用於說明本發明之實施形態1之液晶顯示裝置之黑顯示時之電場分佈的圖；圖5表示用於說明本發明之實施形態1之液晶顯示裝置之白顯示時之電場分佈的圖；以下，基於圖4、圖5，對黑顯示時及白顯示時之電場分佈進行說明。且，圖4A及圖5A表示於第1基板SUB1側及第2基板SUB2側僅共同設置線狀之共通電極而形成模擬壁共通電極CT之情形時之電力線之分佈；圖4B及圖5B表示實施形態1之構成之電力線之分佈。又，如上所述，實施形態1之液晶顯示裝置中，因係以黑底顯示模式顯示形態進行顯示之構成，故進行黑顯示時為壁像素電極PX與模擬壁共通電極CT之間未施加電場之構成，而進行白顯示時為施加有最大電場之構成。又，圖4及圖5中，省略第1基板SUB1及第2基板SUB2。
圖4A及圖4B中，圖4A及圖4B中之中央所示之像素PXL1進行黑顯示而鄰接該黑顯示之像素之X方向之各像素PXL2進行白顯示之情形時，黑顯示之像素PXL1中，壁像素電極PX及共通電極CT1、CT2上分別施加有相同之電壓(例如作為基準電壓之0(零)V)。另一方面，進行白顯示之像素即鄰接像素PXL2之像素電極PX上施加有與白顯示對應之 灰階電壓。進而，較壁電極絕緣膜PAS3之下層即較壁電極絕緣膜PAS3而形成於第1基板SUB1側之汲極線DL上供給有所需之灰階信號。
其結果，如圖4B所示，實施形態1之構成中，構成為，進行黑顯示之像素PXL1之共通電極CT1與鄰接像素PXL2之壁像素電極PX之間產生有圖中之虛線所示之電力線EF1；該電力線EF1產生於第1基板SUB1，黑顯示之像素PXL1之液晶LC上並未施加電場。進而，構成為，雖進行黑顯示之像素PXL1之共通電極CT1與汲極線DL之間亦產生虛線所示之電力線EF2，但該電力線EF2亦產生於第1基板SUB1，黑顯示之像素PXL1之液晶LC上並未施加電場。
與此相對，如圖4A所示，於第1基板SUB1及第2基板SUB2上分別設置線狀之共通電極CT1、CT2，且由該線狀之共通電極形成模擬壁共通電極CT之情形時，壁像素電極PX與模擬壁共通電極CT之間之區域形成有不存在電極之區域。因此，因自信號配線及鄰接像素PXL2之壁像素電極PX等之電位所產生之電力線EF1、EF2進入該像素PXL1之液晶層LC，故黑顯示模式效率增大。
如此，實施形態1之像素構成中，形成共通電極CT1之延伸部即平面共通電極CTC係作為屏蔽來自鄰接像素PXL2之電場之屏蔽電極而發揮作用。因此，即使為由配置於第1基板SUB1之側之共通電極CT1與配置於第2基板SUB2之側之共通電極CT2而形成模擬壁電極CT之構成，因仍可防止黑顯示時之像素PXL1之模擬壁電極CT與鄰接像素PXL2 或汲極線DL之間所產生之電場(由電力線EF1、EF2表示)到達液晶層LC，故可降低(提高)黑顯示時之顯示模式效率。
即，本發明之實施形態1之像素構成中，自壁像素電極PX與模擬壁共通電極CT之間之區域必然存在構成壁像素電極PX之平面電極PXC或平面共通電極CTC而言，並不對液晶層LC造成影響。因此，實施形態1之像素構成之中，可完全抑制鄰旁之信號配線及鄰接像素PXL2等之電位之影響而引起之黑顯示模式效率之增大。
又，如圖5A及圖5B所示，於中央所示之像素PXL1進行白顯示而鄰接於該像素PXL1之像素PXL2進行黑顯示之情形時，白顯示之像素PXL中，壁像素電極PX上施加有與白顯示對應之灰階電壓。此時，共通電極CT1、CT2上皆施加有基準電壓，共通電極CT1與共通電極CT2之間之區域形成有模擬壁共通電極CT。
因此，如圖5B所示，實施形態1之像素構成中，藉由壁像素電極PX與共通電極CT1、CT2之間產生虛線所示之電力線EF3，藉由該電力線EF3所示之電場驅動液晶層LC中之液晶分子而進行白色之圖像顯示。此時，實施形態1之像素構成中，於構成壁像素電極PX之電極之中，自沿第1基板SUB1之主面而形成之平面電極PXC亦產生電力線EF3。因此，即使於共通電極CT1之附近，壁像素電極PX與模擬壁共通電極CT之間仍產生電力線EF3所示之電場。
如此，實施形態1之像素構成中，形成壁像素電極PX之 平面電極PXC成為屏蔽來自該像素電極PX之對鄰接之像素PXL2之電場之屏蔽電極。因此，即使構成為由配置於第1基板SUB1之側之共通電極CT1與配置於第2基板SUB2之側之共通電極CT2而形成模擬壁電極CT，並且介隔該模擬壁共通電極CT而形成一對像素電極PX，仍可防止來自鄰接像素或附近之信號線等之電場自第1基板SUB1側環繞施加至像素PXL內之液晶分子。
即，實施形態1之像素結構中，因自壁像素電極PX之下端側延伸之平面電極PXC之另一端以延伸至模擬壁共通電極CT附近而形成，故自平面電極PXC所產生之電力線EF3幾乎都朝向模擬壁共通電極CT。因此，若適用本發明，則可使壁像素電極PX與模擬壁共通電極CT間之電場強度均勻化，可防止白顯示模式效率之降低，從而可提高白顯示模式效率。
再者，因介隔絕緣膜PAS2而於平面電極PXC之下層形成有平面共通電極CTC，故雖平面電極PXC與平面共通電極CTC之產生電場，此時之電場成為保持電容Cst之電場即產生於絕緣膜PAS2之電場。因此，由於構成為該電場並不對液晶層LC之液晶分子之驅動造成影響，故其並不對白顯示時之顯示模式效率造成影響。
此時，圖5A所示之構成中，構成為，平面電極之延伸量(突出量)較壁像素電極PX與共通電極CT1之間之間隔非常小。因此，包含該構成之壁像素電極PX與模擬壁共通電極CT之構成中，與自壁像素電極PX面向模擬壁共通電極CT 之電力線EF3一起地形成有自壁像素電極PX到達形成於該像素PXL1之附近之信號線等之電力線EF4。因此，圖5A所示之構成中，因白顯示時之透射率降低，故實施形態1之像素構成即使較圖5A所示之像素構成，仍可大幅提高顯示模式效率(透射率)。
即，如圖5A所示，於由一對線狀之共通電極CT1、CT2而形成模擬壁共通電極CT之情形時，於構成壁像素電極PX之平面電極PXC與構成共通電極CT1之TFT側電極之間有不存在電極之區域。進而，圖5A所示之像素構成中，自需於平面電極PXC之下層形成用於保持電容之電極CC而言，不僅產生自壁像素電極PX朝模擬壁共通電極CT之電力線，亦產生朝該形成保持電容之電極CC之電力線。因此，圖5A所示之像素結構中，電力線EF4之密度係於壁像素電極PX附近較密集，而於模擬壁共通電極CT附近較稀疏；自電場強度分佈於像素內之不均勻而言，白顯示模式效率因此而降低。
以上說明之圖5A所示之像素構成中，自第1基板SUB1之信號配線，相對自上層絕緣膜(層間絕緣膜)PAS1至配向膜ORI之層數為8層，圖5B所示之實施形態1之像素構成中為7層。因此，本發明之像素構成(像素結構)較圖5所示之像素構成可一面減少層數一面設計保持電容Cst，從而可獲得可大幅降低液晶顯示裝置之製造成本之額外效果。
接著，圖6表示用於說明本發明之實施形態1之液晶顯示裝置之電壓與顯示模式效率之關係的圖；圖7表示用於說 明本發明之實施形態1之液晶顯示裝置之平面電極之長度與顯示模式效率之關係的圖；以下，基於圖6及圖7，對實施形態1之液晶顯示裝置之顯示模式效率之提高效果進行詳細說明。且，圖6所示之像素結構係於像素寬度即像素之短邊方向之寬度為29 μm之像素構成中，設壁電極高度s、壁電極寬度、平面電極長度L分別為6 μm、6 μm、8.5 μm，平板狀之平面電極PXC與液晶層LC之間之絕緣膜PAS5之膜厚為2.6 μm。又，圖6所示之圖表G1係模擬假設像素周邊電位之影響較大之點反相運動之最壞情況電壓。具體而言，鄰接像素之電位為-5 V，信號配線電位交替反相極性而為±5 V。
如自圖6所示之圖表G1所明瞭般，即使存在假設點反相驅動之像素之周邊電位之情形時，仍可明瞭的是，實施形態1之像素構成之黑顯示模式效率與偏光板之正交透射率相同，白顯示模式效率可達到等同於本社先前申請之結構之約90%。
自該結果而言，可明瞭的是，若適用本發明，則可一面完全屏蔽像素周邊電位之影響，一面使以平行於基板面之電場驅動液晶分子之橫電場模式之顯示模式效率提高至約90%。
又，如7所示之圖表G2表示實施形態1之像素結構之平面電極長度與顯示模式效率之關係。且，圖7所示之圖表G2係形成29 μm之像素寬度及形成6 μm之電極寬度並變更平面電極PXC之長度L之情形時之顯示模式效率之計測結 果。又，圖7中，像素保持電極PXC之電極長度L為10.5 μm之情形時，其到達形成有共通電極CT1之模擬壁電極絕緣膜PAS4。又，圖7所示之圖表G2中，形成保持電容Cst之一對電極中之另一電極即平面共通電極CTC係無論平面電極PXC之長短而於壁像素電極PX與模擬壁像素電極CT間必然存在平面共通電極CTC之情形時之計測結果。
如自圖7所明瞭般，實施形態1之像素構成中，起始於形成壁像素電極PX之壁狀電極PX1之邊緣部之平面電極PXC之長度L為8 μm以上之區域，顯示模式效率為90%左右。另一方面，平面電極PXC之長度L為8 μm以下之區域，隨著平面電極PXC之長度L之縮短，顯示模式效率亦隨即降低。特別地，平面電極PXC之長度L為5 μm時，顯示模式效率為80%左右，較平面電極PXC之長度L為8 μm以上之情形時之顯示模式效率而降低10%左右。進而，若平面電極PXC之長度L為4.5 μm左右，則顯示模式效率將降至77%。
平面電極PXC之長度L縮短時顯示模式效率降低，自顯示面側而言，原因在於，因相應平面電極PXC之長度之減少，平面共通電極CTC朝液晶層LC之側所露出之長度變大，由於電場集中於源極電極(壁像素電極)即平面電極PXC與共通電極CT1即平面共通電極CTC之間，故模擬壁共通電極CT之電場變得非常微弱，其結果，液晶LC變得難以動作。因此，平面電極PXC之第1基板SUB1之側配置有平面共通電極CTC之情形時，可行的是，平面電極PXC 延伸而形成於形成模擬壁共通電極CT之共通電極CT1之附近。特別地，較佳為，顯示模式效率之降低率要儘可能地小，期望在10%以內，故實施形態1之結構中，較佳為，平面電極PXC之長度為5 μm以上。
如圖2所示，自以上結果而言，相對自壁電極絕緣膜PAS3之共通電極CT1之側之邊緣部至靠近模擬壁電極絕緣膜PAS4之壁像素電極PX之側之邊緣部之長度k，顯示模式效率之降低率為10%以內之平面電極PXC之長度為k/2 μm。因此，期望朝第1基板SUB1之面內方向延伸之平面電極PXC之延長長度L之範圍為k/2≦L≦k。
如以上說明般，實施形態1之液晶顯示裝置中，因構成為具有沿像素區域之長邊方向之對向之邊緣部而延伸之一對壁像素電極PX與形成於該一對壁像素電極PX之間並沿像素PXL之長邊方向延伸之共通電極CT1、CT2；壁像素電極PX包含自第1基板SUB1朝第2基板SUB2方向立設而形成之壁狀電極PX1，與自該壁狀電極PX1之第1基板SUB1側之邊緣部沿第1基板SUB1之面內方向而朝共通電極CT1之方向延伸之平面電極PXC；共通電極CT1包含形成於第1基板SUB1之液晶面側且沿壁狀電極PX1之延伸方向延伸之柱狀(壁狀)模擬壁電極絕緣膜PAS4、以覆蓋該模擬壁電極絕緣膜PAS4之側壁面及上表面而形成之壁狀共通電極CTW、及自該壁狀共通電極CTW之第1基板SUB1側之邊緣部沿第1基板SUB1之面內方向朝壁狀電極PX1方向延伸而形成之平面共通電極CTC；平面電極PXC與平面共通電極 CTC係介隔絕緣膜PAS2而重疊配置，從而形成該像素PXL之保持電容Cst，故無需於像素區域之邊緣部等另行設置用於形成保持電容Cst之電極即可形成保持電容Cst，由此可減少形成像素之薄膜層數，可減少製造液晶顯示裝置所需之步驟數，從而可使液晶顯示裝置低成本化。
特別地，實施形態1之像素PXL之構成中，構成為，即使於第2基板SUB2之側，亦於自顯示面側觀察時為與壁狀共通電極CTW重疊之位置形成有線狀之共通電極CT2，且藉由亦對該共通電極CT2供給共通信號，於壁狀共通電極CTW與線狀之共通電極CT2之間之區域形成模擬之模擬壁共通電極CT。又，構成為，形成保持電容Cst之平面電極PXC與平面共通電極CTC之中，於靠近液晶層LC之側即上層形成有平面電極PXC，而於距液晶層LC較遠之側即下層形成有平面共通電極CXC。進而，像素PXL之區域中，因於背光光所透射之區域中至少配置有平面電極PXC與平面共通電極CTC之任一者之平面電極，故可一面完全屏蔽汲極線DL等之信號配線電位或鄰接像素電位等像素周邊電位，一面實現約90%之顯示模式效率。如此，因可抑制像素周邊電位之影響，故可一面抑制液晶顯示面板之對比度之下降，一面提高顯示模式效率。
即，獲得可抑制像素周邊電位之影響引起之黑顯示模式效率增大及白顯示模式效率之下降之效果。
又，以上所說明之實施形態1之液晶顯示裝置中，雖構成為，於第2基板SUB2之液晶層LC之側亦形成線狀之共通 電極CT2，於與介隔液晶層LC而形成於第1基板SUB1之側之共通電極CT1之間之區域形成成為同一電場之模擬之壁電極(模擬壁共通電極CT)，但本案發明並非限定於該構成。例如，如圖8所示，亦可為僅於第1基板SUB1之側形成壁像素電極PX與共通電極CT1之構成。
圖8所示之本發明之實施形態1之另一液晶顯示裝置中，除第2基板SUB2上未形成共通基板CT2外之構成係與圖2所示之實施形態1之液晶顯示裝置之像素構成相同之構成。即，實施形態1之另一像素構成中，形成於第1基板SUB1之液晶層LC之側之壁像素電極PX成為具備自該壁像素電極PX朝共通電極CT1之形成方向延伸之像素保持電極PXC之構成。另一方面，共通電極CT1仍為具備自該共通電極CT1朝壁像素電極PX之形成方向延伸之平面共通電極CTC之構成。此時，因構成為平面共通電極CTC係形成於較平面電極PXC更靠近第1基板SUB1之層即較液晶層LC更遠之層，故與上述實施形態1之液晶顯示裝置同樣地，可降低(提高)黑顯示時之顯示模式效率，並且可增加(提高)白顯示時之顯示模式效率。
<實施形態2>
圖9係用於說明本發明之實施形態2之液晶顯示裝置之概略構成的剖面圖，圖9所示之剖面圖為與實施形態1之圖2所示之剖面圖對應之剖面圖。且，實施形態2之液晶顯示裝置係僅保持電容Cst之形成位置不同，其他構成係與實施形態1相同之構成。因此，以下說明中，對形成保持電 容Cst之一對電極進行詳細說明。
如圖9所示，實施形態2之液晶顯示裝置之像素構成中，藉由於形成於形成有壁像素電極PX之柱狀上之壁電極絕緣膜PAS3上形成電極(第2壁狀電極)CT5，從而形成保持電容Cst。
即，形成實施形態2之模擬壁電極CT之共通電極CT1形成為包含以覆蓋沿圖中之Y方向延伸之模擬壁電極絕緣膜PAS4之側壁面及上表面而形成之壁狀共通電極CTW，與自該壁狀共通電極CTW之邊緣部沿第1基板SUB1之面內方向僅以特定量朝壁像素電極PX之形成方向延伸之平面電極(延伸部)CTD。此時，實施形態2之像素構成中，因構成為在像素內之背光光之透射區域(像素顯示區域)未形成保持電容Cst，故為平面電極CTD之延伸量未覆蓋該透射區域之構成。
另一方面，於像素之邊界部分至少形成有朝Y方向延伸之壁電極絕緣膜PAS3；以覆蓋該壁電極絕緣膜PAS3之側壁面及上表面之方式形成有導電膜(保持電容電極)CT5。該保持電容電極CT5為具有自其邊緣部沿第1基板SUB1之面內方向延伸之延伸部分之構成。該第3保持電極CT5構成為電性連接於未圖示之共通信號線CL，且保持在與共通電極CT1、CT2相同電位。本實施形態2之保持電容電極CT5係與共通電極CT1形成於同層，而與實施形態1同樣地可減少步驟數，但並非限定於同層。
又，於保持電容電極CT5之上層形成有覆蓋其表面之絕 緣膜PAS2，該絕緣膜PAS2為亦覆蓋共通電極CT1之上表面之構成，於該壁電極絕緣膜PAS3之上表面形成有壁像素電極PX。此時，壁像素電極PX之形成區域中，沿壁電極絕緣膜PAS3之側壁面形狀及上表面形狀而形成有保持電容電極CT5及絕緣膜PAS2。因此，實施形態2之壁像素電極PX亦朝第2基板SUB2之側突出，並且形成朝X方向延伸之壁狀電極PX1與朝第1基板SUB1之面內方向延伸之平面電極PXC。即，壁像素電極PX係與實施形態1相同之構成，其構成為包含形成於與鄰接像素之邊界部分之壁狀電極PX1、自該壁狀電極PX1之第1基板SUB1側之邊緣部朝該第1基板SUB1之面內方向延伸之平面電極PXC。
如自圖9所明瞭般，構成為由介隔絕緣膜PAS2而對向配置之壁狀電極PX1與保持電容電極CT5而形成保持電容Cst。此時，因構成為自壁狀電極PX1之第1基板SUB1側之邊緣部延伸之平面電極PXC亦於其端部重疊於形成共通電極CT1之平面電極之一部分、及自保持電容電極CT5之邊緣部朝第1基板SUB1之面內方向延伸之延伸部分，故於該重疊部分形成保持電容Cst之一部分。
即使包含該構成之實施形態2之像素構成，亦構成為由形成壁像素電極PX之平面電極PXC與共通電極CT1之延伸部分CTD之至少一者之導電膜覆蓋像素區域內之背光光之透射區域。進而，因構成為形成保持電容CSt之一電極為平面電極PXC，另一電極則形成於較平面電極PXC更下層側、即第1基板SUB1之側，故可獲得與實施形態1同樣之 效果。
且，實施形態2之像素構成中，雖構成為至少於與X方向所鄰接之像素之邊界部分全部形成導電膜，但並非限定於此。例如，如圖10所示，亦可構成為於X方向所鄰接之像素之間之區域內，於任一者內形成成為保持電容電極CT5之導電膜。例如，一般液晶顯示裝置中，因進行有效顯示之像素數一般為偶數個，故例如亦可構成為，於沿X方向配置之像素之中，如於第1行像素與第2行像素之邊界區域形成保持電容電極CT5，於第2行像素與第3行像素之邊界區域並未形成保持電容電極CT5等般，交替配置形成有保持電容電極CT5之邊界區域與未形成其之邊界區域。
即使為該構成，因成為形成有自壁像素電極PX延伸之平面電極PXC之構成，故可獲得上述效果。
<實施形態3>
圖11係用於說明本發明之實施形態3之液晶顯示裝置之像素構成的剖面圖；圖11所示之剖面圖相當於實施形態1之圖2的剖面圖。且，實施形態3之液晶顯示裝置係僅用於形成保持電容Cst之一電極之形成位置不同，其他構成係與實施形態1相同之構成。因此，以下說明中，對形成保持電容Cst之一對電極進行詳細說明。
如圖10所示，實施形態3之像素構成中，藉由於背光光所透射之區域及形成有壁像素電極PX之區域形成構成保持電容Cst之電極CTE，而形成保持電容Cst。
即，實施形態3之形成共通電極CT1之導電膜(透明導電 膜)CTE以覆蓋絕緣膜PAS1之上表面、形成於該絕緣膜PAS1之上表面之壁電極絕緣膜PAS3及模擬壁電極絕緣膜PAS4而形成。即，其為至少覆蓋第1基板SUB1之顯示區域內之上表面之形狀。
該導電膜CTE之上層中，絕緣膜PAS2以覆蓋該導電膜CTE而形成，其上表面形成有壁像素電極PX。此時，該壁像素電極PX之構成係與實施形態1相同之構成。
此時，實施形態3之共通電極CT1之構成係與實施形態1之共通電極CT1之構成同樣地，構成為，以覆蓋模擬壁電極絕緣膜PAS4之側壁面及上表面地配置有導電膜CTE，並且該導電膜CTE係與像素保持電極PXC介隔絕緣膜PAS2而對向配置。又，實施形態3之像素構成中，形成有壁像素電極PX之區域亦係與實施形態2之液晶顯示裝置同樣地，導電膜CTE係介隔絕緣膜PAS2而與形成壁像素電極PX之壁狀電極(側壁面電極)PX1對向配置。其結果，實施形態3之保持電容Cst中，因構成為像素形成區域之大致全域形成保持電容，故可獲得與實施形態1同樣之效果。
且，若形成並行連接於液晶層之保持電容Cst之保持電容用之電極之面積過大，則因保持電容Cst中會蓄積大量電荷，故有無法對介隔薄膜電晶體TFT之像素電極PX寫入影像信號之情形。因此，為實現所需之保持電容Cst，需適當選擇保持電容用之電極之面積。
<實施形態4>
圖12係用於說明本發明之實施形態4之液晶顯示裝置之 像素構成的剖面圖；圖12所示之剖面圖相當於實施形態1之圖2之剖面圖。且，實施形態4之液晶顯示裝置係僅用於形成保持電容Cst之一電極之形成位置不同，其他構成係與實施形態1相同之構成。因此，以下說明中，對形成保持電容Cst之一對電極進行詳細說明。
如圖12所示，實施形態4之液晶顯示裝置中，構成為，形成壁像素電極PX之平面電極PXC之另一端形成於壁狀之共通電極CT1之上層，並到達以覆蓋該共通電極CT1而形成之絕緣膜PAS2。又，實施形態4之像素構成中，如圖12中之圓圈C之放大圖C'所示，沿模擬壁電極絕緣膜PAS4之側壁面，像素保持電極PXC之端部以朝液晶層LC之側即第2基板SUB2之側突出(延伸)地形成，形成成為壁狀電極之第2壁狀電極PX2。即，實施形態4之像素構成中，構成為，具備用於形成壁狀電極之沿著壁電極絕緣膜PAS3及模擬壁電極絕緣膜PAS4之側壁面之壁狀電極PX1、PX2，並且共通電極CT1係僅形成於模擬壁電極絕緣膜PAS4之上表面之部分朝液晶層LC之側即第2基板SUB2之側露出。
接著，圖13表示用於表示本發明之實施形態4之液晶顯示裝置之電力線分佈的圖；以下，基於圖13，對實施形態4之像素構成之液晶層LC之電場分佈進行說明。且，圖13A係與實施形態1所示之圖5A對應的圖；圖13B係表示實施形態4之像素構成之白顯示時之電力線分佈的圖。
如圖13B所示，實施形態4之像素構成中，構成為，除形成共通電極CT1之形成於模擬壁電極絕緣膜PAS4之上表面 之部分以外之其他部分係介隔絕緣膜PAS2而與形成壁像素電極PX之導電膜對向配置。即，實施形態4之像素構成中，僅形成於模擬壁電極絕緣膜PAS4之上表面之共通電極CT1之部分較形成壁像素電極PX之平面電極PXC更朝液晶層LC之側露出，其他電極部分較平面電極PXC更靠第1基板SUB1之側而配置。因此，如圖13B所示，實施形態4之像素構成中，因第2壁狀電極PX2僅以膜厚程度，與共通電極CT1相距較薄之層間絕緣膜即絕緣膜PAS2而配置，故於第2壁狀電極PX2與共通電極CT1之間產生非常密集之電力線EF5,；其結果，第2壁狀電極PX2與共通電極CT1之間可獲得強大之電場。自該強大之電場致使模擬壁共通電極CT上之液晶LC易於活動而言，實施形態4之像素構成較圖13A所示之像素構成可獲得更高之顯示模式效率。且，設自第2壁狀電極PX2之一端側即像素保持電極PXC至另一端側即液晶層LC之側之高度為第2壁狀電極PX2之高度s1、形成有模擬壁共通電極CT1之模擬壁電極絕緣膜PAS4之高度為h1之情形時，期望第2壁狀電極PX2之高度s1之範圍為0≦s1<h1。又，因構成為介隔絕緣膜PAS2而於第2壁狀電極PX2之下層形成有共通電極CT1，故藉由薄化絕緣膜PAS2之膜厚即薄化第2壁狀電極PX2與共通電極CT1之層間，可使2個電極間產生強大之電場。
即，由圖13A所示之一對線狀之共通電極CT1、CT2而形成模擬壁共通電極CT之情形時，形成於第1基板SUB1之側之共通電極CT1之附近，電力線EF3之分佈變得稀疏。與 此相對，實施形態4之像素構成中，自壁像素電極PX到達共通電極CT1之電力線EF5之中，即使共通電極CT1附近之電力線，在以與第1基板SUB1之面內大致平行地通過液晶層LC後，可形成大量到達共通電極CT1之電力線。因此，因可增強共通電極CT1附近之第1基板SUB1之面內方向之電場，故即使於形成有模擬壁共通電極CT之區域即共通電極CT1上之區域，仍可驅動液晶分子，從而可獲得進一步提高顯示模式效率之額外效果。
進而，實施形態4之液晶顯示裝置亦係與實施形態1同樣地構成為具備自壁狀電極PX1延伸之平面電極PXC，並且具備平面共通電極CTC，故可獲得與實施形態1同樣之效果。
<實施形態5>
圖14係用於說明本發明之實施形態5之液晶顯示裝置之像素構成的剖面圖；實施形態5之像素構成係僅形成有實施形態4所示之液晶顯示裝置與平面電極PXC之區域與形成有平面共通電極CTC之區域之液晶層LC之厚度不同，其他構成係與實施形態4相同之構成。因此，以下說明中，對液晶層LC之厚度進行詳細說明。
與實施形態4之液晶顯示裝置同樣地，實施形態5之液晶顯示裝置亦構成為於壁像素電極PX之共通電極CT1側亦形成有朝液晶層LC之厚度方向(Z方向)延伸之壁側面電極PX2。因包含該構成之液晶顯示裝置構成為使第2壁狀電極PX2與共通電極CT1非常靠近地配置，故即使於壁像素電 極PX之內，第2壁狀電極PX2與共通電極CT1之間之電場仍變大。即，可使第2壁狀電極PX2附近之電場即第2壁狀電極PX2與共通電極CT1之間之電場大於形成於壁像素電極PX之壁狀電極PX1與模擬壁電極CT之間之電場。其結果，模擬壁共通電極CT附近之液晶LC比壁像素電極PX之壁狀電極PX1與模擬壁共通電極CT之間更容易活動，故獲得模擬壁共通電極CT附近之最大顯示模式效率之電壓(以下，記作最大顯示模式效率電壓Vmax)變小。於該情形時，形成有共通電極CT1之模擬壁電極絕緣膜PAS4上之最大顯示模式效率電壓Vmax與壁狀電極PX1與模擬壁共通電極CT之間之最大顯示模式效率電壓Vmax不同。
因此，如圖14所示，實施形態4之像素構成中，於形成模擬壁共通電極CT之共通電極CT1之內，使所形成之形成有朝液晶層LC之側即第2基板SUB2之側突出之壁狀共通電極CTW之區域(即形成模擬壁共通電極CT之共通電極CT1與共通電極CT2重疊配置之區域)之液晶層LC之厚度d2小於其以外之區域即形成有平面電極PXC之區域之液晶層LC之厚度d1。藉由該構成，構成為，因液晶層LC之界面定錨力強，液晶分子難以進行活動，縮小共通電極CT1之附近與其他區域之最大顯示模式效率電壓Vmax之差。
因此，實施形態4之像素構成中，構成為，形成有模擬壁共通電極之區域之液晶層厚d2小於其他區域之液晶層厚d1。此時，實施形態4之像素構成中，作為平坦化膜而發揮作用之絕緣膜PAS5係沿共通電極CT1之形狀而朝液晶層 LC之側突出之構成。即，雖上述實施形態4之像素構成係藉由絕緣膜PAS5而使一對壁狀電極PX1所包圍之區域之液晶層LC之厚度均勻，但實施形態5之像素構成係以成為滿足d1≧d2之液晶層厚地形成有絕緣膜PAS5。
藉由該構成，因可均勻地作動(驅動)同一像素內之液晶，故除上述實施形態4之效果外，可獲得可取得更高顯示模式效率之額外效果。
<實施形態6>
圖15係用於說明本發明之實施形態6之液晶顯示裝置之像素構成的剖面圖；除形成模擬壁共通電極CT之共通電極CT1與形成保持電容Cst之平面共通電極(第2平面電極)CT4外之其他構成係與實施形態1相同之構成。因此，以下說明中，對共通電極CT1與共通保持電極CTC之構成進行詳細說明。
如圖15所示，實施形態6之液晶顯示裝置中，構成為，由形成於第2基板SUB2之側之線狀之共通電極CT2與形成於第1基板SUB1之側之線狀之共通電極(第5電極)CT3而形成模擬壁共通電極CT。另一方面，以與壁像素電極PX之平面電極PXC對向配置而形成保持電容Cst之電極為形成於與共通電極CT3不同之薄膜層上之平板狀之平面共通電極CT4。此時，實施形態6之像素構成亦係與實施形態1至5之像素構成同樣地，構成為，形成有模擬壁共通電極CT之區域並未形成形成壁像素電極PX之平面電極PXC。即，成為自液晶顯示裝置之顯示面側俯視觀察時共通電極CT3未與 平面電極PXC重疊之構成。即，實施形態6之像素構成中，於平面共通電極CT4之上層形成有絕緣膜PAS2，於該絕緣膜PAS2之上層形成有平面電極PXC。又，於該平面電極PXC之上層形成有絕緣膜PAS6，於該絕緣膜PAS6之上層形成有線狀之共通電極CT3，其上層則形成有絕緣膜PAS5。
此時，如圖15中所示般，實施形態6之像素構成亦係與實施形態1同樣地，於設壁像素電極PX之壁狀電極PX1與共通電極CT3之電極間距離為k、平面電極PXC之延伸長度為L之情形時，期望平面電極PXC之長度L形成為k/2≦L≦k之範圍。
如以上說明般，實施形態6之像素構成中，仍構成為：形成模擬壁共通電極CT之一電極即共通電極CT3係配置於較平面電極PXC更靠近液晶層LC即更靠近第2基板SUB2之側，並且與平面電極PXC一同形成保持電容Cst之平面共通電極CT4係配置於較平面電極PXC距液晶層LC更遠之側即更靠近第1基板SUB1之側。
因此，實施形態6之像素構成亦係與上述實施形態1同樣地，進行黑顯示時，配置於靠近第1基板SUB1之側之平面共通電極CT4可屏蔽來自汲極線DL等信號配線或鄰接像素之電場。進而，進行白顯示時，配置於靠近液晶層LC之側即靠近第2基板SUB2之側之共通電極CT3與壁像素電極PX之間可產生與基板面平行之電場。因此，可獲得與實施形態1同樣之效果。進而，實施形態6之像素構成中，雖線狀 之共通電極CT3與平板狀之共通保持電極CT4形成於不同之薄膜層，但因共通電極CT4係由平板狀之透明導電膜材料而形成，故即使對形成電極時之層間偏差之影響引起之白顯示模式效率下降，仍有一定抑制效果。
再者，雖實施形態6之液晶顯示裝置係於像素區域內形成共通電極CT3之構成，但並非限定於此。例如，如圖16所示，即使構成為於絕緣膜PAS2之下層側形成成為平面共通電極CT4之透明導電膜，即以亦覆蓋壁電極絕緣膜PAS3地於顯示區域AR內之全域或每一像素區域形成平面共通電極CT4，仍可獲得與上述實施形態6同樣之效果。
且，於顯示區域AR內之全域形成平面共通電極CT4之情形時，認為因形成並行連接於液晶層LC之保持電容Cst之電極之面積過大，保持電容Cst內蓄積有大量電荷，對像素電極PX之影像信號寫入並不充分。因此，於該情形時，為成為所需之保持電容Cst，需適當選擇像素保持電極PXC與平面共通電極CT4之面積。又，保持電容Cst亦可為於一個平面像素內組合圖15所示之構成與圖16所示之構成之配置。毋庸贅言，即便為該構成亦可獲得與上述同樣之效果。
<實施形態7>
圖17係用於說明本發明之實施形態7之液晶顯示裝置之像素構成的剖面圖。且，實施形態7之液晶顯示裝置中，僅模擬壁共通電極CT之圖中左側(X1側)之共通電極CT1及壁像素電極PX3之構成不同，其他構成係與實施形態1相同 之構成。因此，以下說明中，對較模擬壁共通電極CT更靠X1側之共通電極CT1及壁像素電極PX3之構成進行詳細說明。再者，實施形態7之像素構成中，雖圖中之中央所示之像素PXL構成為形成於較模擬壁共通電極CT更靠圖中右側(X2側)之共通保持電極CTC之端部延伸至壁電極絕緣膜PAS3，但並非限定於此。例如，亦可與實施形態1同樣地，構成為，自壁電極絕緣膜PAS3僅間隔特定距離而形成平面共通電極CTC之端部。進而，亦可構成為，於壁電極絕緣膜PAS3之側壁面或上表面形成有平面共通電極CTC。
如圖17所示，實施形態7之像素構成中，於形成同一像素PXL之區域內，成為相對模擬壁共通電極CT之形成位置即像素之短邊方向(X方向)而非對稱之構成。特別地，實施形態7之構成中，構成為，形成有形成壁像素電極PX之導電性薄膜之薄膜層之位置及其形狀不同。
即，實施形態7之構成中，構成為，相對像素PXL，較模擬壁共通電極CT更靠X1側之區域中，於壁電極絕緣膜PAS3之側壁面形成有成為壁像素電極PX之壁狀電極PX1，並且該壁狀電極PX1之上端側之邊緣部係配置於壁電極絕緣膜PSA3之上表面。又，雖構成為壁狀電極PX1之另一端側之邊緣部具有朝第1基板SUB1之面內方向延伸之延伸部PXD，但該延伸部PXD之延伸量係與形成於上部之延伸部相同或大於其之延伸量。藉由該構成，如於後所詳述般，係防止因形成各薄膜層之步驟之位置偏差引起之壁像素電極PX形成不良之構成。
又，實施形態7之像素構成中，以覆蓋壁狀電極PX1與壁狀共通電極CTW之間之區域地形成有包含透明導電膜材料之平面導電層(第4電極)PXB，且對該平面導電層PXB係與壁狀電極PX1同樣地供給有影像信號。即，實施形態7之像素構成中，例如構成為，像素區域之端部等電性連接有壁狀電極PX1與平面導電層PCB。此時，實施形態7之像素構成中，構成為，構成較壁狀共通電極CTW而形成於X2側上之壁像素電極PX之平面電極PXC與平面導電層PCB係同層形成。此時，實施形態7之像素構成中，絕緣膜PAS1之上表面形成有壁電極絕緣膜PAS3及模擬壁電極絕緣膜PAS4；該絕緣膜PAS1之上表面或壁電極絕緣膜PAS3與模擬壁電極絕緣膜PAS4之側壁面及上表面形成有共通電極CT1及X1側之壁狀電極PX1。以覆蓋形成於該X1之側之壁狀電極PX1與共通電極CT1地形成有絕緣膜PAS2；該絕緣膜PAS2之上層形成有平面導電層PXB及X2之側之壁像素電極PX。又，該平面導電層PXB及成為壁像素電極PX之導電層之上層形成有絕緣膜PAS5，其上表面，以至少覆蓋顯示區域AR地形成有未圖示之配向膜。
即，實施形態7之像素構成中，構成為，同一像素內之由壁狀共通電極CTW劃分為2個區域之背光光之透射區域之內，形成於X1側之區域之壁像素電極PX、形成共通電極CT1之壁狀共通電極CTW及平面共通電極CTC以及延伸部(平面電極)CTD係同層形成。另一方面，構成為，形成於圖中所示之X2側之區域之平面導電層PXB、形成壁像素 電極PX之壁狀電極PX1及平面電極PXC係同層形成。藉由該構成，實施形態7之像素構成亦係與上述實施形態1至6同樣地，可較先前之液晶顯示裝置進一步減少薄膜層之層數。
接著，圖18表示本發明之實施形態7之液晶顯示裝置之壁像素電極部分的放大圖；圖19表示用於本發明之實施形態7之液晶顯示裝置之像素電極與顯示模式效率之計測結果的圖；以下，基於圖18及圖19，對應對實施形態7之像素構成之對位偏差之效果進行說明。且，圖18A係實施形態1至6所揭示之壁像素電極PX之構成，圖18B係實施形態7所揭示之壁像素電極PX之構成。又，實施形態7之像素構成係考慮到製造過程中僅產生±W(μm)即負方向即X1方向及正方向即X2方向僅各產生W(μm)之層間偏差之壁電極結構。再者，本申請說明中之層間偏差係指自某一成為基準之層積層有薄膜層之情形時，成為基準之層與所形成之層之間產生偏差之現象。
如圖18A所示，於形成於與鄰接像素之間之區域之壁電極絕緣膜PAS3之側壁面形成導電膜之情形時，相對圖18A中之二點鏈線所示之像素邊界而形成於X1側之壁像素電極PXa與形成於X2側之壁像素電極PXb成為相對該像素邊界而對稱之結構。此時，壁像素電極PXa與壁像素電極PXb係同層形成，即於同一步驟中形成。因此，壁像素電極PXa與壁像素電極PXb之對準精度成為用於形成該壁像素電極PXa與壁像素電極PXb之掩膜圖案之形成精度，成為 非常高之精度。且，如圖18A所示，未電性連接於同層之薄膜層之情形時，則需於形成導電膜層後，利用蝕刻等劃分為各個導電膜層。於該情形時，雖與各劃分後之導電膜層之各對準精度為非常高之精度，但因需進行用於形成劃分區域之曝光，故需確保伴隨該曝光之特定寬度W3。設此時之層間偏差等之寬度為W時，因產生朝圖中之X1方向及X2方向之層間偏差，故自壁狀電極PX1a延伸而形成於壁電極絕緣膜PAS3之上表面上之延伸部PXE之延伸量W2需為精度W之2倍之延伸量即W2=2×W。同樣地，自壁狀電極PX1b延伸而形成於壁電極絕緣膜PAS3之上表面之延伸部PXE之延伸量W4亦需為精度W之2倍之延伸量即W4=2×W。進而，亦需要用於劃分形成於同層之導電性薄膜之壁狀電極PX1a、PX1b之區域，且該區域之寬度W3亦考慮到層間偏差而需成為精度W之2倍之寬度W3=2×W。因此，圖18A所示之構成中，壁電極絕緣膜PAS3之X方向之寬度W1至少需為W1=W2+W3+W4=(2+2+2)×W=6W之寬度。
另一方面，如圖18B所示，實施形態7之像素構成中，形成於同一壁電極絕緣膜PAS3之對向之側壁面上之壁狀電極PX1a與壁狀電極PX1b係形成於不同之薄膜層。即，構成為，壁狀電極PX1b形成於壁電極絕緣膜PAS3之表面，並且壁電極PX1a係形成於以覆蓋壁狀電極PX1b而形成之絕緣膜PAS2之表面。因此，構成為，形成壁狀電極PX1a及壁狀電極PX1b時，即使產生相對壁電極絕緣膜PAS3之層 間偏差之情形時，壁狀電極PX1a與壁狀電極PX1b仍未電性連接。其結果，實施形態7之像素構成中，因僅考慮伴隨層間偏差之壁狀電極PX1a、PX1b之延伸部之延伸量(W6=2×W、W7=2×W)即可，故壁電極絕緣膜PAS3之X方向之寬度W5為W5=W6+W7=(2+2)×W=4W。即，可將用於形成形成於同一壁電極絕緣膜PAS3上之鄰接像素之壁狀電極PXa、PXb之區域寬度縮小至4W/6W=2/3，由此可提高開口率，從而可提高液晶顯示裝置全體之顯示模式效率。
圖19係表示本案發明之實施形態7之液晶顯示裝置之顯示模式效率的圖；如自該圖19之圖表G3所明瞭般，於像素電壓約為5V之區域，可使顯示模式效率為90%。即，如自圖19之圖表G3所明瞭般，即使為實施形態7之像素結構，自顯示模式效率約為90%，黑顯示模式效率與偏光板正交透射率大致相同而言，獲得與實施形態1同樣之效果。因此，即使為實施形態7之像素結構，仍可實現層數減少之低成本化、抑制像素周邊電位之影響引起之黑顯示模式效率增大及白顯示模式效率之降低、抑制第1基板SUB1側之電極之層間偏差之影響引起之白顯示模式效率之降低、抑制製造過程之層間偏差之影響，及高開口率。因此，即使考慮產生層間偏差之製造過程仍可提高開口率。
如以上說明般，實施形態7之液晶顯示裝置中，構成為，藉由相對壁狀共通電極CTW，於X2側之像素區域形成具備壁狀電極(側壁面電極)PX1及自該壁狀電極PX1之邊緣部延伸而形成之平面電極PXC之壁像素電極PX，並且於 該壁像素電極PX之下層形成自壁狀共通電極CTW延伸而形成之平面共通電極CTC，從而形成該像素之保持電容Cst。又，該區域中，因像素保持電極PXC與共通保持電極CTC之構成與實施形態1至6之構成相同，故可獲得上述之效果。
另一方面，構成為，相對壁狀共通電極CTW而於X1側之像素區域具備形成於平面共通電極CTC之同層之壁狀電極PX1，並且形成自該壁狀電極PX1之形成位置延伸至壁狀共通電極CTW之形成位置之平面導電層PXB，且該平面導電層PXB係與壁狀電極PX1及平面電極PXC同層形成。此時，因自壁狀電極PX1及壁狀共通電極CTW延伸而朝第1基板SUB1之面內方向延伸之延伸部係以與平面導電層PXB之端部重疊地形成，故與實施形態1至6之構成同樣地，可屏蔽來自鄰接像素或信號線之電場，且可增強壁狀電極PX1及平面導電層PXB與模擬壁共通電極CT之間所產生之電場強度。
進而，雖自增加壁電極絕緣膜PAS3之寬度與減少液晶活動面積而言，開口率之降低使像素全體之顯示模式效率降低，但實施形態7之構成中，因可於不同之薄膜層形成形成於同一壁電極絕緣膜PAS3之壁狀電極PX1，故可縮小壁電極絕緣膜PAS3之寬度W5。其結果，因可提高像素之開口率，故可獲得可進一步提高顯示模式效率之額外效果。
又，雖以上所說明之實施形態7之液晶顯示裝置之構成為於模擬壁電極絕緣膜PAS4之側壁面及上表面形成共通電 極CT1，但並非限定於此。例如，如圖20所示，亦可與實施形態6同樣地，構成為，由形成於第2基板SBU2之側之線狀之共通電極CT2與形成於第1基板SUB1之側之線狀之共通電極CT3而形成模擬壁共通電極CT，並且由平面電極PXC與平面共通電極CT4而形成保持電容Cst。
圖20所示之本發明之實施形態7之另一液晶顯示裝置之構成中，成為於二點鏈線所示之像素邊界之壁電極絕緣膜PAS3，每一側異層設置壁像素電極PX之像素結構。以電極覆蓋像素邊界之壁電極絕緣膜PAS3之X2側側面之第1壁狀電極PX1與自第1壁狀電極PX1相接第1基板SUB1之面朝平面方向延伸之平面導電層PXB電性連接，形成一壁像素電極PX。又，由以電極覆蓋像素邊界之壁電極絕緣膜PAS3之X1側側面之壁狀電極PX1與自壁狀電極PX1相接第1基板SUB1之面朝平面方向延伸之平面電極PXC而形成另一壁像素電極PX。此時，構成為，於同一像素內之壁電極絕緣膜PAS3與模擬壁電極絕緣膜PAS4間之區域內，於較模擬壁電極絕緣膜PAS4更靠X1側之區域即未配置平面電極PXC之面上配置有平面導電層PXB，平面電極PXC與平面導電層PCB係同層配置。
進而，壁狀電極PX1、平面電極PXC及平面導電層PXB電性連接；於平面電極PXC及平面導電層PXB與液晶層之間配置有絕緣膜PAS2。又，於平面電極PXC之下層形成有平面共通電極CT4，由平面電極PXC與平面共通電極CT4而形成保持電容Cst。該共通電極CT4電性連接於形成共通 電極2與模擬壁共通電極CT之共通電極CT3。又，與實施形態6同樣地，於較平面電極PXC及平面導電層PXB更靠近液晶層LC之薄膜層形成有共通電極CT3。即使為包含該構成之實施形態7之另一構成之液晶顯示裝置，因可於同層形成X1側之壁像素電極PX與平面共通電極CT4之後形成X2側之壁像素電極PX及平面導電層PXB，故與實施形態7同樣地，可進一步減少薄膜層之層數，並可獲得上述之效果。
再者，上述實施形態1至7之液晶顯示裝置中，雖已對於Y方向形成直線狀之像素形狀之情形予以說明，但亦可適當應用於例如相對Y方向，壁像素電極PX及模擬壁共通電極CT僅以特定角度朝時針方向或反時針方向傾斜之所謂多區域結構之液晶顯示裝置。
又，保持電容Cst亦可以組合實施形態1至7之電極結構而形成。特別地，即使於1個像素內組合複數種結構，仍可獲得與上述實施形態1至7同樣之效果。
以上，已基於上述發明之實施形態具體說明本發明者之發明，但是，本發明並非限定於上述發明之實施形態，而係在不脫離其要旨之範圍內可進行各種變更。
AR‧‧‧顯示區域
BM‧‧‧黑色矩陣
CC‧‧‧電極
CF‧‧‧彩色濾光器
Cst‧‧‧保持電容
CT‧‧‧共通電極
CT1‧‧‧共通電極
CT2‧‧‧共通電極
CT3‧‧‧共通電極(第5電極)
CT4‧‧‧平面共通電極
CT5‧‧‧第2壁狀電極
CTC‧‧‧平面共通電極(第2平面電極)
CTD‧‧‧平面電極(延伸部)
CTE‧‧‧電極
CTW‧‧‧壁狀共通電極
DL‧‧‧影像信號線(汲極線)
DR‧‧‧驅動電路
EF1‧‧‧電力線
EF2‧‧‧電力線
EF3‧‧‧電力線
EF4‧‧‧電力線
EF5‧‧‧電力線
FPC‧‧‧可撓性印刷基板
GL‧‧‧掃描信號線(閘極線)
LC‧‧‧液晶層
OC‧‧‧保護層
ORI‧‧‧配向膜
PAS1‧‧‧上層絕緣膜(層間絕緣膜)
PAS2‧‧‧絕緣膜
PAS3‧‧‧壁電極絕緣膜(第1結構體)
PAS4‧‧‧模擬壁電極絕緣膜
PAS5‧‧‧絕緣膜
PAS6‧‧‧絕緣膜
PNL‧‧‧液晶顯示面板
PX‧‧‧像素電極
PX1‧‧‧壁狀電極
PX1a‧‧‧壁狀電極
PX1b‧‧‧壁狀電極
PX2‧‧‧第2壁狀電極
PX3‧‧‧壁像素電極
PXB‧‧‧平面導電層(第4電極)
PXC‧‧‧平面電極
PXE‧‧‧延伸部
PXL‧‧‧像素
PXL1‧‧‧像素
PXL2‧‧‧像素
SL‧‧‧密封材料
SUB1‧‧‧第1基板
SUB2‧‧‧第2基板
TFT‧‧‧薄膜電晶體
圖1係用於說明本發明之實施形態1之液晶顯示裝置之全體構成的平面圖。
圖2係用於說明本發明之實施形態1之液晶顯示裝置之像素構成的剖面圖。
圖3係用於說明本發明之實施形態1之液晶顯示裝置之像素構成的1像素左右的平面圖。
圖4A及圖4B係用於說明本發明之實施形態1之液晶顯示裝置之黑顯示時之電場分佈的圖。
圖5A及圖5B係用於說明本發明之實施形態1之液晶顯示裝置之白顯示時之電場分佈的圖。
圖6係用於說明本發明之實施形態1之液晶顯示裝置之電壓與顯示模式效率之關係的圖。
圖7係用於說明本發明之實施形態1之液晶顯示裝置之平面電極之長度與顯示模式效率之關係的圖。
圖8係用於說明本發明之實施形態1之另一液晶顯示裝置之像素構成的剖面圖。
圖9係用於說明本發明之實施形態2之液晶顯示裝置之概略構成的剖面圖。
圖10係用於說明本發明之實施形態2之另一液晶顯示裝置之概略構成的剖面圖。
圖11係用於說明本發明之實施形態3之液晶顯示裝置之像素構成的剖面圖。
圖12係用於說明本發明之實施形態4之液晶顯示裝置之像素構成的剖面圖。
圖13A及圖13B係表示本發明之實施形態4之液晶顯示裝置之電力線分佈的圖。
圖14係用於說明本發明之實施形態5之液晶顯示裝置之像素構成的剖面圖。
圖15係用於說明本發明之實施形態6之液晶顯示裝置之像素構成的剖面圖。
圖16係用於說明本發明之實施形態6之另一液晶顯示裝置之像素構成的剖面圖。
圖17係用於說明本發明之實施形態7之液晶顯示裝置之像素構成的剖面圖。
圖18A及圖18B係本發明之實施形態7之液晶顯示裝置之壁像素電極部分的放大圖。
圖19係用於說明本發明之實施形態7之液晶顯示裝置之像素電壓與顯示模式效率之計測結果的圖。
圖20係用於說明本發明之實施形態7之另一液晶顯示裝置之像素構成的剖面圖。
BM‧‧‧黑色矩陣
CF‧‧‧彩色濾光器
CT1‧‧‧共通電極
CT2‧‧‧共通電極
CTC‧‧‧平面共通電極(第2平面電極)
CTW‧‧‧壁狀共通電極
DL‧‧‧影像信號線(汲極線)
LC‧‧‧液晶層
OC‧‧‧保護層
PAS1‧‧‧上層絕緣膜(層間絕緣膜)
PAS2‧‧‧絕緣膜
PAS3‧‧‧壁電極絕緣膜(第1結構體)
PAS4‧‧‧模擬壁電極絕緣膜
PAS5‧‧‧絕緣膜
PX‧‧‧像素電極
PX1‧‧‧壁狀電極
PXC‧‧‧平面電極
PXL‧‧‧像素
SUB1‧‧‧第1基板
SUB2‧‧‧第2基板

Claims (5)

  1. 一種液晶顯示裝置，其特徵在於：包含介隔液晶層而對向配置之第1基板與第2基板；上述第1基板包含沿Y方向延伸而並設於X方向之影像信號線，及沿X方向延伸而並設於Y方向之掃描信號線；由上述影像信號線與上述掃描線包圍之像素區域形成為矩陣狀；且該液晶顯示裝置包含：一對壁狀第1電極，其至少一部分重疊於沿上述像素之對向之長邊方向之邊緣部形成而自上述第1基板之液晶側面朝上述液晶層側突出之第1結構體；及第2電極，其形成於上述一對第1電極所包夾之像素顯示區域，且沿上述第1電極之延伸方向而形成；上述第1電極包含：壁狀電極，其形成於上述結構體之側壁面，沿上述第1基板之法線方向成壁狀突出，並於上述像素之長邊方向延伸；及平面電極，其自上述壁狀電極之上述第1基板側之邊緣部沿該第1基板之面內方向延伸，且其端部延伸至上述第2電極之附近；構成為上述平面電極與上述第2電極之至少任一者覆蓋上述像素顯示區域；進一步包含：以覆蓋上述第1結構體之方式而形成，介隔上述絕緣膜而與上述壁狀電極對向配置之第2壁狀電極；上述壁狀電極與上述第2壁狀電極形成上述像素之保 持電容。
  2. 如請求項1之液晶顯示裝置，其中上述第2電極包含形成於較上述平面電極更靠近上述液晶層之薄膜層之線狀之第5電極、及形成於較上述平面電極更靠近上述第1基板之薄膜層之第2平面電極。
  3. 一種液晶顯示裝置，其特徵在於：包含介隔液晶層而對向配置之第1基板與第2基板；上述第1基板包含沿Y方向延伸而並設於X方向之影像信號線，及沿X方向延伸而並設於Y方向之掃描信號線；由上述影像信號線與上述掃描線包圍之像素區域形成為矩陣狀；且該液晶顯示裝置包含：一對壁狀第1電極，其至少一部分重疊於沿上述像素之對向之長邊方向之邊緣部形成而自上述第1基板之液晶側面朝上述液晶層側突出之第1結構體；及第2電極，其形成於上述一對第1電極所包夾之像素顯示區域，且沿上述第1電極之延伸方向而形成；上述第1電極包含：壁狀電極，其形成於上述結構體之側壁面，沿上述第1基板之法線方向成壁狀突出，並於上述像素之長邊方向延伸；及平面電極，其自上述壁狀電極之上述第1基板側之邊緣部沿該第1基板之面內方向延伸，且其端部延伸至上述第2電極之附近；構成為上述平面電極與上述第2電極之至少任一者覆蓋上述像素顯示區域； 進而包含：形成於上述一對第1電極所包夾之像素顯示區域，自上述第1基板之液晶側面朝上述液晶層側突出，並於上述第1結構體之延伸方向延伸而成之第2結構體；上述第2電極以覆蓋上述第2結構體之側壁面及上述液晶層側之上表面而形成；上述第2結構體之上表面形成於比上述平面電極更靠近上述液晶層之位置；且上述第1電極包含沿著上述第2結構體之側壁面而朝上述第1基板之法線方向壁狀突出而於上述像素之長邊方向延伸而成之第2壁狀電極。
  4. 如請求項1或3之液晶顯示裝置，其中上述一對第1電極形成於不同之薄膜層，形成於同一上述第1結構體之鄰接像素之上述壁狀電極形成於不同之薄膜層。
  5. 如請求項4之液晶顯示裝置，其中上述一對第1電極之中，一第1電極包含上述壁狀電極與上述平面電極，另一第1電極包含上述壁狀電極、及形成於與該壁狀電極不同之層而以覆蓋該第1電極側之像素顯示區域之方式配置之第4電極；上述另一第1電極之壁狀電極與上述第2電極形成於同層；且上述一第1電極之上述壁狀電極及上述平面電極係與上述第4電極形成於同層。
TW101147048A 2011-12-13 2012-12-12 液晶顯示裝置 TWI501012B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272343A JP5546525B2 (ja) 2011-12-13 2011-12-13 液晶表示装置

Publications (2)

Publication Number Publication Date
TW201331686A TW201331686A (zh) 2013-08-01
TWI501012B true TWI501012B (zh) 2015-09-21

Family

ID=47504685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147048A TWI501012B (zh) 2011-12-13 2012-12-12 液晶顯示裝置

Country Status (6)

Country Link
US (1) US8994905B2 (zh)
EP (1) EP2605062B1 (zh)
JP (1) JP5546525B2 (zh)
KR (1) KR101506373B1 (zh)
CN (1) CN103163696B (zh)
TW (1) TWI501012B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5865088B2 (ja) 2012-01-19 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP2013195992A (ja) * 2012-03-23 2013-09-30 Japan Display Inc 液晶表示装置およびその製造方法
JP6267894B2 (ja) * 2013-08-12 2018-01-24 株式会社ジャパンディスプレイ 液晶表示装置
JP6173853B2 (ja) * 2013-09-20 2017-08-02 株式会社ジャパンディスプレイ 液晶表示装置
CN103543564A (zh) * 2013-10-30 2014-01-29 深圳市华星光电技术有限公司 液晶组件及其制作方法、液晶显示装置
TWI516849B (zh) * 2013-11-05 2016-01-11 友達光電股份有限公司 畫素結構與顯示面板
CN105379352B (zh) * 2013-12-20 2019-12-06 华为技术有限公司 优化网络的系统、设备和方法
KR102185256B1 (ko) 2013-12-31 2020-12-02 엘지디스플레이 주식회사 표시장치
CN204166255U (zh) * 2014-10-16 2015-02-18 京东方科技集团股份有限公司 一种显示面板及显示装置
US20160195779A1 (en) * 2015-01-06 2016-07-07 Hiap L. Ong Liquid crystal displays having pixels with a large gap distance and a small gap distance
CN105242465B (zh) * 2015-11-23 2018-03-13 武汉华星光电技术有限公司 一种蓝相液晶显示面板及蓝相液晶显示面板的制作方法
KR102523971B1 (ko) * 2016-06-16 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107039009B (zh) * 2017-04-20 2019-02-12 厦门天马微电子有限公司 一种像素结构和阵列基板
CN111527445A (zh) * 2017-12-28 2020-08-11 株式会社日本显示器 基板及电泳装置
KR20190135080A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 반도체 기판 및 이를 포함하는 디스플레이 패널
US11088171B2 (en) 2018-07-16 2021-08-10 HKC Corporation Limited Array substrate, display panel and method of manufacturing the same
CN108919575A (zh) * 2018-07-16 2018-11-30 惠科股份有限公司 阵列基板、显示面板及其制造方法
CN114967196B (zh) * 2022-07-07 2024-06-11 合肥京东方显示技术有限公司 显示面板及显示装置
CN115598890B (zh) * 2022-10-12 2024-07-05 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060290869A1 (en) * 2005-06-24 2006-12-28 Nec Lcd Technologies, Ltd. Liquid crystal driving electrode, liquid crystal display device, and manufacturing method thereof
WO2010110222A1 (ja) * 2009-03-25 2010-09-30 株式会社 東芝 液晶表示装置
US20110128491A1 (en) * 2009-11-27 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214244A (ja) * 1993-01-14 1994-08-05 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JP3983314B2 (ja) * 1996-01-26 2007-09-26 株式会社半導体エネルギー研究所 液晶電気光学装置
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4246145B2 (ja) * 2003-12-18 2009-04-02 シャープ株式会社 表示素子および表示装置
TW200528831A (en) * 2004-01-06 2005-09-01 Samsung Electronics Co Ltd Substrate for a display apparatus
JP4519511B2 (ja) * 2004-04-27 2010-08-04 シャープ株式会社 表示素子
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP2007171740A (ja) * 2005-12-26 2007-07-05 Epson Imaging Devices Corp 液晶装置
KR100753088B1 (ko) * 2006-02-20 2007-08-31 삼성전자주식회사 표시장치와 그 제조방법
JP4940034B2 (ja) * 2006-07-07 2012-05-30 株式会社 日立ディスプレイズ 光学的に等方性を有する液晶材料、これを用いた液晶表示パネル、及び液晶表示装置
KR20080088024A (ko) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 수평 전계형 액정표시패널 및 그 제조 방법
JP5219444B2 (ja) * 2007-10-03 2013-06-26 株式会社ジャパンディスプレイウェスト 表示装置
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
US8654292B2 (en) * 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060290869A1 (en) * 2005-06-24 2006-12-28 Nec Lcd Technologies, Ltd. Liquid crystal driving electrode, liquid crystal display device, and manufacturing method thereof
WO2010110222A1 (ja) * 2009-03-25 2010-09-30 株式会社 東芝 液晶表示装置
US20110128491A1 (en) * 2009-11-27 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板

Also Published As

Publication number Publication date
CN103163696B (zh) 2016-05-11
TW201331686A (zh) 2013-08-01
EP2605062A1 (en) 2013-06-19
KR20130067234A (ko) 2013-06-21
EP2605062B1 (en) 2016-04-13
CN103163696A (zh) 2013-06-19
KR101506373B1 (ko) 2015-03-26
JP5546525B2 (ja) 2014-07-09
US20130148048A1 (en) 2013-06-13
JP2013125068A (ja) 2013-06-24
US8994905B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
TWI501012B (zh) 液晶顯示裝置
TWI493264B (zh) Liquid crystal display device
TWI497178B (zh) 液晶顯示裝置
KR100467920B1 (ko) 액정표시장치
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
US8908116B2 (en) Liquid crystal display device
KR101182229B1 (ko) 액정 표시 패널 및 그의 형성 방법
WO2014014032A1 (ja) 液晶表示装置
JP2005346054A (ja) 液晶表示装置及びその製造方法
KR20120134245A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2003195330A (ja) 液晶表示装置
TWI420208B (zh) 液晶顯示裝置
US20230107895A1 (en) Array substrate and display panel
JP2010072363A (ja) 液晶表示装置
US20120169983A1 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
KR102168874B1 (ko) 액정 표시 장치
JP5632339B2 (ja) 液晶表示装置
US11822194B2 (en) Display device
KR101988006B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US8477269B2 (en) Liquid crystal display device
JP2008009272A (ja) 液晶表示装置
US11209706B2 (en) Substrate for display device and display device
JP2009163007A (ja) 液晶表示装置
KR101980772B1 (ko) 2 픽셀 2 도메인 액정표시장치
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법