CN107039009B - 一种像素结构和阵列基板 - Google Patents

Abstract

本发明公开一种像素结构和阵列基板，用以避免像素结构中相邻两个像素单元由于亮暗交替变换而造成的串扰问题。像素结构包括呈阵列排布的第一像素单元、第二像素单元和第三像素单元，每一像素单元包括像素电极；分别设置在每一列像素单元两侧的数据线，每一像素电极与该像素电极两侧的数据线之间形成的耦合电容分别相等；第一像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C1，第二像素单元中的像素电极与像素电极两侧的数据线之间形成的耦合电容为C2，第三像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C3，C1、C2和C3满足关系：C1：C2：C3＝1/L1：1/L2：1/L3。

Description

一种像素结构和阵列基板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构和阵列基板。

背景技术

一般地，在进行液晶显示面板的驱动时，为了避免降低液晶显示面板的显示品质，较佳地采用极性反转的驱动方式。其中，极性反转的驱动方式包括，帧反转、列反转、行反转以及点反转等方式。

具体地，参见图1，液晶显示面板的结构包括呈阵列排布的像素单元10，每一像素单元10包括红色子像素(R)11、绿色子像素(G)12和蓝色子像素(B)13。当液晶显示面板利用列反转的驱动方式来进行驱动时，位于同一列的子像素的极性排列相同，相邻两列的子像素的极性相反，如图1中，第一列子像素在第一帧时为正极性(+)，第二列子像素在第一帧时为负极性(-)，在第二帧时，第一列子像素在第一帧时为负极性(-)，第二列子像素在第一帧时为正极性(+)，且在每一帧中，位于相邻两列的子像素的极性排列为正极性(+)与负极性(-)交替排列，如图1所示。

在对液晶显示面板进行图案测试时，针对列反转的驱动方式中，每一子像素与相邻的子像素会出现亮暗或者暗亮的情况，且当亮暗或者暗亮的数值大小相等，则一个像素单元中的显示亮度不变。但是由于不同颜色的子像素的透过率不同，例如针对相邻的两个子像素，红色子像素11和绿色子像素12，当红色子像素11变亮，且绿色子像素12变暗，由于红色子像素的透过率小于绿色子像素的透过率，则该像素单元会受到绿色子像素变暗的影响而显示画面变暗，从而使得显示的画面产生串扰。

随着显示要求的逐渐提高，高分辨率的液晶显示面板越来越受欢迎。针对高分辨率的显示面板中，在进行彩色画面显示时，由于存在子像素与相邻子像素出现亮暗或暗亮交替的情况，导致串扰的现象更加严重，从而影响了画面的显示效果。

发明内容

本发明提供一种像素结构和阵列基板，用以避免像素结构中相邻两个像素单元由于亮暗交替变换而造成的串扰问题。

一种像素结构，包括呈阵列排布的第一像素单元、第二像素单元和第三像素单元，每一像素单元包括像素电极；

分别设置在每一列像素单元两侧的数据线，且每一像素电极与该像素电极两侧的数据线之间形成的耦合电容分别相等；其中，

第一像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C1，所述第二像素单元中的像素电极与像素电极两侧的数据线之间形成的耦合电容为C2，所述第三像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C3，所述C1、C2和C3满足关系：

C1：C2：C3＝1/L1：1/L2：1/L3；

其中，L1为所述第一像素单元的像素透过率，L2为所述第二像素单元的像素透过率，L3为所述第三像素单元的像素透过率。

相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种的像素结构。

本发明有益效果如下：

本发明实施例提供了一种像素结构，包括呈阵列排布的第一像素单元、第二像素单元和第三像素单元，每一像素单元包括像素电极，通过对像素单元与数据线之前的形成的耦合电容进行改进，进一步抵消由于像素单元与相邻的像素单元在亮暗交替变换中产生的串扰的问题。具体地，将每一像素电极与该像素电极两侧的数据线之间形成的耦合电容设置为分别相等，且每相邻三个像素单元中像素电极与该像素电极两侧的数据线之间形成的耦合分别为C1、C2和C3，且C1、C2和C3满足关系：C1：C2：C3＝1/L1：1/L2：1/L3；其中，L1为第一像素单元的像素透过率，L2为第二像素单元的像素透过率，L3为第三像素单元的像素透过率。因此，本发明实施例中通过将像素电极与相邻的数据线之间的耦合电容进行相应地的改变，使得在对不同颜色的像素进行显示时，通过相邻两个子像素中的耦合电容值不同，且呈一定比例，来抵消不同颜色的像素透过率不同而导致的灰阶差异，从而避免了串扰的问题，进一步提高了显示画面的质量。

附图说明

图1为现有技术提供的一种像素结构的结构示意图；

图2为本发明实施例提供的一种像素结构的结构示意图；

图3为本发明实施例提供的第二种像素结构的结构示意图；

图4为本发明实施例提供的第三种像素结构的结构示意图；

图5为本发明实施例提供的第四种像素结构的结构示意图；

图6为本发明实施例提供的第五种像素结构的结构示意图；

图7为本发明实施例提供的第六种像素结构的结构示意图；

图8为本发明实施例提供的第七种像素结构的结构示意图；

图9为本发明实施例提供的第八种像素结构的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。应理解，当元件诸如层、膜、区域或者衬底被称为位于另一个元件“上”时，其可以直接位于另一个元件上，或者可以插设有一个或多个中间元件。

本发明实施例提供了一种像素结构和阵列基板，用以避免像素结构中相邻两个像素单元由于亮暗交替变换而造成的串扰问题。

下面结合附图，对本发明实施例提供的像素结构和阵列基板的具体实施方式进行详细地说明。

附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。

参见图2，本发明实施例提供的一种像素结构，包括呈阵列排布的第一像素单元21、第二像素单元22和第三像素单元23，每一像素单元包括像素电极20；分别设置在每一列像素单元两侧的数据线24，且每一像素电极与该像素电极两侧的数据线24之间形成的耦合电容分别相等；其中，第一像素单元21中的像素电极20与该像素电极20两侧的数据线24之间形成的耦合电容为C1，其中，第一橡像素单元21中的像素电极与左侧的数据线24之间形成的耦合电容为C11，与右侧的数据线24之间形成的耦合电容为C12，C11＝C12；第二像素单元22中的像素电极20与像素电极两侧的数据线24之间形成的耦合电容为C2，其中，第二像素单元22的像素电极与该像素单元左侧的数据线24之间形成的耦合电容为C21，与右侧的数据线24之间形成的耦合电容为C22，C21＝C22；第三像素单元23中的像素电极20与该像素电极两侧的数据线24之间形成的耦合电容为C3，其中，第三像素单元23中的像素电极与左侧的数据线24之间形成的耦合电容为C31，与右侧的数据线之间形成的耦合电容为C32，C31＝C32；C1、C2和C3满足关系式(1)：

C1：C2：C3＝1/L1：1/L2：1/L3； (1)

其中，L1为第一像素单元21的像素透过率，L2为第二像素单元22的像素透过率，L3为第三像素单元23的像素透过率。

具体地，参见图2所示，像素结构中还包括：设置在每行像素单元之间的栅线25。图2中仅示意了三个像素单元，分别为第一像素单元21、第二像素单元22和第三像素单元23，在显示面板中，多个像素单元呈阵列排布，且依次以第一像素单元21、第二像素单元22和第三像素单元23的顺序进行排列，其中，每一像素单元的像素电极的结构相同，且每一像素电极的形状不做具体限定，可以为矩形、三角形、狭缝状结构等任一形状。图2中仅以狭缝状电极为例进行示意。

具体地，本发明实施例中同一像素单元中，该像素单元中的像素电极与相邻的数据线之间的耦合电容相等，不同颜色的像素单元之间，像素单元中的像素电极与相邻的数据线之间的耦合电容值不等，且按照上述关系式(1)的比例进行设置。因此，本发明实施例主要通过改变每一像素单元中的像素电极与该像素电极两侧的数据线之间的耦合电容的值，使得不同颜色的像素单元中像素电极与相邻的数据线之间形成的耦合电容值呈一定比例关系，其中，对每一像素单元中的耦合电容的改变的大小与该像素单元所对应的像素透过率以及相邻的像素单元所对应的像素透过率有关。具体地，C1：C2：C3＝1/L1：1/L2：1/L3。从而使得当相邻两个像素单元出现亮暗或者暗亮交替变化的时，通过相邻两个像素单元中的耦合电容的不同来抵消由于亮暗变化和不同颜色像素单元透过率而导致的灰阶差，从而避免了串扰的问题，进一步提高了显示效果。

在一些可选的实现方式中，本发明实施例提供的上述像素结构中，第一像素单元21为红色像素单元，第二像素单元22为绿色像素单元，第三像素单元23为蓝色像素单元。具体地，第一像素单元、第二像素单元和第三像素单元分别为不同颜色的像素单元，其中，第一像素单元可以为绿色像素单元，第二像素单元可以为蓝色像素单元，第三像素单元可以为红色像素单元。或者，第一像素单元可以为蓝色像素单元，第二像素单元可以为红色像素单元，第三像素单元可以为绿色像素单元。因此，第一像素单元、第二像素单元和第三像素单元的颜色不做具体限定。

具体地，每一像素单元中的像素电极通过薄膜晶体管与设置在像素电极左侧的数据线电性连接。参见图3，图3为图2沿着A-A1方向的截面示意图，像素结构包括：呈阵列排布的像素电极20，与每一像素电极20一一对应的薄膜晶体管30，薄膜晶体管30包括依次设置在衬底基板01之上且同层设置的源电极301和漏电极302；参见图2所示，像素电极20与漏电极302电连接，数据线24与源电极301电连接。参加图3，像素结构还包括：依次设置在像素电极20与漏电极302所在膜层之间的绝缘层31、金属层32和平坦化层33，金属层32通过贯穿绝缘层31的第一过孔311与漏电极302电连接，像素电极20通过贯穿平坦化层33的第三过孔与金属层32电连接(由于截图位置的原因，并不能体现出)，数据线24通过贯穿第一绝缘层的第二过孔312与源电极301电连接，其中，参见图2，第一过孔311和第二过孔312与A-A1所示延伸方向在一个水平线上，第三过孔313与第二过孔312和第一过孔311不在同一个水平线上，因此在沿着A-A1方向进行切割时，得到的图3所示的结构图中没有画出第三过孔313。

其中，像素结构中一个像素电极与一个薄膜晶体管一一对应连接，且采用图2、图3所示的方式电性连接。具体地，图3中所示意的薄膜晶体管可以为顶栅型或者底栅型的薄膜晶体管。另外，数据线通过薄膜晶体管与像素电极电性连接，包括数据线与薄膜晶体管的源电极连接，像素电极与漏电极电连接，或者数据线与薄膜晶体管的漏电极电连接，像素电极与源电极连接。

根据图2以及图3所示的结构，若要改变像素电极与数据线之间的耦合电容，由于在不同颜色的像素单元中，数据线和像素电极的形状均相等，使得不同颜色的像素单元中，数据线和像素电极之间的正对面积和距离均相等，若要改变像素电极的结构则会影响像素单元的开口率。因此，本发明实施例中通过改变数据线和像素电极之间的薄膜晶体管的内部结构，或者像素电极与薄膜晶体管的连接结构(本发明实施例中的第一过孔)、数据线与薄膜晶体管的连接结构(本发明实施例中的第二过孔)，从而改变像素电极与数据线之间形成的耦合电容。

可选地，参见图2，第一像素单元21为红色像素单元，第二像素单元22为绿色像素单元，第三像素单元23为蓝色像素单元的像素结构，以及结合图3所示的像素电极与数据线之间的连接结构薄膜晶体管，详细描述如何改变像素结构中的耦合电容的实施例。

在一些可选的实现方式中，第一像素单元21为红色像素单元，第二像素单元22为绿色像素单元，第三像素单元23为蓝色像素单元的像素结构，且由于蓝色像素的像素透过率小于红色像素的像素透过率，红色像素的像素透过率小于绿色像素的像素透过率，因此，根据关系式(1)，确定蓝色像素单元中的耦合电容大于红色像素单元中的耦合电容，且红色像素单元中的耦合电容大于绿色像素单元中的耦合电容，即C3＞C1＞C2。

因此，在调节像素结构中的耦合电容时，根据上述关系式(1)中的比例调节第一像素单元中的耦合电容、第二像素单元中的耦合电容和第三像素单元中的耦合电容。

具体地，本发明实施例中的不同颜色的像素单元中像素电极与相邻的数据线之间形成耦合电容的大小不同，且可以通过下述方式进行改变：

方式一、针对不同颜色的像素单元，改变与像素电极连接的薄膜晶体管中的漏电极的面积，使得不同颜色的像素单元中的漏电极不同，从而使得不同颜色的像素单元中源电极与漏电极之间的正对面积不同，由于漏电极与像素电极连接，源极与数据线电连接，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

方式二、针对不同颜色的像素单元中，改变像素单元中薄膜晶体管的漏电极和源电极之间的距离，使得不同颜色的像素单元中漏电极与相邻的漏电极之间的距离不同，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

方式三、针对不同颜色的像素单元中，改变与像素电极连接的薄膜晶体管中的漏电极的面积，使得不同颜色的像素单元中的漏电极不同，从而使得不同颜色的像素单元中源电极与漏电极之间的正对面积不同，并且改变像素电极中薄膜晶体管的漏电极和源电极之间的距离，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

方式四、针对不同颜色的像素单元中，改变第一过孔和第二过孔之间的距离，由于像素电极通过第一过孔和金属层与漏电极电连接，数据线通过第二过孔与源电极电连接，通过改变第一过孔和第二过孔之间的距离，使得数据线和像素电极之间的距离改变，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

方式五、针对不同颜色的像素单元中，改变第一过孔和第二过孔的孔深，由于像素电极通过第一过孔和金属层与漏电极电连接，数据线通过第二过孔与源电极电连接，通过改变第一过孔和第二过孔的孔深，使得数据线和像素电极之间的正对面积改变，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

方式六、针对不同颜色的像素单元中，由于像素电极通过第一过孔和金属层与漏电极电连接，数据线通过第二过孔与源电极电连接，改变第一过孔和第二过孔之间的距离，以及改变第一过孔和/或第二过孔的孔深，数据线和像素电极之间的正对面积改变和距离均变化，从而使得不同颜色的像素单元中，像素电极与相邻的数据线之间形成的耦合电容不同，且满足关系式(1)的比例。

可选地，可以通过上述六种方式改变像素电极与数据线之间的耦合电容。当然还可以采用方式一、方式二和方式三中的任一种方式，与方式四、方式五和方式六中任一种进行结合，进一步改变不同颜色的像素单元中的耦合电容，相同之处，在此不再赘述。

下面通过具体实施例，详细描述不同颜色中像素结构的示意图，图中仅示意不同颜色中不同耦合电容之间的大小，并不示意比例的大小。

在一些可选的实现方式中，参见图4，像素结构包括：呈阵列排布的红色像素单元41、绿色像素单元42和蓝色像素单元43，且每一像素单元均包括像素电极20，与每一像素电极20电连接的漏电极302。且不同颜色的像素单元中，漏电极302的面积不同。

具体地，根据电容的定义：

C＝kS/d (2)

其中，k为常数，S为两个电极之间的正对面积，d为两个电极之间的垂直距离。

在一些可选的实现方式中，参见图4，根据公式(2)，以及公式(1)，可以确定蓝色像素单元43中形成的耦合电容最大，即蓝色像素单元43中的漏电极302的面积最大；绿色像素单元42中形成的耦合电容最小，即绿色像素单元42中的漏电极302的面积最小；红色像素单元41中形成的耦合电容小于蓝色像素单元43中形成的耦合电容，且大于绿色像素单元42中形成的耦合电容，即红色像素单元41中的漏电极302的面积小于蓝色像素单元43中的漏电极302的面积，且大于绿色像素单元42中的漏电极302的面积。

需要说明的是，在不同颜色像素单元中，改变漏电极的面积，还包括改变漏电极的厚度，使得漏电极与源电极之间在的厚度方向上正对的面积发生改变，在此不做具体限定。

在一些可选的实现方式中，参见图5，像素结构包括：呈阵列排布的红色像素单元41、绿色像素单元42和蓝色像素单元43，设置在相邻两个像素单元之间的数据线24，且每一像素单元均包括像素电极20，与每一像素电极20分别连接的漏电极302，与每一数据线24分别连接的源电极301，其中，相同颜色的像素单元中，漏电极302与相邻的源电极301之间的距离相等，且不同颜色的像素单元中，漏电极302与相邻的源电极301之间的距离不等。

在一些可选的实现方式中，参见图5，根据公式(2)，以及公式(1)，可以确定蓝色像素单元43中形成的耦合电容最大，即蓝色像素单元43中的漏电极302与相邻的源电极301之间的距离d1最小；绿色像素单元42中形成的耦合电容最小，即绿色像素单元42的漏电极302与相邻的源电极301之间的距离d2最大；红色像素单元41中形成的耦合电容小于蓝色像素单元43中形成的耦合电容，且大于绿色像素单元42中形成的耦合电容，即红色像素单元41中的漏电极302与相邻的源电极301之间的距离d3，小于绿色像素单元42的漏电极302与相邻的源电极301之间的距离d2，且大于蓝色像素单元43中的漏电极302与相邻的源电极301之间的距离d1。

需要说明的是，在实现不同颜色中，漏电极与相邻的源电极之间的距离不等时，可以改进源电极的大小使得源电极与漏电极之间的距离改变，和/或改变漏电极的大小使得源电极和漏电之间的距离改变。

在一些可选的实现方式中，参见图6，像素结构包括：呈阵列排布的红色像素单元41、绿色像素单元42和蓝色像素单元43，设置在相邻两个像素单元之间的数据线24，且每一像素单元均包括像素电极20，与每一像素电极20电连接的漏电极302，与每一数据线24电连接的源电极301，其中，相同颜色的像素单元中，漏电极302与相邻的源电极301之间的距离相等，且不同颜色的像素单元中，漏电极302与相邻的源电极301之间的距离不等，漏电极302的面积不同。具体地，蓝色像素单元43中的漏电极302的面积最大，且该漏电极302与相邻的源电极301之间的距离最小；绿色像素单元42中的漏电极302的面积最小，且该漏电极302与相邻的源电极301之间的距离最大。

在一些可选的实现方式中，参见图7，像素结构包括：呈阵列排布的像素电极20，与每一像素电极20一一对应的薄膜晶体管30，薄膜晶体管30包括依次设置在衬底基板01之上同层设置的源电极301和漏电极302；像素结构还包括：依次设置在像素电极20与漏电极302所在膜层之间的绝缘层31、金属层32和平坦化层33，金属层32通过贯穿绝缘层31的第一过孔311与漏电极302电连接，数据线24通过贯穿绝缘层的第二过孔312与源电极301电连接。其中，像素电极20从左向右依次属于红色像素单元41、绿色像素单元42和蓝色像素单元43。在不同颜色的像素单元中，第一过孔311与第二过孔312之间的距离不相等。

在一些可选的实现方式中，参见图7，根据公式(2)，以及公式(1)，可以确定蓝色像素单元43中形成的耦合电容最大，即蓝色像素单元43中的第一过孔311与第二过孔312之间的距离d4最小；绿色像素单元42中形成的耦合电容最大，绿色像素单元42中的第一过孔311与第二过孔312之间的距离d5最大；红色像素单元41中形成的耦合电容小于蓝色像素单元43中形成的耦合电容，且大于绿色像素单元42中形成的耦合电容，即红色像素单元41中的的第一过孔311与第二过孔312之间的距离d6，小于绿色像素单元42中的第一过孔311与第二过孔312之间的距离d5，且大于蓝色像素单元43中的第一过孔311与第二过孔312之间的距离d4，即d5＞d6＞d4。

在一些可选的实现方式中，参见图8，像素结构包括：呈阵列排布的像素电极20，与每一像素电极20一一对应的薄膜晶体管30，薄膜晶体管30包括依次设置在衬底基板01之上且同层设置的源电极301和漏电极302；其中，像素结构还包括：依次设置在像素电极20与漏电极302所在膜层之间的绝缘层31、金属层32和平坦化层33，金属层32通过贯穿绝缘层31的第一过孔311与漏电极302电连接，数据线24通过贯穿绝缘层的第二过孔312与源电极301电连接。其中，相同颜色的像素单元中，第一过孔311和第二过孔312的孔深相等，且不同颜色的像素单元中，第一过孔311和第二过孔312的孔深不相等。

在一些可选的实现方式中，参见图8，根据公式(2)，以及公式(1)，可以确定蓝色像素单元43中形成的耦合电容最大，即蓝色像素单元43中的第一过孔311和第二过孔312的孔深s1最大；蓝色像素单元43中形成的耦合电容最小，即绿色像素单元42中的第一过孔311和第二过孔312的孔深s2最小，红色像素单元41中形成的耦合电容小于蓝色像素单元43中形成的耦合电容，且大于绿色像素单元42中形成的耦合电容，即红色像素单元41中的第一过孔311和第二过孔312的孔深s3，小于蓝色像素单元43中的第一过孔311和第二过孔312的孔深s1，且大于绿色像素单元42中的第一过孔311和第二过孔312的孔深s2，即s2＜s3＜s1。

需要说明的是，在改进不同颜色像素单元中第一过孔和第二过孔的孔深时，可以在形成第一过孔和第二过孔之前，在不同颜色像素单元中的绝缘层中进行半刻蚀，或者采用其他工艺，使得不同颜色像素单元中的绝缘层厚度不同，从而使得第一过孔和第二过孔的孔深不同。

在一些可选的实现方式中，参见图9，像素结构包括：呈阵列排布的像素电极20，与每一像素电极20一一对应的薄膜晶体管30，薄膜晶体管30包括依次设置在衬底基板01之上同层设置的源电极301和漏电极302；其中，像素结构还包括：依次设置在像素电极20与漏电极302所在膜层之间的绝缘层31、金属层32和平坦化层33，金属层32通过贯穿绝缘层31的第一过孔311与漏电极302电连接，数据线24通过贯穿绝缘层的第二过孔312与源电极301电连接。其中，像素电极20从左向右依次属于红色像素单元41、绿色像素单元42和蓝色像素单元43。其中，相同颜色的像素单元中，第一过孔311和第二过孔312的孔深相等，且不同颜色的像素单元中，第一过孔311和第二过孔312的孔深不相等，第一过孔311与第二过孔312之间的距离不相等。具体地，蓝色像素单元43中的第一过孔311与第二过孔312之间的距离d4最小，且第一过孔311和第二过孔312的孔深s1最大；绿色像素单元42中的第一过孔311与第二过孔312之间的距离d5最大，且第一过孔311和第二过孔312的孔深s2最小。

具体地，图4-图9仅示意了不同颜色的像素单元中耦合电容不同时，改变耦合电容的较佳的实施例，但不局限于图4-图9所示意的结构，可以采用其他方式改变不同颜色像素单元中的耦合电容。在此不做具体限定。

其中，本发明实施例中对漏电极的面积的改进还包括对漏电极的厚度上的改进，在实现不同颜色像素单元中第一过孔和第二过孔的孔深不同时，可以采用半刻蚀工艺将绝缘层的厚度进行改进，从而实现不同颜色像素单元中第一过孔的孔深不同。在形成上述不同结构的像素结构时，可以采用构图工艺进行制作，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。

基于同一发明思想，本发明实施例还提供了一种阵列基板，包括衬底基板，以及设置在衬底基板之上如本发明实施例提供的任一种的像素结构。具体地，本发明实施例中的阵列基板的实施例与像素结构的实施例相同，通过采用本发明实施例提供的像素结构形成在衬底基板上，且进一步形成阵列基板，使得采用该阵列基板形成的显示面板避免了串扰的现象，从而提高了显示的效果。

其中，本发明实施例中的阵列基板，可以为用于形成液晶显示器件，或者有机电致发光显示器。在此不做具体限定。

基于同一发明思想，本发明实施例还可以提供一种显示面板，包括本发明实施例提供的上述阵列基板。

综上所述，本发明实施例提供的一种像素结构，包括呈阵列排布的第一像素单元、第二像素单元和第三像素单元，每一像素单元包括像素电极，通过对像素单元与数据线之前的形成的耦合电容进行改进，进一步抵消由于像素单元与相邻的像素单元在亮暗交替变换中产生的串扰的问题。具体地，将每一像素电极与该像素电极两侧的数据线之间形成的耦合电容设置为分别相等，且每相邻三个像素单元中像素电极与该像素电极两侧的数据线之间形成的耦合分别为C1、C2和C3，且C1、C2和C3满足关系：C1：C2：C3＝1/L1：1/L2：1/L3；其中，L1为第一像素单元的像素透过率，L2为第二像素单元的像素透过率，L3为第三像素单元的像素透过率。因此，本发明实施例中通过将像素电极与相邻的数据线之间的耦合电容进行相应地的改变，使得在对不同颜色的像素进行显示时，通过相邻两个子像素中的耦合电容值不同，且呈一定比例，来抵消不同颜色的像素透过率不同而导致的灰阶差异，从而避免了串扰的问题，进一步提高了显示画面的质量。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种像素结构，包括呈阵列排布的第一像素单元、第二像素单元和第三像素单元，每一像素单元包括像素电极，其特征在于，还包括：分别设置在每一列像素单元两侧的数据线，且每一像素电极与该像素电极两侧的数据线之间形成的耦合电容分别相等；其中，

第一像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C1，所述第二像素单元中的像素电极与像素电极两侧的数据线之间形成的耦合电容为C2，所述第三像素单元中的像素电极与该像素电极两侧的数据线之间形成的耦合电容为C3，所述C1、C2和C3满足关系：

C1：C2：C3＝1/L1：1/L2：1/L3；

其中，L1为所述第一像素单元的像素透过率，L2为所述第二像素单元的像素透过率，L3为所述第三像素单元的像素透过率。

2.根据权利要求1所述的像素结构，其特征在于，所述第一像素单元为红色像素单元，所述第二像素单元为绿色像素单元，所述第三像素单元为蓝色像素单元。

3.根据权利要求2所述的像素结构，其特征在于，C3＞C1＞C2。

4.根据权利要求2所述的像素结构，其特征在于，所述像素结构还包括：与每一像素电极一一对应的薄膜晶体管，所述薄膜晶体管包括同层设置的源电极和漏电极，每一像素电极与该像素电极对应的薄膜晶体管的漏电极电连接，每一数据线与薄膜晶体管的源电极电连接。

5.根据权利要求4所述的像素结构，其特征在于，

不同颜色的像素单元中，漏电极的面积不同。

6.根据权利要求5所述的像素结构，其特征在于，

所述蓝色像素单元中的漏电极的面积最大；

所述绿色像素单元中的漏电极的面积最小。

7.根据权利要求4所述的像素结构，其特征在于，

相同颜色的像素单元中，所述漏电极与相邻的源电极之间的距离相等，且不同颜色的像素单元中，所述漏电极与相邻的源电极之间的距离不等。

8.根据权利要求7所述的像素结构，其特征在于，

所述蓝色像素单元中的漏电极与相邻的源电极之间的距离最小；

所述绿色像素单元中的漏电极与相邻的源电极之间的距离最大。

9.根据权利要求4所述的像素结构，其特征在于，

所述蓝色像素单元中的漏电极的面积最大，且该漏电极与相邻的源电极之间的距离最小；

所述绿色像素单元中的漏电极的面积最小，且该漏电极与相邻的源电极之间的距离最大。

10.根据权利要求4所述的像素结构，其特征在于，所述像素结构还包括：设置在所述像素电极所在膜层与所述源电极所在膜层之间的绝缘层，其中，每一像素电极通过贯穿所述绝缘层的第一过孔与所述漏电极电连接，所述数据线通过贯穿所述绝缘层的第二过孔与所述源电极电连接。

11.根据权利要求10所述的像素结构，其特征在于，

不同颜色的像素单元中，所述第一过孔与所述第二过孔之间的距离不相等。

12.根据权利要求11所述的像素结构，其特征在于，

所述蓝色像素单元中的所述第一过孔与所述第二过孔之间的距离最小；

所述绿色像素单元中的所述第一过孔与所述第二过孔之间的距离最大。

13.根据权利要求10所述的像素结构，其特征在于，

相同颜色的像素单元中，所述第一过孔和所述第二过孔的孔深相等，且不同颜色的像素单元中，所述第一过孔和所述第二过孔的孔深不相等。

14.根据权利要求13所述的像素结构，其特征在于，

所述蓝色像素单元中的所述第一过孔和所述第二过孔的孔深最大；

所述绿色像素单元中的所述第一过孔和所述第二过孔的孔深最小。

15.根据权利要求10所述的像素结构，其特征在于，

所述蓝色像素单元中的所述第一过孔与所述第二过孔之间的距离最小，且所述第一过孔和所述第二过孔的孔深最大；

所述绿色像素单元中的所述第一过孔与所述第二过孔之间的距离最大，且所述第一过孔和所述第二过孔的孔深最小。

16.一种阵列基板，包括衬底基板，以及设置在所述衬底基板之上如权利要求1-15任一权项所述的像素结构。