KR20130067234A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20130067234A
KR20130067234A KR1020120144428A KR20120144428A KR20130067234A KR 20130067234 A KR20130067234 A KR 20130067234A KR 1020120144428 A KR1020120144428 A KR 1020120144428A KR 20120144428 A KR20120144428 A KR 20120144428A KR 20130067234 A KR20130067234 A KR 20130067234A
Authority
KR
South Korea
Prior art keywords
electrode
wall
pixel
liquid crystal
planar
Prior art date
Application number
KR1020120144428A
Other languages
English (en)
Other versions
KR101506373B1 (ko
Inventor
다까또 히라쯔까
오사무 이또
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20130067234A publication Critical patent/KR20130067234A/ko
Application granted granted Critical
Publication of KR101506373B1 publication Critical patent/KR101506373B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 액정 표시 장치는, 화소 내에서의 전계 분포를 균일하게 함으로써, 표시 모드 효율을 향상시키는 것이 가능한 액정 표시 장치이다. 구체적으로는, 제1 기판의 액정측면으로부터 액정층측으로 돌출되는 제1 구조체에, 적어도 그 일부가 중첩되어 이루어지는 한 쌍의 벽 형상의 제1 전극과, 상기 한 쌍의 제1 전극 사이에 끼워져 있는 화소 표시 영역에 형성되고, 상기 제1 전극의 연장 방향을 따라 형성되는 제2 전극을 구비하고, 상기 제1 전극은, 상기 제1 기판의 법선 방향으로 벽 형상으로 돌출되고, 상기 화소의 길이 방향으로 연장되어 이루어지는 벽 형상 전극과, 상기 벽 형상 전극의 상기 제1 기판측의 변 모서리부로부터 상기 제1 기판의 면내 방향을 따라 연장되고, 그 단부가 상기 제2 전극의 근방까지 연장되어 이루어지는 평면 전극으로 이루어지고, 적어도 상기 평면 전극과 상기 제2 전극 중 어느 한쪽이, 상기 화소 표시 영역을 덮는 액정 표시 장치이다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은, 액정 표시 장치에 관한 것으로, 특히, 기판면에 평행한 전계를 인가하는 횡전계 방식의 액정 표시 장치에 관한 것이다.
횡전계 방식 또는 IPS(In-Plane Switching) 방식이라 불리는 액정 표시 장치는, 액정 분자를 패널면에 수평하게 배향시키고, 패널면과 평행한 전계(횡전계)를 인가하여 액정 분자를 수평면 내에서 90도 회전시키는 액정 표시 장치이다. 이 횡전계 방식의 액정 표시 장치는, 영상 신호선(드레인선)이나 주사 신호선(게이트선) 및 박막 트랜지스터나 화소 전극 등이 형성되는 제1 기판측에 공통 전극도 형성되고, 화소 전극과 공통 전극에 인가하는 전압차에 의해 발생하는 제1 기판의 면내 방향의 전계에 의해 액정층을 구동시킨다. 이 구성으로 이루어지는 횡전계 방식의 액정 표시 장치에서는, 예를 들면 투명 도전막으로 형성되는 면 형상의 공통 전극 상층에 절연막을 사이에 두고 선 형상의 화소 전극이 중첩되어 배치되는 구성으로 되어 있다. 이로 인해, 선 형상 전극의 상층이나 인접하는 선 형상 전극과의 중간 부분 등에서는 제1 기판의 법선 방향의 전계가 발생하므로, 액정 분자가 패널면과 수평으로 되지 않고 경사지게 되어, 표시 모드 효율이 저하되게 되는 것이 알려져 있다.
최근, 액정 표시 장치의 성능이 향상되고 있고, 3∼4인치 사이즈의 중소형의 액정 표시 장치에 있어서도 800×480화소의 WVGA 표시가 가능한 제품이 요망되고 있다. 그러나, WVGA 표시가 가능한 중소형의 액정 표시 패널에서는, 한정된 표시 영역 내에 복수의 표시 화소(이하, 화소라 기재함)를 형성할 필요가 있으므로, 1개의 화소 폭이 30㎛ 정도가 된다. 이로 인해, 더욱더 개구율의 향상이나 표시 모드 효율의 향상이 요망되고 있다.
이 표시 모드 효율을 향상시킨 액정 표시 장치로서, 예를 들면 일본 특허 출원 공개 평6-214244호 공보에 기재된 액정 표시 장치가 있다. 이 일본 특허 출원 공개 평6-214244호 공보에 기재된 액정 표시 장치에서는, 화소 영역의 양단부에 쌍을 이루는 전극을 형성하여, 한쪽의 전극(화소 전극, 소스 전극)에 영상 신호를 공급하고, 다른 쪽의 전극(공통 전극)에 기준이 되는 공통 신호를 공급함으로써, 액정 표시 패널의 주면(主面)과 평행한 전계(이른바, 횡전계)를 발생시켜, 액정 분자를 구동시키는 구성으로 되어 있다. 특히, 일본 특허 출원 공개 평6-214244호 공보에 기재된 액정 표시 장치는, 화소 전극 및 공통 전극이 제1 기판의 주면으로부터 제2 기판을 향해 돌출되어 형성됨과 함께, 그 연장 방향이 제1 기판의 주면에 대해 수직이 되도록 형성되는 벽 형상의 전극 형상으로 되어 있다. 이러한 구성으로 함으로써, 일본 특허 출원 공개 평6-214244호 공보의 액정 표시 장치에서는, 제1 기판에 가까운 영역으로부터 먼 영역(제2 기판에 가까운 영역)에 있어서도, 전기력선의 밀도가 동일해지도록 하여, 표시 모드 효율을 향상시키는 구성으로 되어 있다.
그러나, 일본 특허 출원 공개 평6-214244호 공보에 기재된 액정 표시 장치에서는, 화소 경계에 배치한 벽 전극과 벽 전극 사이에 배치한 한 쌍의 공통 전극(이하, 의사(擬似) 벽 전극이라 함)과의 사이에 전극이 존재하지 않는 영역이 형성되게 된다. 즉, 화소 경계 부분에는 인접 화소의 각각에 대응한 2개의 벽 전극(예를 들면, 공통 전극)이 병설되는 구성이 되므로, 이 화소 경계에 형성되는 2개의 벽 전극 사이에는 다른 전극이 형성되지 않게 된다.
이로 인해, 게이트선이나 드레인선 등의 신호 배선 전위나 인접 화소의 전위 등의 화소 주변 전위의 영향에 의해 액정이 움직여, 흑색 투과율이 증대되게 된다고 하는 문제가 있었다. 또한, 벽 전극의 하층에 유지 용량 전극을 배치한 경우, 유지 용량을 형성하는 전극(이하, 유지 용량 전극이라 기재함)의 전위의 영향 및 신호 배선 전위 및 인접 화소의 전위의 화소 주변 전위에 의해 백색 투과율이 저하되게 된다고 하는 문제가 있었다. 또한, 벽 전극의 형성시에, 리소그래피 기술을 이용하여 마스크 노광 등으로 벽 전극의 패터닝을 행하는 경우, 벽 전극의 기재(基材)가 되는 볼록 형상의 절연체를 형성한 후에, 그 절연체의 측면에 도전막을 형성하는 구성이 되지만, 볼록 형상의 절연체의 형성과 도전막의 형성에 있어서는, 소정량의 층간 어긋남이 발생하게 되므로, 볼록 형상의 절연체의 측면에 안정적으로 전극(벽 전극)을 형성하기 위해서는 층간 어긋남의 영향을 작게 할 필요가 있어, 그 해결 방법이 절실히 요망되고 있다.
본 발명은 이들 문제점에 비추어 이루어진 것으로, 본 발명의 목적은, 화소 내에서의 전계 분포를 균일하게 함으로써, 표시 모드 효율을 향상시키는 것이 가능한 액정 표시 장치를 제공하는 것에 있다.
(1) 상기 과제를 해결하기 위해, 본원 발명의 액정 표시 장치는, 액정층을 사이에 두고 대향 배치되는 제1 기판과 제2 기판을 갖고, 상기 제1 기판은 Y방향으로 연장되고 X방향으로 병설되는 영상 신호선과, X방향으로 연장되고 Y방향으로 병설되는 주사 신호선을 갖고, 상기 영상 신호선과 상기 주사 신호선으로 둘러싸이는 화소의 영역이 매트릭스 형상으로 형성되는 액정 표시 장치로서,
상기 화소의 대향하는 길이 방향의 변 모서리부를 따라 형성되고, 상기 제1 기판의 액정측면으로부터 상기 액정층측으로 돌출되는 제1 구조체에, 적어도 그 일부가 중첩되어 이루어지는 한 쌍의 벽 형상의 제1 전극과,
상기 한 쌍의 제1 전극 사이에 끼워지는 화소 표시 영역에 형성되고, 상기 제1 전극의 연장 방향을 따라 형성되는 제2 전극을 구비하고,
상기 제1 전극은, 상기 구조체의 측벽면에 형성되고, 상기 제1 기판의 법선 방향으로 벽 형상으로 돌출되고, 상기 화소의 길이 방향으로 연장되어 이루어지는 벽 형상 전극과,
상기 벽 형상 전극의 상기 제1 기판측의 변 모서리부로부터 상기 제1 기판의 면내 방향을 따라 연장되고, 그 단부가 상기 제2 전극의 근방까지 연장되어 이루어지는 평면 전극으로 이루어지고,
적어도 상기 평면 전극과 상기 제2 전극 중 어느 한쪽이, 상기 화소 표시 영역을 덮는 액정 표시 장치이다.
본 발명에 따르면, 화소 내에서의 전계 분포를 균일하게 함으로써, 표시 모드 효율을 향상시킬 수 있다.
본 발명의 그 밖의 효과에 대해서는, 명세서 전체의 기재로부터 명백해진다.
도 1은 본 발명의 실시 형태 1의 액정 표시 장치의 전체 구성을 설명하기 위한 평면도이다.
도 2는 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 1화소분의 평면도이다.
도 4a 및 도 4b는 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 흑색 표시시의 전계 분포를 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 백색 표시시의 전계 분포를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 전압과 표시 모드 효율과의 관계를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 평면 전극의 길이와 표시 모드 효율과의 관계를 설명하기 위한 도면이다.
도 8은 본 발명의 실시 형태 1의 다른 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 9는 본 발명의 실시 형태 2의 액정 표시 장치의 개략 구성을 설명하기 위한 단면도이다.
도 10은 본 발명의 실시 형태 2의 다른 액정 표시 장치의 개략 구성을 설명하기 위한 단면도이다.
도 11은 본 발명의 실시 형태 3의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 12는 본 발명의 실시 형태 4의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 13a 및 도 13b는 본 발명의 실시 형태 4의 액정 표시 장치에 있어서의 전기력선의 분포를 도시한 도면이다.
도 14는 본 발명의 실시 형태 5의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 15는 본 발명의 실시 형태 6의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 16은 본 발명의 실시 형태 6의 다른 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 17은 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
도 18a 및 도 18b는 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 벽 화소 전극 부분의 확대도이다.
도 19는 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 화소 전압과 표시 모드 효율과의 계측 결과를 설명하기 위한 도면이다.
도 20은 본 발명의 실시 형태 7의 다른 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다.
이하, 본 발명이 적용된 실시 형태에 대해, 도면을 이용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 부여하여 반복 설명은 생략한다. 또한, X, Y, Z는 각각 X축, Y축, Z축을 나타낸다.
<실시 형태 1>
도 1은 본 발명의 실시 형태 1의 액정 표시 장치의 전체 구성을 설명하기 위한 평면도이며, 이하, 도 1에 기초하여, 실시 형태 1의 액정 표시 장치의 전체 구성을 설명한다. 또한, 본원 명세서 중에 있어서는, 컬러 필터(CF)나 편광판 등에 의한 흡수의 영향이나 개구율의 영향을 제외한 투과율을 표시 모드 효율이라 한다. 따라서, 백라이트 유닛측의 편광판으로부터 출사한 직선 편광의 진동 방향이 표시면측의 편광판에 입사할 때에, 90도 회전하고 있는 경우의 표시 모드 효율은 100%가 된다.
도 1에 도시한 바와 같이, 실시 형태 1의 액정 표시 장치는, 화소 전극(PX)이나 박막 트랜지스터(TFT) 등이 형성되는 제1 기판(SUB1)과, 제1 기판(SUB1)에 대향하여 배치되고 컬러 필터 등이 형성되는 제2 기판(SUB2)과, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 끼움 지지되는 액정층으로 구성되는 액정 표시 패널(PNL)을 갖는다. 또한, 액정 표시 패널(PNL)과 광원이 되는 도시하지 않은 백라이트 유닛(백라이트 장치)을 조합함으로써 액정 표시 장치가 구성되어 있다. 제1 기판(SUB1)과 제2 기판(SUB2)의 고정 및 액정의 밀봉은, 제2 기판의 주변부에 환 형상으로 도포된 시일재(SL)로 고정되고, 액정도 밀봉되는 구성으로 되어 있다. 단, 실시 형태 1의 액정 표시 장치에서는, 액정이 봉입된 영역 내에서 표시 화소(이하, 화소라 약기함)가 형성되는 영역이 표시 영역(AR)이 된다. 따라서, 액정이 봉입되어 있는 영역 내라도, 화소가 형성되어 있지 않아 표시에 관계되지 않는 영역은 표시 영역(AR)이 되지 않는다.
또한, 제2 기판(SUB2)은 제1 기판(SUB1)보다도 작은 면적으로 되어 있고, 제1 기판(SUB1)의 도면 중 하측의 변부를 노출시키도록 되어 있다. 이 제1 기판(SUB1)의 변부에는, 반도체 칩으로 구성되는 구동 회로(DR)가 탑재되어 있다. 이 구동 회로(DR)는, 표시 영역(AR)에 배치되는 각 화소를 구동시킨다. 또한, 이하의 설명에서는, 액정 표시 패널(PNL)의 설명에 있어서도, 액정 표시 장치라 기재하는 경우가 있다. 또한, 제1 기판(SUB1) 및 제2 기판(SUB2)으로서는, 예를 들면 주지의 글래스 기판이 기재로서 이용되는 것이 일반적이지만, 수지성의 투명 절연 기판이어도 된다.
실시 형태 1의 액정 표시 장치에서는, 제1 기판(SUB1)의 액정측의 면이며 표시 영역(AR) 내에는, 도 1 중 X방향으로 연장되고 Y방향으로 병설되고, 구동 회로(DR)로부터의 주사 신호가 공급되는 주사 신호선(게이트선)(GL)이 형성되어 있다. 또한, 도 1 중 Y방향으로 연장되고 X방향으로 병설되고, 구동 회로(DR)로부터의 영상 신호(계조 신호)가 공급되는 영상 신호선(드레인선)(DL)이 형성되어 있다. 인접하는 2개의 드레인선(DL)과 인접하는 2개의 게이트선(GL)으로 둘러싸이는 영역이 화소를 구성하고, 복수의 화소가, 드레인선(DL) 및 게이트선(GL)을 따라, 표시 영역(AR) 내에 있어서 매트릭스 형상으로 배치되어 있다.
각 화소는, 예를 들면, 도 1 중 동그라미 표시 A의 등가 회로도 A'에 나타내는 바와 같이, 게이트선(GL)으로부터의 주사 신호에 의해 온/오프 구동되는 박막 트랜지스터(TFT)와, 이 온(ON)된 박막 트랜지스터(TFT)를 통해 드레인선(DL)으로부터의 영상 신호가 공급되는 벽 형상의 화소 전극(PX)과, 커먼선(CL)을 통해 영상 신호의 전위에 대해 기준이 되는 전위를 갖는 공통 신호가 공급되는 벽 형상의 공통 전극(CT)을 구비하고 있다. 도 1 중 동그라미 표시 A의 등가 회로도 A'에 있어서는, 화소 전극(PX) 및 공통 전극(CT)을 모식적으로 선 형상으로 나타내고 있지만, 실시 형태 1의 벽 화소 전극(PX) 및 벽 공통 전극(CT)의 구성에 대해서는, 이후에 상세하게 서술한다. 또한, 실시 형태 1의 박막 트랜지스터(TFT)는, 그 바이어스의 인가에 의해 드레인 전극과 소스 전극이 교체되도록 구동하지만, 본 명세서 중에 있어서는, 편의상, 드레인선(DL)과 접속되는 측을 드레인 전극, 벽 화소 전극(PX)과 접속되는 측을 소스 전극이라 기재한다.
벽 화소 전극(PX)과 벽 공통 전극(CT)과의 사이에는, 제1 기판(SUB1)의 주면에 평행한 성분을 갖는 전계가 발생하고, 이 전계에 의해 액정의 분자를 구동시키도록 되어 있다. 이러한 액정 표시 장치는, 이른바 광시야각 표시를 할 수 있는 것으로서 알려져, 액정에의 전계의 인가의 특이성으로부터 횡전계 방식이라 불린다. 또한, 실시 형태 1의 액정 표시 장치에 있어서는, 액정에 전계가 인가되어 있지 않은 경우에 광 투과율을 최소(흑색 표시)로 하고, 전계를 인가함으로써 광 투과율을 향상시켜 가는 노멀리 블랙 표시 형태로 표시를 행하도록 되어 있다.
각 드레인선(DL) 및 각 게이트선(GL)은 그 단부에 있어서 시일재(SL)를 넘어 각각 연장되고, 외부 시스템으로부터 플렉시블 프린트 기판(FPC)을 통해 입력되는 입력 신호에 기초하여, 영상 신호나 주사 신호 등의 구동 신호를 생성하는 구동 회로(DR)에 접속된다. 단, 실시 형태 1의 액정 표시 장치에서는, 구동 회로(DR)를 반도체 칩으로 형성하여 제1 기판(SUB1)에 탑재하는 구성으로 하고 있지만, 영상 신호를 출력하는 영상 신호 구동 회로와 주사 신호를 출력하는 주사 신호 구동 회로 중 어느 한쪽 또는 그 양쪽의 구동 회로를 플렉시블 프린트 기판(FPC)에 테이프 캐리어 방식이나 COF(Chip On Film) 방식으로 탑재하여, 제1 기판(SUB1)에 접속시키는 구성이어도 된다.
<화소의 상세 구성>
도 2는 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이고, 도 3은 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 1화소분의 평면도이고, 특히, 도 2는 도 3에 나타내는 B-B'선에서의 단면도이다.
단, 이하의 설명에서는, 제1 기판(SUB1) 및 제2 기판(SUB2)의 액정층(LC)과 대향하는 측의 면(액정 표시 장치의 표시면측 및 이면측)에 배치되는 주지의 편광판 및 액정층(LC)측의 면에 형성되는 주지의 배향막은 생략한다. 또한, 편광판에 대해서는, 주지의 기술을 이용하여, 제1 기판(SUB1) 및 제2 기판(SUB2)의 액정층(LC)측의 면에 형성하는 구성이어도 된다.
도 2에 도시한 바와 같이, 실시 형태 1의 화소 구성에 있어서는, 화소의 X방향에 대해서는, 그 양단부에 배치한 벽 형상 구조, 즉, Y방향으로 연장되는 벽 형상의 절연막(이하, 벽 전극 절연막이라 기재함)에, 그 측면(측벽면)을 전극으로 덮도록 형성되는 벽 형상 전극(PX1)과, 그 벽 형상 전극(PX1)의 기판측의 변 모서리부로부터 평면 방향으로 신장된 평면 전극(PXC)을 형성한다. 이 벽 형상 전극(PX1)과 평면 전극(PXC)이 전기적으로 연결되어 있으므로, 벽 형상 전극(PX1)과 평면 전극(PXC)을 합쳐 벽 화소 전극(제1 전극)(PX)이 형성된다. 또한, 실시 형태 1에 있어서는, 평면 전극(PXC)과 액정층(LC)과의 사이에는 절연막(PAS2)이 배치되고, 화소 경계에 벽 화소 전극(PX)이 배치되고, 한 쌍의 벽 화소 전극(PX)에 의해 1개의 화소(PXL)가 구성되어 있다. 이 화소를 구성하는 한 쌍의 벽 화소 전극(PX) 사이에는 한 쌍의 전극(공통 전극)(CT1, CT2)이 배치되고, 의사적인 벽 형상의 공통 전극(이하, 의사 벽 공통 전극이라 기재함)(CT)이 형성된다.
본 실시 형태 1에서는 화소 양단부의 벽 화소 전극(PX)을 소스 전극이라 하고, 그 사이에 배치되는 의사 벽 공통 전극(CT)을 공통 전극이라 하지만, 화소 양단부의 벽 화소 전극(PX)을 공통 전극, 의사 벽 공통 전극(CT)을 소스 전극으로 해도 된다.
또한, 실시 형태 1의 화소 구성에서는, 화소 경계의 벽 전극 절연막(제1 구조체)(PAS3) 사이에는, 그 벽 전극 절연막(PAS3)보다도 낮은 벽 형상 구조(이하, 의사 벽 전극 절연막이라 기재함)(PAS4)가 형성되어 있다. 의사 벽 공통 전극(CT)의 제1 기판(SUB1)측의 전극인 공통 전극(제2 전극)(CT1)은 의사 벽 전극 절연막(제2 구조체)(PAS4)을 덮도록 형성되고, 의사 벽 전극 절연막(PAS4)의 기판에 접하는 면으로부터 평면 방향으로 공통 전극(공통 전극)(CT1)이 형성된다. 이 공통 전극(CT1) 중에서, 의사 벽 전극 절연막(PAS4)을 덮는 전극(이하, 벽 형상 공통 전극이라 기재함)(CTW)으로부터 연장되는 평면 공통 전극(제2 평면 전극)(CTC)과, 벽 화소 전극(PX)을 구성하는 평면 전극(PXC)이 층간 절연막(PAS2)을 사이에 두고 배치되고, 유지 용량 Cst가 형성된다. 또한, 액정층(LC)을 사이에 두고 대향 배치되는 제2 기판(SUB2)의 액정면측에는, 차광층이 되는 블랙 매트릭스(BM), R(적), G(녹), B(청)에 대응한 컬러 필터(CF), 공통 전극(제3 전극)(CT2) 및 그 상면을 덮는 오버 코트층(OC)이 형성되어 있다.
이때, 도 3에 도시한 바와 같이, 실시 형태 1의 화소 구성에서는, 1화소분의 벽 형상의 화소 전극인 벽 화소 전극(PX)과 벽 형상의 공통 전극(CT1)과의 위치 관계로부터 명백한 바와 같이, 실시 형태 1의 액정 표시 장치에 있어서의 화소(PXL)는, 화소(PXL)의 주연부를 따라 형성된 벽 형상의 화소 전극(벽 화소 전극)(PX)과, 그 벽 화소 전극(PX)으로 둘러싸이도록 형성된 벽 형상의 공통 전극(CT1)을 구비하는 구성으로 되어 있다. 특히, 실시 형태 1의 화소 구성에 있어서는, 벽 전극 절연막(PAS3)과 의사 벽 전극 절연막(PAS4)으로 둘러싸이는 영역에, 평면 전극(PXC)과 평면 공통 전극(CTC)이 절연막(PAS2)을 사이에 두고 대향 배치되고, 상기 화소의 유지 용량 Cst를 형성하는 구성으로 되어 있다.
즉, 도 2 및 도 3으로부터 명백한 바와 같이, 실시 형태 1의 벽 화소 전극(PX)을 형성하는 도전막이 화소(PXL)의 내측 방향(공통 전극(CT1)의 방향)으로 연장되어 형성되는 도전막(평면 전극(PXC))과, 벽 형상의 공통 전극(CT1)을 형성하는 도전막이 화소의 짧은 변 방향(도면 중의 X방향, 즉, 화소 전극(PX)의 방향)으로 연장되어 형성되는 도전막(평면 공통 전극(CTC))이, 절연막(PAS2)을 사이에 두고 중첩되도록 배치된다. 이 구성에 의해, 평면 전극(PXC)과 평면 공통 전극(CTC)으로, 상기 화소(PXL)의 유지 용량 Cst를 형성하는 구성으로 되어 있다. 이 유지 용량 Cst를 형성하는 절연막(PAS2)은, 예를 들면 주지의 용량성의 절연막 재료로 형성하는 것이 가능하고, 용량 절연막 재료로 형성함으로써, 작은 화소 면적이라도, 전하의 유지에 충분한 용량의 유지 용량 Cst를 형성할 수 있다. 이와 같이, 실시 형태 1의 화소 구성에서는, 화소(PXL)의 백라이트 광이 통과하는 영역을 이용하여 유지 용량 Cst를 형성하는 구성으로 하고 있다. 그 결과, 유지 용량 Cst를 형성하기 위한 평면 전극(PXC)과 평면 공통 전극(CTC)의 면적을 크게 할 수 있으므로, 화소(PXL)의 단부 등에 유지 용량 Cst를 형성하는 경우와 비교하여, 큰 개구율로 할 수 있다. 또한, 절연막(PAS2)을 형성하는 절연막 재료는 용량성의 재료에 한정되는 것은 아니다.
또한, 실시 형태 1의 화소(PXL)에서는, 벽 형상의 공통 전극(CT1)을 형성할 때에, 평면 공통 전극(CTC)을 형성함과 함께, 벽 화소 전극(PX)을 형성할 때에 평면 전극(PXC)을 형성하는 구성으로 되어 있다. 또한, 평면 전극(PXC)과 평면 공통 전극(CTC)과의 사이에 형성되는 박막층인 절연막(PAS2)은, 벽 화소 전극(PX)과 공통 전극(CT1)을 전기적으로 절연하기 위한 절연막이 되므로, 실시 형태 1의 화소 구성에서는, 유지 용량 Cst를 형성하기 위한 공정을 특별히 마련하지 않고, 유지 용량 Cst를 형성할 수 있다.
또한, 실시 형태 1의 화소(PXL)에서는, 도 3에 2점 쇄선으로 나타내는 인접 화소와의 경계부를 걸치도록 하여, 제1 기판(SUB1)의 액정층(LC)의 측에, 도 2에 도시한 볼록 형상으로 형성된 벽 형상 구조체가 되는 벽 전극 절연막(PAS3)이 형성되어 있다. 또한, 벽 화소 전극(PX)의 길이 방향의 절연막(PAS3)으로부터 소정 거리 이격되는 위치에 벽 전극 절연막(PAS3)보다도 액정층(LC)의 측으로의 돌출량, 즉 절연막 높이가 작게 형성되는 볼록 형상의 벽 형상 구조체인 의사 벽 전극 절연막(PAS4)이 형성되어 있다. 이 의사 벽 전극 절연막(PAS4)의 정상면 및 측벽면에는 도전막 재료로 이루어지는 전극이 형성되어 있고, 공통 신호가 공급되어, 공통 전극(CT1)을 형성하는 구성으로 되어 있다.
또한, 실시 형태 1의 화소 구성에서는, 화소 영역의 변 모서리부에 형성되는 벽 화소 전극(PX)과, 변 모서리부에 형성되는 벽 화소 전극(PX)으로 둘러싸이는 영역, 즉, 백라이트 광이 투과하는 영역에 형성되는 공통 전극(CT1)이 벽 형상 전극을 구성하고 있다. 따라서, 제1 기판(SUB1)과 제2 기판(SUB2)과의 사이에 봉입되는 액정(LC)에 치우침이 발생하는 것을 방지하기 위해, 예를 들면 화소의 짧은 변측의 변 모서리부에는, 볼록 형상의 벽 전극 절연막(PAS3)이 형성되지 않고, 벽 화소 전극(PX)만이 형성되는 구성으로 한다. 또는, 화소의 짧은 변측에 형성되는 볼록 형상의 벽 전극 절연막(PAS3)의 일부가 액정층(LC)의 측으로 돌출되지 않는 구성, 즉, 폭 방향의 변 모서리부에 형성되는 벽 전극 절연막(PAS3)이 화소의 폭 방향의 화소 폭보다도 작은 구성으로 한 경우라도, 액정(LC)에 치우침이 발생하는 것을 방지할 수 있다.
<유지 용량의 상세 설명>
이하, 도 2 및 도 3에 기초하여, 실시 형태 1의 화소 구성에 있어서의 벽 화소 전극(PX) 및 공통 전극(CT1)과, 유지 용량 Cst의 구성에 대해 상세하게 설명한다.
도 3에 도시한 바와 같이, 벽 화소 전극(PX)의 벽 형상 전극(PX1)은 2점 쇄선으로 나타내는 인접 화소와의 경계부, 즉, 화소(PXL)의 주연부를 따라 그 화소(PXL)의 영역을 둘러싸도록 하여 형성되어 있다. 공통 전극(CT1, CT2)은, 화소(PXL)의 길이 방향(도면 중 Y방향)을 따라 형성되어 있다. 특히, 실시 형태 1의 액정 표시 장치에서는, 2점 쇄선으로 나타내는 화소 경계부에 볼록 형상으로 성형된 벽 전극 절연막(PAS3)이 형성되어 있고, 이 구성에 의해 화소(PXL)의 주연부를 따른 단차를 형성하고 있다. 그 단차의 측벽면, 즉, 벽 전극 절연막(PAS3)의 측벽면에 벽 형상 전극(PX1)이 형성됨과 함께, 그 벽 형상 전극(PX1)으로부터 연속해서 제1 기판(SUB1)의 주면을 따른 평면 전극(PXC)이 형성되는 구성으로 되어 있고, 벽 형상 전극(PX1)과 평면 전극(PXC)에 의해 벽 화소 전극(PX)이 형성되어 있다. 이 구성에 의해, 제1 기판(SUB1)의 주면에 대해 기립 설치(경사)되는, 즉, 제2 기판(SUB2)이 배치되는 측을 향해 그 제1 기판(SUB1)의 주면에 대해 기립 설치되는 벽 형상 전극(PX1)을 형성하고, 벽 화소 전극(PX)이 화소(PXL)의 주연부를 따라 그 화소(PXL)의 영역을 둘러싸도록 배치되는 구성으로 하고 있다.
또한, 벽 전극 절연막(PAS3)은 인접하는 화소(PXL)와의 경계 부분에 형성되어 있으므로, 투광성을 갖는 절연막 재료에 한정되는 일은 없고, 예를 들면 차광성의 절연막 재료로 형성해도 된다. 한편, 의사 벽 전극 절연막(PAS4)은 화소 내의 백라이트 광이 투과하는 영역에 형성되는 구성으로 되어 있으므로, 투광성을 갖는 절연막 재료로 형성하는 것이 바람직하다.
또한, 도 2로부터 명백한 바와 같이, 실시 형태 1의 화소 구성에 있어서는, 화소(PXL)가 형성되어 백라이트 광이 투과하는 영역에는, 적어도 벽 화소 전극(PX)과 의사 벽 공통 전극(CT) 중 어느 한쪽의 전극이 형성되는 구성이 되므로, 벽 화소 전극(PX) 및 의사 벽 공통 전극(CT)은 모두 ITO나 AZO 등의 투명 도전막 재료로 형성된다.
또한, 실시 형태 1의 화소 구성에서는, 도 2에 도시한 바와 같이, 벽 전극 절연막(PAS3)의 공통 전극(CT1)측의 변 모서리부로부터 의사 벽 전극 절연막(PAS4)의 벽 화소 전극(PX)에 가까운 측의 변 모서리부까지의 길이를 k, 이때의 제1 기판(SUB1)의 면내 방향으로 연장되는 벽 화소 전극(PX)의 평면 부분인 평면 전극(PXC)의 공통 전극(CT1) 방향으로의 연장 길이를 L이라 한 경우, 평면 전극(PXC)의 연장 길이 L은, k/2≤L≤k의 범위로 되도록 형성된다.
또한, 벽 화소 전극(PX)을 형성하는 전극 중에서, 벽 전극 절연막(PAS3)의 측벽면에 형성되는 전극인 벽 형상 전극(PX1)의 액정 두께 방향의 높이를 s, 벽 전극 절연막(PAS3)의 높이(두께)를 h라 한 경우, 벽 형상 전극(PX1)의 높이 s는, 0≤s≤h의 범위로 된다.
(화소 영역의 전계 분포)
다음으로, 도 4에 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 흑색 표시시의 전계 분포를 설명하기 위한 도면, 도 5에 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 백색 표시시의 전계 분포를 설명하기 위한 도면을 나타내고, 이하, 도 4, 도 5에 기초하여 흑색 표시시 및 백색 표시시에 있어서의 전계 분포에 대해 설명한다. 단, 도 4a 및 도 5a는 제1 기판(SUB1)측 및 제2 기판(SUB2)측에 모두 선 형상의 공통 전극만을 설치하여 의사 벽 공통 전극(CT)을 형성한 경우의 전기력선의 분포를 나타내고, 도 4b 및 도 5b는 실시 형태 1의 구성에 있어서의 전기력선의 분포를 나타낸다. 또한, 전술한 바와 같이, 실시 형태 1의 액정 표시 장치에서는, 노멀리 블랙 표시 형태로 표시를 행하는 구성으로 되어 있으므로, 흑색 표시시에는 벽 화소 전극(PX)과 의사 벽 공통 전극(CT)과의 사이에는 전계가 인가되지 않는 구성이고, 백색 표시시에는 최대의 전계가 인가되는 구성이 된다. 또한, 도 4 및 도 5에 있어서는, 제1 기판(SUB1) 및 제2 기판(SUB2)을 생략한다.
도 4a 및 도 4b에 있어서는, 도 4a 및 도 4b 중의 중앙에 나타내는 화소(PXL1)에 있어서는 흑색 표시를 행하고, 이 흑색 표시의 화소에 인접하는 X방향의 각 화소(PXL2)에 있어서는 백색 표시를 행하는 경우, 흑색 표시의 화소(PXL1)에서는, 벽 화소 전극(PX) 및 공통 전극(CT1, CT2)에는 각각 동일한 전압(기준 전압으로서, 예를 들면 0(제로)V)이 인가되게 된다. 한편, 백색 표시를 행하는 화소인 인접 화소(PXL2)의 화소 전극(PX)에는 백색 표시에 대응한 계조 전압이 인가되게 된다. 또한, 벽 전극 절연막(PAS3)의 하층, 즉, 벽 전극 절연막(PAS3)보다도 제1 기판(SUB1)측에 형성되는 드레인선(DL)에는, 원하는 계조 신호가 공급되게 된다.
그 결과, 도 4b에 도시한 바와 같이, 실시 형태 1의 구성에서는, 흑색 표시를 행하는 화소(PXL1)의 공통 전극(CT1)과 인접 화소(PXL2)의 벽 화소 전극(PX)과의 사이에는, 도면에서 점선으로 나타내는 전기력선(EF1)이 발생하게 되지만, 이 전기력선(EF1)은 제1 기판(SUB1)에 발생하게 되어, 흑색 표시의 화소(PXL1)의 액정(LC)에는 전계는 인가되지 않는 구성이 된다. 또한, 흑색 표시를 행하는 화소(PXL1)의 공통 전극(CT1)과 드레인선(DL)과의 사이에도, 점선으로 나타내는 전기력선(EF2)이 발생하게 되지만, 이 전기력선(EF2)도 제1 기판(SUB1)에 발생하게 되어, 흑색 표시의 화소(PXL1)의 액정(LC)에는 전계는 인가되지 않는 구성이 된다.
이에 대해, 도 4a에 도시한 바와 같이, 제1 기판(SUB1) 및 제2 기판(SUB2)에 각각 선 형상의 공통 전극(CT1, CT2)을 설치하고, 이 선 형상의 공통 전극으로 의사 벽 공통 전극(CT)을 형성하는 경우, 벽 화소 전극(PX)과 의사 벽 공통 전극(CT)과의 사이의 영역에, 전극이 존재하지 않는 영역이 형성된다. 이로 인해, 신호 배선 및 인접 화소(PXL2)의 벽 화소 전극(PX) 등의 전위로부터 발생한 전기력선(EF1, EF2)이 상기 화소(PXL1)의 액정층(LC)으로 들어가므로 흑색 표시 모드 효율이 증대되게 된다.
이와 같이, 실시 형태 1의 화소 구성에서는, 공통 전극(CT1)을 형성하는 연장부인 평면 공통 전극(CTC)이 인접 화소(PXL2)로부터의 전계를 차폐하는 차폐 전극으로서 기능하게 된다. 따라서, 제1 기판(SUB1)의 측에 배치되는 공통 전극(CT1)과, 제2 기판(SUB2)의 측에 배치되는 공통 전극(CT2)에 의해 의사 벽 전극(CT)을 형성하는 구성이라도, 흑색 표시시의 화소(PXL1)의 의사 벽 전극(CT)과, 인접 화소(PXL2)나 드레인선(DL)과의 사이에 발생하는 전계(전기력선(EF1, EF2)으로 나타냄)가 액정층(LC)에 도달하는 것을 방지할 수 있으므로, 흑색 표시시의 표시 모드 효율을 저감(향상)시킬 수 있다.
즉, 본 발명의 실시 형태 1의 화소 구성에서는, 벽 화소 전극(PX)과 의사 벽 공통 전극(CT)과의 사이의 영역에는, 벽 화소 전극(PX)을 구성하는 평면 전극(PXC), 혹은 평면 공통 전극(CTC)이 반드시 존재하므로, 액정층(LC)에 영향을 미치는 일이 없다. 따라서, 실시 형태 1의 화소 구성에서는, 근방의 신호 배선 및 인접 화소(PXL2) 등의 전위의 영향에 의한 흑색 표시 모드 효율의 증대를 완전히 억제할 수 있다.
또한, 도 5a 및 도 5b에 도시한 바와 같이, 중앙에 나타내는 화소(PXL1)에 있어서는 백색 표시를 행하고, 이 화소(PXL1)에 인접하는 화소(PXL2)에 있어서는 흑색 표시를 행하는 경우, 백색 표시의 화소(PXL1)에서는 벽 화소 전극(PX)에는 백색 표시에 대응한 계조 전압이 인가되게 된다. 이때, 공통 전극(CT1, CT2)에는 모두 기준 전압이 인가되게 되어, 공통 전극(CT1)과 공통 전극(CT2)과의 사이의 영역에는 의사 벽 공통 전극(CT)이 형성된다.
따라서, 실시 형태 1의 화소 구성에서는, 도 5b에 도시한 바와 같이, 벽 화소 전극(PX)과 공통 전극(CT1, CT2)과의 사이에는, 점선으로 나타내는 전기력선(EF3)이 발생하게 되어, 이 전기력선(EF3)으로 나타내는 전계에 따라서 액정층(LC) 중의 액정 분자가 구동되어 백색의 화상 표시가 이루어지게 된다. 이때, 실시 형태 1의 화소 구성에 있어서는, 벽 화소 전극(PX)을 구성하는 전극 중에서, 제1 기판(SUB1)의 주면을 따라 형성되는 평면 전극(PXC)으로부터도 전기력선(EF3)이 발생하게 된다. 따라서, 공통 전극(CT1)의 근방에 있어서도, 벽 화소 전극(PX)과 의사 벽 공통 전극(CT)과의 사이에 전기력선(EF3)으로 나타내는 전계가 발생하게 된다.
이와 같이, 실시 형태 1의 화소 구성에 있어서는, 벽 화소 전극(PX)을 형성하는 평면 전극(PXC)이, 상기 화소 전극(PX)으로부터의 인접하는 화소(PXL2)에의 전계를 차폐하는 차폐 전극이 된다. 따라서, 제1 기판(SUB1)의 측에 배치되는 공통 전극(CT1)과 제2 기판(SUB2)의 측에 배치되는 공통 전극(CT2)에 의해 의사 벽 전극(CT)을 형성함과 함께, 그 의사 벽 공통 전극(CT)을 사이에 두고 한 쌍의 화소 전극(PX)을 형성하는 구성이라도, 인접 화소나 근방의 신호선 등으로부터의 전계가 제1 기판(SUB1)측으로부터 돌아 들어가 화소(PXL) 내의 액정 분자에 인가되는 것을 방지할 수 있다.
즉, 실시 형태 1의 화소 구조에서는, 벽 화소 전극(PX)의 하단부측으로부터 연장되는 평면 전극(PXC)의 타단부가 의사 벽 공통 전극(CT) 근방까지 길게 형성되므로, 평면 전극(PXC)으로부터 발생한 전기력선(EF3)은 거의 의사 벽 공통 전극(CT)을 향한다. 따라서, 본 발명을 적용하면, 벽 화소 전극(PX)과 의사 벽 공통 전극(CT) 사이의 전계 강도를 균일화할 수 있고, 백색 표시 모드 효율이 저하되는 것을 방지할 수 있어, 백색 표시 모드 효율을 향상시킬 수 있다.
또한, 절연막(PAS2)을 사이에 두고 평면 전극(PXC)의 하층에 평면 공통 전극(CTC)이 형성되어 있으므로, 평면 전극(PXC)과 평면 공통 전극(CTC)과의 사이에는 전계가 발생하게 되지만, 이때의 전계는 유지 용량 Cst에서의 전계, 즉 절연막(PAS2)에 발생하는 전계가 된다. 따라서, 이 전계는, 액정층(LC)의 액정 분자의 구동에 영향을 미치지 않는 구성이 되므로, 백색 표시시에 있어서의 표시 모드 효율에 영향을 미치는 것이 아니다.
이때, 도 5a에 도시한 구성에서는, 평면 전극의 연장량(돌출량)이, 벽 화소 전극(PX)과 공통 전극(CT1)과의 사이의 간격과 비교하여 매우 작은 구성으로 되어 있다. 따라서, 이 구성으로 이루어지는 벽 화소 전극(PX)과 의사 벽 공통 전극(CT)의 구성에서는, 벽 화소 전극(PX)으로부터 의사 벽 공통 전극(CT)을 향하는 전기력선(EF3)과 함께, 벽 화소 전극(PX)으로부터 상기 화소(PXL1)의 근방에 형성되는 신호선 등에 이르는 전기력선(EF4)이 형성된다. 이로 인해, 도 5a에 도시한 구성에서는, 백색 표시시에 있어서의 투과율이 저하되게 되므로, 실시 형태 1의 화소 구성은 도 5a에 도시한 화소 구성과 비교해도, 대폭으로 표시 모드 효율(투과율)을 향상시키는 것이 가능해진다.
즉, 도 5a에 도시한 바와 같이, 한 쌍의 선 형상의 공통 전극(CT1, CT2)으로 의사 벽 공통 전극(CT)을 형성한 경우에는, 벽 화소 전극(PX)을 구성하는 평면 전극(PXC)과 공통 전극(CT1)을 구성하는 TFT측 전극과의 사이에 전극이 존재하지 않는 영역이 있다. 또한, 도 5a에 도시한 화소 구성에서는, 평면 전극(PXC)의 하층에는 유지 용량을 위한 전극(CC)을 형성할 필요도 있으므로, 벽 화소 전극(PX)으로부터 발생한 전기력선은 의사 벽 공통 전극(CT)뿐만 아니라, 이 유지 용량을 형성하는 전극(CC)도 향하는 전기력선도 발생하게 된다. 이로 인해, 도 5a에 도시한 화소 구조에서는, 전기력선(EF4)의 밀도가 벽 화소 전극(PX)의 근방에서 높고, 의사 벽 공통 전극(CT)의 근방에서 낮아져, 전계 강도 분포가 화소 내에서 불균일해지므로 백색 표시 모드 효율이 저하되게 된다.
이상에 설명한, 도 5a에 도시한 화소 구성에서는, 제1 기판(SUB1)의 신호 배선보다 상층의 절연막(층간 절연막)(PAS1)으로부터 배향막(ORI)까지의 층수가 8층이 되는 것에 반해, 도 5b에 도시한 실시 형태 1의 화소 구성에서는 7층이 된다. 따라서, 본 발명의 화소 구성(화소 구조)은 도 5에 도시한 화소 구성보다도 층수를 삭감하면서 유지 용량 Cst를 형성할 수 있어, 액정 표시 장치의 제조 비용을 대폭으로 저비용화할 수 있다고 하는 각별한 효과를 얻을 수 있다.
다음으로, 도 6에 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 전압과 표시 모드 효율과의 관계를 설명하기 위한 도면, 도 7에 본 발명의 실시 형태 1의 액정 표시 장치에 있어서의 평면 전극의 길이와 표시 모드 효율과의 관계를 설명하기 위한 도면을 나타내고, 이하, 도 6 및 도 7에 기초하여, 실시 형태 1의 액정 표시 장치에 있어서의 표시 모드 효율의 향상 효과에 대해 상세하게 설명한다. 단, 도 6에 도시한 화소 구조는, 화소 폭, 즉, 화소의 짧은 방향의 폭이 29㎛인 화소 구성에 있어서, 벽 전극 높이 s, 벽 전극 폭, 평면 전극 길이 L이 각각 6㎛, 6㎛, 8.5㎛이고, 평판 형상의 평면 전극(PXC)과 액정층(LC)과의 사이의 절연막(PAS5)의 막 두께는 2.6㎛로 하였다. 또한, 도 6에 나타낸 그래프 G1은, 화소 주변 전위의 영향이 큰 도트 반전 구동을 상정한 워스트 케이스의 전압을 모의하고 있다. 구체적으로는, 인접 화소의 전위를 -5V, 신호 배선 전위를 교대로 극성을 반전시켜 ±5V로 하였다.
도 6에 나타낸 그래프 G1로부터 명백한 바와 같이, 도트 반전 구동을 상정한 화소의 주변 전위가 존재하는 경우라도, 실시 형태 1의 화소 구성에 있어서의 흑색 표시 모드 효율은 편광판의 직교 투과율과 동등하고, 백색 표시 모드 효율은 자사 선원 특허의 구조와 동등한 약 90%를 달성할 수 있는 것이 명백하다.
이 결과로부터, 본 발명을 적용하면, 화소 주변 전위의 영향을 완전히 차폐하면서, 기판면과 평행한 전계로 액정 분자를 구동시키는 횡전계 구동 방식의 표시 모드 효율을 약 90%까지 향상시킬 수 있는 것이 명백하다.
또한, 도 7에 나타낸 그래프 G2는 실시 형태 1의 화소 구조에 있어서의 평면 전극 길이와 표시 모드 효율의 관계를 나타내고 있다. 단, 도 7에 나타낸 그래프 G2는, 화소 폭이 29㎛, 벽 전극 폭이 6㎛로 형성되고, 평면 전극(PXC)의 길이 L을 변화시킨 경우에 있어서의 표시 모드 효율의 계측 결과이다. 또한, 도 7에서는, 화소 유지 전극(PXC)의 전극 길이 L이 10.5㎛인 경우에, 공통 전극(CT1)이 형성되는 의사 벽 전극 절연막(PAS4)에 도달한다. 또한, 도 7에 나타낸 그래프 G2에서는, 유지 용량 Cst를 형성하는 한 쌍의 전극 중 다른 쪽의 전극인 평면 공통 전극(CTC)은 평면 전극(PXC)의 길이에 상관없이, 벽 화소 전극(PX)과 의사 벽 전극(CT) 사이에는 반드시 평면 공통 전극(CTC)이 존재하는 경우에 있어서의 계측 결과이다.
도 7로부터 명백한 바와 같이, 실시 형태 1의 화소 구성에 있어서는, 벽 화소 전극(PX)을 형성하는 벽 형상 전극(PX1)의 변 모서리부로부터의 평면 전극(PXC)의 길이 L이 8㎛ 이상인 영역에 있어서는, 표시 모드 효율이 90% 정도로 된다. 한편, 평면 전극(PXC)의 길이 L이 8㎛ 이하인 영역에 있어서는, 평면 전극(PXC)의 길이 L이 작아짐에 따라서 표시 모드 효율도 점차 저하된다. 특히, 평면 전극(PXC)의 길이 L이 5㎛인 경우에, 표시 모드 효율이 80% 정도가 되어, 평면 전극(PXC)의 길이 L이 8㎛ 이상인 경우의 표시 모드 효율보다도 10% 정도 저하되게 된다. 또한, 평면 전극(PXC)의 길이 L이 4.5㎛ 정도가 되면 표시 모드 효율이 77%까지 저하되게 된다.
평면 전극(PXC)의 길이 L이 짧아진 경우에 표시 모드 효율이 저하되는 것은, 표시면측으로부터 보아, 평면 전극(PXC)의 길이의 감소에 따라서 평면 공통 전극(CTC)의 액정층(LC)의 측으로의 노출 길이가 커지기 때문에, 소스 전극(벽 화소 전극)인 평면 전극(PXC)과 공통 전극(CT1)인 평면 공통 전극(CTC)과의 사이에서 전계가 집중되므로, 의사 벽 공통 전극(CT)에서의 전계가 매우 약해지고, 그 결과로서 액정(LC)이 움직이기 어려워지는 것이 원인이다. 따라서, 평면 전극(PXC)의 제1 기판(SUB1)의 측에 평면 공통 전극(CTC)이 배치되는 경우, 평면 전극(PXC)은 의사 벽 공통 전극(CT)을 형성하는 공통 전극(CT1)의 근방까지 길게 형성하는 것이 유효하다. 특히, 표시 모드 효율의 저하율은 가능하면 작은 것이 바람직하고 10% 이내인 것이 요망되므로, 실시 형태 1의 구성에서는, 평면 전극(PXC)의 길이는 5㎛ 이상이 바람직하다.
이상의 결과로부터, 도 2에 도시한 바와 같이, 벽 전극 절연막(PAS3)의 공통 전극(CT1)측의 변 모서리부로부터 의사 벽 전극 절연막(PAS4)의 벽 화소 전극(PX)에 가까운 측의 변 모서리부까지의 길이 k에 대해, 표시 모드 효율의 저하율이 10% 이내로 되는 평면 전극(PXC)의 길이는 k/2㎛가 된다. 따라서, 제1 기판(SUB1)의 면내 방향으로 연장되는 평면 전극(PXC)의 연장 길이 L은, k/2≤L≤k의 범위 내로 하는 것이 바람직하다.
이상 설명한 바와 같이, 실시 형태 1의 액정 표시 장치에서는, 화소 영역의 길이 방향의 대향하는 변 모서리부를 따라 연장되는 한 쌍의 벽 화소 전극(PX)과, 이 한 쌍의 벽 화소 전극(PX)과의 사이에 형성되고, 화소(PXL)의 길이 방향을 따라 연장되는 공통 전극(CT1, CT2)을 갖고, 벽 화소 전극(PX)은 제1 기판(SUB1)으로부터 제2 기판(SUB2) 방향으로 기립 설치하여 형성되는 벽 형상 전극(PX1)과, 그 벽 형상 전극(PX1)의 제1 기판(SUB1)측의 변 모서리부로부터 제1 기판(SUB1)의 면내 방향을 따라, 공통 전극(CT1)의 방향으로 연장되어 이루어지는 평면 전극(PXC)으로 이루어지고, 공통 전극(CT1)은 제1 기판(SUB1)의 액정면측에 형성되고, 벽 형상 전극(PX1)의 연장 방향을 따라 연장되어 이루어지는 기둥 형상(벽 형상)의 의사 벽 전극 절연막(PAS4)과, 그 의사 벽 전극 절연막(PAS4)의 측벽면 및 정상면을 덮도록 하여 이루어지는 벽 형상 공통 전극(CTW)과, 이 벽 형상 공통 전극(CTW)의 제1 기판(SUB1)측의 변 모서리부로부터 제1 기판(SUB1)의 면내 방향을 따라, 벽 형상 전극(PX1) 방향으로 연장되어 이루어지는 평면 공통 전극(CTC)으로 이루어지고, 평면 전극(PXC)과 평면 공통 전극(CTC)이 절연막(PAS2)을 사이에 두고 중첩 배치되어, 상기 화소(PXL)의 유지 용량 Cst를 형성하는 구성으로 되어 있으므로, 화소 영역의 변 모서리부 등에 유지 용량 Cst를 형성하기 위한 전극을 별도로 설치하는 일 없이, 유지 용량 Cst를 형성할 수 있어, 화소를 형성하는 박막층수를 삭감하는 것이 가능해지고, 액정 표시 장치의 제조에 필요로 하는 공정수를 삭감할 수 있어, 액정 표시 장치를 저비용화할 수 있다.
특히, 실시 형태 1의 화소(PXL)의 구성에서는, 제2 기판(SUB2)의 측에도, 표시면측으로부터 보아, 벽 형상 공통 전극(CTW)과 중첩되는 위치에 선 형상의 공통 전극(CT2)을 형성함과 함께, 그 공통 전극(CT2)에도 공통 신호를 공급함으로써, 벽 형상 공통 전극(CTW)과 선 형상의 공통 전극(CT2)과의 사이의 영역에 의사적인 의사 벽 공통 전극(CT)을 형성하는 구성으로 하고 있다. 또한, 유지 용량 Cst를 형성하는 평면 전극(PXC)과 평면 공통 전극(CTC) 중에서, 평면 전극(PXC)이 액정층(LC)에 가까운 측, 즉, 상층에 형성되고, 평면 공통 전극(CXC)이 액정층(LC)으로부터 먼 측, 즉, 하층에 형성되는 구성으로 되어 있다. 또한, 화소(PXL)의 영역 내에서, 백라이트 광이 투과하는 영역 내에는, 적어도 평면 전극(PXC)과 평면 공통 전극(CTC) 중 어느 한쪽의 평면 전극이 배치되어 있으므로, 드레인선(DL) 등의 신호 배선 전위나 인접 화소 전위 등의 화소 주변 전위를 완전히 차폐하면서 표시 모드 효율 약 90%를 실현할 수 있다. 이와 같이, 화소 주변 전위의 영향을 억제할 수 있으므로, 액정 패널의 콘트라스트비의 저하를 억제하면서, 표시 모드 효율을 향상시킬 수 있다.
즉, 화소 주변 전위의 영향에 의한 흑색 표시 모드 효율의 증대 및 백색 표시 모드 효율의 저하를 억제할 수 있다고 하는 효과가 얻어진다.
또한, 이상에 설명한 실시 형태 1의 액정 표시 장치에서는, 제2 기판(SUB2)의 액정층(LC)의 측에도 선 형상의 공통 전극(CT2)을 형성하여, 액정층(LC)을 사이에 두고 제1 기판(SUB1)의 측에 형성한 공통 전극(CT1)과의 사이의 영역에 동일한 전계가 되는 의사적인 벽 전극(의사 벽 공통 전극(CT))을 형성하는 구성으로 하였지만, 본원 발명은 이 구성에 한정되는 일은 없다. 예를 들면, 도 8에 도시한 바와 같이, 제1 기판(SUB1)의 측에만 벽 화소 전극(PX)과 공통 전극(CT1)을 형성하는 구성이어도 된다.
도 8에 도시한 본 발명의 실시 형태 1의 다른 액정 표시 장치에서는, 제2 기판(SUB2)에 공통 전극(CT2)을 형성하지 않는 이외의 구성은 도 2에 도시한 실시 형태 1의 액정 표시 장치에 있어서의 화소 구성과 동일한 구성으로 되어 있다. 즉, 실시 형태 1의 다른 화소 구성에서는, 제1 기판(SUB1)의 액정층(LC)의 측에 형성되는 벽 화소 전극(PX)은, 그 벽 화소 전극(PX)으로부터 공통 전극(CT1)의 형성 방향으로 연장되는 화소 유지 전극(PXC)을 구비하는 구성으로 되어 있다. 한편, 공통 전극(CT1)에 있어서도, 그 공통 전극(CT1)으로부터 벽 화소 전극(PX)의 형성 방향으로 연장되는 평면 공통 전극(CTC)을 구비하는 구성이다. 이때, 평면 공통 전극(CTC)은 평면 전극(PXC)보다도 제1 기판(SUB1)에 가까운 층, 즉, 액정층(LC)보다도 먼 층에 형성되는 구성으로 되어 있으므로, 전술한 실시 형태 1의 액정 표시 장치와 마찬가지로, 흑색 표시시에서의 표시 모드 효율을 저하(향상)시킴과 함께, 백색 표시시의 표시 모드 효율을 증가(향상)시킬 수 있다.
<실시 형태 2>
도 9는 본 발명의 실시 형태 2의 액정 표시 장치의 개략 구성을 설명하기 위한 단면도이며, 도 9에 도시한 단면도는 실시 형태 1의 도 2에 도시하는 단면도에 대응한 단면도로 되어 있다. 단, 실시 형태 2의 액정 표시 장치는, 유지 용량 Cst의 형성 위치가 다를 뿐이고, 다른 구성은 실시 형태 1과 마찬가지의 구성이 된다. 따라서, 이하의 설명에서는, 유지 용량 Cst를 형성하는 한 쌍의 전극에 대해 상세하게 설명한다.
도 9에 도시한 바와 같이, 실시 형태 2의 액정 표시 장치에 있어서의 화소 구성에서는, 벽 화소 전극(PX)이 형성되는 기둥 형상으로 형성되는 벽 전극 절연막(PAS3)에 전극(제2 벽 형상 전극)(CT5)을 형성함으로써, 유지 용량 Cst를 형성하고 있다.
즉, 실시 형태 2의 의사 벽 전극(CT)을 형성하는 공통 전극(CT1)은 도면 중의 Y방향으로 연장되는 의사 벽 전극 절연막(PAS4)의 측벽면 및 정상면을 덮도록 하여 형성되는 벽 형상 공통 전극(CTW)과, 그 벽 형상 공통 전극(CTW)의 변 모서리부로부터 제1 기판(SUB1)의 면내 방향을 따라 소정량만큼 벽 화소 전극(PX)의 형성 방향으로 연장되는 평면 전극(연장부)(CTD)으로 형성된다. 이때, 실시 형태 2의 화소 구성에서는, 화소 내의 백라이트 광의 투과 영역(화소 표시 영역)에는 유지 용량 Cst가 형성되지 않는 구성으로 되어 있으므로, 평면 전극(CTD)의 연장량은 이 투과 영역을 덮지 않는 구성으로 되어 있다.
한편, 화소의 경계 부분에는 적어도 Y방향으로 연장되는 벽 전극 절연막(PAS3)이 형성되어 있고, 그 벽 전극 절연막(PAS3)의 측벽면 및 정상면을 덮도록 하여 도전막(유지 용량 전극)(CT5)이 형성되어 있다. 상기 유지 용량 전극(CT5)은, 그 변 모서리부로부터 제1 기판(SUB1)의 면내 방향을 따라 연장되는 연장 부분을 갖는 구성으로 되어 있다. 이 제3 유지 전극(CT5)은 도시하지 않은 공통 신호선(CL)과 전기적으로 접속되어 있고, 공통 전극(CT1, CT2)과 동 전위로 유지되는 구성으로 되어 있다. 이 실시 형태 2의 유지 용량 전극(CT5)은, 공통 전극(CT1)과 동일층에 형성되어, 실시 형태 1과 마찬가지로 공정수를 삭감하는 것을 가능하게 하고 있지만, 동일층에 한정되는 일은 없다.
또한, 유지 용량 전극(CT5)의 상층에는 그 표면을 덮는 절연막(PAS2)이 형성되어 있고, 그 절연막(PAS2)은 공통 전극(CT1)의 상면도 덮는 구성으로 되어 있고, 그 벽 전극 절연막(PAS3)의 상면에 벽 화소 전극(PX)이 형성되어 있다. 이때, 벽 화소 전극(PX)의 형성 영역에 있어서는, 벽 전극 절연막(PAS3)의 측벽면 형상 및 정상면 형상을 따라 유지 용량 전극(CT5) 및 절연막(PAS2)이 형성되어 있다. 따라서, 실시 형태 2의 벽 화소 전극(PX)도 제2 기판(SUB2)의 측으로 돌출됨과 함께, X방향으로 연장되는 벽 형상 전극(PX1)과, 제1 기판(SUB1)의 면내 방향으로 연장되는 평면 전극(PXC)이 형성된다. 즉, 벽 화소 전극(PX)은 실시 형태 1과 마찬가지의 구성으로 되어 있고, 인접 화소와의 경계 부분에 형성되는 벽 형상 전극(PX1)과, 그 벽 형상 전극(PX1)의 제1 기판(SUB1)측의 변 모서리부로부터 상기 제1 기판(SUB1)의 면내 방향으로 연장되는 평면 전극(PXC)으로 구성된다.
도 9로부터 명백한 바와 같이, 절연막(PAS2)을 사이에 두고 대향 배치되는 벽 형상 전극(PX1)과 유지 용량 전극(CT5)에 의해, 유지 용량 Cst가 형성되는 구성으로 되어 있다. 이때, 벽 형상 전극(PX1)의 제1 기판(SUB1)측의 변 모서리부로부터 연장되는 평면 전극(PXC)도, 그 단부에 있어서는 공통 전극(CT1)을 형성하는 평면 전극의 일부 및 유지 용량 전극(CT5)의 변 모서리부로부터 제1 기판(SUB1)의 면내 방향으로 연장되는 연장 부분과 중첩되는 구성으로 되어 있으므로, 이 중첩 부분에 있어서는 유지 용량 Cst의 일부를 형성한다.
이 구성으로 이루어지는 실시 형태 2의 화소 구성에 있어서도, 벽 화소 전극(PX)을 형성하는 평면 전극(PXC)과 공통 전극(CT1)의 연장 부분(CTD) 중 적어도 한쪽의 도전막이 화소 영역 내의 백라이트 광의 투과 영역을 덮는 구성으로 되어 있다. 또한, 유지 용량 Cst를 형성하는 한쪽의 전극이 평면 전극(PXC)이 되고, 다른 쪽의 전극이 평면 전극(PXC)보다도 하층측, 즉, 제1 기판(SUB1)의 측에 형성되는 구성으로 되어 있으므로, 실시 형태 1과 마찬가지의 효과를 얻을 수 있다.
단, 실시 형태 2의 화소 구성에 있어서는, 적어도 X방향에 인접하는 화소와의 경계 부분에 모두 도전막을 형성하는 구성으로 하였지만, 이것에 한정되는 일은 없다. 예를 들면, 도 10에 도시한 바와 같이, X방향에 인접하는 화소와의 사이의 영역 내에서, 어느 한쪽에 유지 용량 전극(CT5)이 되는 도전막을 형성하는 구성이어도 된다. 예를 들면, 통상의 액정 표시 장치에서는, 표시에 유효한 화소수는 짝수개인 것이 일반적이 되므로, 예를 들면 X방향으로 배치되는 화소 중에서, 제1열째의 화소와 제2열째의 화소의 경계 영역에는 유지 용량 전극(CT5)을 형성하고, 제2열째의 화소와 제3열째의 화소의 경계 영역에는 유지 용량 전극(CT5)을 형성하지 않는 등과 같이, 유지 용량 전극(CT5)이 형성되는 경계 영역과, 형성되지 않는 경계 영역이 교대로 배치되는 구성이어도 된다.
이 구성에 있어서도, 벽 화소 전극(PX)으로부터 연장되는 평면 전극(PXC)은 형성되는 구성으로 되어 있으므로, 전술한 효과를 얻는 것이 가능하다.
<실시 형태 3>
도 11은 본 발명의 실시 형태 3의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이며, 도 11에 도시하는 단면도는 실시 형태 1의 도 2에 상당하는 단면도로 되어 있다. 단, 실시 형태 3의 액정 표시 장치는, 유지 용량 Cst를 형성하기 위한 한쪽의 전극의 형성 위치가 다를 뿐이고, 다른 구성은 실시 형태 1과 마찬가지의 구성이 된다. 따라서, 이하의 설명에서는, 유지 용량 Cst를 형성하는 한 쌍의 전극에 대해 상세하게 설명한다.
도 10에 도시한 바와 같이, 실시 형태 3의 화소 구성에서는, 백라이트 광이 투과하는 영역과 함께, 벽 화소 전극(PX)이 형성되는 영역에도 유지 용량 Cst를 구성하는 전극(CTE)을 형성함으로써, 유지 용량 Cst를 형성하고 있다.
즉, 실시 형태 3의 공통 전극(CT1)을 형성하는 도전막(투명 도전막)(CTE)은, 절연막(PAS1)의 상면 및 그 절연막(PAS1)의 상면에 형성되는 벽 전극 절연막(PAS3) 및 의사 벽 전극 절연막(PAS4)을 덮도록 하여 형성되어 있다. 즉, 적어도 제1 기판(SUB1)의 표시 영역 내의 상면을 덮는 것과 같은 형상으로 되어 있다.
이 도전막(CTE)의 상층에는, 절연막(PAS2)이 그 도전막(CTE)을 덮도록 하여 형성되고, 그 상면에 벽 화소 전극(PX)이 형성되어 있다. 이때, 상기 벽 화소 전극(PX)의 구성은, 실시 형태 1과 마찬가지의 구성이 된다.
이때, 실시 형태 3의 공통 전극(CT1)의 구성에 있어서는, 실시 형태 1의 공통 전극(CT1)의 구성과 마찬가지로, 의사 벽 전극 절연막(PAS4)의 측벽면 및 정상면을 덮도록 하여 도전막(CTE)이 배치됨과 함께, 이 도전막(CTE)이 화소 유지 전극(PXC)과 절연막(PAS2)을 사이에 두고 대향 배치되는 구성으로 되어 있다. 또한, 실시 형태 3의 화소 구성에 있어서는, 벽 화소 전극(PX)이 형성되는 영역에 있어서도, 실시 형태 2의 액정 표시 장치와 마찬가지로 하여, 도전막(CTE)이 절연막(PAS2)을 사이에 두고, 벽 화소 전극(PX)을 형성하는 벽 형상 전극(측벽면 전극)(PX1)과 대향 배치되어 있다. 그 결과, 실시 형태 3의 유지 용량 Cst에서는, 화소의 형성 영역의 거의 전 영역에서 유지 용량이 형성되는 구성이 되므로, 실시 형태 1과 마찬가지의 효과를 얻을 수 있다.
단, 액정층과 병렬로 접속되는 유지 용량 Cst를 형성하는 유지 용량용의 전극의 면적이 지나치게 커지면 유지 용량 Cst에 많은 전하가 저장되게 되므로, 박막 트랜지스터(TFT)를 통한 화소 전극(PX)에의 영상 신호의 기입을 할 수 없게 되는 경우가 있다. 따라서, 원하는 유지 용량 Cst를 실현하기 위해서는, 유지 용량용의 전극의 면적을 적절하게 선택할 필요가 있다.
<실시 형태 4>
도 12는 본 발명의 실시 형태 4의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이며, 도 12에 도시하는 단면도는 실시 형태 1의 도 2에 상당하는 단면도로 되어 있다. 단, 실시 형태 4의 액정 표시 장치는, 유지 용량 Cst를 형성하기 위한 한쪽의 전극의 형성 위치가 다를 뿐이고, 다른 구성은 실시 형태 1과 마찬가지의 구성이 된다. 따라서, 이하의 설명에서는, 유지 용량 Cst를 형성하는 한 쌍의 전극에 대해 상세하게 설명한다.
도 12에 도시한 바와 같이, 실시 형태 4의 액정 표시 장치에서는, 벽 화소 전극(PX)을 형성하는 평면 전극(PXC)의 타단부가, 벽 형상의 공통 전극(CT1)의 상층에 형성되고, 그 공통 전극(CT1)을 덮도록 형성되는 절연막(PAS2)에 도달하는 구성으로 되어 있다. 또한, 실시 형태 4의 화소 구성에 있어서는, 도 12 중의 동그라미 표시 C의 확대도 C'에 나타낸 바와 같이, 의사 벽 전극 절연막(PAS4)의 측벽면을 따라 화소 유지 전극(PXC)의 단부가 액정층(LC)의 측, 즉, 제2 기판(SUB2)의 측으로 돌출(연장)되도록 형성되어, 벽 형상의 전극이 되는 제2 벽 형상 전극(PX2)을 형성하고 있다. 즉, 실시 형태 4의 화소 구성에 있어서는, 벽 형상의 전극을 형성하기 위한 벽 전극 절연막(PAS3) 및 의사 벽 전극 절연막(PAS4)의 측벽면을 따른 벽 형상 전극(PX1, PX2)을 구비함과 함께, 공통 전극(CT1)은 의사 벽 전극 절연막(PAS4)의 정상면에 형성되는 부분만이, 액정층(LC)의 측, 즉, 제2 기판(SUB2)의 측에 노출되는 구성으로 되어 있다.
다음으로, 도 13에 본 발명의 실시 형태 4의 액정 표시 장치에 있어서의 전기력선의 분포를 나타낸 도면을 나타내고, 이하, 도 13에 기초하여, 실시 형태 4의 화소 구성에 있어서의 액정층(LC)에서의 전계 분포에 대해 설명한다. 단, 도 13a는 실시 형태 1에 나타내는 도 5a에 대응하는 도면이고, 도 13b는 실시 형태 4의 화소 구성에 있어서의 백색 표시시에 있어서의 전기력선의 분포를 나타내는 도면이다.
도 13b에 나타낸 바와 같이, 실시 형태 4의 화소 구성에서는, 공통 전극(CT1)을 형성하는 의사 벽 전극 절연막(PAS4)의 정상면에 형성되는 부분을 제외한 다른 부분에서는, 절연막(PAS2)을 사이에 두고 벽 화소 전극(PX)을 형성하는 도전막과 대향 배치되는 구성으로 되어 있다. 즉, 실시 형태 4의 화소 구성에서는, 의사 벽 전극 절연막(PAS4)의 정상면에 형성되는 공통 전극(CT1)의 부분만이 벽 화소 전극(PX)을 형성하는 평면 전극(PXC)보다도 액정층(LC)의 측에 노출되고, 다른 전극 부분은 평면 전극(PXC)보다도 제1 기판(SUB1)의 측에 배치되게 된다. 따라서, 실시 형태 4의 화소 구성에서는, 도 13b에 나타낸 바와 같이, 제2 벽 형상 전극(PX2)은 얇은 층간 절연막인 절연막(PAS2)으로부터 막 두께 분만큼 이격되어 공통 전극(CT1)이 배치되게 되므로, 제2 벽 형상 전극(PX2)과 공통 전극(CT1)과의 사이에는 매우 밀도가 높은 전기력선(EF5)이 발생하고, 그 결과로서, 제2 벽 형상 전극(PX2)과 공통 전극(CT1)과의 사이에 강한 전계를 얻을 수 있다. 이 강한 전계에 의해, 의사 벽 공통 전극(CT) 상의 액정(LC)이 움직이기 쉬워지므로, 실시 형태 4의 화소 구성은 도 13a에 나타낸 화소 구성보다도 높은 표시 모드 효율을 얻을 수 있게 된다. 단, 제2 벽 형상 전극(PX2)의 일단부측인 화소 유지 전극(PXC)으로부터 타단부측인 액정층(LC)의 측까지의 높이를, 제2 벽 형상 전극(PX2)의 높이를 s1, 의사 벽 공통 전극(CT1)이 형성되는 의사 벽 전극 절연막(PAS4)의 높이를 h1이라 한 경우, 제2 벽 형상 전극(PX2)의 높이 s1은, 0≤s1<h1의 범위로 하는 것이 바람직하다. 또한, 제2 벽 형상 전극(PX2)의 하층에 절연막(PAS2)을 사이에 두고 공통 전극(CT1)이 형성되는 구성으로 되어 있으므로, 절연막(PAS2)의 막 두께, 즉, 제2 벽 형상 전극(PX2)과 공통 전극(CT1)과의 층간을 얇게 함으로써, 2개의 전극 사이에는 강한 전계를 발생시킬 수 있다.
즉, 도 13a에 도시한 한 쌍의 선 형상의 공통 전극(CT1, CT2)에 의해 의사 벽 공통 전극(CT)을 형성하는 경우에는, 제1 기판(SUB1)의 측에 형성되는 공통 전극(CT1)의 근방에 있어서는, 전기력선(EF3)의 분포의 밀도가 낮아진다. 이것에 대해, 실시 형태 4의 화소 구성에서는, 벽 화소 전극(PX)으로부터 공통 전극(CT1)에 이르는 전기력선(EF5) 내에서, 공통 전극(CT1)의 근방의 전기력선이라도, 제1 기판(SUB1)의 면내와 거의 평행하게 액정층(LC)을 통과한 후에, 공통 전극(CT1)에 이르는 전기력선을 많이 형성할 수 있다. 따라서, 공통 전극(CT1)의 근방에 있어서의 제1 기판(SUB1)의 면내 방향의 전계를 강하게 할 수 있으므로, 의사 벽 공통 전극(CT)이 형성되는 영역인 공통 전극(CT1) 상의 영역에 있어서도 액정 분자를 구동시키는 것이 가능해져, 더욱 표시 모드 효율을 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 실시 형태 4의 액정 표시 장치에 있어서도, 실시 형태 1과 마찬가지로, 벽 형상 전극(PX1)으로부터 연장되는 평면 전극(PXC)을 구비함과 함께, 평면 공통 전극(CTC)을 구비하는 구성으로 되어 있으므로, 실시 형태 1과 마찬가지의 효과를 얻을 수 있다.
<실시 형태 5>
도 14는 본 발명의 실시 형태 5의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이며, 실시 형태 5의 화소 구성은 실시 형태 4에 나타내는 액정 표시 장치와 평면 전극(PXC)이 형성되는 영역과, 평면 공통 전극(CTC)이 형성되는 영역의 액정층(LC)의 두께가 다를 뿐이고, 다른 구성은 실시 형태 4와 마찬가지의 구성이 된다. 따라서, 이하의 설명에서는, 액정층(LC)의 두께에 대해 상세하게 설명한다.
실시 형태 4의 액정 표시 장치와 마찬가지로, 실시 형태 5의 액정 표시 장치에 있어서도, 벽 화소 전극(PX)의 공통 전극(CT1)측에도 액정층(LC)의 두께 방향(Z 방향)으로 연장되는 측벽면 전극(PX2)이 형성되는 구성으로 되어 있다. 이 구성으로 이루어지는 액정 표시 장치에서는, 제2 벽 형상 전극(PX2)과 공통 전극(CT1)이 매우 근접하게 배치되는 구성으로 되어 있으므로, 벽 화소 전극(PX) 내에 있어서도, 제2 벽 형상 전극(PX2)과 공통 전극(CT1) 사이에 있어서의 전계가 커진다. 즉, 벽 화소 전극(PX)의 벽 형상 전극(PX1)과 의사 벽 전극(CT)과의 사이에 형성되는 전계보다도, 제2 벽 형상 전극(PX2)의 근방의 전계인 제2 벽 형상 전극(PX2)과 공통 전극(CT1)과의 사이에 있어서의 전계를 강하게 할 수 있다. 그 결과, 의사 벽 공통 전극(CT) 근방의 액정(LC)이, 벽 화소 전극(PX)의 벽 형상 전극(PX1)과 의사 벽 공통 전극(CT)과의 사이보다 움직이기 쉬워져, 의사 벽 공통 전극(CT)의 근방의 최대 표시 모드 효율이 얻어지는 전압(이하, 최대 표시 모드 효율 전압 Vmax라 기재함)이 작아진다. 이 경우, 공통 전극(CT1)이 형성되는 의사 벽 전극 절연막(PAS4) 상의 최대 표시 모드 효율 전압 Vmax와, 벽 형상 전극(PX1)과 의사 벽 공통 전극(CT)과의 사이의 최대 표시 모드 효율 전압 Vmax가 다르게 된다.
따라서, 실시 형태 5의 화소 구성에 있어서는, 도 14에 도시한 바와 같이, 의사 벽 공통 전극(CT)을 형성하는 공통 전극(CT1) 중에서, 액정층(LC)의 측, 즉, 제2 기판(SUB2)의 측으로 돌출되는 벽 형상 공통 전극(CTW)이 형성되는 영역(의사 벽 공통 전극(CT)을 형성하는 공통 전극(CT1)과 공통 전극(CT2)이 중첩 배치되는 영역)에 있어서의 액정층(LC)의 두께 d2를, 그 이외의 영역인 평면 전극(PXC)이 형성되는 영역에 있어서의 액정층(LC)의 두께 d1보다 얇게 형성하고 있다. 이 구성에 의해, 액정층(LC)의 계면 앵커링력을 강하게 하여, 액정 분자를 움직이기 어렵게 하고, 공통 전극(CT1)의 근방과 그 밖의 영역에 있어서의 최대 표시 모드 효율 전압 Vmax의 차를 작게 하는 구성으로 하고 있다.
따라서, 실시 형태 5의 화소 구성에 있어서는, 의사 벽 공통 전극이 형성되는 영역의 액정층 두께 d2를, 다른 영역의 액정층 두께 d1보다 얇게 하는 구성으로 하고 있다. 이때, 실시 형태 5의 화소 구성에 있어서는, 평탄화막으로서 기능하는 절연막(PAS5)이, 공통 전극(CT1)의 형상을 따라 액정층(LC)의 측으로 돌출되는 구성으로 하고 있다. 즉, 전술한 실시 형태 4의 화소 구성에 있어서는, 절연막(PAS5)에 의해 한 쌍의 벽 형상 전극(PX1)에 의해 둘러싸이는 영역의 액정층(LC)의 두께를 균일하게 하고 있지만, 실시 형태 5의 화소 구성에 있어서는, d1≥d2를 만족시키는 액정층 두께가 되도록, 절연막(PAS5)을 형성하고 있다.
이 구성에 의해, 동일한 화소 내에 있어서의 액정을 균일하게 움직일(구동시킬) 수 있으므로, 전술한 실시 형태 4의 효과에 더하여, 더욱 높은 표시 모드 효율을 얻을 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 6>
도 15는 본 발명의 실시 형태 6의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이고, 의사 벽 공통 전극(CT)을 형성하는 공통 전극(CT1)과 유지 용량 Cst를 형성하는 평면 공통 전극(제2 평면 전극)(CT4)을 제외한 다른 구성은 실시 형태 1과 마찬가지의 구성이다. 따라서, 이하의 설명에서는, 공통 전극(CT1)과 공통 유지 전극(CTC)의 구성에 대해 상세하게 설명한다.
도 15에 도시한 바와 같이, 실시 형태 6의 액정 표시 장치에서는, 제2 기판(SUB2)의 측에 형성되는 선 형상의 공통 전극(CT2)과, 제1 기판(SUB1)의 측에 형성되는 선 형상의 공통 전극(제5 전극)(CT3)에 의해, 의사 벽 공통 전극(CT)을 형성하는 구성으로 되어 있다. 한편, 벽 화소 전극(PX)의 평면 전극(PXC)과 대향 배치되어 유지 용량 Cst를 형성하게 되는 전극은, 공통 전극(CT3)과는 다른 박막층에 형성되는 평판 형상의 평면 공통 전극(CT4)이 된다. 이때, 실시 형태 6의 화소 구성에 있어서도, 실시 형태 1∼5의 화소 구성과 마찬가지로, 의사 벽 공통 전극(CT)이 형성되는 영역에는 벽 화소 전극(PX)을 형성하는 평면 전극(PXC)이 형성되지 않는 구성으로 되어 있다. 즉, 액정 표시 장치의 표시면측으로부터 평면적으로 보아, 공통 전극(CT3)과, 평면 전극(PXC)은 중첩되지 않는 구성으로 되어 있다. 즉, 실시 형태 6의 화소 구성에 있어서는, 평면 공통 전극(CT4)의 상층에 절연막(PAS2)이 형성되고, 그 절연막(PAS2)의 상층에 평면 전극(PXC)이 형성되어 있다. 또한, 그 평면 전극(PXC)의 상층에는 절연막(PAS6)이 형성되고, 그 절연막(PAS6)의 상층에 선 형상의 공통 전극(CT3)이 형성되고, 그 상층에 절연막(PAS5)이 형성되어 있다.
이때, 도 15 중에 도시한 바와 같이, 실시 형태 6의 화소 구성에 있어서도 실시 형태 1과 마찬가지로, 벽 화소 전극(PX)의 벽 형상 전극(PX1)과 공통 전극(CT3)과의 전극간 거리를 k, 평면 전극(PXC)의 연장 길이를 L이라 한 경우, 평면 전극(PXC)의 길이 L은, k/2≤L≤k의 범위 내로 되도록 형성하는 것이 바람직하다.
이상 설명한 바와 같이, 실시 형태 6의 화소 구성에 있어서도, 의사 벽 공통 전극(CT)을 형성하는 한쪽의 전극인 공통 전극(CT3)은 평면 전극(PXC)보다도 액정층(LC), 즉, 제2 기판(SUB2)에 가까운 측에 배치됨과 함께, 평면 전극(PXC)과 함께 유지 용량 Cst를 형성하는 평면 공통 전극(CT4)은 평면 전극(PXC)보다도 액정층(LC)으로부터 먼 측, 즉, 제1 기판(SUB1)에 가까운 측에 배치되는 구성으로 되어 있다.
따라서, 실시 형태 6의 화소 구성에 있어서도, 전술한 실시 형태 1과 마찬가지로, 흑색 표시시에 있어서는, 제1 기판(SUB1)에 가까운 측에 배치되는 평면 공통 전극(CT4)이 드레인선(DL) 등의 신호 배선이나 인접 화소로부터의 전계를 차폐할 수 있다. 또한, 백색 표시시에 있어서는, 액정층(LC)에 가까운 측, 즉, 제2 기판(SUB2)에 가까운 측에 배치되는 공통 전극(CT3)과 벽 화소 전극(PX)과의 사이에, 기판면과 평행한 전계를 발생시킬 수 있다. 따라서, 실시 형태 1과 마찬가지의 효과를 얻을 수 있다. 또한, 실시 형태 6의 화소 구성에 있어서는, 선 형상의 공통 전극(CT3)과 평판 형상의 공통 유지 전극(CT4)이 다른 박막층으로 형성되어 있지만, 공통 전극(CT4)은 평판 형상의 투명 도전막 재료로 형성되어 있으므로, 전극 형성시의 층간 어긋남의 영향에 의한 백색 표시 모드 효율의 저하에 대해서도 그 억제 효과가 있다.
또한, 실시 형태 6의 액정 표시 장치에서는, 공통 전극(CT3)을 화소 영역 내에 형성하는 구성으로 하였지만, 이것에 한정되는 일은 없다. 예를 들면, 도 16에 도시한 바와 같이, 절연막(PAS2)의 하층측에 평면 공통 전극(CT4)이 되는 투명 도전막을 형성하는 구성, 즉, 벽 전극 절연막(PAS3)도 덮도록 하여, 표시 영역(AR) 내의 전체면 또는 화소 영역마다 평면 공통 전극(CT4)을 형성하는 구성이라도 전술한 실시 형태 6과 마찬가지의 효과를 얻을 수 있다.
단, 평면 공통 전극(CT4)을 표시 영역(AR) 내의 전체면에 형성하는 경우, 액정층(LC)과 병렬로 접속된 유지 용량 Cst를 형성하는 전극의 면적이 지나치게 커져, 유지 용량 Cst에 많은 전하가 저장됨으로써, 화소 전극(PX)에의 영상 신호의 기입이 충분하지 않게 되는 것도 고려된다. 따라서, 이 경우에는, 원하는 유지 용량 Cst로 되도록, 화소 유지 전극(PXC)과 평면 공통 전극(CT4)의 면적을 적절하게 선택할 필요가 있다. 또한, 유지 용량 Cst는 하나의 평면 화소 내에서 도 15에 도시한 구성과, 도 16에 도시한 구성을 조합한 배치여도 된다. 이 구성이라도, 상기한 바와 마찬가지의 효과가 얻어지는 것은 물론이다.
<실시 형태 7>
도 17은 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 화소 구성을 설명하기 위한 단면도이다. 단, 실시 형태 7의 액정 표시 장치에서는, 의사 벽 공통 전극(CT)의 도면 중 좌측(X1측)의 공통 전극(CT1) 및 벽 화소 전극(PX3)의 구성이 다를 뿐이고, 다른 구성은 실시 형태 1과 마찬가지인 구성이 된다. 따라서, 이하의 설명에서는, 의사 벽 공통 전극(CT)보다도 X1측의 공통 전극(CT1) 및 벽 화소 전극(PX3)의 구성에 대해 상세하게 설명한다. 또한, 실시 형태 7의 화소 구성에서는, 도면 중의 중앙에 나타내는 화소(PXL)에 있어서, 의사 벽 공통 전극(CT)보다도 도면 중 우측(X2측)에 형성되는 공통 유지 전극(CTC)의 단부가 벽 전극 절연막(PAS3)까지 연장되는 구성으로 하였지만, 이것에 한정되는 일은 없다. 예를 들면, 실시 형태 1과 마찬가지로, 평면 공통 전극(CTC)의 단부가 벽 전극 절연막(PAS3)으로부터 소정 거리만큼 이격되어 형성되는 구성이어도 된다. 또한, 벽 전극 절연막(PAS3)의 측벽면이나 정상면에 평면 공통 전극(CTC)이 형성되는 구성이어도 된다.
도 17에 도시한 바와 같이, 실시 형태 7의 화소 구성에서는, 동일 화소(PXL)의 형성 영역 내에 있어서, 의사 벽 공통 전극(CT)의 형성 위치인 화소의 짧은 방향(X방향)에 대해 비대칭인 구성이 된다. 특히, 실시 형태 7의 구성에서는, 벽 화소 전극(PX)을 형성하는 도전성 박막이 형성되는 박막층의 위치 및 그 형상도 다른 구성으로 되어 있다.
즉, 실시 형태 7의 구성에 있어서는, 화소(PXL)에 대해, 의사 벽 공통 전극(CT)보다도 X1측의 영역에서는, 벽 전극 절연막(PAS3)의 측벽면에 벽 화소 전극(PX)이 되는 벽 형상 전극(PX1)이 형성됨과 함께, 그 벽 형상 전극(PX1)의 상단부측의 변 모서리부가 벽 전극 절연막(PAS3)의 정상면에 배치되는 구성으로 되어 있다. 또한, 벽 형상 전극(PX1)의 타단부측의 변 모서리부는, 제1 기판(SUB1)의 면내 방향으로 연장되는 연장부(PXD)를 갖는 구성으로 되어 있지만, 그 연장부(PXD)의 연장량은 정상부에 형성되는 연장부와 동등하거나 또는 그보다도 큰 연장량이다. 이 구성에 의해, 이후에 상세하게 서술하는 바와 같이, 각 박막층을 형성하는 공정에 있어서의 위치 정렬 어긋남에 기인하는 벽 화소 전극(PX)의 형성 불량을 방지하는 구성으로 하고 있다.
또한, 실시 형태 7의 화소 구성에 있어서는, 벽 형상 전극(PX1)과 벽 형상 공통 전극(CTW)과의 사이의 영역을 덮도록 하여, 투명 도전막 재료로 이루어지는 평면 도전층(제4 전극)(PXB)이 형성되고, 그 평면 도전층(PXB)에는 벽 형상 전극(PX1)과 마찬가지로, 영상 신호가 공급되어 있다. 즉, 실시 형태 7의 화소 구성에 있어서는, 예를 들면 화소 영역의 단부 등에 있어서, 벽 형상 전극(PX1)과 평면 도전층(PCB)이 전기적으로 접속되는 구성으로 되어 있다. 이때, 실시 형태 7의 화소 구성에서는, 벽 형상 공통 전극(CTW)보다도 X2측에 형성되는 벽 화소 전극(PX)을 구성하는 평면 전극(PXC)과 평면 도전층(PCB)이 동일층에 형성되는 구성으로 되어 있다. 이때, 실시 형태 7의 화소 구성에 있어서는, 절연막(PAS1)의 상면에 벽 전극 절연막(PAS3) 및 의사 벽 전극 절연막(PAS4)이 형성되고, 그 절연막(PAS1)의 상면 또는 벽 전극 절연막(PAS3)과 의사 벽 전극 절연막(PAS4)과의 측벽면 및 상면에, 공통 전극(CT1) 및 X1측의 벽 형상 전극(PX1)이 형성되어 있다. 이 X1의 측에 형성되는 벽 형상 전극(PX1)과 공통 전극(CT1)을 덮도록 하여 절연막(PAS2)이 형성되고, 그 절연막(PAS2)의 상층에 평면 도전층(PXB) 및 X2의 측의 벽 화소 전극(PX)이 형성되어 있다. 또한, 이 평면 도전층(PXB) 및 벽 화소 전극(PX)이 되는 도전층의 상층에는 절연막(PAS5)이 형성되고, 그 상면에 적어도 표시 영역(AR)을 덮도록 하여, 도시하지 않은 배향막이 형성되어 있다.
즉, 실시 형태 7의 화소 구성에 있어서는, 동일 화소 내에서 벽 형상 공통 전극(CTW)에 의해 2개의 영역으로 분할되는 백라이트 광의 투과 영역 중에서, X1측의 영역에 형성되는 벽 화소 전극(PX)과, 공통 전극(CT1)을 형성하는 벽 형상 공통 전극(CTW) 및 평면 공통 전극(CTC) 및 연장부(평면 전극)(CTD)가 동일층에 형성되는 구성으로 되어 있다. 한편, 도면 중에 나타내는 X2측의 영역에 형성되는 평면 도전층(PXB)과, 벽 화소 전극(PX)을 형성하는 벽 형상 전극(PX1)과 평면 전극(PXC)이 동일층에 형성되는 구성으로 되어 있다. 이 구성에 의해, 실시 형태 7의 화소 구성에 있어서도, 전술한 실시 형태 1∼6과 마찬가지로, 종래의 액정 표시 장치보다도 박막층의 층수를 감소시키는 것이 가능하게 되어 있다.
다음으로, 도 18에 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 벽 화소 전극 부분의 확대도, 도 19에 본 발명의 실시 형태 7의 액정 표시 장치에 있어서의 화소 전압과 표시 모드 효율과의 계측 결과를 설명하기 위한 도면을 나타내고, 이하, 도 18 및 도 19에 기초하여, 실시 형태 7의 화소 구성에 있어서의 위치 정렬 어긋남에 대한 효과에 대해 설명한다. 단, 도 18a는 실시 형태 1∼6에 나타내는 벽 화소 전극(PX)의 구성이고, 도 18b는 실시 형태 7에 나타내는 벽 화소 전극(PX)의 구성이다. 또한, 실시 형태 7의 화소 구성은, 제조 프로세스에 있어서 층간 어긋남이 ±W(㎛), 즉 마이너스 방향인 X1 방향 및 플러스 방향인 X2 방향으로 각각 W(㎛)만큼 발생하는 것을 고려한 벽 전극 구조이다. 또한, 본원 명세서 중에 있어서의 층간 어긋남이라 함은, 어느 기준이 되는 층으로부터 박막층을 적층해 간 경우, 기준이 되는 층과 형성된 층과의 사이에 어긋남이 발생하는 현상을 말한다.
도 18a에 도시한 바와 같이, 인접 화소와의 사이의 영역에 형성되는 벽 전극 절연막(PAS3)의 측벽면에 도전막을 형성하는 경우, 도 18a 중의 2점 쇄선으로 나타내는 화소 경계에 대해 X1측에 형성되는 벽 화소 전극(PXa)과, X2측에 형성되는 벽 화소 전극(PXb)은, 이 화소 경계에 대해 대칭인 구성이 된다. 이때, 벽 화소 전극(PXa)과 벽 화소 전극(PXb)은 동일층에 형성되게, 즉 동일한 공정에서 형성되게 된다. 따라서, 벽 화소 전극(PXa)과 벽 화소 전극(PXb)의 위치 정렬 정밀도는, 상기 벽 화소 전극(PXa)과 벽 화소 전극(PXb)을 형성하기 위한 마스크 패턴의 형성 정밀도가 되어, 매우 고정밀도가 된다. 단, 도 18a에 도시한 바와 같이, 동일층의 박막층이 전기적으로 접속되지 않는 경우에는, 도전막층을 형성한 후에, 에칭 등에 의해 각각의 도전막층으로 분할할 필요가 있다. 이 경우, 각 분할된 도전막층과의 각각의 위치 정렬 정밀도는 매우 높은 정밀도를 갖게 되지만, 분할 영역을 형성하기 위한 노광을 행할 필요가 있으므로, 그 노광에 수반되는 소정의 폭 W3을 확보할 필요가 있다. 이때의 층간 어긋남 등의 폭을 W라 한 경우, 도면 중의 X1 방향 및 X2 방향으로의 층간 어긋남이 발생하게 되므로, 벽 형상 전극(PX1a)으로부터 연장되고, 벽 전극 절연막(PAS3)의 정상면에 형성되는 연장부(PXE)의 연장량 W2는, 정밀도 W의 2배의 연장량인 W2=2×W가 필요해진다. 마찬가지로 하여, 벽 형상 전극(PX1b)으로부터 연장되고, 벽 전극 절연막(PAS3)의 정상면에 형성되는 연장부(PXE)의 연장량 W4도 정밀도 W의 2배의 연장량 W4=2×W가 필요해진다. 또한, 동일층의 도전성 박막으로 형성되는 벽 형상 전극(PX1a, PX1b)을 분할하기 위한 영역도 필요해지고, 이 영역의 폭 W3도 층간 어긋남을 고려하여 정밀도 W의 2배의 폭 W3=2×W가 필요해진다. 따라서, 도 18a에 도시한 구성에서는, 벽 전극 절연막(PAS3)의 X방향의 폭 W1은, 적어도 W1=W2+W3+W4=(2+2+2)×W=6W의 폭이 필요해진다.
한편, 실시 형태 7의 화소 구성에서는, 도 18b에 도시한 바와 같이, 동일한 벽 전극 절연막(PAS3)의 대향하는 측벽면에 형성되는 벽 형상 전극(PX1a)과 벽 형상 전극(PX1b)이 다른 박막층에 형성되게 된다. 즉, 벽 형상 전극(PX1b)은 벽 전극 절연막(PAS3)의 표면에 형성됨과 함께, 벽 형상 전극(PX1a)은 벽 형상 전극(PX1b)을 덮도록 하여 형성되는 절연막(PAS2)의 표면에 형성되는 구성으로 되어 있다. 따라서, 벽 형상 전극(PX1a) 및 벽 형상 전극(PX1b)을 형성할 때, 벽 전극 절연막(PAS3)에 대한 층간 어긋남이 발생한 경우라도, 벽 형상 전극(PX1a)과 벽 형상 전극(PX1b)이 전기적으로 접속되지 않는 구성이 된다. 그 결과, 실시 형태 7의 화소 구성에서는, 층간 어긋남에 수반되는 벽 형상 전극(PX1a, PX1b)의 연장부의 연장량(W6=2×W, W7=2×W)만을 고려하면 되므로, 벽 전극 절연막(PAS3)의 X방향의 폭 W5는, W5=W6+W7=(2+2)×W=4W로 된다. 즉, 동일한 벽 전극 절연막(PAS3)에 형성되는 인접 화소의 벽 형상 전극(PXa, PXb)을 형성하기 위한 영역 폭을 4W/6W=2/3로 축소하는 것이 가능해져, 개구율을 향상시키는 것이 가능해지고, 액정 표시 장치 전체의 표시 모드 효율을 향상시키는 것이 가능해진다.
도 19는 본원 발명의 실시 형태 7의 액정 표시 장치에 있어서의 표시 모드 효율을 나타내는 도면이며, 이 도 19의 그래프 G3으로부터 명백한 바와 같이, 화소 전압이 약 5V인 영역에 있어서, 표시 모드 효율을 90%로 할 수 있다. 즉, 도 19의 그래프 G3으로부터 명백한 바와 같이, 실시 형태 7의 화소 구조라도, 표시 모드 효율은 약 90%, 흑색 표시 모드 효율은 편광판 직교 투과율과 거의 동일해지므로, 실시 형태 1과 마찬가지의 결과가 얻어진다. 따라서, 실시 형태 7의 화소 구조라도, 층수 삭감에 의한 저비용화, 화소 주변 전위의 영향에 의한 흑색 표시 모드 효율 증대 및 백색 표시 모드 효율 저하 억제, 제1 기판(SUB1)측의 전극의 층간 어긋남의 영향에 의한 백색 표시 모드 효율의 저하의 억제, 제조 프로세스의 층간 어긋남의 영향의 억제 및 높은 개구율을 실현할 수 있다. 따라서, 층간 어긋남이 발생하는 제조 프로세스를 고려해도 개구율을 높게 할 수 있다.
이상 설명한 바와 같이, 실시 형태 7의 액정 표시 장치에서는, 벽 형상 공통 전극(CTW)에 대해, X2측의 화소 영역에서는, 벽 형상 전극(측벽면 전극)(PX1) 및 그 벽 형상 전극(PX1)의 변 모서리부로부터 연장되어 형성되는 평면 전극(PXC)을 구비하는 벽 화소 전극(PX)을 형성함과 함께, 그 벽 화소 전극(PX)의 하층에는 벽 형상 공통 전극(CTW)으로부터 연장되어 형성되는 평면 공통 전극(CTC)을 형성함으로써, 그 화소의 유지 용량 Cst를 형성하는 구성으로 되어 있다. 또한, 이 영역에서는, 화소 유지 전극(PXC)과 공통 유지 전극(CTC)의 구성이 실시 형태 1∼6의 구성과 마찬가지로 되므로, 전술한 효과를 얻을 수 있다.
한편, 벽 형상 공통 전극(CTW)에 대해 X1측의 화소 영역에서는, 평면 공통 전극(CTC)과 동일층에 형성되는 벽 형상 전극(PX1)을 구비함과 함께, 그 벽 형상 전극(PX1)의 형성 위치로부터 벽 형상 공통 전극(CTW)의 형성 위치까지 연장되는 평면 도전층(PXB)을 형성하고, 그 평면 도전층(PXB)이 벽 형상 전극(PX1) 및 평면 전극(PXC)과 동일층에 형성되는 구성으로 되어 있다. 이때, 벽 형상 전극(PX1) 및 벽 형상 공통 전극(CTW)으로부터 연장되어, 제1 기판(SUB1)의 면내 방향으로 연장되는 연장부가 평면 도전층(PXB)의 단부와 중첩되도록 형성되어 있으므로, 실시 형태 1∼6의 구성과 마찬가지로, 인접 화소나 신호선으로부터의 전계를 차폐함과 함께, 벽 형상 전극(PX1) 및 평면 도전층(PXB)과 의사 벽 공통 전극(CT)과의 사이에 발생하는 전계 강도를 강하게 할 수 있다.
또한, 벽 전극 절연막(PAS3)의 폭을 넓게 하면 액정이 움직이는 면적이 작아지므로, 실효적으로 개구율이 낮아져 화소 전체의 표시 모드 효율을 저하시키게 되지만, 실시 형태 7의 구성에서는, 동일한 벽 전극 절연막(PAS3)에 형성되는 벽 형상 전극(PX1)을 다른 박막층에 형성할 수 있으므로, 벽 전극 절연막(PAS3)의 폭 W5를 작게 할 수 있다. 그 결과, 화소의 개구율을 향상시킬 수 있으므로, 더욱 표시 모드 효율을 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 이상에 설명한 실시 형태 7의 액정 표시 장치에서는, 의사 벽 전극 절연막(PAS4)의 측벽면 및 정상면에 공통 전극(CT1)을 형성하는 구성으로 하였지만, 이것에 한정되는 일은 없다. 예를 들면, 도 20에 도시한 바와 같이, 실시 형태 6과 마찬가지로, 제2 기판(SUB2)의 측에 형성되는 선 형상의 공통 전극(CT2)과, 제1 기판(SUB1)의 측에 형성되는 선 형상의 공통 전극(CT3)에 의해, 의사 벽 공통 전극(CT)을 형성함과 함께, 평면 전극(PXC)과 평면 공통 전극(CT4)에 의해 유지 용량 Cst를 형성하는 구성이어도 된다.
도 20에 도시한 본 발명의 실시 형태 7의 다른 액정 표시 장치에서는, 2점 쇄선으로 나타내는 화소 경계의 벽 전극 절연막(PAS3)에 편측씩 다른 층으로 벽 화소 전극(PX)을 설치하는 화소 구조가 된다. 화소 경계의 벽 전극 절연막(PAS3)의 X2측 측면을 전극으로 덮은 제1 벽 형상 전극(PX1)과, 제1 벽 형상 전극(PX1)이 제1 기판(SUB1)에 접하는 면으로부터 평면 방향으로 신장된 평면 도전층(PXB)이 전기적으로 접속되어, 한쪽의 벽 화소 전극(PX)을 형성하고 있다. 또한, 화소 경계의 벽 전극 절연막(PAS3)의 X1측 측면을 전극으로 덮은 벽 형상 전극(PX1)과, 벽 형상 전극(PX1)이 제1 기판(SUB1)에 접하는 면으로부터 평면 방향으로 신장된 평면 전극(PXC)에 의해, 다른 쪽의 벽 화소 전극(PX)이 형성되어 있다. 이때, 동일한 화소 내에 있어서의 벽 전극 절연막(PAS3)과 의사 벽 전극 절연막(PAS4) 사이의 영역 중, 의사 벽 전극 절연막(PAS4)보다도 X1측의 영역, 즉, 평면 전극(PXC)이 배치되어 있지 않은 면에, 평면 도전층(PXB)이 배치되고, 평면 전극(PXC)과 평면 도전층(PXB)은 동일층으로 배치되는 구성으로 되어 있다.
또한, 벽 형상 전극(PX1), 평면 전극(PXC) 및 평면 도전층(PXB)은 전기적으로 연결되어 있고, 평면 전극(PXC) 및 평면 도전층(PXB)과 액정층과의 사이에 절연막(PAS2)이 배치된다. 또한, 평면 전극(PXC)의 하층에 평면 공통 전극(CT4)이 형성되고, 평면 전극(PXC)과 평면 공통 전극(CT4)에 의해 유지 용량 Cst를 형성하고 있다. 이 공통 전극(CT4)은, 공통 전극(2)과 의사 벽 공통 전극(CT)을 형성하는 공통 전극(CT3)과 전기적으로 접속되어 있다. 또한, 실시 형태 6과 마찬가지로, 평면 전극(PXC) 및 평면 도전층(PXB)보다도 액정층(LC)에 가까운 박막층에, 공통 전극(CT3)이 형성되어 있다. 이 구성으로 이루어지는 실시 형태 7의 다른 구성의 액정 표시 장치에 있어서도, X1측의 벽 화소 전극(PX)과 평면 공통 전극(CT4)을 동일층에 형성한 후, X2측의 벽 화소 전극(PX) 및 평면 도전층(PXB)을 동일층에 형성할 수 있으므로, 실시 형태 7과 마찬가지로, 박막층의 층수를 1층 줄일 수 있음과 함께, 전술한 효과를 얻을 수 있다.
또한, 전술한 실시 형태 1∼7의 액정 표시 장치에 있어서는, Y방향으로 직선 형상으로 형성되는 화소 형상인 경우에 대해 설명하였지만, 예를 들면 Y방향에 대해, 소정의 각도만큼 시계 방향 및 반시계 방향으로 벽 화소 전극(PX) 및 의사 벽 공통 전극(CT)이 경사져 이루어지는, 이른바 멀티 도메인 구조의 액정 표시 장치에도 적용 가능하다.
또한, 유지 용량 Cst는 실시 형태 1∼7의 전극 구조를 조합하여 형성해도 된다. 특히, 1개의 화소 내에서 복수의 구조가 조합되어 있어도, 전술한 실시 형태 1∼7과 마찬가지의 효과가 얻어진다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에 있어서 다양하게 변경 가능하다.

Claims (12)

  1. 액정층을 사이에 두고 대향 배치되는 제1 기판과 제2 기판을 갖고, 상기 제1 기판은 Y방향으로 연장되고 X방향으로 병설되는 영상 신호선과, X방향으로 연장되고 Y방향으로 병설되는 주사 신호선을 갖고, 상기 영상 신호선과 상기 주사 신호선으로 둘러싸이는 화소의 영역이 매트릭스 형상으로 형성되는 액정 표시 장치로서,
    상기 화소의 대향하는 길이 방향의 변 모서리부를 따라 형성되고, 상기 제1 기판의 액정측면으로부터 상기 액정층측으로 돌출되는 제1 구조체에, 적어도 그 일부가 중첩되어 이루어지는 한 쌍의 벽 형상의 제1 전극과,
    상기 한 쌍의 제1 전극 사이에 끼워지는 화소 표시 영역에 형성되고, 상기 제1 전극의 연장 방향을 따라 형성되는 제2 전극을 구비하고,
    상기 제1 전극은, 상기 구조체의 측벽면에 형성되고, 상기 제1 기판의 법선 방향으로 벽 형상으로 돌출되고, 상기 화소의 길이 방향으로 연장되어 이루어지는 벽 형상 전극과,
    상기 벽 형상 전극의 상기 제1 기판측의 변 모서리부로부터 상기 제1 기판의 면내 방향을 따라 연장되고, 그 단부가 상기 제2 전극의 근방까지 연장되어 이루어지는 평면 전극으로 이루어지고,
    적어도 상기 평면 전극과 상기 제2 전극 중 어느 한쪽이, 상기 화소 표시 영역을 덮는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제2 기판은, 상기 제2 전극과 상기 액정층을 사이에 두고 대치하는 위치에 형성되는 선 형상의 제3 전극을 갖는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 한 쌍의 제1 전극 사이에 끼워지는 화소 표시 영역에 형성되고, 상기 제1 기판의 액정측면으로부터 상기 액정층측으로 돌출되고, 상기 제1 구조체의 연장 방향으로 연장되어 이루어지는 제2 구조체를 갖고,
    상기 제2 전극은, 상기 제2 구조체의 측벽면 및 상기 액정층측의 정상면을 덮도록 하여 형성되고,
    상기 제2 구조체의 정상면이, 상기 평면 전극보다도 상기 액정층에 가까운 위치에 형성되는 것을 특징으로 하는 액정 표시 장치.
  4. 제2항에 있어서,
    평면적으로 보아, 상기 제2 구조체의 정상면과 상기 제3 전극이 중첩되는 것을 특징으로 하는 액정 표시 장치.
  5. 제3항에 있어서,
    상기 제2 전극은, 상기 제2 구조체의 측벽면으로부터 상기 제1 기판측의 면내 방향을 따라 연장되고, 그 단부가 상기 제1 전극의 근방까지 연장되어 이루어지는 제2 평면 전극을 갖고,
    상기 평면 전극과 상기 제2 평면 전극이 절연막을 사이에 두고 대향 배치되고, 화소의 유지 용량을 형성하는 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 제2 평면 전극은, 상기 제2 전극에 의해 2개의 영역으로 분할되는 상기 화소 표시 영역 중에서, 적어도 한쪽의 화소 표시 영역에 형성되는 것을 특징으로 하는 액정 표시 장치.
  7. 제1항에 있어서,
    상기 제1 구조체를 덮도록 하여 형성되고, 상기 절연막을 사이에 두고 상기 벽 형상 전극과 대향 배치되는 제2 벽 형상 전극을 갖고,
    상기 벽 형상 전극과 상기 제2 벽 형상 전극이, 상기 화소의 유지 용량을 형성하는 것을 특징으로 하는 액정 표시 장치.
  8. 제1항에 있어서,
    상기 제2 전극은, 적어도 화소의 영역을 덮는 투명 도전막으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  9. 제3항에 있어서,
    상기 제1 전극은, 상기 제2 구조체의 측벽면을 따라, 상기 제1 기판의 법선 방향으로 벽 형상으로 돌출되고, 상기 화소의 길이 방향으로 연장되어 이루어지는 제2 벽 형상 전극을 갖는 것을 특징으로 하는 액정 표시 장치.
  10. 제1항에 있어서,
    상기 한 쌍의 제1 전극이 다른 박막층에 형성되고, 동일한 상기 제1 구조체에 형성되는 인접 화소의 상기 벽 형상 전극이 다른 박막층에 형성되는 것을 특징으로 하는 액정 표시 장치.
  11. 제10항에 있어서,
    상기 한 쌍의 제1 전극 중에서, 한쪽의 제1 전극은 상기 벽 형상 전극과 상기 평면 전극을 갖고, 다른 쪽의 제1 전극은 상기 벽 형상 전극과, 그 벽 형상 전극과 다른 층에 형성되고, 상기 제1 전극측의 화소 표시 영역을 덮도록 배치되는 제4 전극을 갖고,
    상기 다른 쪽의 제1 전극의 벽 형상 전극은, 상기 제2 전극과 동일층에 형성되고,
    상기 한쪽의 제1 전극의 상기 벽 형상 전극 및 상기 평면 전극은, 상기 제4 전극과 동일층에 형성되는 것을 특징으로 하는 액정 표시 장치.
  12. 제1항에 있어서,
    상기 제2 전극은, 상기 평면 전극보다도 상기 액정층에 가까운 박막층에 형성되는 선 형상의 제5 전극과, 상기 평면 전극보다도 상기 제1 기판에 가까운 박막층에 형성되는 제2 평면 전극으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
KR1020120144428A 2011-12-13 2012-12-12 액정 표시 장치 KR101506373B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-272343 2011-12-13
JP2011272343A JP5546525B2 (ja) 2011-12-13 2011-12-13 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20130067234A true KR20130067234A (ko) 2013-06-21
KR101506373B1 KR101506373B1 (ko) 2015-03-26

Family

ID=47504685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120144428A KR101506373B1 (ko) 2011-12-13 2012-12-12 액정 표시 장치

Country Status (6)

Country Link
US (1) US8994905B2 (ko)
EP (1) EP2605062B1 (ko)
JP (1) JP5546525B2 (ko)
KR (1) KR101506373B1 (ko)
CN (1) CN103163696B (ko)
TW (1) TWI501012B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5865088B2 (ja) * 2012-01-19 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP2013195992A (ja) * 2012-03-23 2013-09-30 Japan Display Inc 液晶表示装置およびその製造方法
JP6267894B2 (ja) * 2013-08-12 2018-01-24 株式会社ジャパンディスプレイ 液晶表示装置
JP6173853B2 (ja) * 2013-09-20 2017-08-02 株式会社ジャパンディスプレイ 液晶表示装置
CN103543564A (zh) * 2013-10-30 2014-01-29 深圳市华星光电技术有限公司 液晶组件及其制作方法、液晶显示装置
TWI516849B (zh) * 2013-11-05 2016-01-11 友達光電股份有限公司 畫素結構與顯示面板
WO2015089834A1 (zh) * 2013-12-20 2015-06-25 华为技术有限公司 优化网络的系统、设备和方法
KR102185256B1 (ko) 2013-12-31 2020-12-02 엘지디스플레이 주식회사 표시장치
CN204166255U (zh) 2014-10-16 2015-02-18 京东方科技集团股份有限公司 一种显示面板及显示装置
US20160195779A1 (en) * 2015-01-06 2016-07-07 Hiap L. Ong Liquid crystal displays having pixels with a large gap distance and a small gap distance
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板
CN105242465B (zh) * 2015-11-23 2018-03-13 武汉华星光电技术有限公司 一种蓝相液晶显示面板及蓝相液晶显示面板的制作方法
KR102523971B1 (ko) * 2016-06-16 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107039009B (zh) * 2017-04-20 2019-02-12 厦门天马微电子有限公司 一种像素结构和阵列基板
WO2019131409A1 (ja) * 2017-12-28 2019-07-04 株式会社ジャパンディスプレイ 基板及び電気泳動装置
KR20190135080A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 반도체 기판 및 이를 포함하는 디스플레이 패널
US11088171B2 (en) 2018-07-16 2021-08-10 HKC Corporation Limited Array substrate, display panel and method of manufacturing the same
CN108919575A (zh) * 2018-07-16 2018-11-30 惠科股份有限公司 阵列基板、显示面板及其制造方法
CN114967196A (zh) * 2022-07-07 2022-08-30 合肥京东方显示技术有限公司 显示面板及显示装置
CN115598890A (zh) * 2022-10-12 2023-01-13 武汉华星光电技术有限公司(Cn) 阵列基板及显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214244A (ja) * 1993-01-14 1994-08-05 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JP3983314B2 (ja) * 1996-01-26 2007-09-26 株式会社半導体エネルギー研究所 液晶電気光学装置
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4246145B2 (ja) * 2003-12-18 2009-04-02 シャープ株式会社 表示素子および表示装置
TW200528831A (en) * 2004-01-06 2005-09-01 Samsung Electronics Co Ltd Substrate for a display apparatus
JP4519511B2 (ja) * 2004-04-27 2010-08-04 シャープ株式会社 表示素子
JP4863102B2 (ja) * 2005-06-24 2012-01-25 Nltテクノロジー株式会社 液晶駆動電極、液晶表示装置およびその製造方法
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP2007171740A (ja) * 2005-12-26 2007-07-05 Epson Imaging Devices Corp 液晶装置
KR100753088B1 (ko) * 2006-02-20 2007-08-31 삼성전자주식회사 표시장치와 그 제조방법
JP4940034B2 (ja) * 2006-07-07 2012-05-30 株式会社 日立ディスプレイズ 光学的に等方性を有する液晶材料、これを用いた液晶表示パネル、及び液晶表示装置
KR20080088024A (ko) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 수평 전계형 액정표시패널 및 그 제조 방법
JP5219444B2 (ja) * 2007-10-03 2013-06-26 株式会社ジャパンディスプレイウェスト 表示装置
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
JP5238571B2 (ja) * 2009-03-25 2013-07-17 株式会社東芝 液晶表示装置
US8654292B2 (en) * 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法

Also Published As

Publication number Publication date
KR101506373B1 (ko) 2015-03-26
TW201331686A (zh) 2013-08-01
US20130148048A1 (en) 2013-06-13
EP2605062B1 (en) 2016-04-13
JP2013125068A (ja) 2013-06-24
EP2605062A1 (en) 2013-06-19
CN103163696A (zh) 2013-06-19
TWI501012B (zh) 2015-09-21
US8994905B2 (en) 2015-03-31
JP5546525B2 (ja) 2014-07-09
CN103163696B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101506373B1 (ko) 액정 표시 장치
KR101355291B1 (ko) 액정 표시 장치
JP4238877B2 (ja) Ffsモードの液晶表示パネル
EP2352057B1 (en) Display panel
KR100731703B1 (ko) 능동 소자와 화소 전극이 형성되고, 또한, 신호선의 구조가간소화된 능동 소자 기판, 및 이것을 이용한 액정 표시장치
KR101439605B1 (ko) 액정 표시 장치
US9523900B2 (en) Liquid crystal display device
KR19980087212A (ko) 액티브매트릭스형 액정표시장치
US11942487B2 (en) Array substrate and display panel
US8508704B2 (en) Pixel array
JPWO2011132452A1 (ja) 液晶表示パネルおよび液晶表示装置
US11119375B1 (en) Display panel and electronic device
JP2018146694A (ja) 表示装置
US9400409B2 (en) Liquid crystal display
JP5632339B2 (ja) 液晶表示装置
JP2018146697A (ja) 表示装置
KR20050001747A (ko) 액정표시장치 및 그의 제조방법
WO2012161060A1 (ja) 表示装置
KR101980772B1 (ko) 2 픽셀 2 도메인 액정표시장치
KR20080002054A (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
CN117492290A (zh) 液晶显示面板
JP2012023260A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 4