TWI493264B - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
TWI493264B
TWI493264B TW101111924A TW101111924A TWI493264B TW I493264 B TWI493264 B TW I493264B TW 101111924 A TW101111924 A TW 101111924A TW 101111924 A TW101111924 A TW 101111924A TW I493264 B TWI493264 B TW I493264B
Authority
TW
Taiwan
Prior art keywords
electrode
wall
liquid crystal
pixel
crystal display
Prior art date
Application number
TW101111924A
Other languages
English (en)
Other versions
TW201248278A (en
Inventor
Takato Hiratsuka
Osamu Itou
Shinichiro Oka
Shinichi Komura
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of TW201248278A publication Critical patent/TW201248278A/zh
Application granted granted Critical
Publication of TWI493264B publication Critical patent/TWI493264B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern

Description

液晶顯示裝置
本發明係關於液晶顯示裝置，尤其係關於主動矩陣型液晶顯示裝置。
近年來，液晶顯示裝置之性能提高，3~4英吋尺寸之中小型液晶顯示裝置亦期望可顯示800×480像素WVGA之製品。但可WVGA顯示之中小型液晶顯示面板中，需要在有限顯示區域內形成複數個顯示像素(以下寫作像素)，因此1個像素寬度為30 μm左右。因此期望進而提高開口率或顯示模式效率。
作為提高該顯示模式效率之液晶顯示裝置，例如有專利文獻1所記載之液晶顯示裝置。該專利文獻1所記載之液晶顯示裝置構成為，於像素區域之兩端形成成對之電極，藉由對其中一電極(源極電極)供給影像信號、對另一電極(共用電極)供給作為基準之共用信號，而產生與液晶顯示面板之主面平行之電場(所謂橫電場)，而驅動液晶分子。尤其專利文獻1所記載之液晶顯示裝置中，源極電極及共用電極從第1基板之主面向第2基板突出形成，且為以其延伸方向對第1基板之主面垂直之方式形成之壁狀電極形狀。藉由成如此構成，專利文獻1之液晶顯示裝置構成為，即使在遠離第1基板附近區域之區域(靠近第2基板之區域)，電力線之密度亦相同，而使顯示模式效率提高。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平6-214244號公報
另一方面，可WVGA顯示之中小型液晶顯示面板中，為提高開口效率，故鄰接像素間之間隔亦變得非常窄，各像素之源極電極與鄰接像素之共用電極之間隔變得非常小。因此專利文獻1所記載之液晶顯示裝置中，例如於進行白顯示之像素與進行黑顯示之像素鄰接之區域中，進行白顯示之像素之源極電極與進行黑顯示之鄰接像素之共用電極之間隔變將非常接近。其結果，從進行白顯示之像素之源極電極產生之電力線朝向同一像素內之共用電極，且亦朝向進行黑顯示之鄰接像素之源極電極。此情形時，進行白顯示之像素內之源極電極與共用電極間之電力線密度在形成壁狀之源極電極及共用電極附近較密，在與各電極遠離之部分較疏。即，像素區域內之電場強度變得不均一，有導致顯示模式效率下降之虞。
又，產生從進行白顯示之像素之源極電極朝向鄰接之黑顯示像素之電極之電力線，藉由該電力線驅動黑顯示像素區域內之液晶分子，導致黑顯示時透過率上升，有導致動態範圍下降之虞。
再者，為提高開口率，亦考慮在各電極之下層側形成汲極線等信號線，但藉由自各信號線之朝向接近之各電極之電力線而驅動液晶分子，亦有導致黑顯示時之透過率上升 之虞。
本發明係鑑於該等問題而完成者，其目的係提供一種藉由使像素內之電場分佈均一，而可提高顯示模式效率之液晶顯示裝置。
為解決前述問題，該液晶顯示裝置包含形成第1電極與第2電極之第1基板，及介隔液晶層與前述第1基板對向配置之第2基板，且含有前述第1電極與第2電極之像素區域配置成矩陣狀，藉由施加於前述第1電極與前述第2電極間之前述第1基板之面內方向之電場而驅動前述液晶層；且在前述像素之每個區域具有形成於前述第1基板之對向側之階差部；前述第1電極或/及前述第2電極具有形成於前述階差部之側壁部之壁狀電極，及從前述壁狀電極之邊緣部沿著前述第1基板之主面形成之平面電極；前述壁狀電極與前述平面電極電性連接。
根據本發明，可使液晶顯示裝置之各像素內之電場分佈均一，可提高顯示模式效率。
對於本發明之其他效果，由說明書全體之記載而闡明。
以下，針對應用本發明之實施形態使用附圖說明。惟以下說明中，對於同一構成要素附加同一符號，省略重複說明。又，X、Y、Z分別表示X軸、Y軸、Z軸。
<實施形態1> <全體構成>
圖1係用以說明本發明之實施形態1之液晶顯示裝置之像素構成之圖。以下基於圖1，針對實施形態1之液晶顯示裝置之全體構成進行說明。另，本說明書中，將由彩色濾光片CF或偏光板POL1、POL2等所致之吸收之影響或開口率之影響除外之透過率作為顯示模式效率。因此，從背光單元側之偏光板POL1出射之直線偏光之振動方向入射於顯示面側之偏光板POL2時，將90度回轉之情形之顯示模式效率作為100%。
如圖1所示，實施形態1之液晶顯示裝置具有：形成像素電極(第1電極)PX或薄膜電晶體TFT之第1基板SUB1；形成與第1基板SUB1對向配置之彩色濾光片等之第2基板SUB2；由以第1基板SUB1與第2基板SUB2夾持之液晶層構成之液晶顯示面板PNL。藉由組合該液晶顯示面板PNL與成為該液晶顯示面板PNL之光源之未圖示之背光單元(背光裝置)，而構成液晶顯示裝置。其構成為第1基板SUB1與第2基板SUB2之固定及液晶之密封係以在第2基板之周邊部塗布成環狀之密封材SL固定，且亦密封液晶。惟實施形態1之液晶顯示裝置中，在封入液晶之區域內且顯示像素(以下大致寫作像素)所形成區域成為顯示區域AR。因此即使是在封入液晶之區域內，未形成有像素且無關顯示之區域則非顯示區域AR。
又，第2基板SUB2之面積小於第1基板SUB1，使第1基板SUB1之圖中下側之邊部露出。於該第1基板SUB1之邊部搭 載有以半導體晶片構成之驅動電路DR。該驅動電路DR驅動配置於顯示區域AR之各像素。另，以下說明中，於液晶顯示面板PNL之說明中亦寫作液晶顯示裝置。又，作為第1基板SUB1及第2基板SUB2，一般使用例如眾所周知之玻璃基板作為基板，但亦可為樹脂性透明絕緣基板。
實施形態1之液晶顯示裝置中，於第1基板SUB1之液晶之側面且顯示區域AR內，形成有在圖1中X方向延伸且並設於Y方向、被供給來自驅動電路DR之掃描信號之掃描信號線(閘極線)GL。又，形成有在圖1中Y方向延伸且並設於X方向、被供給來自驅動電路之影像信號(階度信號)之影像信號線(汲極線)DL。以鄰接之2條汲極線DL與鄰接之2條閘極線GL包圍之區域構成像素，複數個像素沿著汲極線DL及閘極線GL在顯示區域AR內配置成矩陣狀。
例如如圖1所示，各像素具備：藉由來自閘極線GL之掃描信號導通/斷開驅動之薄膜電晶體TFT；經由該經導通之薄膜電晶體TFT而被供給來自汲極線DL之影像信號之像素電極PX；及經由共用線CL對影像信號之電位而被供給具有成為基準之電位之共用信號之共用電極(第2電極)CT。圖1中，將像素電極PX及共用電極CT模式化記作線狀，對於實施形態1之像素電極PX及共用電極CT之構成於後詳述。另，實施形態1之薄膜電晶體TFT以藉由該偏壓之施加而切換汲極電極與源極電極之方式驅動，但在本說明書中，為方便而將與汲極線DL連接之側記作汲極電極，將與像素電極PX連接之側記作源極電極。
在像素電極PX與共用電極CT之間產生具有與第1基板SUB1之主面平行之成份之電場，藉由該電場驅動液晶之分子。如此之液晶顯示裝置已知為所謂可廣視角顯示者，由對液晶施加電場之特異性而言，稱作IPS方式或橫電場方式。又，如此構成之液晶顯示裝置中，設不對液晶施加電場之情形時光透過率為最小(黑顯示)，以藉由施加電場而提高光透過率之常黑顯示形態進行顯示。
各汲極線DL及各閘極線GL在其端部各自超過密封材SL而延伸，基於從外部系統經由可撓性印刷基板FPC輸入之輸入信號，而連接於生成影像信號或掃描信號等驅動信號之驅動電路DR。惟實施形態1之液晶顯示裝置中，雖採用以半導體晶片形成驅動電路DR且搭載於第1基板SUB1之構成，但亦可構成為以捲帶承載方式或COF(Chip On Film：薄膜覆晶)方式將輸出影像信號之影像信號驅動電路與輸出掃描信號之掃描信號驅動電路之任一者或其兩者之驅動電路搭載於可撓性印刷基板FPC上，而與第1基板SUB1連接。
<像素之詳細構成>
圖2係用以說明本發明之實施形態1之液晶顯示裝置之像素構成之剖面圖。圖3係用以說明本發明之實施形態1之液晶顯示裝置之像素電極與共用電極之構成之平面圖。惟以下說明中，針對將像素電極PX設為壁狀之電極形狀，將共用電極CT設為以一對線狀電極形成之擬似壁狀電極之情形進行說明，但亦可為將共用電極CT設為壁狀電極，將像素 電極PX設為擬似壁狀電極之構成。
由圖3所示之1個像素之壁電極(第1基板)PX與線狀電極(第2電極)CT1、CT2之位置關係可知，實施形態1之液晶顯示裝置中之像素PXL構成為具備形成於像素PXL之周緣部之像素電極(壁電極)PX，與由形成於該壁電極PX間之區域之一對線狀電極CT1、CT2組成之共用電極。壁電極PX沿著2點鏈線所示之與鄰接像素之交界部即所謂像素PXL之周緣部以包圍像素PXL之區域之方式形成。線狀電極CT1、CT2沿著像素PXL之長邊方向(圖中Y方向)形成。
尤其，實施形態1之液晶顯示裝置中，在2點鏈線所示之像素交界部形成有成形為凸狀之絕緣膜PAS3，藉由該構成而形成沿著像素PXL之周緣部之階差。於該階差之側壁面即絕緣膜PAS3之側壁面形成壁狀電極PX1，從該壁狀電極PX1連續形成沿著第1基板SUB1之主面之平面電極(第1平面電極)PX2，藉由壁狀電極PX1與平面電極PX2形成壁電極PX。藉由該構成，形成對第1基板SUB1之主面立設(傾斜)、即朝向配置第2基板SUB2側對該第1基板SUB1之主面立設之圓環狀壁狀電極PX1，且壁電極PX以沿著像素PXL之周緣部包圍該像素PXL區域之方式配置。另，由於該絕緣膜PAS3形成於與鄰接之像素PXL之交界部分，因此不限於具有透光性之絕緣膜材料，如後詳述，亦可以遮光性之絕緣膜材料形成。
此時，如圖2之剖面圖所示，以跨過2點鏈線所示之像素交界部之方式形成壁狀絕緣膜PAS3，從形成於該側面之壁 狀電極PX1之基板面側之端部(邊緣部)起於第1基板SUB1之主面之面內方向延伸而構成平面電極PX2。又，於配置於圖2所示之像素PXL兩端之壁電極PX間之區域，形成共用電極CT之一對線狀電極CT1、CT2以介隔液晶層LC而重疊之方式形成。
即，實施形態1之液晶顯示面板中，於第1基板SUB1之一表面即對向面側，形成用以使薄膜電晶體之閘極絕緣膜或閘極線與汲極線絕緣之絕緣膜PAS1，於該絕緣膜PAS1之上層形成汲極線DL。於汲極線DL之上層形成用以保護汲極線DL之絕緣膜PAS2，於該絕緣膜PAS2之上層形成突出於液晶層LC側之凸狀絕緣膜PAS3。此時，薄膜電晶體TFT成為形成於與絕緣膜PAS3之形成區域即壁電極PX之形成區域重疊之區域TA之構成，藉此，在以黑矩陣(遮光膜)BM遮光之區域形成薄膜電晶體TFT，而提高像素之開口率。惟薄膜電晶體TFT之形成位置不限於此，亦可為其他位置。
又，構成像素電極即壁電極PX之一部分之平面電極PX2形成於絕緣膜PAS2之上層。該平面電極PX2在絕緣膜PAS2之液晶側面形成圓環狀，尤其成為平面電極PX2之外緣部與壁狀電極PX1下方側之周緣部一體連接之構成。即，實施形態1之壁電極PX中成為形成圓環狀之壁狀電極PX1之下方側之周緣部在絕緣膜PAS2之上表面以特定寬度L1延伸而形成平面電極PX2之構成。藉由該構成，來自形成圓環狀之壁狀電極PX1之下方側之電力線迴繞至絕緣膜PAS3 之下方側即第1基板SUB1之側，可防止其朝向鄰接像素PXL之壁電極PX。另，關於詳情於後詳述。
又，於絕緣膜PAS2之上表面，於像素PXL之圖中X方向中間，形成在圖中Y方向延伸之線狀電極CT1。又，於第2基板SUB2之側，形成有與線狀電極CT1成對之線狀電極CT2。該線狀電極CT1與線狀電極CT2以從液晶顯示面板之面內方向即顯示面側及背面側觀察時至少一部分重疊之方式形成，且介隔液晶層LC對向配置。藉由該構成，使施加於被夾於一對線狀電極CT1與線狀電極CT2之區域之液晶層LC之電位保持在相同電位，形成將成為該壁狀之相同電位之區域設為擬似壁電極之共用電極(擬似壁電極)CT。此時，於成為擬似壁電極CT之區域即線狀電極CT1、CT2所重疊之區域中亦可驅動液晶分子，因此可防止擬似壁電極CT之區域內顯示模式效率下降。另，詳情如後述。
另一方面，在介隔液晶層LC而與第1基板SUB1對向配置之第2基板SUB2之表面內，於液晶層LC側即對向面側，形成遮光膜即黑矩陣BM。該黑矩陣BM與先前相同，形成於與鄰接像素PXL間之區域內，且沿著各像素PXL之周緣部形成於X方向及Y方向。惟黑矩陣BM亦可僅在汲極線DL之延伸方向即Y方向上等形成。
又，於第2基板SUB2之對向面側，針對每1個像素PXL形成R(紅)、G(綠)、B(藍)之任一者之彩色濾光片CF，以RGB之像素PXL形成顏色顯示用之單位像素。又，於彩色濾光片CF之上層形成線狀電極CT2，介隔液晶層LC而形成 於與第1基板SUB1側之線狀電極CT1對向之位置。於彩色濾光片CF之上層，以覆蓋黑矩陣BM及彩色濾光片CF以及線狀電極CT2之方式形成眾所周知之配向膜ORI。
於包含該構成之實施形態1之液晶顯示面板PNL之背面側即背光單位元側黏貼偏光板POL1，且於顯示面側黏貼偏光板POL2。
另，本實施形態1中，將形成壁電極PX之平面電極PX2與線狀電極CT1形成於相同層而構成，但例如亦可採用在線狀電極CT1之上層形成絕緣膜，在該絕緣膜之上層形成包含平面電極PX2之壁電極ST等之其他構成。又，用以形成作為像素電極之壁電極PX之壁狀電極PX1及平面電極PX2、以及用以形成作為共用電極之擬似壁電極CT之線狀電極CT1、CT2，例如可使用透明導電膜材料ITO(Indium Tin Oxide：銦錫氧化物)及氧化鋅系之AZO(Aluminum doped Zinc Oxide：鋁摻雜氧化鋅)或GZO(Gallium doped Zinc Oxide：鎵摻雜氧化鋅)等。
<壁電極之詳細效果>
接著，圖4係用以說明形成本發明之實施形態1之壁電極之平面電極寬度與最大顯示模式效率之關係、及平面電極寬度與賦予最大顯示模式效率之驅動電壓之關係之圖，圖5係用以說明本發明之實施形態1之像素之電力線分佈之圖，以下基於圖4及圖5，針對實施形態1之壁電極詳細說明。惟圖5中，圖5(a)係顯示不具有平面電極PX2、即僅以壁狀電極PX1形成壁電極PX之情形之電力線分佈，圖5(b) 係顯示具有平面電極PX2、即以壁狀電極PX1與平面電極PX2形成壁電極PX之情形之電力線分佈。另，實施形態1之液晶顯示面板PXL中，針對將像素PXL兩端之壁電極PX作為像素電極、將擬似壁電極CT作為共用電極之情形進行說明，但亦可為將像素PXL兩端之壁電極作為共用電極、將擬似壁電極作為像素電極之構成。藉由該構成，與將像素PXL兩端之壁電極作為像素電極使用之情形相比，更可抑制後述鄰接像素之黑透過率。
圖4所示之顯示模式效率係將白顯示像素與黑顯示像素交互排列時之一個白顯示像素之值，尤其係將由彩色濾光片CF或偏光板POL1、POL2等所致之吸收之影響或開口率之影響除外之透過率。因此，從背光單元側之偏光板POL1出射之直線偏光之振動方向在入射至其相反側(顯示面側)之偏光板POL2時迴轉90度之情形時，顯示模式效率成100%。
如由表示圖4所示之平面電極寬度與最大顯示模式效率之關係之曲線r1可知，相對於構成實施形態1之壁電極PX之平面電極PX2之電極寬度L1，存在最大顯示模式效率之最大值。即，實施形態1之壁電極PX之結構中，在不設有平面電極PX2之情形之平面電極寬度L1為L1=0 μm之情形時，最大顯示模式效率為86%，相對於此，在L1=2 μm之情形時，最大顯示模式效率成為最大值88%。又，若平面電極寬度L1為大於L1=2 μm之L1=3 μm之情形，最大顯示模式效率會下降至86%。因此，根據曲線r1將平面電極寬度 L1以L1=0.5~2.8 μm形成，藉此可提高最大顯示模式效率，尤其L1=2 μm較佳。
又，由表示平面電極寬度與賦予最大顯示模式效率之驅動電壓(以下設為Vmax)之關係之曲線r2可知，藉由增長(增大)平面電極PX2之電極寬度L1，驅動電壓Vmax會依次下降。此與將平面電極寬度L1增大、及縮短壁電極PX與擬似壁電極CT間之距離等效，可增大施加於壁電極PX與擬似壁電極CT間之電場強度之故。因此，平面電極PX2可有助於液晶分子之驅動電壓之低電壓化。
由上，由於實施形態1之液晶顯示面板PNL中，藉由將構成壁電極PX之平面電極PX2之電極寬度L1以L1=0.5~2.8 μm形成，可提高最大顯示模式效率，且實現驅動電壓之低電壓化。較佳為藉由將平面電極PX2之電極寬度L1以L1=2~2.8 μm形成，可使驅動電壓大幅低電壓化，且提高最大顯示模式效率。
又，如圖5(a)所示，不於像素兩端之壁電極PX設置平面電極，即壁電極PX僅以壁狀電極PX1形成之情形中，作為像素電極之壁電極PX比擬似壁電極CT更靠近鄰接像素PXL之壁狀電極PX1，例如從圖5(a)中左側之壁電極PX之下側(第1基板側)邊部產生之電力線LF1、LF2，及從圖5(a)中右側之壁電極PX之下側邊部產生之電力線LF1'、LF2'會分別朝向鄰接像素之電極(壁電極PX)。其結果，像素電極即壁狀電極PX1與共用電極即擬似壁電極CT間之電力線LF之密度在壁電極PX附近變密(圖5(a)中DA所示)，在自壁電 極PX遠離之處即擬似壁電極CT附近(圖5(a)中SA所示)變疏。由此，各像素PXL內之電極間之電場強度變得不均一，導致顯示模式效率下降。
另一方面，如圖5(b)所示，如為於壁電極PX中設有平面電極PX2、即壁電極PX以壁狀電極PX1與平面電極PX2形成之情形，可使壁電極PX與擬似壁電極CT間之電力線LF之密度均一化。即，像素電極即壁電極PX與共用電極即擬似壁電極CT間之電力線LF之密度在壁電極PX附近變密(圖5(a)中DA所示)，且在自壁電極PX遠離之區域即擬似壁電極CT附近亦變密。
該理由認為有二個。其一係如前述，藉由在壁狀電極PX1設置平面電極PX2而使得擬似電極CT間之距離變小，抑制電力線LF之密度之不均一性(理由1)。另一個理由係電力線LF自電極(壁狀電極PX1、平面電極PX2)垂直產生，而不會有二條以上相交，故從平面電極PX2之上表面(液晶層LC側)產生之較多電力線LF會因為從壁狀電極PX1產生之電力線LF而在擬似壁電極CT之方向上急劇彎曲。該電力線(例如電力線LF1、LF2、LF1'、LF2')通過平面電極PX2與擬似壁電極CT之間不朝向鄰接像素之電極而到達擬似壁電極CT，而有助於抑制壁電極PX與擬似壁電極CT間之電力線LF之密度之變化。因此，藉由以壁狀電極PX1與平面電極PX2形成壁電極PX，可抑制無平面電極PX2之情形之電場強度之不均一性(理由2)。基於該理由1、2，認為在壁電極PX上設置平面電極PX2，可抑制因像素PXL內 之電池強度不均一所導致之顯示模式效率之下降。即，藉由形成平面電極PX2，可使各像素內之所有區域中之電力線LF變密，而可有效率地驅動液晶分子，因此可提高顯示模式效率。
此時，如圖4所示，最大顯示模式效率在平面電極PX2之長度(電極寬度)L1為2 μm時成為峰值，若高於該值則下降。其原因在於若平面電極PX2變長，則液晶層厚方向(Z方向)之電力線LF之成份比率增大，使得形成液晶層LF之液晶分子之傾斜角增大，而無法得到所需之相位差。因此，壁電極PX之平面電極PX2之長度必須以像素PXL內之電場不過度成為縱電場之方式適當選擇。
接著，圖6中顯示本發明之實施形態1之像素構成中之平面電極長度與黑顯示時之佈線電位5 V時之黑透過率之關係之圖，圖7中顯示本發明之實施形態1之像素構成中之平面電極長度與鄰接像素之黑透過率之關係之圖，以下基於圖6及圖7，針對相對於由實施形態1之壁電極之黑顯示時之佈線電位所致之黑透過率增加之抑制效果進行說明。另，圖6及圖7所示之測量結果係相對於汲極線DL之結果。
佈線中有汲極線DL與閘極線GL，該等佈線電位為使液晶配向變化所需之充分電位，實施形態1中亦有由佈線產生之電力線使黑顯示時之透過率(以下記為黑透過率)增大之虞。
如由圖6之曲線r3可知，若壁電極中無平面電極之情 形、即L1=0(零)之情形，黑透過率約為0.5%，對此，平面電極PX2之長度L1為L1=0.5 μm以上且黑透過率為0.1%以下；若平面電極PX之長度L1為L1=1 μm以上之情形，則黑透過率為0.06%以下。根據該曲線r3，平面電極PX2之長度L1宜為L1=0.5 μm以上，較佳為L1=1 μm以上。
根據該結果，如為壁電極PX中無平面電極PX2之情形，從佈線產生之電力線會通過液晶層而到達靠近該佈線之壁狀電極PX1，因此液晶變得容易移動，因而增大黑顯示模式效率。另一方面，若於壁電極PX中設置平面電極PX2，則從佈線產生之電力線會被平面電極PX2之下表面遮蔽，因此可減少到達液晶之電力線之條數。其結果，藉由增長平面電極PX2可遮蔽更多的電力線，而可抑制因佈線電位所致之黑透過率之增大。
又，由圖7之曲線r4可知，平面電極PX2對於與白顯示像素鄰接之黑顯示像素之黑透過率之抑制亦有效果。即，如圖7所示，如為壁電極PX中無平面電極PX2之情形，即平面電極PX2之長度L1為L1=0(零)之情形，鄰接像素之黑透過率為3.4%，相對於此，如為平面電極PX2之長度L1為L1=0.5 μm以上之情形，鄰接像素之黑透過率可降低至L1=0 μm、即不設有平面電極PX2之情形之一半以下，即1.5%。再者，平面電極PX之長度為L1=1 μm之情形時，鄰接像素之黑透過率可降低至L1=0 μm時之1/4左右，即0.9%。根據該曲線r4，平面電極PX2之長度L1宜為L1=0.5 μm以上，較佳為L1=1 μm以上。
根據該結果，若壁電極PX中無平面電極PX2之情形，由白顯示像素之壁電極PX產生之電力線會從該壁電極PX之第2基板SUB2側及第1基板SUB1側之邊部兩方迴繞，而到達鄰接像素PXL之壁電極PX，使得鄰接像素PXL之液晶(液晶分子)變得容易移動，致使黑透過率增大。另一方面，若於壁電極PX中設置平面電極PX2，則可遮蔽通過形成有該平面電極PX2之第1基板SUB1到達鄰接像素PXL之電力線，因此可縮小鄰接像素PXL之黑透過率。由此，於壁電極PX中設置平面電極PX2，對於鄰接像素PXL之黑透過率之增大亦有抑制效果。
如上，藉由於壁狀電極PX中設置平面電極PX2，具有液晶之低驅動電壓化、顯示模式效率提高、對於由佈線電位所致之黑透過率增加之抑制、及鄰接像素之黑透過率增加之抑制之效果。
<擬似壁電極之詳細效果>
如前述，實施形態1之液晶顯示裝置中之擬似壁電極CT相對於像素PXL之短邊方向(圖2、3中之X方向)配置於設於像素PXL兩端之壁電極PX間，且以在像素PXL之長邊方向(圖2、3中之Y方向)延伸之線狀電極CT1、CT2形成。即，第1實施形態之擬似壁電極CT在介隔液晶層LC而對向配置之第1基板SUB1與第2基板SUB2上設置相同電位之線狀電極CT1、CT2，在重疊區域中作為擬似壁電極發揮作用，而成為易於在像素PXL兩端之壁電極PX與擬似壁電極CT間施加橫電場之構成。藉由該構成，可成為抑制壁電極PX 與擬似壁電極CT間之電場強度之不均一性、且獲得可提高顯示模式效率之效果之構成。
例如，於像素PXL兩端設有像素電極與共用電極之壁電極之情形中，即，將實施形態1之壁電極PX內之其中一壁電極PX作為像素電極，將另一壁電極PX作為共用電極之情形中，雖然在一對壁電極PX之間隔狹小之情形下可使電極間成為均一之電場強度，但若電極間隔較大之情形時則電極間之電場強度會變得不均一。
相對於此，實施形態1之像素構成下，由於構成為將形成於像素PXL兩端之壁電極PX皆作為像素電極，且在該壁電極PX間之區域形成擬似壁電極CT而將該擬似壁電極CT作為共用電極，因此與縮短像素電極與共用電極之電極間距離等效，可抑制於像素電極即壁電極PX與共用電極即擬似壁電極CT間產生之電場強度之不均一性。
再者，對擬似壁電極CT上之液晶(液晶分子)即線狀電極CT1與線狀電極CT2重疊之區域之液晶分子亦施加電場，因此擬似壁電極CT上之液晶即線狀電極CT1與線狀電極CT2重疊之區域之液晶分子亦可移動(驅動)，而有助於像素顯示。因此可實現像素全體皆高之顯示模式效率。
又，擬似電極CT之寬度較小則該擬似壁電極CT附近之電場變強，因此可易於移動擬似壁電極CT上之液晶。因此，藉由縮小擬似壁電極CT之寬度，可提高像素全體之顯示模式效率。該效果即使擬似壁電極CT之第2基板SUB2側之線狀電極CT2之電極寬度W2與第1基板SUB1側之線狀電 極CT1之電極寬度W1不同，亦可獲得相同效果。此係由於即使電極寬度W1、W2不同，電力線仍會通過擬似壁電極CT上之液晶之故。但若擬似壁電極CT之寬度W1、W2過大，則電力線不會通過擬似壁電極CT上之液晶，使得液晶不移動，而導致顯示模式效率降低。由此，第2基板SUB2側及第1基板SUB1側之線狀電極CT1、CT2必須選擇可使擬似壁電極CT上之液晶移動之範圍之寬度W1、W2。尤其線狀電極CT2之電極寬度W2較佳形成為大於線狀電極CT1之電極寬度W1。壁電極PX附近之電場會因為從壁狀電極PX1產生之橫方向電力線與從平面電極PX2產生之縱方向電力線而易於變成從圖面觀察時於右上方向產生，因此為使壁電極PX與擬似壁電極CT間之電場均一化，必須以在擬似壁電極CT附近之電場亦在右上方向產生之方式設定。要使擬似壁電極CT附近之電場在右上方向產生，使擬似壁電極CT2之電極寬度W2大於W1是為有效方法。藉由將擬似壁電極CT2之W2設為大於W1，則擬似壁電極CT附近之電場容易在右上方向產生，因而壁電極PX與擬似壁電極CT附近之橫電場成份均一化。因此可獲得高顯示模式效率。另一方面，若將擬似壁電極CT1之電極寬度W1設為大於W2，則擬似壁電極CT附近之電場易在右下方向產生，因而壁電極PX附近與擬似壁電極CT間之橫電場成份變得不均一。因此顯示模式效率下降。由上可知，線狀電極CT2之電極寬度W2較佳形成為大於線狀電極CT1之電極寬度W1。
前述實施形態1之壁電極PX雖採用以透明導電膜形成之構成，但不限於透明導電膜。例如像素PXL兩端之壁電極PX以黑矩陣BM遮蔽之情形中，壁電極PX之電極材料可使用金屬材料。使用於透明電極之ITO膜，其膜之幾乎所有部分雖為非晶質，但其一部分仍會結晶化。如此，若有ITO膜之一部分結晶化之部分產生，則該部分之蝕刻速度會比非晶質部分小2位數，因此於其後蝕刻時會殘留作為所謂的蝕刻殘渣。
相對於此，壁電極PX之材料為金屬電極之情形中，由於金屬之膜質均一，因此可使膜內之蝕刻速度均一。因此，不易產生蝕刻殘渣，而不易引起佈線短路等問題，連帶促使液晶顯示器之良率提高、低成本化。但金屬電極由於其透過率大致為0%，因此若在像素PXL之開口部配置金屬電極則透過率下降。因此，壁電極PX之材料應用金屬電極之情形中，壁電極PX之寬度L2較佳小於黑矩陣之寬度L3。即，壁電極之寬度L2較佳在0<L2≦L3之範圍內。
如上說明，實施形態1之液晶顯示裝置中，介隔液晶層LC而對向配置之第1基板SUB1與第2基板SUB2內，在第1基板SUB1之液晶層LC側(對向面側)形成有像素電極PX與線狀電極CT1，在第2基板之液晶層LC側形成有線狀電極CT2。該線狀電極CT1、CT2介隔液晶層LC重疊配置，形成擬似壁狀共用電極。又，於第1基板SUB1之對向面側沿著像素區域之至少對向之一對邊緣部形成凸狀階差，於該階差之側壁面形成壁狀電極，且於從該側壁面延 伸之平面部分形成平面電極而形成像素電極，藉由施加於該像素電極與共用電極間之電場而驅動液晶層之液晶分子，由於採用上述構成，因此可提高顯示模式效率(最大顯示模式效率)。
另，實施形態1之構成中，採用形成壁電極PX之壁狀電極PX1在與第2基板SUB2之對向面之間具有特定間隔之構成，但不限於此。例如，以絕緣膜PAS3為柱狀間隔件，而於該絕緣膜PAS3之側壁面形成壁狀電極PX1之情形等，亦可為壁狀電極PX1到達第2基板SUB2之構成。
<實施形態2>
圖8係用以說明本發明之實施形態2之液晶顯示裝置中之像素構成之剖面圖，以下基於8針對實施形態2之液晶顯示裝置進行說明。惟實施形態2之液晶顯示裝置僅於佈線即汲極線DL之下層、即於第1基板SUB1側形成遮蔽電極CE之構成不同，其他構成與實施形態1之液晶顯示裝置為相同之構成。因此以下說明中，針對遮蔽電極CE詳細說明。另，以下說明中，針對在佈線即汲極線DL之下層形成遮蔽電極CE之情形進行說明，但亦可為在閘極線之下層形成遮蔽電極CE之構成。再者，亦可於汲極線DL與閘極線之下層皆形成遮蔽電極CE。又，以下說明中，針對對遮蔽電極CE施加0(零)V之情形說明，但亦可為其他電壓。
如圖8所示，實施形態2之液晶顯示裝置中，介隔液晶層LC而與第1基板SUB1而對向配置之第2基板SUB2與實施形態1所示構成為相同之構成。另一方面，第1基板SUB1中，在 形成於像素區域內之佈線即汲極線DL之下層，介隔絕緣膜PAS1配置有遮蔽電極CE。此時，遮蔽電極CE係沿著汲極線DL形成，且與汲極線DL同樣地，於顯示區域內在Y方向上延伸且並設於X方向。即，構成為在形成壁電極PX之壁狀電極PX所被形成之絕緣膜PAS3與遮蔽電極CE間之區域形成佈線(汲極線DL或閘極線GL)。
即，實施形態2之液晶顯示裝置中，於第1基板SUB1之上表面側(對向面側)形成成為遮蔽電極CE之導電性薄膜，在包含該遮蔽電極CE之上層之第1基板SUB1之上表面形成有絕緣膜PAS1。於絕緣膜PAS1之上表面形成汲極線DL，於其上表面，絕緣膜PAS2以覆蓋第1基板SUB1之對向面側之方式形成。於絕緣膜PAS2之上層，於汲極線DL之上層沿著像素PXL之區域形成凸狀絕緣膜PAS3，於該絕緣膜PAS3之側壁面形成鄰接像素之壁狀電極PX1。此時，於絕緣膜PAS2之上表面沿著壁狀電極PX1之第1基板SUB1側之邊緣部形成有平面電極PX2，以壁狀電極PX1與平面電極PX2形成本發明之壁電極PX。又，於絕緣膜PAS2之上表面形成線狀電極CT1，藉由形成於第2基板SUB2之線狀電極CT2與線狀電極CT1，而形成成為共用電極之擬似壁電極CT。又，於第1基板SUB1之表面以覆蓋壁電極PX及線狀電極CT1之方式形成配向膜ORI，成為控制被夾持於與第2基板SUB2間之液晶層LC之初始配向之構成。
接著，圖9係顯示由本發明之實施形態2之液晶顯示裝置中之遮蔽電極之各個寬度之平面電極長度所得到之顯示模 式效率增加率之圖，圖10係本發明之實施形態2之液晶顯示裝置之壁電極與擬似壁電極間之參數說明圖，以下基於圖9及圖10，針對實施形態2之液晶顯示裝置進行說明。惟圖9所示之基準值(100%)係遮蔽電極寬度X1及平面電極長度L1分別為0 μm即不設置遮蔽電極寬度X1及平面電極PX2之情形、曲線r5係遮蔽電極寬度X1為X1=0 μm、曲線r6係遮蔽電極寬度X1為X1=2 μm、曲線r7係遮蔽電極寬度X1為X1=4 μm之情形中相對於平面電極PX2之長度L1之顯示模式效率增加率。
如圖10所示，以下說明中，將形成於汲極線DL下層之遮蔽電極CE之電極寬度(X方向之寬度)設為X1，將與壁電極PX之形成區域重疊形成之黑矩陣BM之寬度(X方向之寬度)設為L3。又，將自平面電極PX2之液晶面側至第2基板SUB2之距離即液晶層LC之厚度設為d。再者，在由形成於與鄰接像素間之凸狀體絕緣膜PAS3之側壁面之壁狀電極PX1與平面電極PX2構成之壁電極PX內，將從由分別形成於1個凸狀體(絕緣膜3)之側壁面之鄰接像素之壁狀電極PX1與平面電極PX2構成之一側的像素之壁電極PX之端部至另一側的像素之壁電極PX之端部之距離設為壁電極PX之電極寬度L2。即，本說明書中之壁電極PX之電極寬度L2係自形成於1個絕緣膜PAS3之一方之鄰接像素之平面電極PX2之內側邊緣部至另一方之鄰接像素之平面電極PX2之內側邊緣部之間隔。
由圖9可知，平面電極PX2之電極長度L1為0μm，且遮蔽 電極CE之電極寬度X1為2 μm(曲線r6)及4 μm(曲線r7)之情形中，顯示模式效率增加率相對於基準值為95.7%、89.8%，大幅下降。此理由在於，若增大遮蔽電極CE之寬度X1，則壁電極PX與遮蔽電極CE之距離(間隔)變近，因而從壁電極PX產生之電力線LF容易到達遮蔽電極CE。其結果，從壁電極PX朝向擬似壁電極CT之電力線LF變少，導致壁電極PX與擬似壁電極CT間之電場強度變得不均一。
另一方面，遮蔽電極CE之電極寬度X1為2 μm、4 μm之情形中，由曲線r6、r7可知，顯示模式效率在平面電極長度L1分別為2 μm、3 μm時為最大，相對於基準值可改善至99.5%、97.9%。其理由認為如下：從平面電極PX2之上表面產生之較多的電力線LF因從壁狀電極PX1產生之電力線LF而急劇彎曲，因而到達擬似壁電極CT。該電力線LF通過平面電極PX2與擬似壁電極CT間，不朝向鄰接像素PXL之電極，可使壁電極PX與擬似壁電極CT間之電力線LF之密度分佈均一化，因此認為可抑制電場強度之不均一性。另，如曲線r5所示，遮蔽電極CE之電極寬度X1為X1=0(零)、即不設置遮蔽電極CE之情形中，顯示模式效率在平面電極長度L1為2 μm時為最大。
即，藉由於壁電極PX中設置平面電極PX2，而可抑制因遮蔽電極CE所致之顯示模式效率之下降。但若將平面電極PX2設為較液晶層厚度d過長，會導致降低顯示模式效率。該理由有二個，其一係如實施形態1所述，若平面電極PX2 變長會對平面電極PX2之液晶施加縱電場，使得液晶層LC之液晶分子之傾斜角增大，因而產生無法獲得所需之相位差之問題。另一個理由在於，若平面電極PX2比壁狀電極PX1長，則從壁狀電極PX2產生之電力線LF會比從平面電極PX1產生之電力線LF多，使得施加於壁電極PX與擬似壁電極CT間之橫電場成份變小。壁狀電極PX1之高度，考慮到形成液晶面板PNL之第2基板SUB2與第1基板SUB1之貼合步驟而設為液晶層LC之厚度d以下，因此平面電極PX2之長度L1在壁電極PX之高度≦液晶層厚度d之情形時，為液晶厚度d以下之範圍L1≦d。又，如由前述實施形態1可知，平面電極PX2之長度L1較佳為0.5 μm≦。由上，壁電極PX之高度≦液晶層厚度d之情形中，平面電極PX2之長度L1較佳在0.5≦L1≦d(μm)之範圍內。
另一方面，壁電極之高度H1高於液晶層厚度d之情形中，若平面電極PX2比壁狀電極PX1短，則從平面電極PX1產生之電力線LF會比從壁狀電極PX2產生之電力線LF多，使得施加於壁電極PX與擬似壁電極CT間之橫電場成份變大。另一方面，平面電極PX2之長度比壁電極之高度H1長時，與上述理由相同，會對平面電極PX2上之液晶施加縱電場，使得液晶層LC之液晶分子之傾斜角增大，因而產生導致無法獲得所需之相位差之問題，因此顯示模式效率下降。因此，壁電極之高度H1>液晶層厚度d之情形中，平面電極PX2之長度L1為壁電極之高度H1以下之範圍L1≦H1。又，由前述實施形態1可知，平面電極PX2之長 度L1較佳為0.5 μm≦。由上，壁電極之高度H1>液晶層厚度d之情形中，平面電極PX2之長度L1較佳在0.5≦L1≦H1之範圍內。
又，實施形態2之液晶顯示裝置中，形成壁電極PX之平面電極PX2亦有抑制因黑顯示時之佈線(汲極線DL等)之電位所致之黑透過率增加之效果。圖11係顯示實施形態2之液晶顯示裝置之每個遮蔽電極寬度之壁電極之平面電極長度與黑顯示時之黑透過率之關係之圖。惟圖11所示之黑透過率係黑顯示時之汲極線DL之佈線電位為5(V)時之黑透過率之測量值。又，在圖11所示之黑透過率中，曲線r8係顯示相對於遮蔽電極寬度X1為0 μm即不設有遮蔽電極之情形、曲線r9係顯示遮蔽電極寬度X1為0.5 μm、曲線r10係顯示遮蔽電極寬度X1為2 μm、曲線r11係顯示遮蔽電極寬度X1為4 μm之情形中相對於平面電極PX2之長度L1之黑透過率。
由圖11可知，即使在平面電極PX2之長度L1為0 μm、即不設有平面電極PX2之情形下，由曲線r9~曲線r11可知，遮蔽電極寬度X1為0.5 μm時黑透過率為0.09%，X1=2 μm時黑透過率為0.06%，X1=4 μm時黑透過率為0.03%左右。另一方面，遮蔽電極寬度X1為0 μm時、即不設有遮蔽電極CE之情形中，L1=0時之黑透過率為0.48%，因此藉由設置遮蔽電極CE，可抑制即減少黑透過率。
又，由曲線r9~曲線r11可知，形成平面電極PX2且其電極長度L1為L1=0.5 μm以上時，於增大電極長度L1之情形 中，黑透過率會隨著平面電極長度L1增加而減少，漸近於遮蔽電極寬度X1為4 μm時之黑透過率。
因此，根據與實施形態1相同之理由，若平面電極PX2之長度L1變長，則可抑制因佈線電位(汲極線DL之電位)之影響所致之黑透過率增加。另一方面，若設於佈線下之遮蔽電極CE之電極寬度X1變寬(變大)，則可進而抑制因佈線電位之影響所致之黑透過率增加。這是因為在無遮蔽電極CE之情形中，由於從佈線之下表面(第1基板SUB1側)產生之電力線LF到達壁電極PX而使液晶動作，因而導致黑透過率增加，相對於此，在設有遮蔽電極CE之情形中，從佈線之下表面產生之電力線LF會被遮蔽電極CE遮蔽，故可抑制到達液晶之電力線LF。因此，遮蔽電極具有可抑制因佈線電位所致之黑透過率之效果。
再者，實施形態2之液晶顯示裝置亦與實施形態1相同，其中亦具備抑制鄰接像素在黑顯示時之情形之黑透過率增加之效果。以下，圖12係顯示實施形態2之液晶顯示裝置中之每個遮蔽電極寬度之壁電極之平面電極長度與鄰接像素之黑透過率之關係之圖，圖13係顯示實施形態2之液晶顯示裝置中之遮蔽電極寬度與鄰接像素之黑透過率之關係之圖，針對實施形態2之液晶顯示裝置中之鄰接像素在黑顯示時之情形之黑透過率增加之抑制效果進行說明。
惟，圖12所示之曲線中，曲線r12係顯示遮蔽電極寬度X1為0 μm即不設置遮蔽電極之情形、曲線r13係顯示遮蔽電極寬度X1為0.5 μm、曲線r14係顯示遮蔽電極寬度X1為2 μm、曲線r15係顯示遮蔽電極寬度X1為4 μm之情形中相對於平面電極PX2之長度L1之鄰接像素之黑透過率。又，圖13所示之曲線r16係顯示構成壁電極PX之平面電極PX2之電極長度L1為L1=2 μm之情形中，遮蔽電極寬度X1與鄰接像素之黑透過率之關係。
由圖12可知，即使在平面電極PX2之長度L1為0 μm、即不設置平面電極PX2之情形下，由曲線r13~曲線r15可知，遮蔽電極寬度X1為0.5 μm時鄰接像素之黑透過率為0.9%，X1=2 μm時鄰接像素之黑透過率為0.19%，X2=4 μm時鄰接像素之黑透過率為0.03%左右。另一方面，遮蔽電極寬度X1為0 μm時，即不設置遮蔽電極CE之情形中，L1=0時之鄰接像素之黑透過率為1.2%，因此藉由設置遮蔽電極CE，亦可抑制即減少鄰接像素之黑透過率。
尤其由圖12之曲線r13~曲線r15可知，形成電極長度L1為0.5 μm以上之平面電極PX2，進而增大其長度L1之情形中，鄰接像素之黑透過率會隨著平面電極長度L1增加而減少，漸近於遮蔽電極寬度X1為4 μm時之鄰接像素之黑透過率。
如此，實施形態2之液晶顯示裝置亦與實施形態1相同，若平面電極PX2變長則壁電極PX與擬似壁電極CT間之距離縮短，則到達藉由平面電極PX2形成鄰接像素之液晶層LC之電力線LF會被遮蔽，因此可抑制鄰接像素之黑透過率增加，故平面電極PX2之電極長度L1為0.5 μm以上較佳。
又，由圖13之曲線r16明瞭，壁電極之平面電極為2 μm 之情形中遮蔽電極CE之電極寬度X1與鄰接像素之黑透過率之關係，與增大前述平面電極PX2之長度L1之情形相同，若如前述增大遮蔽電極CE之電極寬度X1則可降低鄰接像素之黑透過率。由此，即使以最小寬度而僅設置遮蔽電極CE，亦可獲得該效果。
但，認為若增大遮蔽電極CE之電極寬度X1則會導致顯示模式效率大幅下降。該現象在遮蔽電極CE之電極寬度X1比壁電極PX之電極寬度L2長時變得顯著，這是由於在平面電極PX2與遮蔽電極CE間易產生縱方向(傾斜方向)之電場即電橋電場，因而在壁電極PX與擬似壁電極CT間變得難以施加電場之故。由此，遮蔽電極寬度X1比壁電極寬度L2小，即X1≦L2較佳。
又，如圖13所示，可知遮蔽電極寬度X1從0.5 μm變化成1.0 μm時，鄰接像素之黑透過率從0.09降至0.07，降低18%，相對於此，從0 μm變化成0.5 μm時，鄰接像素之黑透過率從0.17降至0.09，降低44%。即，藉由將遮蔽電極寬度X1設為0.5 μm以上，可使鄰接像素之黑透過率為0.10以下，且可有效遮蔽從佈線(汲極線DL或閘極線等)產生之電力線LF與從白顯示像素之平面電極PX2之下表面產生之電力線LF。根據以上效果，遮蔽電極寬度X1在0.5≦X1≦L2(μm)之範圍內較佳。
此理由係從白顯示像素之壁電極PX產生之電力線LF在無遮蔽電極CE之情形中會通通過佈線之下(第1基板SUB1側)而到達鄰接像素，相對於此，在設有遮蔽電極CE之情 形中，通過遮蔽電極CE附近之電力線LF會被遮蔽電極CE遮蔽之故。
如此，遮蔽電極CE兼備遮蔽佈線電位之效果，及抑制鄰接像素之黑透過率之效果兩者。
由上，藉由在配置有遮蔽電極CE之情形中亦設置平面電極PX2，而有低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之影響之黑透過率增加、及抑制鄰接像素之黑透過率增加之效果，且遮蔽電極CE有抑制因佈線電位所致之影響之黑透過率增加，及抑制鄰接像素之黑透過率增加之效果。
惟遮蔽電極CE亦可不為0 V之電壓，而為非固定電壓之浮動狀態。遮蔽電極CE為浮動之情形中，在圖5(a)所示之先前構成下，電荷會滯留於遮蔽電極CE而有導致黑顯示時黑透過率增加之虞。相對於此，本發明之實施形態2之構成中，由於為壁電極PX具備平面電極PX2之構成，因此從經充電之遮蔽電極CE產生之電力線LF會被平面電極PX2遮蔽，因此可抑制黑透過率之增加。因此，遮蔽電極CE即使在浮動之情形下，亦可抑制因充電所致之黑透過率之增加，且與前述效果相同，有低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之黑透過率增加、抑制鄰接像素之黑透過率增加之效果。
<實施形態3>
圖14係用以說明本發明之實施形態3之液晶顯示裝置中之像素構成之剖面圖，圖15係用以說明實施形態3之壁電 極之詳細構成之剖面圖。惟實施形態3之液晶顯示裝置中，僅有形成於第1基板SUB1側之壁電極PX之構成不同，其他構成皆為與實施形態1之液晶顯示裝置相同之構成。因此在以下說明中，針對壁電極PX之構成詳細說明。又，實施形態3之液晶顯示裝置中，亦針對將像素PXL兩端之壁電極PX作為像素電極，將擬似壁電極CT作為共用電極之情形進行說明，但亦可為將像素PXL兩端之壁電極作為共用電極，而將擬似壁電極作為像素電極之構成。
如圖14及圖15所示，實施形態3之液晶顯示裝置中，採用在像素PXL之區域內分別形成凸狀之絕緣膜PAS3之構成，在該絕緣膜PAS3之側壁內且在各像素PXL區域外側之側壁面(外側壁面)上形成壁狀電極PX1。又，與壁狀電極PX1電性連接之平面電極PX2形成於絕緣膜PAS3之下層，與壁狀電極PX1電性連接之平面電極(第2平面電極)PX3形成於絕緣膜PAS3之上層側。尤其實施形態3中，於絕緣膜PAS3之下側面(第1基板SUB1側面)、即絕緣膜PAS2與絕緣膜PAS3之間形成平面電極PX2，於絕緣膜PAS3之上面側(液晶層LC側之面，對向面側)、即絕緣膜PAS3與配向膜ORI之間形成平面電極PX3。此時，在平面電極PX2、PX3之邊緣部內，壁狀電極PX1側之邊緣部與該壁狀電極PX1之邊緣部連續形成，壁狀電極PX1與平面電極PX2、PX3電性連接，形成介隔擬似壁電極CT而對向配置於第1基板SUB1側之面內方向之壁電極PX。藉此，構成在壁狀電極PX1之上下端具有以從該壁狀電極PX1之邊緣部向擬似壁 電極CT側突出之方式延伸之平面電極PX2、PX3之壁電極PX。即，實施形態3之液晶顯示裝置中，具有與第1基板SUB1抵接之平面電極PX2及靠近第2基板SUB2之平面電極PX3，且平面電極PX2、PX3從壁狀電極PX1之邊緣部向像素PXL之透過區域及擬似壁電極CT側延伸形成。
該實施形態3之壁電極PX之形成步驟係在絕緣膜PAS1之上層形成佈線(汲極線DL等)，覆蓋該佈線等而形成絕緣膜PAS2後，將作為平面電極PX2之導電性薄膜成膜，並藉由圖案化形成平面電極PX2。接著，於平面電極PX2之上層形成壁狀(凸狀)絕緣膜PAS3，於該壁狀絕緣膜PAS3之上層即側壁面及上表面形成透明電極，形成壁狀電極PX1與平面電極PX3。此情形時，構成為以壁電極PX不與鄰接像素之壁電極PX連接、即不電性短路之方式形成，且平面電極PX2與壁狀絕緣膜上之透明電極(壁狀電極PX1)在2點鏈線所示之像素交界部之側連接。
即，實施形態3之壁電極PX中，於每個像素PXL中，擬似壁電極CT(線狀電極CT1、CT2)在該像素PXL之長邊方向(Y方向)延伸形成。又，於與該線狀電極CT1之延伸方向正交之方向(X方向)之一對邊緣部即長邊方向之邊緣部，形成有經由薄膜電晶體TFT而被供給相同影像信號之壁電極PX。此時，實施形態3之壁電極PX中，由像素PXL之短邊方向(XZ平面)之剖面圖即圖15可知，於壁電極PX之剖面結構中，成為將形成壁電極PX之壁狀電極PX1及平面電極PX2、PX3形成為C字狀，於擬似壁電極CT側將壁電極PX 之開口部(C字狀開口部)開口之構成。
藉由該構成，從壁狀電極PX1延伸之上下之平面電極PX2、PX3產生之電力線LF會因為從壁狀電極PX1產生之電力線LF而急劇彎曲，因而到達擬似壁電極CT之條數變多，故可抑制電場強度之不均一性。其結果，實施形態3之液晶顯示裝置除實施形態1之液晶顯示裝置之效果外，可獲得可進而提高像素全體之顯示模式效率之額外效果。再者，於壁狀電極PX1之上側及下側設有平面電極PX2、PX3，因此由佈線即汲極線DL之電位所致之黑透過率增加之抑制及鄰接像素之黑透過率增加之抑制效果亦提高。
由上，實施形態3之液晶顯示裝置中，可進而獲得低驅動電壓化、顯示模式效率之提高、對因佈線電位所致之黑透過率增加之抑制、及鄰接像素之黑透過率增加之抑制效果。
又，實施形態3之液晶顯示裝置中亦可以金屬薄膜形成壁電極PX，在壁電極PX以金屬薄膜形成之情形下，與實施形態1相同，亦可提高液晶顯示器之良率，使液晶顯示裝置低成本化。惟以金屬薄膜形成實施形態3之壁電極PX之情形中亦與實施形態1相同，靠近配置於2點鏈線所示之像素交界部之2個壁電極PX之寬度較佳比黑矩陣之寬度小。
再者，如用以說明圖16所示之本發明之實施形態3之其他液晶顯示裝置之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層 側。
圖16所示之其他液晶顯示裝置中，成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1而配置遮蔽電極CE之構成。即，以覆蓋形成於第1基板SUB1之液晶層LC側(對向面側)之遮蔽電極CE之方式形成絕緣膜PAS1，於該絕緣膜PAS2之上層形成汲極線DL。此時，遮蔽電極CE以與汲極線DL重疊之方式形成，與汲極線DL一同在Y方向延伸且並設於X方向。
此時，汲極線DL之上層之構成與前述圖14所示之液晶顯示裝置相同，形成：覆蓋包含該汲極線DL之第1基板SUB1表面之絕緣膜PAS2、形成階差之絕緣膜PAS3、及構成壁電極PX之壁狀電極PX1與平面電極PX2、PX3、以及構成擬似壁電極CT之線狀電極CT1，於其上層以覆蓋第1基板SUB1之液晶層LC側之方式形成配向膜ORI。該第1基板SUB1介隔液晶層LC與第2基板SUB2對向配置，而形成液晶顯示面板PNL。即，與實施形態2之液晶顯示裝置相同，成為在鄰接之像素PXL之壁電極PX與遮蔽電極CE間之層配置佈線(汲極線DL)之構成。
因此，圖16所示之實施形態3之其他液晶顯示裝置中，除圖15所示之實施形態3之液晶顯示裝置之效果外，可獲得由遮蔽電極CE抑制從汲極線DL產生之介隔液晶層LC到達壁電極PX之電力線LF之額外效果。
<實施形態4>
圖17係用以說明本發明之實施形態4之液晶顯示裝置中 之像素構成之剖面圖，其中僅有被供給共用信號之共用電極之構成不同，其他構皆為與實施形態1之液晶顯示裝置相同之構成。因此以下說明中，針對共用電極之構成詳細說明。
如圖17所示，實施形態4之共用電極係將構成實施形態1之共用電極即擬似壁電極CT之一對線狀電極CT1、CT2內、位於第2基板SUB2側之線狀電極CT2除去之構成。即，與實施形態1相同，沿著與鄰接之像素PXL之交界部分形成絕緣膜PAS3，至少壁電極PX以形成於絕緣膜PAS3之側壁面之壁狀電極PX1，及從該壁電極PX1之端部向第1基板SUB1之面內方向延伸之平面電極PX2形成。另一方面，成為共用電極之線狀電極CT1形成於在X方向上對向配置之一對壁電極PX間之區域，於像素PXL之區域內在Y方向上延伸，且僅在第1基板SUB1側形成。因此實施形態4之構成中，無需在第2基板SUB2上形成線狀電極CT2之步驟，因此可以低成本製造液晶顯示裝置。
實施形態4之像素構成中，從壁狀電極PX1之圖中下側端部延伸之電力線會到達作為共用電極之線狀電極CT1，且從平面電極PX2延伸之電力線亦到達線狀電極CT1，因此亦可獲得與實施形態1相同之效果，可低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之黑透過率增加、及抑制鄰接像素之黑透過率增加。
又，沿著像素PXL之邊緣部形成壁電極PX，於該壁電極PX間之區域形成線狀電極CT1。因此，即使在圖17中之X 方向之像素寬度變大之情形中，亦可使被供給影像信號之像素電極即壁電極PX，與被供給共用信號之共用電極即線狀電極CT1之間隔(電極間距離)縮短至像素寬度之一半左右之距離。其結果，亦可獲得可抑制同一像素內之電場強度之不均一性之效果。
再者，實施形態4之構成中，於第2基板SUB2上僅形成彩色濾光片或黑矩陣BM等，因此可以與先前相同之定位精度形成液晶顯示面板。其結果，可降低伴隨第1基板SUB1與第2基板SUB2之貼合之不良率，而可獲得可提高良率之額外效果，可使液晶顯示裝置低成本化。
又，如用以說明圖18所示之本發明之實施形態4之其他液晶顯示裝置中之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層側。
該圖18所示之其他液晶顯示裝置中，亦成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1而配置遮蔽電極CE之構成。此時，汲極線DL上層之構成與前述圖16所示之液晶顯示裝置相同，於遮蔽電極CE及形成於汲極線DL上層之絕緣膜PAS3之側壁面分別形成壁狀電極PX1，於各壁狀電極PX1之端部形成在第1基板SUB1之面內方向延伸之平面電極PX2，而形成壁電極PX。又，成為在該壁電極PX之中間區域形成線狀電極CT1之構成。
因此，圖18所示之實施形態4之其他液晶顯示裝置中，除圖17所示之實施形態4之液晶顯示裝置之效果外，可獲 得遮蔽電極CE可抑制從汲極線DL產生之介隔液晶層LC到達壁電極PX之電力線LF之額外效果。
<實施形態5>
圖19係用以說明本發明之實施形態5之液晶顯示裝置之像素構成之剖面圖，實施形態5中，像素交界之壁電極為共用電極，壁電極間之中央之電極為像素電極。另，除共用電極即共用壁電極CT3之構成外之其他構成係與實施形態9相同之構成，以下說明中，針對共用壁電極CT3詳細說明。
如圖19所示，實施形態5之液晶顯示裝置中，成為以跨越與2點鏈線所示之鄰接像素之交界區域之方式形成絕緣膜PAS3之構成，於其側壁面形成壁狀電極CT4。於該壁狀電極CT4起之下端側端部即第1基板SUB1側之端部，在第1基板SUB1之面內方向延伸之平面狀電極(平面電極)CT5從壁狀電極CT4以特定寬度連續形成。此時，平面電極(第1平面電極)CT5沿著絕緣膜PAS2之上表面形成。
又，於絕緣膜PAS3之上表面及第2基板SUB2側之面，形成包含導電性薄膜之電極(平面電極)CT6，成為該平面電極CT6之端部與該壁狀電極CT4之上端側端部(即第2基板SUB2側之端部)連接之構成。藉由該壁狀電極CT4與平面電極CT5、CT6而構成共用壁電極CT3。另，平面共用電極CT5之形狀成為沿著絕緣膜PAS3之上表面形狀之形狀。
如此，實施形態5中，由於為對形成於鄰接像素間之共用壁電極CT3供給共用信號之構成，因此在形成於像素之 邊緣部之一對共用壁電極CT3內，鄰接之像素PXL之一方之共用壁電極CT3在絕緣膜PAS3之上表面成一體，並電性連接。即，成為以覆蓋絕緣膜PAS3之方式形成共用壁電極CT3之構成。
另一方面，實施形態5之像素電極PX由以在圖19中之Y方向即像素PXL之長邊方向延伸之透明導電膜所形成之線狀電極PX4構成，且形成於各像素PXL之一對共用壁電極CT3間之區域。
如此，實施形態5之液晶顯示裝置中，由於為在與共用壁電極CT3間之區域中僅在第1基板SUB1之側形成電極(作為像素電極PX之線狀電極PX4)之構成，因此與實施形態4相同，亦可獲得可提高液晶顯示面板製造時之良率之額外效果。其結果，可獲得可將液晶顯示裝置低成本化之額外效果。
又，實施形態5之液晶顯示裝置中，覆蓋絕緣膜PAS3而形成共用壁電極CT3，並對其供給共用信號，即像素交界部分之共用電極CT3成為全面共用電極。因此，可增大占液晶顯示面板PNL之顯示面面積之共用壁電極CT3之面積，可抑制來自鄰接像素之電力線，因此可獲得可進而抑制鄰接像素之黑透過率增加及鄰接像素電位變動之透過率變動所致之額外效果。
又，從像素電極PX即線狀電極PX4延伸之電力線會到達與第1基板SUB1之面內方向平行形成之共同壁電極CT3。此時，形成共同壁電極CT3之平面電極CT5可抑制來自汲 極線DL等佈線之電力線，因此可獲得與前述實施形態4相同之效果，可低驅動電壓化、提高顯示模式效率、及抑制因佈線電位之黑透過率增加等。
又，如圖20所示之用以說明實施形態5之其他液晶顯示裝置之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層側。
該圖20所示之實施形態5之其他液晶顯示裝置中，成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1配置遮蔽電極CE之構成。此時，汲極線DL上層之構成與前述圖19所示之液晶顯示裝置相同，以覆蓋形成於像素之交界部之絕緣膜PAS3之方式形成一對共用壁電極CT3，該共用壁電極CT3係以共用壁電極CT4及平面共用電極CT5、CT6形成，且在一對共用壁電極CT3間之區域形成線狀電極PX4。
因此，圖20所示之實施形態5之其他液晶顯示裝置中，除圖19所示之實施形態5之液晶顯示裝置之效果外，亦可獲得由遮蔽電極CE抑制從汲極線DL產生之經由液晶層LC到達壁電極PX之電力線LF之額外效果。
<實施形態6>
圖21係用以說明本發明之實施形態6之液晶顯示裝置中之像素構成之剖面圖，除了作為像素電極之壁電極PX之構成及汲極線DL之形成位置以外，其他構成與實施形態5為相同構成。因此以下說明中，針對壁電極PX及汲極線DL之構成詳細說明。
如圖21所示，其構成為在與鄰接像素之交界部分且亦在 各像素之區域內，於第1基板SUB1之對向面側形成突出成凸狀之絕緣膜PAS3，且以覆蓋該絕緣膜PAS3之方式形成導電性薄膜。即，實施形態6中，成為在與像素PXL之邊緣部且亦在像素PXL之區域(透過區域)中形成壁電極之構成。惟在覆蓋絕緣膜PAS3之導電性薄膜內，至少覆蓋形成於與鄰接像素之交界部分之絕緣膜PAS3、即形成於像素區域內側之絕緣膜PAS3之導電性薄膜由透明導電性薄膜構成。
實施形態6之液晶顯示裝置中，將覆蓋形成於與鄰接像素之交界部分之絕緣膜PAS3之導電性薄膜，作為被供給共用信號之共用電極(共用壁電極)CT3；將覆蓋形成於與一對共用壁電極CT3間之區域即形成於像素區域之絕緣膜PAS3之導電性薄膜，作為經由薄膜電晶體被供給影像信號之像素電極(壁電極PX)。
此時，壁電極PX及共用壁電極CT3包含：形成於絕緣膜PAS3之側壁面之壁狀電極PX1、CT4；從該壁狀電極PX1、CT4之下端側向第1基板SUB1之面內方向延伸形成之平面電極PX2、CT5；從壁狀電極PX1之上端側以覆蓋絕緣膜PAS3之頭頂部分之方式形成之平面電極PX3、CT6。即，實施形態6中，成為在一對壁電極CT間之區域形成像素電極即壁電極PX之構成。
又，實施形態6中，成為在壁電極PX之下層即形成壁電極PX之絕緣膜PAS3之下層介隔絕緣膜PAS2而配置汲極線DL之構成。再者，在圖21中之X方形即像素PXL之短邊方 向大致中心部分形成延伸於Y方向之壁電極PX。因此，在除薄膜電晶體等之形成區域以外之區域內，成為各像素電極PX相對於汲極線DL即壁電極PX而於圖21中之X方向即像素PXL之短邊方向上對稱之構成。此時，實施形態6中由於亦僅於第1基板SUB1側形成電極，故可獲得與實施形態5相同之效果，可提高液晶顯示裝置製造時之良率，可使液晶顯示裝置之製造成本低成本化。
又，實施形態6之液晶顯示裝置中，由於亦成為在與鄰接像素之交界部分形成共同壁電極CT3之構成，故可獲得與實施形態5之液晶顯示裝置相同之效果，可低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之黑透過率之增加、及抑制鄰接像素之黑透過率增加，且亦可抑制因鄰接像素電位變動所致之透過率變動等。
尤其實施形態6之液晶顯示裝置中，成為在一對共用壁電極CT3間之區域形成壁電極PX之構成，因此可使像素電極與共用電極之間隔、即壁電極PX與共用壁電極CT3之間隔小於像素PXL之短邊方向之間隔，可使產生於壁電極PX與共用壁電極CT3間之電力線之分佈均一。再者，壁電極PX及共用壁電極CT3之任一電極中，亦構成為從壁狀電極PX1、CT4之下端側向第1基板SUB1之面內方向即各像素PXL之面內方向延伸之平面電極PX2、CT5。因此，壁電極PX及共用壁電極CT3之任一者中，皆可抑制自壁狀電極PX1、CT4之下側邊部之電力線經由液晶層LC迴繞至汲極線DL或鄰接像素。
又，實施形態6之液晶顯示裝置中，構成為於像素PXL之中央設置壁電極PX，在與該壁電極PX重疊之區域設置含金屬佈線之汲極線DL，但在與形成壁電極PX之平面電極PX3重疊區域之液晶層LC中液晶分子幾乎不移動，因此即使是包含透過率低之金屬薄膜之汲極線DL亦可形成。另，汲極線DL之形成位置不限於與壁電極PX重疊之位置，亦可與前述實施形態1~5相同，成為形成於與共同壁電極CT3重疊之區域之構成。
再者，如用以說明圖22所示之本發明之實施形態6之其他液晶顯示裝置中之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層側。
該圖22所示之實施形態6之其他液晶顯示裝置中，成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1配置遮蔽電極CE之構成。此時，汲極線DL上層之構成與前述圖21所示之液晶顯示裝置相同，以覆蓋形成於像素之交界部之絕緣膜PAS3之方式，於像素PXL之邊緣部形成由壁狀電極CT4及平面電極CT5、CT6構成之一對共用壁電極CT3，且在與該一對共用壁電極CT3間之區域，形成由壁狀電極PX1及平面電極PX2、PX3構成之壁電極PX。
因此，圖22所示之實施形態6之其他液晶顯示裝置中，除圖21所示之實施形態6之液晶顯示裝置之效果外，亦可獲得由遮蔽電極CE抑制從汲極線DL產生之經由液晶層LC達到壁電極PX之電力線LF之額外效果。
<實施形態7>
圖23係用以說明本發明之實施形態7之液晶顯示裝置中之像素構成之圖，除以壁電極形成之共用電極以外之其他構成皆為與實施形態1相同之構成。因此以下說明中，針對形成共用電極之壁電極(共用壁電極)CT3之構成詳細說明。
如圖23所示，實施形態7之液晶顯示裝置成為不使用前述實施形態1之擬似壁電極之構成，且將一對壁電極之一方作為像素電極，將另一方作為共用電極使用。即，夠成為在分別形成於像素PXL之一對邊緣部之壁電極內，將一方之壁電極PX作為被供給圖形信號之像素電極，且將另一方之壁電極(共用壁電極)CT3作為被供給共用信號之共用電極。
包含該構成之實施形態7之像素構成中，構成為在各像素PXL之邊緣部上於Y方向延伸形成之凸狀絕緣膜PAS3之X方向側之側壁面中之一側壁面上，形成由壁狀電極PX1與平面電極PX2構成之壁電極PX，並對該壁電極PX經由未圖示之薄膜電晶體供給影像信號。又，構成為在另一側壁面上形成由壁狀電極CT4與平面電極CT5構成之共同壁電極CT3，並被供給共用信號。包含該構成之絕緣膜PAS3以與汲極線DL重疊之方式配置於與鄰接像素PXL之交界部分，因此一對壁電極PX與共同壁電極CT3在各像素PXL之區域內對向配置。
如此，實施形態7之壁電極PX及共同壁電極CT3中，亦 構成為具備從第1基板SUB1之表面立設於第2基板SUB2側之壁狀電極PX1、CT4，且具備從壁狀電極PX1、CT4之第1基板SUB1側之邊緣部沿著該第1基板SUB1之面內方向延伸之平面電極PX2、CT5。其結果，實施形態7之液晶顯示裝置中亦可獲得與實施形態1相同之效果。即，可藉由平面電極PX2防止(遮蔽)從壁狀電極PX1產生之電力線經由液晶層LC側朝向側鄰接之像素或汲極線DL，且從平面電極PX2產生之電力線可到達共用壁電極CT3。同樣的，共用壁電極CT3中，亦可藉由平面電極CT5防止(遮蔽)從鄰接之像素或汲極線DL產生之電力線經由液晶層LC到達壁狀電極CT4，且從壁電極PX產生之電力線可到達平面電極CT5。藉此，實施形態7之液晶顯示裝置中，亦可抑制像素PXL內之電場強度之不均一性。
又，實施形態7之像素構成中，無需將用以在各像素PXL之中央部分形成擬似壁電極之線狀電極形成於第1基板SUB1及第2基板SUB2上，因此可減少第1基板SUB1及第2基板SUB2之製造所需要之步驟數，獲得可使液晶顯示裝置低成本化之額外效果。
尤其實施形態7之液晶顯示裝置中，構成為形成在各像素PXL之長邊方向延伸之壁電極PX與共同壁電極CT3，壁電極PX與共用壁電極CT3在短邊方向對向配置。因此，將本發明應用於高精細之液晶顯示面板之情形中，可縮短(縮小)壁電極PX與第2壁電極CT3之間隔，因此可對壁電極PX與第2壁電極CT3間施加均一電場，可提高顯示模式效 率。
惟實施形態7之像素構成中，若壁電極PX與共用壁電極CT3之間隔變長(變大)，則電力線密度在壁電極PX及共用壁電極CT3之附近變密，自壁電極PX及共用壁電極CT3遠離則變疏。因此，壁電極PX與共用壁電極CT3間之電場強度變得不均一，而有導致顯示模式效率下降之虞。因此，壁電極PX與共用壁電極CT3間之距離宜選擇可獲得高顯示模式效果之範圍，適合於小型且高精度之液晶顯示面板PNL。又，實施形態7之壁電極PX及共用壁電極CT3採用分別具備平面電極PX2、CT5之構成，因此可獲得與實施形態1相同之效果，可低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之黑透過率增加、抑制鄰接像素之黑透過率增加。
另，實施形態7之像素構成中，構成為在1個絕緣膜PAS3之側壁面中之一側壁面上形成被供給影像信號之像素電極(壁電極)PX，在另一側壁面上形成被供給共用信號之共用電極(共用壁電極)CT3，但像素電極與共用電極之形成位置不限於實施形態7之配置。例如亦可構成為於X方向上於第奇數號之絕緣膜PAS3之側壁面上形成壁電極PX，於第偶數號之絕緣膜PAS3之側壁面上形成共用壁電極CT3。藉由如此構成，由於鄰接於同一絕緣膜PAS3之像素PXL之像素電極或共用電極靠近配置，因此可獲得可防止在鄰接之像素之共用壁電極CT3間產生電位差之額外效果。
再者，如圖24所示之用以說明本發明之實施形態7之其 他液晶顯示裝置之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層側。
該圖24所示之實施形態7之其他液晶顯示裝置中，構成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1配置遮蔽電極CE。此時，汲極線DL之上層構成與圖23所示之液晶顯示裝置相同，在絕緣膜PAS3之側壁面即像素PXL之長邊側之邊緣部，於一方之邊緣部形成包含壁狀電極PX1與平面電極PX2之壁電極PX，於另一方之邊緣部形成包含壁狀電極CT4與平面電極CT5之壁電極(共用壁電極)CT3。
因此，圖24所示之實施形態7之其他液晶顯示裝置中，除圖23所示之實施形態7之液晶顯示裝置之效果外，亦可獲得由遮蔽電極CE抑制從汲極線DL產生之經由液晶層LC到達壁電極PX之電力線LF之額外效果。
<實施形態8>
圖25係用以說明本發明之實施形態8之液晶顯示裝置之像素構成之剖面圖，除以壁電極形成之共用壁電極CT3外之其他構成與實施形態3為相同構成，且對壁電極PX及共用壁電極CT3供給之信號與實施形態7相同。因此，以下說明中，針對形成共用電極之共用壁電極CT3之構成詳細說明。
如圖25所示，實施形態8之液晶顯示裝置為不使用實施形態3之擬似壁電極之構成，且為沿著長邊方向邊緣部形成之一對壁電極未電性連接之構成。與實施形態7相同， 構成為一方之壁電極即壁電極PX與薄膜電晶體之源極電極電性連接，另一方之壁電極即共用壁電極CT3連接於公共線。即，將沿著長邊方向之邊緣部形成之一對壁電極中之一壁電極PX作為像素電極，將另一壁電極(共用壁電極)CT3作為共用電極。再者，壁電極PX與鄰接像素PXL之共用壁電極CT3夾著像素PXL之交界部分(2點鏈線所示)靠近配置。
包含該構成之實施形態8之像素構成中，與實施形態3相同，在像素PXL之邊部內沿著長邊方向之一對邊部形成絕緣膜PAS3。該絕緣膜PAS3在像素PXL之短邊方向之平面上之剖面形狀成梯形狀，於一方之絕緣膜PAS3之鄰接像素側之側壁面上形成壁狀電極PX1。又，於形成該壁狀電極PX1之絕緣膜PAS3之下表面側形成平面電極PX2，於上表面側形成平面電極PX3。此時，壁狀電極PX1之上側及下側之邊緣部，於其端部與平面電極PX2、PX3分別連續連接，藉由壁狀電極PX1及平面電極PX2、PX3而形成壁電極PX之剖面形狀在各像素PXL之中心方向(透過區域)即共用壁電極CT3側開口之C字狀之壁電極PX。
同樣的，於一對絕緣膜PAS3中之另一絕緣膜PAS3之鄰接像素側之側壁面形成壁狀電極CT4。又，於絕緣膜PAS3之下表面側形成平面電極(第1平面電極)CT5，且於上表面側形成平面電極(第2平面電極)CT6。此時，壁狀電極CT4之上側及下側之邊緣部在其端部與平面電極CT5、CT6分別連續連接，藉由該壁狀電極CT4及平面電極CT5、CT6， 形成共用壁電極CT3之剖面形狀在各像素PXL之中心方向(透過區域)即壁電極PX側開口之C字狀之共用壁電極CT3。
因此，實施形態8之像素構成亦與實施形態3相同，從平面電極PX2、PX3產生之電力線會因從壁狀電極PX產生之電力線而急劇彎曲。又，到達平面電極CT5、CT6之電力線亦會因從第2壁狀電極CT4產生之電力線而急劇彎曲。藉此，從壁電極PX到達第2壁電極CT3之電力線之條數變多，因此可抑制電場強度之不均一性，可提高像素全體之顯示模式效率。
又，實施形態8之構成中，可藉由平面電極PX2、PX3防止(遮蔽)從壁狀電極PX1產生之電力線經由液晶層LC側朝向鄰接之像素或汲極線DL，且從平面電極PX2、PX3產生之電力線可到達第2壁電極CT3。再者，第2壁電極CT3中，亦可藉由平面電極CT5、CT6防止(遮蔽)從鄰接之像素或汲極線DL產生之電力線經由液晶層LC到達壁狀電極CT4，且從壁電極PX產生之電力線可到達平面電極CT5、CT6。因此，實施形態8之液晶顯示裝置亦與實施形態3相同，可抑制像素PXL內之電場強度之不均一性。又，亦有助於抑制來自佈線即汲極線DL等之電位所致之黑透過率增加。再者，由於可抑制到達黑顯示之鄰接像素之電力線之條數，因此亦可抑制鄰接像素之黑透過率增加。由上，實施形態8之構成中亦可低驅動電壓化、提高顯示模式效率、抑制因佈線電位所致之黑透過率增加、及鄰接像素之 黑透過率增加。
又，實施形態8之液晶顯示裝置亦與實施形態7相同，成為各像素PXL之壁電極PX與共用壁電極CT3在短邊方向對向配置之構成，因此將本發明應用於高精細之液晶顯示面板之情形中，可縮短(縮小)壁電極PX與共用壁電極CT3之間隔。其結果，可對壁電極PX與共用壁電極CT3間施加均一電場，可提高顯示模式效率。
再者，無需將用以在各像素PXL之中央部分形成擬似壁電極之線狀電極形成於第1基板SUB1及第2基板SUB2上，因此可減少第1基板SUB1及第2基板SUB2之製造所需之步驟數，而亦獲得可使液晶顯示裝置低成本化之效果。
另，實施形態8之像素構成中，亦可例如於X方向上於第奇數號之像素交界之絕緣膜PAS3之側壁面形成壁電極PX，於第偶數號之像素交界之絕緣膜PAS3之側壁面形成共用壁電極CT3等，將鄰接像素之共用電極或像素電極集中配置在靠近像素交界而形成之絕緣膜上。
再者，如說明圖26所示之用以說明本發明之實施形態8之其他液晶顯示裝置之像素構成之剖面圖所示，可將與實施形態2相同之遮蔽電極CE設於佈線(例如汲極線DL)之下層側。
該圖26所示之實施形態8之其他液晶顯示裝置中，成為在佈線即汲極線DL之下層側介隔絕緣膜PAS1而配置遮蔽電極CE之構成。此時，汲極線DL之上層構成與前述圖25所示之液晶顯示裝置相同，於絕緣膜PAS3之側壁面即像素 PXL之長邊側之邊緣部中之一邊緣部形成由壁狀電極PX1與平面電極PX2、PX3構成之壁電極PX，於另一邊緣部形成由壁狀電極CT4與平面電極CT5、CT6構成之共用壁電極CT3。
因此，圖26所示之實施形態8之其他液晶顯示裝置中，除圖25所示之實施形態8之液晶顯示裝置之效果外，亦可獲得由遮蔽電極CE抑制從汲極線DL產生之經由液晶層LC到達壁電極PX之電力線LF之額外效果。
另，實施形態1~8之液晶顯示裝置中，成為將壁電極沿著像素之周緣部形成之構成，但不限於此，例如，如圖27所示，亦可構成為以在像素PXL之短邊方向(X方向)具有開口之、在長邊方向(Y方向)延伸且在短邊方向(X方向)上對向配置之一對壁電極PX形成。
以上，基於前述發明之實施形態具體說明藉由本發明者完成之發明，但本發明不限於前述發明之實施形態，在不脫離其主旨之範圍內可進行各種變更。
AR‧‧‧顯示區域
BM‧‧‧黑矩陣
CE‧‧‧遮蔽電極
CF‧‧‧彩色濾光片
CL‧‧‧公共線
CT‧‧‧共用電極(擬似共用電極)
CT1‧‧‧線狀電極
CT2‧‧‧線狀電極
CT3‧‧‧共用壁電極
CT4‧‧‧壁狀電極
CT5‧‧‧平面電極
CT6‧‧‧平面電極
DL‧‧‧汲極線
DR‧‧‧驅動電路
FPC‧‧‧可撓性印刷基板
GL‧‧‧閘極線
LC‧‧‧液晶層
LF‧‧‧電力線
LF1‧‧‧電力線
LF1'‧‧‧電力線
LF2‧‧‧電力線
LF2'‧‧‧電力線
ORI‧‧‧配向膜
PAS1~3‧‧‧絕緣膜
PNL‧‧‧液晶顯示面板
POL1‧‧‧偏光板
POL2‧‧‧偏光板
PX‧‧‧像素電極(壁電極)
PX1‧‧‧壁狀電極
PX2‧‧‧平面電極
PX3‧‧‧平面電極
PX4‧‧‧線狀電極
PXL‧‧‧像素
SL‧‧‧密封材
SUB1‧‧‧第1基板
SUB2‧‧‧第2基板
TFT‧‧‧薄膜電晶體
TA‧‧‧區域
W1‧‧‧寬度
W2‧‧‧寬度
圖1係用以說明本發明之實施形態1之液晶顯示裝置之像素構成之圖。
圖2係用以說明本發明之實施形態1之液晶顯示裝置之像素構成之剖面圖。
圖3係用以說明本發明之實施形態1之液晶顯示裝置之像素電極與共用電極之構成之平面圖。
圖4係用以說明形成本發明之實施形態1之壁電極之平面 電極寬度與最大顯示模式效率之關係及平面電極寬度與給於最大顯示模式效率之驅動電壓之關係之圖。
圖5A、5B係用以說明本發明之實施形態1之像素之電力線分佈之圖。
圖6係顯示本發明之實施形態1之像素構成之平面電極長度與黑顯示時之佈線電位5 V時之黑透過率之關係之圖。
圖7係顯示本發明之實施形態1之像素構成之平面電極長度與鄰接像素之黑透過率之關係之圖。
圖8係用以說明本發明之實施形態2之液晶顯示裝置之像素構成之剖面圖。
圖9係顯示利用本發明之實施形態2之液晶顯示裝置之遮蔽電極之每個寬度之平面電極長度之顯示模式效率增加率之圖。
圖10係本發明之實施形態2之液晶顯示裝置之壁電極與擬似壁電極間之參數說明圖。
圖11係顯示本發明之實施形態2之液晶顯示裝置之遮蔽電極每個寬度之壁電極之平面電極長度與黑顯示時之黑透過率之關係之圖。
圖12係顯示本發明之實施形態2之液晶顯示裝置之遮蔽電極每個寬度之壁電極之平面電極長度與鄰接像素之黑透過率之關係之圖。
圖13係顯示本發明之實施形態2之液晶顯示裝置之遮蔽電極寬度與鄰接像素之黑透過率之關係之圖。
圖14係用以說明本發明之實施形態3之液晶顯示裝置之 像素構成之剖面圖。
圖15係用以說明本發明之實施形態3之壁電極之詳細構成之剖面圖。
圖16係用以說明本發明之實施形態3之其他液晶顯示裝置之像素構成之剖面圖。
圖17係用以說明本發明之實施形態4之液晶顯示裝置之像素構成之剖面圖。
圖18係用以說明本發明之實施形態4之其他液晶顯示裝置之像素構成之剖面圖。
圖19係用以說明本發明之實施形態5之液晶顯示裝置之像素構成之剖面圖。
圖20係用以說明本發明之實施形態5之其他液晶顯示裝置之像素構成之剖面圖。
圖21係用以說明本發明之實施形態6之液晶顯示裝置之像素構成之剖面圖。
圖22係用以說明本發明之實施形態6之其他液晶顯示裝置之像素構成之剖面圖。
圖23係用以說明本發明之實施形態7之液晶顯示裝置之像素構成之剖面圖。
圖24係用以說明本發明之實施形態7之其他液晶顯示裝置之像素構成之剖面圖。
圖25係用以說明本發明之實施形態8之液晶顯示裝置之像素構成之剖面圖。
圖26係用以說明本發明之實施形態8之其他液晶顯示裝 置之像素構成之剖面圖。
圖27係用以說明本發明之實施形態之液晶顯示裝置之其他像素電極與共用電極之構成之平面圖。
BM‧‧‧黑矩陣
CF‧‧‧彩色濾光片
CT1‧‧‧線狀電極
CT2‧‧‧線狀電極
DL‧‧‧汲極線
L1‧‧‧寬度
L2‧‧‧寬度
L3‧‧‧寬度
LC‧‧‧液晶層
LF‧‧‧電力線
ORI‧‧‧配向膜
PAS1~3‧‧‧絕緣膜
POL1‧‧‧偏光板
POL2‧‧‧偏光板
PX‧‧‧像素電極(壁電極)
PX1‧‧‧壁狀電極
PX2‧‧‧平面電極
PXL‧‧‧像素
SUB1‧‧‧第1基板
SUB2‧‧‧第2基板
TA‧‧‧區域
W1‧‧‧寬度
W2‧‧‧寬度

Claims (10)

  1. 一種液晶顯示裝置，其特徵在於：其包含形成第1電極與第2電極之第1基板，及介隔液晶層與前述第1基板對向配置之第2基板，且含有前述第1電極與前述第2電極之像素區域配置成矩陣狀，藉由施加於前述第1電極與前述第2電極間之前述第1基板之面內方向之電場而驅動前述液晶層；且在前述像素之每個區域於前述第1基板之與前述液晶層對向之側形成階差部；前述第1電極及前述第2電極之一者包含：形成於前述階差部之側壁面之壁狀電極、及從前述壁狀電極之邊緣部沿著前述第1基板之主面形成之平面電極；前述壁狀電極與前述平面電極電性連接；前述第1電極及前述第2電極之另一者係包含線狀之導電性薄膜，且介隔配向膜與上述液晶層對向，該線狀之導電性薄膜係形成至少沿著前述第一基板之主面而形成之線狀電極。
  2. 如請求項1之液晶顯示裝置，其中前述階差部係以包含跨越與鄰接像素之間而形成之絕緣體之凸狀體；前述壁狀電極在前述凸狀體之側壁面內，包含至少形成於沿著像素之周緣部形成之側壁面上之導電性薄膜；前述平面電極包含從前述凸狀體之底部沿著前述第1基板面在該像素之區域延伸之導電性薄膜；且前述壁狀電極及前述平面電極係介隔前述配向膜而與 前述液晶層對向。
  3. 如請求項2之液晶顯示裝置，其中在包含前述絕緣物之1個凸狀體之對向的側壁面上，形成鄰接之像素之前述壁狀電極。
  4. 如請求項1之液晶顯示裝置，其中前述階差部包含沿著前述像素區域內之至少對向之一對邊緣部而形成之凸狀體；前述壁狀電極包含在前述凸狀體之側壁面內形成於鄰接像素側之導電性薄膜；前述平面電極包含：第1平面電極，其包含沿著前述凸狀體之底面部形成之導電性薄膜；與第2平面電極，其包含沿著前述凸狀體之頭頂部形成之導電性薄膜。
  5. 如請求項1至4中任一項之液晶顯示裝置，其中前述第1電極包含：在前述像素區域之邊緣部中，於夾著該像素區域而對向之至少一對邊緣部上形成之前述壁狀電極與前述平面電極；前述第2電極包含形成於配置在前述像素區域之對向之邊緣部之一對前述第1電極間之區域之前述線狀之導電性薄膜。
  6. 如請求項5之液晶顯示裝置，其中前述線狀之導電性薄膜係包含：形成於前述第1基板之第1線狀電極，及形成於前述第2基板且至少其一部分介隔前述液晶層而與前述第1線狀電極重疊形成之第2線狀電極；前述第1線狀電極與前述第2線狀電極電性連接，形成 相同電位之區域。
  7. 如請求項6之液晶顯示裝置，其中前述第2線狀電極之電極寬度大於前述第1線狀電極之電極寬度。
  8. 如請求項5之液晶顯示裝置，其中前述線狀之導電性薄膜係包含：沿著主面形成於前述第1基板，且在該像素之長邊方向上延伸之第1線狀電極。
  9. 如請求項1至4中任一項之液晶顯示裝置，其中包含：形成於前述第1基板之與前述液晶層對向之側且被供給影像信號之汲極線；被供給掃描信號之閘極線；及與前述掃描信號同步對前述第1電極供給前述影像信號之薄膜電晶體；且具備於前述汲極線或/及前述閘極線之下層重疊配置之遮蔽電極。
  10. 如請求項1至4中任一項之液晶顯示裝置，其中將自前述壁狀電極之邊緣部向像素區域延伸之前述平面電極之電極寬度設為L1，將前述液晶層之厚度設為d之情形時，前述平面電極之電極寬度L1為0.5≦L1≦d(μm)。
TW101111924A 2011-04-05 2012-04-03 Liquid crystal display device TWI493264B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083815A JP2012220575A (ja) 2011-04-05 2011-04-05 液晶表示装置

Publications (2)

Publication Number Publication Date
TW201248278A TW201248278A (en) 2012-12-01
TWI493264B true TWI493264B (zh) 2015-07-21

Family

ID=46965863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111924A TWI493264B (zh) 2011-04-05 2012-04-03 Liquid crystal display device

Country Status (5)

Country Link
US (1) US9261739B2 (zh)
JP (1) JP2012220575A (zh)
KR (1) KR101355291B1 (zh)
CN (1) CN102736329B (zh)
TW (1) TWI493264B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5797956B2 (ja) 2011-07-13 2015-10-21 株式会社ジャパンディスプレイ 液晶表示装置
JP5865088B2 (ja) 2012-01-19 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
CN202473922U (zh) * 2012-03-16 2012-10-03 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
JP5851317B2 (ja) * 2012-04-10 2016-02-03 株式会社ジャパンディスプレイ 液晶表示装置
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
JP2014092771A (ja) * 2012-11-07 2014-05-19 Japan Display Inc 液晶表示装置
JP5899103B2 (ja) * 2012-11-09 2016-04-06 株式会社ジャパンディスプレイ 液晶表示装置
JP2014178541A (ja) * 2013-03-15 2014-09-25 Japan Display Inc 液晶表示装置
JP2014186121A (ja) * 2013-03-22 2014-10-02 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその駆動方法
KR102045504B1 (ko) * 2013-03-27 2019-11-18 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2014215445A (ja) 2013-04-25 2014-11-17 株式会社ジャパンディスプレイ 液晶表示装置
WO2014181494A1 (ja) 2013-05-09 2014-11-13 パナソニック液晶ディスプレイ株式会社 液晶表示装置及びその製造方法
JP2015018065A (ja) * 2013-07-10 2015-01-29 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法並びに液晶配向規制力判定方法
KR101452302B1 (ko) * 2013-07-29 2014-10-22 주식회사 하이딥 터치 센서 패널
JP6267894B2 (ja) * 2013-08-12 2018-01-24 株式会社ジャパンディスプレイ 液晶表示装置
CN103645589B (zh) * 2013-12-10 2015-12-30 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103728796A (zh) * 2014-01-13 2014-04-16 京东方科技集团股份有限公司 一种显示基板和显示装置
JP6326238B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置
KR20160003357A (ko) * 2014-06-30 2016-01-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20160043575A (ko) 2014-10-13 2016-04-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20170022739A (ko) 2015-08-21 2017-03-02 도레이케미칼 주식회사 유기닷계 코어-쉘 비드, 유기닷계 코어-쉘 비드 조성물, 이의 제조방법 및 이를 포함하는 광학필름
CN105824158A (zh) * 2016-05-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板制作方法
CN106066557B (zh) * 2016-08-10 2019-06-21 京东方科技集团股份有限公司 显示面板、显示装置
TWI618964B (zh) * 2017-04-17 2018-03-21 友達光電股份有限公司 顯示面板
TWI681554B (zh) 2018-05-10 2020-01-01 友達光電股份有限公司 畫素陣列基板及其驅動方法
TWI669557B (zh) * 2018-05-31 2019-08-21 友達光電股份有限公司 畫素結構與顯示裝置
CN108919575A (zh) * 2018-07-16 2018-11-30 惠科股份有限公司 阵列基板、显示面板及其制造方法
US11088171B2 (en) 2018-07-16 2021-08-10 HKC Corporation Limited Array substrate, display panel and method of manufacturing the same
CN111679518B (zh) * 2020-06-30 2021-08-03 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007487A1 (en) * 1999-11-01 2001-07-12 Yea-Sun Yoon Liquid crystal display having wide viewing angle
US20050007536A1 (en) * 1996-01-26 2005-01-13 Semiconductor Laboratory Co., Ltd. Liquid crystal electro-optical device
US20070194322A1 (en) * 2006-02-20 2007-08-23 Samsung Electronics Co., Ltd. Display apparatus and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214244A (ja) 1993-01-14 1994-08-05 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3174497B2 (ja) * 1996-03-19 2001-06-11 シャープ株式会社 液晶表示装置
JPH11231344A (ja) * 1998-02-18 1999-08-27 Hoshiden Philips Display Kk 液晶表示素子
TW440738B (en) * 1999-12-27 2001-06-16 Ind Tech Res Inst A structure of multi-domain liquid crystal display
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
JP4085170B2 (ja) * 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100498632B1 (ko) * 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
CN1265239C (zh) 2003-03-04 2006-07-19 友达光电股份有限公司 广视角液晶平面显示器
JP4174428B2 (ja) * 2004-01-08 2008-10-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP5034162B2 (ja) * 2005-03-23 2012-09-26 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100685936B1 (ko) 2005-06-27 2007-02-22 엘지.필립스 엘시디 주식회사 Ｉｐｓ모드 액정표시소자 및 그 제조방법
JP4684808B2 (ja) * 2005-08-29 2011-05-18 株式会社 日立ディスプレイズ 液晶表示装置及びそれを備えた情報端末機器
JP4858820B2 (ja) * 2006-03-20 2012-01-18 日本電気株式会社 アクティブマトリクス基板及び液晶表示装置並びにその製造方法
JP5061505B2 (ja) * 2006-05-25 2012-10-31 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
JP4452741B2 (ja) * 2007-12-21 2010-04-21 シャープ株式会社 ディスプレイ装置
CN102566147B (zh) * 2010-12-27 2014-11-05 上海天马微电子有限公司 液晶显示装置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050007536A1 (en) * 1996-01-26 2005-01-13 Semiconductor Laboratory Co., Ltd. Liquid crystal electro-optical device
US20010007487A1 (en) * 1999-11-01 2001-07-12 Yea-Sun Yoon Liquid crystal display having wide viewing angle
US20070194322A1 (en) * 2006-02-20 2007-08-23 Samsung Electronics Co., Ltd. Display apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
US9261739B2 (en) 2016-02-16
KR101355291B1 (ko) 2014-01-27
TW201248278A (en) 2012-12-01
CN102736329B (zh) 2015-02-25
CN102736329A (zh) 2012-10-17
US20120257156A1 (en) 2012-10-11
JP2012220575A (ja) 2012-11-12
KR20120113672A (ko) 2012-10-15

Similar Documents

Publication Publication Date Title
TWI493264B (zh) Liquid crystal display device
EP2605062B1 (en) Liquid crystal display device
TWI497178B (zh) 液晶顯示裝置
US9291865B2 (en) Liquid crystal display device
US9523900B2 (en) Liquid crystal display device
JP5460123B2 (ja) 液晶表示装置
JP2011070054A (ja) 液晶表示パネル
US8953130B2 (en) Liquid crystal display device
US9195100B2 (en) Array substrate, liquid crystal panel and display device with pixel electrode and common electrode whose projections are overlapped
JP5791593B2 (ja) 液晶表示パネルおよび液晶表示装置
JP2018146694A (ja) 表示装置
JP2005346056A (ja) 円形電極インプレーンスイッチング方式液晶表示装置
US9400409B2 (en) Liquid crystal display
TWI481936B (zh) Liquid crystal display device
JPH07239480A (ja) 液晶表示基板
US20210333674A1 (en) Display panel, method for manufacturing display panel, and display device
JPH1039335A (ja) 液晶装置
KR20080003176A (ko) 액정표시장치
KR101888446B1 (ko) 액정 표시 장치 및 이의 제조 방법
US20140078453A1 (en) Liquid crystal display device
KR20160082211A (ko) 게이트부하가 감소된 액정표시소자
KR20140098320A (ko) 2 픽셀 2 도메인 액정표시장치