JP2013098328A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013098328A
JP2013098328A JP2011239377A JP2011239377A JP2013098328A JP 2013098328 A JP2013098328 A JP 2013098328A JP 2011239377 A JP2011239377 A JP 2011239377A JP 2011239377 A JP2011239377 A JP 2011239377A JP 2013098328 A JP2013098328 A JP 2013098328A
Authority
JP
Japan
Prior art keywords
heat radiating
heat sink
heat
radiating means
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011239377A
Other languages
English (en)
Other versions
JP2013098328A5 (ja
JP5898919B2 (ja
Inventor
Masafumi Seki
雅文 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011239377A priority Critical patent/JP5898919B2/ja
Priority to US13/661,233 priority patent/US8648461B2/en
Publication of JP2013098328A publication Critical patent/JP2013098328A/ja
Publication of JP2013098328A5 publication Critical patent/JP2013098328A5/ja
Application granted granted Critical
Publication of JP5898919B2 publication Critical patent/JP5898919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】装置全体の小型化及び製造工程の簡素化を図りつつも、優れた放熱効果を得ることができる半導体装置を提供する。
【解決手段】半導体装置１は、配線基板１０と、その配線基板１０上に実装された半導体素子２０と、半導体素子２０と熱的に接続された放熱板３０と、前記放熱板３０と熱的に接続されたヒートシンク４０とを有する。放熱板３０には、溝部３４を有する取付部３３が、放熱板３０を平面視した状態で、放熱板３０の中心点Ｃ１に対して同心円となる円周上に複数形成されている。また、ヒートシンク４０には、溝部３４内に沿って移動される突出部４４を有する取付部４３が、ヒートシンク４０を平面視した状態で、ヒートシンク４０の中心点Ｃ２に対して同心円となる円周上に複数形成されている。
【選択図】図１

Description

本発明は、半導体装置に関するものである。
近年、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等に使用される半導体素子の高性能化・高速度化に伴って、その半導体素子から発熱する発熱量が年々増大している。この発熱量の増大に伴って半導体素子の温度が上昇すると、動作速度の低下や故障などの問題が生じる。
そこで、このような問題の発生を回避するために、半導体素子を放熱・冷却する技術が様々提案されている（例えば、特許文献１参照）。例えば図１１に示すように、配線基板７０に実装された半導体素子７１に高熱伝導性の金属からなる放熱板７２を熱的に接続し、その放熱板７２に放熱フィン７３を有するヒートシンク７４を熱的に接続する手段が提案されている。この場合、冷却すべき半導体素子７１の発する熱は、放熱板７２に一旦拡散してからヒートシンク７４を経て大気中に放熱される。これにより、半導体素子７１の発する熱が効率良く放熱され、半導体素子７１の温度上昇が抑制される。
特開２００９−０４３９７８号公報
ところが、ヒートシンク７４がマザーボード等の実装基板７５に固定されているため、実装基板７５にヒートシンク７４を固定するための領域を確保する必要がある。このため、装置全体の小型化が阻害されるという問題がある。また、ヒートシンク７４を実装基板７５に固定する際に、ねじなどの固定具や接着剤等を使用する必要があったため、製造工程が複雑になり、製造コストが増大するという問題がある。さらに、熱収縮などに伴って実装基板７５に反りが生じると、放熱板７２とヒートシンク７４とが点接触又は線接触の状態となり、放熱板７２からヒートシンク７４に十分な熱伝導を行うことができないという問題がある。
本発明の一観点によれば、配線基板と、前記配線基板上に実装された半導体素子と、前記半導体素子の上方に配置され、前記半導体素子と熱的に接続された第１放熱手段と、前記第１放熱手段の上方に配置され、前記第１放熱手段と熱的に接続された第２放熱手段と、を有し、前記第１放熱手段及び第２放熱手段の一方の放熱手段には、前記第１放熱手段及び前記第２放熱手段の他方の放熱手段に向かって突出する突起部が、前記一方の放熱手段を平面視した状態で、前記一方の放熱手段の中心点に対して同心円となる円周上に複数形成され、前記他方の放熱手段には、内部を前記突起部が移動可能なように形成された溝部が、前記他方の放熱手段を平面視した状態で、前記他方の放熱手段の中心点に対して同心円となる円周上に複数形成され、前記第１放熱手段及び前記第２放熱手段の中心点を一致させた状態で前記第１放熱手段及び前記第２放熱手段の少なくとも一方を回転させて前記突起部を前記溝部の終端部に嵌入させることにより、前記第２放熱手段が前記第１放熱手段に取り付けられている。
本発明の一観点によれば、装置全体の小型化及び製造工程の簡素化を図りつつも、優れた放熱効果を得ることができるという効果を奏する。
（ａ）は、一実施形態の半導体装置を示す概略断面図、（ｂ）は、放熱板を示す概略平面図、（ｃ）は、ヒートシンクを示す概略平面図。なお、（ａ）は、（ｂ）のＡ−Ａ線位置における半導体装置の断面構造を示している。 （ａ）、（ｂ）は、ヒートシンクの取付方法を示す説明図。 （ａ）は、変形例の半導体装置を示す概略断面図、（ｂ）は、放熱板を示す概略平面図、（ｃ）は、（ｂ）に示す放熱板のＢ−Ｂ概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の放熱板の取付部を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 （ａ）は、変形例の放熱板を示す概略平面図、（ｂ）は、変形例のヒートシンクを示す概略平面図。 （ａ）は、変形例の放熱板を示す概略平面図、（ｂ）は、変形例のヒートシンクを示す概略平面図。 （ａ）は、変形例の放熱板を示す概略平面図、（ｂ）は、変形例のヒートシンクを示す概略平面図。 従来の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
以下、一実施形態を図１及び図２に従って説明する。
図１（ａ）に示すように、半導体装置１は、ＰＧＡ（Pin Grid Array）型の配線基板１０と、その配線基板１０上に実装された半導体素子２０と、半導体素子２０の上方に配置された放熱板３０と、放熱板３０の上方に配置されたヒートシンク４０とを有している。
配線基板１０は、基板本体１１と、接続用パッド１２と、ピン１３とを有している。基板本体１１としては、接続用パッド１２及びピン１３が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体１１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記接続用パッド１２及びピン１３が電気的に接続されている。基板本体１１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
接続用パッド１２は、基板本体１１の上面に形成されている。接続用パッド１２の材料としては、例えば銅又は銅合金を用いることができる。また、ピン１３は、例えばマザーボード等の実装基板と接続される外部接続端子として機能する。
半導体素子２０は、シリコン（Ｓｉ）等からなる薄板化された半導体基板上に半導体集積回路（図示略）が形成された素子形成面（図１において下面）を有している。この素子形成面はパッシベーション膜で覆われ、その素子形成面に接続端子２１が配設されている。半導体素子２０としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子２０としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。半導体素子２０の厚さは、例えば１０〜５０μｍとすることができる。
半導体素子２０は、配線基板１０にフリップチップ接合されている。すなわち、半導体素子２０は、上記接続端子２１を介して、配線基板１０の接続用パッド１２と電気的に接続されている。接続端子２１としては、例えば金（Ａｕ）バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と銅（Ｃｕ）の合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金などを用いることができる。
半導体素子２０の下面と配線基板１０の上面との間にはアンダーフィル樹脂２２が充填されている。アンダーフィル樹脂２２の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
半導体素子２０の上方には、放熱板３０が配置されている。放熱板３０はヒートスプレッダとも呼ばれる。放熱板３０の材料としては、例えば銅、アルミニウム（Ａｌ）又はそれらの合金等を用いることができる。
放熱板３０は、配線基板１０上に接合されている。具体的には、放熱板３０は、半導体素子２０を取り囲むように配線基板１０の周縁部に接合部材５０によって接合されている。接合部材５０の材料としては、例えばシリコンポリマー系の樹脂を用いることができる。
放熱板３０は、板状に形成されたベース部３１と、このベース部３１の周囲に一体的に形成され、底面が接合部材５０を介して配線基板１０に接合された枠状の側壁部３２と、ベース部３１から側方に突出された取付部３３とを有している。このような放熱板３０の製造は、例えば鍛造加工や機械切削などにより行うことができる。
また、放熱板３０には、ベース部３１と側壁部３２とによって凹部３５が形成されている。この凹部３５と上記配線基板１０とによって形成された収容部に半導体素子２０が収容されている。そして、半導体素子２０の回路形成面と反対側の面（図１（ａ）において上面）が、熱伝導部材（Thermal Interface Material：ＴＩＭ）５１を介して放熱板３０の凹部３５の内底面に熱的に接続されている。なお、放熱板３０のベース部３１の平面形状は、例えば正方形状に形成されている（図１（ｂ）参照）。また、ベース部３１の大きさは、例えば平面視で２０ｍｍ×２０ｍｍ〜４０ｍｍ×４０ｍｍ程度とすることができ、ベース部３１の厚さは、例えば０．５〜４ｍｍ程度とすることができる。
なお、図１（ａ）に示した上記熱伝導部材５１としては、例えばインジウム（Ｉｎ）、シリコーン（又は炭化水素）グリース、金属フィラー、グラファイトなどの高熱伝導性物質を樹脂バインダでシート状に成型したものを用いることができる。この熱伝導部材５１の厚さは、例えば２０〜３０μｍ程度とすることができる。
取付部３３は、上記ヒートシンク４０を固定するための部材であり、ベース部３１と一体的に形成されている。取付部３３は、その上面がベース部３１の上面と面一になるように形成されている。また、取付部３３の厚さは、ベース部３１と同じ厚さ、もしくはベース部３１よりも薄く形成され、例えば０．５〜４ｍｍ程度とすることができる。この取付部３３には、ヒートシンク４０を固定するための溝部３４が形成されている。この溝部３４は、取付部３３の厚さ方向を貫通するように形成されている。
ヒートシンク４０は、放熱板３０に直接固定されている。ヒートシンク４０の材料としては、例えば銅、アルミニウム又はそれらの合金等を用いることができる。
ヒートシンク４０は、板状に形成されたベース部４１と、ベース部４１の上面から上方に突出する複数の放熱フィン４２と、ベース部４１から側方に突出された取付部４３とを有している。このようなヒートシンク４０の製造は、例えば鍛造加工や機械切削などにより行うことができる。
ベース部４１は、その下面が放熱板３０のベース部３１の上面と面接触されている。これにより、ヒートシンク４０は放熱板３０と熱的に接続されている。ベース部４１の平面形状は、例えばベース部３１と同じく正方形状に形成されている。このベース部４１の大きさは、例えばベース部３１と同じ大きさに設定されている。このため、ベース部４１の大きさは、例えば平面視で２０ｍｍ×２０ｍｍ〜４０ｍｍ×４０ｍｍ程度とすることができる。また、ベース部４１の厚さは、例えば０．３〜３ｍｍ程度とすることができる。
放熱フィン４２は、ベース部４１の上面の全範囲に渡って、所定間隔をあけて多数個並列に形成されている。各放熱フィン４２は、熱を拡散しやすいように表面積が広くなるような形状に形成されている。すなわち、各放熱フィン４２は、半導体素子２０から離間する方向（図１（ａ）では、上方）に延びるように形成されている。なお、各放熱フィン４２は、ベース部４１と一体的に形成されている。
取付部４３は、当該ヒートシンク４０を上記放熱板３０に固定するための部材であり、ベース部４１と一体的に形成されている。取付部４３は、その下面がベース部４１の下面と面一になるように形成されている。また、取付部４３の厚さは、ベース部４１と同じ厚さ、もしくはベース部４１よりも薄く形成され、例えば０．２〜３ｍｍ程度とすることができる。この取付部４３には、その下面から下方に突出する円柱状の突起部４４が形成されている。この突起部４４は、放熱板３０の取付部３３に形成された溝部３４に嵌挿されている。具体的には、突起部４４は、その側面が溝部３４の側壁に当接した状態で溝部３４に挿通され、取付部３３よりも下方に突出されている。このように突起部４４が溝部３４に嵌挿されることで、ヒートシンク４０が放熱板３０に固定されている。なお、突起部４４は、取付部４３と一体的に形成されてもよいし、取付部４３とは別に製造した部材を取付部４３に接合させたものであってもよい。取付部４３とは別に製造される場合の突起部４４の材料としては、例えば銅、アルミニウム、鉄（Ｆｅ）、ステンレス又はそれらの合金等を用いることができる。
このような構造の半導体装置１では、半導体素子２０から発生した熱は、熱伝導部材５１を介して放熱板３０に一旦拡散されてから表面積の広いヒートシンク４０に伝導され、そのヒートシンク４０から大気中に放熱される。これにより、半導体素子２０から発生する熱が効率良く放熱されるため、半導体素子２０の温度上昇が抑制される。
次に、放熱板３０とヒートシンク４０の取付構造について詳述する。
図１（ｂ）に示すように、放熱板３０のベース部３１には、そのベース部３１の各辺の中心付近に取付部３３が形成されている。すなわち、ベース部３１には、４つの取付部３３が形成されている。各取付部３３の平面形状は、矩形状に形成されている。また、各取付部３３には、一側面から取付部３３の内側中途まで延びる上記溝部３４が形成されている。この溝部３４の幅は、上記突起部４４の直径と略同じ長さに設定されている。具体的には、溝部３４の幅は、突起部４４の側面が溝部３４の側壁に当接しながら突起部４４が溝部３４内を移動可能な幅に設定されている。これら複数の取付部３３及び溝部３４は、放熱板３０を平面視した状態で、放熱板３０の中心点（ベース部３１の中心点）Ｃ１を中心にして同心円となる円周上に設けられている。具体的には、複数の取付部３３及び溝部３４は、放熱板３０を平面視した状態で、放熱板３０の中心点Ｃ１を中心にして点対称となるように設けられている。
一方、図１（ｃ）に示すように、ヒートシンク４０のベース部４１には、そのベース部４１の各辺の中心付近に取付部４３が形成されている。すなわち、ベース部４１には、４つの取付部４３が形成されている。各取付部４３の平面形状は、矩形状に形成されている。この各取付部４３の平面形状は、上記取付部３３よりも小さく形成されている。また、各取付部４３には、円柱状の上記突起部４４が形成されている。これら複数の取付部４３及び突起部４４は、ヒートシンク４０を平面視した状態で、ヒートシンク４０の中心点（ベース部４１の中心点）Ｃ２を中心にして同心円となる円周上に設けられている。具体的には、複数の取付部４３及び突起部４４は、ヒートシンク４０を平面視した状態で、ヒートシンク４０の中心点Ｃ２を中心にして点対称となるように設けられている。なお、図１（ｃ）及び図２では、溝部３４と突起部４４の位置関係を明確にするために、突起部４４を実線で示している。
次に、放熱板３０とヒートシンク４０の取付方法と併せて半導体装置１の作用について説明する。
まず、図２（ａ）に示すように、放熱板３０の中心点Ｃ１とヒートシンク４０の中心点Ｃ２を一致させ、且つ突起部４４が取付部３３に干渉しない位置に配置されるように、ヒートシンク４０を放熱板３０の上面に載置する。このとき、ヒートシンク４０の下面が放熱板３０の上面に接触されている。続いて、各突起部４４を各溝部３４の開口端に向かって移動させるように、中心点Ｃ２を回転中心にしてヒートシンク４０を図中の矢印方向に回転させる。すると、各突起部４４が、各取付部３３の一側面に形成された開口端から溝部３４に侵入し、その溝部３４に沿って該溝部３４の側壁に当接しながら移動（回転）する。換言すると、上記溝部３４は、中心点Ｃ１，Ｃ２を一致させて矢印方向にヒートシンク４０を回転させた場合における突起部４４の軌道上に沿って形成されている。そして、図２（ｂ）に示すように、各突起部４４が各溝部３４の終端部に当接すると、各突起部４４が各溝部３４の終端部に嵌入（嵌挿）されることになる。このとき、突起部４４の侵入方向（図２（ａ）の実線矢印参照）への移動は、上記終端部を構成する溝部３４の側壁によって規制される。また、突起部４４の側面と溝部３４の側壁とが当接されているため、これら側面及び側壁の間の摩擦力により、各突起部４４の上下方向及び侵入方向とは反対方向（破線矢印参照）への移動も抑制される。このように、ヒートシンク４０を所定方向に回転させるという簡便な操作によって、ヒートシンク４０が放熱板３０に取り付けられる（固定される）。このため、ヒートシンク４０と放熱板３０との取り付けに際して、取り付けのための特別な部品・道具が不要となる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）ヒートシンク４０を放熱板３０に直接固定するようにした。このため、マザーボード等の実装基板にヒートシンク４０を固定するための領域を確保する必要がなくなる。これにより、半導体装置１の小型化を図ることができる。また、ヒートシンク４０と放熱板３０との接触状態がマザーボードの反りの影響を受けない。このため、仮にマザーボード等の実装基板に反りが生じた場合であっても、放熱板３０とヒートシンク４０とを面接触させることができる。これにより、放熱板３０とヒートシンク４０との接触面積を広く確保することができるため、放熱板３０からヒートシンク４０に効率良く熱を伝導させることができる。この結果、半導体素子２０から発生する熱を効率良く放熱することができるため、半導体素子２０の温度上昇を好適に抑制することができる。
（２）さらに、ヒートシンク４０を所定方向に回転させるという簡便な操作によって、ヒートシンク４０を放熱板３０に取り付けることができる。このため、ヒートシンク４０と放熱板３０との取り付けに際して、取り付けのための特別な部品・道具が不要となる。したがって、製造工程を簡素化することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図３（ａ）に示されるように、突起部４４の形状を断面Ｔ字状に変更するようにしてもよい。すなわち、例えば取付部４３の下面に第１突起部４４Ａが形成され、その第１突起部４４Ａの下面に該第１突起部４４Ａよりも幅の狭い（小径の）第２突起部４４Ｂが形成されている。このとき、図３（ｂ），（ｃ）に示されるように、溝部３４の終端部を構成する溝部３４の側壁３４Ｓに、上記第１突起部４４Ａが嵌合される凹部３４Ａを形成するようにしてもよい。すなわち、凹部３４Ａの開口径は第１突起部４４Ａの直径と略同じ長さであり、凹部３４Ａの深さは第１突起部４４Ａの厚さと略同じ長さである。ここで、図３（ａ）は、溝部３４の終端部における断面構造を示しており、凹部３４Ａに第１突起部４４Ａが嵌合された状態を示している。この図３（ａ）を参照して上記終端部周辺の構造について詳述すると、溝部３４の終端部には、上記凹部３４Ａと、その凹部３４Ａの下側に上記第２突起部４４Ｂが嵌挿される溝部３４Ｂとが形成されている。この場合には、上記終端部以外の溝部３４の幅は、第１突起部４４Ａの直径よりも短い長さに設定され、第２突起部４４Ｂの直径と略同じ長さに設定される。このため、図３（ｃ）に示すように、第１突起部４４Ａが凹部３４Ａに嵌合されると、その第１突起部４４Ａの側面が上記終端部以外の溝部３４を構成する側壁３４Ｓに当接される。これにより、第１突起部４４Ａを凹部３４Ａに嵌合させた後、つまりヒートシンク４０を放熱板３０に取り付けた後には、ヒートシンク４０を回転させようとする外力が加わっても、突起部４４（第１突起部４４Ａ）の移動が規制される。この結果、ヒートシンク４０が放熱板３０から抜けることを好適に抑制することができる。
・図４に示されるように、突起部４４の側面に溝部３４の側壁３４Ｓが嵌合される凹部４４Ｘを形成するようにしてもよい。これにより、突起部４４の上下方向への移動が規制されるため、ヒートシンク４０が放熱板３０から抜けることを好適に抑制することができる。
さらに、このとき、図５に示されるように、溝部３４の側壁３４Ｓを開口端から終端部に向かうに連れて厚くなるように形成するようにしてもよい。この場合には、溝部３４内に侵入した突起部４４が終端部に向かって移動するに連れて、突起部４４の凹部４４Ｘに溝部３４の側壁３４Ｓが強固に嵌まる。これにより、突起部４４が溝部３４の終端部に向かって移動するに連れて、ヒートシンク４０と放熱板３０との密着力を向上させることができる。この結果、放熱板３０からヒートシンク４０に効率良く熱を伝導させることができる。なお、この場合には、上記終端部を構成する溝部３４の側壁３４Ｓを、その側壁３４Ｓが突起部４４の凹部４４Ｘに嵌合される厚さに設定することが好ましい。
・図６に示されるように、放熱板３０とヒートシンク４０との間に熱伝導部材５２を介在させるようにしてもよい。すなわち、放熱板３０とヒートシンク４０とを熱伝導部材５２を介して熱的に接続するようにしてもよい。ここで、熱伝導部材５２の材料としては、例えばインジウム、シリコーン（又は炭化水素）グリース、金属フィラー、グラファイトなどの高熱伝導性物質を樹脂バインダでシート状に成型したものを用いることができる。この熱伝導部材５２の厚さは、例えば２０〜３０μｍ程度とすることができる。
・図７に示されるように、ヒートシンク４０の上部にファン６０を設けるようにしてもよい。この場合には、ファン６０によって強制的に空気の移動量を増やすことができるため、冷却能力を高めることができる。
・上記実施形態では、放熱板３０のベース部３１及びヒートシンク４０のベース部４１の平面形状を正方形状とした。これに限らず、例えばベース部３１，４１の平面形状を、矩形状、八角形などの多角形状や円形状としてもよい。図８（ａ）、（ｂ）には、ベース部３１，４１の平面形状を八角形状に形成した例を示している。このような場合であっても、溝部３４を有する取付部３３を、放熱板３０を平面視した状態で、放熱板３０の中心点Ｃ１を中心にして点対称となる位置関係で複数形成する。また、突起部４４を有する取付部４３を、ヒートシンク４０を平面視した状態で、ヒートシンク４０の中心点Ｃ２を中心にして点対称となる位置関係で複数形成する。これにより、上記実施形態と同様の効果を奏することができる。
・上記実施形態では、放熱板３０に溝部３４を有する取付部３３を設け、ヒートシンク４０に突起部４４を有する取付部４３を設けるようにした。これに限らず、例えば放熱板３０に突起部４４を有する取付部４３を設け、ヒートシンク４０に溝部３４を有する取付部３３を設けるようにしてもよい。
・上記実施形態では、放熱板３０に溝部３４を有する取付部３３を設け、ヒートシンク４０に突起部４４を有する取付部４３を設けるようにしたが、取付部３３，４３を省略するようにしてもよい。この場合には、例えば図９（ａ）、（ｂ）に示されるように、放熱板３０のベース部３１に溝部３４を形成し、ヒートシンク４０のベース部４１に突起部４４を形成する。このときの溝部３４では、突起部４４が挿入される位置３４Ｃにおける溝の幅が広くなっていることが好ましい。このような場合であっても、溝部３４を、放熱板３０を平面視した状態で、放熱板３０の中心点Ｃ１を中心にして点対称となる位置関係で複数形成する。また、突起部４４を、ヒートシンク４０を平面視した状態で、ヒートシンク４０の中心点Ｃ２を中心にして点対称となる位置関係で複数形成する。これにより、上記実施形態と同様の効果を奏することができる。
・上記実施形態及び上記各変形例では、溝部３４及び突起部４４を、中心点Ｃ１，Ｃ２を中心にして点対称となる位置関係で複数形成するようにした。これに限らず、例えば図１０（ａ）に示されるように、複数の溝部３４（及び取付部３３）は、放熱板３０の中心点Ｃ１を中心にして同心円となる円周上に形成されるのであれば、中心点Ｃ１を中心にして点対称となる位置関係に形成されていなくてもよい。また、例えば図１０（ｂ）に示されるように、複数の突起部４４（及び取付部４３）は、ヒートシンク４０の中心点Ｃ２を中心にして同心円となる円周上に形成されるのであれば、中心点Ｃ２を中心にして点対称となる位置関係に形成されていなくてもよい。このような場合であっても、上記実施形態と同様の効果を奏することができる。
・上記実施形態では、ヒートシンク４０を放熱板３０に取り付ける際に、ヒートシンク４０を回転させるようにしたが、放熱板３０を回転させるようにしてもよいし、ヒートシンク４０と放熱板３０の双方を回転させるようにしてもよい。また、ヒートシンク４０を放熱板３０に取り付けた後に、それら放熱板３０及びヒートシンク４０を配線基板１０に接合するようにしてもよい。
・上記実施形態における放熱フィン４２を省略するようにしてもよい。すなわち、ヒートシンク４０の代わりに、放熱フィンを有していないヒートシンクを放熱板３０に取り付けるようにしてもよい。
・上記実施形態では、突起部４４を円柱状に形成したが、これに限らず、例えば突起部４４を四角柱状に形成するようにしてもよい。
１ 半導体装置
１０ 配線基板
２０ 半導体素子
３０ 放熱板（第１放熱手段）
３３ 取付部
３４ 溝部
３４Ａ 凹部
３４Ｂ 溝部
３４Ｓ 側壁
４０ ヒートシンク（第２放熱手段）
４２ 放熱フィン
４３ 取付部
４４ 突起部
４４Ａ 第１突起部
４４Ｂ 第２突起部
４４Ｘ 凹部
Ｃ１，Ｃ２ 中心点

Claims (7)

  1. 配線基板と、
    前記配線基板上に実装された半導体素子と、
    前記半導体素子の上方に配置され、前記半導体素子と熱的に接続された第１放熱手段と、
    前記第１放熱手段の上方に配置され、前記第１放熱手段と熱的に接続された第２放熱手段と、を有し、
    前記第１放熱手段及び第２放熱手段の一方の放熱手段には、前記第１放熱手段及び前記第２放熱手段の他方の放熱手段に向かって突出する突起部が、前記一方の放熱手段を平面視した状態で、前記一方の放熱手段の中心点に対して同心円となる円周上に複数形成され、
    前記他方の放熱手段には、内部を前記突起部が移動可能なように形成された溝部が、前記他方の放熱手段を平面視した状態で、前記他方の放熱手段の中心点に対して同心円となる円周上に複数形成され、
    前記第１放熱手段及び前記第２放熱手段の中心点を一致させた状態で前記第１放熱手段及び前記第２放熱手段の少なくとも一方を回転させて前記突起部を前記溝部の終端部に嵌入させることにより、前記第２放熱手段が前記第１放熱手段に取り付けられていることを特徴とする半導体装置。
  2. 前記突起部は、前記一方の放熱手段の一側面から突出する第１突起部と、前記第１突起部の一側面から突出し、前記第１突起部よりも幅の狭い第２突起部とを有し、
    前記終端部を構成する前記溝部の側壁には、前記第１突起部が嵌合する凹部が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記突起部の側面には、前記終端部を構成する前記溝部の側壁が嵌合する凹部が形成されていること特徴とする請求項１又は２に記載の半導体装置。
  4. 前記溝部の側壁は、前記終端部に向かうに連れて厚く形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記一方の放熱手段は、前記突起部を有する取付部を有し、
    前記他方の放熱手段は、前記溝部を有する取付部を有することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記複数の突起部は、前記一方の放熱手段を平面視した状態で、前記一方の放熱手段の中心点に対して点対称となる位置に形成され、
    前記複数の溝部は、前記他方の放熱手段を平面視した状態で、前記他方の放熱手段の中心点に対して点対称となる位置に形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第２放熱手段は、前記半導体素子から離間する方向に延びるように形成された複数の放熱フィンを有することを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
JP2011239377A 2011-10-31 2011-10-31 半導体装置 Active JP5898919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011239377A JP5898919B2 (ja) 2011-10-31 2011-10-31 半導体装置
US13/661,233 US8648461B2 (en) 2011-10-31 2012-10-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011239377A JP5898919B2 (ja) 2011-10-31 2011-10-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2013098328A true JP2013098328A (ja) 2013-05-20
JP2013098328A5 JP2013098328A5 (ja) 2014-09-25
JP5898919B2 JP5898919B2 (ja) 2016-04-06

Family

ID=48171545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011239377A Active JP5898919B2 (ja) 2011-10-31 2011-10-31 半導体装置

Country Status (2)

Country Link
US (1) US8648461B2 (ja)
JP (1) JP5898919B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183123A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 放熱器
JP2015050255A (ja) * 2013-08-30 2015-03-16 富士通株式会社 ヒートシンク及び基板ユニット
JP2016012621A (ja) * 2014-06-27 2016-01-21 三星ダイヤモンド工業株式会社 光ファイバ保持装置及びこれを有するレーザ発振器
JP2017510237A (ja) * 2014-03-31 2017-04-06 レムフェルダー エレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＬｅｍｆｏｅｒｄｅｒ Ｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ ドライバアセンブリ
JP2019009292A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
JP2020155521A (ja) * 2019-03-19 2020-09-24 日本電気株式会社 放熱構造及び電子部品

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013000119A1 (en) * 2011-06-28 2013-01-03 Telefonaktiebolaget L M Ericsson (Publ) Electronic device with heat-dissipating structure
US9507391B2 (en) * 2011-11-28 2016-11-29 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Heat sink with orientable fins
US9565787B2 (en) * 2011-12-13 2017-02-07 Intel Corporation Heat dissipation device loading mechanisms
JP6201532B2 (ja) * 2013-08-30 2017-09-27 富士電機株式会社 半導体装置
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US20150255365A1 (en) * 2014-03-05 2015-09-10 Nvidia Corporation Microelectronic package plate with edge recesses for improved alignment
WO2017057093A1 (ja) * 2015-09-29 2017-04-06 三菱電機株式会社 半導体装置とその製造方法
JP6669586B2 (ja) * 2016-05-26 2020-03-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
FR3103582B1 (fr) * 2019-11-21 2022-12-16 Safran Electronics & Defense Calculateur embarqué avec entreproseur sur la puce microprocesseur

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127250U (ja) * 1988-02-23 1989-08-31
JPH0265349U (ja) * 1988-11-04 1990-05-16
JPH03120044U (ja) * 1990-03-23 1991-12-10
JPH04137062U (ja) * 1991-06-12 1992-12-21 株式会社ゼクセル パワートランジスタユニツト
JPH04137061U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 ヒートシンクの取付構造
JPH10256446A (ja) * 1998-04-20 1998-09-25 Fujitsu Ltd ヒートシンク
JPH10261747A (ja) * 1998-04-20 1998-09-29 Fujitsu Ltd ヒートシンク
JP2007109794A (ja) * 2005-10-12 2007-04-26 Sony Computer Entertainment Inc 半導体装置、半導体装置の作成方法
JP2007165486A (ja) * 2005-12-12 2007-06-28 Shinko Electric Ind Co Ltd 放熱板及び半導体装置
US20130043001A1 (en) * 2011-08-16 2013-02-21 Hon Hai Precision Industry Co., Ltd. Heat dissipation device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2902531B2 (ja) * 1992-12-25 1999-06-07 富士通株式会社 半導体装置の放熱装置
US6093961A (en) * 1999-02-24 2000-07-25 Chip Coolers, Inc. Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment
KR100457220B1 (ko) * 2002-02-27 2004-11-16 잘만테크 주식회사 칩셋 냉각용 히트싱크장치
US7190586B2 (en) * 2004-03-03 2007-03-13 Hewlett-Packard Development Company, L.P. Heat sink retention assembly and related methods
US7564687B2 (en) * 2007-03-22 2009-07-21 Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. Heat dissipation device having a fixing base
JP5009085B2 (ja) 2007-08-09 2012-08-22 新光電気工業株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127250U (ja) * 1988-02-23 1989-08-31
JPH0265349U (ja) * 1988-11-04 1990-05-16
JPH03120044U (ja) * 1990-03-23 1991-12-10
JPH04137062U (ja) * 1991-06-12 1992-12-21 株式会社ゼクセル パワートランジスタユニツト
JPH04137061U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 ヒートシンクの取付構造
JPH10256446A (ja) * 1998-04-20 1998-09-25 Fujitsu Ltd ヒートシンク
JPH10261747A (ja) * 1998-04-20 1998-09-29 Fujitsu Ltd ヒートシンク
JP2007109794A (ja) * 2005-10-12 2007-04-26 Sony Computer Entertainment Inc 半導体装置、半導体装置の作成方法
JP2007165486A (ja) * 2005-12-12 2007-06-28 Shinko Electric Ind Co Ltd 放熱板及び半導体装置
US20130043001A1 (en) * 2011-08-16 2013-02-21 Hon Hai Precision Industry Co., Ltd. Heat dissipation device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183123A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 放熱器
JP2015050255A (ja) * 2013-08-30 2015-03-16 富士通株式会社 ヒートシンク及び基板ユニット
JP2017510237A (ja) * 2014-03-31 2017-04-06 レムフェルダー エレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＬｅｍｆｏｅｒｄｅｒ Ｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ ドライバアセンブリ
JP2016012621A (ja) * 2014-06-27 2016-01-21 三星ダイヤモンド工業株式会社 光ファイバ保持装置及びこれを有するレーザ発振器
JP2019009292A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
JP2020155521A (ja) * 2019-03-19 2020-09-24 日本電気株式会社 放熱構造及び電子部品
JP7334433B2 (ja) 2019-03-19 2023-08-29 日本電気株式会社 放熱構造及び電子部品

Also Published As

Publication number Publication date
US20130105964A1 (en) 2013-05-02
JP5898919B2 (ja) 2016-04-06
US8648461B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
JP5898919B2 (ja) 半導体装置
JP5779042B2 (ja) 半導体装置
JP5733893B2 (ja) 電子部品装置
US7361986B2 (en) Heat stud for stacked chip package
JP5871076B2 (ja) 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
US10770435B2 (en) Apparatuses and methods for semiconductor die heat dissipation
JP4228753B2 (ja) 電子制御装置
US20170345736A1 (en) Semiconductor device and semiconductor package
JP2006073651A (ja) 半導体装置
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
JPWO2010050087A1 (ja) 積層型半導体装置及びその製造方法
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN113035786A (zh) 半导体结构及其制造方法
JP6891274B2 (ja) 電子機器
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
KR101069288B1 (ko) 반도체 패키지
JP2014209614A (ja) 電子部品用放熱装置
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
KR20220077194A (ko) 반도체 패키지
JP2011249398A (ja) 回路装置
US11973000B2 (en) Heat dissipation plate and semiconductor device
JP2017126668A (ja) 半導体パッケージ
KR20240035240A (ko) 반도체 패키지
CN115527964A (zh) 半导体封装

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5898919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150