JP2013077652A - 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 - Google Patents
貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JP2013077652A JP2013077652A JP2011215617A JP2011215617A JP2013077652A JP 2013077652 A JP2013077652 A JP 2013077652A JP 2011215617 A JP2011215617 A JP 2011215617A JP 2011215617 A JP2011215617 A JP 2011215617A JP 2013077652 A JP2013077652 A JP 2013077652A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- soi
- warpage
- layer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000013078 crystal Substances 0.000 claims description 35
- 239000002019 doping agent Substances 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 230000032798 delamination Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 243
- 239000010410 layer Substances 0.000 description 127
- 239000010408 film Substances 0.000 description 25
- 238000004364 calculation method Methods 0.000 description 19
- 238000000926 separation method Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000012790 confirmation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
- G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
- G01B21/20—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】貼り合わせＳＯＩウェーハの反りを予め算出する方法を提供する。
【解決手段】ボンドウェーハ１とベースウェーハ２とを貼り合わせた後、ボンドウェーハ１を薄膜化することによって、ベースウェーハ２上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のＳＯＩウェーハ３を作製し、エピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、エピタキシャル成長用ＳＯＩウェーハのＢＯＸ層の厚さに起因する反りＢを算出し、さらに、貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法。
【選択図】図１
【解決手段】ボンドウェーハ１とベースウェーハ２とを貼り合わせた後、ボンドウェーハ１を薄膜化することによって、ベースウェーハ２上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のＳＯＩウェーハ３を作製し、エピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、エピタキシャル成長用ＳＯＩウェーハのＢＯＸ層の厚さに起因する反りＢを算出し、さらに、貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法。
【選択図】図１
Description
本発明は、貼り合わせＳＯＩウェーハの反りを算出する方法、及びその算出方法を用いた貼り合わせＳＯＩウェーハの製造方法に関する。
半導体素子用のウェーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハがある。このＳＯＩウェーハは、デバイス作製領域となる基板表層部のシリコン層（以下、ＳＯＩ層と呼ぶことがある）が埋め込み酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩウェーハを製造する代表的な方法として、ウェーハ貼り合わせ法やＳＩＭＯＸ法が挙げられる。
ウェーハ貼り合わせ法は、例えば２枚のシリコン単結晶ウェーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによってＳＯＩウェーハを製造する方法である。また、この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、予めボンドウェーハの内部に水素イオンまたは希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせ後にイオン注入層においてボンドウェーハを剥離する方法等があり、後者を用いたウェーハ貼り合わせ法は、一般的にイオン注入剥離法と呼ばれている。
ウェーハ貼り合わせ法は、例えば２枚のシリコン単結晶ウェーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによってＳＯＩウェーハを製造する方法である。また、この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、予めボンドウェーハの内部に水素イオンまたは希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせ後にイオン注入層においてボンドウェーハを剥離する方法等があり、後者を用いたウェーハ貼り合わせ法は、一般的にイオン注入剥離法と呼ばれている。
一方、ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩ基板を製造する方法である。
上記の代表的な２つの手法のうち、ウェーハ貼り合わせ法は、作製されるＳＯＩ層やＢＯＸ層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。
特に、ウェーハ貼り合わせ法の一つであるイオン注入剥離法は、上記優位性に加え、さらに優れた膜厚均一性を有する特徴があり、ウェーハ全面で安定したデバイス特性を得ることができる。しかしながら、ＳＯＩ層の厚さが数μｍと厚くなると、イオン注入機の最大加速電圧の制限から、イオン注入剥離法だけでは対応することができなくなる。これを解決する方法として、イオン注入剥離法で作製した貼り合わせウェーハの表面にエピタキシャル成長を行う方法がある（特許文献１）。この方法を用いることで、ＳＯＩ層の厚さを数μｍと自由に厚く設定できると同時に、研削・研磨法による貼り合わせウェーハで得ることができない、高いＳＯＩ層厚の均一性を得ることができる。
特に、ウェーハ貼り合わせ法の一つであるイオン注入剥離法は、上記優位性に加え、さらに優れた膜厚均一性を有する特徴があり、ウェーハ全面で安定したデバイス特性を得ることができる。しかしながら、ＳＯＩ層の厚さが数μｍと厚くなると、イオン注入機の最大加速電圧の制限から、イオン注入剥離法だけでは対応することができなくなる。これを解決する方法として、イオン注入剥離法で作製した貼り合わせウェーハの表面にエピタキシャル成長を行う方法がある（特許文献１）。この方法を用いることで、ＳＯＩ層の厚さを数μｍと自由に厚く設定できると同時に、研削・研磨法による貼り合わせウェーハで得ることができない、高いＳＯＩ層厚の均一性を得ることができる。
一方、貼り合わせＳＯＩウェーハにおいて、デバイス構造上の要求から、低抵抗率（０．１Ωｃｍ以下）のＳＯＩ層をシード層としてその上に通常抵抗率（１〜２０Ωｃｍ程度）のエピタキシャル層を形成したＳＯＩウェーハが必要とされる場合がある。
ところで、貼り合わせＳＯＩウェーハは、その断面構造に起因してＳＯＩ層側が凸形状に反ることが知られている。この反りは大きくなると、デバイス製造プロセスのフォトリソ工程等において不良の原因となる。そこで、この貼り合わせＳＯＩウェーハの反りを抑制するため、特許文献２、特許文献３では、貼り合わせ前のベースウェーハに、貼り合わせ面側が凹形状となるような反りを予め形成しておくことが記載されている。
また、特許文献４には、研磨により薄膜化して作製された貼り合わせＳＯＩウェーハのベースウェーハの上下面（貼り合わせ面側と裏面側）の酸化膜厚を調整することによって、反りを低減できることが記載されている。
イオン注入剥離法で貼り合わせＳＯＩウェーハを作製する場合においても、その断面構造に起因してＳＯＩ層側が凸形状に反るが、イオン注入剥離法でＳＯＩ層を形成する場合、形成されるＳＯＩ層は１μｍ以下（多くの場合、数１００ｎｍ以下）の薄膜であるので、特許文献４に記載されている様に、ベースウェーハの上下面（貼り合わせ面側と裏面側）に同等の酸化膜を形成することによって反りを十分に低減することができる。
イオン注入剥離法で貼り合わせＳＯＩウェーハを作製する場合においても、その断面構造に起因してＳＯＩ層側が凸形状に反るが、イオン注入剥離法でＳＯＩ層を形成する場合、形成されるＳＯＩ層は１μｍ以下（多くの場合、数１００ｎｍ以下）の薄膜であるので、特許文献４に記載されている様に、ベースウェーハの上下面（貼り合わせ面側と裏面側）に同等の酸化膜を形成することによって反りを十分に低減することができる。
しかしながら、このような従来の方法により、反りを低減させた貼り合わせＳＯＩウェーハを製造しても、該貼り合わせＳＯＩウェーハのＳＯＩ層の表面にエピタキシャル層を数μｍ程度形成すると、ＳＯＩウェーハが大きく反ってしまうという問題点があることが判明した。特に、低抵抗率のＳＯＩ層上にエピタキシャル層を成長させると顕著に反りが発生した。
本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩ層／ＢＯＸ層／ベースウェーハからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを予め算出する方法を提供することを目的とし、更に、その算出方法を用いることによって、所望の反りを有する貼り合わせＳＯＩウェーハを製造する方法を提供することを目的とする。
上記課題を解決するため、本発明は、
シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、
前記エピタキシャル成長用ＳＯＩウェーハが前記ボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、前記エピタキシャル成長用ＳＯＩウェーハの前記ＢＯＸ層の厚さに起因する反りＢを算出し、さらに、前記貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、前記貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法を提供する。
シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、
前記エピタキシャル成長用ＳＯＩウェーハが前記ボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、前記エピタキシャル成長用ＳＯＩウェーハの前記ＢＯＸ層の厚さに起因する反りＢを算出し、さらに、前記貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、前記貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法を提供する。
このような算出方法によれば、実際のエピタキシャル成長用ＳＯＩウェーハの作製やエピタキシャル成長を行わずに貼り合わせＳＯＩウェーハの反りを算出することができる。
この場合、前記エピタキシャル成長用ＳＯＩウェーハの作製は、イオン注入剥離法で行うことができる。
イオン注入剥離法は、作製されるＳＯＩ層等の厚さが自由に設定できるという優位性に加え、優れた膜均一性を有するため、様々なデバイス用途に適用されるが、本発明は、このようなイオン注入剥離法により貼り合わせウェーハを製造する場合に好適である。
イオン注入剥離法は、作製されるＳＯＩ層等の厚さが自由に設定できるという優位性に加え、優れた膜均一性を有するため、様々なデバイス用途に適用されるが、本発明は、このようなイオン注入剥離法により貼り合わせウェーハを製造する場合に好適である。
また、前記ボンドウェーハとして、ドーパントがボロンであり、ドーパント濃度が１Ｅ１８／ｃｍ３（１×１０１８／ｃｍ３）以上のｐ＋型シリコン単結晶ウェーハを用いることができる。
このようなボンドウェーハを用いて貼り合わせＳＯＩウェーハを作製する場合に、特に反りが発生しやすいことから、反りを正確に算出できる本発明の算出方法は特に有用である。
このようなボンドウェーハを用いて貼り合わせＳＯＩウェーハを作製する場合に、特に反りが発生しやすいことから、反りを正確に算出できる本発明の算出方法は特に有用である。
また本発明は、シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長する貼り合わせＳＯＩウェーハの製造方法において、
前記本発明の貼り合わせＳＯＩウェーハの反りを算出する方法によって算出された反りが所望の値となるように、前記貼り合わせ前のベースウェーハの反りを調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
前記本発明の貼り合わせＳＯＩウェーハの反りを算出する方法によって算出された反りが所望の値となるように、前記貼り合わせ前のベースウェーハの反りを調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
このような本発明の製造方法によれば、実際のエピタキシャル成長後に所望の反りを有する貼り合わせＳＯＩウェーハが得られる様に、製造条件を調整することできるため、高性能半導体素子用の基板等として有用なＳＯＩ貼り合わせウェーハを効率良く製造することができる。
以上詳述したように、本発明の算出方法によれば、エピタキシャル成長用ＳＯＩウェーハのＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを、実際の製造を行うことなく算出することができる。そのため、コスト削減や時間短縮等が可能で、工業的に優れている。また、ＳＯＩウェーハの仕様を決定する場合にも、好適に使用することができる。
また、本発明の製造方法によれば、本発明の算出方法により算出した反りをもとに、貼り合わせ前のベースウェーハの反りを調整するだけで、所望の値の反りを有する貼り合わせＳＯＩウェーハを、簡便かつ確実に製造することができる。
また、本発明の製造方法によれば、本発明の算出方法により算出した反りをもとに、貼り合わせ前のベースウェーハの反りを調整するだけで、所望の値の反りを有する貼り合わせＳＯＩウェーハを、簡便かつ確実に製造することができる。
以下、本発明について、より詳細に説明する。
前述のように、従来の方法により反りを低減させた貼り合わせＳＯＩウェーハを製造しても、該貼り合わせウェーハのＳＯＩ層の表面にエピタキシャル層を堆積した場合、エピタキシャル層を形成する前のＳＯＩウェーハの反りはほぼ同等であるにも関わらず、エピタキシャル層形成後にＳＯＩウェーハが大きく反ってしまうという問題点があることを本発明者らは発見した。
前述のように、従来の方法により反りを低減させた貼り合わせＳＯＩウェーハを製造しても、該貼り合わせウェーハのＳＯＩ層の表面にエピタキシャル層を堆積した場合、エピタキシャル層を形成する前のＳＯＩウェーハの反りはほぼ同等であるにも関わらず、エピタキシャル層形成後にＳＯＩウェーハが大きく反ってしまうという問題点があることを本発明者らは発見した。
そこでこのような問題点を解決すべく、本発明者らは、ボロンをドーパントとし、抵抗率の異なるｐ＋型（抵抗率０．１Ωｃｍ以下、特には０．０１Ωｃｍ以下）薄膜ＳＯＩ層を有するエピタキシャル成長用ＳＯＩウェーハをイオン注入剥離法により作製し、ＳＯＩ層をシード層としてそれぞれエピタキシャル層を成長したものを用いて、更に詳細に調査した。その結果、特に、エピタキシャル層の抵抗率がシード層であるＳＯＩ層よりも高い抵抗率（０．１Ωｃｍより高い抵抗率、特には１Ωｃｍ以上）の場合に、ＳＯＩ層側が凸形状となるように反ることを見出した。
一般的に、ＳＯＩウェーハではない通常のシリコン単結晶ウェーハにエピタキシャル層を形成する場合、エピタキシャル成長用シリコンウェーハにおける抵抗値とエピタキシャル層における抵抗値とが異なると、反りが発生することについては従来から知られていた現象である（特許文献３等）。
しかしながら、貼り合わせＳＯＩウェーハの場合、ＳＯＩ層上に数μｍのエピタキシャル層を形成しただけでＳＯＩ層側が凸形状となる方向に大きく反ってしまうことは、当業者と言えど予測していなかった現象であった。
しかしながら、貼り合わせＳＯＩウェーハの場合、ＳＯＩ層上に数μｍのエピタキシャル層を形成しただけでＳＯＩ層側が凸形状となる方向に大きく反ってしまうことは、当業者と言えど予測していなかった現象であった。
本発明者らの調査によれば、イオン注入剥離法で作製したＳＯＩウェーハの場合、ｐ＋型薄膜ＳＯＩ層の表面にエピタキシャル成長を行うことにより反りが大きくなってしまう現象は、格子定数の小さいｐ＋型薄膜ＳＯＩ層（シード層）の上に、それよりも格子定数の大きいエピタキシャル層を成長させることに起因するものであることがわかった。
イオン注入剥離法で作製されたｐ＋型のＳＯＩ層は数１００ｎｍ程度（あるいはそれ以下）の薄膜であり、その下部には同程度の厚さのシリコン酸化膜等の絶縁膜を介して、ＳＯＩ層の１０００倍以上の厚さを有するベースウェーハ（通常抵抗率）が存在するものの、ｐ＋型薄膜ＳＯＩ層／絶縁膜層／ベースウェーハの各界面は強く結合しているために、あたかもウェーハ全体がｐ＋型のシリコン単結晶ウェーハ（ｐ＋型ウェーハ）と同等とみなせるようになり、ＳＯＩ構造でない通常のシリコン単結晶ウェーハにエピタキシャル層を形成する場合と同様に、ｐ＋型薄膜ＳＯＩ層とエピタキシャル層の抵抗率とが異なると、反りが発生するものと考えられる。
イオン注入剥離法で作製されたｐ＋型のＳＯＩ層は数１００ｎｍ程度（あるいはそれ以下）の薄膜であり、その下部には同程度の厚さのシリコン酸化膜等の絶縁膜を介して、ＳＯＩ層の１０００倍以上の厚さを有するベースウェーハ（通常抵抗率）が存在するものの、ｐ＋型薄膜ＳＯＩ層／絶縁膜層／ベースウェーハの各界面は強く結合しているために、あたかもウェーハ全体がｐ＋型のシリコン単結晶ウェーハ（ｐ＋型ウェーハ）と同等とみなせるようになり、ＳＯＩ構造でない通常のシリコン単結晶ウェーハにエピタキシャル層を形成する場合と同様に、ｐ＋型薄膜ＳＯＩ層とエピタキシャル層の抵抗率とが異なると、反りが発生するものと考えられる。
以上のように、ボロンをドーパントとするｐ＋型薄膜ＳＯＩ層の表面に、低ドーパント濃度のエピタキシャル成長を行うことにより反りが大きくなってしまう現象は、シード層であるＳＯＩ層とエピタキシャル層との間のドーパント濃度差に起因する格子定数の相違に原因がある。従って、ボロン以外のドーパントである場合や、イオン注入剥離法以外の方法でエピタキシャル成長用ＳＯＩウェーハを作製した場合であっても、ＳＯＩ層とエピタキシャル層との間の格子定数が相違すれば、同様に反りを生ずることがわかった。
そこで、本発明者らは、ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを、実際のエピタキシャル成長用ＳＯＩウェーハの作製やエピタキシャル成長を行わずに予測することができれば、実際のエピタキシャル成長後に、所望の反りを有する貼り合わせＳＯＩウェーハが得られる様に製造条件を調整することができるのではないかと考え、鋭意検討を行った。
その結果、エピタキシャル成長用ＳＯＩウェーハを、そのＳＯＩ層を形成したボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、その仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りを算出すれば、エピタキシャル成長後の貼り合わせＳＯＩウェーハの反りを推定することができることを見出し、本発明の算出方法及び製造方法を完成させた。
以下、本発明について更に詳述するが、本発明はこれらに限定されるものではない。
本発明は、シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、前記エピタキシャル成長用ＳＯＩウェーハが前記ボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、前記エピタキシャル成長用ＳＯＩウェーハの前記ＢＯＸ層の厚さに起因する反りＢを算出し、さらに、前記貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、前記貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法である。
本発明は、シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、前記エピタキシャル成長用ＳＯＩウェーハが前記ボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、前記エピタキシャル成長用ＳＯＩウェーハの前記ＢＯＸ層の厚さに起因する反りＢを算出し、さらに、前記貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、前記貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法である。
ここで、エピタキシャル成長用のＳＯＩウェーハは、常法により作製されたもの、例えばイオン注入剥離法で作製されたものを用いることができる。
また、このとき用いられるボンドウェーハとしては、ウェーハ全体に不純物原子がドープされたシリコン単結晶ウェーハを用いることができ、このようなシリコン単結晶ウェーハとして、ドーパントがボロンであり、ドーパント濃度が１Ｅ１８／ｃｍ３以上のｐ＋型シリコン単結晶ウェーハを挙げることができる。尚、この場合、ドーパント濃度の上限値は、特に限定されないが、例えばドーパントのシリコン単結晶への固溶限界濃度以下とすることができる。
また、このとき用いられるボンドウェーハとしては、ウェーハ全体に不純物原子がドープされたシリコン単結晶ウェーハを用いることができ、このようなシリコン単結晶ウェーハとして、ドーパントがボロンであり、ドーパント濃度が１Ｅ１８／ｃｍ３以上のｐ＋型シリコン単結晶ウェーハを挙げることができる。尚、この場合、ドーパント濃度の上限値は、特に限定されないが、例えばドーパントのシリコン単結晶への固溶限界濃度以下とすることができる。
この場合、ボンドウェーハは、ウェーハ全体に均一にドーパントを有するもののみならず、表面にエピタキシャル層を有する等ボンドウェーハの貼り合わせる表面のドーパント濃度がバルク部と異なるものを用いることもできる。この場合、本発明における「ボンドウェーハのドーパント濃度」とは、貼り合わせる表面のドーパント濃度のことを意味する。
従って、本発明でいうボンドウェーハのドーパント濃度とは、ＳＯＩ層のドーパント濃度に一致する。
従って、本発明でいうボンドウェーハのドーパント濃度とは、ＳＯＩ層のドーパント濃度に一致する。
［反りＡの算出法］
反りＡは、エピタキシャル成長用ＳＯＩウェーハがボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りである。
反りＡは、エピタキシャル成長用ＳＯＩウェーハがボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りである。
不純物濃度の高いシリコン単結晶ウェーハ上に、ある不純物を高濃度にドープしたエピタキシャル層を形成した場合を考えると、結晶格子の不整合に起因するエピタキシャル層中のひずみｅは、弾性変形の範囲では次式（１）のように表される。
ｅ＝Δａ／ａＳｉ （１）
ここで、ａＳｉはシリコン単結晶の格子定数（５．４３１Å）、Δａは不純物の導入によって生じた格子定数の変化である。
ｅ＝Δａ／ａＳｉ （１）
ここで、ａＳｉはシリコン単結晶の格子定数（５．４３１Å）、Δａは不純物の導入によって生じた格子定数の変化である。
また、エピタキシャル層膜厚が一定の時には、エピタキシャル層中のひずみｅは、次式（２）に示されるように、シリコン単結晶ウェーハ中の不純物濃度ｙに比例する。
ｅ＝βｙ （２）
ここで、βは比例係数である。このβに対しては一般的に次式（３）が提案されている。
β＝（１−ｒ／ｒＳｉ）・Ｎ−１ （３）
ここで、ｒは不純物原子の共有結合半径、ｒＳｉはシリコン原子の結合半径（１．１７Å）、Ｎはシリコンの原子密度（５×１０２２ａｔｏｍｓ／ｃｍ３）である。
尚、主な不純物原子（ドーパント）の共有結合半径（単位：Å）は次の通りである。
Ｂ（ボロン）：０．８８、Ｐ（リン）：１．１０、Ｓｂ（アンチモン）：１．３５、Ａｓ（ヒ素）：１．１８
ｅ＝βｙ （２）
ここで、βは比例係数である。このβに対しては一般的に次式（３）が提案されている。
β＝（１−ｒ／ｒＳｉ）・Ｎ−１ （３）
ここで、ｒは不純物原子の共有結合半径、ｒＳｉはシリコン原子の結合半径（１．１７Å）、Ｎはシリコンの原子密度（５×１０２２ａｔｏｍｓ／ｃｍ３）である。
尚、主な不純物原子（ドーパント）の共有結合半径（単位：Å）は次の通りである。
Ｂ（ボロン）：０．８８、Ｐ（リン）：１．１０、Ｓｂ（アンチモン）：１．３５、Ａｓ（ヒ素）：１．１８
また、エピタキシャル層のひずみｅとウェーハの彎曲の曲率半径Ｒとの間には次式（４）の関係がある。
１／Ｒ＝６ｔ・ｔＳ・ｅ／（ｔＳ＋ｔ）３ （４）
ここで、ｔＳは基板の厚さ、ｔはエピタキシャル層の厚さである。
１／Ｒ＝６ｔ・ｔＳ・ｅ／（ｔＳ＋ｔ）３ （４）
ここで、ｔＳは基板の厚さ、ｔはエピタキシャル層の厚さである。
曲率半径とウェーハ半径が分かれば、ウェーハの反りＡは、次式（５）により算出することができる。
Ａ＝Ｒ−√（Ｒ２−Ｗ２） （５）
ここで、Ｗはウェーハの半径である。
［参考文献：角野浩二監修 半導体の結晶欠陥制御の科学と技術 シリコン編 （サイエンスフォーラム １９９３年）］
Ａ＝Ｒ−√（Ｒ２−Ｗ２） （５）
ここで、Ｗはウェーハの半径である。
［参考文献：角野浩二監修 半導体の結晶欠陥制御の科学と技術 シリコン編 （サイエンスフォーラム １９９３年）］
例えば、エピタキシャル成長用ＳＯＩウェーハのボンドウェーハとして、直径３００ｍｍ、抵抗率０．００５Ωｃｍ（ボロンドープ）、ウェーハ厚さ７７５μｍのシリコン単結晶ウェーハ（Ｗ＝１．５Ｅ５μｍ、ｙ＝２．０Ｅ１９ａｔｏｍｓ／ｃｍ３、ｔＳ＝７７５μｍ、ｒＳｉ＝１．１７Å、ｒ＝０．８８Å）を用いる場合、仮想シリコン単結晶ウェーハは、直径３００ｍｍ、抵抗率０．００５Ωｃｍ（ボロンドープ）、ウェーハ厚さ７７５μｍのシリコン単結晶ウェーハ（Ｗ＝１．５Ｅ５μｍ、ｙ＝２．０Ｅ１９ａｔｏｍｓ／ｃｍ３、ｔＳ＝７７５μｍ、ｒＳｉ＝１．１７Å、ｒ＝０．８８Å）であり、抵抗率１０Ωｃｍ、膜厚３．４μｍのエピタキシャル層（ｔ＝３．４μｍ）を形成した際の反りＡは、以下の通り、３７．４μｍと算出される。
β＝（１−ｒ／ｒＳｉ）・Ｎ−１＝（１−０．８８／１．１７）／５Ｅ２２＝４．９６Ｅ−２４
ｅ＝βｙ＝４．９６Ｅ−２４×２．０Ｅ１９ ＝ ９．９１Ｅ−５
１／Ｒ＝６ｔ・ｔＳ・ｅ／（ｔＳ＋ｔ）３＝６×３．４×７７５×９．９１Ｅ−５／（７７５＋３．４）３＝３．３２Ｅ−９
Ｒ＝３．０１Ｅ８
Ａ＝Ｒ−√（Ｒ２−Ｗ２）＝３．０１Ｅ８−√（（３．０１Ｅ８）２−（１．５Ｅ５）２）＝３７．４（μｍ）
ｅ＝βｙ＝４．９６Ｅ−２４×２．０Ｅ１９ ＝ ９．９１Ｅ−５
１／Ｒ＝６ｔ・ｔＳ・ｅ／（ｔＳ＋ｔ）３＝６×３．４×７７５×９．９１Ｅ−５／（７７５＋３．４）３＝３．３２Ｅ−９
Ｒ＝３．０１Ｅ８
Ａ＝Ｒ−√（Ｒ２−Ｗ２）＝３．０１Ｅ８−√（（３．０１Ｅ８）２−（１．５Ｅ５）２）＝３７．４（μｍ）
［反りＢの算出法］
反りＢは、エピタキシャル成長用ＳＯＩウェーハのＢＯＸ層の厚さに起因する反りであり、この反りＢは、ウェーハ径とＢＯＸ層厚に強く依存することが経験的に分かっている。
すなわち、ウェーハ径と作製するＢＯＸ層厚がわかっていれば、実際のエピタキシャル成長用ＳＯＩウェーハの作製を行わずに、反りＢを算出することができる。
反りＢは、エピタキシャル成長用ＳＯＩウェーハのＢＯＸ層の厚さに起因する反りであり、この反りＢは、ウェーハ径とＢＯＸ層厚に強く依存することが経験的に分かっている。
すなわち、ウェーハ径と作製するＢＯＸ層厚がわかっていれば、実際のエピタキシャル成長用ＳＯＩウェーハの作製を行わずに、反りＢを算出することができる。
例えば、直径３００ｍｍＳＯＩウェーハ（ベースウェーハ厚：７７５μｍ）の反りＢ（μｍ）は、実験データに基づいて算出した次式で与えられる。
Ｂ＝１７４ｔｂ＋１５．２
ここで、ｔｂ（μｍ）はＢＯＸ層厚である。
Ｂ＝１７４ｔｂ＋１５．２
ここで、ｔｂ（μｍ）はＢＯＸ層厚である。
また、直径２００ｍｍＳＯＩウェーハ（ベースウェーハ厚：７２５μｍ）の場合の反りＢ（μｍ）は、経験則として、
Ｂ＝１００ｔｂ
で与えられることがわかっている。
Ｂ＝１００ｔｂ
で与えられることがわかっている。
このとき、ＳＯＩ層厚は、その厚さが薄ければ、反りに影響しないことが分かっている。
下記に、直径３００ｍｍウェーハで、ＳＯＩ層厚を変えたときの反りデータ（実測値）を示す。
下記に、直径３００ｍｍウェーハで、ＳＯＩ層厚を変えたときの反りデータ（実測値）を示す。
このように、ＳＯＩ層厚を変化させても、反りはほとんど変化していない。
尚、上表はＳＯＩ層厚が３００ｎｍ程度までのデータであるが、イオン注入剥離法で通常作製される程度の厚さ（１μｍ程度以下）であれば、ＳＯＩ層厚は反りにほとんど影響しない。
尚、上表はＳＯＩ層厚が３００ｎｍ程度までのデータであるが、イオン注入剥離法で通常作製される程度の厚さ（１μｍ程度以下）であれば、ＳＯＩ層厚は反りにほとんど影響しない。
［反りＣの測定］
反りＣは、エピタキシャル成長用ＳＯＩウェーハを作製する際、具体的には、ボンドウェーハとの貼り合わせ前の、ベースウェーハの反りの実測値である。
反りＣの測定方法は特に限定されず、例えば反り測定器（例えば、ＡＤＥ社製ＡＦＳ）により測定し、反りの大きさ（μｍ）と反りの方向（凹、凸）を求めることができる。
反りＣは、エピタキシャル成長用ＳＯＩウェーハを作製する際、具体的には、ボンドウェーハとの貼り合わせ前の、ベースウェーハの反りの実測値である。
反りＣの測定方法は特に限定されず、例えば反り測定器（例えば、ＡＤＥ社製ＡＦＳ）により測定し、反りの大きさ（μｍ）と反りの方向（凹、凸）を求めることができる。
尚、ベースウェーハの反り測定は各ウェーハ毎に測定してもよいが、同一の加工条件で作製されたベースウェーハであればウェーハ間の差異は小さいので、１枚から数枚程度を抜き取って測定し、その平均値をベースウェーハの反りＣとすることもできる。
［反りの総和（Ａ＋Ｂ＋Ｃ）の算出］
前記の通り求めたＡ，Ｂ，Ｃの総和を算出することによって、エピタキシャル成長後の貼り合わせＳＯＩウェーハの反り（大きさ、方向）を求めることができる。
前記の通り求めたＡ，Ｂ，Ｃの総和を算出することによって、エピタキシャル成長後の貼り合わせＳＯＩウェーハの反り（大きさ、方向）を求めることができる。
以上のようにして求めたエピタキシャル成長後の貼り合わせＳＯＩウェーハの反りをもとに、本発明は、シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長する貼り合わせＳＯＩウェーハの製造方法において、前記本発明の貼り合わせＳＯＩウェーハの反りを算出する方法によって算出された反りが所望の値となるように、前記貼り合わせ前のベースウェーハの反りを調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
すなわち、本発明の算出方法により算出した反りが所望の値（ＳＯＩウェーハの仕様により決定される）になるように調整するためには、ベースウェーハの反りＣの値を調整することで実現することができる。ＳＯＩ層のドーパント濃度（ボンドウェーハのドーパント濃度）やＢＯＸ層の厚さは、仕様により決定され変更ができないため、予め用いるベースウェーハの反りを調整する。これには、貼り合わせ前のベースウェーハとして、必要な反りを有するベースウェーハ（例えば、貼り合わせ面が凹形状を有するウェーハ）を準備する。このような形状のベースウェーハは、シリコン単結晶インゴットからウェーハの切り出し方を調整したり、貼り合わせ面とは反対側の面だけに熱酸化膜を残したりすることによって得ることができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）ボンドウェーハのドーパント：Ｂ
下記表２に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ及びＢを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表３に示す。
［製造条件］
（実施例１）ボンドウェーハのドーパント：Ｂ
下記表２に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ及びＢを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表３に示す。
［製造条件］
［反り算出結果］
［実測値による確認］
抵抗率０．００７Ωｃｍと０．００６Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさはそれぞれ６５μｍ、７０μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
抵抗率０．００７Ωｃｍと０．００６Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさはそれぞれ６５μｍ、７０μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
［所望の反りを有するＳＯＩウェーハの製造］（図１参照）
抵抗率０．００７Ωｃｍと０．００６Ωｃｍのボンドウェーハ１を用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを作製するため、貼り合わせ前の反りが−５５μｍのベースウェーハ２（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハ３の反りの大きさはそれぞれ１０μｍ、１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
抵抗率０．００７Ωｃｍと０．００６Ωｃｍのボンドウェーハ１を用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを作製するため、貼り合わせ前の反りが−５５μｍのベースウェーハ２（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハ３の反りの大きさはそれぞれ１０μｍ、１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
（実施例２）ボンドウェーハのドーパント：Ｐ
下記表４に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表５に示す。
［製造条件］
下記表４に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表５に示す。
［製造条件］
［反り算出結果］
［実測値による確認］
抵抗率０．００５Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは４６μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ｐでは、ドーパントによる反り（Ａ）の影響は小さく、ＢＯＸ層厚の反り（Ｂ）の影響が大きいことが分かった。
抵抗率０．００５Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは４６μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ｐでは、ドーパントによる反り（Ａ）の影響は小さく、ＢＯＸ層厚の反り（Ｂ）の影響が大きいことが分かった。
［所望の反りを有するＳＯＩウェーハの製造］
抵抗率０．００５Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−３２μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
抵抗率０．００５Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−３２μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
（実施例３）ボンドウェーハのドーパント：Ｓｂ
下記表６に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表７に示す。
［製造条件］
下記表６に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表７に示す。
［製造条件］
［反り算出結果］
［実測値による確認］
抵抗率０．０１Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは３３μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ｓｂの場合、ドーパントによる反り（Ａ）は凹（負の値）であったが、ＢＯＸ厚による反り（Ｂ）が凸（正の値）で大きかったので、全体として、ＳＯＩ層側が凸（正の値）に反っていた。
抵抗率０．０１Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは３３μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ｓｂの場合、ドーパントによる反り（Ａ）は凹（負の値）であったが、ＢＯＸ厚による反り（Ｂ）が凸（正の値）で大きかったので、全体として、ＳＯＩ層側が凸（正の値）に反っていた。
［所望の反りを有するＳＯＩウェーハの製造］
抵抗率０．０１Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−２０μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
抵抗率０．０１Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−２０μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
（実施例４）ボンドウェーハのドーパント：Ａｓ
下記表８に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表９に示す。
［製造条件］
下記表８に示す製造条件で貼り合わせＳＯＩウェーハを製造することを想定して、反りＡ，Ｂを算出し、ベースウェーハの反りの実測値（反りＣ）との総和により、貼り合わせＳＯＩウェーハの反りを算出した。結果を表９に示す。
［製造条件］
［反り算出結果］
［実測値による確認］
抵抗率０．００５Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは３９μｍ、反りの方向はＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ａｓの場合、ドーパントによる反りは凹（負の値）であったが、その数値は極めて小さかった。ＢＯＸ厚による反りが凸（正の値）で大きかったので、全体として、ＳＯＩ層側が凸（正の値）に反っていた。
抵抗率０．００５Ωｃｍのボンドウェーハを用いて、上記の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造し、反りを測定したところ、反りの大きさは３９μｍ、反りの方向はＳＯＩ層側が凸（正の値）であり、上記の算出結果と良く一致していた。
Ａｓの場合、ドーパントによる反りは凹（負の値）であったが、その数値は極めて小さかった。ＢＯＸ厚による反りが凸（正の値）で大きかったので、全体として、ＳＯＩ層側が凸（正の値）に反っていた。
［所望の反りを有するＳＯＩウェーハの製造］
抵抗率０．００５Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−２５μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
抵抗率０．００５Ωｃｍのボンドウェーハを用い、エピタキシャル成長後の反りが２０μｍ以下でＳＯＩ層側が凸形状の貼り合わせＳＯＩウェーハを製造するため、貼り合わせ前の反りが−２５μｍのベースウェーハ（貼り合わせ面側が凹）を用い、それ以外は上記と同一の製造条件でエピタキシャル成長まで行った貼り合わせＳＯＩウェーハを製造した。
その結果、製造された貼り合わせＳＯＩウェーハの反りの大きさは１５μｍ、反りの方向はいずれもＳＯＩ層側が凸（正の値）であり、所望の反り（２０μｍ以下、凸形状）を有するＳＯＩウェーハが得られることを確認した。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ボンドウェーハ、 ２…ベースウェーハ、 ３…ＳＯＩウェーハ。
Claims (4)
- シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、
前記エピタキシャル成長用ＳＯＩウェーハが前記ボンドウェーハのドーパント濃度と同一のドーパント濃度を有するシリコン単結晶ウェーハであると仮想し、該仮想シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、前記エピタキシャル成長用ＳＯＩウェーハの前記ＢＯＸ層の厚さに起因する反りＢを算出し、さらに、前記貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、前記貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法。 - 前記エピタキシャル成長用ＳＯＩウェーハの作製を、イオン注入剥離法で行うことを特徴とする請求項１に記載された貼り合わせＳＯＩウェーハの反りを算出する方法。
- 前記ボンドウェーハとして、ドーパントがボロンであり、ドーパント濃度が１Ｅ１８／ｃｍ３以上のｐ＋型シリコン単結晶ウェーハを用いることを特徴とする請求項１または請求項２に記載された貼り合わせＳＯＩウェーハの反りを算出する方法。
- シリコン単結晶ウェーハからなるボンドウェーハ及びベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成し、該熱酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記ボンドウェーハを薄膜化することによって、前記ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のエピタキシャル成長用ＳＯＩウェーハを作製し、その後、前記ＳＯＩ層の表面にエピタキシャル層を成長する貼り合わせＳＯＩウェーハの製造方法において、
請求項１ないし請求項３のいずれか１項に記載された貼り合わせＳＯＩウェーハの反りを算出する方法によって算出された反りが所望の値となるように、前記貼り合わせ前のベースウェーハの反りを調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011215617A JP5418564B2 (ja) | 2011-09-29 | 2011-09-29 | 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 |
| CN201280045093.9A CN103918058B (zh) | 2011-09-29 | 2012-08-21 | 计算贴合soi晶片的翘曲的方法及贴合soi晶片的制造方法 |
| EP12836196.1A EP2741313B1 (en) | 2011-09-29 | 2012-08-21 | Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer |
| PCT/JP2012/005214 WO2013046525A1 (ja) | 2011-09-29 | 2012-08-21 | 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 |
| US14/240,432 US8962352B2 (en) | 2011-09-29 | 2012-08-21 | Method for calculating warpage of bonded SOI wafer and method for manufacturing bonded SOI wafer |
| KR1020147008173A KR101837423B1 (ko) | 2011-09-29 | 2012-08-21 | 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011215617A JP5418564B2 (ja) | 2011-09-29 | 2011-09-29 | 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013077652A true JP2013077652A (ja) | 2013-04-25 |
| JP5418564B2 JP5418564B2 (ja) | 2014-02-19 |
Family
ID=47994618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011215617A Active JP5418564B2 (ja) | 2011-09-29 | 2011-09-29 | 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8962352B2 (ja) |
| EP (1) | EP2741313B1 (ja) |
| JP (1) | JP5418564B2 (ja) |
| KR (1) | KR101837423B1 (ja) |
| CN (1) | CN103918058B (ja) |
| WO (1) | WO2013046525A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019012866A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社Sumco | シリコンウェーハの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9397051B2 (en) * | 2013-12-03 | 2016-07-19 | Invensas Corporation | Warpage reduction in structures with electrical circuitry |
| CN104555907B (zh) * | 2015-01-29 | 2017-01-04 | 苏州晶方半导体科技股份有限公司 | 键合方法以及键合结构 |
| JP6515757B2 (ja) * | 2015-09-15 | 2019-05-22 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| US9978582B2 (en) * | 2015-12-16 | 2018-05-22 | Ostendo Technologies, Inc. | Methods for improving wafer planarity and bonded wafer assemblies made from the methods |
| JP6662250B2 (ja) * | 2016-09-07 | 2020-03-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 |
| US20200135519A1 (en) * | 2018-10-29 | 2020-04-30 | Kla Corporation | Shape-Distortion Standards for Calibrating Measurement Tools for Nominally Flat Objects |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JPH098124A (ja) * | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
| JP2008140878A (ja) * | 2006-11-30 | 2008-06-19 | Sumco Corp | シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680624B2 (ja) | 1990-02-28 | 1994-10-12 | 信越半導体株式会社 | 接合ウエーハの製造方法 |
| EP0444943B1 (en) | 1990-02-28 | 1997-05-21 | Shin-Etsu Handotai Company Limited | A method of manufacturing a bonded wafer |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2003179148A (ja) * | 2001-10-04 | 2003-06-27 | Denso Corp | 半導体基板およびその製造方法 |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| KR101111436B1 (ko) * | 2004-09-13 | 2012-02-15 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| US7902039B2 (en) | 2006-11-30 | 2011-03-08 | Sumco Corporation | Method for manufacturing silicon wafer |
| JP2009302163A (ja) | 2008-06-11 | 2009-12-24 | Sumco Corp | シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。 |
| JP5625239B2 (ja) * | 2008-12-25 | 2014-11-19 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2011
- 2011-09-29 JP JP2011215617A patent/JP5418564B2/ja active Active
-
2012
- 2012-08-21 US US14/240,432 patent/US8962352B2/en active Active
- 2012-08-21 CN CN201280045093.9A patent/CN103918058B/zh active Active
- 2012-08-21 EP EP12836196.1A patent/EP2741313B1/en active Active
- 2012-08-21 WO PCT/JP2012/005214 patent/WO2013046525A1/ja active Application Filing
- 2012-08-21 KR KR1020147008173A patent/KR101837423B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JPH098124A (ja) * | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
| JP2008140878A (ja) * | 2006-11-30 | 2008-06-19 | Sumco Corp | シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019012866A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社Sumco | シリコンウェーハの製造方法 |
| JP2019016748A (ja) * | 2017-07-10 | 2019-01-31 | 株式会社Sumco | シリコンウェーハの製造方法 |
| KR20190142383A (ko) * | 2017-07-10 | 2019-12-26 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 제조 방법 |
| CN111133559A (zh) * | 2017-07-10 | 2020-05-08 | 胜高股份有限公司 | 硅晶片的制造方法 |
| US10910328B2 (en) | 2017-07-10 | 2021-02-02 | Sumco Corporation | Silicon wafer manufacturing method |
| KR102289163B1 (ko) | 2017-07-10 | 2021-08-11 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 제조 방법 |
| CN111133559B (zh) * | 2017-07-10 | 2023-03-24 | 胜高股份有限公司 | 硅晶片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8962352B2 (en) | 2015-02-24 |
| EP2741313A4 (en) | 2015-03-25 |
| JP5418564B2 (ja) | 2014-02-19 |
| EP2741313A1 (en) | 2014-06-11 |
| CN103918058B (zh) | 2016-08-17 |
| EP2741313B1 (en) | 2020-04-01 |
| WO2013046525A1 (ja) | 2013-04-04 |
| CN103918058A (zh) | 2014-07-09 |
| KR101837423B1 (ko) | 2018-03-12 |
| US20140186977A1 (en) | 2014-07-03 |
| KR20140072065A (ko) | 2014-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5418564B2 (ja) | 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法 | |
| US8823130B2 (en) | Silicon epitaxial wafer, method for manufacturing the same, bonded SOI wafer and method for manufacturing the same | |
| WO2011142470A1 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
| US9896781B2 (en) | Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them | |
| KR101082709B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
| TW201703204A (zh) | 製造絕緣體上半導體之方法 | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP2010118487A (ja) | エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法 | |
| JP6645896B2 (ja) | 炭化珪素半導体基板の製造方法 | |
| JP5045095B2 (ja) | 半導体デバイスの製造方法 | |
| JP6260603B2 (ja) | 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法 | |
| US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP5644670B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| JP6702422B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| KR20200107119A (ko) | 웨이퍼의 평가 방법 | |
| CN115668449A (zh) | 贴合晶圆用支撑基板 | |
| JP2014007365A (ja) | 複合基板の製造方法 | |
| KR20120063082A (ko) | 웨이퍼 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5418564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |