JP2012526382A - 集積回路の製造において複数の導電線を形成する方法、導電線アレイを形成する方法、および集積回路 - Google Patents
集積回路の製造において複数の導電線を形成する方法、導電線アレイを形成する方法、および集積回路 Download PDFInfo
- Publication number
- JP2012526382A JP2012526382A JP2012509824A JP2012509824A JP2012526382A JP 2012526382 A JP2012526382 A JP 2012526382A JP 2012509824 A JP2012509824 A JP 2012509824A JP 2012509824 A JP2012509824 A JP 2012509824A JP 2012526382 A JP2012526382 A JP 2012526382A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductive
- conductive lines
- sidewall
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 105
- 239000004020 conductor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 56
- 238000000151 deposition Methods 0.000 claims description 25
- 239000011800 void material Substances 0.000 claims description 24
- 239000003989 dielectric material Substances 0.000 claims description 22
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 230000000873 masking effect Effects 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 20
- 239000007787 solid Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 2
- 239000012774 insulation material Substances 0.000 claims 2
- 230000003252 repetitive effect Effects 0.000 claims 1
- 238000003892 spreading Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 16
- 230000008021 deposition Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 150000008282 halocarbons Chemical class 0.000 description 1
- -1 hydrofluorocarbon Chemical compound 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
集積回路の製造において導電線対を形成する方法は、基板上に受けられるダマシン材料にトレンチを形成することを含み、導電性材料３４ａ／３５ａが、そのダマシン材料を覆ってそしてトレンチ内へ蒸着されてそのトレンチを過充填する。その導電性材料は、少なくともダマシン材料へと戻すように除去されて、そのトレンチ内に残っている導電性材料の少なくともいくらかが残される。エッチングがトレンチ内で導電性材料を通って縦方向に処理されて、トレンチ内に少なくとも第１および第２の導電線の長さの大部分に沿って横断面図において互いにミラー像となる第１および第２の導電線が形成される。他の装いが考えられる。
Description
ここに開示される実施形態は、集積回路の製造において複数の導電線（伝導線）を形成する方法、導電線アレイを形成する方法、および製造方法に独立な集積回路に関する。
集積回路は、一般に、シリコンウェーハまたは他の半導電性材料のような半導体基板上に形成される。概して、半導電性、導電性、または絶縁性の何れかである様々な材料の層が、集積回路を形成するために使用される。例として、様々な材料が、様々な工程を用いて、ドープされ、イオン注入され、蒸着（堆積）され、エッチングされ、成長等される。半導体処理の継続的な目標は、個々の電子部品のサイズを削減することによりより小さく密度の高い集積回路を実現するように努力し続けることである。
半導体基板をパターン設計し処理するためのひとつの技術は、フォトリソグラフィである。そのような技術は、一般にフォトレジストとして知られているパターン形成可能なマスキング層の蒸着を含む。そのような材料は、或る溶剤における溶解性を加減することによって処理することができる。例えば、フォトレジスト層の部分は、マスクまたはレチクルのような、放射線パターン形成ツールにおける開口部を通して化学線エネルギーに露光することにより、蒸着したままの状態における溶解性に比べて、非露光領域に対する露光領域の溶剤溶解性を変化させることとができる。その後、フォトレジストのタイプに依存して、露光または非露光領域を除去し、それにより基板上にフォトレジストのマスキングパターンを残すことができる。マスクされた部分の次の基礎を成す隣接領域は、例えばエッチングまたはイオン注入によって処理して、マスキング材料に隣接する基板に対する所望の処理を行うことができる。或る事例においては、非放射感度を持つマスク材料とともにフォトレジストおよび／またはフォトレジストの組合せの多数の異なる層が利用されている。
フィーチャーサイズ（パターン寸法）の継続的な削減は、そのフィーチャー（パターン特徴）を形成するために使用される技術において、より大きな要求になってきている。例えば、フォトリソグラフィが、導電線のようなパターン特徴を形成するために一般的に使用される。一般的に“ピッチ”と呼ばれる概念を、そのフィーチャーのサイズをそれに直ぐに続く空間と関連して表現するために用いることができる。ピッチは、繰り返すパターンの２つの隣接するフィーチャーにおける直線断面において同一の点間の距離として定義してよく、それによって、そのフィーチャーの最大幅および次に直ぐに続く隣接するフィーチャーまでの空間を含む。しかしながら、光学機器および光、あるいは放射波長のような要因により、フォトリソグラフィック技術は、それ以下であれば特定のフォトリソグラフィック技術では信頼性をもってフィーチャーを形成することができない最小ピッチを有する。つまこのように、フォトリソグラフィック技術の最小ピッチは、フォトリソグラフィを用いたフィーチャーサイズの継続的な削減に障害となる。
ピッチ二倍増（Ｐｉｔｃｈ ｄｏｕｂｌｉｎｇ）またはピッチ増倍（ｐｉｔｃｈ ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）は、フォトリソグラフィック技術の能力性を、その最小ピッチを超えて拡張するために１つの提案された方法である。そのような技術は、一般的には、スペーサ形成層を最小の可能なフォトリソグラフィックフィーチャーサイズのものよりも薄い側壁の厚さを有するように蒸着することにより、最小のフォトリソグラフィ解像度よりも狭いフィーチャーを形成する。スペーサ形成層は一般的に異方エッチングされてサブリソグラフィックを形成する。そして、最小フォトリソグラフィックフィーチャーサイズで形成されたフィーチャーが、その基板からエッチングされる。ピッチが事実上半減されたそのような技術を用いるとき、そのようなピッチの削減は、通常、ピッチ“二倍増（ｄｏｕｂｌｉｎｇ）”と呼ばれている。より一般的には、“ピッチ増倍”は、２倍以上の倍率およびまた整数以外の小数でピッチを増加させることを含む。このように、通常は、所定の係数によるピッチの“増倍”は、実際には、その係数の分だけピッチを縮小することを意味している。
導電線は、集積回路において電気的相互接続として、また、メモリ回路においてビット線として用いられてよい。元素金属、異なる元素金属の合金、または導電性金属化合物などの金属は、それらの高い電気的導電性により、最も有力な相互接続材料である。導電線を形成するための１つの態様は、ダマシン処理と呼ばれる処理を用いている。そのような処理において、適当な成形部材が、上方に導電線が形成されるべき基板を覆って形成される。トレンチ（深溝）が、その成形部材内に所望の形状および方向の導電線が形成されるように、エッチングされる。そのトレンチは、そのトレンチ内に導電線を形成するときに、少なくとも部分的に導電性材料で満たされる。
導電線のダマシン形成において非常に狭いトレンチを満たすことは困難である。特に、比抵抗率の要求のために、ピッチ増倍技術を使って、そのような線の幅が２０ナノメータ以下に落ちた場合である。そのトレンチを満たす材料の実際の抵抗率は、これらの寸法で増加する。加えて、材料がそのトレンチ幅にわたって完全にはゆきわたらないために、トレンチ内の導電性材料内に空隙が形成される可能性がある。そのような空隙は、少なくとも６０ナノメータのトレンチ／線幅においては、特には問題とはならなかった。
本発明は、上記の問題点を扱うことにその動機があったが、そのように限定されるわけでは決してない。
集積回路の製造において複数の導電線を形成する方法の実施形態を、図１から図１７を参照して説明する。図１および図２を参照すると、基板の断片、例えば半導体基板が、一般的に数字１０を参照して示されている。この書類の文脈において、用語“半導体基板”または“半導電基板”は、半導電材料を備え、半導電ウェーハ（単体またはその上に他の材料を備えるアセンブリにおけるもののいずれか）のようなバルク半導電材料を含むがそれに制限されるものではない半導電材料の任意の構造、および半導電材料層（単体またはその上に他の材料を備えるアセンブリにおけるもののいずれか）を意味するように定義される。用語“基板”は、上述の半導電基板を含むがそれに制限されるものではないものの任意の支持基板に関連している。
基板１０は、バルク半導体基板１２、例えば単結晶シリコンを含む。トレンチアイソレーション１６（換言すれば、二酸化ケイ素および窒化シリコンのうちの１つまたは両方）は、バルク基板１２内に、材料１２の活性領域１４の線、行、または列を画定する様に形成されている。Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ（絶縁体上半導体）処理が、交互にまたは付加的に用いられてよい。それが現に存在しようとあるいはこれから開発されようとである。活性領域１４の線は、幅が等しくても異なっていてもよい。またそれにかかわらず、活性領域の直ぐに隣接する線から等しく空間を空けられてもよい。例としてトランジスタゲート構造１７が、活性領域１４の縦方向に対して直交する方向に形成される。そのような構造は、例えば浮遊ゲート領域を有するプログラマブルイレーサブル（消去可能）トランジスタゲートの製造において、電界効果トランジスタゲート構造を備え、電荷蓄積領域を含んでも含まなくてもよい。
図３を参照すると、絶縁材料１８が、下にある基板材料を覆って形成されている。そのような材料は、例としてドーピングされまたはドーピングされない二酸化ケイ素または窒化シリコンを例とする、同種または非同種のものであってよい。
図４および図５を参照すると、コンタクト開口部の配列が、絶縁層１８から活性領域１４の領域を通って形成されている。そのような開口部は、導電線材料２０によって満たされている。例として、そのような開口部は、フォトリソグラフィおよび異方エッチングと、続いて導電線材料２０の蒸着（堆積）と、続いて導電性材料２０を少なくとも絶縁材料１８の最外部表面まで戻るように平坦化することで形成される。導電性材料２０は、例として導電的にドーピングされたポリシリコン、元素金属、元素金属の合金、および導電性金属化合物を有する、同種または非同種のものであってよい。１つ以上の導電性障壁層を有するまたは有さない元素タングステンが例である。図４および図５は、１つの例であるが、本発明の実施形態により複数の導電線が上方に製造されてよい基板を示している。任意の他の基板が、それが現に存在しようとあるいはこれから開発されようと、用いられてよい。
図６を参照すると、ダマシン材料が基板１０の一部として蒸着（堆積）されている。この書類の文脈において、“ダマシン材料”は、それが現に存在しようとあるいはこれから開発されようと、ダマシン手法に類似する態様で導電性相互接続線を作成するのに使用される任意の材料である。そのようなものは、所望の電気回路導電性相互接続線の形状で、部分的にまたは全面的にダマシン材料を通るトレンチを形成することを含む。導電性材料が続いてその線トレンチ内に蒸着され、続いて余分な導電性材料およびダマシン材料のいくらかまたは全てが除去される。ダマシン材料の外側で受け止められた導電性材料のサブトラクティブパターン化が、代わりにまたは追加的に生じるようにしてもよい。
ダマシン材料２４は、絶縁性、半導電性、または導電性のいずれであってもよく、それらの任意の組合せを含んでもよい。ダマシン材料２４のための絶縁性組成の例は、二酸化ケイ素および窒化シリコンを含み、それらはドーピングされているか非ドーピングであるかである。半導電性材料の例は、半導電的にドーピングされた単結晶シリコンおよび多結晶シリコンを含む。導電性材料の例は、導電的にドーピングされた半導電性材料、導電性元素金属、導電性金属化合物、および導電性元素金属の合金を含む。ダマシン材料２４は、任意の適切な厚さであってよく、１００オングストロームから１ミクロンが範囲例である。そのようなものは、平面状の最外部表面を有してもよく有さなくてもよい。そして、そのようなものは、完成した集積回路構造の一部として、全体または一部が残されてもよくまたは残されなくてもよい。１つの理想的な実施形態では、続く議論によって明らかにされるように、そのようなものは、絶縁性であって、完成した集積回路構造の一部として大部分が残るものである。
図７および図８を参照すると、ダマシン材料２４内に、少なくとも１つのトレンチ２５が形成されている。図７および図８は、形成された複数のトレンチ２５を示しており、それらは互いに並列に方向付けられ、大部分が共通の全体的な形状を有している。しかしながら、いくつかの実施形態においては、単一のトレンチのみが製造されてもよく、また、もし１つ以上のトレンチが製造された場合には、各々は共通の形状を有する必要はなく、互いに関連付けて一定の間隔を保たれる必要もない。トレンチ２５は、任意の現に存在するあるいはこれから開発される技術によって形成されてよく、フォトリソグラフィおよびそれに続いて起こるサブトラクティブエッチングが例として利用される。１実施形態において、また図示されるように、トレンチ２５は、ダマシン材料２４を完全に通って伸びている。
トレンチ２５の例は、第１および第２の対向する側壁２８および３０を有するように考慮されてよい。続く議論において明らかにされるように、第１のトレンチ側壁２８は、複数の導電線（伝導線、電導線）の１つが形成される第１の側壁の縦方向輪郭から成るように縦方向に長く形成される。同様に、続く議論において明らかにされるように、第２のトレンチ側壁３０は、複数の導電線の内のもう１つのものが形成される側壁の縦方向の輪郭から成るように縦方向に長く形成される。
ここでの“第１”および“第２”に対する参照は、説明における簡単と明快のためであり、そのような参照はもちろん逆にすることができる。例えば、第１のトレンチ側壁２８は図においては左側壁として示され、また、第２のトレンチ側壁３０は図においては右側壁として示される。そのような参照は、もちろん逆にされてよい。それにかかわらず、そのようなトレンチ側壁は、少なくとも図示された図８の断面図において、互いに対して空間を空けられた異なる導電線の縦方向輪郭を少なくとも一部において画定するために使用されるだろう。
各トレンチに対して、２個または２個以上の導電線が製造されてよい。一実施形態では、各トレンチについて、２つだけの導電線が形成されている。それにかかわらず、１実施形態において、トレンチ２５は、少なくとも約３Wmである側壁２８および３０間の最小幅３２を有するように考慮されてよい。ここで、Wmは、各トレンチについて形成される導電線の最小幅である。この書類の文脈において、“約”の使用は、言及された寸法のプラスまたはマイナス１０パーセントを要求している。或る実施形態では、トレンチ最小幅３２は約３Wmに等しく、或る実施形態では３Wmに等しい。
形成される集積回路は、フォトリソグラフィを利用してまたは利用しないで製造されてよい。さらに、もしフォトリソグラフィを利用するならば、Wmは、その集積回路が製造されるときに使用する最小フォトリソグラフィックサイズＦであってよい。あるいは、Ｆ以下であってよい。例えば、それが現に存在しようとあるいはこれから開発されようと、ピッチ増倍技術がそのフィーチャーのいくらかまたは全ての製造において使用されてよい。
それにかかわらず、図７および図８は、個々のトレンチ２５は、個々のトレンチ２５が２つの活性領域１４およびそれらの間で受けられる誘電体材料空間を覆う実施形態を示している。さらに、トレンチ２５は、それぞれ下にある活性領域への２つの異なる導電性コンタクト２０を覆っている。活性領域１４およびそれらの間の空間の幅は、最小フィーチャーサイズで製造されてもされなくてもよく、等しくても等しくなくてもよい。それにかかわらず、他の実施形態のトレンチ２５が使用されてもよい。本発明の実施形態は、製造される個々の導電線が２０ナノメータ及びそれ以下の最小幅を有する場合もっとも大きな適応性を有すると信じる。さらにおよびそれにもかかわらず、トレンチ２５は、それらが最初に製造された後に、例えばそれらの個々の側壁を覆ってエッチングおよび／または蒸着することにより、変更されてもよい。
図９を参照すると、導電性材料は、それぞれの第１及び第２の側壁の間に拡がるようにトレンチ内へと蒸着されている。そのような導電性材料は、同種であってよくまたは異種であってもよい。そして、異なる組成層を成してよい。図９において、導電性材料は、第１の組成を成す導電性ライナー３４と、導電性ライナー３４上に受けられる第２の組成を成す導電性充填材料３５を備える。各材料３４および３５は、同種であってよくまたは異種であってもよい。そして、異なる組成層を成してよい。１実施形態では、言及された第１および第２の組成のいくつかの特性は、互いに対して物理的および／または化学的に異なる。第１の組成の例は、下にある二酸化ケイ素からなる絶縁性材料に対して形成される導電線の粘着を容易にできるチタンおよび窒化チタンのうちの１つまたは両方である。それにかかわらず、充填材料３５の例は、アルミニウム、ルテニウム、パラジウム、タングステン、銅、チタン、および金属シリサイドを含む。
図９は、トレンチ２５をいっぱいに充填するように蒸着される導電性材料３４／３５を示す。代わりの技術をもちろん利用してよい。例えば、電気化学的または他の現に存在するあるいはこれから開発される、トレンチ２５を完全に充填または過充填してよくまたはしなくてもよい処理を利用したトレンチ２５内への選択的な蒸着である。それにかかわらず、図１０は、少なくともダマシン材料２４まで戻すようにして行う導電性材料３４／３５の除去を示す。各トレンチ２５内での導電線対（組）の製造に関連する続く議論において、多くの導電線が各トレンチ内で導電性材料３４／３５から製造されるであろう。一実施形態において、導電性材料３４／３５は、各トレンチ２５に関連して形成される導電線対の各々の第１の側壁３６を備える。
ここに、既存の従来技術のチャレンジに関連して「背景技術」の節において特定された幾つかの課題の克服を達成した、本発明の或る実施形態の１つの可能な優位点がある。具体的には、既存のダマシン加工において、個々の最小導電線幅が２０ナノメータ以下に達しているため、そのような狭い幅のダマシントレンチを導電性材料で完全に充填することは困難である。継続している議論に従って多数の２０ナノメータまたはサブ２０ナノメータ線がダマシントレンチに関連して形成される場合、２０ナノメータ以上離れたトレンチ側壁間で導電性材料を完全に拡げることは、導電性材料の蒸着方法にかかわらず、よりたやすく生じさせることができる。
図１１および図１２を参照すると、マスキング材料４０が、下にある基板材料に対して蒸着されまたパターン化される。リソグラフィが利用されるところで、そのような材料が、集積回路が製造されるときに使用される最小リソグラフィックフィーチャーサイズ、そのサイズ以上、またはそのサイズ以下で、パターン化されてよくまたはされなくてもよい。材料４０に対する例は、フォトレジスト（ハードマスキング材料を有するまたは有さない多層レジストを含む）、アモルファスカーボン、および透明カーボンを含む。
図１３および図１４を参照すると、スペーサ４２が、マスキング材料４０の側部側壁上に形成されている。そのようなものは、例えばマスキング材料４０を覆ってスペーサ４２の所望の最大幅の厚さに材料を蒸着し、続いてそのような材料の異方エッチングによって、形成されてよい。代わりに、スペーサ４２は、マスキング材料４０の側壁に対して選択的に広く成長させられてもよい。例えば、マスキング材料４０が透明カーボンからなるところでは、スペーサ４２を成長させるためのプラズマ蒸着化学の例は、フルオロカーボン、ハイドロフルオロカーボン、クロロフルオロカーボン、ハロカーボン、またはハイドロハロカーボンである。具体的な例は、ＣＨＦ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ6 ，Ｃ2 ＨＦ5 ，およびＣ3 Ｆ8 を含む。その流量は、どの供給ガスが使用されるかに依存してよい。そして、当業者が決定することができる。レンジの外の流量もまた使用してよいが、一般的に流量は２５−２００ｓｃｃｍのレンジである。プラズマ蒸着ツールにおける具体例とし、ソース（トップ）電力は１０００から３５００ワット、バイアス（ボトム）電力は０から４００ワット、チャンバー圧力は２から５ミリトル、およびガス流量は１０ｓｃｃｍから５０ｓｃｃｍである。そのようなものは、上部表面を覆うのとは対照的に、側壁を覆って、より大きな厚さの材料４２を蒸着する傾向になるであろう。
それにかかわらず、図１３および図１４は、マスキングブロック４５が形成されていて、材料４０およびスペーサ材料４２を備える実施形態を示している。開口部４７はマスキングブロック４５間で受けられる。個々のマスキングブロック４５は、２つのトレンチ２５の間に拡がりそれらにすぐに隣接するところを部分的にマスクする。マスキングブロック４５は、他の態様で、また他の形状で製造されてもよい。
図１５および図１６を参照すると、導電性材料３４／３５が、第１のトレンチ側壁２８および第２のトレンチ側壁３０（図１６）間に縦方向にエッチングされている。一実施形態において、また図示されるように、そのようなものは、マスキングブロック４５間で、開口部４７を通って導かれている。図１５および図１６は、各トレンチ２５について第１の導電線５２および第２の導電線５６を形成するようなエッチングを示している。そのようなものはまた、各トレンチ２５内の第１および第２の導電線５２および５６の各々の第２の側壁５８の縦方向の輪郭を形成している。一実施形態において、例えば図１６に示されるように、縦方向エッチングが、導電線５２および５６が互いにミラー像に成るように形成されている。
図１５および図１６は、導電性材料のエッチングがトレンチ２５の側壁間の中心に置かれた一実施形態を示している。そのようなものはまた、それぞれの各トレンチ２５内の第１の導電線５２および第２の導電線５６を、少なくとも導電線５２および５６の長さの大部分に沿って横断面において同じ形状となるように示している。さらに、図１５および図１６は、導電性材料３４／３５のエッチングが、第１および第２の導電線５２，５６を、少なくとも第１および第２の導電線の長さの大部分に沿って横断面において互いにミラー像となるように形成する実施形態を示している。一実施形態において、また図示されるように、導電性材料３４／３５のエッチングは、第１および第２の導電線の各々を、第１の側壁３６を有して層３４の第１の組成となるようにして、そしてまた、層３４の第１の組成の各線５２，５６のベース層を成すように形成する。さらに、導電性材料のエッチングは、第１および第２の導電線の各々のベース層上方で受けられる第２の側壁５８の部分が、材料３５の第２の組成となるように形成している。
図１５および図１６は、導電線５２および５６が最小幅Wm（図１６）を有する実施形態を示している。一実施形態において、Wmは２０ナノメータよりも大きくはない。例えば、側壁３６および５８によって画定される導電線の各々内の縦方向の輪郭間の最小空間は２０ナノメータよりも大きくはない。それにかかわらず、いくつかの実施形態において、第１および第２の導電線５２，５６の最小横幅はそれぞれ、エッチングまたは導電性材料の付加によって、はるかに削減されまたは増加されてよい。図１５および図１６はまた、導電性材料のエッチングが、それぞれの第１および第２の導電線５２，５６間のトレンチ２５内の空間６４を形成する実施形態を示す。１実施形態において、空間６４の最小幅は、横断面において、約Wmに等しくしてよい。代わりに、空間６４の最小幅は、Wmよりも小さくまたは大きくしてよい。
一実施形態において、第１および第２の導電線５２，５６は、ピッチＰ（図１５）を成すように考慮されてよい。またそれにおいて、トレンチ２５の最小幅３２（図７および図８）は図示されるように約１．５Ｐに等しくしてよい。そして、一実施形態において、トレンチ最小幅３２は約３Wmかどうかに関わりなくしてよい。
第１および第２の導電線５２，５６の例は、ＤＲＡＭおよび／またはフラッシュメモリ回路におけるビットラインを成すように製造してよい。線５２.５６は、加えてまたは代わりに、論理回路のような他の回路において使用されてもよい。
図１７を参照すると、誘電性材料７０が、下にある基板を覆って蒸着され、空間６４を誘電性材料で満たしている。誘電性材料７０は、同種または異種であってよい。そして、異なる組成層から成ってよい。図１７は、材料７０が、例えば導電線５２／５６のミラー像対間で受け止められる単一の空隙７２を成すように蒸着されている、１つの理想的な実施形態を示している。図示されるように空隙７２を与えることは実効的に減少された誘電係数ｋを与え、それにより、隣接する導電線５２および５６間の寄生容量を削減することができる。いくつかの実施形態において単一の空隙５２が形成されてよく、他の実施形態において多数の空隙が形成されてよい。それにかかわらず、空隙７２は、あとに形成されてもよいが、誘電性材料７０の蒸着動作の間に形成されてもよい。
例えば、空隙形成は、テトラエチルオルトケイ酸エステル（ＴＥＯＳ）、および蒸着前駆体としてのＯ2 を使用した二酸化ケイ素材料のプラズマ促進化学蒸着加工の利用を可能とする。空隙形成は、蒸着量を最大化し、前駆体流量を最大化し、単一周波数プロセッサを使用し、温度を最大化し、そして圧力を削減することにより、そのような蒸着を促進させることができる。空隙は、その蒸着処理のステップ範囲を意図的に下げることにより、促進させることができる。典型的には、これは、構造表面に到達する反応物質の流動が蒸着量を制御するように、物質伝達が制御された機構でその処理走らせることによって行うことができる。上部から底部までの流動の勾配を創り出すことにより、開口部の上部におけるより早い成長が達成され、ピンチオフされたときに実効的に単一の空隙が形成される。空隙７２は、直ぐに隣接する導電線５２および５６間で縦方向に等しくスペースを開けられてよくまたは開けられなくてもよい。それにかかわらず、図１７は、誘電性材料７０の理想的な平坦化を示している。
ダマシン材料２４は、線５２および５６の形成後であって、材料７０を蒸着する前に、全体がまたは一部が除去されてよい。代わりに、線５２および５６の形成後にダマシン材料は何も除去されなくてもよい。
基板断片１０ａに関連して、図１８−２６を参照して、他の実施形態を説明する。最初に説明した実施形態からの同様な数字が使用されている。そこでは、或る構造の違いがサフィックス“ａ”または異なる数字を用いて適切に示される。図１８において、ダマシン材料２４ａは、最初に説明した実施形態のものよりもわずかに厚く示されている。そこでは、例えば第１および第２の導電線が、最初に説明した実施形態におけるものとほぼ同じ厚さの各トレンチ２５ａに関して形成される。トレンチ２５ａは従って、最初に説明した実施形態のものでより大きな量の材料３４ａおよび３５ａを含むように示されている。この実施形態に関連する継続した議論の目的のために、トレンチ２５ａは、ダマシン材料２４ａの高さＥに拡がる第１および第２の対向するトレンチ側壁２８ａおよび３０ａを有している。
図１９を参照すると、導電性材料３４ａ／３５ａがトレンチ２５ａ内で凹まされている。第１のトレンチ壁８２および第２のトレンチ壁８４が、凹まされた導電性材料３４ａ／３５ａを覆って形成される。そしてそこにおいて、第１のトレンチ壁８２および第２のトレンチ壁８４が、ダマシン材料２４ａの高さＥ内で受け止められる。１つの実施形態において、また図示されるように、第１のトレンチ壁８２は、第１のトレンチ側壁２８ａの上部を成すように形成され、第２のトレンチ壁８４は、第２のトレンチ側壁３０ａの上部を成すように形成される。そのようなものは、側壁２８ａおよび３０ａのごく少量のエッチングが導電性材料３４ａ／３５ａ上に生じるように、導電性材料３４ａ／３５ａがダマシン材料２４ａに関して選択的にエッチングされるようなことを生じさせることができる。代わりに、もしダマシン材料２４ａが導電性材料３４ａ／３５ａのエッチングの間または後に側面（横方向）にエッチングされたら、第１のトレンチ壁および第２のトレンチ壁は、トレンチが上述の導電性材料３４ａ／３５ａの上で広くなるように、側面がカットされて減らされる（図示せず）。
図２０および図２１を参照すると、第１のエッチマスク８６が第１のトレンチ壁８２に対して形成されており、第２のエッチマスク８８が第２のトレンチ壁８４に対して形成されている。一実施形態において、そのようなものは、図１９に示される凹みつけの動作の後にトレンチ２５ａの充填されるには十分ではないほどに残っている量に対してスペーサを形成する層を蒸着することによって形成されてよい。その後に、スペーサを形成する層が異方性をもってエッチングされて、図示した第１及び第２のエッチングマスクを形成し、それぞれ第１および第２のトレンチ壁に対して受け止められる側壁スペーサをそれぞれ成してよい。従って、スペーサを形成する層の蒸着された厚さは、主として第１および第２のエッチマスクの側面（横方向）寸法を決定するために使用されてよい。一実施形態において、そのような異方エッチングは、スペーサを形成する層を覆って受けられるいかなるマスクも使用しないで処理されてよい。例えば、最初に説明した実施形態の図１１および図１２における例として図示されたようなマスクステップを付加することを回避できる。代わりに、リソグラフィックマスキングステップが、第１および第２のエッチマスクを形成するために処理されてよい。それにかかわらず、第１および第２のエッチマスク８６，８８が、例として、第１のトレンチ壁８２および第２のトレンチ壁８４から側面（横方向）内部への熱成長によって、代わりに形成されてよい。
第１および第２のエッチマスク８６，８８が、絶縁性の、導電性の、および／または半導電性の材料で形成されてよい。これは例えば、第１および第２のエッチマスクが形成された材料のいくらかまたは全てが完成された集積回路構造の一部として残っているかどうかに依存して行われる。１つの例は、原子層エピタキシによって蒸着された二酸化ケイ素のような酸化物を成す。一実施形態において、与えられた化学における第１および第２のエッチマスクの材料のエッチ速度は、ダマシン材料２４ａのエッチ速度よりも高速である。
図２０は、第１および第２のエッチマスクが各トレンチ２５ａ内で相互結合リングを成すように形成される１つの実施形態を示している。トレンチ２５ａの下部側終端は、例えば、図２０に図示されるもののミラー像を成し、それによって第１および第２のエッチマスク８６および８８が相互結合を形成されて各トレンチ２５ａ内でリングを形成する、第１および第２のエッチマスクが図示された例であるトレンチ２５ａの広げられた端で形成される材料で、ピンチオフ（図示せず）が生じてよい。
図２２及び図２３を参照しそして第１のエッチングマスク８６及び第２のエッチングマスク８８をマスキングとして使ってエッチングが第１及び第２のトレンチ側壁２８a及び３０aの間でそれぞれ縦方向に導電性物質３４a−３５bを通って行なわれる。これによって各トレンチ２５a内に第１の導電線５２の第２の側壁５８の縦方向の輪郭を形成し各トレンチ２５a内に第２の導電線５６の第２の側壁５８の縦方向の輪郭を形成する。
図２２と図２３は一実施形態を示すものでここでは最初に形成された第１の導電線５２及び第２の導電線５６が、エッチングマスクとして例えば第１及び第２のエッチングマスク８６、８８の相互接続リングを使って形成された導電材料の相互接続リングからなる。導電材料のかかるリングは第１の導電線５２が各トレンチ内で第２の導電線５６と電気的に相互接続することから分離するために少なくとも２つの位置において破断されても良い。そうするような態様として図２４及び図２５について述べられる。
図２４と図２５においてマスキング材料９０は基板１０aの一部として蒸着され、マスク開口部９２は各トレンチの或いはその端近くにおいてを貫通するように形成される。対応するマスク開口部９２（不図示）は各トレンチ２５aについての対向端部で形成されるであろう。一例としてのマスキング材料９０はフォトレジストである。
図２６を参照すると第１及び第２のエッチングマスク８６、８８の材料の相互接続部分はエッチングされ続いて導電材料34a―35aのエッチングが行なわれる。マスキング材料９０（不図示）はその後除去される。その代わりにこのようなものの幾らか或いは全てが部分的にはその組成によっては残っても良い。１またはそれ以上の適当なエッチング化学物質がマスク８６、８８のマスキング材料を使い導電材料３４a−３５aによって続かれるエッチングのために当業者によって選択される。そしてこれは。ドライ及びウエットエッチングの一つまたは一方またはその組み合わせもまた使われて良い。一実施形態において少なくとも第１及び第２のエッチングマスクの各々の少なくとも大部分は完成された集積回路の一部として残る。例えば第１及び第２のエッチングマスク８６及び８８の材料が絶縁性であるときこれは例えば図２６に示された実施形態においては大部分残っても良い。
一実施例において、集積回路の製造における一組の導電線を形成する方法は基板上に受けられるダマシン材料へトレンチを形成することを含む。導電材料はダマシン材料の上でトレンチの中へ蒸着されてトレンチを過充填する。導電材料は少なくともダマシン材料へ戻るまで除去されてトレンチの中に残っている導電材料の少なくとも一部を残す。縦方向のエッチングは導電材料を通ってトレンチの中で行なわれてトレンチの中に第１及び第２の導電線を形成し、それらは第１及び第２の導電線の長さの少なくとも大部分に沿って横断面においてお互いにミラー像となる。上に示され説明されたような処理は単にこのような処理の幾つかの実例である。
この発明の一実施形態は集積回路の製造における導電線のアレイを形成する方法を包合する。これは基板上に複数の伸びた導電線を形成することを含む。処理は例えば上に示され及び述べられたように行なわれる。その代わりに単なる例示として伸びた複数の導電線は現存するまたはこれから開発されるであろう他の技術を使うと同様に現在のサブトラクティブパターニング及びエッチング技術を使うことによってだけでも形成されても良い。異なった技術の組み合わせも使っても良い。
第１及び第２の誘電体の交互の領域はアレイを横方向に横切って導電線の間に設けられる。第１の領域は２つの直ぐ隣接する導電線の間で固体絶縁材料の中に受けられる単一の空隙を含む。第２の領域は２つの直ぐ隣接する導電線の間の固体絶縁材料内における如何なる空隙空間も存在しないことによって少なくとも一部分では特徴付けられている。例えば例示のみであるが、図１７の導電線のアレイの製造における上述した処理は単なる例示である。これは導電線５２と５６の間に受けられる誘電体材料７０と空隙空間７２の組み合わせによって特徴付けられた例えば第１の領域８０を示す。導電線５２と５６はお互いにミラー像であってもなくても良くまたはそうでなければお互いに異なっても同じであっても良い。第１の領域８０は第２の領域８２と交互になりこの第２の領域８２は各導電線５２，５６の組の間に受けられる固体絶縁材料１７内におけるいかなる空隙空間が存在しないということによっても特徴付けられる。しかしながらそれとは別に第１及び第２の領域は同じまたは異なった時間で製造されえても良い。上述の実施例は空隙７２を有する第１の領域がいかなる空隙空間を持たない第２の領域８２を形成した後で形成される。これに限らず処理はそうでなければ上述または他のように述べられたようなものとして行なわれても良い。
この発明の実施形態は導電線のアレイからなる集積回路であってその製造方法とは独立してあるものも含む。一実施形態においてかかる回路及びアレイは基板上に受けられた複数の伸びた導電線を含む。第１及び第２の誘電体材料の交互領域はそのアレイを横方向に横切った導電線の間に受けられる。第１の領域は２つの直ちに隣接した導電線間の固体絶縁材料内に受けられる単一の空隙を含む。第２の領域は２つの直ちに隣接した導電線間の固体絶縁領域内に空隙空間が存在しないことによって少なくとも一部分は特徴付けられる。再び例示として、図１７は導電線のアレイを持っている一実施例としての回路を示す。
一実施形態において導電線のアレイからなる集積回路は基板上に受けられた複数の伸びたた導電線を含む。その導電線は繰り返しの組の長さの少なくとも大部分に沿って横断面においてお互いにミラー像であるとする直ちに隣接した導電線の組を繰り返すことによって少なくとも特徴付けられる。導電線５２、５６は上に示され述べられたものであるがお互いのミラー像である直ちに隣接した導電線の例は単なる例に過ぎない。
誘電体材料はアレイの横方向に基板上で導電線間で受けられる。これはアレイの横方向に導電線間で上述したように単一の空隙をもって及び空隙なしに受けられた第１及び第２の交互領域からなってもよくならなくてもよい。
さらに上に述べたことに限らず、上に述べたもの及び書かれたミラー像線５２、５６はまた材料３４と一つの側だけで並んでいるのでより大きな導電性を提供する。例えば層３４はその下方の材料に対して拡散バリア及び或いは付着層として作用するように与えられる。これは例えばその上に蒸着された材料３５は下方にある或いは周囲の材料に対して拡散バリアまたは付着特性が欠けている場合に望ましい。この例においては拡散バリア／付着材料はその上に蒸着された導電材料よりもより低い電気的導電性を有しても良い。主により低い導電材料から組成される側だけを有するミラー像線を与えることによって、形成される導電線の全体的な導電性を増加することが出来る。
第１および第２の導電線５２,５６の例は、ＤＲＡＭおよび／またはフラッシュメモリ回路におけるビットラインを成すように製造してよい。線５２、５６は、加えてまたは代わりに、論理回路のような他の回路において使用されてもよい。
図１７を参照すると、誘電性材料７０が、下にある基板を覆って蒸着され、空間６４（図１５）を誘電性材料で満たしている。誘電性材料７０は、同種または異種であってよい。そして、異なる組成層から成ってよい。図１７は、材料７０が、例えば導電線５２／５６のミラー像対間で受け止められる単一の空隙７２を成すように蒸着されている、１つの理想的な実施形態を示している。図示されるように空隙７２を与えることは効果的に減少された誘電係数ｋを与え、それにより、隣接する導電線５２および５６間の寄生容量を削減することができる。いくつかの実施形態において単一の空隙７２が形成されてよく、他の実施形態において多数の空隙が形成されてよい。それにかかわらず、空隙７２は、あとに形成されてもよいが、誘電性材料７０の蒸着動作の間に形成されてもよい。
基板断片１０ａに関連して、図１８−２６を参照して、他の実施形態を説明する。最初に説明した実施形態からの同様な数字が使用されている。そこでは、或る構造の違いがサフィックス“ａ”または異なる数字を用いて適切に示される。図１８において、ダマシン材料２４ａは、最初に説明した実施形態のものよりもわずかに厚く示されている。そこでは、例えば第１および第２の導電線が、最初に説明した実施形態におけるものとほぼ同じ厚さの各トレンチ２５ａに関連して形成される。トレンチ２５ａは従って、最初に説明した実施形態のものよりも大きな量の材料３４ａおよび３５ａを含むように示されている。この実施形態に関連する継続した議論の目的のために、トレンチ２５ａは、ダマシン材料２４ａの高さＥに拡がる第１および第２の対向するトレンチ側壁２８ａおよび３０ａを有している。
第１及び第２の誘電体の交互の領域はそのアレイを横方向に横切って導電線の間に設けられる。第１の領域は導電線の２つの直ぐ隣接するものの間で固体絶縁材料の中に受けられる単一の空隙を含む。第２の領域は２つの直ぐ隣接する導電線の間の固体絶縁材料内における如何なる空隙空間も存在しないことによって少なくとも一部分では特徴付けられている。例えば例示のみであるが、図１７の導電線のアレイの製造における上述した処理は単なる例示である。これは導電線５２と５６の間に受けられる誘電体材料７０と空隙空間７２の組み合わせによって特徴付けられた例えば第１の領域８０を示す。導電線５２と５６はお互いにミラー像であってもなくても良くまたはそうでなければお互いに異なっても同じであっても良い。第１の領域８０は第２の領域８２と交互になりこの第２の領域８２は各導電線５２，５６の組の間に受けられる固体材料２４内におけるいかなる空隙空間が存在しないということによっても特徴付けられる。しかしながらそれとは別に第１及び第２の領域は同じまたは異なった時間で製造されえても良い。上述の実施例は空隙７０を有する第１の領域がいかなる空隙空間を持たないような第２の領域８２を形成した後で形成される。これに限らず処理はそうでなければ上述または他のように述べられたようなものとして行なわれても良い。
Claims (52)
- 集積回路の製造において複数の導電線を形成する方法であって、
基板上に受けられるダマシン材料にトレンチを形成し、前記トレンチは第１及び第２の対向するトレンチ側壁を有し、前記第１のトレンチ側壁は形成される複数の導電線の１つが第１の側壁の縦方向輪郭から成るように縦方向に長くされ、前記第２のトレンチ側壁は形成される複数の導電線の内の他の１つの第１の側壁の縦方向の輪郭から成るように縦方向に長くされ、
前記第１及び第２のトレンチの側壁の間に拡がるように、前記トレンチ内へ導電材料を蒸着し、
前記第１及び第２のトレンチの側壁間に縦方向に前記導電材料をエッチングして前記トレンチ内に前記１つの導電線の第２の側壁の縦方向の輪郭を形成し、そして前記トレンチ内に前記他の導電線の第２の側壁の縦方向の輪郭を形成することから
なる方法。 - 前記トレンチ内に二個以下の導電線を形成することから成る請求項１記載の方法。
- 前記１つ及び他の1つの導電線のそれぞれの中で縦方向の輪郭の間の最小の空間は２０ナノメータより大きくない請求項１記載の方法。
- 前記エッチングは前記１つの導電線と前記他の1つの導電線が、前記１つの導電線と前記他の１つの導電線の長さの少なくとも大部分に沿って横断面において同じ形に成るように形成する請求項１記載の方法。
- 前記エッチングは前記１つの導電線と前記他の１つの導電線が前記１つの導電線と前記他の導電線の長さの少なくとも大部分に沿って横断面においてお互いにミラー像に成るように形成する請求項４記載の方法。
- 前記導電材料は前記トレンチを過充填するように蒸着され前記導電材料のエッチングの前に前記導電材料を少なくとも前記ダマシン材料へ戻るように平坦化することから成る請求項１記載の方法。
- 集積回路の製造において複数の導電線を形成する方法であって、
基板上に受けられるダマシン材料にトレンチを形成し、前記トレンチは第１及び第２の対向するトレンチ側壁とその間に少なくとも約３Wmである最小幅とを具備しここでWmは形成される前記導電線の最小幅であり、前記第１のトレンチ側壁は形成される一組の導電線の線第１の方の第１の側壁の縦方向輪郭から成るように縦方向に長く形成され、前記第２のトレンチ側壁は形成される一組の導電線の第２の方の第１の線側壁の縦方向の輪郭から成るように縦方向に長く形成され、
前記第１及び第２のトレンチ側壁の間に拡がるように、前記トレンチ内へ導電材料を蒸着し、
前記第１及び第２のトレンチの側壁間に縦方向に前記導電材料をエッチングし前記トレンチ内に前記第１の導電線の第２の側壁の縦方向の輪郭を形成し、そして前記トレンチ内に前記第２の導電線の第２の側壁の縦方向の輪郭を形成することから
なる方法。 - 前記トレンチの最小幅は約３Ｗｍである請求項７記載の方法。
- 前記集積回路はフォトリソグラフィを使って形成され、ＷｍはＦでありこのＦは前記集積回路が製造される最小のフォトリソグラフィのフィーチャーサイズである請求項８記載の方法。
- 前記集積回路はフォトリーソグラフィを使って形成され、ＷｍはＦより小でありこのＦは前記集積回路が製造される最小のフォトリソグラフィのフィーチャーサイズである請求項８記載の方法。
- 前記エッチングは前記第１と第２の導電線を、前記第１と第２の導電線の長さの少なくとも大部分に沿って横断面において同じ形に成るように形成する請求項１記載の方法。
- 前記トレンチ最小幅は約１．５PでありPは前記第１及び第２の導電線のピッチである請求項１１記載の方法。
- 前記エッチングは前記第１と第２の導電線を前記第１と第２の導電線の長さの少なくとも大部分に沿って横断面においてお互いにミラー像に成るように形成する請求項１１記載の方法。
- 前記トレンチ最小幅は約３Ｗｍである請求項１１記載の方法。
- 前記トレンチ最小横幅は約１．５PでありPは前記第１及び第２の導電線のピッチである請求項１４記載の方法。
- 前記エッチングは前記第１及び第２の導電線間の前記トレンチ内に空間を形成しさらに前記空間を誘電体材料で充填することから成る請求項７記載の方法。
- 前記誘電体材料は前記第１及び第２の導電線の間の空隙を備える請求項１６記載の方法。
- 前記エッチングは前記第１及び第２の導電線の間の前記トレンチ内に空間を形成し、前記空間は横断面においてほぼＷｍと等しい請求項７記載の方法。
- 前記トレンチ内における前記導電線材料は第１の組成から成る第１の導電線と前記導電線上に受けられる異なる第２の組成から成る導電線充填材料とから成る請求項７記載の方法。
- 前記エッチングは前記第１及び第２の導電線のそれぞれを前記第１の組成の前記第１の側壁と前記第１の組成の底辺層を有するように形成し、前記エッチングは前記第２の組成である前記第１及び第２の導電線の各々の前記底辺層上に前記第２の側壁を形成することから成る請求項１９記載の方法。
- 第２の組成は前記第１の組成よりもより高い電気導電性を有する請求項１９記載の方法。
- 集積回路の製造において複数の導電線を形成する方法であって、
基板上に受けられるダマシン材料に複数の平行に向いているトレンチを形成し、前記トレンチは第１及び第２の対向するトレンチ側壁とその間の少なくともおよそ３Wmである最小幅とを具備し、ここでWmは前記トレンチ内で形成される一組の導電線の最小幅であり、各トレンチの前記第１のトレンチ側壁は各トレンチ内に形成される一組の導電線の第１のものの第1の側壁の縦方向輪郭から成るように縦方向に長く形成され、前記第２のトレンチ側壁は各トレンチ内に形成される一組の導電線の第２のものの第２の側壁の縦方向の輪郭から成るように縦方向に長く形成され、
各トレンチの前記第１及び第２のトレンチ側壁の間に拡がるように、各トレンチ内へ導電材料を蒸着し、
前記第１及び第２のトレンチの側壁間に縦方向に前記導電材料をエッチングし各トレンチ内に前記第１の導電線の第２の側壁の縦方向の輪郭を形成し、そして各トレンチ内に前記第２の導電線の第２の側壁の縦方向輪郭を形成することから
なる方法。 - Wmは２０ナノメートルより大きくない請求項２２記載の方法。
- 前記エッチングはマスクブロックの間の開口部を介して行なわれ、前記マスクブロックはそれぞれ前記トレンチの２つの直ちに隣接する間にそれぞれ個別に拡がると共に部分的にマスキングする請求項２２記載の方法。
- 前記エッチングは前記第１と第２の導電線が前記第１と第２の導電線の線の長さの少なくとも大部分に沿って横断面においてお互いにミラー像に成るように形成する請求項２２記載の方法。
- 前記ダマシン材料を前記完成した集積回路の一部としての少なくとも一部が残る絶縁材料を具備するように形成する請求項２２記載の方法。
- 前記ダマシンを形成し半導体材料及び導電材料の少なくとも１つから成るように形成する請求項２２記載の方法。
- 集積回路の製造において複数の導電線を形成する方法であって、
基板上に受けられるダマシン材料にトレンチを形成し、前記トレンチは前記ダマシン材料の縦方向に拡がる第１及び第２の対向するトレンチ側壁を有し、前記第１のトレンチ側壁は前記トレンチ内に形成される一組の導電線の第１のものの線第１の側壁の縦方向輪郭から成るように縦方向に長く形成され、前記第２のトレンチ側壁は前記トレンチ内に形成される一組の導電線の第２のものの第１の線側壁の縦方向の輪郭から成るように縦方向に長く形成され、
前記第１及び第２のトレンチ側壁間に拡がるように、前記トレンチ内へ導電材料を蒸着し、
前記トレンチ内で前記導電材料を凹ませて前記凹まされた導電材料の上に第１のトレンチ壁と第２のトレンチ壁を形成し前記第１のトレンチ壁と前記第２のトレンチ壁は前記ダマシン材料の高さ内で受けられて、
前記第１のトレンチ壁に対して第１のエッチングマスク及び前記第２のトレンチ壁に対して第２のエッチングマスクを形成し、
前記第１のエッチングマスクと前記第２のエッチングマスクをマスキングとして使って、前記第１及び第２のトレンチの側壁間に縦方向に前記導電材料をエッチングし前記トレンチ内に前記第１の導電線の第２の側壁の縦方向の輪郭を形成し、そして前記トレンチ内に第２の導電線の第２の側壁の縦方向の輪郭を形成することから
なる方法。 - 前記第１のトレンチ壁は前記第１のトレンチ側壁の上部を備えるように形成され前記第２のトレンチ壁は前記第２のトレンチ側壁の上部を備えるように形成される請求項２８記載の方法。
- 前記第１及び第２のエッチングのマスクは相互結合リングから成るように形成される請求項２８記載の方法。
- 前記第１及び第２の導電線は前記導電材料の相互リングからなるように当初形成され、そして更に前記第１及び第２の導電線が相互接続されることから分離するように少なくとも２つの位置において前記第１の導電材料の前記リングを破断することからなる請求項２８記載の方法。
- 前記第１及び第２のエッチングマスクの各々の少なくとも大部分は前記完成した集積回路の一部として残る請求項２８記載の方法。
- 前記第１及び第２のエッチングマスクを形成することは、
前記凹みつけた後に前記トレンチの充填されるには十分ではない程度に残っている量に対してスペーサ形成層を蒸着し、
前記スペーサ形成層を異方性をもってエッチングして前記第１及び第２のエッチングマスクを形成し、それぞれ前記第１のトレンチ壁と前記第２のトレンチ壁に対して受けられる側壁スペーサからなる請求項２８記載の方法。 - 異方性エッチングは前記スペーサ形成層の上に受けるマスクなしに行なわれる請求項３３記載の方法。
- 前記第１のトレンチ壁は前記第１のトレンチ側壁の上部からなり、前記第２のトレンチ壁は前記第２のトレンチ側壁の上部からなるように形成される請求項３３記載の方法。
- 前記第１及び第２の導電線は前記導電材料の相互接続リングからなるように当初形成され、更に前記第１及び第２の導電線が相互させられることから分離するように少なくとも２つの位置において前記導電材料の前記リングを破断することからなる請求項３３記載の方法。
- 少なくとも前記第１及び第２のエッチングマスクのそれぞれの少なくとも大部分は前記完成された集積回路の一部として残る請求項３３記載の方法。
- 前記第１のトレンチ壁は前記第１のトレンチ側壁の上部からなるように形成され、前記第２のトレンチ壁は前記第２のトレンチ側壁の上部からなるように形成され、
前記第１及び第２のエッチングマスクの前記形成は、
前記凹みつけたあとでスペーサ形成層を前記トレンチの充填より少なく残っている量に蒸着し、
前記スペーサ形成層を異方性エッチングを行なって前記第１及び第２のエッチングマスクを形成してそれぞれ前記第１のトレンチ壁へと前記第２のトレンチ壁に対向するように受けられた側壁スペーサからなり、
前記第１及び第２の導電線は当初は前記導電材料の相互接続されたリングからなるように形成されそして更に前記第１及び第２の導電線が相互接続されることから分離されるように少なくとも２つの位置において前記導電材料の前記リングを破断することからなり、
前記第１及び第２のエッチングマスクのそれぞれの少なくとも大部分は前記完成された集積回路の一部として残る請求項２８記載の方法。 - 集積回路の製造において複数の平行導電線を形成する方法であって、
基板上に受けられるダマシン材料に平行に向いたトレンチを形成し、前記トレンチは第１及び第２の対向するトレンチ側壁とその間に少なくとも約３Wmである最小幅とを具備し、Wmは各トレンチ内に形成される一組の導電線の最小幅であり、前記第１と第２の対向するトレンチ壁は前記ダマシン材料の高さ方向に拡がり、各トレンチの前記第１のトレンチ側壁は各トエンチ内に形成された一組の導電線の第１のものの第１の側壁の縦方向輪郭から成るように縦方向に長く形成され、前記第２のトレンチ側壁は各トレンチ内に形成される一組の導電線の内の第２のものの第２の側壁の縦方向の輪郭から成るように縦方向に長く形成され、
各トレンチの前記第１及び第２のトレンチ側壁間に拡がるように、各トレンチ内で導電材料を蒸着し、
各トレンチ内で導電材料を凹ませて各トレンチ内で前記凹まされた導電材料の上に第１のトレンチ壁と第２のトレンチ壁を形成し、前記第１のトレンチ壁と第２のトレンチ壁は前記ダマシン材料の高さ内で受けられて、
前記第１のトレンチ壁に対して第１のエッチングマスク及び前記第２のトレンチ壁に対して第２のエッチングマスクを形成し、
前記第１のエッチングマスクと第２のエッチングマスクをマスキングとして使って、前記第1及び第2のトレンチの側壁間に縦方向に前記導電材料をエッチングし各トレンチ内に前記１つの導電線の第２の側壁の縦方向の輪郭を形成し、そして各トレンチ内に第２の導電線の第２の側壁の縦方向の輪郭を形成することから
なる方法。 - 前記第１のトレンチ壁は各トレンチの前記第１のトレンチ側壁の上部からなるように形成され前記第２のトレンチ壁は各トレンチの前記第２のトレンチ側壁の上部からなるように形成される請求項３９記載の方法。
- 前記第１及び第２のエッチングマスクを形成することは、
前記凹ませたあとに前記トレンチの各々のまだ充填されてない程度に残っている量にスペーサ形成層を蒸着し、
前記スペーサ形成層を異方性エッチングして前記第１、第２のエッチングマスクを形成してそれぞれ前記第１トレンチ壁及び第２トレンチ壁に対向して受けられる側壁スペーサからなるようにする請求項３９記載の方法。 - 前記第１及び第２のエッチングマスクは相互接続リングからなるように形成される請求項３９記載の方法。
- 前記第１及び第２の導電線ラインは各トレンチ内で前記導電線材料の相互接続リングからなるように当初形成されそしてさらに前記第１及び第２の導電線がお互いの各トレンチの中で相互接続されることから分離されるように少なくとも２つの位置で各トレンチ内において前記導伝材料の前記リングを破断することからなる請求項３９記載の方法。
- 前記第１及び第２のエッチングマスクの各々の少なくとも大部分は前記完成された集積回路の一部として残る請求項３９記載の方法。
- 集積回路の形成方法において１組の導電線を形成する方法であって、
基板の上に受けられたダマシン材料に対してトレンチを形成し、
導電線材料を前記ダマシン材料の上にそして前記トレンチを過充填するように前記トレンチ内に対して蒸着することと、
前記導電線材料を少なくとも前記ダマシン材料へと戻すように除去して前記トレンチ内に残っている前記導電材料の少なくともいくらかを残し、
前記トレンチ内において前記導電材料を縦方向にエッチングして、前記第１及び第２の導電線内の少なくとも大部分に沿って横断面においてお互いにミラー像になるように前記トレンチ内に第１及び第２の導電線を形成する方法。 - 集積回路の製造において。導電線のアレイを形成する方法であって、
基板に受けられる複数の長い導電線を形成し、
アレイの横方向に亘って前記導電線の間に誘電体材料から成る第１と第２の交互の領域を設け、前記第１の領域は２つの直ちに隣接した導電線の間で固体絶縁材料内に受けられる単一の空隙を備え、前記第２の領域は２つの直ちに隣接する導電線の間の固体絶縁領域内に空隙空間が存在しないことによって少なくとも一部は特徴付けられることからなる方法。 - 前記第１及び第２の領域で異なった時間に形成する請求項４６記載の方法。
- 前記第２の領域を形成したあとで前記第１の領域を形成する請求項４７記載の方法。
- 導電線のアレイからなる集積回路であって、
基板に受けられる複数の長い導電線と、
前記アレイに横方向に亘って前記導電線の間に受けられる誘電体材料からなる第１及び第２の交互の領域であって、前記第１の領域は前記導電線の直ちに隣接した２つのものの間で固体絶縁材料内に受けられる単一の空隙を備え、前記第２の領域は前記導電線の直ちに隣接する２つのものの前記導電線の間の固体絶縁領域内に空隙空間が存在しないことによって少なくとも一部は特徴付けられるものを備える集積回路。 - 導電線のアレイから成る集積回路であって、
基板上に受け止められる複数の長い導電線であって、前記導電線は少なくともその繰り返しの組の長さの大部分に沿って横断面においてお互いにミラー像となるような直ちに隣接する導電線の組を繰り返すことによって少なくとも一部分的には特徴付けられるものと、
前記アレイに横方向に亘って基板上に前記導電線の間に受けられる誘電体材料とから成る集積回路。 - 前記誘電体材料はアレイに横方向に亘って導電線の間に受けられる第１及び第２の交互の領域から成り、前記第１の領域は前記導電線に直ちに隣接する２つの間の固体の絶縁材領内に受けられる単一の空隙から成り、第２の領域は前記導電線の直ちに隣接するものの２つの間の固体の絶縁材料内にいかなる空隙空間が存在しないことによって少なくとも特徴付けられる請求項５０記載の集積回路。
- 前記第１の領域はお互いにミラー像である前記直ちに隣接する導電線の間に各組と共に受けられる請求項５０記載の集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/436,262 | 2009-05-06 | ||
| US12/436,262 US7989336B2 (en) | 2009-05-06 | 2009-05-06 | Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry |
| PCT/US2010/030583 WO2010129137A2 (en) | 2009-05-06 | 2010-04-09 | Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012526382A true JP2012526382A (ja) | 2012-10-25 |
| JP5549953B2 JP5549953B2 (ja) | 2014-07-16 |
Family
ID=43050689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012509824A Active JP5549953B2 (ja) | 2009-05-06 | 2010-04-09 | 集積回路の製造において複数の導電線を形成する方法、導電線アレイを形成する方法、および集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7989336B2 (ja) |
| JP (1) | JP5549953B2 (ja) |
| KR (1) | KR101307705B1 (ja) |
| CN (1) | CN102422411B (ja) |
| SG (1) | SG175834A1 (ja) |
| TW (1) | TWI450362B (ja) |
| WO (1) | WO2010129137A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183135A (ja) * | 2013-03-18 | 2014-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989336B2 (en) | 2009-05-06 | 2011-08-02 | Micron Technology, Inc. | Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry |
| US9496217B2 (en) * | 2009-06-04 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of forming a via |
| US8216939B2 (en) * | 2010-08-20 | 2012-07-10 | Micron Technology, Inc. | Methods of forming openings |
| US9558999B2 (en) * | 2013-09-12 | 2017-01-31 | Globalfoundries Inc. | Ultra-thin metal wires formed through selective deposition |
| US9524902B2 (en) | 2013-12-12 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming integrated circuit with conductive line having line-ends |
| US9087824B2 (en) * | 2013-12-17 | 2015-07-21 | Texas Instruments Incorporated | Use of dielectric slots for reducing via resistance in dual damascene process |
| CN114744001A (zh) * | 2015-03-31 | 2022-07-12 | 索尼半导体解决方案公司 | 半导体装置 |
| US20170040257A1 (en) | 2015-08-04 | 2017-02-09 | International Business Machines Corporation | Hybrid subtractive etch/metal fill process for fabricating interconnects |
| US10269804B2 (en) | 2016-05-11 | 2019-04-23 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9754946B1 (en) | 2016-07-14 | 2017-09-05 | Micron Technology, Inc. | Methods of forming an elevationally extending conductor laterally between a pair of conductive lines |
| US10157841B2 (en) | 2017-04-17 | 2018-12-18 | Micron Technology, Inc. | Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures |
| US9960114B1 (en) | 2017-05-03 | 2018-05-01 | Micron Technology, Inc. | Structure of integrated circuitry and a method of forming a conductive via |
| CN109509721B (zh) * | 2017-09-14 | 2021-05-25 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10964592B2 (en) * | 2019-03-12 | 2021-03-30 | Micron Technology, Inc. | Methods of forming conductive vias and methods of forming memory circuitry |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386451A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63293859A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置 |
| JP2006303022A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924006A (en) * | 1994-11-28 | 1999-07-13 | United Microelectronics Corp. | Trench surrounded metal pattern |
| US7294578B1 (en) * | 1995-06-02 | 2007-11-13 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US5641712A (en) * | 1995-08-07 | 1997-06-24 | Motorola, Inc. | Method and structure for reducing capacitance between interconnect lines |
| CN100559564C (zh) * | 1999-03-03 | 2009-11-11 | 尔必达存储器株式会社 | 半导体集成电路器件及其制造方法 |
| US6022802A (en) * | 1999-03-18 | 2000-02-08 | Taiwan Semiconductor Manufacturing Company | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines |
| US6274477B1 (en) * | 1999-06-19 | 2001-08-14 | United Microelectronics Corp. | Method of fabricating conductive line structure |
| KR100310257B1 (ko) | 1999-08-07 | 2001-09-29 | 박종섭 | 반도체소자의 미세 패턴의 제조방법 |
| KR100530296B1 (ko) * | 2000-03-07 | 2005-11-22 | 마이크론 테크놀로지, 인크. | 집적 회로 내에 거의 평탄한 유전체막을 제조하는 방법 |
| KR20020047523A (ko) * | 2000-12-13 | 2002-06-22 | 박종섭 | 반도체 소자의 층간 절연막 형성 방법 |
| KR100417211B1 (ko) * | 2001-12-20 | 2004-02-05 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US6627529B2 (en) * | 2002-02-07 | 2003-09-30 | Micron Technology, Inc. | Capacitance reduction by tunnel formation for use with semiconductor device |
| US20040232552A1 (en) * | 2002-12-09 | 2004-11-25 | Advanced Micro Devices, Inc. | Air gap dual damascene process and structure |
| KR20060024775A (ko) | 2003-05-12 | 2006-03-17 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 제2단계 구리 라이너 및 관련된 물질을 위한 ｃｍｐ조성물및 그 이용방법 |
| US7045849B2 (en) * | 2003-05-21 | 2006-05-16 | Sandisk Corporation | Use of voids between elements in semiconductor structures for isolation |
| US7094669B2 (en) * | 2004-08-03 | 2006-08-22 | Chartered Semiconductor Manufacturing Ltd | Structure and method of liner air gap formation |
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US8003310B2 (en) * | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| KR100817088B1 (ko) * | 2007-02-16 | 2008-03-26 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
| US7723227B1 (en) * | 2009-03-24 | 2010-05-25 | Micron Technology, Inc. | Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry |
| US7989336B2 (en) | 2009-05-06 | 2011-08-02 | Micron Technology, Inc. | Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry |
-
2009
- 2009-05-06 US US12/436,262 patent/US7989336B2/en active Active
-
2010
- 2010-04-09 KR KR1020117029064A patent/KR101307705B1/ko active IP Right Grant
- 2010-04-09 CN CN201080019969.3A patent/CN102422411B/zh active Active
- 2010-04-09 JP JP2012509824A patent/JP5549953B2/ja active Active
- 2010-04-09 WO PCT/US2010/030583 patent/WO2010129137A2/en active Application Filing
- 2010-04-09 SG SG2011079878A patent/SG175834A1/en unknown
- 2010-04-22 TW TW099112702A patent/TWI450362B/zh active
-
2011
- 2011-07-13 US US13/182,293 patent/US9064935B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386451A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63293859A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置 |
| JP2006303022A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014183135A (ja) * | 2013-03-18 | 2014-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110266689A1 (en) | 2011-11-03 |
| SG175834A1 (en) | 2011-12-29 |
| US9064935B2 (en) | 2015-06-23 |
| TWI450362B (zh) | 2014-08-21 |
| US20100283155A1 (en) | 2010-11-11 |
| JP5549953B2 (ja) | 2014-07-16 |
| CN102422411B (zh) | 2015-03-18 |
| WO2010129137A3 (en) | 2011-01-13 |
| WO2010129137A2 (en) | 2010-11-11 |
| KR20120007548A (ko) | 2012-01-20 |
| KR101307705B1 (ko) | 2013-09-11 |
| CN102422411A (zh) | 2012-04-18 |
| TW201101427A (en) | 2011-01-01 |
| US7989336B2 (en) | 2011-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012526382A (ja) | 集積回路の製造において複数の導電線を形成する方法、導電線アレイを形成する方法、および集積回路 | |
| TWI503863B (zh) | 包含緊密間距接點的半導體結構及其形成方法 | |
| TW202017158A (zh) | 三維儲存裝置及其製造方法 | |
| US7435648B2 (en) | Methods of trench and contact formation in memory cells | |
| TW201913972A (zh) | 記憶體裝置的階梯結構 | |
| US10763169B2 (en) | Contact structure and associated method for flash memory | |
| US10050129B2 (en) | Method of forming fine patterns | |
| JP2008193078A (ja) | 半導体素子の配線構造及びこれの形成方法 | |
| TW202137518A (zh) | 三維記憶體元件及其製造方法 | |
| CN108573864B (zh) | 基本无缺陷的多晶硅栅极阵列 | |
| KR20030003906A (ko) | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 | |
| TWI471904B (zh) | 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| KR100505443B1 (ko) | 반도체소자 제조방법 | |
| KR100942981B1 (ko) | 반도체소자 제조 방법 | |
| KR100673883B1 (ko) | 반도체소자의 콘택 플러그 형성방법 | |
| KR20070002839A (ko) | 반도체소자의 제조 방법 | |
| KR20070055880A (ko) | 반도체 소자 제조방법 | |
| KR20040008675A (ko) | 반도체 메모리 소자의 형성방법 | |
| KR20050067533A (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| KR20080002550A (ko) | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5549953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |