JP2012520461A5 - - Google Patents

Description

マイクロ回路テスタ用の導電ピン

本発明は、マイクロ回路を試験するための装置に関する。

マイクロ回路が絶えず進化して微細化し複雑化するにつれ、マイクロ回路を試験する試験装置も進化する。マイクロ回路試験装置を改良するための努力が続けられており、これらの改良は信頼性の向上、スループットの増大、及び／又は費用の低減に繋がるものである。

不良のマイクロ回路を回路基板上に実装することは、比較的コストがかかる。設置には通常、回路基板上へマイクロ回路を半田付けする作業を必要とする。いったん回路基板上に実装されると、数秒間で半田を溶融する作業だけでも回路基板が破壊されるので、マイクロ回路を取り除くことは問題がある。したがって、マイクロ回路が不良であれば、回路基板自体も損なわれることとなって、その時点で回路基板の価値全体が失われることを意味する。このような理由で、マイクロ回路は、回路基板に装着する前に試験されることが一般的となっている。

各マイクロ回路は、不良の素子をすべて検出しつつも、、正常な素子を不良と誤検出しないような方法で試験する必要がある。いずれのミスであっても、頻繁に発生するようであれば、回路基板の製造工程の総コストを相当押し上げることになり、また不良の素子として誤検出された素子に関する再試験の費用も嵩むことになってしまう。

マイクロ回路試験装置は、それ自体極めて複雑なものである。まず、この試験装置は、狭い間隔で各々のマイクロ回路接点と一時的及び非破壊的な電気的接触を正確に低抵抗で行う必要がある。マイクロ回路の接点及びそれらの間隔が小さいために、接触を行う際の小さな誤差でさえ不正確な接続となってしまう。失敗の理由が試験対象素子（ＤＵＴ：device under test）自体の不良ではなく、試験装置とＤＵＴとの間の電気接続の不良であったとしても、マイクロ回路への接続が位置ずれしていたり、他の理由で不正確であることによって試験装置がＤＵＴを不良であると識別してしまう。

自動化した試験において、マイクロ回路試験装置における他の問題が生じる。試験装置は、１分間に１００個又はそれ以上の素子でも試験できる。非常に多くの試験が行われると、試験中にマイクロ回路端子との電気接続をなすテスタ接点の摩耗が生じる。このような摩耗により、テスタ接点とＤＵＴ端子の両方から導電性の破片が遊離し、試験装置およびＤＵＴ自体を汚染することとなる。

この破片により結果的に試験中の電気接続が不良化し、ＤＵＴが不良であるという誤表示が生じる。マイクロ回路に付着した破片をマイクロ回路から除去しないと、組み立て不良となってしまう。しかし破片を除去する作業はコスト増となり、またマイクロ回路自体が他の不良発生源となってしまう。

加えて、考慮すべき事項が他にも存在する。安価なテスタ接点がうまく機能することが好ましい。試験装置は高価なので、テスタ接点の交換に要する時間を最小にすることも望まれる。もし試験装置が通常の保守に長期間を要し、この間オフラインになってしまうと、各マイクロ回路の試験コストが増大する。

現在利用されている試験装置は、マイクロ回路端子アレイのパターンを模した試験接点のアレイを有する。この試験接点のアレイは、互いに対して接点の位置合わせを正確に保持する構造にて支持されている。位置決めのテンプレート又は基板がマイクロ回路自体を試験接点と位置合わせする。試験接点及び位置合わせ基板は、試験接点に対して電気接続をなす導電パッドを有するロードボード上に実装される。ロードボードのパッドは、試験装置電子回路と試験接点との間で信号および電力を搬送する回線経路に接続される。

電気的試験の場合、試験対象素子上の各端子とロードボード上の対応する電気的パッドとの間に一時的な電気接続を形成することが望ましい。一般に、試験台上の対応する電気プローブによって接触されているマイクロ回路上の各電気的端子を半田付けしたり除去したりすることは実用的ではない。各端子の半田付けや除去の代わりに、テスタは、試験対象素子上の端子とロードボード上の電気的パッドの両方に対応するパターンで配置された一連の導電ピンを用いてもよい。試験対象素子が強制的にテスタと接触されると、これらのピンによって、試験対象素子の各接点とロードボードの対応する各パッドとの間で回路が形成される。試験が終わって試験対象素子が解放されると、端子がピンから離れ、回路が遮断される。

本発明は、これらのピンに改良を加えたものである。

試験対象素子における２つの端子間の抵抗を測定する「ケルビン」テストと呼ばれる試験法が存在する。基本的に、ケルビンテストは２つの端子間に電流を強制的に流し、この２つの端子間の電位差を測定し、オームの法則を用いて端子間の抵抗値を算出することを要する。この抵抗値は電圧値を電流値で除算して得られる。試験対象素子上の各端子は、ロードボード上の２つの接触パッドに対して電気的に接続されている。これら２つのパッドの一方は所定の電流量を供給する。他方のパッドは電圧計として作用するハイインピーダンス接続であり、このパッドはさほどの電流を引き出すことはない。換言すれば、ケルビンテストを受けることになる試験対象素子上の各端子は、ロードボード上の２つのパッドに対して同時に電気的に接続されているのであって、一方のパッドは所定の電流量を提供し、他方のパッドは電圧を測定し、測定している間に微量の電流を引き出している。これらの端子は２つ同時にケルビンテストを受けるので、単一の抵抗値測定でロードボード上の２つの端子と４つの接点パッドが使用される。

本発明においては、試験対象素子とロードボードとの間で一時的な電気接続を形成するピンは多様な方法で使用できる。「標準的な」試験では、各ピンが試験対象素子上の特定端子をロードボード上の特定パッドに接続される。これらの端子とパッドとは１対１の対応関係にある。このような標準的な試験の場合、各端子は一のパッドに対応し、各パッドは一の端子に対応する。「ケルビン」テストにおいては、上述したように、試験対象素子上の各端子に接触する２つのピンがある。このようなケルビンテストの場合、（試験対象素子上の）各端子が（ロードボード上の）２つのパッドと対応し、また（ロードボード上の）各パッドが（試験対象素子上の）一の端子に対応する。試験の態様が異なっても、ピンの機械的構造や使用法は本質的に同じである。

試験台に関しては、従来の又は既存の試験台から多くを適用できる。例えば、機械的基礎構造や電気回路の大部分は既存の試験システムから利用でき、また本明細書において開示する導電ピンと互換性を持たせることもできる。このような既存のシステムについては以下に列挙し、その概要を記しておく。

代表的なマイクロ回路テスタは、２００７年８月３０日公開のジェフリー・Ｃ・シェリーの米国特許出願公開第２００７／０２０２７１４号明細書（特許文献１）「信号及び電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム（Test contact system for testing integrated circuits with packages having an array of signal and power contacts）」に開示されており、この出願内容の全体を本明細書の開示として援用する。

特許文献１のテスタの場合、一連のマイクロ回路が順次試験されるが、各マイクロ回路、すなわち「試験対象素子」は試験台に装着され、電気的に試験され、そして試験台から離される。このような試験台に関する機械的及び電気的な側面は概ね自動化されており、試験台のスループットを極力高めた状態とできる。

特許文献１において、マイクロ回路端子との一時的な電気的接触を行うための試験接点要素は、絶縁接点膜から突出する少なくとも一の弾性指部を片持ち梁として備えている。この指部は、指部の接点側に、マイクロ回路端子に接触するための導電性接点パッドを有する。好ましくは、試験接点要素は複数の指部を有し、これらの指部がパイ状の構成を有することが好適となる。このような構成において、各指部は、膜内の放射状に指向された２つのスロットによって少なくとも部分的に境界を画定されている。またスロットは、試験接点要素を形成する複数の指部のうち両隣の指部から各指部を機械的に分離している。

特許文献１において、複数の試験接点要素が、所定のパターンに配置された試験接点要素を備えた試験接点要素アレイを形成できる。複数の接続ビアが、試験接点要素の実質的に所定パターンで配置され、これら接続ビアの各々は試験接点要素の一と位置合わせされる。好ましくは、インタフェース膜が複数の接続ビアを所定のパターンで支持する。また寿命を延ばすために、素子接点領域から離れてパイ状の部品内に多数のビアを埋め込むことができる。あるいはＩ型の梁を作るために指部を分離するスロットをメッキすることもでき、これにより指部が変形することを防止し、さらに寿命も延びる。

特許文献１の接続ビアは開放端を備えたカップ形状を有することができ、カップ状ビアの開放端は位置合わせされた試験接点要素に接触している。試験装置においてＤＵＴを着脱する際に生じる破片は試験接点要素を介して落下し、カップ状ビアがその破片を取り囲む。

特許文献１の接点及びインタフェース膜は、ロードボードを含む試験レセプタクルの一部として用いることができる。ロードボードは、実質的に所定パターンの試験接点要素内に複数の接続パッドを有する。ロードボードはインタフェース膜を支持し、ロードボード上の接続パッドは各々実質的に接続ビアの一つと位置合わせされ、 これと電気的に接触される。

特許文献１において、素子は、非常に薄い非導電性絶縁体に接着する、保持特性を備えた非常に薄い導電プレートを用いている。素子の金属部は、接触用Ｉ／Ｏとロードボードとの間に複数の接触点又は経路を提供する。これは、メッキしたビアホールハウジング又はメッキしたスルーホールビアで以て行うか、可能であればスプリングと組み合わせた、第二面すなわち素子Ｉ／Ｏと接触する第一面を有するバンプ付き表面で以て行うことができる。素子Ｉ／Ｏはロードボードと物理的に密着させることができ、電気的性能が向上する。

設置前によく試験される一の特定種類のマイクロ回路は、一般にボールグリッドアレイ（ＢＧＡ）端子構成と呼ばれるものを備えたパッケージ又はハウジングを有する。典型的なＢＧＡパッケージは平坦な長方形ブロックの形状を有することができ、その典型的な大きさとしては、一辺が５ｍｍ〜４０ｍｍの範囲であり、厚さが１ｍｍである。

典型的なマイクロ回路は、実回路を収納するハウジングを有する。このハウジングは２つの主面を有しており、その一面に信号及び電力（Ｓ＆Ｐ）端子を設けている。端子は通常、表面の端部と任意の一又は複数のスペーサとの間の領域の大半を占める。ただ、場合に応じてスペーサをカプセル化したチップや接地パッドとしてもよい。

端子はそれぞれ、小型のほぼ球状の半田ボールを含むこともできる。この半田ボールは、表面を貫通する内部回路からのリードにしっかりと接着するので、「ボールグリッドアレイ」と呼ばれる。各端子及びスペーサが表面から僅かな距離だけ突出しており、端子は表面からスペーサよりも遠くに突出している。組み立て中、すべての端子は同時に溶融され、予め回路基板上に位置決めされた導体に接着される。

端子自体は、互いに極めて密接させることができる。中心線間隔が最小０．４ｍｍのものもあり、比較的広く離間された端子でも約１．５ｍｍの間隔になっているにすぎない。隣接する端子同士の間隔は、「ピッチ」とも呼ばれる。

上述した要因に加えて、ＢＧＡマイクロ回路試験には他にも考慮すべき事項がある。
第一に、ボール端子と一時的に接触させる際、テスタは回路基板に接触するＳ＆Ｐ端子表面を損傷してはならない。なぜなら、このような損傷が当該端子の半田接合の信頼性に影響を与えることがあるためである。

第二に、信号を搬送する導体の長さを短くすることで、試験プロセスの精度を向上できる。理想的な試験接点構成は、短い信号経路である。

第三に、ＢＧＡ端子用に現在一般に用いられている半田の主成分は、環境に配慮して主に錫である。ただ、錫ベースの半田合金は、その外面に導電性を低下させる酸化皮膜を形成しやすい。旧来の半田合金は相当量の鉛を含んでいるため、酸化皮膜を形成することはない。試験接点は、酸化皮膜が存在していてもこれを貫通できるものでなければならない。

現在利用されている既知のＢＧＡ試験接点は、スプリング、本体、上下プランジャを含む複数の部品で構成されるスプリングピンを用いている。

一方、２００３年１０月１６日公開の米国特許出願公開第２００３／０１９２１８１号明細書（特許文献２）「電子接点の作製方法」は、可撓性があり、タブ状で片持ち式の接点状のマイクロ電子接点を開示している。このマイクロ電子接点は、規則的なパターンで配置された凹凸を有している。各凹凸は、接点の表面から離れた先端部において鋭角的な機構を有している。つがいとなるマイクロ電子要素が接点と係合されるに従い、ワイプ作用により凹凸の鋭角的な機構が接合部分を擦り、この結果、効果的な電気的相互接続が実現される。また必要な場合には、接合材料が活性化された時点で、接点と接合部分との間で効果的な金属結合が可能となる。

また２００４年１０月１４日公開の米国特許出願公開第２００４／０２０１３９０号明細書（特許文献３）「バンプ付き半導体部品のための試験用相互接続体とその加工方法（Test interconnect for bumped semiconductor components and method of fabrication）」によれば、半導体部品を試験するための相互接続体が、基板と、この基板上にあって、部品上のバンプ付き接点と一時的に電気接続するための接点とを備えている。各接点は、凹部と、この凹部上で片持ちされ、バンプ付き接点に電気的に接続するように配設された所定パターンのリードとを備えている。このリードは、凹部内でｚ方向へ移動し、バンプ付き接点の高さ及び平面度における変数に対応するように構成されている。さらにリードは、バンプ付き接点に侵入するための突出部と、バンプ付き接点への接着を防ぐための非接着性の外層と、バンプ付き接点の表面形状と一致させた曲面形状を有することができる。リードは、パターン化された金属層を基板上に形成することで、又はリードを備えたポリマー基板を前記基板に取り付けることで、あるいは基板をエッチングして導電性を有する梁を形成することによって形成できる。

さらに２００１年６月１２日発行のフカサワ（Fukasawa）他の米国特許第６２４６２４９号明細書（特許文献４）「半導体検査装置及びこれを用いた検査方法（Semiconductor inspection apparatus and inspection method using the apparatus）」によれば、半導体検査装置が、球状の接続端子を有する検査対象素子に対して試験を行う。この装置は、支持膜上に形成された導体層を備えている。この導体層は接続部分を有している。球状の接続端子は接続部分に接続される。少なくとも所定形状の接続部分が交換可能である。またこの装置は、接続部分を少なくとも支持するため、可撓的に変形可能で絶縁性を有する材料で作製された、衝撃吸収部材も備えている。マイクロ回路端子と一時的な電気的接点をなすための本発明の試験接点要素が、片持ちされた梁として絶縁性接点膜から突出する少なくとも一の弾性指部を備えている。この指部は接点側に、マイクロ回路端子に接触するための導電性接点パッドを有している。

さらにまた１９９８年９月２２発行のフィエルシュタット（Fjelstad）他の米国特許第５８１２３７８号明細書（特許文献５）「バンプ型リードに係合するためのマイクロ電子コネクタ（Microelectronic connector for engaging bump leads）」によれば、マイクロ電子回路用のコネクタが、規則的なグリッドパターンに配置されるのが望ましい複数の孔を有するシート状の本体を備えている。各孔には、本体の第一主面の孔上に内方へ延在する複数の突出部を有する、金属シート製リングのような、弾性薄層接点が設けられている。コネクタ本体の第二面上の端子は、接点に対して電気的に接続されている。コネクタは多層の回路パネルのような基板に装着できるので、コネクタ上の端子が基板内のリードに対して電気的に接続される。バンプ型リードを接点と係合させるために、バンプ型リードをコネクタの孔内に押し込むことによって、バンプ型リードを搭載しているマイクロ電子要素がコネクタに係合され、これにより基板に対して接続してもよい。構体が試験可能で、かつ許容できるものと判明すれば、バンプ型リードは接点に対して恒久的に結合できる。

さらにまた２００１年８月９日公開の米国特許出願公開第２００１／００１１９０７号明細書（特許文献６）「バンプ付き半導体部品のための試験用相互接続体と加工方法（Test interconnect for bumped semiconductor components and method of fabrication）」によれば、半導体部品を試験するための相互接続体が、基板と、この基板上にあって、部品上のバンプ接点と一時的に電気接続をなすための接点とを備えている。各接点は、凹部と、この凹部上にあって、バンプ接点に電気的に接続するように配置された支持部材とを備えている。この支持部材は、凹部上において、基板の表面に形成された螺旋状リードに懸架されている。この螺旋状リードは、支持部材が凹部内でｚ方向へ移動してバンプ接点の高さ及び平面度における変数に対応できるようにする。さらに螺旋状リードは、バンプ接点に対して支持部材を相対的に捻って、上の酸化物の層に侵入しやすくする。螺旋状リードは、リードを備えたポリマー基板を前記基板に取り付けることにより、又はパターン化された金属層を基板上に形成することによって形成できる。他の実施形態に係る接点では、支持部材は、基板の表面上で、引き上げられたスプリングセグメントのリードに懸架される。

米国特許出願公開第２００７／０２０２７１４号明細書（特開２００７−２２５５９９号公報） 米国特許出願公開第２００３／０１９２１８１号明細書 米国特許出願公開第２００４／０２０１３９０号明細書 米国特許第６２４６２４９号明細書 米国特許第５８１２３７８号明細書 米国特許出願公開第２００１／００１１９０７号明細書

本発明の一実施形態によれば、複数の端子２を有する試験対象素子１と複数の接点パッド４を有するロードボード３との間において、各接点パッド４が一の端子２に対応するよう横方向に配置された状態で、複数の一時的な機械的及び電気接続を形成するための、交換可能で、縦方向に圧縮可能な膜１０を備える。この膜１０は、試験対象素子１上の端子２に対して縦方向に隣接した、可撓性を有し、電気絶縁性を有する上接点プレート４０と、ロードボード３上の接点パッド４に対して縦方向に隣接した、可撓性を有し、電気絶縁性を有する下接点プレート６０と、上接点プレート４０及び下接点プレート６０間における、縦方向に弾性を有し、電気絶縁性を有するインタポーザ５０と、上接点プレート４０、インタポーザ５０、下接点プレート６０における縦方向の孔に貫通する、縦方向に圧縮可能な複数の導電ピン対２０、３０であって、この複数対における各ピン対が、試験対象素子１上の一の端子２に対応するよう横方向に配置されている複数の導電ピン対２０、３０とを備える。特定のピン対２０、３０が縦方向に圧縮されると、対をなすピン２０、３０は、インタポーザ５０と直交する表面に対して傾斜している仮想的なインタフェース面７０に沿って互いに摺動する。

他の実施形態は、膜１０と複数の電気的ピン対２０、３０とを備えるテスト器具５に関するものである。膜１０は、試験対象素子１とロードボード３との間で横方向に延在される。試験対象素子１は、所定パターンに配置された複数の電気的端子２を有する。ロードボード３は、端子２に対応する所定パターンに配置された複数の電気的接点パッド４を有する。一方膜１０は、試験対象素子１の端子２に面する上面と、ロードボード３の接点パッド４に面する下面を有する。また複数の電気的ピン対２０、３０は、端子２の所定パターンと対応するパターンで膜１０によって支持される。また複数の電気的ピン対２０、３０を構成する各ピン対は、上ピン２０と下ピン３０とを備える。上ピン２０は、膜１０の上面から突出し、上ピン接面２３を有する上ピン２０と、膜１０の下面から突出し、下ピン接面３３を有する下ピン３０とを備える。上ピン接面２３及び下ピン接面３３は、相補性の表面プロファイルを有する。対応する電気的端子２がピン対に対して押圧されると、上ピン接面２３及び下ピン接面３３は仮想的なインタフェース面７０に沿って互いに摺動する。この仮想的なインタフェース面７０は、膜１０と直交する表面に対して傾斜している。

さらに他の実施形態は、複数の端子２を有する試験対象素子１と複数の接点パッド４を有するロードボード３との間において、一時的な機械的及び電気接続を複数形成するためのテスト器具５に関するものである。接点パッド４は、端子２と１対１に対応して設けられている。テスト器具５は、ロードボード３に対して概ね平行でかつ隣接して配設された、交換可能なインタポーザ膜１０を備えている。このインタポーザ膜１０は、前記複数の端子２と１対１の対応関係で配置された複数のピン対２０、３０を備える。各ピン対２０、３０は、対応する端子２に隣接し、かつインタポーザ膜に延在される上ピン２０と、対応する接点パッド４に隣接し、かつインタポーザ膜１０に延在される下ピン３０とを有する。特定のピン対２０、３０に対応した各接点パッド４は、該特定のピン対２０、３０に対応する、試験対象素子１上の端子２を機械的及び電気的に受けるように構成されている。試験対象素子１がテスト器具５に装着されると、上ピン２０は試験対象素子１上の対応する端子２に接触し、下ピン３０はロードボード３上の対応する接点パッド４に接触し、各上ピン２０は、インタポーザ膜１０と直交する表面に対して傾斜している仮想的なインタフェース面に沿って、対応する下ピン３０に接触し、試験対象素子１上の前記複数の端子２が、ロードボード３上の前記複数の接点パッド４に対して、１対１の対応関係で電気的に接続される。

試験対象素子（ＤＵＴ）を受ける試験装置の一部を示す側面図である。 図１の試験装置で、ＤＵＴが電気的に接続された状態を示す側面図である。 一例に係るインタポーザ膜が圧縮されていない状態を示す垂直断面図である。 図３のインタポーザ膜が圧縮されている状態を示す垂直断面図である。 一例に係るピン対が圧縮されていない状態を示す側面図である。 図５のピン対が圧縮されている状態を示す側面図である。 図３の平面状のインタフェース面を示す図である。 図５の円筒状に湾曲したインタフェース面を示す図である。 水平及び垂直の両方向に曲面を有するように湾曲したインタフェース面を示す図である。 垂直及び水平方向の曲面が対向凹面を有する、サドル状のインタフェース面を示す図である。 溝や畝のような位置決め機構を有するインタフェース面を示す図である。 概ね平面状の上接点パッドを示す上方斜視図である。 パッドの平面から延び出た上接点パッドを示す上方斜視図である。 パッドの平面からの突出部を有する上接点パッドを示す上方斜視図である。 パッドの平面からの複数の突出部を有する上接点パッドを示す上方斜視図である。 傾斜した上接点パッドを示す上方斜視図である。 パッドの平面からの複数の突出部を有する、傾斜した上接点パッドを示す上方斜視図である。 テクスチャを有する上接点パッドを示す上方斜視図である。 放射方向に拡張された上接点パッドを示す上方斜視図である。 面取りした縁部を有する上接点パッドを備えた上ピンを示す側面図である。 一方側に上ピン係合機構を有する上ピンを示す垂直断面図である。 両側に上ピン係合機構を有する上ピンを示す垂直断面図である。 上接点プレートに係合する２つの上ピン係合機構と、発泡体のインタポーザに係合する一の係合機構とを有する上ピンを示す垂直断面図である。 下ピン係合機構を有する下ピンを示す垂直断面図である。 一例に係るインタポーザ膜を示す断面斜視図である。 図２５のインタポーザ膜を示す垂直断面図である。 図２５及び図２６のインタポーザ膜を示す上方斜視図である。 ケルビンテスト用の一例に係る上接点パッドであって、パッドの両半分を分離している絶縁部分を有する状態を示す上方斜視図である。 ケルビンテスト用の一例に係るピン対であって、上ピン接面から外方へ延び出る絶縁性の畝を有する状態を示す側面図である。 枠内に差し込まれたインタポーザ膜を示す上方斜視図である。 枠外に取り出された、図３０のインタポーザ膜を示す上方斜視図である。 図３２ａは図３０及び図３１のインタポーザ膜を示す概略平面図、図３２ｂは図３０及び図３１のインタポーザ膜を示す上方斜視図、図３２ｃは図３０及び図３１のインタポーザ膜を示す概略正面図、図３２ｄは図３０及び図３１のインタポーザ膜を示す概略右側面図である。 図３３ａは図３０〜図３２のインタポーザ膜から離れたインタポーザを示す概略平面図、図３３ｂは図３０〜図３２のインタポーザ膜から離れたインタポーザを示す上方斜視図、図３３ｃは図３０〜図３２のインタポーザ膜から離れたインタポーザを示す概略正面図、図３３ｄは図３０〜図３２のインタポーザ膜から離れたインタポーザを示す概略右側面図である。 インタポーザ支持部材を断面で示した２４通りの特定パターンである。 特定の平面内において隣接する孔同士の間に延在する支持部材を有するインタポーザを示す上方斜視図である。 隣接する孔同士の間の領域を完全に埋め、その上下には何も存在しない支持平面を有するインタポーザを示す上方斜視図である。 インタポーザの断面を示す１８通りの特定パターンであり、上接点プレート及び下接点プレートが水平方向に指向され、ピン方向をほぼ垂直とした状態を示す図である。

以下、大規模なシステムに組み込むために製造する電気的チップについて考察する。チップは使用される際、素子を一連のピンや端子でもって大規模システムに電気的に接続している。例えば、コンピュータにおいては電気的チップのピンを対応するソケットに差し込むことができるので、コンピュータの回路は所定の方法でチップの回路と電気的に接続できる。このようなチップの例としては、コンピュータ用のメモリカードやプロセッサが挙げられ、それぞれチップと一又は複数の電気接続をなす所定のスロットやソケットに差し込み可能である。

これらのチップを出荷する前に、又は他のシステムに取り付ける前にチップを試験することは非常に望ましい。このような部品レベルの試験を行うと製造工程における問題点を診断するのに役立ち、またチップを組み込むシステムに関してシステムレベルの収率を高めるのにも役立つ。そのようなわけで、確実にチップ内の回路が設計通りに作動するようにするために高度な試験システムが開発されてきた。チップは「試験対象素子」としてテスタに装着され、試験され、そしてテスタから取り外される。一般に、装着、試験、取り外しを極力速やかに行うことが望ましく、それによりテスタのスループットが極力高いものになれる。

試験システムは、チップを最終用途において接続するために後で使用するのと同じピン又は端子を介してチップの回路にアクセスする。その結果、試験システムに関して、試験を行う一般的な必要事項が幾つかある。一般に、テスタは、ピンが壊れないよう、そしてまた各ピンと信頼できる電気的な接続がなされるよう、多種多様なピン又は端子との電気的接触がなされなければならない。

この種のテスタの殆どは、半田付け及び半田除去又はその他何らかの装着方法よりもチップのピンとテスタの接点との間の機械的接触を利用している。チップがテスタに装着されると、チップ上の各ピンはテスタ上の対応パッドと機械的及び電気的に接触される。試験後に、チップはテスタから取り外され、機械的及び電気的接触が切れる。

一般に、チップとテスタはいずれも、装着、試験、取り外し過程の際に極力損傷をなくすることが非常に望ましい。テスタ上のパッドのレイアウトは、チップのピンへの摩耗又は損傷を低減させるか最小限に抑えるように設計できる。例えば、素子Ｉ／Ｏを擦ったり、Ｉ／Ｏを折り曲げたり反らせたり、又は如何なる方法であってもＩ／Ｏを恒久的に変化させたり損傷したりするような操作を行うことは望ましくない。通常、テスタは、チップを極力初期状態と類似した最終状態にしておくように設計されている。さらに、テスタの部品が取り替えられる前に長持ちするよう、テスタ又はテスタのパッドへの恒久的な損傷を回避するか低減させることが望ましい。

現在、テスタの製造元ではパッドのレイアウトに関して多大な努力が払われている。例えばパッドは、所定の抵抗力でチップのピンを受け止めるばね装荷機構を備えてもよい。用途によっては、パッドは、ばね装荷力の移動範囲の最終点において、急ブレーキが掛かるように任意選択することもできる。パッドのレイアウトの最終目標は、対応するチップのピンとで信頼性の高い電気接続を行うことにあり、これはチップが装着されたときに極力「閉」回路に近く、またチップが取り外されたときに極力「開」回路に近い状態であるということができる。

これらのチップをできるだけ素早く試験するとか、実際の使用を大規模システムでシミュレートすることが望ましいので、非常に高い周波数でピンと電気信号を送信及び／又は受信する必要があろう。近年のテスタにおける試験周波数は４０ＧＨｚ以上までであるが、次世代のテスタでは試験周波数がさらに大きなものになりそうである。

ＤＣ（０Ｈｚ）近くで行われるような低周波数での試験の場合、電気的性能は寧ろ単純に割り切った考え方で取り扱われるようであり、チップが取り外されると無限に高い抵抗値を望もうとし、チップが装着されると極微量の抵抗値を望もうとする。

周波数の高い領域では、抵抗値のみならず、他の電気的特性も関係する。高い周波数においては、インピーダンス（又は基本的に、周波数の関数としての抵抗値）が、電気的性能に関する一層適切な測定事項となる。インピーダンスは位相効果と共に振幅効果も含み、電気経路における抵抗、キャパシタンス、インダクタンスの各要素を組み合わせて数学的に表現できる。一般に、チップＩ／Ｏとロードカード上の対応パッドとの間に形成される電気経路の接触抵抗値を十分小さくして、これで５０Ωの目標インピーダンスを維持することが望ましく、これによりテスタ自体が試験中のチップの電気的性能を甚だしくゆがめるようなことはない。なお、殆どの試験装置は５０Ωの入力及び出力インピーダンスを有するように設計されている。

非常に多くのＩ／Ｏがびっしりと詰まっている近年のチップの場合、素子Ｉ／Ｏのインタフェースで電気的及び機械的性能をシミュレートすることが有用となる。二次元又は三次元で有限要素モデルを生成することは多くの設計者が選択するツールになっている。用途によっては、テスタのパッド配列として基本的な幾何学スタイルが選択されると、そのパッド配列の電気的性能がシミュレートされ、そして望みの電気的性能が達成されるまで特定の大きさ及び形状が繰り返し微調整される。これらの用途の場合、シミュレートされた電気的性能が特定の閾値に達すると、殆ど結果論として機械的性能が決定されるようである。

以下、本明細書の開示に関する説明を続ける。

試験対象素子の端子は、一連の導電ピン対によって、ロードボード上の対応する接点パッドに対して一時的に電気的に接続される。これらのピン対は、試験対象素子に面した上接点プレートと、ロードボードに面した下接点プレートと、これら上接点プレート及び下接点プレート間の上下方向に弾性がある非導電性部材とを備えたインタポーザ膜によって所定の位置に保持される。各ピン対は、試験対象素子及びロードボードそれぞれに向かって、上接点プレート及び下接点プレートそれぞれを超えて延びる上ピン及び下ピンを備えている。これら上ピン及び下ピンは、膜と直交する表面に対して傾斜しているインタフェースにおいて互いに対して接触する。縦方向に圧縮されると、ピンはインタフェースに沿って摺動することによって互いの方へ向かって直動する。この摺動は殆ど縦方向のものであって、僅かな望ましい横方向の成分はインタフェースの傾斜によって決まる。インタフェースは、一次元又は二次元方向に湾曲するよう任意選択でき、必要であれば、各方向に向かって異なる曲面体及び／又は凹面体を有し、また畝又は溝のような一又は複数の位置決め機構を備える構成を選択することもできる。上接点プレート及び下接点プレートは、ポリイミド又は非導電性で可撓性のある材料、例えばデュポン社から市販されているカプトン（商品名）で製作できる。他に例示的な材料はポリエーテルエーテルケトン（ＰＥＥＫ）であり、これは、ヴィクトレックス社（Victrex）のような製造元から市販されているエンジニアリングプラスチックである。接点プレート間の材料は、発泡体又はエラストマ材料等とできる。各対のピンは、異なる金属で作製することもできる。

上記は本発明の概要説明に過ぎず、如何なる意味においても本発明を限定するものとして解釈すべきでない。試験素子についてはさらに詳しく後述する。

図１は、試験対象素子（ＤＵＴ）１を受けるための試験装置の一部を示す側面図である。ＤＵＴ１はテスタ５上に位置決めされ、電気的試験が行われ、その後、ＤＵＴ１はテスタ５から取り外される。如何なる電気接続も、部品を押して他の部品と電気的に接触させることによってなされるのであって、ＤＵＴ１を試験する際にどこにも半田付け又は半田除去がなされない。

電気的試験の手順全体は数分の一秒程度で済ませられる。確実に試験装置を効率よく使用するためには、試験対象素子１を迅速且つ正確に配置することが重要となる。テスタ５のスループットを高くするには、普通、試験対象素子１をロボットで処理することが必要となる。多くの場合、自動化された機械システムが試験前にＤＵＴ１をテスタ５上に置き、試験が終了するとＤＵＴ１を取り外す。ＤＵＴ１の位置を監視するために、処理及び配置機構は、機械的及び光学的センサ、またＤＵＴ１を試験台上で位置合わせして配置するために移動用及び回転用アクチュエータを組み合わせたものを用いてもよい。このような自動化された機械システムは成熟したものであって、既知の電気的テスタにおいて数多く使われており、これら既知のロボットシステムは、本明細書において開示したテスタ要素の幾つか又はすべてに使用してもよい。あるいはＤＵＴ１を人手で配置したり、又は人手で供給する装置と自動化装置を組み合わせたもので配置してもよい。

同様に、ＤＵＴ１上の各端子を試験するために使う電気的アルゴリズムも確立されたものであって、既知の電気的テスタにおいて数多く使用されている。これら既知の電気的アルゴリズムを、本明細書において開示したテスタ要素の幾つか又はすべてに使用してもよい。

試験対象素子１は通常、一又は複数のチップを有しており、またこのチップに接続した信号端子及び電力端子を備えている。チップ及び端子は、試験対象素子１の一方側に配置しても、又は試験対象素子１の両側に配置してもよい。テスタ５内で使用する場合、すべての端子２は、試験対象素子１の一方側からアクセス可能でなければならないが、試験対象素子１の反対側には一又は複数の要素が存在することもあり、又は端子２にアクセスすることによって試験できない反対側に他の要素及び／又は端子が存在することもある。

各端子２は、小型でほぼ球形の半田ボールとして形成される。試験前にボール２は、他のリードに対して、他の電気部品に対して、及び／又は試験対象素子１上の一又は複数のチップに対して、内部的に接続された電気的リードに装着される。半田ボールの容積及び大きさは、極めて精密に制御されており、一般的にはボール・ツー・ボールの大きさの変動又は配置変動によって生じる問題は余りない。試験中、端子２は固形のままであって、どの半田ボール２も溶融したり、リフローされるようなことはない。

端子２は、試験対象素子１の表面上において任意の適切なパターンで配置できる。また場合に応じて、端子２を概ね方形のグリッド状としてもよい。これは試験対象素子１を「ボールグリッドアレイ」と表現する起源になっている。また不規則な間隔や、幾何形状を含む矩形のグリッドから乖離したものを含んでもよい。端子の特定位置は、必要に応じて変化させることができ、ロードボード上のパッドと膜上のピン対とが対応する位置は、試験対象素子の端子２の対応位置と一致するように選択されることは理解されよう。一般に、隣接する端子２同士間の間隔は０．２５〜１．５ｍｍの範囲内であって、この間隔を通常「ピッチ」と呼ぶ。

図１どおりに側面から見た場合、試験対象素子１は一直線に並んだ端子２を示しており、この直線には必要に応じて空隙や不規則な間隔が含まれてもよい。これらの端子２は、一般的な製造方法で、概ね平面に又は極力平面になるよう作製される。多くの場合、試験対象素子１上にチップ又は他の要素があれば、チップの突出量は、普通、端子２が試験対象素子１から離れている突出量以下である。

図１のテスタ５はロードボード３を備えている。

このロードボード３は、ロードボード用基板６と、試験対象素子１を電気的に試験するために用いる回路とを備えている。このような回路は、一又は複数の特定周波数を有する一又は複数のＡＣ電圧を生成できる駆動用電子回路と、このような駆動電圧に対する試験対象素子の応答を感知できる検出用電子回路とを備えていてもよい。感知作業は、一又は複数の周波数における電流及び／又は電圧の検出を含んでもよい。このような駆動用及び感知用電子回路は産業界において周知であり、既知のテスタに見られる任意適切な電子回路を本明細書において開示したテスタ要素で使用してもよい。

一般に、実装された時点で、ロードボード３上の機構が試験対象素子１上の対応機構と位置合わせされていることが非常に望ましい。通常、試験対象素子１とロードボード３はいずれもテスタ３上の一又は複数の位置決め機構に対して機械的に位置合わせされている。ロードボード３は、基準（fiducial）又は正確に位置した孔及び／又は縁部等、一又は複数の機械的な位置決め機構を備えていてもよく、これによりロードボード３が正確にテスタ５に載れることを確実なものとする。これらの位置決め機構は、普通、ロードボードの横方向の位置合わせ（ｘ、ｙ）及び／又は縦方向の位置合わせ（ｚ）も確実なものとする。機械的な位置決め機構は産業界において周知であり、既知のテスタで見られる任意適切な電子回路を本明細書において開示したテスタ要素で使用してもよい。機械的な位置決め機構は図１には示されていない。

一般に、ロードボード３は比較的複雑で高価な装置であると言える。多くの場合、ロードボード３の接点パッド４を摩耗や損傷から守る、比較的安価な追加要素をテスタ５内に組み入れることは好適であると言える。このような追加要素としては、インタポーザ膜１０が挙げられる。このインタポーザ膜１０も、適切な位置決め機構（図示せず）を有するテスタ３と機械的に位置合わせし、テスタ５においてロードボード上に載り、試験対象素子１に面する。

インタポーザ膜１０は、一連の導電ピン対２０、３０を備えている。一般に各ピン対は、ロードボード３における一の接点パッド４を、試験対象素子１における一の端子２に接続するが、複数の接点パッド４を単一の端子２に接続したり、複数の端子２を単一の接点パッド４に接続する試験方式もある。本発明者らは説明を簡単にするため、本明細書及び図面内において、単一のピン対が単一のパッドを単一の端子に接続させる状態を想定している。ただ、本明細書において開示された如何なるテスタ要素も、複数の接点パッド４を単一の端子に接続させたり、複数の端子を単一の接点パッドに接続させるものとして使用可能であることは理解されよう。通常、インタポーザ膜１０は、ロードボードのパッドと試験接続器の下接点表面とを電気的に接続する。あるいはインタポーザ膜は、既存のロードボードのパッド配列を、伝達手段（vehicle）に変換するために使用できる。これは試験対象素子を接続して試験するために用いられる試験用ソケットである。

ロードボード３の取り外しや取り替えと比べて、インタポーザ膜１０は比較的簡単に取り外したり取り替えることができるが、本発明者らは、インタポーザ膜１０を本明細書に関するテスタ５の一部としてみなしている。操作に際して、テスタ５は、ロードボード３と、インタポーザ膜１０と、これらを実装して所定の位置に保持する機械的構造（図示せず）とを備えている。試験中の各素子１はテスタ５に対接して配置され、電気的に試験され、そしてテスタから取り外される。

単一のインタポーザ膜１０は、摩耗するまでに試験対象素子１を数多く試験でき、通常は取り替えを必要とする前に数千回以上の試験に耐えられる。一般に、インタポーザ膜１０の取り替えは比較的早く簡単なものにして、テスタ５は膜交換のための休止時間を少しだけにするのが望ましい。場合に応じて、インタポーザ膜１０の取り替え速度は各膜１０の実費よりも重要であるとさえも言えて、テスタの動作時間の増大は操作中の好適な費用節減となる。

図１は、テスタ５と試験対象素子１との関係を示している。各素子１が試験されるとき、素子は、十分に精密な配置特性を有する好適なロボット型処理器内に配置され、その結果、素子１上の特定端子２がインタポーザ膜１０上の対応ピン対２０、３０とロードボード３上の対応接点パッド４に対して精密かつ信頼の置ける態様で（ｘ、ｙ、ｚに）位置決めできる。

ロボット型処理器（図示せず）は、試験中の各素子１を強制的にテスタ５と接触させる。この応力の大きさは、試験される端子２の数量、各端子に対して用いられる応力、典型的な製造上の及び位置合わせの誤差等を含む試験の正確な形態に依存する。一般に、応力がテスタの機械式処理器（図示せず）によって印加され、試験対象素子１に作用する。またその応力は一般に、ほぼ縦方向に印加され、ロードボード３に直交する面とほぼ平行である。

図２は、テスタと試験対象素子１とが接触している様子を示しており、ピン対２０、３０に係合して、各端子２とそれに対応するロードボード３上の接点パッド４との間で電気接続９を形成するのに十分な応力が試験対象素子１に印加される。上述したように、これに代えて、複数の端子２を単一の接点パッド４に接続したり、複数の接点パッド４を単一の端子２に接続する試験方法も利用できるが、図の説明を簡素化するために、本発明者らは、単一の端子２が単一の接点パッド４にのみ接続されることを想定している。

図３及び図４は、それぞれ非圧縮状態と圧縮状態にあるインタポーザ膜１０の一例を示す垂直断面図である。非圧縮状態においては、試験対象素子１上の端子２とロードボード３上の接点パッド４との間には電気接続が存在しない。試験対象素子１がロードボード３の方へ押圧されている圧縮状態においては、試験対象素子１上の端子２とロードボード３上の接点パッド４との間に電気接続９が存在する。

場合に応じて、インタポーザ膜１０は、実質的にロードボードにおける横方向の範囲全体に亘って延在してもよく、又は少なくともロードボードの接点パッド４によって範囲を定められた横方向の領域に亘って延在してもよい。膜１０は、導電ピン対を機械的に支持するサンドイッチ構造を備えており、各ピン対は、試験対象素子１上の端子２とロードボード３上の接点パッド４とに対応している。このサンドイッチ構造について後述し、ピン対に関する詳細な説明も行う。

膜１０は、インタポーザ５０が上接点プレート４０及び下接点プレート６０で包囲された状態のサンドイッチ構造として形成できる。また膜１０の層４０、５０、６０は必要に応じて、比較的薄い接着層４１、６１で接合できる。

インタポーザ５０は、発泡体やエラストマ等、電気絶縁性を有し、上下方向に可撓性を有する材質である。試験対象素子がロードボードの方へ押圧されると、図４における場合のように、インタポーザ５０は縦（上下）方向に圧縮する。この上下方向の圧縮は概ね弾性的なものである。試験対象素子が圧縮されないと、インタポーザ５０は縦（上下）方向に膨張して、図３における場合のように、元の大きさ及び形状になる。

なお必要に応じて、横方向（水平方向）にも圧縮できるが、この横方向成分は縦方向成分に比べ通常は小さくする。一般に、縦方向の応力が印加されたとき、インタポーザ５０の材質は実質的に横方向に「流れる」ことはない。場合によっては、インタポーザ５０の材質に応じて生じる横方向の抵抗力が存在する。これは、ピンの対２０、３０を柱状の一定容積に限定し、各対におけるピンの重複部分が横方向に広がることを防止したり抑制することにも寄与する。

インタポーザ５０のいずれの側にも接点プレートがあり、上接点プレート４０が試験対象素子１に面し、下接点プレート６０がロードボード３に面している。接点プレート４０、６０は、ポリイミド又はカプトン等、電気絶縁性を有し、可撓性を有する材質で作製できる。あるいは、接点プレート４０、６０は、ポリエステル、ポリイミド、ＰＥＥＫ、カプトン、ナイロン、又はその他任意の適切な材質を含めた、任意の半硬質の薄膜素材で作製することもできる。また必要に応じて、接点プレート４０、６０を、接着剤４１、６１でインタポーザ５０に接着することもできる。さらに他の例では、接点プレート４０、６０をインタポーザ５０と一体化してもよい。あるいは別の例として、接点プレート４０、６０を浮遊状態として、物理的にインタポーザ５０に固定しない構成とすることで、迅速な取り外しや交換が可能となる。このような場合は、インタポーザ５０を接点プレート４０、６０に固定する接着剤４１、６１は不要である。

接点プレート４０、６０（カプトン）は、インタポーザ５０（発泡体）よりも構造的に強靱であって、耐性を有する外装をインタポーザ膜１０に提供している。さらに、試験対象素子１がロードボード３の方へ押圧されるとき、接点プレート４０、６０はインタポーザ５０ほどに変形しない。なお、図４において、上接点プレート４０は縦方向に撓んで縦方向の圧縮に対応できるが、実際に圧縮する材質はインタポーザ５０の発泡体又はエラストマである。換言すれば、圧縮中に、上接点プレート４０及び下接点プレート６０は互いの方へ押されて、一方又は両方は縦方向に変形することがあるものの、いずれも著しく圧縮されたり、厚さが変化する訳ではない。

カプトンの接点プレート４０、６０を用いた膜１０は、幾つかの利点を有している。

第一に、カプトンのような材質で作製できる半硬質のフィルムに孔を切り込んで配置することは容易であって、比較的安価である。結果的に、接点パッド４及び対応する端子２に関する横方向の位置が（普通は試験対象素子１の製造元において）決定されれば、位置及び大きさは、望む位置に孔を穿つかエッチングする機械に入力できる。なお、カプトンの機械加工／処理は、金属層における類似した処理よりも遙かに安価である。

第二に、機械加工した後、カプトン層は非常に強靱であって、孔の形状又は位置に関する横方向の変形に屈することはない。結果として、カプトン層自体は、インタポーザ膜１０を組み立てる際に、ピン対の横方向に関する位置を決めるために使用できる。換言すれば、ピンをカプトンにおける既存の孔に挿入できるので、（ｘ、ｙ）方向でピンを精密に位置決めするために余分に高価な工具を求める必要性がなくなる。

図３に示す膜１０の一例では、膜１０が非圧縮状態にあるとき、上ピン２０及び下ピン３０が離間されている状態を示している。図４に示すように、膜１０が圧縮されると、上ピン２０及び下ピン３０は物理的及び電気的に接触した状態となる。

なお、非圧縮状態でピンを離間させておくか否かは任意である。あるいは、膜が非圧縮状態にあるときでも上ピン及び下ピンは物理的及び電気的に接触した状態とすることも可能であって、これは図５及び図６に関して後述する設計の場合である。

インタポーザ膜のサンドイッチ構造について記述したので、ここで上ピン２０及び下ピン３０について考察する。

スライドピン２０としても知られる上ピン２０は、ピン２０周りで概ね横方向に延在する上接点パッド２１を有しており、試験対象素子１上の端子２と接触する。このように横方向に延在することによって、試験の際に上接点パッド２１が端子２にとって「より大きなターゲット」となり、すべてのテスタ要素及び素子要素に関して加工上及び位置合わせの誤差を幾分か緩和することに役立っている。上接点パッド２１はプロファイルが平坦又は矩形である必要がなくなるので、他のオプションについては図１２〜図１８を参照しながら後述する。

上ピン２０は、上接点パッド２１からロードボード３側に延在された縦部材２２を有する。この上ピン縦部材２２は、上接点パッド２１を除き、上ピン２０のすべてを含むことができる。

縦部材２２は、少なくとも一の接面２３を有することができる。この接面２３は、ピン対が縦方向に圧縮されている際に、下ピン３０上の類似した接面３３と接触するような形状にしてあるので、ピン対の接面２３及び３３は、上ピン及び下ピン間で良好な機械的及び電気的接触を可能にしている。ここで、要素の符号「２３」及び「３３」は全体的な接面を示している。接面自体は、多くの形状や方向を採用でき、図内では特定形状を「２３Ａ」、「３３Ａ」、「２３Ｂ」、「３３Ｂ」等と表示している。図３及び図４は、平坦な接面２３Ａ及び３３Ａを示している。他に幾つかの適切な形状は下方で後続の図面において示されている。

ベースピン３０としても知られる下ピン３０は、下接点パッド３１、縦部材３２、及び接面３３Ａを有しており、これらすべては構成が上ピン２０における同類の構造と類似している。

接面２３Ａ及び３３Ａに沿って繰り返し接触する内に生じるおそれのある「付着（sticking）」を回避するため、必要に応じて上ピンと下ピンとを異なる金属で形成する。好適な金属の例として、銅、金、半田、真鍮、銀、及びアルミニウムが挙げられ、また上述した導電性金属の組み合わせ及び／又は合金が挙げられる。

図３及び図４に示す例においては、接面２３Ａ及び３３Ａは実質的に平面状としている。両者を合わせると、接面２３Ａ及び３３Ａは、いわゆる仮想的な「インタフェース面」７０Ａを形成する。この例ではインタフェース面７０Ａは平面であり、他の例については後述する。

なお膜１０の孔、同じく縦部材２２及び３２の断面は、円形状、楕円形状、細長形状、矩形状、正方形状、又はその他の任意の適切な形状とすることができる。これらすべての例において、膜１０は、束ねたピンが重複する縦方向の部分近傍で、ピンの外周をゴムバンドで巻いているのと似た態様で、上ピン及び下ピンを一緒に保持している。膜１０は、横方向への動きに対する抵抗を与える。

図３及び図４のインタフェース面７０Ａは、ほぼ平面状であるが、これに代えて、インタフェース面を他の形状とすることもできる。例えば、図５及び図６におけるインタフェース面７０Ｂは湾曲している。上ピン接面２３Ｂは凸面状、下ピン接面３３Ｂは凹面状となっており、両方が同じ曲率半径を有しているので、互いに嵌着し合う。
図５において膜が非圧縮状態にあるとき、上ピン２０及び下ピン３０は概ね平行な縦部材を有している。図６において試験対象素子がロードボードに向かって押圧されると、上ピン２０は湾曲したインタフェース面７０Ｂに沿って摺動し、この湾曲したインタフェース面７０Ｂが上ピン２０が下方へ移動させ、上ピン２０を旋回させるので、上接点パッドは試験対象素子上の端子２に対して傾斜し、上ピン縦部材は下ピン縦部材に対して傾斜している。

このような角度の傾斜は有益である。図６において、端子（ボール）２とロードボードの接点パッド４との間で電気接続９が形成されると、上ピン２０における上接点パッド２１は、ボール２の中心線から逸れてボール２に接触する。このような接点領域の変位によって、望ましい「ワイプ」機能が生じ、上ピン２０の上接点パッド２１は半田ボール２に生成された酸化物層を破損することができる。この結果、上ピン２０の上接点パッド２１とボール２との間における電気接続が改善されることになる。

さらに、インタフェース面７０Ｂの回転中心の位置によっては、試験対象素子がロードボードに向かって押圧されるに従い、上ピン２０が追加的に横方向に移動することもある。一般に、このような横方向（ｘ、ｙ）の移動は、上ピンの縦方向（ｚ）の移動よりも小さいが、それでもこれは望ましいことである。これによっても、上述した「ワイプ」機能が実現できるからである。

なお、このような横方向の移動は図３及び図４の設計においても発生する。ここでは、インタフェース面７０Ａは平面状であり、インタポーザ膜１０に直角な面から逸れて傾斜している。その結果、図３及び図４の設計は、上述した望ましい「ワイプ」機能を示す。

ただ、「ワイプ」は試験対象素子における半田ボールの端子２にとっては望ましいものであるが、一般にロードボード３における接点パッド４にとって「ワイプ」は望ましいものではない。一般に、ロードボードの接点パッド４が何度も繰り返して擦られると、パッド自体の変形の原因となり、最終的にはロードボード３の故障にも繋がるので、好ましくない。これに対し本明細書で説明する設計によれば、上ピン２０は移動して擦られる一方、下ピン３０はほぼ静止したままであり、ロードボードの接点パッド４を擦るようなことはない。

上ピン２０は上レリーフ面２４を有している。上レリーフ面２４は、上ピン縦部材から切除された部分であり、上ピンは弾性膜（図６の左側、図示せず）に衝突することなく旋回できる。また必要に応じて、図６に示すように上ピン２０が完全に圧縮されているとき、上レリーフ面２４はインタポーザ膜１０の平面に対して垂直である。図６に示す例では、下ピン３０は膜表面に対して直交する下レリーフ面３４を有しており、これにより下ピン３０は通常旋回しないので、膜発泡体と干渉することはない。

図３及び図４に、平面状のインタフェース面７０Ａを示し、図５及び図６に、湾曲状のインタフェース面７０Ｂを示す。これらの形態及び他の形態は、図７〜図１１でさらに明確に示している。

図７は、図３における平面状のインタフェース面７０Ａを示す図である。

ここで平面自体は、インタポーザ膜１０と直交する面に対して傾斜している。換言すれば、平面は真に垂直になっているのではなく、所定の角度（例えば１°、５°、１０°、１５°、２０°）、又は所定の角度範囲（例えば１〜３０°、５〜３０°、１０〜３０°、１５〜３０°、２０〜３０°、５〜１０°、５〜１５°、５〜２０°、５〜２５°、１０〜１５°、１０〜２０°、１０〜２５°、１５〜２０°、１５〜２５°、又は２０〜２５°）における所定の角度で、垂直方向から逸れて傾斜している。このような平面状のインタフェース面７０Ａを形成するために、上ピン接面２３Ａ及び下ピン接面３３Ａは両方とも平面状である。

平面状のインタフェース面７０Ａに関して、下接面３３Ａに対する上接面２３Ａの移動には何の制限もない。これらの接面は、互いに接した状態のままで互いに対して自在に移動及び回転する。

図８は、図５の湾曲したインタフェース面７０Ｂを示す図である。この場合、湾曲は一次元方向のみであるので、インタフェース面７０Ｂは円筒状のプロファイルをなしている。上下方向の湾曲はあるが、水平方向の湾曲はない。このように円筒状に湾曲したインタフェース面７０Ｂを形成するために、上ピン接面２３Ｂは円筒状に湾曲して凸面状であり、下ピン接面３３Ｂは円筒状に湾曲して凹面状である。各接面は同一の曲率半径を有している。なお、他の場合には、凹面を逆にすることもできるので、上ピン接面２３Ｂが凹面状となり、下ピン接面３３Ｂが凸面状となる。

湾曲したインタフェース面７０Ｂは、ピン同士の相互移動を限定してしまう。ピン接面は、湾曲のない次元に沿って水平方向に移動でき、曲率中心（接面及びインタフェース面はすべて同一の曲率中心を有する）を中心にして旋回できるが、互いに対して回転することなく、上下方向には移動できない。

曲率中心を配置することで、ピンにおける所定の縦方向の移動に対して達成しようとする回転量及び／又は横方向の移動量が決まる。一般に、上述したように、ボール端子２の十分な「ワイプ」をもたらすのに十分な移動及び／又は回転を有することが望ましい。

図９は、水平方向及び垂直方向のいずれにも曲率を有する湾曲したインタフェース面７０Ｃを示す図である。用途次第では水平方向及び垂直方向の曲率半径は同一であり、これはインタフェース面７０Ｃが球状に湾曲していることを意味する。これが図９の場合である。他の用途では水平方向及び垂直方向の曲率半径が異なっており、これはインタフェース面が単一の凹面を有しているが、より複雑な形状を有していることを意味する。

図１０は、サドル状のインタフェース面７０Ｄを示す図であり、上下方向及び水平方向の湾曲が対向した凹面を有している。なお、上ピン接面と下ピンの接面はいずれもサドル状であり、インタフェース面７０Ｄを形成するよう嵌着する表面プロファイルを有する。

最後に図１１は、溝又は畝のような、位置決め機構を有するインタフェース面７０Ｅを示す図である。なお、一方のピンの接面が溝を有して、他方のピンの接面は、この溝に嵌入するという相補性のある畝の機構を有することもできる。このような位置決め機構は、特定の次元又は軸に沿った動きを限定することがある。図１１に示すように、この接面に関して唯一考えられる相対的な動きは、多分に、曲率中心を中心にした上下方向枢動であって、この位置決め機構ゆえに水平方向に相対的な動きはできない。

図７〜図１１に示した以外にも、他の好適な形状、曲率半径、凹面、及び／又は位置決め機構を適宜利用できる。それぞれの場合、上ピン接面及び下ピン接面は相補性を持たせており、これによって必要な場合は特定の大きさにおける動きや特定の方向に沿った回転を制限することができる。試験にピンを用いる場合は、ピンの圧縮によって接面同士の間で密着性が保持される。この接触はインタフェース面に沿ったものである。

上接点パッド２１は、試験対象素子１上のボール端子２との電気的接触を向上させるために有効な様々な機構を、いずれも採用できる。これらの幾つかを図１２〜図１８に示す。

図１２は、概ね平面状の上接点パッド２１Ａを示す上方斜視図である。

図１３は、パッドの平面から延伸された上接点パッド２１Ｂを示す上方斜視図である。図１３に示す例では、接点パッド２１Ｂの中央部を縁部に比べて上ピンからさらに離間させるように延伸させているが、これは必須でない。また必要に応じて、上接点パッド２１Ｂを湾曲させて凸面状とすることもできる。

図１４は、パッドの平面から突出された突出部を有する上接点パッド２１Ｃを示す上方斜視図である。図１４に示す例において、突出部は本質的には、パッドの中央部に亘って延在する線分である。他の例では、この線分を図１４に示す線分と直交させてもよい。さらに他の例では、突出部を、線分ではなく点又は突出した領域とすることもできる。あるいは、他の突出形状や配置とすることも可能である。さらに必要に応じて、上接点パッド２１Ｃを湾曲させて、凹面状としてもよい。加えて他の例では、上接点パッド２１Ｃに凹面状と凸面状の両方を設けてもよい。

図１５は、パッドの平面から突出させた複数の突出部を有する上接点パッド２１Ｄを示す上方斜視図である。図１４に示す例では、突出部は実質的に線状であって平行であるが、他の形状や配置も利用できる。必要に応じて、上接点パッド２１Ｄに平坦な部分のみを設けてもよい。また他の例では、上接点パッド２１Ｄに、湾曲状の部分と平坦部分の両方を設けることもできる。さらに他の例では、上接点パッド２１Ｄに、一又は複数のエッジ部又は刃状部を設けることもでき、これによって前述した「ワイプ」作用を有効に発揮できる。

図１６は、傾斜した上接点パッド２１Ｅを示す上方斜視図である。上接点パッドを傾斜させることで、端子２の「ワイプ」効果を高められるという利点が得られる。

図１７は、パッドの平面から突出した複数の突出部を有する、傾斜した上接点パッド２１Ｆを示す上方斜視図である。この突出部は、傾斜させたことに加え、端子２の「ワイプ」効果の向上が期待できる。ここで突出部とは、ボールを擦る作用を奏する方向に対して平行な溝又は畝のことである。あるいは図１５に示すように、ボールを擦る作用を奏する方向に対して、溝を直角とすることもできる。

図１８は、テクスチャを有する上接点パッド２１Ｇを示す上方斜視図である。テクスチャは、必要に応じて一連の反復構造とすることができ、これは端子２の「ワイプ」効果の向上に有利となる。また必要に応じて、上接点パッド２１Ｇにローレットを付加することもできる。さらにローレットは、必要な場合は曲面状又は他の形状の上接点パッドに重ね合わせることもできる。

図１９は、半径方向に拡大された上接点パッド２１Ｈを示す上方斜視図である。実際の使用においては、使用可能な最大の大きさは、試験対象素子１におけるピンの二次元レイアウト、インタポーザ膜の機械的応答（すなわち上ピンと下ピンとの間で良好な接触を維持するために十分な程度、縦方向に膜が歪曲可能か）等に依存する。また必要に応じて、上接点パッドの形状や占有領域は、丸形状、楕円形状、斜形状、矩形状、多角形状、正方形状、又はその他任意の好適な形状とすることもできる。さらに上接点パッドは、傾斜物、突出物や上述したテクスチャのいずれかと組み合わせて拡張された占有領域を構成してもよい。

図２０は、面取り端部２５を有する上接点パッド２１を備える上ピン２０を示す側面図である。一般に、上ピン２０や下ピン３０における縁部の一部又はすべてを、面取りしたアール付き又はシャープなエッジとすることができる。また任意の面取り端部は、本明細書に示したピン機構の内、いずれか又はすべてに対して利用できる。

なお、図１２〜図２０に示した機構の、どのような組み合わせも同時に使用可能であることはいうまでもない。例えば、長方形状の溝２１Ｆを有するほぼ平坦な上ピンの接点パッド２１Ａ、又は長方形状の溝２１Ｆ及び面取りした縁部２５も有する平面２１Ｂを延長させた上ピンとしてもよい。さらに必要に応じて、これらの機構のいずれか又はすべてを混在させて組み合わせることもできる。

上ピン２０及び下ピン３０は、ピンをスナップ式にインタポーザ膜１０内に嵌合可能な一又は複数の機構を備えることもできる。このような係合機構及び／又は保持機構の例を幾つか、図２１〜図２４に示す。

図２１は、一方側に上ピン係合機構２６Ａを有する上ピン２０を示す垂直断面図である。この場合、係合機構は、上接点パッドの下側に沿って走る、水平方向の窪み又はリップである。なお必要に応じて、上ピン縦部材のプロファイルを矩形状とし、リップを上ピンの１つ、２つ、３つ、又は４つ全部の縁部に沿って走らせることもできる。上ピン係合機構２６Ａは、インタポーザ膜の孔内に挿入されると、上接点プレート４０の全部又は一部に係合でき、また選択的に発泡体又はエラストマのインタポーザ５０の一部に係合できる。このような係合により、上ピンは接着剤や追加の接続用部材を用いることなく、インタポーザ膜の残部に接続できるようになる。さらに、このような係合機構２６Ａは、まず始めに、最終的にはピンを収容する位置における孔と共に、上プレート、発泡体、下プレートのサンドイッチ構造を有することにより、次に係合機構がカプトンの接点プレートを掴むまで各ピンを孔の中に挿入することによって、インタポーザ膜が組み立てられるようにできる。各孔自体は、嵌入がきつくても、ピンがリップのところまでしっかりと挿入できる適切な大きさとする必要がある。

図２２は、両側に上ピン係合機構２６Ｂを有する上ピン２０を示す垂直断面図である。これは、追加的な係合力及び保持力と共に、図２１に示した機構２６Ａの利点を有する。丸い断面を有する上ピン縦部材の場合、リップ２６Ｂは、縦部材の外周部の全周に又は途中まで延在できる。

図２３は、上接点プレートに係合する２つの上ピン係合機構２６Ｂと、発泡体のインタポーザ５０に係合する一の係合機構２６Ｃとを有する上ピン２０を示す垂直断面図である。この構造も、更なる係合力及び保持力を有している。また必要に応じて、上プレートよりも下プレートを発泡体に係合させて、上プレートが制限を受けることなく自在に動けるようにすることも好ましい。さらに必要な場合は、発泡体は係合機構内に完全には延在せず、又は係合機構内に全く延在させない構成とすることも可能である。

下ピン３０も同様の係合機構及び保持機構を有することができる。例えば図２４は、下接点プレート６０の一部に係合する係合機構又はリップ３６Ａを示している。上ピン２０の形態と同類である他の形態も可能である。

上記の図面の幾つかは、個々の機構又は要素を示している。図２５〜図２７は、多くの機構が組み合わされた、さらに詳細な例を示している。なお、これは単に一例であって、如何なる意味でも限定するものとして解釈してはならない。

図２５は、インタポーザ膜１０の一例を示す断面斜視図である。また図２６は、図２５のインタポーザ膜１０を示す垂直断面図である。さらに図２７は、図２５及び図２６のインタポーザ膜１０を示す上方斜視図である。

試験対象素子に属する端子は対応する上ピン２０に接触し、ロードボードに属する接点パッド４は対応する下ピン３０に接触する。この例では、上接点パッド２１Ｂは円筒状に湾曲して凸面状であり、下接点パッド３１は平坦である。上接点ピン及び下接点ピンは、この例において円筒状に湾曲している接面２３Ｂ及び３３Ｂに沿って互いにすれ違うように摺動する。接面２３Ｂ及び３３Ｂは、図２６において破線で示す仮想的な、円筒状に湾曲したインタフェース面３０Ｂに沿って互いに接触している。ピンは上レリーフ面２４及び下レリーフ面３４を有しており、この例では、ピンが完全に圧縮されたとき、これらのレリーフ面はいずれも膜１０に対して概ね垂直に指向されている。この例では、上ピン及び下ピンの接点パッドは面取りした縁部２５、３５を有している。上ピン及び下ピンは、上接点プレート４０及び下接点プレート６０それぞれのみならず、発泡体層５０に係合している任意の係合機構２６Ｃ、３６Ｃにも係合する係合機構２６Ａ、３６Ａを有している。

図２７は、膜１０におけるピン２０のレイアウトの一例を示している。この例では、ピン自体が概ね正方形のグリッドでレイアウトされており、試験対象素子及びロードボードそれぞれにおける端子のレイアウト、及び接点パッドのレイアウトの両方に対応している。なお、接点パッドの占有域は正方形のグリッドに対して４５°の角度に指向されている。これにより、パッドが正方形のグリッド自体に沿って延在される場合よりも大きな接点パッドが実現できる。また、インタフェース面７０Ｂの配列は正方形のグリッドに対して４５°の角度となっている。実際には、代わりにインタフェース面７０Ｂをグリッド沿いに配置させるか、又はグリッドに対して任意適切な角度としてもよい。

いわゆる「ケルビン」テストに特に有利な条件を幾つか検討することは有益である。ケルビンテストでは、上述した一の端子／一の接点パッドによるテストと異なり、試験対象素子上で２つの端子間の抵抗を測定する。この測定に関する理論は単純であり、既知の電流（Ｉ）を２つの端子間に流し、この２つの端子間の電位差（Ｖ）を測定し、オームの法則（Ｖ＝ＩＲ）に基づいて２つの端子間の抵抗を算出する。

現実の実施においては、試験対象素子における各端子を、ロードボードにおける２つの接点パッドに電気的に接続する。一方の接点パッドは効果的に電流源又は電流シンクとなり、既知量の電流を供給又は受領する。他方の接点パッドは電圧計として効果的に作用し、電圧を測定するが、大量の電流を受領したり供給することはない。このようにして、試験対象素子における各端子に関して、一方のパッドがＩを扱い、他方のパッドがＶを扱う。

各端子に対して２つのピン対を別個に使用して、各ピン対がロードボードにおける単一の接点パッドに対応することもできるが、この方法には欠点がある。例えばテスタは、各端子において２つの信頼できる電気接続をなさねばならないだろうし、これは非常に小さい端子や接近しすぎた端子の場合には難しくなることが判る。さらに、ピン対を保持する膜は実質的に２倍の数の機械的部品を備えることになってしまうだろうし、そのような膜の複雑さとコストを増加させてしまいかねない。

より好ましい代替例は、ロードボードにおける２つの接点パッドからの電気的信号を内部的に組み合わせたピン機構である。これにより、各端子に接触する２つの別個のピンよりも、一の上ピンのパッドのみが各端子と信頼性の高い接点を構成すれば足りる。２つのロードボード信号を組み合わせて単一の上ピンに送ることができるものとして、５通りのピン方法が考えられ、それぞれについて以下に簡単に説明する。

第一の方法は、ロードボードにおける２つの隣接するパッドに内在する単一の下接点パッドの場合のように、ロードボード自体において電気的信号を組み合わせる。

第二の方法は、下ピンにおいて電気的信号を組み合わせる。この場合には、膜は２つの別個の下接点パッドを有することになるか、又は一方のロードボード接点パッドを他方のロードボード接点パッドから電気的に分離する、絶縁部分を有する単一の下接点パッドを有するものとなる。

第三の方法は、上ピンにおいて電気的信号を組み合わせる。この場合には、下ピン全体は、電気絶縁体で分離された両半分に分けられる。

第四の方法は、上接点パッドにおいて、又は同等のことではあるが、試験対象素子における端子に極力接近させて電気的信号を組み合わせる。この場合には、下ピン全体と上ピンにおける縦部材の大部分又は全部とが、電気絶縁体によって分離された両半分に分けられる。これらの両半分は上接点パッドにおいて電気的に接続され、上接点パッドの下方において互いに対して、すなわち上接点パッドと対応するロードボードの接点パッドとの間で電気的に絶縁される。

最後に第五の方法は、試験対象素子の端子においてのみ、電気的信号を組み合わせる。上接点パッド、上ピン、下ピン、及び下接点パッドすべては、ピンと（単数又は複数の）パッドとを分離して互いに電気絶縁されている２つの導電部分にする電気絶縁体を有する。現実には、ピンは絶縁材料によって左右対称に二等分され、「左」半分が「右」半分とは電気的に絶縁でき、「左」半分はロードボードにおける一方のパッドに対して電気的に接触し、「右」半分はロードボードにおける他方のパッドに対して電気的に接触する。

ピンの縦方向の大半又はすべての範囲に沿って、電気的信号を互いに絶縁しておくことも、場合によっては好ましい。信号がロードボードにおいて接続されるのであれば、２つの独立した信号経路があるかのように、不必要な冗長性が存在する。さらに、ロードボードにおいて信号を接続すれば、関連するインダクタンスを事実上低下させてしまうことがある。なぜなら、並列接続された２つのインダスタンスは、半分となるからである。

上述した５番目の例を、図２８及び図２９に示す。

図２８は、ケルビンテスト用の上接点パッド１２１の一例であって、パッドにおける導電性の両半分を分離した絶縁部分１２８を有する状態を示す上方斜視図である。多くの場合、この絶縁部分は、上ピンにおける縦方向の範囲全体に亘って延在し、互いに対して電気絶縁されている２つの導電部分になるようピンを効果的に分離している。多くの場合、下ピンも、互いに対して電気絶縁されている２つの導電部分になるよう下ピンを分離している同様の絶縁部分を有している。

図２９は、ケルビンテスト用のピン対１２０、１３０の一例であって、上ピン接面１２３から外方へ延び出ている絶縁性畝１８０を有する状態を示す側面図である。この畝１８０はほぼ平面状とでき、上ピン１２０全体を貫通していてもよい。畝１８０は上ピン１２０を効果的に二等分しており、（図２９において手前側にある）一方の半分を（図２９において奥側にある）他方の半分から電気的に絶縁している。畝は、カプトン等、任意適切な絶縁材料で作製できる。

畝１８０自体は、接面１２３から外方へ延在しており、この接面における一方の半分を他方の半分から電気的に絶縁している。ここで接面１２３は、接面から外方へ延在した畝によって分離された、不連続な両半分を有している。下ピン１３０における対応する接面１３３は、畝を受け入れるために好適な溝を備えており、この溝は接面１３３に沿った凹所であって、図２９には示されていない。必要に応じて、溝は畝よりも深く延在していてもよく、移動範囲内のどの箇所においても畝の「先頭部」が溝の「底部」に接触することはない。このことは、接面１２３及び１３３が共通の表面積をより少なく共有することができ、互いにすれ違う際に発生する摩擦をより低減できる点で望ましいと言える。他の場合、畝の「先頭部」は溝の「底部」に接触していない。畝・溝の構体は、上述した諸例同様に、接面を位置合わせたままにしておくという役割を果たしている。

溝及び畝は、必要に応じて両方とも電気絶縁材料で作製され、上ピン及び下ピンそれぞれを、互いに対して電気的に絶縁されている２つの導電部分に分離している。このことにより、単一の機械的ピンが２つの独立した電気的接点に利用できるので、これはケルビンテストに有益である。なお図２９において、下ピンの溝は、接面１３３で隠れているが、畝１８０が上ピンにおける接面１２３の右側に現れているのと全く同様に、接面１３３の右側に現れるものである。溝は畝１８０と同じ深さか、又はそれよりも深いものとできる。

溝（図示せず）は、必要に応じて畝又はランド１８０を受ける大きさにするか、又は畝よりも若干広くすることもできる。このような寸法決めにすれば、要素は互いに自在に摺動できる。さらに、畝・溝の係合が上要素１２０及び下要素１３０の摺動に関して信頼性のある軌跡をもたらし、これにより、要素が互いに対して移動する際に斜行や位置ずれを防ぐ。また、ケルビンテストに基づく性能が不要な場合、導電性を有する材料（すなわち、誘電性ではない）で畝及び溝を作製することも可能である。これにより同じ軌跡能力が提供でき、また電気的接触の表面積を増やすこともできる。

仮想的なインタフェース面１７０は、畝・溝の構造が占める部分を含まなくてもよいので、上述した場合より少々異なっていてもよい。これらの場合、インタフェース面１７０は図２９に示すように「前面」に一、「後面」に一といった風に２つの不連続な領域を有していてもよい。上述したように各領域は、平面状の表面、円筒状に湾曲した表面、又は球状に湾曲した表面を有していてもよい。

なおインタフェース面は、必要に応じて曲率半径の変化のような不連続性を有することもできる。このような不連続性は一般に、２つの接面１２３及び１３３が全移動範囲の殆ど又はすべてにおいて接触状態にある限りは、許容できるものである。例えば、接面が接触したままで移動したり止まれるよう、「前」部が一の特定曲率半径を有し、「後」部が異なる曲率半径を有するものであったり、また２つの曲率中心が一致するか、又は同一線上にあってもよい。他の変形例としては、接面に沿って「ストライプ」を備えていてもよく、各ストライプが固有の特定曲率半径を有して、それらの半径全部が一致するか、又は同一線上にあってもよい。

なお上ピン及び下ピンの畝及び溝は、各々溝と畝を入れ替えてもよく、また上接面及び下接面も同様に入れ替え可能であることはいうまでもない。

なお、ここまでの記述内容及び図面において膜１０は、２つの外層が一の内層を囲んだサンドイッチ構造として示されてきた。一般にこのようなサンドイッチ構造の外層は、内層とは異なる機械的特性を有しており、外層が半硬質の薄膜であり、内層は上下方向に弾性を有する材料である。これに代わってサンドイッチ構造は、単一セットの機械的特性を有する単一の層として形成できるモノリシックな膜と交換できる。このような単一のモノリシックな層の外面は、ロードボード及び試験対象素子に面することになる。このような場合に膜自体は、上下方向に指向された一組の孔を有する単一の層として形成できる。２つのピンが上方および下方から孔内に配置される。

最後に、インタポーザ５０についてさらに詳しく説明する。

インタポーザに関する最も簡単な設計は、上接点プレートから下接点プレートまで延在してピンを収容できる孔を有する単なるモノリシックな構造である。このような最も簡単な設計において、インタポーザの材質は完全に孔を包み込んでおり、孔自体以外に内部的な構造は何もない。

インタポーザ自体内に中空のスペースを幾つか内蔵した設計を含めて、インタポーザに関する他の設計も可能である。これらの設計において、ピン用の孔はモノリシックな設計における孔と類似していてもよいが、これらの孔を包み込むインタポーザは、ピン孔を包み込んだ領域において、何らかの構造をした中空のスペースを有していてもよい。

このように構造化したインタポーザに関する具体例を図３０〜図３３に示す。図３０は、枠内に差し込んだインタポーザ膜を示す上方斜視図である。図３１は、枠から取り外した図３０のインタポーザ膜を示す上方斜視図である。図３２は、図３０及び図３１のインタポーザ膜を四方から見た概略図であり、図３２ａ、図３２ｂ、図３２ｃ、図３２ｄはそれぞれ平面図、上方斜視図、正面図、右方側面図である。図３３は、図３０〜図３２のインタポーザ膜から外したインタポーザを四方から見た概略図であり、図３３ａ、図３３ｂ、図３３ｃ、図３３ｄはそれぞれ平面図、上方斜視図、正面図、右方側面図である。

このような具体例において、インタポーザ５０は、ピン支持用の孔２１０同士の間に延在する支持部材２３０と、これらの支持部材２３０同士の間における概ね何も存在しないスペース２４０とを有するハニカム構造である。

インタポーザ内の支持部材２３０に関しては、多くのパターンが考えられる。図３４は、インタポーザ支持部材を断面で示した２４通りの特定パターンである。孔２１０及び支持部材２３０は、任意の数の形状、大きさ、及び配列を採用できる。これらの例では、支持部材２３０は一のピン支持用孔から直接隣接する孔へ、又は一のピン支持用孔から斜め方向に隣接する孔へ延在していてもよい。また他の配置例や形状、大きさも適用できる。

一般に、インタポーザに関する特定パターンは、特定の美的特色よりも特定の機械的特徴を有するように選択される。インタポーザは、上下方向に弾性があり、ピンのために支持及び適切な抵抗をもたらすことが望ましい。

選択可能な２４個の構造を示す図３４から明らかなように、ほぼ円筒状であるインタポーザの構造（すなわち、接点プレートと平行なインタポーザ内の全平面に関して各構造の断面は同じである）に加えて、平面から外れた構造とすることもできる。例えば図３５は、特定の平面内において隣接する孔同士の間に延在する支持／橋絡部材２６０を有するインタポーザを示す上方斜視図である。これらの部材は、円筒状の構造の上縁又は下縁と同一の平面に存在することもあれば、同一の平面に存在しないこともある。他の例として図３６は、隣接する孔同士の間の領域を完全に塞いだ支持平面２７０を有するインタポーザを示しており、この平面の上又は下には何も存在しない状態を示す上方斜視図である。図３７は、インタポーザに関して特定パターンの断面を１８通りに示し、上接点プレート及び下接点プレートが水平方向に指向され、ピン方向をほぼ垂直とした状態を示している。図面から判るように、適用可能な断面パターンが多数考えられる。

一般にインタポーザ５０は、モノリシックなものである必要はなく、（図３４に示すように）インタポーザ膜の平面内で変化させることができ、また（図３５に示すように）インタポーザ膜の平面外で変化させたパターンを有する一又は複数の中空領域を有することができる。任意のインタポーザパターンの機械的性能は、有限要素解析で容易にシミュレートできる。

図３０及び図３１には特筆すべき特徴がもうひとつある。図３０及び図３１における枠は、周縁部にあることが好ましい一連の装着用支柱２２０を備えており、これらの支柱はインタポーザ膜における対応する位置決め用孔２１５を貫通する。図３０及び図３１において、位置決め用孔及び支柱は膜の周縁部周りに位置しているが、任意適切な支柱位置及び孔位置を利用することもできる。一般にこれらの支柱２２０は横方向に対して非常に精密に配置されているので、膜が枠上に位置決めされると、膜内のピンも横方向に対して非常に精密に位置決めされる。

本明細書に記載の本発明及び応用例に関する説明は例示的なものであって、本発明の範囲を限定するものではない。本明細書において開示した実施形態に対する変形例及び修正例は考え得る範囲のものであり、本明細書を検討すれば、実施形態における多様な要素に対する実用的な代替物及び均等物は当業者に理解できるものである。本明細書において開示した実施形態に対するこれら及び他の変形例及び修正例は、本発明の範囲及び技術思想から逸脱することなく実施できる。

１…試験対象素子
２…端子又はボール
３…ロードボード
４…ロードボードの接点パッド
５…テスタ
６…ロードボードの基板
９…電気接続
１０…インタポーザ膜
２０…上ピン又はスライドピン
２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅ、２１Ｆ、２１Ｇ、２１Ｈ…上接点パッド
２２…上ピン縦部材
２３Ａ、２３Ｂ…上ピン接面
２４…上レリーフ面
２５…上接点パッドの面取り端部
２６Ａ、２６Ｂ、２６Ｃ…上ピン係合機構又はリップ
３０…下ピン又はベースピン
３１…下接点パッド
３２…下ピン縦部材
３３Ａ、３３Ｂ…下ピン接面
３４…下レリーフ面
３５…下接点パッドの面取り端部
３６Ａ、３６Ｃ…下ピン係合機構又はリップ
４０…上接点プレート（カプトン、ポリイミド）
４１…接着剤
５０…インタポーザ（発泡体、エラストマ）
６０…下接点プレート（カプトン、ポリイミド）
６１…接着剤
７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ、７０Ｅ…インタフェース面
１２０…上ピン
１２１…上接点パッド
１２３…上ピン接面
１２７…上接点パッドにおける導電性を有する前半分
１２８…絶縁材料
１２９…上接点パッドにおける導電性を有する後半分
１３０…下ピン
１３３…下ピン接面
１７０…インタフェース面
１８０…絶縁性畝
２１０…ピン支持用孔
２１５…位置決め用孔
２２０…位置決め用ピン
２３０…支持部材
２４０…何も存在しないスペース
２６０…支持部材
２７０…支持平面

Claims (16)

1. 複数の端子(2)を有する試験対象素子(1)と複数の接点パッド(4)を有するロードボード(3)との間において、各接点パッド(4)が一の端子(2)に対応するよう横方向に配置された状態で、複数の一時的な機械的及び電気接続を形成するための、交換可能で、縦方向に圧縮可能な膜(10)であって、
   試験対象素子(1)上の端子(2)に対して縦方向に隣接した、可撓性を有し、電気絶縁性を有する上接点プレート(40)と、
   ロードボード(3)上の接点パッド(4)に対して縦方向に隣接した、可撓性を有し、電気絶縁性を有する下接点プレート(60)と、
   上接点プレート(40)及び下接点プレート(60)間における、縦方向に弾性を有し、電気絶縁性を有するインタポーザ(50)と、
   上接点プレート(40)、インタポーザ(50)、下接点プレート(60)における縦方向の孔に貫通する、縦方向に圧縮可能な複数の導電ピン対(20,30)であって、この複数対における各ピン対が、試験対象素子(1)上の一の端子(2)に対応するよう横方向に配置されている複数の導電ピン対(20,30)と、
   を備え、
   特定のピン対(20,30)が縦方向に圧縮されると、対をなすピン(20,30)は、インタポーザ(50)と直交する表面に対して傾斜している仮想的なインタフェース面(70)に沿って、互いに摺動することを特徴とする膜。
2. 請求項１に記載の膜(10)であって、
   前記特定のピン対における前記２つのピン(20,30)は、両者を合わせると、仮想的なインタフェース面(70)を形成する接面(23、33)を備えることを特徴とする膜。
3. 請求項１又は２に記載の膜(10)であって、
   仮想的なインタフェース面(70A)が概ね平面状であることを特徴とする膜。
4. 請求項１又は２に記載の膜(10)であって、
   仮想的なインタフェース面(70B)が一次元に沿って湾曲していることを特徴とする膜。
5. 請求項１又は２に記載の膜(10)であって、
   仮想的なインタフェース面(70C)が二次元に沿って湾曲していることを特徴とする膜。
6. 請求項１〜５のいずれか一に記載の膜(10)であって、
   各ピン対(20,30)におけるピンの一方(20)は、ピン(20)を上接点プレート(40)に固着するための係合機構(26)を備えることを特徴とする膜。
7. 請求項１〜５のいずれか一に記載の膜(10)であって、
   各ピン対(20,30)におけるピンの一方(20)は、ピン(20)を上接点プレート(40)に固着するための窪み(26)を備えることを特徴とする膜。
8. 請求項１〜５のいずれか一に記載の膜(10)であって、
   各ピン対(20,30)におけるピンの一方(30)は、ピン(30)を下接点プレート(60)に固着するための窪み(36)を備えることを特徴とする膜。
9. 請求項１〜８のいずれか一に記載の膜(10)であって、
   インタポーザ(50)はエラストマで作製されることを特徴とする膜。
10. 請求項１〜９のいずれか一に記載の膜(10)であって、
    インタポーザ(50)は少なくとも一の中空領域を備えることを特徴とする膜。
11. 請求項１〜１０のいずれか一に記載の膜(10)であって、
    各ピン対(20,30)における２つのピンは異なる金属で作製されることを特徴とする膜。
12. 請求項１〜１１のいずれか一に記載の膜(10)であって、
    特定のピン対(20,30)が試験対象素子(1)における端子(2)とロードボード(3)における接点パッド(4)との間で縦方向に圧縮されると、一方のピン(30)は、静止して、ロードボード上の接点パッド(4)に接触したままであり、他方のピン(20)は、試験対象素子(1)における端子(2)との接触を維持しながら移動することを特徴とする膜。
13. 請求項１１に記載の膜(10)であって、
    他方のピン(20)は、縦方向の圧縮の全範囲に亘ってインタポーザ(50)との接触を回避するレリーフ機構(24)を備えることを特徴とする膜。
14. 請求項１〜１３のいずれか一に記載の膜(10)であって、
    上接点プレート(40)、インタポーザ(50)、下接点プレート(60)における縦方向の孔のうち少なくとも２つは、内部を貫通する、対応する横方向の位置合わせ用ピンを収容することを特徴とする膜。
15. 請求項１〜１４のいずれか一に記載の膜(10)であって、
    前記各ピン対は、
    膜(10)の上面から突出し、上ピン接面(23)を有する上ピン(20)と、
    膜(10)の下面から突出し、下ピン接面(33)を有する下ピン(30)と、
    を備え、
    前記上ピン接面(23)は、傾斜された略平面状もしくは湾曲状であり、
    前記下ピン接面(33)は、傾斜された略平面状もしくは湾曲状であって、類似した前記上ピン接面(23)と一致するように形成されており、
    前記上ピン接面(23)及び前記下ピン接面(33)とを合わせると、該上ピン接面(23)及び該下ピン接面(33)は、前記仮想的なインタフェース面(70)を形成し、
    前記上ピン接面(23)及び前記下ピン接面(33)を、前記仮想的なインタフェース面(70)に沿って互いに摺動可能な状態に維持してなることを特徴とする膜。
16. 膜(10)と、
    複数の電気的ピン対(20,30)と、
    を備えるテスト器具(5)であって、
    前記膜(10)は、試験対象素子(1)とロードボード(3)との間で横方向に延在され、
    試験対象素子(1)は所定パターンに配置された複数の電気的端子(2)を有し、
    ロードボード(3)は端子(2)の所定パターンと対応するパターンで配置された複数の電気的接点パッド(4)を有し、
    膜(10)は試験対象素子(1)の端子(2)に面する上面と、ロードボード(3)の接点パッド(4)に面する下面とを有しており、
    前記複数の電気的ピン対(20,30)は、端子(2)の所定パターンと対応するパターンで膜(10)によって支持されており、
    該複数対における各ピン対は、
    膜(10)の上面から突出し、上ピン接面(23)を有する上ピン(20)と、
    膜(10)の下面から突出し、下ピン接面(33)を有する下ピン(30)と、
    を備え、
    前記上ピン接面(23)及び前記下ピン接面(33)は、相補性の表面プロファイルを有し、
    対応する電気的端子(2)がピン対に対して押圧されると、上ピン及び下ピン接面(23、33)は仮想的なインタフェース面(70)に沿って互いに摺動し、
    該仮想的なインタフェース面(70)は、膜(10)と直交する表面に対して傾斜していることを特徴とするテスト器具。