JP2005332817A - 電気的相互接続アセンブリ - Google Patents
電気的相互接続アセンブリ Download PDFInfo
- Publication number
- JP2005332817A JP2005332817A JP2005144166A JP2005144166A JP2005332817A JP 2005332817 A JP2005332817 A JP 2005332817A JP 2005144166 A JP2005144166 A JP 2005144166A JP 2005144166 A JP2005144166 A JP 2005144166A JP 2005332817 A JP2005332817 A JP 2005332817A
- Authority
- JP
- Japan
- Prior art keywords
- contact pin
- pin
- spring
- contact
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【課題】 本発明は、各々ピンアセンブリを含む枠が含まれるハウジングを提供する。
【解決手段】 枠は導電性であり、ピンアセンブリは、コイルばねに隣接して摺動導電性ピンを提供する。ピンは、所定の角度で2つの脚を有し、V字状足部が、コイルばねの端部と係合する。これによって、コイルばねは、外部電気接点に抗してピンを外側に付勢し得る。脚は、所定の予荷重を提供するように配置される。枠は、ピンを案内する案内部を有し、この案内部は、ばねの圧縮及び拡張時に生成される力を保持部で強制的にアセンブリの動きをハウジングを基準にして制限する。
【選択図】 図1
【解決手段】 枠は導電性であり、ピンアセンブリは、コイルばねに隣接して摺動導電性ピンを提供する。ピンは、所定の角度で2つの脚を有し、V字状足部が、コイルばねの端部と係合する。これによって、コイルばねは、外部電気接点に抗してピンを外側に付勢し得る。脚は、所定の予荷重を提供するように配置される。枠は、ピンを案内する案内部を有し、この案内部は、ばねの圧縮及び拡張時に生成される力を保持部で強制的にアセンブリの動きをハウジングを基準にして制限する。
【選択図】 図1
Description
関連出願相互参照
本出願は、35USC§111(a)に基づき出願した通常出願であり、35USC§111(b)に基づき2004年5月17日先行出願した仮出願第60/571,978の優先権を35USC§119(e)(1)に基づき主張するものである。
本出願は、35USC§111(a)に基づき出願した通常出願であり、35USC§111(b)に基づき2004年5月17日先行出願した仮出願第60/571,978の優先権を35USC§119(e)(1)に基づき主張するものである。
本発明は、離間配置された1つの半導体電気デバイスと他の半導体電気デバイスとの間におけるI/Oチャネルを相互接続するための改善された電気的相互接続アセンブリを提供するものである。
分離された電気回路を接続するためのコネクタには、多数の異なる種類があり、これらコネクタは、この用途のニーズに応えて開発されてきた。これらの解決策とその問題点には、以下のものが含まれる。
コネクタの中には、単一の摺動棒を有するばねピン接点を用いるものがあり、この場合、棒の外径は胴部の内径と接触している。これによって摩擦嵌めが行われるが、これには予荷重が不足する。予荷重が不足すると、棒と胴部との間の連続性が失われ、全体的な接点ピン抵抗のばらつきが大きくなる。
ばねピンの摺動棒には、胴部の内外面と同様に金メッキが施され得る。金に金を擦り付けると摩擦の程度が大きくなり、表面の寿命が低下する。金メッキ内に空隙があると、全体的な接点ピン抵抗のばらつきが大きくなる。胴部の内外面にも金メッキが施され得る。金に金を擦り付けると、金メッキ面に空隙が生じ、これによって、摩擦嵌めが減じられ、また、動作時、ばねピンアセンブリが電気信号経路の開路を呈する。
通常、ばねピンの摺動棒は、ばね頂部に静止しているだけであり、ばねピン仕様の摺動棒は、面内で直線上を動く。
本発明は、電流が通過する電線管としての接点ピンアセンブリを提供する。接点ピンアセンブリは、導電枠の導電部品から構成される。これらの部品は、摺動可能なピンとコイルばねである。ばねは、外部接点に抗してピンを外側に付勢して、回路との電気的接続をより確実にする。ばね力は、ピンの2つの脚の底部にある足部を介して加わる。案内部は、ばね力及び摺動ピン運動を方向付ける。
ピンの内方運動は、接触力を与えるばねを圧縮する。ピン端部は、対向電気回路接点と係合するように、また、ばね力による確実な電気的接続を提供するように構成可能である。構成可能なピンパターンは、接続されるデバイスの形状を変更することなく、接続される全半導体サイズに対応する。ピンの上部V字状側部は、係合半導体I/O接点に対向する外面を画成する。本発明では、接点ピンの2つの脚は、斜めの静止形状を有するが、接点ピン中心線から離れるように延在し、また、接点ピン枠内壁面を通過する。接点ピン脚の斜めの静止形状は、接点ピンが接点ピン枠内にある時、圧縮される。接点ピン脚に加わる圧縮量は、静止形状からの逸脱量を生成する内面間の寸法によって制御され、各脚の底部にある足部から伝達された予荷重力が各接点ピン脚に与えられる。摺動要素としての接
点ピンと接点ピン枠との間の抵抗のばらつきは、接点ピン枠の内壁面に抗してピン足部を押し付ける接点ピン上のこの予荷重によって静的及び動的動作モードで制御される。2つの接点ピン脚は、双対可撓梁として働き、脚の長手方向に予荷重歪及び電気抵抗を等しく保つ。
点ピンと接点ピン枠との間の抵抗のばらつきは、接点ピン枠の内壁面に抗してピン足部を押し付ける接点ピン上のこの予荷重によって静的及び動的動作モードで制御される。2つの接点ピン脚は、双対可撓梁として働き、脚の長手方向に予荷重歪及び電気抵抗を等しく保つ。
本発明の目的及び特徴は、添付の図面と対応させて以下の説明を解釈すると、当業者には更に明らかになるであろう。
本発明を図1乃至12に示す。装置10は、複数の単一接点11を支持する。各単一接点11は、支持用接点ピン枠14上に接点ピン12を有する。好適な形態において、ピン12の外側端部は、第1外部電気回路の外部接点形状に適合する中央外側開口部によって形成されたV字状側部24を有する。他の形態には、異なる形状の外部回路と係合する図9及び10に示す側部24A、24B及び24Cが含まれる。ピン12の対向端は、V字形状を形成する一対の接点ピン脚28を有し、また、各脚は、V字状の接点ピン足部30を有する。各接点ピン足部30は、コイルばね16の内側端部の対向側部を支える。ばね16の外側端部は、第2外部電気接点と接触して相互接続を完全なものにする。
本発明を図1乃至12に示す。装置10は、複数の単一接点11を支持する。各単一接点11は、支持用接点ピン枠14上に接点ピン12を有する。好適な形態において、ピン12の外側端部は、第1外部電気回路の外部接点形状に適合する中央外側開口部によって形成されたV字状側部24を有する。他の形態には、異なる形状の外部回路と係合する図9及び10に示す側部24A、24B及び24Cが含まれる。ピン12の対向端は、V字形状を形成する一対の接点ピン脚28を有し、また、各脚は、V字状の接点ピン足部30を有する。各接点ピン足部30は、コイルばね16の内側端部の対向側部を支える。ばね16の外側端部は、第2外部電気接点と接触して相互接続を完全なものにする。
接点ピン12及び接点ピン枠14は、異種の高導電性貴金属合金から製造され、高導電性支持ピン及びシャフトを形成し、それらの摩擦係数が小さいため、低摩耗支持面を生成する。摺動要素接点ピン足部30は、軸受金の原理が適用されているように、再生可能な磨耗面を支持面が擦るように、接点ピン枠14の内壁面上を動く。
接点ピン12の脚28は、斜めの静止形状を有し、接点ピン中心線から離れるように延在し、また、内壁42に抗して接点ピン枠14を通過する。接点ピン脚28の斜めの静止形状は、接点ピン12が接点ピン枠14内にある時、圧縮される。接点ピン脚28に加わる圧縮量は、静止形状からのずれ量を生成する内面間寸法によって制御され、各脚の底部にある足部30から伝達される予荷重力が各接点ピン脚28に与えられる。摺動要素としての接点ピン12と接点ピン枠14との間の抵抗のばらつきは、接点ピン脚28上の予荷重が、接点ピン枠14の内壁面42に抗してそれらの足部を押し付けることによって静的及び動的動作モードで制御される。2つの接点ピン脚28は、双対可撓梁として働き、脚の長手方向に予荷重歪を等しく保つ。各脚28の全体的な弾性は、その長手方向の引っ張り力に線形的に比例する。接点ピン枠14壁は、隆起したり、ひびが入ったり、あるいはこれ以外の機能不全に陥ったりしない程度に強く、また、歪が生じた接点ピン脚28の荷重を変化なく支持するのに充分なほど強く、従って、接点ピン脚28は、強制的に横方向に押し戻され予荷重を与える。接点ピン脚28上の予荷重は、半径方向の撓み歪に起因する応力の変化率の小さな歪に対する限界内である。接点ピン12は、枠14中に形成された各側部上に保持部35を有する。
予荷重は、枠14内壁面の第1面と、接点ピン脚の底部にある接点ピン足部30の対向面との間の連続性を保証する。接点ピン枠14の内側の幅は、接点ピンの脚28が、塑性限界、即ち、接点ピン脚材料の剛性の塑性限界に至る変形を被るのを防ぐ大きさである。接点ピン脚上の予荷重は、荷重に垂直な歪に対する加えた荷重方向の歪である。
接点ピン脚28の圧縮された斜めの静止形状は、接点ピンと接点ピン枠14との間の連続性が電気的に連続であることを保証する。接点ピン脚28の圧縮された斜めの静止形状は、表面の摩擦磨耗を補償する。摩擦磨耗補償は、摺動要素である接点ピン12の足部30と、接点ピン枠14の内面との間である。表面の摩擦磨耗に対する補償は、摺動要素である接点ピン12が、自由高さから圧縮高さに移動する時、接点ピンアセンブリの抵抗変動がほとんどないことを保証し、また、接点ピンアセンブリの抵抗が、多数の接点ピン駆動に渡って繰り返し可能であることを保証する。
接点ピンばね案内部36は、接点ピン枠14の内壁面とのピン足部30の電気機械的接続を維持しつつ、接続ばね16との完全な接点ピン係合を保証する。脚28の足部30上のばね案内部36は、接点ピンの圧縮、拡張、及び半径方向の撓み時、ばね16と接点ピン14との係合を維持する。更に、接点ピン足部30およびばね案内部36は、ばね16の過剰圧縮を防止する。
Y方向の半径方向撓み能力は、接点ピン12の中心線に対して斜めの平面上に2つの接点ピン脚28を配置することから導かれる。それ自体の弾性偏倚を有する接点ピン12の各脚28は、接続されているデバイスの球状I/Oの相互作用力が除去された時、真の中心線位置へ戻る。
摺動要素である接点ピン12、ばね16、及び接点ピンは、共に、Z方向の圧縮可能な導電性電気相互接続及びインターフェイスとして働く。更に、V字形状は、X平面におけるデバイス球状I/O位置誤差を補償する。本発明の半径方向の撓みは、各接点ピンの上部露出側部の独立なピン当たりの半径方向運動である。上部V字形状と、接続されている球状I/Oチャネル26との間の半径方向の撓みは、接点ピンのZ方向の運動と共に生じる。独立な半径方向の撓みは、半導体I/O、及び半導体デバイス仕様の真の半径位置内にないパッケージ化された0/0面を補償する。複数の各半導体I/Oは、I/O露出側部に対する真の半径位置ピッチ仕様を有し、接点ピンの独立な半径方向の撓みは、Y軸上を動き接点ピン係合点を変え、半導体デバイスI/Oを接続するというその目的を許容誤差に適合させる。許容誤差での半導体デバイスI/Oの接続は、I/O面にI/Oせん断力を加えることなく実現される。このことは、取り付けた各半導体I/O相互接続ボールの低レベルのせん断強度を考慮する際、極めて重要である。
接点ピン枠14保持部35は、接点ピンアセンブリをハウジング18に保持するために用いる。保持部35Aは、対向外壁の頂部及び底部に配置される。外壁終端保持部35Aは、補完的に働き、接点ピンアセンブリを接点ハウジングチャンバ20に固定する。
接点ピン枠14の平坦底部14Aは、プリント配線基板回路50上のパッドに損傷を与えず、プリント配線基板孔を接点ピンアセンブリ10の直下に配置させる。この特有な形状的特徴によって、伝送線路損失、伝送線路戻り損失、及びプリント配線基板回路信号クロストークが低減され、これら全ては、接点ピンアセンブリ10で信号歪が低減されることを意味する。
半導体デバイスと他の半導体デバイス間においてI/Oチャネル26を相互接続するための電気的相互接続アセンブリは、デバイス相互接続I/O間隙に対応する距離に離間される。本発明は、様々なサイズのパッケージ化された及びパッケージ化されていない電子デバイス及び半導体の接続に関する。相互接続部は、接点ピン12、枠14、及びばね16で基本的に構成される。ハウジング18は、接点ピンアセンブリ又は複数のアセンブリを所定の位置に保持するために、また、関連するインターフェイスハードウェアに取り付けるために用いる。各チャンバ20は、1つの接点ピンアセンブリ11を収容する。
接続用複数ピン装置10は、電流が流れる電線管を備える。接点ピンアセンブリ10は、上記導電性部品による装置11から構成される。接点ピン12は、2つの脚28の底部にある足部30を介して、電気的連続性のために接点ピン枠14の内面に加えられる機械的な力による摺動要素である。接点ピン12の底部にある案内部は、ばね16の圧縮及び拡張時、摺動要素の案内と力を与える。底部接点ピンと対向する案内部は、ばね16の圧縮及び拡張時、摺動要素の案内と力を与える。摺動要素導電性接点ピン12の下方運動は、接点ピンばね16の圧縮に伝達される。パッケージ化された半導体及びパッケージ化さ
れていない半導体I/O構成は、ハウジング18における接点ピンアセンブリパターンを画成する。接点ピン装置11パターンの上部側部及び下部側部は、本発明の最も基本的な部分である電気的機械的特性を損なったり失うことなく構成可能である。構成可能なピンアセンブリパターンは、接続されるデバイスの形状を変える必要なく、接続される全半導体サイズに対応する。各接点ピンは、上部横方向露出側部を有する。各接点ピンの上部V字状側部24は、半導体I/Oを支持するためのほぼ同一平面の表面を画成する。
れていない半導体I/O構成は、ハウジング18における接点ピンアセンブリパターンを画成する。接点ピン装置11パターンの上部側部及び下部側部は、本発明の最も基本的な部分である電気的機械的特性を損なったり失うことなく構成可能である。構成可能なピンアセンブリパターンは、接続されるデバイスの形状を変える必要なく、接続される全半導体サイズに対応する。各接点ピンは、上部横方向露出側部を有する。各接点ピンの上部V字状側部24は、半導体I/Oを支持するためのほぼ同一平面の表面を画成する。
接点ピン12の上部は、V字状頂部を有し、これは、球状I/Oチャネル26相互接続部、例えば、ボールとの電気機械的接続を行う。接点ピンのV字形状は、球状I/Oチャネル26を受け、I/Oチャネル26から酸化物を削り取り、接点ピン12の微小ばね16圧縮時、より良い電気的接続を行う。更に、V字形状は、X平面におけるデバイス球状I/O位置誤差を補償し、また、V字形状は、非接続領域として知られている領域であるボールの底部に損傷を与えない。
接点ピンの下部は、2つの脚28から構成される。2つの脚は、交差斜行部として接点ピンの中心線上に位置する。接点ピン12及び接点ピン枠14は、異種の高導電性貴金属合金から製造され、高導電性支持ピン・シャフトを形成し、それらの摩擦係数が小さいため、低摩耗支持面を生成する。通常動作によって、摺動要素接点ピン足部30は、軸受金の原理が適用されているように、再生可能な磨耗面を支持面が擦るように、接点ピン枠14の内壁面上を動く。
2つの接点ピン脚28は、底部足部を有する。接点ピン足部は、接点ピン枠14内壁に接触し、また、それ上を動き、それらと接点ピン12との間に連続的な電気的機械的連続性を与える。接点ピン枠14に抗する双対足部30は、パッケージ化された及びパッケージ化されていない電子デバイス及び半導体と接触する際、開閉接続の接点ピンアセンブリ寿命の間繰り返し可能な低ミリオーム範囲の連続抵抗を提供する。また、各足部は、接点ピン微小ばね16に抗する接点ピンの挿入力に耐えるように機能する。接点ピン微小ばね16が非圧縮モードにある場合、接点ピン足部30は、接点ピン枠14移動終端保持部34に静止する。接点ピン枠14移動終端保持部34は、接点ピンの非圧縮高さを制御して、接点ピン対接点ピンの同一平面性を制御しつつ、接点ピンが接点ピン枠14から逃げないようにする。
接点ピン足部30ばね案内部36は、各接点ピン足部の各底部に位置する。接点ピンばね案内部36は、接点ピン微小ばね16との完全な接点ピン係合を保証しつつ、接点ピン枠14の内壁面とのピン足部30の電気機械的接続を維持する。脚の足部上のばね案内部36は、接点ピンの圧縮、拡張、及び半径方向の撓み時、微小ばね16と接点ピン12との係合を維持する。更に、接点ピン足部30ばね案内部36は、接点ピン微小ばね16の過剰圧縮を防止する。
接点ピンの脚は、斜めの静止形状を有し、これは、接点ピン12中心線から離れるように延びつつ、接点ピン枠14内壁面を通過する。接点ピン脚28の斜めの静止形状は、接点ピンが接点ピン枠14にある時、圧縮される。接点ピン脚28に加わる圧縮量は、静止形状からの逸脱量を形成する内面間寸法によって制御され、各脚の底部にある足部から伝達された予荷重力が各接点ピン脚に与えられる。摺動要素としての接点ピン12と接点ピン枠14との間の抵抗のばらつきは、接点ピン脚28上の予荷重が、接点ピン枠14の内壁面に抗してそれらの足部を押し付けることによって静的及び動的動作モードで制御される。2つの接点ピン脚28は、双対可撓梁として働き、脚の長手方向に渡って予荷重歪を等しく保つ。脚28の全体的な弾性は、その長手方向の引っ張り力に直線的に比例する。接点ピン枠14壁は、隆起したり、ひびが入ったり、あるいはこれ以外の機能不全に陥ったりしない程度に強く、また、歪が生じた接点ピン脚28の荷重を変化なく支持するのに
充分なほど強く、従って、接点ピン脚28は、強制的に横方向に押し戻され予荷重を与える。接点ピン脚28上の予荷重は、半径方向の撓み歪に起因する応力の変化率の小さな歪に対する限界内である。
充分なほど強く、従って、接点ピン脚28は、強制的に横方向に押し戻され予荷重を与える。接点ピン脚28上の予荷重は、半径方向の撓み歪に起因する応力の変化率の小さな歪に対する限界内である。
予荷重は、接点ピン枠14内壁面の第1面と、接点ピン脚28の底部にある接点ピン足部30の対向面との間の連続性を保証する。接点ピン枠14の内側の幅は、接点ピン12の脚28が、塑性限界、即ち、接点ピン脚材料の剛性の塑性限界に至る変形を被るのを防ぐような大きさである。接点ピン脚28上の予荷重は、荷重に垂直な歪に対する加えた荷重方向の歪である。
接点ピン脚28の圧縮された斜めの静止形状は、接点ピン12と接点ピン枠14との間の連続性が電気的に連続であることを保証する。接点ピン脚28の圧縮された斜めの静止形状は、表面の摩擦磨耗を補償する。摩擦磨耗補償は、摺動要素である接点ピン12の足部30と、接点ピン枠14の内面との間である。表面の摩擦磨耗に対する補償は、摺動要素である接点ピンが、自由高さから圧縮高さに移動する時、接点ピンアセンブリの抵抗変動がほとんどないことを保証し、また、接点ピン装置11の抵抗が、多数の接点ピン駆動に渡って繰り返し可能であることを保証する。
Y方向の半径方向撓みの能力は、接点ピン12の中心線に対して斜めの平面上に2つの接点ピン脚28を配置することで導かれる。それ自体の弾性バイアスを有する接点ピン12の各脚28は、接続されているデバイスの球状I/Oの相互作用力が除去された時、真の中心線位置へ戻る。
摺動要素である接点ピン12、接点ピンばね16、及び接点ピンは、共に、Z方向の圧縮可能な導電性電気相互接続及びインターフェイスとして働く。更に、V字形状は、X平面におけるデバイス球状I/O位置誤差を補償する。本発明の半径方向の撓みは、各接点ピンの上部露出側部の独立なピン当たり半径方向運動である。上部V字形状と、接続されている球状I/Oチャネル26との間の半径方向の撓みは、接点ピンのZ方向の運動と共に生じる。独立な半径方向の撓みは、半導体I/O、及び半導体デバイス仕様の真の半径位置内にないパッケージ化されたI/O面を補償する。複数の各半導体I/Oは、I/O露出側部に対する真の半径位置ピッチ仕様を有し、接点ピンの独立な半径方向の撓みは、Y軸上を動き接点ピン係合点を変え、半導体デバイスI/Oを接続するというその目的を許容誤差に適合させる。許容誤差での半導体デバイスI/Oの接続は、I/O面にI/Oせん断力を加えることなく実現される。このことは、取り付けた各半導体I/O相互接続ボールの低レベルのせん断強度を考慮する際、極めて重要である。
ハウジング18は、接点ピンアセンブリ又は複数のアセンブリを所定の位置に保持するために用いる。ハウジング18は、また、関連するインターフェイスハードウェアへの取り付け用ハードウェア取り付け具である。接点ハウジング18は、貫通孔チャンバ20で構成される。各チャンバ20は、1つの接点ピンアセンブリを収容するために用いる。接点ピン枠14保持部34は、接点ピンアセンブリをハウジング18に保持するために用いる。保持部34は、対向外壁の頂部及び底部に位置する。外壁終端保持部34は、補完的に働き、接点ピンアセンブリを接点ハウジングチャンバ20に固定する。
接点ピン枠14の頂部内面は、移動終端保持部34を有する。移動終端保持部34は、制御される接点ピン高さとして用いる。また、内面移動終端保持部34は、接点ピンを接点ピン枠14に保持する。
接点ピン枠14の平坦底部は、プリント配線基板回路上のパッドに損傷を与えず、プリント配線基板孔を接点ピンアセンブリの直下に配置させる。この特有な形状的特徴によっ
て、伝送線路損失、伝送線路戻り損失、及びプリント配線基板回路信号クロストークが低減され、これら全ては、接点ピンアセンブリで信号歪が低減されることを意味する。
て、伝送線路損失、伝送線路戻り損失、及びプリント配線基板回路信号クロストークが低減され、これら全ては、接点ピンアセンブリで信号歪が低減されることを意味する。
プリント配線基板孔を接点ピンアセンブリの下に配置すると、プリント配線基板への接点相互接続部用の必要なプリント配線基板面積が小さくなる。最後に、孔をアセンブリの下にして接点ピンアセンブリの形状が小さいと、帯域幅の能力がギガヘルツの範囲になる。
ハウジング18は、ハウジング18の厚み方向に延在する少なくとも1つのチャンバ20を含む。ハウジング18の各頂部及び底部面は、それぞれ、電気デバイスに対応する間隙及びそのI/Oチャネル26の間隙で配置され位置する形状的特徴を有する。
ハウジング18内には、マトリックス状の貫通孔開口部がある。各開口部はチャンバ20である。完成した接点ピンアセンブリは、各チャンバ20を充填する。マトリックス状のチャンバ20は、行および列で構成されるアレイである。マトリックス中のチャンバ20間の間隙は、接続されるデバイス上のI/Oチャネル26の間隙によって決定される。
多くの点で、本開示は、例示のみであることを理解されたい。細部において、特に、形状、サイズ、材料及び部品配置の点において、本発明の範囲を逸脱することなく変更が可能である。従って、本発明の範囲は、添付の特許請求の範囲の文言で定義される通りである。
Claims (9)
- 離間した電気デバイスを電気的に接続するための装置であって、
a)分離された電気回路を摺動可能に電気的に接続するための摺動可能な導電性ピン手段と、
b)前記ピン手段に抗してばね力を供給するための導電性ばね手段と、
c)前記ばね手段からの力が、前記ピン手段を第1外部回路接点から第2外部回路接点に延在する方向に付勢するように、互いに本質的に整合された前記ピン手段及び前記ばね手段を封入するための枠手段と、
が含まれる装置。 - 請求項1に記載の装置であって、前記導電性ばね手段には、コイル状のばねが含まれる装置。
- 請求項2に記載の装置であって、
前記ピン手段は、一対の脚を備え前記ばねと対向する第1端部を有する導電性ピンで構成され、前記一対の脚は、互いに対して所定の角度で前記ばねに向かって延び、本質的にV字状の開口部において終端し、前記脚及び開口部の配置は、開口部が前記ばねの対向側部と係合する配置であり、前記ピンは、第2回路の外部形状と本質的に係合するように構成された第2端部を有する装置。 - 請求項3に記載の装置であって、前記ピンの脚は、前記ピンに所定の予荷重を加えるように、それらの長さに線形的に比例する弾性を有する装置。
- 請求項3に記載の装置であって、前記枠手段は、本質的に中空な内部を有する金属性の円筒であり、その軸線は、前記ピン及び前記ばねの軸線と本質的に整合されてい装置。
- 請求項5に記載の装置であって、前記ピン及び前記円筒は、低摩耗性を有する支持面を提供するために選択された異種の高導電性貴金属合金から形成されている装置。
- 請求項5に記載の装置であって、前記円筒は、前記ピンを案内するための内壁案内手段を有する装置。
- 請求項1に記載の複数の装置を搭載した複数の別個の第1回路乃至別個の第2回路を収容するためのハウジング手段。
- 請求項8に記載の装置であって、前記円筒は、前記ハウジング手段内において円筒を所定の位置に保持するための外壁保持手段を有する装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57197804A | 2004-05-17 | 2004-05-17 | |
US13001005A | 2005-05-16 | 2005-05-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005332817A true JP2005332817A (ja) | 2005-12-02 |
Family
ID=35487285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144166A Pending JP2005332817A (ja) | 2004-05-17 | 2005-05-17 | 電気的相互接続アセンブリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005332817A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520461A (ja) * | 2009-03-10 | 2012-09-06 | ジョンステック インターナショナル コーポレーション | マイクロ回路テスタ用の導電ピン |
US9007082B2 (en) | 2010-09-07 | 2015-04-14 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US9297832B2 (en) | 2010-03-10 | 2016-03-29 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US10877090B2 (en) | 2010-09-07 | 2020-12-29 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
KR102270275B1 (ko) * | 2020-04-10 | 2021-06-28 | 주식회사 오킨스전자 | 테스트 소켓 |
-
2005
- 2005-05-17 JP JP2005144166A patent/JP2005332817A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520461A (ja) * | 2009-03-10 | 2012-09-06 | ジョンステック インターナショナル コーポレーション | マイクロ回路テスタ用の導電ピン |
US8937484B2 (en) | 2009-03-10 | 2015-01-20 | Johnstech International Corporation | Microcircuit tester with slideable electrically conductive pins |
US9297832B2 (en) | 2010-03-10 | 2016-03-29 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US10073117B2 (en) | 2010-03-10 | 2018-09-11 | Johnstech International Corporation | Resilient interposer with electrically conductive slide-by pins as part of a microcircuit tester |
US10302675B2 (en) | 2010-03-10 | 2019-05-28 | Johnstech International Corporation | Electrically conductive pins microcircuit tester |
US9007082B2 (en) | 2010-09-07 | 2015-04-14 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US10877090B2 (en) | 2010-09-07 | 2020-12-29 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
KR102270275B1 (ko) * | 2020-04-10 | 2021-06-28 | 주식회사 오킨스전자 | 테스트 소켓 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100854267B1 (ko) | 포고핀의 제조방법과, 이를 이용한 테스트 소켓 | |
US8556639B2 (en) | Electric contact and socket for electrical parts | |
KR20150088262A (ko) | 안내공 내에서의 원치않은 이동을 저지하는 스프링 기구를 구비한 프로브 | |
EP1742072A2 (en) | IC test socket | |
US7811096B2 (en) | IC socket suitable for BGA/LGA hybrid package | |
KR20100053663A (ko) | 반도체 전기기계적 접점 | |
JP2006049298A (ja) | Lgaパッケージ用コネクタ | |
JP2005332817A (ja) | 電気的相互接続アセンブリ | |
US20220413010A1 (en) | Contactor with angled depressible probes in shifted bores | |
KR101920855B1 (ko) | 검사용 소켓 | |
KR102473943B1 (ko) | 테스트 소켓용 핀 및 이를 포함하는 테스트 소켓 | |
JP3266592B2 (ja) | Csp素子が形成されたウェハ及びbga素子のテストソケット | |
US20240094251A1 (en) | Test socket | |
US6326799B1 (en) | Wireless test fixture for testing printed circuit boards | |
JP4722715B2 (ja) | ソケット | |
JP2007109414A (ja) | 集積回路用ソケット | |
JP2004150927A (ja) | プロービング装置 | |
KR200316878Y1 (ko) | 볼 그리드 어레이(bga) 패키지용 테스트 소켓 | |
US7275939B2 (en) | Load compensator with pre-load compression | |
JP2023036137A (ja) | プローブ及び検査用ソケット | |
KR102092006B1 (ko) | 판 스프링 타입의 연결핀 | |
KR200313240Y1 (ko) | 볼 그리드 어레이(bga) 패키지용 테스트 소켓 | |
KR100918683B1 (ko) | 연결 구조물 및 이를 포함하는 전기 검사 장치 | |
JP5125854B2 (ja) | プロービング用ソケット | |
KR200281253Y1 (ko) | 집적화된 실리콘 콘택터를 적용한 반도체 테스트 소켓 |