JP2012516557A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012516557A5 JP2012516557A5 JP2011546707A JP2011546707A JP2012516557A5 JP 2012516557 A5 JP2012516557 A5 JP 2012516557A5 JP 2011546707 A JP2011546707 A JP 2011546707A JP 2011546707 A JP2011546707 A JP 2011546707A JP 2012516557 A5 JP2012516557 A5 JP 2012516557A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- strain
- dopant
- inducing semiconductor
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002019 doping agent Substances 0.000 claims 29
- 241000894007 species Species 0.000 claims 17
- 230000001939 inductive effect Effects 0.000 claims 14
- 239000004065 semiconductor Substances 0.000 claims 14
- 239000000956 alloy Substances 0.000 claims 11
- 229910045601 alloy Inorganic materials 0.000 claims 11
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims 11
- 238000000034 method Methods 0.000 claims 4
- 238000010438 heat treatment Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 239000003989 dielectric material Substances 0.000 claims 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- 229910052732 germanium Inorganic materials 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
Claims (15)
- ゲート誘電体材質、前記ゲート誘電体材質上に形成される電極材質及びオフセット側壁スペーサを備えたゲート電極構造に横方向に隣接してトランジスタの能動領域内にキャビティを形成することと、
第1のドーパント濃度を有するドーパント種を備えた第1の歪誘起半導体合金を前記キャビティ内に形成することと、
前記第1のドーパント濃度よりも低い第2のドーパント濃度を有するドーパント種を備えた第2の歪誘起半導体合金を前記キャビティ内の前記第1の歪誘起半導体合金上に形成することと、
前記トランジスタのチャネル領域と接続するドレイン及びソース拡張領域を前記ドーパント種の前記第1及び第2のドーパント濃度に基いて形成するように熱処理を実行することとを備えた方法。 - 前記キャビティを介して前記能動領域内へ少なくとも1つの更なるドーパント種を導入することを更に備えた請求項1の方法。
- 前記少なくとも1つの更なるドーパント種を導入することは、前記ドーパント種との組み合わせにおいてドレイン及びソース領域を形成するために前記ドーパント種と同一の伝導性タイプを決定するドーパント種を導入することと、
前記ドレイン及びソース領域に対してカウンタドープされる領域を形成するために前記ドーパント種に対してカウンタドープする種を導入することとを備えている請求項2の方法。 - 前記少なくとも1つの更なるドーパント種を導入することは、注入プロセスを実行することと、
前記歪誘起半導体合金を形成するのに先立ち結晶性損傷を再結晶化させるように第2の熱処理を実行することとを備えている請求項2の方法。 - 前記第2の歪誘起半導体合金を形成することは、緩衝層を形成することと、前記緩衝層の上方に拡張層を形成することとを備えており、前記緩衝層のドーパント濃度は前記拡張層のドーパント濃度よりも低い請求項1の方法。
- 前記第2の歪誘起半導体合金を形成することは、緩衝層を形成することと、前記緩衝層の上方に拡張層を形成することとを備えており、前記緩衝層のドーパント濃度は前記拡張層のドーパント濃度よりも高い請求項1の方法。
- 前記第1及び第2の歪誘起半導体層の少なくともいずれか一つを形成することは、選択的エピタキシャル成長プロセスを実行することによってゲルマニウム含有材質を形成することを備えている請求項1の方法。
- 前記第1及び第2の歪誘起半導体層の少なくともいずれか一つを形成することは、選択的エピタキシャル成長プロセスを実行することによって錫含有材質を形成することを備えている請求項1の方法。
- 前記第1及び第2の歪誘起半導体層の少なくともいずれか一つを形成することは、選択的エピタキシャル成長プロセスを実行することによって炭素含有材質を形成することを備えている請求項1の方法。
- トランジスタのドレイン及びソース領域を形成する方法であって、
ドレイン及びソースドーパント種の第1の部分を前記トランジスタの能動領域内へキャビティを介して注入することと、
前記キャビティの高さ方向に対して高さが増すほど濃度が低くなるような段階的な濃度を有する前記ドレイン及びソースドーパント種の第2の部分を備えた歪誘起半導体合金を前記キャビティ内に形成することと、
少なくとも1つの熱処理を実行して前記ドレイン及びソースドーパント種の前記第1及び第2の部分に基き前記ドレイン及びソース領域の最終的なドーパントプロファイルを形成することとを備えた方法。 - 前記歪誘起半導体合金を形成することは、前記キャビティ内に緩衝層を形成することと、前記緩衝層の上方に拡張層を形成することとを備えており、前記緩衝層のドーパント濃度は前記拡張層のドーパント濃度よりも低い請求項10の方法。
- 前記歪誘起半導体合金を形成することは、緩衝層を形成することと、前記緩衝層の上方に拡張層を形成することとを備えており、前記緩衝層のドーパント濃度は前記拡張層のドーパント濃度よりも高い請求項11の方法。
- 前記歪誘起半導体合金はゲルマニウム及び錫の少なくとも一方を備えている請求項10の方法。
- 前記歪誘起半導体合金を形成するのに先立ち前記ドレイン及びソースドーパント種に対してカウンタドープする更なるドーパント種を注入することを更に備えた請求項10の方法。
- 前記ドレイン及びソースドーパント種の前記第1の部分は埋め込み絶縁層まで拡張するように注入される請求項10の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009006884.8 | 2009-01-30 | ||
DE102009006884A DE102009006884B4 (de) | 2009-01-30 | 2009-01-30 | Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement |
US12/688,999 US8278174B2 (en) | 2009-01-30 | 2010-01-18 | In situ formed drain and source regions including a strain-inducing alloy and a graded dopant profile |
US12/688,999 | 2010-01-18 | ||
PCT/EP2010/000492 WO2010086154A1 (en) | 2009-01-30 | 2010-01-27 | In situ formed drain and source regions including a strain inducing alloy and a graded dopant profile |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012516557A JP2012516557A (ja) | 2012-07-19 |
JP2012516557A5 true JP2012516557A5 (ja) | 2013-03-07 |
JP5571693B2 JP5571693B2 (ja) | 2014-08-13 |
Family
ID=42317335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011546707A Active JP5571693B2 (ja) | 2009-01-30 | 2010-01-27 | 歪誘起合金及び段階的なドーパントプロファイルを含むその場で形成されるドレイン及びソース領域 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8278174B2 (ja) |
JP (1) | JP5571693B2 (ja) |
KR (1) | KR101605150B1 (ja) |
CN (1) | CN102388442A (ja) |
DE (1) | DE102009006884B4 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5287621B2 (ja) * | 2009-09-10 | 2013-09-11 | 富士通セミコンダクター株式会社 | 半導体装置 |
US8211784B2 (en) * | 2009-10-26 | 2012-07-03 | Advanced Ion Beam Technology, Inc. | Method for manufacturing a semiconductor device with less leakage current induced by carbon implant |
US8778767B2 (en) | 2010-11-18 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and fabrication methods thereof |
US8361847B2 (en) * | 2011-01-19 | 2013-01-29 | International Business Machines Corporation | Stressed channel FET with source/drain buffers |
US8415221B2 (en) | 2011-01-27 | 2013-04-09 | GlobalFoundries, Inc. | Semiconductor devices having encapsulated stressor regions and related fabrication methods |
DE102011003439B4 (de) * | 2011-02-01 | 2014-03-06 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement |
US8664725B1 (en) * | 2011-03-04 | 2014-03-04 | Altera Corporation | Strain enhanced transistors with adjustable layouts |
US8466018B2 (en) * | 2011-07-26 | 2013-06-18 | Globalfoundries Inc. | Methods of forming a PMOS device with in situ doped epitaxial source/drain regions |
US20130069123A1 (en) * | 2011-09-16 | 2013-03-21 | Globalfoundries Inc. | Cmos semiconductor devices having stressor regions and related fabrication methods |
US8803233B2 (en) * | 2011-09-23 | 2014-08-12 | International Business Machines Corporation | Junctionless transistor |
US9012277B2 (en) * | 2012-01-09 | 2015-04-21 | Globalfoundries Inc. | In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices |
US9082684B2 (en) | 2012-04-02 | 2015-07-14 | Applied Materials, Inc. | Method of epitaxial doped germanium tin alloy formation |
CN103531472B (zh) * | 2012-07-03 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mosfet器件及其制备方法 |
CN103779222A (zh) * | 2012-10-23 | 2014-05-07 | 中国科学院微电子研究所 | Mosfet的制造方法 |
US8900958B2 (en) | 2012-12-19 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial formation mechanisms of source and drain regions |
CN103928336B (zh) * | 2013-01-16 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos晶体管及其制备方法 |
US8853039B2 (en) | 2013-01-17 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction for formation of epitaxial layer in source and drain regions |
US9293534B2 (en) | 2014-03-21 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of dislocations in source and drain regions of FinFET devices |
CN104752178A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
CN103824885B (zh) * | 2014-02-20 | 2015-05-20 | 重庆大学 | 带有源应变源的GeSn n沟道隧穿场效应晶体管 |
US9190418B2 (en) * | 2014-03-18 | 2015-11-17 | Globalfoundries U.S. 2 Llc | Junction butting in SOI transistor with embedded source/drain |
US9590037B2 (en) | 2014-03-19 | 2017-03-07 | International Business Machines Corporation | p-FET with strained silicon-germanium channel |
CN105304481A (zh) * | 2014-06-10 | 2016-02-03 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US10084063B2 (en) * | 2014-06-23 | 2018-09-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
FR3023972B1 (fr) * | 2014-07-18 | 2016-08-19 | Commissariat Energie Atomique | Procede de fabrication d'un transistor dans lequel le niveau de contrainte applique au canal est augmente |
US9269777B2 (en) * | 2014-07-23 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain structures and methods of forming same |
CN105575804B (zh) * | 2014-10-08 | 2018-07-13 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
CN105762068A (zh) * | 2014-12-19 | 2016-07-13 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
FR3034909B1 (fr) | 2015-04-09 | 2018-02-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de dopage des regions de source et de drain d'un transistor a l'aide d'une amorphisation selective |
US9741853B2 (en) * | 2015-10-29 | 2017-08-22 | Globalfoundries Inc. | Stress memorization techniques for transistor devices |
TWI680502B (zh) | 2016-02-03 | 2019-12-21 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US10141426B2 (en) * | 2016-02-08 | 2018-11-27 | International Business Macahines Corporation | Vertical transistor device |
US9947788B2 (en) * | 2016-02-09 | 2018-04-17 | Globalfoundries Inc. | Device with diffusion blocking layer in source/drain region |
US10128364B2 (en) * | 2016-03-28 | 2018-11-13 | Nxp Usa, Inc. | Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor |
CN107785313B (zh) * | 2016-08-26 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US10263077B1 (en) * | 2017-12-22 | 2019-04-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of fabricating a FET transistor having a strained channel |
US10727320B2 (en) * | 2017-12-29 | 2020-07-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of manufacturing at least one field effect transistor having epitaxially grown electrodes |
US11335796B2 (en) * | 2017-12-30 | 2022-05-17 | Intel Corporation | Source to channel junction for III-V metal-oxide-semiconductor field effect transistors (MOSFETs) |
US10672795B2 (en) | 2018-06-27 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bulk semiconductor substrate configured to exhibit semiconductor-on-insulator behavior |
CN109148586B (zh) * | 2018-08-16 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管 |
CN109309009B (zh) * | 2018-11-21 | 2020-12-11 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
US11502197B2 (en) | 2019-10-18 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source and drain epitaxial layers |
CN111952188B (zh) * | 2020-08-21 | 2024-06-18 | 中国科学院上海微系统与信息技术研究所 | 具有隔离层的场效应晶体管及其制备方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5710450A (en) * | 1994-12-23 | 1998-01-20 | Intel Corporation | Transistor with ultra shallow tip and method of fabrication |
JPH10261795A (ja) * | 1997-03-21 | 1998-09-29 | Sharp Corp | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
JPH11297976A (ja) | 1998-04-07 | 1999-10-29 | Sony Corp | エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法 |
KR100307636B1 (ko) * | 1999-10-07 | 2001-11-02 | 윤종용 | 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법 |
US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
US20060065937A1 (en) | 2004-09-30 | 2006-03-30 | Thomas Hoffmann | Short channel effect of MOS devices by retrograde well engineering using tilted dopant implantation into recessed source/drain regions |
US7314804B2 (en) | 2005-01-04 | 2008-01-01 | Intel Corporation | Plasma implantation of impurities in junction region recesses |
DE102005004411B4 (de) * | 2005-01-31 | 2010-09-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement |
JP5091403B2 (ja) * | 2005-12-15 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102006009226B9 (de) * | 2006-02-28 | 2011-03-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor |
DE102006015077B4 (de) * | 2006-03-31 | 2010-12-23 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben |
US8017487B2 (en) * | 2006-04-05 | 2011-09-13 | Globalfoundries Singapore Pte. Ltd. | Method to control source/drain stressor profiles for stress engineering |
US8076189B2 (en) * | 2006-04-11 | 2011-12-13 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device and semiconductor device |
US7560350B2 (en) | 2006-04-17 | 2009-07-14 | United Microelectronics Corp. | Method for forming strained semiconductor device and method for forming source/drain region |
JP4345774B2 (ja) * | 2006-04-26 | 2009-10-14 | ソニー株式会社 | 半導体装置の製造方法 |
DE102006019937B4 (de) * | 2006-04-28 | 2010-11-25 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers |
US7554110B2 (en) | 2006-09-15 | 2009-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with partial stressor channel |
US7897493B2 (en) * | 2006-12-08 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inducement of strain in a semiconductor layer |
JP2008159803A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 半導体装置 |
US7538387B2 (en) | 2006-12-29 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack SiGe for short channel improvement |
US7544997B2 (en) * | 2007-02-16 | 2009-06-09 | Freescale Semiconductor, Inc. | Multi-layer source/drain stressor |
DE102007030053B4 (de) * | 2007-06-29 | 2011-07-21 | Advanced Micro Devices, Inc., Calif. | Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten |
US7687337B2 (en) | 2007-07-18 | 2010-03-30 | Freescale Semiconductor, Inc. | Transistor with differently doped strained current electrode region |
-
2009
- 2009-01-30 DE DE102009006884A patent/DE102009006884B4/de active Active
-
2010
- 2010-01-18 US US12/688,999 patent/US8278174B2/en active Active
- 2010-01-27 KR KR1020117020214A patent/KR101605150B1/ko active IP Right Grant
- 2010-01-27 JP JP2011546707A patent/JP5571693B2/ja active Active
- 2010-01-27 CN CN201080014189XA patent/CN102388442A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012516557A5 (ja) | ||
TW200603294A (en) | Method of making transistor with strained source/drain | |
US9034741B2 (en) | Halo region formation by epitaxial growth | |
TW201613105A (en) | Semiconductor device and manufacturing method thereof | |
JP2017527110A5 (ja) | ||
JP2010520620A5 (ja) | ||
JP2011530167A5 (ja) | ||
WO2012174421A3 (en) | Patterned doping for polysilicon emitter solar cells | |
SG166085A1 (en) | Semiconductor device including a mos transistor and production method therefor | |
GB201313089D0 (en) | Radiation hardened transistors based on graphene and carbon nanotubes | |
WO2009040707A3 (en) | Method of manufacturing a finfet | |
JP2014519723A5 (ja) | ||
SG136032A1 (en) | Method to control source/drain stressor profiles for stress engineering | |
GB2515930A (en) | A Method of fabricating tunnel transistors with abrupt junctions | |
GB2511445A (en) | Finfet with merged fins and vertical silicide | |
JP2017507502A5 (ja) | ||
CN102403227B (zh) | 台阶状硅锗源/漏结构的制造方法 | |
CN103094207A (zh) | 采用应力记忆技术制造半导体器件的方法 | |
JP2012522369A5 (ja) | ||
US9634126B2 (en) | Formation of high quality Fin in 3D structure by way of two-step implantation | |
PH12016501055B1 (en) | Solar cell emitter region fabrication using self-aligned implant and cap | |
WO2010126793A3 (en) | Formation of raised source/drain on a strained thin film implanted with cold and/or molecular carbon | |
WO2009026403A3 (en) | Semiconductor device formed with source/drain nitrogen implant | |
US7888223B2 (en) | Method for fabricating P-channel field-effect transistor (FET) | |
GB2492514A (en) | Self-aligned contacts for field effect transistor devices |