JP2012516556A - 減少させられたゲート電極ピッチを有する非対称トランジスタのための段階的なウエル注入 - Google Patents

減少させられたゲート電極ピッチを有する非対称トランジスタのための段階的なウエル注入 Download PDF

Info

Publication number
JP2012516556A
JP2012516556A JP2011546706A JP2011546706A JP2012516556A JP 2012516556 A JP2012516556 A JP 2012516556A JP 2011546706 A JP2011546706 A JP 2011546706A JP 2011546706 A JP2011546706 A JP 2011546706A JP 2012516556 A JP2012516556 A JP 2012516556A
Authority
JP
Japan
Prior art keywords
transistor
region
mask
forming
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011546706A
Other languages
English (en)
Other versions
JP2012516556A5 (ja
Inventor
ミュルフィンガ ロバート
ウェイ アンディ
ホエンチェル ジャン
パパゲオルギウ ヴァシリオス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority claimed from PCT/EP2010/000491 external-priority patent/WO2010086153A1/en
Publication of JP2012516556A publication Critical patent/JP2012516556A/ja
Publication of JP2012516556A5 publication Critical patent/JP2012516556A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

【解決手段】
洗練された半導体デバイスにおいて、非対称ウエル注入に基いて非対称トランジスタ構造が得られる一方で傾斜注入プロセスは回避し得る。この目的のために、段階的なレジストマスクのような段階的な注入マスクが形成されてよく、段階的な注入マスクは、非対称トランジスタのソース側と比較してドレイン側で高いイオン遮断能力を有していてよい。例えば、非対称構造は、高度な性能向上を伴う非傾斜注入プロセスに基いて得ことができ、また考慮されている技術標準にかかわりなく完成され得る。
【選択図】図２ｅ

Description

本開示は、概して集積回路の製造に関し、更に特定的には非対称電界効果トランジスタ要素、及びトランジスタ性能を高めるためのそれぞれの傾斜注入技術に関する。
集積回路は、典型的には多数の個別回路要素、例えばトランジスタ、キャパシタ、抵抗、等を含んでいる。これらの個別回路要素は、それぞれの伝導線によって所望の回路配置に従って電気的に接続され、伝導線は、典型的にはメタライゼーション層と称される別個の複数の「配線(wiring)」層内に主として形成される。集積回路の性能を高めるためには、通常は個別回路要素の数が増大され、それにより回路のより複雑な機能性が得られる一方で、個別回路要素の特徴サイズ(feature sizes)を低減させることが必要になる。概して、多くのプロセス技術がこれまでのところ実施されており、マイクロプロセッサ、記憶チップ等のような論理回路に対しては、動作速度及び／又は製造コストび／又は電力消費を考慮した優れた特性により、現在のところＣＭＯＳ技術が最も有望な手法である。ＣＭＯＳ技術を用いる複雑な集積回路の製造に際しては、何百万の相補型トランジスタ、即ちｎチャネルトランジスタ及びｐチャネルトランジスタが適切な結晶性半導体材質内及びその上に形成され、現在、論理回路の大多数はシリコンに基いて製造される。典型的には、ＭＯＳトランジスタは、ｎチャネルトランジスタ又はｐチャネルトランジスタのいずれが考慮されているかにかかわらず、複数の所謂ｐｎ接合を備えており、ｐｎ接合は、高濃度にドープされたドレイン及びソース領域とドレイン及びソース領域の間に配置されるチャネル領域との界面によって形成され、この場合、チャネル領域は、少なくとも部分的にドレイン及びソース領域に対して逆にドープされる。縮小化されたデバイスの低下した電流駆動能力は、伝導性を高めることによって少なくとも部分的に補償される必要があるので、本質的なデバイス基準を代表するチャネル領域の伝導性は、チャネル領域の上方に形成され且つ薄い絶縁層によってチャネル領域から隔てられているゲート電極によって制御される。チャネル領域の伝導性は、ドーパント濃度、電荷キャリアの移動度に依存し、またトランジスタ幅方向におけるチャネル領域の所与の寸法に対しては、チャネル長とも称されるソース及びドレイン領域間の距離にも依存する。通常、トランジスタは、トランジスタオン状態からトランジスタオフ状態への及びその逆の高速な遷移を必要とするスイッチングのモードで動作させられるので、トランジスタ性能は、チャネル伝導性に加えて、ゲート電極へ特定の制御電圧が印加されている場合にチャネル領域内に伝導性チャネルを急速に生成する能力によっても顕著な影響を受ける。また、高性能回路のトランジスタを設計する場合には、他の側面もまた考慮に入れられる必要がある。例えば、動的な及び／又は静的な大きな漏れ電流を生成するトランジスタアーキテクチャに対して要求される熱消散の達成可能な量は、最大実用的動作周波数を制限するであろうから、静的な及び動的な漏れ電流は、集積回路の全体的な性能に大きな影響を及ぼし得る。他の場合には、チャネル領域の可制御性は、極めて短いチャネル長を伴うデバイスにおいて低下させられるであろうから、ドレイン及びソース領域内には洗練されたドーパントプロファイルが必要になるであろう。
現在用いられているトランジスタ設計が直面する幾つかの問題をより明確に説明するために、図１ａを参照して、電界効果トランジスタ要素の典型的なトランジスタアーキテクチャをより詳細にここで説明する。図１ａにおいて、トランジスタ要素１００は基板１０１を備えており、基板１０１は、シリコン基板のようなバルク半導体基板、あるいはその上に結晶性半導体層が形成された任意の他の適切な基板を代表するであろうし、結晶性半導体層は典型的には論理回路のためのシリコンに基いて形成されるであろう。従って、基板１０１は、その上に実質的に結晶性の半導体領域１０２が形成された基板として考えられるべきであり、結晶性半導体領域１０２内には、所謂拡張領域１０４Ｅを含むドレイン領域１０４が形成されている。同様に、ソース領域１０３が結晶性半導体領域１０２内に形成されており、ソース領域１０３は拡張領域１０３Ｅを含む。拡張領域１０３Ｅ及び１０４Ｅの間に配置される区域は、ここには典型的には伝導性チャネルがトランジスタ１００のオン状態の間に生成されることから、チャネル領域１０５と称され、これについては後で説明する。ゲート電極１０７及び側壁スペーサ１０８を含むゲート電極構造１０６が、チャネル領域１０５の上方に位置している。また、ゲート電極１０７を結晶性半導体領域１０２内の任意の伝導性領域から電気的に絶縁するように、ゲート絶縁層１０９がゲート電極１０７と半導体領域１０２の間に設けられている。尚、ゲート電極構造１０６の設計及び材質組成に関して、ゲート電極１０７は原則的に伝導線として考えられてよく、その「幅」寸法はゲート長１０７ａと称される一方で、図面に垂直な方向に延在している線の「長さ」はゲート幅（図１ａには図示せず）と称される。ゲート電極１０７は任意の適切な材質から構成することができ、典型的には、進歩的なシリコンベースの集積回路においては、重くドープされた多結晶シリコンとニッケルシリサイド、コバルトシリサイド等のような高伝導性の金属シリサイドとの組み合わせから形成される。しかし、プロセス戦略及び設計基準に応じて、金属のような他の材質も用いられ得る。ゲート絶縁層１０９は、必要とされる電気的な絶縁性をもたらす一方でチャネル領域１０５との高い容量性結合を維持するように、二酸化シリコン、シリコン窒化物、及び／又は高ｋ材質のような任意の適切な絶縁材質から構成され得る。従って、十分に認められた二酸化シリコンベースのゲート絶縁層に対して、ゲート絶縁層１０９の厚みは数ナノメートルのオーダの厚み、例えば２ｎｍ以下であり、それにより適度に大きな静的な漏れ電流が生じ、その漏れ電流は進歩的なトランジスタ要素の全体としての電気的損失の概ね３０％以上にまで達することがある。
製造プロセスの間、基板１０１は、エピタキシャル成長等によって達成されるであろう高度に結晶性の品質を伴う半導体領域１０２を形成するように処理される。その後、適切な分離構造（図示せず）を設けることによって半導体領域１０２の寸法を規定するために、フォトリソグラフィ、エッチング及び堆積のプロセスが実行され得る。その後、結晶性半導体領域１０２内に１つ以上のドーパントを配置するように注入シーケンスが実施されるであろうし、それにより領域１０２内に特定の垂直ドーパントプロファイル（図示せず）を形成することができ、最終的にチャネル領域１０５内の特定の垂直ドーパントプロファイルをもたらすことができる。次いで、ゲート絶縁層１０９及びゲート電極１０７のための材質層が、例えば、ゲート絶縁材質に対しては進歩的な酸化及び／又は堆積の技術によって、またゲート電極材質としての多結晶シリコンに対しては進歩的な低圧化学的気相堆積（ＣＶＤ）によって、形成され得る。その後、ゲート電極材質及びゲート絶縁層材質をパターニングして設計ゲート長１０７ａに基いてゲート電極１０７及びゲート絶縁層１０９を形成するように、高度に洗練されたフォトリソグラフィ及びエッチングの技術が採用され得る。その後、ドレイン及びソース領域１０３，１０４並びに対応する拡張１０３Ｅ，１０４Ｅを生成するように複雑な注入サイクルが実行されるであろうし、ここでは、ゲート電極１０７は部分的に側壁スペーサ１０８と組み合わされて注入マスクとして作用する。例えば、１つの戦略によると、所謂プリアモルファス化注入が実施されることがあり、その間、結晶格子を特定の深さまで実質的に完全に破壊するように、キセノンイオン等のような重イオン種が結晶性半導体領域１０２内に注入されるであろうし、これにより後続の注入及び焼鈍のプロセスの性能を高めることができる。プリアモルファス化注入の間、拡張領域１０３Ｅ，１０４Ｅに対応する領域１０２の区域についてもアモルファス化させるように、イオンビームは、基板１０１に垂直な方向１１０に対して傾斜させられるかもしれない。その後、所謂ハロー(halo)又はカウンタードープの注入が実行されるであろうし、その注入に際しては、チャネル領域１０５内に既に存在しているのと同じ伝導性タイプを代表するイオン種が導入され、その結果、１１１で示される特定のハロー領域内でのこのイオン種のドーパント濃度が高められる。プリアモルファス化注入と同様に、ハロー領域１１１をドレイン側及びソース側に形成するように、ハロー注入はそれぞれの傾斜角、例えばα及び−αで実行されるであろう。続いて、ソース拡張１０３Ｅ及びドレイン拡張１０４Ｅを形成するために、ハロー注入とは反対の伝導性タイプを有するイオン種で更なる注入が実行されるであろうし、ここでは、場合によっては注入に先立ちゲート電極１０７の側壁上に追加的なオフセットスペーサ（図示せず）が形成されるかもしれない。その後、側壁スペーサ１０８が形成されるであろうし、側壁スペーサ１０８は、深くて且つ重くドープされたドレイン及びソース領域１０４，１０３を形成するために、後続の注入プロセスにおいて注入マスクとして用いられ得る。その後、トランジスタ要素１００は焼鈍されるであろうし、それにより、先行する注入シーケンスによって導入されたドーパントを活性化することができ、即ち、ドーパントを格子サイトに位置させるように拡散を開始する一方で、プリアモルファス化及びその後の注入のプロセスによって損傷を受けた領域１０２の該当部分を実質的に再結晶化することができる。この焼鈍サイクルの間、考慮されているドーパント種のそれぞれの濃度勾配に従ってドーパントの熱的に誘起された拡散が生じ、それにより、ドレイン及びソース領域１０４，１０３並びに対応する拡張領域１０４Ｅ，１０３Ｅの最終的に得られるサイズ及び特性の他、ハロー注入領域１１１とそれぞれのドレイン又はソース領域１０４，１０３との間の界面として規定されるｐｎ接合１０３Ｐ及び１０４Ｐの特性が実質的に決定される。注入サイクルの間及び／又はその後の焼鈍サイクルの間、重複領域１０３Ｏ及び１０４Ｏと称される一定量の重複が生成され、これらもまたトランジスタ挙動に大きな影響を及ぼす。その後、ドレイン及びソース領域１０４，１０３内の及びゲート電極１０７内の金属シリサイド領域の形成を伴う製造プロセスが継続されるであろうし、続いて層間誘電体の形成とドレイン及びソース領域１０４，１０３並びにゲート電極１０７へのそれぞれのコンタクトの形成とが継続されるであろう。便宜上、これらのコンポーネントは図１ａには図示されていない。
動作の間、典型的には供給電圧、例えば通常のＣＰＵに対する１乃至５ボルトがドレイン領域１０４及びソース領域１０３に印加される一方、チャネル領域１０５の伝導性状態を規定するように対応する制御電圧がゲート電極１０７に印加される。以下の議論のために、トランジスタ１００は、チャネル領域１０５がｐドープされており且つドレイン及びソース領域１０４，１０３並びに対応する拡張１０４Ｅ，１０３Ｅが重くｎドープされているｎチャネル強化タイプのトランジスタを代表しているものとする。ｐチャネル強化タイプのトランジスタに対しては、関連する電荷キャリアのタイプ及びドーパントの伝導性タイプが逆になるであろう。また、以下の説明は、原則的に枯渇(depletion)タイプのトランジスタに適用される。さて、特にチャネル領域１０５内の垂直ドーパントプロファイルによって決定される特定のスレッショルド電圧よりも低い制御電圧がゲート電極１０７に印加されている場合、トランジスタ１００はオフ状態であり、即ち、ｐｎ接合１０４Ｐは逆バイアスされており、従ってソース領域１０３からチャネル領域１０５を介してのドレイン領域１０４への電流は実質的に抑圧される。しかし、特に、洗練されたトランジスタデバイスにおけるようにゲート絶縁層１０９が適度に薄い場合、オフ状態の間に、重複１０４Ｏで優勢な大きな電界がゲート電極１０７内へトンネル電流を招くことがある。これらの電流は静的な漏れ電流として考えられてよい。また、上層のゲート電極１０７及びゲート絶縁層１０９との組み合わせにおける重複領域１０４Ｏはキャパシタを形成し、このキャパシタは、トランジスタ１００をスイッチングのモードで動作させる場合にチャージされると共にディスチャージされる必要がある。
スレッショルド電圧を超える制御電圧の印加の間、ソース側拡張領域１０３Ｅから始まりドレイン側拡張領域１０４Ｅで終端する伝導性チャネルがチャネル領域１０５内に形成される。伝導性チャネルの確立に対しては、電子によって生成されるこのケースでは、重複領域１０３Ｏの他、ハロー領域１１１の増大されたドーパント濃度によって生成されるｐｎ接合１０３Ｐの比較的急激な濃度勾配が、大きなオン電流を得る上で有利である。これとは逆に、ｐｎ接合１０４Ｐでの急激な濃度勾配は、基板１０１内への、即ち領域１０２における底部の結晶性区域内での増大された電流をもたらすことがあり、増大された電流は対応するボディコンタクトによって最終的にはドレインオフされるであろうから、オン電流の増大に伴い動的な漏れ電流もまた増大するであろう。また、伝導性チャネルを確立する間、重複１０４Ｏ，１０３Ｏに起因する寄生容量は、その寄生容量を再チャージするために大きな電流を必要とするであろうし、またオン状態の開始を遅延させるかもしれず、それにより、スイッチング動作の間の立上がり及び立下りの時間を劣化させる可能性がある。
上述の議論から理解し得るように、トランジスタ長及び幅のようなトランジスタ１００の全体的な幾何学的構成の他、材質組成、ドーパント濃度、等に加えて、半導体領域１０２内の横方向及び垂直のドーパントプロファイルもまた、最終的に得られるトランジスタ性能に大きな影響を及ぼす。
絶え間なく増大される動作速度をもたらすトランジスタ要素の継続的な縮小化に起因して、傾斜注入プロセスは、必要とされる複雑なドーパントプロファイルを得るための重要な製造戦略を代表し得る。例えば、上述したように、ハロー注入は、ｐｎ接合での全体の最終的なドーパント勾配を正確に調節するために、指定の傾斜角で実行される必要があるであろう。また、上述したように、洗練された半導体デバイスにおいては、例えばドレイン側及びソース側で異なる全体的なドーパントプロファイルを選択することによって、非対称なトランジスタ構造が実装されることがあり、その結果、例えばドレイン及びソース領域の間の重複を一方の側、例えばソース側では増大させる一方で、ドレイン側では重複を減少させることによって、全体的な駆動電流能力及びチャネル可制御性を高めることができ、この場合、対応するドーパント勾配もまた適切に調節され得る。他の場合には、全体的なデバイス構造に応じて、少なくとも特定のトランジスタ要素に対しては、ドレイン及びソース領域の非対称構造は、非対称なハロー注入によって達成され得る。その結果、ドーパントプロファイルを画定するための複雑な製造フローの間、複数のマスキング及び注入のステップが実行される必要があるであろうし、それらのステップでは、１つのタイプのトランジスタのトランジスタ区域は保護される必要があるであろう一方、他のトランジスタは傾斜注入ステップに曝される必要がある。しかし、極度に縮小化されたトランジスタデバイスに対しては、隣接するトランジスタ要素間の距離は、数百ナノメートルそしてそれよりずっと小さい範囲内にあるであろう一方で、同時に、ドレイン及びソース注入プロセスの間におけるイオン遮断(blocking)能力を考慮すると、ゲート電極構造の高さは任意には減少させることはできず、その結果、隣接するトランジスタ要素間の減少させられた距離に対しては、傾斜注入プロセスの間にある程度の陰影(shadowing)が生じることがある。この状況は、密に間隔を置かれたデバイス領域内の特定のトランジスタが傾斜注入プロセスの間にマスキングされる必要があるであろう場合に、より深刻になることがあり、その理由は、対応する注入マスクが陰影効果の増大の更なる一因になり得るし、陰影効果はイオン種が能動領域に到達することを阻みさえもするであろうし、それによりトランジスタ性能劣化の顕著な原因になり得るところにある。一方、注入マスクを設けるために用いられるレジスト材質の全体的な厚みは、任意には減少させることができず、図１ｂ及び１ｃを参照してこれを説明する。
図１ｂは進歩的なフォトリソグラフィ技術において用いられる典型的なレジスト材質のレジスト反射率対厚みを示している。図示されるように、例えば概ね２８０ｎｍ及び２１０ｎｍでの幾つかの極小を伴う典型的なスイング曲線が得られるであろう。リソグラフィプロセスの全体的な性能は反射率の大きさに影響されるであろうから、低減された反射率をもたらすためには、全体的なリソグラフィ性能を考慮して、例えば概ね２８０ｎｍまで増加させられたレジスト厚みを用いることが望ましいであろう。一方、増加させられたレジスト厚みは、傾斜注入プロセスの間の性能とは両立し得ないかもしれない。
図１ｃは洗練された半導体デバイスにおける状況を模式的に示している。図示されるように、半導体デバイス１５０は、複数のトランジスタ１００Ａ，…，１００Ｄを早い製造段階において備えているであろう。トランジスタ１００Ａ，…，１００Ｄは前述したのと実質的に同一の構造を有しているであろうが、ゲート長１０７Ａは概ね５０ｎｍ以下であろう。また、傾斜注入プロセス１２０での半導体デバイス１５０が示されており、傾斜注入プロセス１２０は、前述したようにドレイン及びソース拡張領域を画定するための傾斜ハロー注入プロセス及び／又は傾斜注入プロセスを代表し得る。既に論じられたように、傾斜注入プロセス１２０の間、トランジスタ１００Ａ，…，１００Ｄの幾つか、例えばトランジスタ１００Ａ，１００Ｃは保護される必要があるであろうし、例えばこれらのトランジスタは、非マスキングのトランジスタ１００Ｂ，１００Ｄと対比して、異なる伝導性タイプのトランジスタを代表し得るし、又は基礎ドーパントプロファイルが異なるように調節される必要がある。この目的のために、注入マスク１２１、即ちレジストマスクがトランジスタ１００Ａ，１００Ｃを覆うように設けられる。デバイス１５０のための全体的な設計規則に応じたｄで示される所与の距離に対して、及び２０度及び３０度の間の範囲にあるであろう所与の傾斜角αに対して、１２１Ｈで示されるレジストマスク１２１の高さは、破線で示されるように、トランジスタ１００Ｂ，１００Ｄの能動領域のある程度の陰影を結果としてもたらすであろう。従って、低減された反射率に起因して全体的なリソグラフィ性能を高めることを考慮すると望ましいであろう増加させられたレジスト厚みは、結果としての陰影効果とは両立しないであろう。一方、例えばレジストマスク１２１の臨界寸法を規定すること等に関して十分なリソグラフィ性能を提供するためには、特定の最小レジスト厚みが必要にあるであろう。例えば、減少させられたレジスト厚みをゲート電極構造１０７の上方で維持する結果、ゲート電極１０７の上方とゲート電極のない他のデバイス領域の上方とで、形成されるレジスト材質の光化学的な挙動に顕著な差がもたらされ得る。例えば、光化学的な反応はゲート電極構造１０７の上方で顕著に増大された速度で進行するであろうから、トランジスタ１００Ａ，１００Ｃ上のマスクの線厚みの減少がもたらされるであろうし、その結果、傾斜注入プロセス１２０の間の遮断効果の低下がもたらされるであろう。既に議論されたように、ゲート電極１０７のイオン遮断効果は、後続の製造段階において深いドレイン及びソース区域を画定するための注入プロセスの要求に適合させられる必要があるであろうから、ゲート電極１０７の高さの大きな減少は、実用可能な選択肢ではないであろう。従って、ゲート電極１０７の高さは、更なるデバイス縮小化に際して距離ｄの減少に比例しては減少させられないであろう。一方、傾斜角αを小さくすることは、トランジスタ１００Ａ，…，１００Ｄの性能の著しい低下をもたらすであろう。その結果、所与のデバイスジオメトリ、即ち距離ｄ及びゲート高さに対して、従来は、レジストマスク１２１の高さ１２１Ｈと傾斜角αの間での妥協が用いられることになり、それにより、考慮されている技術標準に対して望まれるであろうよりは著しく少ない性能向上しかもたらされないであろう。
上述した状況に鑑み、本開示は、洗練されたトランジスタにおいて強化された非対称ドーパントプロファイルを提供する一方で、上で特定された１つ以上の問題の影響を回避し又は少なくとも低減することができる技術に関連している。
概して、本開示は、対応するトランジスタ要素の更に減少させられる臨界寸法を必要とするであろう半導体製造技術における任意の進歩に関して高度な拡張性又は縮小可能性(scalability)を可能にするプロセス技術に基いて非対称トランジスタ構造を形成するための半導体デバイス及び技術に関連している。このために、ドレイン及びソース区域に対する異なるイオン遮断能力を有する適切に設計された注入マスクを用いることによって、非対称トランジスタのソース及びドレイン区域内に非対称ウエルドーパントプロファイルが生成されてよい。その結果、典型的には傾斜角と注入マスクの厚みの間での一定の妥協を必要とするであろう洗練された傾斜注入プロセスが回避されてよく、それにより、概ね５０ｎｍ以下の臨界寸法を伴うデバイスを含む高度に洗練されたトランジスタ要素に対する非対称トランジスタ構造の性能を向上させることができる。また、十分に確立された回路レイアウトに基き、即ち対称の及び非対称のトランジスタが互いにごく接近して設けられるであろう回路レイアウトに基き、非対称トランジスタのソース区域内のカウンタドーピングを増大させるための傾斜注入シーケンスを用いる従来の戦略の場合には典型的であるように近隣のトランジスタのゲート高さ及びゲートピッチによって実質的に制約されることなしに、高性能トランジスタの所望の非対称構造を完成させることができる。ここに開示される幾つかの例示的な側面においては、異なるイオン遮断能力をもたらす注入マスクは、優れたデバイストポグラフィ(device topography)に基いて早い製造段階において形成されてよく、従って、段階的なマスクプロファイルのような対応するマスク構造は、リソグラフィ技術、エッチング技術、等に基いて提供され得る。
ここに開示される１つの例示的な方法は、半導体領域の上方に注入マスクを形成することを備えており、注入マスクは、トランジスタの第１のトランジスタ内部区域の上方で第１のイオン遮断能力を有し且つトランジスタの第２のトランジスタ内部区域の上方で第２のイオン遮断能力を有しており、第１及び第２のイオン遮断能力は互いに異なる。また、方法は、注入マスクに基いて第１及び第２のトランジスタ内部区域内へウエルドーパント種を注入することを備えている。最後に、方法は、半導体領域のチャネル区域の上方にゲート電極を形成することとを備えており、チャネル区域は、第１及び第２のトランジスタ内部区域を横方向に分離している。
ここに開示される更なる例示的な方法は、トランジスタの第１のトランジスタ内部区域及び第２のトランジスタ内部区域の上方に段階的注入マスクを形成することを備えており、段階的注入マスクは、第１のトランジスタ内部区域に対する第１のイオン遮断能力と第２のトランジスタ内部区域に対する第２の増大されたイオン遮断能力とを提供する。方法は、追加的に、注入マスクに基いて第１及び第２のトランジスタ内部区域内にウエルドーパント種を導入することを備えている。また、方法は、非対称なトランジスタ構造を得るように第１及び第２のトランジスタ内部区域に基いてドレイン及びソース領域を形成することを備えている。
ここに開示される１つの例示的な半導体デバイスは、チャネル領域の上方に形成されるゲート電極構造を備えている。また、ウエル領域内に形成されるドレイン領域及びソース領域は、チャネル領域によって横方向に分離されている。加えて、ウエルドーパント種のドーパント濃度は横方法においてチャネル領域からトランジスタの少なくともソース側でのトランジスタの周辺まで増大している。
本開示の更なる実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに以下の詳細な説明と共に更に明らかになろう。
図１ａは傾斜ハロー注入によって形成される複雑なドーパントプロファイルを伴う電界効果トランジスタの典型的な従来のアーキテクチャの模式的な断面図である。 図１ｂはレジスト材質のスイング曲線を模式的に示す図である。 図１ｃは従来の戦略に従い傾斜注入プロセスの間における複数の極度に縮小化されたトランジスタ要素及びレジスト厚みと傾斜角の間に妥協を必要とする対応する注入マスクを含む半導体デバイスの模式的な断面図である。 図２ａは例示的な実施形態に従い能動半導体領域内にウエルドーパント濃度を規定するためのプロセスシーケンスの間における早い製造段階での半導体デバイスの模式的な断面図である。 図２ｂは例示的な実施形態に従い能動半導体領域内にウエルドーパント濃度を規定するためのプロセスシーケンスの間における早い製造段階での半導体デバイスの模式的な上面図である。 図２ｃは例示的な実施形態に従い段階的な横方向のイメージを得るようにレジスト材質が露光され得る更に進んだ製造段階における半導体デバイスを模式的に示す図である。 図２ｄは例示的な実施形態に従い能動半導体領域の少なくとも特定の区域内に非対称なウエルドーパント濃度を得るために段階的な注入マスクに基いて処理され得る半導体デバイスの模式的な断面図（その１）である。 図２ｅは例示的な実施形態に従い能動半導体領域の少なくとも特定の区域内に非対称なウエルドーパント濃度を得るために段階的な注入マスクに基いて処理され得る半導体デバイスの模式的な断面図（その２）である。 図２ｆは例示的な実施形態に従い共通能動半導体領域内及びその上方に非対称トランジスタ及び対称トランジスタが形成され得る更に進んだ製造段階における半導体デバイスの模式的な断面図である。 図２ｇは更なる例示的な実施形態に従い段階的な厚みプロファイルを有する注入マスクが非レジスト材質として形成され得る更なる例示的な実施形態に従う半導体デバイスの模式的な断面図（その１）である。 図２ｈは更なる例示的な実施形態に従い段階的な厚みプロファイルを有する注入マスクが非レジスト材質として形成され得る更なる例示的な実施形態に従う半導体デバイスの模式的な断面図（その２）である。 図２ｉは更なる例示的な実施形態に従い段階的な厚みプロファイルを有する注入マスクが非レジスト材質として形成され得る更なる例示的な実施形態に従う半導体デバイスの模式的な断面図（その３）である。 図２ｊは進んだ製造段階において即ち対応するゲート電極構造を形成した後に段階的な注入マスクが設けられ得る例示的な実施形態に従う半導体デバイスを模式的に示す図である。
以下の詳細な説明及び図面に説明される実施形態を参照して本開示が説明されるが、以下の詳細な説明及び図面は、本開示を特定の開示される例示された実施形態に限定することを意図するものではない一方で、むしろ説明されている例示的な実施形態は、本開示の種々の側面を単に例示するものであり、本開示の範囲は添付の特許請求の範囲によって画定されていることが理解されるべきである。
概して、本開示は、ゲート電極の長さ及び隣接する対称な及び非対称なトランジスタ要素の間のピッチのような全体的なデバイス寸法に対して高度に独立して非対称なトランジスタ構造がもたらされ得る技術及び半導体デバイスを提供する。この目的のために、非対称ウエルドーパント濃度をもたらすことによって非対称性が導入されてよく、非対称ウエルドーパント濃度は従って従来の非対称なハロー(halo)又はカウンタドーピング注入プロセスと比べて同様の効果を有するであろうが、ここでは非対称ウエルドーパントプロファイルは洗練された傾斜注入技術を必要とすることなしに確立され得る。この目的のために、トランジスタ要素のウエル構造を画定するための実質的に非傾斜のシーケンスの間に結果として異なるイオン遮断能力をもたらす適切なマスクが適用され得る。例えば、注入マスクの異なる厚みは、ドレイン区域と比べてソース区域の上方で異なる程度のイオン遮断能力をもたらすことができ、それにより、必要であれば対応する追加的な非マスクのウエルドーパントプロセスとの組み合わせにおいて、ｐチャネルトランジスタ及びｎチャネルトランジスタの所望の基本的ドーピングを可能にする。例えば、トランジスタのソース側の上方で低減されたイオン遮断能力に基いて、増大された濃度及びこれに伴いウエルドーパント種の増大された全体的な量が組み込まれてよく、それにより、対応するドレイン及びソース注入ドーパントプロファイルとの組み合わせにおいて高められた電界強度を生成することができる。少なくともウエルドーパント種を導入することに対しては、洗練された傾斜注入シーケンスを必要とせずに基本的ウエルドーパント濃度の非対称構造を完成させることができるので、洗練された半導体デバイスにおけるゲート高さ及びゲートピッチを考慮したレジスト厚みの極度に繊細な適用を避けることができ、それにより、高められた全体的なプロセス柔軟性を提供することができ、またここに開示される非対称トランジスタ構造の拡張性又は縮小可能性をも得ることができる。その結果、対称な及び非対称なトランジスタが互いにごく接近して設けられる必要があるであろう場合に、非対称なトランジスタ構造に基いて大きな性能向上を得るために、従来的には検討されなければならないであろう回路レイアウトの複雑な再設計が不要になり得る。
結果として、ここに開示される原理を用いることによって、考慮されている技術標準にかかわりなく、優れた設計の柔軟性が、非対称のトランジスタの高められたトランジスタ性能と組み合わせられ得る。図２ａ〜２ｊを参照して、更なる例示的な実施形態がより詳細に以下に説明され、必要であれば図１ａ〜１ｃもまた参照されることになる。
図２ａは半導体デバイス２５０の断面図を模式的に示しており、半導体デバイス２５０は、基板２０１及び半導体層２０２を備えていてよい。基板２０１は、その上方に半導体層２０２を形成するための任意の適切なキャリア材質を代表してよい。例えば基板２０１は、半導体基板、絶縁基板、等を代表してよい。半導体層２０２は、シリコンベースの材質、即ちシリコンの有意な部分を含む材質を代表してよく、ここでは、ゲルマニウム、炭素、等のような他の組成もまた、デバイス２５０に対して必要となる全体的な電子的特性を確立するために組み込まれてよい。しかし、半導体層２０２は、全体的なデバイス要求に応じて任意の他の適切な半導体材質から構成され得ることが理解されるべきである。また、幾つかの場合には、基板２０１との組み合わせにおける半導体層２０２はＳＯＩ（シリコン・オン・絶縁体）構造を形成していてよく、この場合、埋め込み絶縁層（図示せず）が基板２０１と半導体層２０２の間に配置されてよい。他の場合には、半導体層２０２は、基板２０１の実質的に結晶性の半導体材質の一部を代表してよく、それにより「バルク(bulk)」構造を画定してよい。幾つかの例示的な実施形態では、分離構造２０２Ｂが、半導体層２０２内に形成されていてよく、また特定の深さまで延びていてよく、それにより能動領域２０２Ａを画定し(defining)又は能動領域２０２ａの輪郭を明らかにしており(delineating)、能動領域２０２Ａは、１つ以上のトランジスタ要素に対してドレイン及びソース領域を形成するように適切なドーパントプロファイルが確立されることになる半導体領域として理解されるべきである。分離構造２０２Ｂは、例えば浅い溝分離(shallow trench isolation)の形態で設けられてよく、浅い溝分離は、埋め込み絶縁層が設けられている場合にはそこまで下方向に延びていてよい。この目的のために、二酸化シリコン、シリコン窒化物、等のような任意の適切な誘電体材質が十分に確立されたデバイス構造に従って用いられてよい。他の例示的な実施形態（図２ａには図示せず）においては、それでもなお分離構造２０２Ｂは半導体層２０２内に形成される必要があるかもしれない。
図２ａに示される半導体デバイス２５０は、全体的なデバイス要求に従って能動領域２０２Ａのサイズ及び形状を適切に規定するために、適切な製造技術及び設計戦略に基いて形成され得る。例えば、前述したように、また図１ｃの半導体デバイス１５０を参照して論じられもしたように、能動領域２０２Ａは、対称の及び非対称のトランジスタを互いにごく接近させて収容するように選択されてよい。また、分離構造２０２Ｂが図２ａに示される製造段階において設けられることになる場合には、フォトリソグラフィ、エッチング、堆積、及び平坦化のプロセスを含む対応する技術が、十分に確立されたデバイス技術を用いて実行されてよい。その後、幾つかの例示的な実施形態では、所望のウエル(well)ドーパント種を能動領域２０２Ａ内へ所望の濃度で導入するために、注入プロセス２１５が実行されてよく、その結果、特定的に設計された注入マスクに基く更なる注入シーケンスとの組み合わせにおいて、領域２０２Ａ内に少なくとも局所的に非対称ドーピングが確立され得る。他の実施形態においては、注入プロセス２１５は、後の製造段階において、例えば非対称ドーパント濃度を能動領域２０２Ａの少なくとも所望の区域内へ導入した後に実行されてよいことが理解されるべきである。注入プロセス２１５は、所与のウエルドーパント種のための線量(dose)及びエネルギのような適切に選択されたパラメータに基いて実行されてよい一方で、異なるタイプのドーパント種を必要とする他の能動領域は、レジストマスクによって覆われていてよい。その後、領域２０２Ａはレジストマスクで覆われてよく、そして他の能動領域が、その内部に必要なウエルドーパント種を導入するための適切なイオン照射に曝されてよい。
図２ｂは半導体デバイス２５０の上面図を模式的に示しており、ここでは、分離構造２０２Ｂがすでに設けられている場合には分離構造２０２Ｂは能動領域２０２Ａを横方向に包囲してよく、能動領域２０２Ａは、互いに隣接する少なくとも１つの対称トランジスタデバイス２００Ａ及び１つの非対称トランジスタデバイス２００Ｂを収容するように寸法付けられていてよい。図示される実施形態においては、更なるトランジスタ２００Ｃが能動領域２０２Ａ内に形成される必要があるかもしれず、トランジスタ２００Ｃもまた対称トランジスタを代表してよい結果、非対称デバイス２００Ｂは２つの対称トランジスタ２００Ａ，２００Ｃの間に配置されるであろうから、従来的には、図１ｃを参照して前述したように、対応するレジストマスクを用いて傾斜注入プロセスに基いて非対称トランジスタ構造を確立する場合に、性能向上の顕著な低下がもたらされ得る。
図２ｃは更に進んだ製造段階における半導体デバイス２５０を模式的に示しており、その製造段階においては、マスク材質２２１が能動領域２０２Ａの上方に形成されてよく、それにより、更に形成されることになるトランジスタ２００Ａ，２００Ｂ，２００Ｃに対応してよい領域２０２Ａのそれぞれの部分を覆うことができる。１つの例示的な実施形態では、マスク材質２２１は、フォトレジスト等のような適切な厚みを伴う放射敏感材質の形態で設けられてよく、その結果、トランジスタ２００Ｂに対応する能動領域２０２Ａの部分内にウエルドーパント種を非対称な様態で導入するために後の製造段階において実行されることになる注入プロセスに関する所望の基本的なイオン遮断能力を提供することができる。この目的のために、１つの例示的な実施形態では、デバイス２５０は露光プロセス２２２に曝されてよく、露光プロセス２２２においては、トランジスタ２００Ｂの能動領域の上方のマスク材質２２１内に積もる放射エネルギの量は、横方向において、即ち図２ｃにおいては水平方向に沿って変化してよく、その結果、対応するレジスト材質の変化する露光の程度をもたらして、それにより、マスク材質２２１内における光化学的な反応の変化する程度をもたらすことができる。例えば、トランジスタ２００Ｂの第１のトランジスタ内部区域２５１Ｓの上方に位置するレジスト材質２２１内に累積された露光線量が、第２のデバイス内部区域２５１Ｄの上方に位置する材質２２１の累積露光線量よりも多くなり得るように、露光プロセス２２２の間にデバイス２００Ｂの能動領域内で実質的に漸進的な横方向変化が図示されるように達成されてよい。よく知られているように、リソグラフィプロセスの間、露光される区域及び非露光の区域をフォトレジスト材質内に画定するように、リソグラフィマスク（図示せず）が典型的には用いられてよく、ここでは、用いられるレジスト材質のタイプ、即ちポジティブレジスト又はネガティブレジストに応じて、露光された材質部分又は非露光の材質部分が除去されてよい。従って、デバイス２５０の露光２２２に対しては、トランジスタ２００Ａ，２００Ｃに対応する区域は層２２１内のポジティブレジスト材質に対して実質的に非露光で残り得る一方で、トランジスタ２００Ｂの区域２５１Ｓ，２５１Ｄに対して異なる程度の露光を得るようにリソグラフィマスク内の適切なマスク特徴がもたらされ得る適切に設計されたリソグラフィマスクが用いられてよい。この目的のために、予め別に規定された露光パラメータに基いて露光２２２の間に材質２２１内に積もる露光線量の所望の変化を最終的に得るように、１つ以上の半透明マスク特徴が設けられてよく且つ／又はリソグラフィマスク内に回折格子が規定されてよい。例えば、材質２２１の露光された部分を除去するための現像プロセスを含む前露光処理及び後露光処理の他のプロセスパラメータとの組み合わせにおける露光パラメータは、領域２５１Ｓの最も外側の周辺で層２２１の材質の実質的に完全な除去が達成され得る一方で、材質除去の程度がトランジスタ内部区域２５１Ｄに向かって徐々に減少して、区域２５１Ｄとトランジスタ２００Ｃに対応する能動領域２０２Ａの部分との間の界面で材質除去が実質的になくなり得るように、選択されてよい。
図２ｃに示される実施形態においては、多かれ少なかれ明白な表面トポロジの原因となり得るいかなる他のデバイス特徴も未だ形成されていないであろうから、露光プロセス２２２は、優れた全体的なデバイストポロジに基いて実行され得ることが理解されるべきである。例えば、１つの例示的な実施形態においては、分離構造２０２Ｂ（図２ｂ参照）に起因する表面トポロジの僅かな変化でさえも不適切であると考えられるであろう場合には、分離構造２０２Ｂは後の製造段階において形成されてよい。
図２ｄは注入マスク２２１とも称されてよい注入マスクへと材質層２２１がパターニングされる半導体デバイス２５０を模式的に示しており、注入マスク２２１は、トランジスタ２００Ｂの区域２５１Ｄと比べて区域２５１Ｓの上方で低下させられたイオン遮断能力をもたらすように、イオン遮断能力が横方向に変化し得る部分２２１Ｂを有している。また、図示される実施形態においては、注入マスク２２１は、トランジスタ２００Ａ，２００Ｃに対応する能動領域２０２Ａのそれぞれの部分に渡って実質的に一定のイオン遮断能力を有する対応する部分２２１Ａ，２２１Ｃを備えていてよい。即ち、トランジスタ２００Ａ，２００Ｃのトランジスタ内部区域２５１Ｓ，２５１Ｄの上方のマスク部分２２１Ａ，２２１Ｃのイオン遮断能力は、実質的に均等であってよく、その結果、注入マスク２２１に基き能動領域２０２Ａ内へウエルドーパント種を導入するための後続の注入プロセスにおいて、これらのトランジスタ要素内には実質的に対称なドーパント濃度が達成されてよい。トランジスタ２００Ｂの区域２５１Ｓ，２５１Ｄに関して非対称な構造が得られるであろう限りにおいて、注入マスク２２１の構造は異なるように選択されてよいことが理解されるべきである。例えば、図２ｄに示されるような実質的に徐々に変化する厚みの代わりに、先行する露光２２２並びに後続の露光処理及び現像の間に、区域２５１Ｓ，２５１Ｄの間でより「階段状の(step-like)」厚みの差が生成されてよい。例えば、幾つかの例示的な実施形態（図示せず）では、トランジスタ２００Ｂの少なくとも区域２５１Ｄは実質的に露光されずに残ってよい一方で、区域２５１Ｓは、区域２５１Ｓを超えては顕著に変化しないであろう適度に大きい露光線量を受け入れ得る対応するリソグラフィパターンが用いられてよく、それにより、実質的に階段状の構造を最終的には得ることができる。従って、この場合にもまた、厚みの差、及びこれに伴う区域２５１Ｓ，２５１Ｄに関するマスク部分２２１Ｂのイオン遮断能力の差を得ることができる。
図２ｅはイオン注入プロセス２２０に曝されるときの半導体デバイス２５０を模式的に示しており、イオン注入プロセス２２０においては、ｎチャネルトランジスタに対するｐタイプ種又はｐチャネルトランジスタに対するｎタイプ種のような適切なウエルドーパント種が注入マスク２２１に基いて能動領域２０２Ａの部分内に導入されてよい。例えば、マスク部分２２１Ａ，２２１Ｃのイオン遮断能力は、領域２０２Ａの下層部分内への注入種の顕著な貫通を実質的に抑制するように選択され、従って、トランジスタ２００Ａ，２００Ｃに対する対応する所望の基本的ドーピングは、図２ａを参照して既に説明した注入プロセス２１５のような追加的な注入プロセスに基いて確立されてよい。他の場合には、プロセス２２０の後で且つ注入マスク２２１の除去の後に、対応する追加的なウエル注入プロセスが実行されてよい。他の場合には、トランジスタ２００Ａ、２００Ｂ及び２００Ｃの全体的な構造と両立し得る場合には、ある程度のドーパント貫通は許容可能である。一方、変化する厚み及びこれに伴い変化するイオン遮断能力を有しているマスク部分２２１Ｂは、ウエルドーパント種の対応する変化する貫通をもたらすことができ、それにより、プロセス２２０の間に組み込まれるドーパント種の貫通深さ及び全量が矢印２２０Ｂで示されるように区域２５１Ｓから区域２５１Ｄに向かって減少するであろうウエルドーパント濃度プロファイル２２０Ａを提供することができる。その結果、トランジスタ２００Ｂに対応する能動領域２０２Ａの部分内に含まれるドーパント種２２０Ａの単位長さあたりの全量、即ち図２ｅにおける水平方向に沿った単位長さあたりの全量は、適度に高い濃度で区域２５１Ｓで始まり区域２５１Ｄに向かって減少するであろう。従って、区域２５１Ｓ，２５１Ｄ内にソース及びドレイン領域を形成するに際して、区域２５１Ｓ内で高められたカウンタドーピングの程度は、ドレイン及びソースドーパント並びにウエルドーパント種２２０Ａに基いて形成されることになる対応するｐｎ接合の近傍で高められた電界強度(field strength)をもたらすことができ、その結果、所望の非対称なトランジスタ構造を得ることができ、従って前述したように高められたトランジスタ性能を提供することができる。
図２ｆは更に進んだ製造段階における半導体デバイス２５０を模式的に示している。図示されるように、トランジスタ２００Ａ、２００Ｂ及び２００Ｃは各々対応するゲート絶縁層２０９上に形成されるゲート電極２０７を備えており、ゲート絶縁層２０９はゲート電極２０７をチャネル領域２０５から分離している。チャネル領域２０５は同様にソース領域２０３をドレイン領域２０４から横方向に分離しており、ここではソース及びドレイン領域２０３，２０４は、それぞれソース及びドレイン拡張領域２０３Ｅ，２０４Ｅを備えていてよい。トランジスタ２００Ａ、２００Ｂ及び２００Ｃの種々の組成に関しては、図１ａ及び１ｃを伴う文脈において説明したとおり、トランジスタ１００並びにトランジスタ１００Ａ、１００Ｂ及び１００Ｃを参照して前述したのと同じ基準を適用することができる。即ち、前述したように、十分に確立された製造技術及び材質をゲート電極２０７及びゲート絶縁層２０９に対して用いることができる。また、ドレイン及びソース領域２０４，２０３は適切なスペーサ構造２０６に基いて形成することができ、スペーサ構造２０６は、ドレイン及びソース領域２０４，２０３の横方向及び縦方向のプロファイルの所望の複雑さに応じて、１つ以上の個別スペーサ要素を備えていてよい。更に、ゲート長及び隣接するゲート電極２０７間の距離に関しては、図１ａ及び１ｃで既に参照された距離ｄ及びゲート長１０７ａを参照して前述したのと同じ基準を適用することができる。その結果、対称なトランジスタ２００Ａ，２００Ｃを非対称なトランジスタ２００Ｂにごく接近させて配置することができ、非対称なトランジスタ２００Ｂにおいては、変化するウエルドーパント濃度２２０Ａに基いて所望の性能向上が達成されているであろうし、ウエルドーパント濃度２２０Ａは前述したように方向２２０Ｂにおいて減少してよい。即ち、ソース領域２０３及びソース拡張領域２０３Ｅのかなりの部分は、ドレイン領域２０４及び拡張領域２０４Ｅと比較して増大された程度のカウンタドーピングに基いて形成されてよく、それによりトランジスタ２００Ｂに対しては非対称な電界強度分布を得ることができる。しかし、前述したような傾斜ハロー注入に基く従来の戦略とは対照的に、電界強度の対称性の程度は、適切に設計される注入マスク２２１（図２ｅ参照）との組み合わせにおける非臨界的な実質的に非傾斜の注入プロセスに基いて調節することができ、その特性は、実際のゲート高さ及びゲートピッチに実質的に影響を受けることなしに提供され得る。即ち、典型的には臨界寸法を減少させることに伴い減少させる必要があるであろう適切な傾斜角との組み合わせにおける所与のゲート高さ及びゲートピッチに対するレジストマスク高さの微妙な調節を回避することができる。この点において、注入マスク２２１（図２ｅ参照）を適切に適合させる場合、長さ方向に沿ったトランジスタ２００Ｂの全体的な拡張を単に考慮する必要があるだけであろう一方、特に、注入パラメータは非臨界的であろうし、従ってウエルドーパント濃度２２０Ａの非対称性の望ましい程度を得るように注入パラメータを容易に選択することができる。
図２ｇ〜２ｉを参照して、所望の非対称なイオン遮断能力を提供するように非レジスト材質からなる注入マスクがより臨界的でないフォトリソグラフィプロセスに基いてパターニングされ得る更なる例示的な実施形態を以下に説明する。
図２ｇは半導体層２０２の上方に形成されるマスク材質２２１を伴う半導体デバイス２５０を模式的に示している。マスク材質２２１は、二酸化シリコン、シリコン窒化物、等のような任意の適切な材質から構成されてよく、従って、レジストマスクと比較して増大された密度及びこれに伴い増大されたイオン遮断能力を有する十分に確立された非レジスト材質を代表し得る。また、図示される製造段階においては、レジストマスクのようなエッチングマスク２２３がマスク材質２２１の上方に形成されてよく、それにより、層２０２内に更に形成されることになるトランジスタ２００Ｂに実質的に対応してよいマスク材質２２１の部分を露出させることができる。マスク材質２２１は、十分に確立されたプロセスレシピに基いて、ＣＶＤ等のような任意の適切な堆積技術に基いて形成され得る。幾つかの例示的な実施形態では、マスク材質２２１は、マスク材質２２１の一部分を除去するための後続のプロセスシーケンスにおける優れたエッチング停止能力を提供するであろうエッチング停止層（図示せず）を備えていてよい。例えば、シリコン窒化物材質との組み合わせにおける効果的なエッチング停止材質として二酸化シリコンが用いられてよい一方で、他の場合には、シリコン窒化物がエッチング停止材質として作用してよく、また層２２１に対するバルク材質として二酸化シリコンが用いられてよい。しかし、材質２２１のエッチング挙動が効果的に修正され得る限りにおいて、ポリマ材質等のような任意の他の適切な材質が用いられてよいことが理解されるべきである。この目的のために、エッチングマスク２２３はフォトリソグラフィプロセスに基いて形成されてよく、そのフォトリソグラフィプロセスは、前述したように材質２２１の露出させられた部分内で段階的な又は異なる程度の露光を得るための洗練されたリソグラフィ技術を伴わずに実行され得る。また、エッチングマスク２２３の厚みは、傾斜注入プロセス２２４に基いて層２２１の露出させられた部分のエッチング挙動の所望の非対称パターニングを得るように選択されてよく、傾斜注入プロセス２２４の間、キセノン、ゲルマニウム、シリコン等のような適切な種が材質２２１内に導入されてよく、それにより全体的なエッチング挙動を顕著に修正することができる。注入プロセス２２４は傾斜角に基いて実行されてよいが、後続のエッチングプロセスの間にマスク２２３が維持され得るという理由で、例えば材質２２１の覆われた部分内への注入種の貫通はそれほど臨界的ではないであろう結果、材質２２１の覆われた部分のエッチング挙動の対応する修正は、層２２１の露出させられた部分のパターニングに過度に影響を与えないであろうから、図１ａ〜１ｃを参照して前述したような非対称トランジスタ構造を形成するための従来の戦略と比較して、マスク２２３の適切な厚み及び傾斜角２２４を選択することにおける増大された柔軟性が達成され得ることが理解されるべきである。更に、半導体層２０２の過度のドーパント貫通が不適切であると考えられる場合にこれを回避するように、プロセス２２４の注入エネルギは任意の適切なやり方で選択されてよい。従って、注入種が材質２２１内で確実に停止させられるであろう場合であっても、材質層２２１の上部のエッチング挙動の対応する効果的な修正は、エッチングフロントの前進における対応する差を結果としてもたらすことができ、その差により最終的には適切に設計された注入マスクをもたらすことができる。
図２ｈは半導体層２０２に対して又は対応するエッチング停止層（図示せず）に対して選択的に層２２１の材質を除去するように設計されるエッチング環境２２５に曝されるときの半導体デバイス２５０を模式的に示している。先行して導入された注入種に起因して、プロセス２２５の間における除去速度は、注入種の増大された線量を受けた区域においてより高く、その結果、対応するエッチングフロントは、区域２５１Ｄに比べて区域２５１Ｓの上方でより速く前進するであろう。
図２ｉは更に進んだ製造段階における、即ちエッチングプロセス２２５を完了し且つエッチングマスク２２３（図２ｈ参照）を除去した後のデバイス２５０を模式的に示している。従って、この時点で材質２２１は、前述したように変化するイオン遮断能力を伴う部分２２１Ｂを有する注入マスクを代表するようにパターニングされてよい。一方、部分２２１Ａ，２２１Ｃは、前述したように所望の高いイオン遮断能力をもたらしてよい。従って、イオン注入プロセス２２０を実行するに際して、マスク部分２２１Ｂに基いて所望の程度の非対称性でウエルドーパント濃度２２０Ａが達成され得る。その後、材質２２１は例えば十分に確立された選択的エッチングレシピに基いて除去されてよく、ここでは対応する除去プロセスはエッチング停止層（図示せず）に基いて制御されてよく、エッチング停止層は次いで十分に確立されたレシピを適用することによって除去されてよい。例えば、シリコン窒化物は二酸化シリコンに対して選択的に効率的に除去することができ、二酸化シリコンは同様に十分に確立された技術に基いてシリコン材質に対して選択的に除去することができる。その後、更なる処理が前述したように継続されてよい。その結果、マスク部分２２１Ｂはそれほど臨界的でないリソグラフィ条件に基いて完成され得る一方で、にもかかわらず、従来の戦略と比較して高められた設計及びプロセスの柔軟性を提供することができる。
図２ｊは更なる例示的な実施形態に従う半導体デバイス２５０を模式的に示しており、その実施形態においては、ウエルドーピングの非対称な構造は、後の製造段階において、即ちゲート電極を形成した後に完成されてよい。つまり、ゲート絶縁層２０９との組み合わせにおけるゲート電極２０７は、従来の製造戦略に基いて形成されてよい。その後、マスク材質２２１が、例えばレジスト材質、ポリマ材質、又は十分に確立された誘電体材質等のような任意の他の適切なマスク材質の形態で設けられてよい。材質２２１はスピンオン技術等によって堆積させられてよく、ここでは、必要であれば、ＣＭＰ（化学的機械的研磨）プロセス等のような追加的な平坦化プロセスを実行することによって、材質２２１の平面性が高められてよい。その後、前述したようにイオン遮断能力に関して所望の非対称性を有する部分２２１Ｂを得るように、材質２２１がパターニングされてよい。この目的のために、幾つかの例示的な実施形態では、材質２２１が放射敏感レジスト材質の形態で設けられる場合には、例えば露光プロセス２２２（図２ｃ参照）を参照して説明したような洗練された露光技術が用いられてよい。他の例示的な実施形態においては、例えば図２ｇ及び２ｈを参照して説明したように、エッチング挙動を局所的に修正するための適切な処理との組み合わせにおいて、追加的なエッチングマスクが設けられてよい。従って、この場合にもまた、段階的な部分２２１Ｂを得ることができ、またこの段階的な部分２２１Ｂは、ウエルドーパント種を非対称な様態で組み込むために後で用いることができる。このように、注入プロセス２２０の間、ドーパント濃度２２０Ａは区域２５１Ｓ，２５１Ｄにおいて段階的なプロファイルとして得られるであろう一方で、チャネル領域２０５は、ゲート電極２０７のイオン遮断能力に起因してトランジスタ２００Ｂの長さ方向に実質的に沿ったウエルドーピング濃度を呈することができる。注入プロセス２２０の後、材質２２１は例えば任意の適切なエッチングプロセスによって除去されてよく、ここでは、層２０２及びゲート電極２０７の露出させられた部分の損傷を低減するために、エッチング停止材質が用いられてもよい（図示せず）。その後、前述したようにソース及びドレイン領域を区域２５１Ｓ，２５１Ｄ内に形成することによって、更なるプロセスが継続されてよい。
結果として、本開示は、従来の戦略と比較して高められた設計及びプロセスの柔軟性を伴うトランジスタの非対称構造が完成し得る半導体デバイス及び技術を提供する。即ち、実質的に非傾斜の注入プロセスを用いること及び非対称なイオン遮断能力を有する特別に設計された注入マスクを用いることによって、非対称トランジスタのドレイン及びソース区域に関して非対称な様態でウエルドーパント濃度を設けることができる。その結果、ゲート高さ、ゲートピッチ等のようなデバイス寸法に実質的に影響されることなしに、非対称構造を確立することができ、それによりトランジスタの非対称構造の拡張性又は縮小可能性(scalability)を提供することができる。
この明細書を考慮することで本開示の更なる修正及び変形が当業者には明らかであろう。従って、明細書は、例示的なものとしてのみ解釈されるべきであり、そして本開示を実施する一般的な様態を当業者に教示することを目的とするものである。ここに示されそして説明される形態は、目下のところ望ましい実施形態として受け止められるべきであるとして理解されるべきである。

Claims (22)

  1. トランジスタの第１のトランジスタ内部区域の上方で第１のイオン遮断能力を有し且つ前記トランジスタの第２のトランジスタ内部区域の上方で前記第１のイオン遮断能力とは異なる第２のイオン遮断能力を有する注入マスクを半導体領域の上方に形成することと、
    前記注入マスクに基いて前記第１及び第２のトランジスタ内部区域内へウエルドーパント種を注入することと、
    前記半導体領域のチャネル区域であって前記第１及び第２のトランジスタ内部区域を横方向に分離しているチャネル区域の上方にゲート電極を形成することとを備えた方法。
  2. 前記注入マスクを形成することは、前記第１及び第２のトランジスタ内部区域の上方で変化する厚みを伴うイオン遮断材質を形成することを備えている請求項１の方法。
  3. 前記イオン遮断材質はレジスト材質からなる請求項２の方法。
  4. 前記イオン遮断材質は非レジスト材質からなる請求項２の方法。
  5. 前記イオン遮断材質を形成することは、前記非レジスト材質を堆積させることと、前記非レジスト材質のエッチング挙動を局部的に変化させることと、前記局部的に変化するエッチング挙動に基いて前記非レジスト材質の材質を除去することとを備えている請求項４の方法。
  6. 前記エッチング挙動を局部的に変化させることは、前記非レジスト材質の上方にレジストマスクを形成することと、前記エッチング挙動を局部的に変化させる注入種を導入するように傾斜角を用いて注入プロセスを実行することとを備えている請求項５の方法。
  7. 前記注入マスクを形成するのに先立ち分離構造を形成することを更に備えた請求項１の方法であって、前記分離構造は前記半導体領域の横方向の輪郭を明らかにしている方法。
  8. 前記注入マスクを形成した後に分離構造を形成することを更に備えた請求項１の方法であって、前記分離構造は前記半導体領域の横方向の輪郭を明らかにしている方法。
  9. 前記第１のイオン遮断能力は前記第２のイオン遮断能力よりも小さく、前記第１のトランジスタ内部区域はソース領域に対応している請求項１の方法。
  10. 前記注入マスクは第２のトランジスタの第１のトランジスタ内部区域及び第２のトランジスタ内部区域を覆い、前記第２のトランジスタの前記第１のトランジスタ内部区域の上方の前記注入マスクのイオン遮断能力は、前記第２のトランジスタの前記第２のトランジスタ内部区域の上方の前記注入マスクのイオン遮断能力と実質的に等しい請求項１の方法。
  11. 前記トランジスタの前記第１及び第２のトランジスタ内部区域並びに前記第２のトランジスタの前記第１及び第２のトランジスタ内部区域は、前記トランジスタと前記第２のトランジスタの間に中間分離構造を設けることなしに前記半導体領域内に形成される請求項１０の方法。
  12. 前記注入マスクを用いることなしに前記第１及び第２のトランジスタ内部区域内に前記ウエルドーパント種の付加的部分を注入することを更に備えた請求項１の方法。
  13. 前記ゲート電極は概ね５０ナノメートル（ｎｍ）以下の長さを有するように形成される請求項１の方法。
  14. トランジスタの第１のトランジスタ内部区域及び第２のトランジスタ内部区域の上方に、段階的注入マスクであって前記第１のトランジスタ内部区域に対する第１のイオン遮断能力と前記第２のトランジスタ内部区域に対する前記第１のイオン遮断能力よりも大きな第２の増大されたイオン遮断能力とを提供する段階的注入マスクを形成することと、
    前記注入マスクに基いて前記第１及び第２のトランジスタ内部区域内にウエルドーパント種を導入することと、
    非対称なトランジスタ構造を得るように前記第１及び第２のトランジスタ内部区域に基いてドレイン及びソース領域を形成することとを備えた方法。
  15. 前記段階的注入マスクを形成した後にゲート電極を形成することを更に備えた請求項１４の方法。
  16. 前記段階的注入マスクを形成するのに先立ちゲート電極を形成することを更に備えた請求項１４の方法。
  17. 前記第１のトランジスタ内部区域内にソース領域が形成される請求項１４の方法。
  18. チャネル領域の上方に形成されるゲート電極構造と、
    ウエル領域内に形成されるドレイン領域及びソース領域とを備えた半導体デバイスであって、
    前記ドレイン領域及び前記ソース領域は前記チャネル領域によって横方向に分離されており、ウエルドーパント種のドーパント濃度は横方法において前記チャネル領域からトランジスタの少なくともソース側での前記トランジスタの周辺まで増大している半導体デバイス。
  19. 前記ウエルドーパント種の前記濃度は前記チャネル領域内の横方向で徐々に変化する請求項１８の半導体デバイス。
  20. ウエルドーパント種の全量は前記ドレイン領域と比較して前記ソース領域において高い請求項１８の半導体デバイス。
  21. 前記ゲート電極構造のゲート長は概ね５０ナノメートル以下である請求項１８の半導体デバイス。
  22. 前記ウエル領域内に形成される第２のトランジスタのドレイン及びソース領域を更に備えた請求項１８の半導体デバイスであって、前記第２のトランジスタの前記ドレイン及びソース領域は、前記第２のトランジスタのソース側及びドレイン側に設けられるウエルドーパント種に関して実質的に等しい構造を有している半導体デバイス。
JP2011546706A 2009-01-30 2010-01-27 減少させられたゲート電極ピッチを有する非対称トランジスタのための段階的なウエル注入 Pending JP2012516556A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102009006885A DE102009006885B4 (de) 2009-01-30 2009-01-30 Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE102009006885.6 2009-01-30
US12/692,886 US9449826B2 (en) 2009-01-30 2010-01-25 Graded well implantation for asymmetric transistors having reduced gate electrode pitches
US12/692,886 2010-01-25
PCT/EP2010/000491 WO2010086153A1 (en) 2009-01-30 2010-01-27 Graded well implantation for asymmetric transistors having reduced gate electrode pitches

Publications (2)

Publication Number Publication Date
JP2012516556A true JP2012516556A (ja) 2012-07-19
JP2012516556A5 JP2012516556A5 (ja) 2013-03-07

Family

ID=42317336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546706A Pending JP2012516556A (ja) 2009-01-30 2010-01-27 減少させられたゲート電極ピッチを有する非対称トランジスタのための段階的なウエル注入

Country Status (5)

Country Link
US (1) US9449826B2 (ja)
JP (1) JP2012516556A (ja)
KR (1) KR20110119768A (ja)
CN (1) CN102365714A (ja)
DE (1) DE102009006885B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664027B2 (en) 2011-02-11 2014-03-04 Varian Semiconductor Associates, Inc. LED mesa sidewall isolation by ion implantation
FR2977071A1 (fr) * 2011-06-27 2012-12-28 St Microelectronics Crolles 2 Procede de dopage controle d'un substrat semi-conducteur
CN102903649A (zh) * 2011-07-28 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种选择离子注入的光刻胶厚度方法
US8481381B2 (en) 2011-09-14 2013-07-09 Globalfoundries Inc. Superior integrity of high-k metal gate stacks by preserving a resist material above end caps of gate electrode structures
CN104779138A (zh) * 2014-01-14 2015-07-15 北大方正集团有限公司 一种横向变掺杂区的制作方法以及晶体管
DE102015112729A1 (de) * 2015-08-03 2017-02-09 Infineon Technologies Dresden Gmbh Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
CN106935502A (zh) * 2015-12-29 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106992117A (zh) * 2017-03-30 2017-07-28 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管的制作方法
JP7024626B2 (ja) * 2018-06-27 2022-02-24 三菱電機株式会社 半導体装置、半導体装置の製造方法
US11862691B2 (en) 2019-11-01 2024-01-02 Raytheon Company Field effect transistor having field plate
CN111969061A (zh) * 2020-08-12 2020-11-20 无锡先仁智芯微电子技术有限公司 一种ldmos结构及其制作方法
CN112951917B (zh) * 2021-01-29 2022-11-15 中国电子科技集团公司第十三研究所 一种氧化镓场效应晶体管及制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227474A (ja) * 1984-04-26 1985-11-12 Nec Corp Ｍｏｓトランジスタの製造方法
JPS6249667A (ja) * 1985-06-19 1987-03-04 エツセジ−エツセ　ミクロエレツトロニカソチエタ　ペル　アノニマ Ｎチヤンネルｍｏｓトランジスタおよびその製造方法
JPH07130681A (ja) * 1993-10-30 1995-05-19 Sony Corp 半導体装置の配線接続孔の形成方法装置
JPH08153803A (ja) * 1994-11-30 1996-06-11 Sony Corp 半導体装置及び半導体装置の製造方法
JPH08250446A (ja) * 1995-02-16 1996-09-27 Samsung Electron Co Ltd グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法
JPH11274491A (ja) * 1998-03-20 1999-10-08 Nippon Foundry Inc 半導体装置及びその製造方法
JPH11340174A (ja) * 1998-05-28 1999-12-10 Nippon Steel Corp 半導体装置の製造方法
JP2000082682A (ja) * 1998-08-18 2000-03-21 Siemens Ag 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
US6096610A (en) * 1996-03-29 2000-08-01 Intel Corporation Transistor suitable for high voltage circuit
JP2001044409A (ja) * 1999-08-03 2001-02-16 Sony Corp 固体撮像素子の製造方法
JP2007501518A (ja) * 2003-08-04 2007-01-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 非対称の側壁スペーサの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769109A (en) 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
EP0338110B1 (en) 1988-04-21 1993-03-17 International Business Machines Corporation Method for forming a photoresist pattern and apparatus applicable with said method
US5371394A (en) 1993-11-15 1994-12-06 Motorola, Inc. Double implanted laterally diffused MOS device and method thereof
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
US6624030B2 (en) * 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
BR0109069A (pt) * 2000-03-08 2004-12-07 Ntu Ventures Pte Ltd Processo para fabricar um circuito integrado fotÈnico
US6507058B1 (en) 2000-10-17 2003-01-14 Semiconductor Components Industries Llc Low threshold compact MOS device with channel region formed by outdiffusion of two regions and method of making same
US6518136B2 (en) * 2000-12-14 2003-02-11 International Business Machines Corporation Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US20060040450A1 (en) 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Source/drain structure for high performance sub 0.1 micron transistors
US7144797B2 (en) * 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
US7485892B2 (en) * 2005-12-29 2009-02-03 Carl Zeiss Meditec Inc. Optical broadband emitters and methods of making the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227474A (ja) * 1984-04-26 1985-11-12 Nec Corp Ｍｏｓトランジスタの製造方法
JPS6249667A (ja) * 1985-06-19 1987-03-04 エツセジ−エツセ　ミクロエレツトロニカソチエタ　ペル　アノニマ Ｎチヤンネルｍｏｓトランジスタおよびその製造方法
JPH07130681A (ja) * 1993-10-30 1995-05-19 Sony Corp 半導体装置の配線接続孔の形成方法装置
JPH08153803A (ja) * 1994-11-30 1996-06-11 Sony Corp 半導体装置及び半導体装置の製造方法
JPH08250446A (ja) * 1995-02-16 1996-09-27 Samsung Electron Co Ltd グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法
US6096610A (en) * 1996-03-29 2000-08-01 Intel Corporation Transistor suitable for high voltage circuit
JPH11274491A (ja) * 1998-03-20 1999-10-08 Nippon Foundry Inc 半導体装置及びその製造方法
JPH11340174A (ja) * 1998-05-28 1999-12-10 Nippon Steel Corp 半導体装置の製造方法
JP2000082682A (ja) * 1998-08-18 2000-03-21 Siemens Ag 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
JP2001044409A (ja) * 1999-08-03 2001-02-16 Sony Corp 固体撮像素子の製造方法
JP2007501518A (ja) * 2003-08-04 2007-01-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 非対称の側壁スペーサの形成方法

Also Published As

Publication number Publication date
DE102009006885B4 (de) 2011-09-22
DE102009006885A1 (de) 2010-08-12
CN102365714A (zh) 2012-02-29
US20100193866A1 (en) 2010-08-05
US9449826B2 (en) 2016-09-20
KR20110119768A (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
JP2012516556A (ja) 減少させられたゲート電極ピッチを有する非対称トランジスタのための段階的なウエル注入
JP4937263B2 (ja) Ｎｍｏｓトランジスタおよびｐｍｏｓトランジスタに凹んだ歪みのあるドレイン／ソース領域を形成する技術
US8574991B2 (en) Asymmetric transistor devices formed by asymmetric spacers and tilted implantation
TWI436430B (zh) 具有降低之本體電位之ｓｏｉ電晶體以及形成該ｓｏｉ電晶體之方法
US7855118B2 (en) Drive current increase in transistors by asymmetric amorphization implantation
KR101413272B1 (ko) 트랜지스터의 게이트 전극의 선비정질화 방지
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
US20090001420A1 (en) Semiconductor device and method for manufacturing semiconductor device
US8241973B2 (en) Method for increasing penetration depth of drain and source implantation species for a given gate height
KR20090013215A (ko) 내장된 스트레인층과 감소된 플로팅 바디 효과를 가진 ｓｏｉ 트랜지스터 및 이를 형성하는 방법
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
US20060273391A1 (en) CMOS devices for low power integrated circuits
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
KR100763230B1 (ko) 반도체 소자용 매몰 웰
US7977225B2 (en) Reducing implant degradation in tilted implantations by shifting implantation masks
TWI774853B (zh) 具有減小的橫向電場之電晶體元件
US6097060A (en) Insulated gate semiconductor device
US10727130B2 (en) Semiconductor device and fabrication method thereof
KR101180976B1 (ko) 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법
US8916430B2 (en) Methods for fabricating integrated circuits with the implantation of nitrogen
WO2010086153A1 (en) Graded well implantation for asymmetric transistors having reduced gate electrode pitches
JP2001274382A (ja) 半導体装置およびその製造方法
KR20070028071A (ko) 반도체 소자의 제조방법
KR20050001724A (ko) 반도체 소자의 셀 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140709