-
Gebiet der vorliegenden Erfindung
-
Die
vorliegende Erfindung betrifft allgemein die Herstellung integrierter
Schaltungen und betrifft insbesondere asymmetrische Feldeffekttransistorelemente
und entsprechende geneigte Implantationstechniken, um das Transistorverhalten
zu verbessern.
-
Beschreibung des Stands der
Technik
-
Integrierte
Schaltungen enthalten typischerweise eine große Anzahl einzelner Schaltungselemente,
etwa Transistoren, Kondensatoren, Widerstände und dergleichen. Diese
einzelnen Schaltungselemente sind elektrisch miteinander gemäß einem
gewünschten
Schaltungsaufbau durch entsprechende Leitungen verbunden, die hauptsächlich in separaten „Verdrahtungsschichten” ausgebildet
sind, die typischerweise als Metallisierungsschichten bezeichnet
werden. Zur Verbesserung des Leistungsverhaltens der integrierten
Schaltung wird üblicherweise
die Anzahl der einzelnen Schaltungselemente vergrößert, um
damit ein komplexeres Funktionsverhalten der Schaltung zu erreichen,
was wiederum erforderlich macht, dass die Strukturgröße der einzelnen
Schaltungselemente verringert wird. Im Allgemeinen werden eine Vielzahl
von Prozesstechnologien aktuell eingesetzt, wobei für Logikschaltungen, etwa
Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie
eine der vielversprechendsten Vorgehensweisen aufgrund der guten
Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder
Fertigungskosten und/oder Leistungsaufnahme ist. Bei der Herstellung
komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie
werden Millionen komplementärer
Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren,
in und auf einem geeigneten kristallinen Halbleitermaterial hergestellt,
wobei aktuell der Hauptanteil der Logikschaltungen auf der Grundlage von
Silizium hergestellt wird. Typischerweise enthält ein MOS-Transistor, unabhängig davon,
ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird,
sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Drain- und Sourcegebiete mit einem Kanalgebiet gebildet
sind, zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, wobei
das Kanalgebiet in Bezug auf das Drain- und Sourcegebiet zumindest
teilweise invers dotiert ist.
-
Die
Leitfähigkeit
des Kanalgebiets, die ein wesentliches Bauteilkriterium repräsentiert,
da die geringere Durchlassstromfähigkeit
kleinerer Bauelemente zumindest teilweise durch eine erhöhte Leitfähigkeit
zu kompensieren ist, wird durch eine Gateelektrode gesteuert, die über dem
Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt
ist. Die Leitfähigkeit
des Kanalgebiets hängt
von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch
als Kanallänge
bezeichnet wird. Zusätzlich
zu der Leitfähigkeit
des Kanals wird das Transistorleistungsverhalten wesentlich von
der Fähigkeit
beeinflusst, rasch einen leitenden Kanal in dem Kanalgebiet beim Anlegen
der spezifizierten Steuerspannung an die Gateelektrode aufzubauen,
da für
gewöhnlich
je Transistoren in einem geschalteten Modus betrieben werden, wobei
ein schneller Übergang
von dem eingeschalteten Transistorzustand in den sperrenden Transistorzustand
und umgekehrt erforderlich ist. Ferner sind auch andere Aspekte
zu berücksichtigen, wenn
ein Transistor für
leistungsorientierte Schaltungen zu gestalten ist. Beispielsweise
beeinflussen die statischen und dynamischen Leckströme das Gesamtleistungsverhalten
einer integrierten Schaltung wesentlich, da der erreichbare Grad
an Wärmeableitung,
der für
die Transistorarchitektur, die hohe dynamische und/oder statische
Leckströme
erzeugen, erforderlich ist, die maximal nutzbare Betriebsfrequenz beschränkt. In
anderen Fallen wird die Steuerbarkeit des Kanalgebiets in Bauelementen
mit kurzen Kanälen
beeinträchtigt,
wodurch aufwändige
Dotierstoffprofile in den Drain- und Sourcegebieten erforderlich sind.
-
Mit
Bezug zu 1a wird nunmehr eine typische
Transistorarchitektur eines Feldeffekttransistors detaillierter
beschrieben, um ausführlicher
einige der Probleme zu erörtern,
die in aktuell verwendeten Transistorstrukturen angetroffen werden.
In 1a umfasst ein Transistorelement 100 ein
Substrat 101, das ein Halbleitervollsubstrat, etwa ein
Siliziumsubstrat, oder ein anderes geeignetes Substrat repräsentiert,
das darauf ausgebildet eine kristalline Halbleiterschicht aufweist,
die typischerweise auf Grundlage von Silizium für Logikschaltungen hergestellt
wird. Somit kann das Substrat 101 als ein Substrat betrachtet
werden, auf welchem ein im Wesentlichen kristallines Halbleitergebiet 102 gebildet
ist, in welchem ein Draingebiet 104 mit einem sogenannten Reifungsgebiet 104e ausgebildet
ist. In ähnlicher Weise
ist ein Sourcegebiet 103 in dem kristallinen Gebiet 102 ausgebildet
und enthält
ein Erweiterungsgebiet 103e. Das zwischen den Erweiterungsgebieten 103e und 104e angeordnete
Gebiet wird als ein Kanalgebiet 105 bezeichnet, da hier
typischerweise ein leitender Kanal während des Leitendzustand des Transistors 100 erzeugt
wird, wie dies später beschrieben
ist. Über
dem Kanalgebiet 105 ist eine Gateelektrodenstruktur 106 angeordnet,
die eine Gateelektrode 107 und Seitenwandabstandshalter 108 aufweist.
Ferner ist eine Gateisolationssschicht 109 zwischen der
Gateelektrode 107 und dem Halbleitergebiet 102 vorgesehen,
so dass die Gateelektrode 107 elektrisch von leitenden
Gebieten innerhalb des kristallinen Halbleitergebiets 102 getrennt
ist. Im Hinblick auf die Gestaltung und die Materialzusammensetzung
der Gateelektrodenstruktur 106 ist zu beachten, dass im
Prinzip die Gateelektrode 107 als eine Leitung betrachtet
werden kann, deren „Breitenabmessung” als Gatelänge 107a bezeichnet
ist, wohingegen „die
Länge” der Leitung,
die sich in einer Richtung senkrecht zur Zeichenebene erstreckt,
als die Gateweite (in 1a nicht gezeigt) gezeichnet
wird. Die Gateelektrode 107 ist aus einem beliebigen geeigneten
Material aufgebaut und wird typischerweise in modernen auf Silizium
basierenden integrierten Schaltungen aus stark dotiertem Polysilizium
in Verbindung mit einem gut leitenden Metallsilizid, etwa Nickelsilizid,
Kobaltsilizid und dergleichen, hergestellt. Abhängig von der Prozessstrategie
und den Entwurfskriterien können
jedoch auch andere Materialien, etwa Metalle, eingesetzt werden.
Die Gateisolationsschicht 109 ist aus einem beliebigen
geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid
und/oder Materialien mit großem
E aufgebaut, um für
die erforderliche elektrische Isolierung zu sorgen, während eine
gute kapazitive Kopplung an das Kanalgebiet 105 beibehalten
wird. Für
gut bewährte
Gateisolationsschichten auf der Grundlage von Siliziumdioxid beträgt eine
Dicke der Gateisolationsschicht 109 einige Nanometer, beispielsweise
2 nm und weniger, wodurch moderat hohe Leckströme hervorgerufen werden, die
sich bis zu ungefähr
30% oder mehr der gesamten elektrischen Verluste moderner Transistorelemente
belaufen können.
-
Während des
Fertigungsprozesses wird das Substrat 101 so behandelt,
dass das Halbleitergebiet 102 mit hoher Kristallqualität hergestellt
wird, was durch epitaktisches Aufwachsen und dergleichen erreichbar
ist. Daraufhin werden Fotolithografie-, Ätz- und Abscheideprozesse ausgeführt, um
die Abmessungen des Halbleitergebiets 102 durch Vorsehen geeigneter
Isolationsstrukturen (nicht gezeigt) festzulegen. Daraufhin werden
Implantationssequenzen ausgeführt,
um ein oder mehrere Dotiermittel in dem kristallinen Halbleitergebiet 102 anzuordnen,
um damit ein spezielles vertikales Dotierstoffprofil (nicht gezeigt)
in dem Gebiet 102 zu erzeugen, das schließlich zu
einem speziellen vertikalen Dotierstoffprofil in dem Kanalgebiet 105 führt. Als
Nächstes
werden Materialschichten für
die Gateisolationsschicht 109 und die Gateelektrode 107 durch
fortschrittliche Oxidations- und/oder Abscheidetechniken für das Gateisolationsmaterial
und durch aufwändige
Dampfabscheideverfahren (CVD) bei geringem Druck für eine polykristalline
Siliziumschicht als Gateelektrodenma terial hergestellt. Daraufhin
werden sehr komplexe Fotolithografie- und Ätztechniken eingesetzt, um
das Gateelektrodenmaterial und das Gateisolationsschichtmaterial
zu strukturieren, um damit die Gateelektrode 107 und die
Gateisolationsschicht 109 auf der Grundlage der Entwurfsgatelänge 107a zu
bilden. Danach werden komplexe Implantationszyklen ausgeführt, um
die Drain- und Sourcegebiete 103, 104 und die zugehörigen Erweiterungsgebiete 103e, 104e zu
bilden, wobei die Gateelektrode 107 teilweise in Verbindung
mit den Seitenwandabstandshaltern 108 als Implantationsmaske
dient. Beispielsweise wird in einer Strategie ein sogenannter Voramorphisierungsimplantationsschritt
ausgeführt,
während
welchem schwere Ionensorten, etwa Xenonionen und dergleichen, in
das kristalline Halbleitergebiet 102 eingeführt werden,
um die kristalline Gitterstruktur bis zu einer spezifizierten Tiefe
nahezu vollständig
zu zerstören,
was das Verhalten nachfolgender Implantations- und Aushärtprozesse
verbessert. Während
der Voramorphisierungsimplantation wird der Ionenstrahl in Bezug
auf eine Richtung 110 senkrecht zum Substrat 101 geneigt,
um damit auch einen Bereich des Gebiets 102 zu amorphisieren,
der den Erweiterungsgebieten 103e, 104e entspricht.
Danach wird eine sogenannte Haloimplantation oder Gegendotierungsimplantation
ausgeführt,
in der eine Ionensorte eingeführt
wird, die die gleiche Leitfähigkeitart
wie das bereits vorhandene Kanalgebiet 105 repräsentiert,
so dass die Dotierstoffkonzentration dieser Ionensorten innerhalb
spezieller Halo-Gebiete, die als 111 angegeben sind, erhöht wird. Ähnlich zur
Voramorphisierungsimplantation wird die Halo-Implantation in Bezug
zu Neigungswinkeln ausgeführt,
etwa α und –α, um die
Halo-Gebiete 111 auf der Drainseite und der Sourceseite
zu erzeugen. Nachfolgend wird eine weitere Implantation mit einer
Ionensorte ausgeführt,
die die umgekehrte Leitfähigkeitsart
in Bezug auf die Halo-Implantation
besitzt, um damit die Sourceerweiterung 103e und die Drainerweiterung 104e zu
erzeugen, wobei möglicherweise
ein zusätzlicher Abstandshalter
(nicht gezeigt) an Seitenwänden
der Gateelektrode 107 vor der Implantation hergestellt wird.
Daraufhin wird der Abstandshalter 108 gebildet und wird
in einem nachfolgenden Implantationsprozess als Implantationsmaske
verwendet, um die Tiefen und stark dotierten Drain- und Sourcegebiete 104, 103 zu
erzeugen. Danach wird das Transistorelement 100 ausgeheizt,
wobei die durch die vorhergehenden Implantationssequenzen eingebrachten Dotierstoffe
aktiviert werden, d. h. eine Diffusion initiiert wird, um die Dotiermittel
an Gitterplätzen
anzuordnen, wobei auch jene Bereiche des Gebiets 102 rekristallisiert
werden, die durch die Voramorphisierung und die nachfolgenden Implantationsprozesse geschädigt wurden.
Während
dieses Ausheizzyklus kann eine thermische hervorgerufene Diffusion
der Dotiermittel gemäß dem entsprechenden
Konzentrationsgradienten der betrachteten Dotierstoffsorte auftreten,
wo durch die schließlich
erreichte Größe und die
Eigenschaften der Drain- und Sourcegebiete 104, 103 und
der zugehörigen
Erweiterungsgebiete 104e, 103e sowie die Eigenschaften
von pn-Übergängen 103p und 104p eingestellt
werden, die als eine Grenzfläche
zwischen dem Halo-Implantationsgebiet 111 und dem jeweiligen
Drain- oder Sourcegebiet 104, 103 gebildet sind.
Während
der Implantationszyklen und/oder während des nachfolgenden Ausheizprozesses
wird ein gewisses Maß an Überlappung,
das auch als Überlappgebiete 103o und 104o bezeichnet
wird, erzeugt, die das Transistorverhalten deutlich beeinflusst.
Anschließend
wird der Fertigungsprozess fortgesetzt mit der Herstellung von Metallsilizidgebieten
in den Drain- und Sourcegebieten 104, 103 und
in der Gateelektrode 107, woran sich das Herstellen eines
dielektrischen Zwischenschichtmaterials und entsprechender Kontakte
für die
Drain- und Sourcegebiete 104, 103 und die Gateelektrode 107 einschließt. Der
Einfachheit halber sind diese Komponenten in 1a nicht
gezeigt.
-
Während des
Betriebs wird typischerweise eine Versorgungsspannung an das Draingebiet 104 und
das Sourcegebiet 103 von beispielsweise 1 bis 5 Volt für typische
CPUs angelegt, während
eine entsprechende Steuerspannung an die Gateelektrode 107 angelegt
wird, um den Leitfähigkeitszustand
des Kanalgebiets 105 festzulegen. Für die folgende Erläuterung
wird der Transistor 100 als ein n-Kanalanreicherungstransistor
betrachtet, in welchem das Kanalgebiet 105 p-dotiert ist
und die Drain- und Sourcegebiete 104, 103 und
die jeweiligen Erweiterungsgebiete 104e, 103e stark
n-dotiert sind. Für
einen p-Kanalanreicherungstransistor ist die Art der beteiligten Ladungsträger und
die Leitfähigkeitsart
der Dotiermittel umgekehrt. Auch kann sich die folgende Erläuterung
im Prinzip auf Verarmungstransistoren beziehen. Beim Anlegen einer
Steuerspannung an die Gateelektrode 107 unterhalb einer
spezifizierten Schwellwertspannung, die unter anderem durch das vertikale
Dotierstoffprofil innerhalb des Kanalgebiets 105 festgelegt
ist, befindet sich der Transistor 100 in dem Sperrzustand,
d. h. der pn-Übergang 104p ist
invers vorgespannt und ein Stromfluss von dem Stromgebiet 103 durch
das Kanalgebiet 105 in das Draingebiet 104 wird
im Wesentlichen unterdrückt.
Während
des Sperrzustands kann jedoch das in dem Überlapp 104o vorherrschende
hohe elektrische Feld zu Tunnelströmen in die Gateelektrode 107 führen, insbesondere,
wenn die Gateisolationsschicht 109 relativ dünn ist,
wie dies in modernen Transistorbauelementen der Fall ist. Diese
Ströme
können
als statische Leckströme
betrachtet werden. Das Überlappgebiet 104o in
der Verbindung mit der darüber liegenden
Gateelektrode 107 und der Gateisolationsschicht 109 bildet
einen Kondensator, der geladen und entladen wird, wenn der Transistor 100 in
einem geschalteten Modus betrieben wird.
-
Während des
Anlegens einer Steuerspannung, die die Schwellwertspannung übersteigt,
bildet sich ein leitender Kanal in dem Kanalgebiet 105,
der von dem sourceseitigen Erweiterungsgebiet 103e ausgeht
und in dem drainseitigen Erweiterungsgebiet 104e mündet. Für den Aufbau
des leitenden Kanals, der im vorliegenden Falle durch Elektronen
erzeugt wird, ist das Überlappgebiet 103o sowie
der relativ steile Konzentrationsgradient an dem pn-Übergang 103p,
der durch die erhöhte
Dotierstoffkonzentration des Halo-Gebiets 111 hervorgerufen
wird, vorteilhaft, um einen hohen Durchlassstrom zu erreichen. Im Gegensatz
dazu kann der steile Konzentrationsgradient an dem pn-Übergang 104p zu
größeren Strömen in das
Substrat 101 führen,
d. h. in tiefer liegende Kristallbereiche des Gebiets 102,
die schließlich über einen
entsprechenden Körperkontakt
abgeführt
werden, so dass die dynamischen Leckströme mit einer Zunahme des Durchlassstromes
ebenfalls ansteigen können.
Während
des Aufbaus des leitenden Kanals erfordert die parasitäre Kapazität, die durch
die Überlappgebiete 104o, 103o hervorgerufen
wird, ebenfalls hohe Ströme
für das
Umladen des parasitären Kondensators
und kann den Beginn der Leitendphase verzögern, wodurch die Anstiegs-
und Abfallzeiten während
des geschalteten Betriebs beeinträchtigt werden.
-
Wie
aus der vorhergehenden Diskussion zu ersehen ist, beeinflussen zusätzlich zu
der gesamten geometrischen Konfiguration des Transistors 100, etwa
die Transistorlänge
und -breite, sowie die Materialzusammensetzungen, die Dotierstoffkonzentrationen
und dergleichen, auch das laterale und vertikale Dotierstoffprofil
in dem Halbleitergebiet 102 wesentlich das schließlich erreichte
Transistorverhalten.
-
Aufgrund
der zunehmenden Verringerung der Größe der Transistorelemente,
die zu einer ständig
größeren Arbeitsgeschwindigkeit
führt,
repräsentieren
geneigte Implantationsprozesse eine wichtige Fertigungsstrategie,
um die erforderlichen komplexen Dotierstoffprofile zu erzeugen.
Beispielsweise müssen,
wie zuvor beschrieben ist, die Halo-Implantationen mit einem spezifizierten
Neigungswinkel ausgeführt
werden, um in präziser
Weise den gesamten Dotierstoffgradienten an den pn-Übergängen einzustellen.
Wie zuvor erläutert
ist, können
in aufwändigen
Halbleiterbauelementen asymmetrische Transistorkonfigurationen eingerichtet
werden, indem beispielsweise unterschiedliche Gesamtdotierstoffprofile
auf der Drainseite und der Sourceseite vorgesehen werden, um damit
den gesamten Durchlassstrom und die Kanalsteuerbarkeit zu verbessern,
indem beispielsweise die Überlappung
zwischen den Draingebieten bzw. Sourcegebieten einer Seite, etwa
der Sourceseite, erhöhte
wird, und die Überlappung
auf der Drainseite verringert wird, wobei auch die entspre chenden
Dotierstoffgradienten in geeigneter Weise eingestellt werden. In
anderen Fällen
wird eine asymmetrische Struktur der Drain- und Sourcegebiete erreicht,
indem eine asymmetrische Halo-Implantation zumindest spezielle Transistorelemente
abhängig
von der gesamten Bauteilkonfiguration ausgeführt wird. Während des komplexen Fertigungsablaufs
zum Erzeugen der Dotierstoffprofile müssen folglich eine Vielzahl
von Markierungsschritten und Implantationsschritten ausgeführt werden,
in denen Transistorbereiche einer Transistorart beschützt werden,
während
andere Transistoren einem geneigten Implantationsschritt unterzogen
werden. Jedoch beträgt
für extrem
größenreduzierte
Transistorbauelemente der Abstand zwischen benachbarten Transistorelementen
in einem Bereich von einigen Nanometer und deutlich weniger, wobei
gleichzeitig die Höhe der
Gateelektrodenstrukturen nicht entsprechend reduziert werden kann
im Hinblick auf ihre Ionenblockierwirkung während der Drain- und Sourceimplantationsprozesse,
so dass bei geringeren Abständen zwischen
benachbarten Transistorelementen ein gewisser Grad an Abschaltung
während
eines geneigten Implantationsprozesses auftreten kann. Diese Situation
wird weiter verschärft,
wenn gewisse Transistoren in dicht gepackten Bauteilgebieten während eines
geneigten Implantationsprozesses zu maskieren sind, da die entsprechende
Implantationsmaske noch mehr zu erhöhten abschirmenden Wirkung
beiträgt,
die sogar verhindern kann, dass Ionensorte das Abscheidegebiet erreicht,
wodurch eine Transistorleistungsbeeinträchtigung stattfindet. Andererseits kann
die gesamte Dicke des Lackmaterials, das zum Bereitstellen der Implantationsmasken
verwendet wird, nicht in beliebiger Weise verringert werden, wie dies
mit Bezug zu den 1b und 1c erläutert ist.
-
1b zeigt
die Lackreflektivität
gegenüber einer
Dicke eines typischen Lackmaterials, das in modernen Lithofotografietechniken
eingesetzt wird. Wie gezeigt, wird eine typische Auslenkungskurve mit
mehreren Minima, beispielsweise bei ungefähr 280 nm und 210 nm, erhalten.
Da das Gesamtverhalten des Lithografieprozesses durch die Größe der Reflektivität beeinflusst
ist, ist es im Hinblick auf das gesamte Leistungsverhalten des Lithografieprozesses
vorteilhaft, eine größere Lackdicke,
beispielsweise bei ungefähr
280 nm, einzusetzen, um damit für eine
geringere Reflektivität
zu sorgen. Andererseits ist eine größere Lackdicke nicht mit dem
Verhalten eines geneigten Implantationsprozesses kompatibel.
-
1c zeigt
schematisch die Situation in komplexen Halbleiterbauelementen. Wie
gezeigt, enthält
ein Halbleiterbauelement 150 mehrere Transistoren 100a,
..., 100d entsprechend einer frühen Fertigungsphase. Die Transistoren 100a,
..., 100d besitzen im Wesentlichen den gleichen Aufbau,
wie er zuvor erläutert
ist, wobei jedoch die Gatelänge 107a ungefähr 50 nm
und weniger beträgt.
Des Weiteren ist das Bauelement 150 bei einem geneigten Implantationsprozess 120 gezeigt,
der eine geneigte Halo-Implantation und/oder eine geneigte Implantation
zum Bilden von Drain- und Sourceerweiterungsgebieten repräsentiert,
wie dies zuvor erläutert
ist. Wie angegeben ist, müssen
während
des geneigten Implantationsprozesses 120 einige der Transistoren 100a,
..., 100d geschützt
werden, etwa die Transistoren 100a und 100c, da
beispielsweise diese Transistoren Transistoren einer anderen Leitfähigkeitsart
repräsentieren
oder das grundlegende Dotierstoffprofil unterschiedlich im Vergleich
zu den nicht maskierten Transistoren 100b, 100d einzustellen
ist. Zu diesem Zweck wird eine Implantationsmaske 121,
d. h. eine Lackmaske, vorgesehen, die die Transistoren 100a, 100c abdeckt.
Für einen
vorgegebenen Abstand, der als D bezeichnet ist, und der von den
gesamten Entwurfsregeln für
das Bauelement 150 abhängt,
und für einen
gegebenen Neigungswinkel α,
der im Bereich zwischen 20 und 30 Grad liegen kann, führt die
Höhe der
Lackmaske 121, die als 121h bezeichnet ist, zu einem
gewissen Grad an Abschaltung des aktiven Gebiets der Transistoren 100b, 100d,
wie dies durch die gestrichelten Linien angegeben ist. Daher ist
eine größere Lackdicke,
die im Hinblick auf eine Verbesserung des gesamten Lithografieverhaltens
aufgrund der geringeren Reflektivität wünschenswert wäre, nicht
mit der resultierenden abschaltenden Wirkung kompatibel. Andererseits
ist eine gewisse minimale Lackdicke erforderlich, um ein ausreichendes
Lithografieverhalten zu erreichen, beispielsweise im Hinblick auf
das Einstellen kritischer Abmessungen der Lackmaske 121 und
dergleichen. Beispielsweise führt
ein Beibehalten einer geringeren Lackdicke über den Gateelektrodenstrukturen 107 zu
einem ausgeprägten
Unterschied im fotochemischen Verhalten des Lackmaterials, das mit
den Gateelektroden 107 und über anderen Bauteilgebieten
außerhalb
der Gateelektroden gebildet ist. Beispielsweise kann die fotochemische
Reaktion mit einer deutlich erhöhten
Geschwindigkeit über
den Gateelektrodenstrukturen 107 laufen, wodurch eine geringere
Liniendicke der Maske 121 oder der Transistoren 100a, 100c hervorgerufen
wird, die wiederum zu einer geringeren Blockierwirkung während des
geneigten Implantationsprozesses 120 führen kann. Wie zuvor angegeben
ist, ist eine deutliche Verringerung der Höhe der Gateelektroden 107 keine
praktikable Option, da die ionenblockierende Wirkung der Gateelektrode 107 an
die Erfordernisse eines Implantationsprozesses zum Erzeugen der
tiefen Drain- und Sourcebereiche in einer späteren Fertigungsphase anzupassen ist.
Folglich kann die Höhe
der Gateelektroden 107 nicht proportional zur Verringerung
des Abstands D während
einer weiteren Bauteilgrößenskalierung
reduziert werden. Andererseits führt
eine Verringerung des Neigungswinkels α zu einer deutlichen Beeinträchtigung
des Leistungsverhaltens der Transistoren 100a, ... 100d.
Folglich wird für
eine vorgegebene Bauteilgeometrie, d. h. für den Abstand D und die Gatehöhe, konventionellerweise
ein Kompromiss zwischen der Höhe 121h der
Lackmasken 121 und dem Neigungswinkel α angewendet, wodurch ein weniger
ausgeprägter
Leistungszuwachs hervorgerufen wird, wie er für den betrachteten Technologiestandard
wünschenswert
ist.
-
Angesichts
der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung
Techniken zur Bereitstellung verbesserter asymmetrischer Dotierstoffprofile
in komplexen Transistoren, wobei ein oder mehrere der zuvor erkannten
Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Offenbarung
-
Im
Allgemeinen betrifft die vorliegende Offenbarung Halbleiterbauelemente
und Techniken zur Herstellung einer asymmetrischen Transistorkonfiguration
auf der Grundlage einer Prozesstechnik, die ein hohes Maß an Skalierbarkeit
im Hinblick auf weitere Fortschritte in Halbleiterfertigungstechniken
ermöglichen,
die weiter reduzierte kritische Abmessungen der jeweiligen Transistorelemente
erfordern. Dazu wird ein asymmetrisches Wannendotierstoffprofil
bzw. Potenzialtopfdotierstoffprofil in den Source- und Drainbereichen
asymmetrischer Transistoren geschaffen, indem eine geeignet gestaltete
Implantationsmaske mit einer unterschiedlichen Ionenblockierwirkung
für die
Drain- und Sourcebereiche verwendet wird. Folglich können aufwändige geneigte Implantationsprozesse,
die typischerweise einen gewissen Kompromiss zwischen Neigungswinkel
und Dicke der Implantationsmaske erfordern, vermieden werden, wodurch
ein Leistungszuwachs asymmetrischer Transistorkonfigurationen für modernste
Transistorelemente erreicht wird, die Bauelemente mit kritischen
Abmessungen von ungefähr
50 nm und weniger enthalten. Die gewünschte asymmetrische Konfiguration
der Leistungsträgertransistoren
wird auf der Grundlage gut etablierter Schaltungsstrukturen erreicht,
d. h. auf der Grundlage von Schaltungsanordnungen, in denen symmetrische
und asymmetrische Transistoren in unmittelbarer Nähe zueinander
vorgesehen sind, ohne dass im Wesentlichen eine Beschränkung durch
die Gatehöhe
und den Gateabstand benachbarter Transistoren erfolgt, wie dies
typischerweise in konventionellen Strategien unter Anwendung einer
geneigten Implantationssequenz zur Erhöhung der Gegendotierung in
den Sourcebereichen asymmetrischer Transistoren der Fall ist. In
einigen anschaulichen hierin offenbarten Aspekten wird die Implantationsmaske,
die für
die unterschiedliche Ionenblockierwirkung sorgt, in einer frühen Fertigungsphase
auf der Grundlage einer besseren Bauteiltopografie gebildet, so
dass eine entsprechende Maskenkonfigurati on, etwa ein abgestuftes
Maskenprofil, auf der Grundlage von Lithografietechniken, Ätztechniken
und dergleichen, bereitgestellt werden kann.
-
Ein
anschauliches hierin offenbartes Verfahren umfasst das Bilden einer
Implantationsmaske über
einem Halbleitergebiet, wobei die Implantationsmaske eine erste
Ionenblockierfähigkeit über einem ersten
transistorinternen Gebiet eines Transistors und eine zweite Ionenblockierfähigkeit über einem zweiten
transistorinternen Bereich des Transistors besitzt, wobei die erste
und die zweite Ionenblockierfähigkeit
sich voneinander unterscheiden. Des Weiteren umfasst das Verfahren
das Implantieren einer Wannendotierstoffsorte in den ersten und
den zweiten transistorinternen Bereich auf der Grundlage der Implantationsmaske.
Schließlich
umfasst das Verfahren das Bilden einer Gateelektrode über einem
Kanalbereich des Halbleitergebiets, wobei der Kanalbereich den ersten
und den zweiten transistorinternen Bereich lateral trennt.
-
Ein
weiteres anschauliches hierin offenbartes Verfahren umfasst das
Bilden einer abgestuften Implantationsmaske über einem ersten transistorinternen
Bereich und einem zweiten internen Bereich eines Transistors, wobei
die abgestufte Implantationsmaske eine erste Ionenblockierfähigkeit
für den ersten
transistorinternen Bereich und eine zweite erhöhte Ionenblockierfähigkeit
für den
zweiten transistorinternen Bereich bereitstellt. Das Verfahren umfasst
ferner das Einführen
einer Wannendotierstoffsorte in den ersten und den zweiten transistorinternen
Bereich auf der Grundlage der Implantationsmaske. Des Weiteren umfasst
das Verfahren das Bilden von Drain- und Sourcegebieten auf der Grundlage
des ersten und des zweiten transistorinternen Bereichs, um eine
asymmetrische Transistorkonfiguration zu schaffen.
-
Ein
anschauliches hierin offenbartes Halbleiterbauelement umfasst eine
Gateelektrodenstruktur, die über
einem Kanalgebiet gebildet ist. Des Weiteren sind ein Draingebiet
und ein Sourcegebiet in einem Wannengebiet ausgebildet und sind
lateral durch das Kanalgebiet getrennt. Eine Dotierstoffkonzentration
einer Wannendotierstoffsorte steigt graduell in lateraler Richtung
von dem Kanalgebiet ausgehend bis zum Rand des Transistors zumindest
auf der Sourceseite des Transistors an.
-
Kurze Beschreibung der Zeichnung
-
Weiter
Ausführungsformen
der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert
und gehen deutlich aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a schematisch
eine Querschnittsansicht einer typischen konventionellen Architektur
eines Feldeffekttransistors mit einem komplexen Dotierstoffprofil,
das durch geneigte Halo-Implantationen gebildet ist, zeigt;
-
1b schematisch
eine Auslenkungskurve für
ein Lackmaterial zeigt;
-
1c schematisch
eines Querschnittsansicht eines Halbleiterbauelements mit mehreren
extrem größenreduzierten
Transistorelementen während
eines geneigten Implantationsprozesses und mit entsprechenden Implantationsmasken
zeigt, die einen Kompromiss zwischen Lackdicke und Neigungswinkel
gemäß konventioneller
Strategien erfordern;
-
2a und 2b schematisch
eine Querschnittsansicht bzw. eine Draufsicht eines Halbleiterbauelements
in einer frühen
Fertigungsphase mit einer Prozesssequenz zum Erzeugen einer Wannendotierstoffkonzentration
in einem aktiven Halbleitergebiet gemäß anschaulicher Ausführungsformen
zeigen;
-
2c schematisch
das Halbleiterbauelement in einer weiter fortgeschrittenen Fertigungsphase
zeigt, in der ein Lackmaterial so belichtet wird, dass es ein abgestuftes
latentes Bild gemäß anschaulicher
Ausführungsformen
erhält;
-
2d und 2e schematisch
Querschnittsansichten des Halbleiterbauelements zeigen, das auf
der Grundlage einer abgestuften Implantationsmaske zum Erhalten
einer asymmetrischen Wannendotierstoffkonzentration zumindest in
speziellen Bereichen der aktiven Halbleitergebiete gemäß anschaulicher
Ausführungsformen
bearbeitet wird;
-
2f schematisch
eine Querschnittsansicht des Halbleiterbauelements in einer weiter
fortgeschrittenen Fertigungsphase zeigt, in der ein asymmetrischer
Transistor und symmetrische Transistoren in und über einem gemeinsamen aktiven Halbleitergebiet
gemäß anschaulicher
Ausführungsformen
hergestellt werden;
-
2g–2i schematisch
Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer
anschaulicher Ausführungsformen
zeigen, in denen eine Implantationsmaske mit einem abgestuften Dickenprofil
als ein Nicht-Lackmaterial noch weiterer anschaulicher Ausführungsformen
gebildet wird; und
-
2j schematisch
das Halbleiterbauelement gemäß anschaulicher
Ausführungsformen zeigt,
in denen eine abgestufte Implantationsmaske in einer fortgeschrittenen
Fertigungsphase, d. h. nach dem Bilden entsprechender Gateelektrodenstrukturen,
bereitgestellt wird.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Offenbarung in Bezug zu den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie in den
Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende
detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen,
die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten
Ausführungsformen
einzuschränken,
sondern die verschiedenen anschaulichen Ausführungsformen stellen lediglich
beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren
Schutzbereich durch die angefügten
Patentansprüche
definiert ist.
-
Im
Allgemeinen stellt die vorliegende Offenbarung Techniken und Halbleiterbauelemente
bereit, in denen eine asymmetrische Transistorstruktur mit einem
hohen Grad an Unabhängigkeit
im Hinblick auf die gesamte Bauteilabmessung, etwa die Länge von Gateelektroden
und der Abstand zwischen benachbarten symmetrischen und asymmetrischen
Transistorelementen, bereitgestellt wird. Zu diesem Zweck wird eine
Asymmetrie eingeführt,
indem eine asymmetrische Wannendotierstoffkonzentration erzeugt wird,
die dann eine ähnliche
Wirkung im Vergleich zu konventionellen asymmetrischen Halo-Implantationsprozessen
oder Gegendotierprozessen erzeugt, wobei jedoch das asymmetrische
Wannendotierstoffprofil eingerichtet wird, ohne dass aufwändige geneigte
Implantationstechniken erforderlich sind. Zu diesem Zweck wird eine
geeignete Implantationsmaske angewendet, die zu unterschiedlichen
Ionenblockiereigenschaften während
einer im Wesentlichen nicht geneigten Sequenz zum Erzeugen der Wannenkonfiguration
der Transistorelemente wird. Beispielsweise sorgt eine unterschiedliche
Dicke der Implantationsmaske für
einen unterschiedlichen Grad an Ionenblockierfähigkeit über den Sourcebereichen im
Vergleich zu dem Drainbereich, wodurch in Verbindung mit einem entsprechenden
zusätzlichen
nicht-maskierten Wannendotierstoffprozess, bei Bedarf, die gewünschte grundlegende
Dotierung von p-Kanaltransistoren und n-Kanaltransistoren möglich ist.
Auf der Grundlage einer geringeren Ionenblockierfähigkeit über der
Sourceseite eines Transistors wird beispielsweise eine erhöhte Konzentration
und damit eine insgesamt größere Menge
einer Wannendotierstoffsorte eingebaut, wodurch höhere Feldstärken in
Verbindung mit entsprechenden Drain- und Sourceimplantationsdotierstoffprofilen
erzeugt werden. Da die asymmetrische Konfiguration auf der Grundlage
der Wannendotierstoffkonzentration ohne das Erfordernis aufwändiger geneigter
Implantationssequenzen erreicht wird, können zumindest für das Einführen der
Wannendotierstoffsorte äußerst einfühlige Anpassungen
der Lackdicke im Hinblick auf eine Gatehöhe und einen Gateabstand in komplexen
Halbleiterbauelementen vermieden werden, wodurch eine insgesamt
bessere Prozessflexibilität
erreicht wird, und wodurch eine Skalierbarkeit der asymmetrischen
Transistorkonfigurationen, wie sie hierin offenbart sind, möglich ist.
Folglich können komplexe
Umgestaltungen von grundlegenden Schaltungsaufbauten gegebenenfalls
vermieden werden, die konventionellerweise vorzusehen sind, um eine
höhere
Leistungssteigerung auf der Grundlage der asymmetrischen Transistorkonfiguration
zu erreichen, wenn symmetrische und asymmetrische Transistoren in
unmittelbarer Nähe
zueinander vorzusehen sind.
-
Folglich
wird eine bessere Entwurfsflexibiltität mit einem erhöhten Transistorleistungsvermögen eines
asymmetrischen Transistors unabhängig
von dem betrachteten Technologiestandard kombiniert, indem die hierin
offenbarten Prinzipien angewendet werden. In Bezug zu den 2a–2j werden
nunmehr weitere anschauliche Ausführungsformen detaillierter
beschrieben, wobei auch auf die 1a–1c bei
Bedarf Bezug genommen wird.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 250,
das ein Substrat 201 und eine Halbleiterschicht 202 aufweist. Das
Substrat 201 repräsentiert
ein beliebiges geeignetes Trägermaterial,
um darüber
die Halbleiterschicht 202 zu bilden. Beispielsweise repräsentiert das
Substrat 201 ein Halbleitersubstrat, ein isolierendes Substrat
und dergleichen. Die Halbleiterschicht 202 kann ein siliziumbasiertes
Material sein, d. h. ein Material mit einem deutlichen Anteil an
Silizium, wobei auch andere Komponenten, etwa Germanium, Kohlenstoff
und dergleichen, eingebaut sein können, um damit die gesamten
elektronischen Eigenschaften, die für das Bauelement 250 erforderlich
sind, einzustellen. Es sollte jedoch beachtet werden, dass die Halbleiterschicht 202 auch
aus einem beliebigen anderen geeigneten Halbleitermaterial abhängig von den
gesamten Bauteilerfordernissen aufgebaut sein kann. In einigen Fällen bildet
die Halbleiterschicht 202 in Kombination mit dem Substrat 201 eine SOI(Silizium-auf-Isolator)-Konfiguration,
wobei eine vergrabene isolierende Schicht (nicht gezeigt) zwischen
dem Substrat 201 und der Halbleiterschicht 202 vorgesehen
ist. In anderen Fällen
repräsentiert die
Halbleiterschicht 202 einen Teil eines im Wesentlichen
kristallinen Halbleitermaterials des Substrats 201, wodurch
eine ”Vollsubstratkonfiguration” gebildet
wird. In einigen anschaulichen Ausführungsformen ist eine Isolationsstruktur 202b in
der Halbleiterschicht 202 ausgebildet und erstreckt sich
bis zu einer spezifizierten Tiefe, wodurch ein aktives Gebiet 202a definiert
oder abgegrenzt wird, das als Halbleitergebiet zu verstehen ist,
in welchem geeignete Dotierstoffprofile einzurichten sind, um damit
Drain- und Sourcegebiete für
einen oder mehrere Transistorelemente zu erzeugen. Die Isolationsstrukturen 202b können beispielsweise
in Form einer flachen Grabenisolation bereitgestellt werden, die
sich bis hinab zu einer vergrabenen isolierenden Schicht, falls
diese vorgesehen ist, erstrecken. Zu diesem Zweck kann ein beliebiges
geeignetes elektrisches Material, etwa Siliziumdioxid, Siliziumnitrid
und dergleichen gemäß gut etablierter
Bauteilstrukturen verwendet werden. In anderen anschaulichen Ausführungsformen
(in 2a nicht gezeigt) werden die Isolationsstrukturen 202b noch
in der Halbleiterschicht 202 hergestellt.
-
Das
in 2a gezeigte Halbleiterbauelement 250 kann
auf der Grundlage geeigneter Fertigungstechniken und Entwurfsstrategien
hergestellt werden, um in geeigneter Weise eine Größe und Form
des aktiven Gebiets 202a gemäß den gesamten Bauteilerfordernissen
zu definieren. Zum Beispiel wird, wie zuvor erläutert, ist, das aktive Gebiet 202a so
gewählt,
dass es symmetrische und asymmetrische Transistoren in unmittelbarer
Nähe zu
einander öffnen,
wie dies zuvor mit Bezug zu dem Halbleiterbauelement 150 der 1c erläutert ist.
Wenn ferner die Isolationsstrukturen 202b in der Fertigungsphase vorgesehen
sind, wie sie in 2a gezeigt ist, werden entsprechende
Techniken einschließlich
von Fotolithografie-, Ätz-,
Abscheide- und Einebnungsprozessen ausgeführt, wobei gut etablierte Bauteilerstellungstechniken
angewendet werden. Daraufhin wird in einigen anschaulichen Ausführungsformen
ein Implantationsprozess 215 ausgeführt, um eine gewünschte Wannendotierstoffsorte
in das aktive Gebiet 202a mit einer gewünschten Konzentration einzubringen,
um damit in Kombination einer weiteren Implantationssequenz auf
der Grundlage einer speziell gestatteten Implantationsmaske zumindest
lokal innerhalb des Gebiets 202a eine asymmetrische Dotierung
zu erzeugen. Es sollte beachtet werden, dass in anderen anschaulichen
Ausführungsformen
der Implantationsprozess 215 in einer späteren Fertigungsphase
aus geführt
wird, beispielsweise nach dem Einführen einer asymmetrischen Dotierstoffkonzentration
zumindest in einem gewünschten
Bereich des aktiven Gebiets 202a. Der Implantationsprozess 215 kann
auf der Grundlage geeignet ausgewählter Parameter, etwa Dosis
und Energie, für
eine gegebene Wannendotierstoffsorte ausgeführt werden, während andere
aktive Gebiete, die eine andere Art an Dotierstoffsorte benötigen, durch
eine Lackmaske abgedeckt sind. Daraufhin wird das Gebiet 202a durch
eine Lackmaske abgedeckt und andere aktive Gebiete werden der Einwirkung
eines geeigneten Ionenbeschusses ausgesetzt, um darin die erforderlichen
Wannendotierstoffsorten einzuführen.
-
2b zeigt
schematisch eine Draufsicht des Halbleiterbauelement 250,
wobei die Isolationsstruktur 202b, falls diese bereits
vorhanden ist, laterale das aktive Gebiet 202a umschließt, das
so bemessen ist, dass es mindestens ein symmetrisches Transistorelement 200a und
ein asymmetrisches Transistorelement 200b, die benachbart
zueinander angeordnet sind, aufnimmt. In der gezeigten Ausführungsform
wird ein weiterer Transistor 200b in dem aktiven Gebiet 202a gebildet,
der ebenfalls einen symmetrischen Transistor repräsentiert,
so dass das asymmetrische Bauelement 200b zwischen den
beiden symmetrischen Transistoren 200a, 200c angeordnet
ist, was konventionellerweise zu einem deutlich geringeren Leistungszuwachs
führt,
wenn eine asymmetrische Transistorkonfiguration auf der Grundlage
eines geneigten Implantationsprozesses unter Anwendung einer entsprechenden
Lackmaske gebildet wird, wie dies zuvor mit Bezug zu 1c erläutert ist.
-
2c zeigt
schematisch das Halbleiterbauelement 250 in einer weiter
fortgeschrittenen Fertigungsphase, in der ein Maskenmaterial 221 über dem
aktiven Gebiet 202a gebildet ist, wodurch die jeweiligen
Bereiche des Gebiets 202a, die den noch herzustellenden
Transistoren 200a, 200b, 200c entsprechen,
abgedeckt sind. In einer anschaulichen Ausführungsform ist das Maskenmaterial 221 in Form
eines stauungsempfindlichen Materials vorgesehen, etwa als Fotolack
und dergleichen, wobei eine geeignete Dicke vorgesehen wird, um
damit die gewünschte
grundlegende Ionenblockierfähigkeit
in Bezug auf einen Implantationsprozess zu erzeugen, der in einer
späteren
Fertigungsphase auszuführen
ist, um damit eine Wannendotierstoffsorte in den Bereich des aktiven
Gebiets 202a, der dem Transistor 200b entspricht,
in einer asymmetrischen Weise einzuführen. Zu diesem Zweck wird
in einer anschaulichen Ausführungsform
das Bauelement 250 einem Belichtungsprozess 222 unterzogen,
in welchem die mit der Stauungsenergie, die in dem Maskenmaterial 221 über dem
aktiven Gebiet des Transistors 200b deponiert wird, in
lateraler Richtung variiert, d. h. in 2c entlang
der horizontalen Richtung, so dass sich ein variierendes Maß an Belich tung
des entsprechenden Lackmaterials ergibt, woraus ein variierender
Grad an fotochemischer Reaktion in dem Maskenmaterial 221 resultiert.
Wie gezeigt, wird beispielsweise eine im Wesentlichen graduelle
laterale Variation während des
Belichtungsprozesses 222 innerhalb des aktiven Gebiets
des Bauelements 200b erzeugt, so dass die kombinierte Belichtungsdosis
in dem Lackmaterial 221, das über dem ersten transistorinternen
Bereich 251s des Transistors 200b angeordnet ist,
größer ist im
Vergleich zu der akkumulierten Belichtungsdosis des Materials 221,
das über
einem zweiten bauteilinternen Bereich 251d angeordnet ist.
Bekanntlich wird während
eines Lithografieprozesses eine Lithografiemaske (nicht gezeigt)
typischerweise angewendet, um belichtete und nicht belichtete Bereiche
in einem Fotolackmaterial zu definieren, wobei die belichteten oder
die nicht belichteten Materialbereiche abhängig von der Art des verwendeten
Lackmaterials entfernt werden, d. h. abhängig von einem Positivlack
oder Negativlack. Somit wird für
die Belichtung 222 des Bauelements 250 eine geeignet
gestaltete Lithografiemaske eingesetzt, in der Bereiche entsprechend den
Transistoren 200a, 200c im Wesentlichen unbelichtet
bleiben für
ein Positivlackmaterial in der Schicht 221, während geeignete
Maskenstrukturelemente in der Lithografiemaske so vorgesehen sind, dass
ein unterschiedlicher Grad an Belichtung für die Bereiche 251s, 251d des
Transistors 200b erreicht wird. Zu diesem Zweck kann ein
oder mehrere halbdurchlässige
Maskenstrukturelemente vorgesehen werden und/oder es kann ein Gitter
in der Lithografiemaske erzeugt werden, dass schließlich eine
gewünschte
Variation der Belichtungsdosis, die in dem Material 221 während der
Belichtung 222 deponiert wird, auf der Grundlage ansonsten
vordefinierter Belichtungsparameter erreicht wird. Beispielsweise werden
die Belichtungsparameter in Verbindung mit anderen Prozessparametern
von Behandlungen vor der Belichtung und nach der Belichtung einschließlich des
Entwicklungsprozesses zum Entfernen belichteter Bereiche des Materials 221 so
festgelegt, dass ein im Wesentlichen vollständiges Entfernen von Material
der Schicht 221 an dem äußersten
Rand des Gebiets 251s erreicht wird, während der Grad an Materialabtrag
graduell in Richtung des transistorinternen Bereichs 251d geringer
wird, was zu im Wesentlichen keinem Materialabtrag an der Grenzfläche zwischen
dem Bereich 251d und dem Bereich des aktiven Gebiets 202a,
der dem Transistor 200c entspricht, führt.
-
Es
sollte beachtet werden, dass in der in 2c gezeigten
Ausführungsform
der Belichtungsprozess 222 auf der Grundlage einer günstigeren
Gesamtbauteiltopografie ausgeführt
werden kann, da andere Bauteilstrukturelemente noch nicht hergestellt
sind, die ansonsten eine mehr oder weniger ausgewählte Oberflächentopografie
hervorrufen. Beispielsweise wird in einer anschaulichen Ausführungsform
die Isolationsstruktur 202b (siehe 2b) in einer
späteren
Phase hergestellt, wenn selbst eine geringe Schwankung der Oberflächentopografie,
die durch die Isolationsstruktur 202b hervorgerufen wird, als
ungeeignet erachtet wird.
-
2d zeigt
schematisch das Halbleiterbauelement 250, wobei die Materialschicht 221 zu
einer Implantationsmaske strukturiert ist, die auch als Implantationsmaske 221 bezeichnet
wird, und die einen Bereich 221b aufweist, in welchem die
Ionenblockierfähigkeit
lateral variiert, so dass für
eine geringere Ionenblockierfähigkeit über dem
Bereich 251s im Vergleich zu dem bereich 251d des
Transistors 200b gesorgt ist. In der gezeigten Ausführungsform
umfasst die Implantationsmaske 221 entsprechende Bereiche 221a, 221c mit
einer im Wesentlichen konstanten Ionenblockierfähigkeit über die entsprechenden Bereiche
des aktiven Gebiets 202a hinweg, die den Transistoren 200a, 200c entsprechen.
Das heißt,
die Ionenblockierfähigkeit
der Maskenbereiche 221a, 221c über den transistorinternen
Bereichen 251s, 251d der Transistoren 200a, 200c ist
im Wesentlichen gleich, so dass eine im Wesentlichen symmetrische
Dotierstoffkonzentration in diesen Transistorelementen in einem
nachfolgenden Implantationsprozess zum Einführen einer Wannendotierstoffsorte
in das aktive Gebiet 202a auf der Grundlage der Implantationsmaske 221 erreicht
wird. Es sollte beachtet werden, dass der Aufbau der Implantationsmaske 221 anders
gewählt
werden kann, solange eine asymmetrische Konfiguration im Hinblick
auf die Bereiche 251s, 251d des Transistors 200b erreicht
wird. Beispielsweise kann eine mehr „stufenartige” Differenz
in der Dicke zwischen den Bereichen 251s, 251d während des
vorhergehenden Belichtungsprozesses 222 und der nachfolgenden
der Belichtung nachgeordneten Behandlung und der Entwicklung anstelle
einer im Wesentlichen graduellen Dickenvariation, wie sie in 2d gezeigt
ist, erzeugt werden. Beispielsweise wird in einigen anschaulichen
Ausführungsformen
(nicht gezeigt) ein entsprechendes Lithografiemuster verwendet,
in welchem zumindest der Bereich 251d des Transistors 200b im
Wesentlichen unbelichtet bleibt, während der Bereich 251s eine
moderat hohe Belichtungsdosis enthält, die nicht wesentlich über dem
Bereich 251s hinweg variiert, wodurch schließlich eine
im Wesentlichen stufenartige Konfiguration erreicht wird. So wird
auch in diesem Falle ein Unterschied in der Dicke und damit in der
Ionenblockierfähigkeit
des Maskenbereichs 221b bezüglich der Bereiche 251s, 251d erreicht.
-
2e zeigt
schematisch das Halbleiterbauelement 250, wenn es einem
Ionenimplantationsprozess 220 unterzogen wird, in welchem
eine geeignete Ionendotierstoffsorte, etwa eine p-Dotierstoffsorte für n-Kanaltransistoren
oder eine n-Dotierstoffsorte für
p-Kanaltran sistoren in einen Bereich des aktiven Gebiets 202a auf
der Grundlage der Implantationsmaske 221 eingeführt wird.
Beispielsweise wird die Ionenblockierfähigkeit der Maskenbereiche 221a, 221c so
festgelegt, dass im Wesentlichen ein merkliches Eindringen der Implantationssorte
in die darunter liegenden Bereiche des Gebietes 202a unterdrückt wird,
so dass eine entsprechende gewünschte grundlegende
Wannendotierung für
die Transistoren 200a, 200c auf der Grundlage
eines zusätzlichen
Implantationsprozesses, etwa auf der Grundlage des Implantationsprozesses 215,
der zuvor mit Bezug zu 2a erläutert ist, erreicht wird. In
anderen Fällen wird
ein entsprechender zusätzlicher
Wannenimplantationsprozess nach dem Prozess 220 und nach
dem Entfernen der Implantationsmaske 221 ausgeführt. In anderen
Fällen
wird ein gewisser Grad des Eindringens von Dotierstoffen akzeptiert,
wenn dies mit der gesamten Konfiguration der Transistoren 200a, 200b und 200c verträglich ist.
Andererseits wird der Maskenbereich 221b mit der variierenden
Dicke und damit der variierenden Ionenblockierfähigkeit zu einem entsprechenden
variierenden Eindringen der Wannendotierstoffsorte, wodurch ein
Wannendotierstoffkonzentrationsprofil 220a erzeugt wird,
in welchem die Eindringtiefe und die Gesamtmenge der Dotierstoffsorte,
die während
des Prozesses 220 eingebaut wird, von dem Bereich 251s ausgehend
in Richtung des Bereichs 251d abnimmt, wie dies durch den
Pfeil 220b angegeben ist. Folglich nimmt die gesamte Menge
an Dotierstoffsorten 220a, die in dem Bereich des aktiven
Gebiets 202a entsprechend dem Transistor 200b pro
Einheitslänge
vorhanden ist, d. h. entlang der horizontalen Richtung in 2e,
beginnend von dem Bereich 251s mit einer moderat hohen
Konzentration in Richtung des Bereichs 251d ab. Folglich ist
bei der Erzeugung von Source- und Draingebieten in den Bereichen 251s, 251d der
erhöhte
Grad an Gegendotierung in dem Bereich 251s für eine erhöhte Feldstärke in der
Nähe der
entsprechenden pn-Übergänge sorgen,
die auf der Grundlage der Drain- und Sourcedotierstoffe und der
Wannendotierstoffsorten 220a gebildet werden, so dass eine
gewünschte
asymmetrische Transistorkonfiguration erreicht wird, die somit für ein besseres
Transistorverhalten sorgt, wie dies zuvor erläutert ist.
-
2f zeigt
schematisch das Halbleiterbauelement 250 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt, enthalten die Transistoren 200a, 200b und 200c jeweils
eine Gateelektrode 207, die auf einer entsprechenden Gateisolationsschicht 209 ausgebildet
ist, die die Gateelektrode 207 von einem Kanalgebiet 205 trennt.
Das Kanalgebiet 205 wiederum trennt lateral ein Sourcegebiet 203 von
einem Draingebiet 204, wobei die Source- und Draingebiete 203, 204 ein
Sourceerweiterungsgebiet bzw. ein Drainerweiterungsgebiet 203e, 204e aufweisen. Im
Hinblick auf die diversen Komponenten der Transistoren 200a, 200b und 200c gelten
die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Transistor 100 und
den Transistoren 100a, 100b und 100c im
Zusammenhang mit den 1a und 1c erläutert sind.
Das heißt,
gut etablierte Fertigungstechniken und Materialien können für die Gateelektrode 207 und
die Gateisolationsschicht 209 angewendet werden, wie dies
auch zuvor erklärt
ist. Die Drain- und Sourcegebiete 204, 203 können auf
der Grundlage einer geeigneten Abstandshalterstruktur 206 hergestellt
werden, die ein oder mehrere individuelle Abstandshalterelemente
abhängig
von der gewünschten
Komplexität
des lateralen und vertikalen Profils der Drain- und Sourcegebiete 204, 203 aufweisen kann.
Im Hinblick auf eine Gatelänge
und einen Abstand zwischen benachbarten Gateelektroden 207 gelten
die gleichen Kriterien, wie sie zuvor mit Bezug zum Abstand D und
der Gatelänge 107a angegeben sind,
wie dies zuvor mit Bezug den 1a und 1c erläutert ist.
Folglich sind die symmetrischen Transistoren 200a, 200c in
unmittelbarer Nähe
zu dem asymmetrischen Transistor 200b angeordnet, in welchem
ein gewünschter
Leistungszuwachs auf der Grundlage der variierenden Wannendotierstoffkonzentration 220a erreicht
wird, die in Richtung 220b abnimmt, wie dies auch zuvor
erläutert
ist. Das heißt, ein
wesentlicher Teil des Sourcegebiets 203 und des Sourceerweiterungsgebiets 203e sind
auf der Grundlage einer erhöhten
Gegendotierung im Vergleich zu dem Draingebiet 204 und
dem Erweiterungsgebiet 204e hergestellt, wodurch die asymmetrische
Feldstärkenverteilung
des Transistors 200b erreicht wird. Der Grad der Asymmetrie
der Feldstärke
kann jedoch im Gegensatz zu den konventionellen Strategien, die auf
geneigten Halo-Implantationen beruhen, wie dies zuvor erläutert ist,
auf Basis eines nicht kritischen im Wesentlichen nicht geneigten
Implantationsprozesses in Verbindung mit einer geeignet gestalteten
Implantationsmaske 221 (siehe 2e) eingestellt
werden, während
Eigenschaften im Wesentlichen bereitgestellt werden, ohne dass die
eigentliche Gatehöhe und
der Gateabstand beeinflusst werden. Das heißt, eine feinfühlige Einstellung
einer Lackmaskenhöhe bei
einer vorgegebenen Gatehöhe
und bei einem vorgegebenen Gateabstand in Verbindung mit einem geeigneten
Neigungswinkel, der typischerweise bei kleiner werdenden kritischen
Abmessungen zu verringern ist, kann vermieden werden. In dieser
Hinsicht muss lediglich die gesamte Erstreckung des Transistors 200b entlang
der Längsrichtung
berücksichtigt
werden, wenn die Implantationsmaske 221 (siehe 2e)
geeignet angepasst wird, während insbesondere
die Implantationsparameter unkritisch sind und somit effizient eingestellt
werden können,
so dass das gewünschte
Maß an
Asymmetrie der Wannendotierstoffkonzentration 220a erreicht
wird.
-
Mit
Bezug zu den 2g–2i werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen eine Implantationsmaske aus einem Nicht-Lackmaterial auf
der Grundlage eines weniger kritischen Fotolithografieprozesses
strukturiert wird, um damit die gewünschte asymmetrische Ionenblockierfähigkeit
zu schaffen.
-
2g zeigt
schematisch das Halbleiterbauelement 250 mit dem Maskenmaterial 221,
das über der
Halbleiterschicht 202 gebildet ist. Das Maskenmaterial 221 umfasst
ein beliebiges geeignetes Material, etwa Siliziumdioxid, Siliziumnitrid
und dergleichen, wobei diese somit gut etablierte Nicht-Lackmaterialien
repräsentieren,
die eine erhöhte
Dichte und somit eine größere Ionenblockierfähigkeit
im Vergleich zu einem Lackmaterial besitzen. Des Weiteren ist in
der gezeigten Fertigungsphase eine Ätzmaske 223, etwa
eine Lackmaske, über
dem Maskenmaterial 221 gebildet, wobei ein Teil davon freiliegt,
der im Wesentlichen dem Transistor 200b entspricht, der noch
in der Schicht 202 zu bilden ist. Das Maskenmaterial 221 kann
auf der Grundlage einer beliebigen geeigneten Abscheidetechnik,
etwa durch CVD und dergleichen, auf der Grundlage gut etablierter
Prozessrezepte hergestellt werden. In einigen anschaulichen Ausführungsformen
umfasst das Maskenmaterial 221 eine Ätzstoppschicht (nicht gezeigt),
die für ein
besseres Ätzstoppverhalten
in einer nachfolgenden Prozesssequenz zum Entfernen eines Teils
des Maskenmaterials 221 sorgt. Beispielsweise kann Siliziumdioxid
als ein effizientes Ätzstoppmaterial
in Verbindung mit Siliziumnitridmaterial eingesetzt werden, während in
anderen Fällen
Siliziumnitrid als ein Ätzstoppmaterial
und Siliziumdioxid als der Hauptanteil des Materials der Schicht 221 dient.
Es sollte jedoch beachtet werden, dass ein beliebiges anderes Material
verwendet werden kann, etwa ein Polymermaterial und dergleichen,
solange das Ätzverhalten des
Materials 221 effizient modifiziert werden kann. Zu diesem
Zweck wird die Ätzmaske 223 beispielsweise
auf der Grundlage eines Lithografieprozesses hergestellt, der ohne
aufwändige
Lithografietechniken ausgeführt
werden kann, um eine abgestufte oder einen unterschiedlichen Grad
an Belichtung innerhalb des belichteten Bereichs des Materials 221 zu
erreichen, wie dies zuvor erläutert
ist. Eine Dicke der Ätzmaske 223 kann
so festgelegt werden, dass eine gewünschte asymmetrische Strukturierung
eines Ätzverhaltens
des belichteten Bereichs der Schicht 221 auf der Grundlage
eines geneigten Implantationsprozesses 224 erreicht wird,
während
welchem eine geeignete Sorte, etwa Xenon, Germanium, Silizium und
dergleichen, in das Material 221 eingeführt wird, wobei das gesamte Ätzverhalten
deutlich modifiziert wird. Es sollte beachtet werden, dass, obwohl
der Implantationsprozess 224 auf der Grundlage eines Neigungswinkels
ausgeführt
wird, ein größeres Maß an Flexibilität bei der
Auswahl einer geeigneten Dicke einer Maske 223 und des
Neigungswinkels 224 im Vergleich zu konventionellen Strategien
zur Herstellung asymmetrischer Transistorkonfigurationen erreicht
wird, wie sie zuvor mit Bezug zu den 1a–1c erläutert sind,
da beispiels weise ein Eindringen der Implantationssorte in abgedeckte Bereiche
des Materials 221 weniger kritisch ist, da die Maske 223 während eines
nachfolgenden Ätzprozesses
beibehalten wird, so dass eine entsprechende Modifizierung des Ätzverhaltens
gedeckte Bereiche des Materials 221 nicht unnötig das
Strukturieren des freigelegten Bereichs der Schicht 221 beeinflusst.
Ferner wird die Implantationsenergie des Prozesses 224 in
geeigneter Weise so gewählt,
dass ein unerwünschtes
Dotierstoffeindringen in die Halbleiterschicht 202 vermieden
wird, wenn dies als ungeeignet erachtet wird. Selbst die Implantationssorte zuverlässig innerhalb
des Materials 221 gestoppt wird, kann somit eine entsprechende
effiziente Modifizierung des Ätzverhaltens
des oberen Bereichs der Materialschicht 221 zu einem entsprechenden
Unterschied beim Voranschreiten der Ätzfront sorgen, was schließlich zu
einer geeignet gestalteten Implantationsmaske führt.
-
2h zeigt
schematisch das Halbleiterbauelement 250, wenn es der Einwirkung
einer Ätzumgebung 225 ausgesetzt
ist, die zum Entfernen von Material der Schicht 221 selektiv
zu der Halbleiterschicht 202 oder zu einer entsprechenden Ätzstoppschicht (nicht
gezeigt) gestaltet ist. Aufgrund der zuvor eingeführten Implantationssorte
ist die Abtragsrate während
des Prozesses 225 in Bereichen höher, die eine erhöhte Dosis
an Implantationssorte erhalten haben, so dass die entsprechende Ätzfront über dem
Bereich 251s schneller im Vergleich zu dem Bereich 251d voranschreitet.
-
2i zeigt
schematisch das Bauelement 250 in einer weiter fortgeschrittenen
Fertigungsphase, d. h. nach dem Ende des Ätzprozesses 225 und nach
dem Entfernen der Ätzmaske 223 (siehe 2h).
Folglich ist das Material 221 nunmehr so strukturiert,
dass es eine Implantationsmaske mit dem Bereich 221b mit
einer variierenden Ionenblockierfähigkeit repräsentiert,
wie dies zuvor erläutert ist.
Andererseits sorgen die Bereiche 221a, 221c für eine gewünschte hohe
Ionenblockierfähigkeit,
wie dies auch zuvor beschrieben ist. Beim Ausführen des Ionenimplantationsprozesses 220 wird
somit die Wannendotierstoffkonzentration 220a mit dem gewünschten
Grad an Asymmetrie auf der Grundlage des Maskenbereichs 221b geschaffen.
Daraufhin wird das Material 221 entfernt, beispielsweise
auf Grundlage gut etablierter selektiver Ätzrezepte, wobei der entsprechende
Abtrocknungsprozess auf Basis einer Ätzstoppschicht (nicht gezeigt)
gesteuert werden kann, die dann durch Anwenden gut etablierter Rezepte
entfernt wird. Beispielsweise kann Siliziumnitrid effizient selektiv
zu Siliziumdioxid abgetragen werden, das dann selektiv von Siliziummaterial auf
Grundlage gut etablierter Techniken entfernt wird. Daraufhin kann
die weitere Bearbeitung fortgesetzt werden, wie dies zuvor beschrieben
ist. Folglich wird der Maskenbereich 221b auf der Grundlage
weniger kritischer Lithografiebedingungen geschaffen, wobei dennoch
für eine
erhöhte
Entwurfs- und Prozessflexibilität
im Vergleich zu konventionellen Strategien gesorgt wird.
-
2j zeigt
schematisch das Halbleiterbauelement 250 gemäß weiterer
anschaulicher Ausführungsformen,
in denen die asymmetrische Konfiguration der Wannendotierung in
einer späteren
Fertigungsphase, d. h. nach dem Bilden der Gateelektroden, erreicht
wird. Das heißt,
die Gateelektroden 207 in Verbindung mit den Gateisolationsschichten 209 werden
auf der Grundlage konventioneller Fertigungsstrategien hergestellt.
Daraufhin wird das Maskenmaterial 221, etwa in Form eines
Lackmaterials, eines Polymermaterials oder eines anderen geeigneten
Maskenmaterials, etwa gut etablierter dielektrischer Materialien
und dergleichen, bereitgestellt. Das Material 221 kann
durch Aufschleudertechniken und dergleichen aufgebracht werden,
wobei bei Bedarf die Ebenheit des Materials 221 verbessert
wird, indem ein zusätzlicher
Reinigungsprozess, etwa ein CMP(chemischer mechanischer Polier)-Prozess
und dergleichen ausgeführt
wird. Anschließend
wird das Material 221 so strukturiert, dass der Bereich 221b mit
der gewünschten
Asymmetrie im Hinblick auf die Ionenblockierfähigkeit geschaffen wird, wie
dies zuvor erläutert
ist. Zu diesem Zweck werden in einigen anschaulichen Ausführungsformen
geeignete Belichtungstechniken eingesetzt, wie sie beispielsweise
mit Bezug zu dem Belichtungsprozess 222 (siehe 2c)
erläutert
sind, wenn das Material 221 in Form eine strahlungsempfindlichen
Lackmaterials vorgesehen wird. In anderen anschaulichen Ausführungsformen
wird eine zusätzliche Ätzmaske
in Verbindung mit einer geeigneten Behandlung vorgesehen, um in
lokaler Weise das Ätzverhalten
zu modifizieren, wie dies etwa mit Bezug zu den 2g und 2h beschrieben
ist. Auch in diesem Falle kann der abgestufte Bereich 221b erhalten
werden und kann nachfolgend zum Einbringen einer Wannendotierstoffsorte
in asymmetrischer Weise verwendet werden. Während des Implantationsprozesses 220 wird
somit die Dotierstoffkonzentration 220a als ein graduelles
oder abgestuftes Profil in den Bereichen 251s, 251d erhalten,
während
das Kanalgebiet 205 im Wesentlichen die Wannendotierstoffkonzentration entlang
einer Längsrichtung
des Transistors 200b aufgrund der Ionenblockierwirkung
der Gateelektrode 207 zeigt. Nach dem Implantationsprozess 220 wird
das Material 221, etwa durch einen geeigneten Ätzprozess,
abgetragen, wobei ebenfalls ein Ätzstoppmaterial
(nicht gezeigt) verwendet werden kann, um eine Schädigung freiliegender
Bereiche der Schicht 202 und der Gateelektroden 207 zu
verringern. Daraufhin kann die weitere Bearbeitung fortgesetzt werden,
indem die Source- und Draingebiete in den Bereichen 251s, 251d gebildet
werden, wie dies zuvor erläutert
ist.
-
Es
gilt also: die vorliegende Offenbarung stellt Halbleiterbauelemente
und Techniken bereit, in denen ein asymmetrischer Aufbau von Transistoren mit
erhöhter
Entwurfs- und Prozessflexibilität
im Vergleich zu konventionellen Strategien erreicht wird. Das heißt, die
Wannendotierstoffkonzentration wird in einer asymmetrischen Weise
in Bezug auf die Drain- und Sourcebereiche asymmetrischer Transistoren
vorgesehen, in den ein im Wesentlichen nicht-geneigter Implantationsprozess
und eine speziell gestaltete Implantationsmaske mit einer asymmetrischen
Ionenblockierfähigkeit
verwendet wird. Folglich kann die asymmetrische Struktur geschaffen werden,
ohne dass dies im Wesentlichen von den Bauteilabmessungen, etwa
der Gatehöhe,
dem Gateabstand und dergleichen, beeinflusst ist, wodurch eine bessere
Skalierbarkeit der asymmetrischen Strukturen von Transistoren erreicht
wird.
-
Weitere
Modifizierungen und Variationen der vorliegenden Offenbarung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art und Weise des Ausführens der vorliegenden Offenbarung
zu vermitteln. Selbstverständlich sind
die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten
Ausführungsformen zu
betrachten.