JP2001044409A - 固体撮像素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 工程数を削減し、感度や取り扱い電荷量等の
基本特性を確保しながらも画素サイズを縮小することが
可能な固体撮像素子の製造方法を提供する。 【解決手段】 両側縁がテーパ形状に成形された開口部
３ａを有するパターン３を基板１上に形成する。次に、
パターン３をマスクにしたイオン注入によって基板１の
表面層にＰ型不純物４を導入し、Ｐ型領域５を形成す
る。パターン３をマスクにしたイオン注入によって、Ｐ
型領域５の表面層になる深さにＮ型不純物６を導入し、
基板１の表面側に垂直レジスタの電荷転送領域７を形成
する。これによって、電荷転送領域７の一側方のＰ型領
域５部分を素子分離領域５ａとし、電荷転送領域７の他
側方のＰ型領域５部分を読み出しゲート領域５ｂとす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の製
造方法に関し、特には電荷転送領域を挟んで素子分離領
域と読み出しゲート領域とが設けられる固体撮像素子の
製造方法に関する。

【０００２】

【従来の技術】図３（１）〜図３（４）は、固体撮像素
子の製造方法を示す断面工程図である。固体撮像素子を
製造する場合には、先ず図３（１）に示すように、基板
１０１上にレジストからなる第１パターン１０２を形成
し、この第１パターン１０２をマスクにしたイオン注入
によって、基板１０１の表面層にＰ型不純物を導入して
なるＰウェル領域１０３を形成し、このＰウェル領域１
０３の表面層にＮ型不純物を導入してなる垂直レジスタ
の電荷転送領域１０４を形成する。

【０００３】次に、基板１０１上の第１パターン１０２
を除去した後、図３（２）に示すように、基板１０１上
に第２パターン１０５を形成する。この第２パターン１
０５は、電荷転送領域１０４を覆うと共にその一側方を
露出させる開口部１０５ａを有している。次いで、この
第２パターン１０５をマスクに用いたイオン注入によっ
て、電荷転送領域１０４の一側方の基板１０１表面層に
Ｐ型不純物を導入し、この部分を素子分離領域１０６と
する。次いで、基板１０１上の第２パターン１０５を除
去した後、必要に応じて図３（２）に示すように、基板
１０１上に第３パターン１０７を形成する。この第２パ
ターン１０７は、垂直レジスタ１０４上を覆うと共にそ
の他側方を露出させる開口部１０７ａを有している。次
に、この第３パターン１０７をマスクに用いたイオン注
入によって、電荷転送領域１０４の他側方の基板１０１
表面層にＰ型不純物を導入し、この部分を読み出しゲー
ト１０８とする。

【０００４】その後、図３（４）に示すように、電荷転
送領域１０４、素子分離領域１０６及び読み出しゲート
１０８上を覆う状態で、基板１０１上にゲート絶縁膜１
０９を介して転送電極１１０を形成する。しかる後、転
送電極１０１から露出させた基板１０１の表面層にＮ型
不純物を導入してなる電荷蓄積領域１１１を形成し、そ
の上層にＰ型不純物を導入してなるＰ型領域１１２を形
成し、フォトダイオードからなる受光部１１３とする。

【０００５】

【発明が解決しようとする課題】近年、固体撮像素子の
小型化及び多画素化の進展に伴い、画素サイズの縮小化
が求められている。ところで、固体撮像素子における感
度や取り扱い電荷量等の基本特性を維持するには、各画
素おける受光部１１３及び電荷転送領域１０４等の蓄電
領域の専有面積を確保する必要がある。このため、画素
サイズの縮小化を進めるためには、素子分離領域１０６
や、読み出しゲート１０８等を縮小することが重要にな
ってきている。

【０００６】しかし、上述の製造方法では、素子分離領
域１０６や読み出しゲート１０８の幅は、加工ルール
（イオン注入時のパターン最小線幅）よって規制され
る。このため、素子分離領域１０６や読み出しゲート１
０８の幅のさらなる縮小化が困難になっている。

【０００７】また、上述の製造方法では、電荷転送領域
１０４と、素子分離領域１０６や読み出しゲート１０８
とを形成するためのマスクになるパターンを個別に形成
するため、工程数が多く、製造コストがかかる。さらに
は、これらのパターンの形成位置を合わせる必要がある
ことも、固体撮像素子のさらなる縮小化を妨げる要因に
なっている。

【０００８】そこで本発明は、製造工程数の削減を図
り、かつ感度や取り扱い電荷量等の基本特性を確保しな
がらも画素サイズを縮小することが可能な固体撮像素子
の製造方法を提供することを目的としている。

【０００９】

【課題を解決するための手段】このような目的を達成す
るための本発明の固体撮像素子の製造方法は、先ず、両
側開口縁がテーパ形状に成形された開口部を有するパタ
ーンを基板上に形成する。その後、このパターンをマス
クにしたイオン注入によって、基板の表面層に第１導電
型の不純物を導入して第１導電型領域を形成する。ま
た、このパターンをマスクにしたイオン注入によって、
この第１導電型領域の表面層になる深さに第２導電型の
不純物を導入し、基板の表面側に垂直レジスタの電荷転
送領域を形成する。そして、電荷転送領域の一側方の第
１導電型領域部分を素子分離領域とし、当該電荷転送領
域の他側方の当該第１導電型領域部分を読み出しゲート
領域とする。

【００１０】このような製造方法では、パターンにおけ
る両側両側縁がテーパ形状に成形されているため、この
パターンをマスクにしたイオン注入の際には、イオンの
注入エネルギーとパターンの膜厚に応じた濃度及び深さ
で、パターンの両側開口縁の下方にも不純物が導入され
る。このため、第１導電型領域の表面層になる深さに第
２導電型の不純物を導入して電荷転送領域を形成するた
めのイオン注入では、第１導電型領域形成時よりもパタ
ーンの両側開口縁下方に不純物が導入され難くなり、第
１導電型領域の表面層の中央部にのみ電荷転送領域が形
成されることになる。したがって、電荷転送領域の両側
には、第１導電型領域が残り、この残った第１導電型領
域部分が素子分離領域及び読み出しゲート領域となる。
この結果、１つのパターンをマスクに用いた２回のイオ
ン注入によって、電荷転送領域とその両側の素子分離領
域及び読み出しゲート領域が形成されることになる。

【００１１】

【発明の実施の形態】以下、本発明の固体撮像素子の製
造方法の実施の形態を、図面に基づいて説明する。尚、
以下の各実施形態においては、一例としてＰ型を第１導
電型としＮ型を第２導電型として説明を行うこととす
る。

【００１２】（第１実施形態）図１（１）及び図１
（２）は、第１実施形態の製造方法を説明するための断
面工程図である。先ず、図１（１）に示すように、Ｎ型
のシリコン単結晶からなる基板１の表面側にＰ型の不純
物を導入し、基板１の表面側をＰウェル層２とする。次
に、この基板１上に、リソグラフィー法によって、レジ
スト材料からなるパターン３を形成する。このパターン
３は、垂直レジスタ形成領域１ａ上に開口部３ａを備え
ており、開口部３ａの延設方向（すなわち垂直転送方向
であり、図面における奥行き方向）と平行な両側開口縁
がテーパ形状に成形されている。そして、開口部３ａの
底面には、垂直レジスタの幅と同程度の幅で基板１の表
面を露出させる。

【００１３】このような形状のパターン３は、例えばリ
ソグラフィー法によって形成されたレジストパターンを
リフロー処理することによって開口部３ａの側壁をテー
パ形状に成形してなり、開口部３の両側開口縁のテーパ
角度はレジストパターンの膜厚及びリフロー条件を選択
することで適宜調整される。

【００１４】次に、このパターン３をマスクにしたイオ
ン注入によって、Ｐウェル層２の表面層にＰ型不純物４
を導入し、さらにＰ型不純物濃度の高いＰ型領域５を形
成する。この際、パターン３における開口部３ａの開口
縁部分（テーパ形状の部分）の下方にもＰ型不純物４が
導入される程度の注入エネルギーでイオン注入を行う。

【００１５】その後、このパターン３をマスクにしたイ
オン注入によって、Ｐ型領域５の表面層にＮ型不純物６
を導入し、垂直レジスタの電荷転送領域７を形成する。
この際、Ｐ型領域５の表面層にのみＮ型不純物が導入さ
れ、かつパターン３における開口部３ａの開口縁部分の
下方にはＮ型不純物６が導入されないような低エネルギ
ーでのイオン注入を行う。

【００１６】これによって、Ｐ型領域５の表面層の中央
付近に電荷転送領域７を形成し、Ｎ型の電荷転送領域７
の側方及び下方がＰ型領域５で覆われた状態にする。そ
して、電荷転送領域７の一側方のＰ型領域５部分を素子
分離領域５ａとし、電荷転送領域７の他側方のＰ型領域
５部分を読み出しゲート領域５ｂとする。

【００１７】次に、パターン３を除去した後、図１
（２）に示すように、基板１上にゲート絶縁膜１０を介
してポリシリコンからなる転送電極１１を形成する。こ
の転送電極１１は、読み出しゲート電極をも兼ねること
とし、垂直レジスタ形成領域１ａに沿って、電荷転送領
域７、素子分離領域５ａ及び読み出しゲート領域５ｂ上
を覆う状態で形成されることとする。ただし、この際、
素子分離領域５ａの幅よりも読み出しゲート５ｂの幅が
狭くなるような位置に転送電極１１を形成することとす
る。

【００１８】しかる後、転送電極１１をマスクにしたイ
オン注入によって、Ｐウェル層２の表面層にＮ型不純物
１２を導入してＮ型領域１３を形成する。さらに、この
転送電極１１をマスクにしたイオン注入によって、Ｎ型
領域１３の表面層にＰ型不純物１４を導入してＰ型領域
１５を形成する。これによって、転送電極１１から露出
する基板１の表面層に、Ｎ型領域１３とＰ型領域１５と
で構成されたフォトダイオードからなる受光部１６を形
成する。

【００１９】このような製造方法では、パターン３の開
口部３ａの両側開口縁がテーパ形状に成形されているた
め、このパターン３をマスクにしたイオン注入の際に
は、注入エネルギーとパターン３の膜厚に応じた濃度と
深さで開口縁下方にも不純物が導入される。このため、
Ｐ型領域５は、パターン３の開口縁下方にも形成され
る。一方、電荷転送領域７は、Ｐ型領域５の表面層に形
成されるため、この電荷転送領域７を形成するためのイ
オン注入では注入エネルギーが抑えられ、パターン３の
両側開口縁下方に電荷転送領域７を形成するためのＮ型
不純物６が導入され難くなり、Ｐ型領域５の表面層の中
央部にのみ電荷転送領域７が形成されることになる。し
たがって、電荷転送領域７の両側にはＰ型領域５が残
り、この残ったＰ型領域５部分が素子分離領域５ａ及び
読み出しゲート領域５ｂとなる。

【００２０】以上のように、１つのマスクを用いた２回
のイオン注入によって、電荷転送領域７、素子分離領域
５ａ及び読み出しゲート領域５ｂが形成されるため、固
体撮像素子の製造工程の削減を図ることができる。

【００２１】また、電荷転送領域７の両側にセルフアラ
インで素子分離領域５ａ及び読み出しゲート領域５ｂが
形成されるため、それぞれの領域をそれぞれの位置に形
成するための合わせ余裕を取る必要が無くなる。さら
に、素子分離領域５ａ及び読み出しゲート領域５ｂの幅
は、イオン注入の際の注入エネルギー、パターン３の膜
厚及び開口部３ａにおける両側開口縁のテーパ角度とに
よって決定される。このため、素子分離領域５ａ及び読
み出しゲート領域５ｂの幅は、リソグラフィー限界によ
って規定される最小線幅（加工ルール）に規制されるこ
となく縮小される。したがって、電荷転送領域７及び受
光部１６の面積を確保して感度や取り扱い電荷量等の基
本特性を確保しながらも、素子分離領域５ａ及び読み出
しゲート領域５ｂの幅を縮小することで画素サイズを縮
小することが可能になる。

【００２２】（第２実施形態）図２（１）及び図２
（２）は、第２実施形態の製造方法を説明するための断
面工程図である。これらの図に示す製造方法と、図１を
用いて説明した第１実施形態の製造方法との異なるとこ
ろは、図２（１）に示すように、パターン３を用いたイ
オン注入によって、基板１の表面層にＰ型不純物４を導
入してＰ型領域５を形成する際、斜めイオン注入を行う
点にあり、その他の工程は第１実施形態と同様であるこ
とととする。

【００２３】すなわち、Ｐ型不純物４を導入する際のイ
オン注入においては、パターン３における開口部３ａの
延設方向（すなわち垂直転送方向であり、図面における
奥行き方向）に対して垂直な方向または斜め方向にイオ
ンビームの入射角度を傾けた斜めイオン注入を行うこと
とする。

【００２４】そして、電荷転送領域７を挟んでイオンビ
ームの入射方向側になるＰ型領域５部分を素子分離領域
５ａとし、その反対側を読み出しゲート領域５ｂとす
る。

【００２５】このような製造方法によれば、Ｐ型領域５
を形成するためのイオン注入においては、イオンビーム
の入射方向側になるパターン３の開口縁下方には、その
反対側の開口縁下方よりも広い幅でかつ高い濃度でＰ型
不純物４が導入される。このため、イオンビームの入射
方向側になるＰ型領域５部分を素子分離領域５ａとする
ことで、よりＰ型不純物濃度の高い素子分離領域５ａを
得ることができ、素子分離領域５ａを挟んで配置された
受光部１６から電荷転送領域７への信号電荷の混入が防
止され、水平方向の画素混合（混色）を防止する効果を
高めることができる。

【００２６】

【発明の効果】以上説明したように本発明の固体撮像素
子の製造方法によれば、開口部の両側開口縁がテーパ形
状に成形されたパターンをマスクにしたイオン注入によ
って第１導電型領域を形成すると共にその表面層に第２
導電型の電荷転送領域を形成する構成にしたことで、第
１導電型領域の表面層の中央部にのみ電荷転送領域を形
成することが可能になる。このため、電荷転送領域の両
側に残った第１導電領域を素子分離領域及び読み出しゲ
ート領域とすることができる。したがって、１つのマス
クを用いた２回のイオン注入によって、電荷転送領域、
素子分離領域及び読み出しゲート領域が形成され、固体
撮像素子の製造工程を簡略化し、製造コストの削減を図
ることができる。

【００２７】また、電荷転送領域の両側にはセルフアラ
インで素子分離領域及び読み出しゲート領域が形成され
るため、それぞれの領域を形成する際の合わせ余裕を取
る必要が無くなる。さらに、素子分離領域及び読み出し
ゲート領域の幅を、製造上の加工ルールに制限されるこ
となく、イオン注入の際の注入エネルギー、パターンの
膜厚及び両側開口縁におけるテーパ角度によって調整
し、縮小することができる。以上のことから、電荷転送
領域及び受光部の面積を確保して感度や取り扱い電荷量
等の基本特性を確保しながらも、素子分離領域及び読み
出しゲート領域の幅を縮小することで画素サイズを縮小
することが可能になる。

【図面の簡単な説明】

【図１】第１実施形態の固体撮像素子の製造方法を示す
断面工程図である。

【図２】第２実施形態の固体撮像素子の製造方法を示す
断面工程図である。

【図３】従来の固体撮像素子の製造方法を示す断面工程
図である。

【符号の説明】

１…基板、３…パターン、３ａ…開口部、４…Ｐ型不純
物（第１導電型の不純物）、５…Ｐ型領域（第１導電型
領域）、５ａ…素子分離領域、５ｂ…読み出しゲート領
域、６…Ｎ型不純物（第２導電型の不純物）、７…電荷
転送領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】 両側開口縁がテーパ形状に成形された開
   口部を有するパターンを基板上に形成する工程と、 前記パターンをマスクにしたイオン注入によって前記基
   板の表面層に第１導電型の不純物を導入し、第１導電型
   領域を形成する工程と、 前記パターンをマスクにしたイオン注入によって前記第
   １導電型領域の表面層になる深さに第２導電型の不純物
   を導入し、前記基板の表面側に垂直レジスタの電荷転送
   領域を形成する工程とを行い、 前記電荷転送領域の一側方の前記第１導電型領域部分を
   素子分離領域とし、当該電荷転送領域の他側方の当該第
   １導電型領域部分を読み出しゲート領域とすることを特
   徴とする固体撮像素子の製造方法。
2. 【請求項２】 請求項１記載の固体撮像素子の製造方法
   において、 前記基板の表面層に前記第１導電型の不純物を導入する
   際、前記開口部の両側開口縁の延設方向に対して垂直方
   向または斜め方向にイオンビームを傾けた斜めイオン注
   入を行い、前記電荷転送領域を挟んで当該イオンビーム
   の入射方向側になる第１導電側領域部分を素子分離領域
   とすることを特徴とする固体撮像素子の製造方法。