JP2012503909A

JP2012503909A - バイアス印加装置、電子装置、バイアス印加方法、及びコンピュータプログラム

Info

Publication number: JP2012503909A
Application number: JP2011528259A
Authority: JP
Inventors: カイウレン，; ペテルケルネル，; キリルトライコヴィスキ，
Original assignee: ソニーエリクソンモバイルコミュニケーションズ，エービー
Priority date: 2008-09-24
Filing date: 2009-03-24
Publication date: 2012-02-09
Also published as: CN102165793A; WO2010034526A1; CN102224693B; EP2342846A1; WO2010034524A1; US20100073079A1; US20100073072A1; CN102224694A; EP2329658A1; TW201029357A; US7800443B2; WO2010034525A1; JP2012503911A; US20100073091A1; EP2329658B1; EP2342846B1; EP2342845A1; US8326255B2; CN102224693A; JP2012503910A

Abstract

配線によって接続された入力機器とを有する電子装置のためのバイアス印加装置が開示される。バイアス印加装置は、バイアス電圧及び基準電圧を提供するように構成されたバイアス信号生成器と、フライングキャパシタ回路であって、前記バイアス電圧及び前記基準電圧をそれぞれ選択的に前記フライングキャパシタ回路のキャパシタに接続および切断するために前記バイアス信号生成器に接続された第１のスイッチ群と、前記キャパシタの電圧を選択的に前記フライングキャパシタ回路の出力に接続及び切断するための第２のスイッチ群とを有し、前記第１及び第２のスイッチ群は同時に接続状態とならないフライングキャパシタ回路と、前記フライングキャパシタ回路の出力と前記装置の前記入力機器との間の有線接続とを有する。電子装置、バイアス印加方法、及びコンピュータプログラムもまた開示される。
【選択図】図３

Description

本発明はバイアス印加装置、このようなバイアス印加装置を有する電子装置、このような電子装置のためのバイアス印加方法、及び本発明に係るバイアス印加方法を実施するためのコンピュータプログラムに関する。

配線に接続され、供給されるバイアス電圧に依存しながら、誘導雑音に敏感なアナログ信号を供給するマイクや他の機器のような入力機器は、例えば複数の接地点によって形成されるループに起因した電磁環境両立性（electromagnetic compatibility）の問題に直面する可能性がある。マイクの場合、機器の他の部分への大電流が電圧変動を引き起こすことがあり、この電圧変動は例えばマイク信号において、しばしば「バンブルビー」音と呼ばれる低周波雑音として認められる。入力機器と出力機器とに共通のレファレンスを用いる有線接続において生じうる他の問題としては、反響(echo effect)が考えられる。通常、このような問題には、配線と部品をどのように配置するかと、既知の雑音を減衰させるための回路及び信号処理とをうまく調和させた設計で対処する必要がある。国際特許出願公開第WO 02/056511号パンフレットは、干渉の影響を受けている信号から、推定された周期的な干渉が除去されるよう、所望の信号を妨害している周期的な干渉の複製の生成を可能とすることによってこのような雑音に対処する手法を開示している。信号は干渉成分の予期される周波数付近で帯域フィルタリングされ、その後干渉の基本周波数を解明することができる。決定された重み及びフーリエ級数理論を用いて周波数領域における干渉成分の推定値が再構成できるよう、基本周波数のハーモニクスが生成される。推定干渉成分は、所望成分推定値を求めるための受信信号を形成するため、差し引かれる。重みはフィードバックループにおいて必要に応じて調整されてもよい。

しかし、これら干渉の影響の発生を回避するか、影響の発生を少なくとも緩和することへの要望もまた存在する。

本発明は、影響の少なくとも一部が、供給されるバイアス電圧という意味だけでなく、接地や、電源の正負電圧レベル間の中間基準電圧のような基準電圧という意味を含めて、入力機器へのバイアス印加における変動に起因して生じるという理解に基づいている。本発明はまた、今後電磁エネルギーに追いつくであろう伝導ループを形成するいくつかの電圧基準点の提供が、雑音の導入に寄与するとの理解にも基づいている。

第１の見地によれば、有線接続された入力機器を有する電子装置のためのバイアス印加装置が提供される。バイアス印加装置は、バイアス電圧及び基準電圧を提供するように構成されたバイアス信号生成器と、フライングキャパシタ回路であって、前記バイアス電圧及び前記基準電圧をそれぞれ選択的に前記フライングキャパシタ回路のキャパシタに接続および切断するために前記バイアス信号生成器に接続された第１のスイッチ群と、前記キャパシタの電圧を選択的に前記フライングキャパシタ回路の出力に接続及び切断するための第２のスイッチ群とを有し、前記第１及び第２のスイッチ群は同時に接続状態とならないフライングキャパシタ回路と、前記フライングキャパシタ回路の出力と前記装置の前記入力機器との間の有線接続とを有する。

装置はさらに、前記第２のスイッチ群が前記接続状態にある際に、前記フライングキャパシタの前記出力による電荷が蓄積され、前記有線接続に電圧を供給するように構成されたストレージキャパシタを有してもよい。

前記有線接続は、前記フライングキャパシタ回路の切り替えの影響を減衰させるためのフィルタをさらに有してもよい。前記フィルタは、前記第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタであってよい。前記フィルタは、前記第１及び第２のスイッチ群の動作の切り替え周波数と基本的に等しい阻止帯域を有するノッチフィルタであってよい。

前記装置は前記第１及び第２のスイッチ群に制御信号を供給するように構成されたコントローラをさらに有してもよい。前記コントローラは繰り返しシーケンスにおいて、前記第２のスイッチ群をオフ状態とし、前記第１のスイッチ群をオン状態とし、前記キャパシタが前記バイアス電圧及び前記基準電圧からの電圧によって充電(gain)された後に前記第１のスイッチ群をオフ状態とし、さらに前記第２のスイッチ群をオン状態にするように構成されてよい。前記コントローラは前記第１及び第２のスイッチ群のいずれかをオン状態にする前に、前記第１及び第２のスイッチ群に共通する開期間(open time)を与えるように構成されてもよい。

前記基準電圧は接地電圧であってよい。

第２の見地によれば、有線接続された入力機器を有する電子装置と、第１の見地に係るバイアス印加装置が提供される。

前記装置の前記入力機器はマイクを有してよい。

前記入力機器への前記有線接続はさらにアンテナを有してよく、前記アンテナは前記装置の無線受信器に接続されるとともに、チョークコイルによって前記装置の音声入力回路と分離される。

前記装置はさらに、これも有線接続される出力機器を有してよく、前記有線接続の前記基準電圧部分が出力機器に対しても基準電圧として用いられる。前記装置の前記出力機器は少なくとも１つのスピーカを有してよい。

前記入力機器への前記有線接続は、前記装置から前記入力機器を取り外すためのコネクタを有してよい。

前記入力機器は、バイアス抵抗、アナログ入力装置、及び信号出力を有してよく、前記バイアス抵抗及び前記アナログ入力装置は前記入力機器の端子間に直列に接続され、前記信号出力は前記バイアス抵抗の交流電圧が出力信号として供給されるように接続される。前記アナログ入力装置は、ドレインとソースが前記アナログ入力装置の端子に接続された電界効果トランジスタと、前記電界効果トランジスタのゲート−ソース間に接続された容量センサとを有してよい。前記容量センサは、コンデンサマイク、ＭＥＭＳセンサ、及び液体容量傾斜計のいずれかであってよい。前記装置はさらに、前記バイアス抵抗と前記アナログ入力装置との間に接続されたトランジスタであって、前記バイアス抵抗への前記接続における前記出力信号の信号スイングが提供されるよう、前記トランジスタのコレクタが前記バイアス抵抗に、前記トランジスタのエミッタが前記アナログ入力装置に、ベースがバイアス点を提供する電圧に接続される。前記信号出力は、前記バイアス抵抗の各端子への接続を有してよく、該接続の少なくとも１つが、前記出力信号の交流結合のためのキャパシタを有する。

第３の見地によれば、有線接続された入力機器を有する電子装置のためのバイアス印加方法が提供される。方法は、バイアス電圧及び基準電圧を有するバイアス信号を生成する工程と、前記バイアス電圧及び前記基準電圧をそれぞれ選択的にフライングキャパシタ回路のキャパシタに接続および切断するために前記バイアス信号に接続された第１のスイッチ群と、前記キャパシタの電圧を、前記フライングキャパシタ回路と前記装置の前記入力機器との間の有線接続に接続された前記フライングキャパシタ回路の出力に選択的に接続及び切断するための第２のスイッチ群とを有するフライングキャパシタ回路を制御する工程とを有し、前記制御する工程は、前記第１及び第２のスイッチ群が同時に接続状態とならないように、前記第１のスイッチ群を開き前記第２のスイッチ群を閉じる工程と、前記第２のスイッチ群を開き前記第１のスイッチ群を閉じる工程とを交互に行う。

前記方法はさらに、前記第２のスイッチ群が前記接続状態にある際に、前記フライングキャパシタの前記出力によってストレージキャパシタに電荷を蓄積する工程と、前記ストレージキャパシタから前記有線接続に電圧を供給する工程とを有してもよい。

前記方法はさらに、前記フライングキャパシタ回路の切り替えの影響を減衰するために、前記フライングキャパシタ回路の前記出力信号にフィルタ処理を適用する工程を有してもよい。前記フィルタ処理を適用する工程は、前記第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタ処理を適用する工程を有してもよい。前記フィルタ処理を適用する工程は、前記第１及び第２のスイッチ群の動作の切り替え周波数と基本的に等しい阻止帯域を有するノッチフィルタ処理を適用する工程を有してもよい。

前記制御する工程はさらに、繰り返しシーケンスにおいて、前記第２のスイッチ群をオフ状態にする工程と、前記第１のスイッチ群をオン状態にする工程と、前記キャパシタが前記バイアス電圧及び前記基準電圧からの電圧によって充電された後に前記第１のスイッチ群をオフ状態にする工程と、前記第２のスイッチ群をオン状態にする工程とを有してよい。前記制御する工程はさらに、前記第１及び第２のスイッチ群のいずれかをオン状態にする前に、スイッチ群を閉じる時間を遅らせることにより、前記第１及び第２のスイッチ群に共通する開期間(open time)を与える工程を有してもよい。

第４の見地によれば、プロセッサによって実行された際、前記プロセッサに第３の見知に係る前記方法を実行させるように構成された命令を有するプログラムコードを有するコンピュータプログラムが提供される。

実施形態に係るバイアス印加装置を模式的に示す図である。実施形態に係るバイアス印加装置を含んだ装置の部分を模式的に示す図である。実施形態に係るスイッチ群のための制御信号手法を示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。図３に示された各時刻におけるスイッチ群の状態を模式的に示す図である。実施形態に係る方法を示す状態図である。実施形態に係るスイッチ群の動作を示す状態図である。実施形態に係るコンピュータ読み取り可能な媒体を模式的に示す図である。実施形態に係る装置を示す図である。実施形態に係る回路装置を模式的に示す図である。実施形態に係る回路装置を模式的に示す図である。実施形態に係るコンピュータ読み取り可能な媒体を模式的に示す図である。実施形態に係る電子装置を示す図である。

バイアスを印加するため、バイアス抵抗を電源電圧及びアナログ入力装置に接続することができる。アナログ入力装置は、バイアス抵抗及び前記アナログ入力装置が電源電圧と基準電圧との間に直列接続されるように、例えば接地である基準電圧に接続されるのが伝統的である。アナログ入力装置を通る信号は、出力信号を提供するために信号出力によって接続されるのが伝統的である。信号出力は、出力信号を交流(AC)結合するためのキャパシタを有することが好ましい。

図１は、実施形態に係るバイアス印加装置１００を模式的に示す図である。バイアス印加装置１００は、例えば配線１０３，１０４によって接続された入力機器１０２を有する電子装置に適用可能である。バイアス印加装置は、バイアス電圧Vbias及び基準電圧Vrefを提供するように構成されたバイアス信号生成器１０６を有する。基準電圧Vrefは、接地であっても、電源の正電圧レベル及び負電圧レベルの間の中間基準電圧であってもよい。バイアス電圧Vbiasは、入力機器１０２が適切に動作するために指定された電圧である。そのため、入力機器に印加される電圧は基準電圧Vrefとバイアス電圧Vbiasとの差となるであろう。

バイアス印加装置１００はさらに、フライングキャパシタ回路１０８を有する。フライングキャパシタ回路１０８は、バイアス電圧Vbiasと基準電圧Vrefとをそれぞれ選択的にフライングキャパシタ回路１０８のキャパシタ１１２に接続、切断するために上述のバイアス信号生成器１０６に接続された第１のスイッチ群１０９，１１０を有する。フライングキャパシタ回路１０８はさらに、キャパシタ１１２の電圧をフライングキャパシタ回路１０８の出力１１６に選択的に接続、切断するための第２のスイッチ群１１３，１１４を有する。スイッチ１０９，１１０，１１３，１１４は、第１のスイッチ群１０９，１１０と第２のスイッチ群１１３，１１４の両方が接続状態とならないように、すなわち、バイアス信号生成器１０６及び出力１１６とがガルバニック接触しないように、操作される。第１のスイッチ群１０９，１１０が閉じられた際にキャパシタ１１２に印加される電圧、すなわち基準電圧Vrefとバイアス電圧Vbiasとの電圧差は、第１のスイッチ群１０９，１１０が開かれた際にキャパシタ１１２に保持される。そして、第２のスイッチ群１１３，１１４が閉じられ、電圧が出力１１６に供給される。第２のスイッチ群１１３，１１４が開けられ、その後第１のスイッチ群１０９，１１０が閉じられて、手順は上述したように継続する。これにより、バイアス信号生成器１０６とフライングキャパシタ回路１０８の出力１１６とが直接的なガルバニック接触することなしに電圧Vref，Vbiasが出力に提供される。そのため、他の基準電圧点とのループは存在しない。従って、フライングキャパシタ回路１０８の出力１１６と、装置の入力機器１０２との間の有線接続１０３，１０４のがノイズに影響されにくくなる。

好ましくは、バイアス印加装置１００は、第２のスイッチ群１１３，１１４が接続状態にある際に、フライングキャパシタ回路１０８の出力による電荷が蓄積されるように構成されたストレージキャパシタ１１７を有する。ストレージキャパシタ１１７は、浮遊電圧基準と電圧Vbiasとの間、あるいは電圧VrefとVbiasとの間に接続することができる。そして、ストレージキャパシタ１１７は、蓄積した電荷により、有線接続１０３に電圧（ひいては電流）を提供することができる。ストレージキャパシタ１１７は回路の他の場所に配置されてもよいが、電気的観点から、第２のスイッチ群１１３，１１４が接続状態になった際にストレージキャパシタ１１７を素速く充電できるよう、フライングキャパシタ回路１０８にできるだけ近く配置することが好ましい。

有線接続は、フライングキャパシタ回路の切り替えの影響を減衰させるためのフィルタをさらに有してもよい。これにより、切り替えによって重畳される信号成分を減衰させることができる。フィルタは出力１１６に配置されることが好ましい。適切なフィルタ設計を可能とするには、入力機器の動作周波数帯域外の周波数、例えば基本的には高い周波数を、切り替え周波数に選択することが好ましい。フィルタは、第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタであってよい。ローパスフィルタはストレージキャパシタ１１７を有してもよい。あるいは、フィルタは、第１及び第２のスイッチ群の動作の切り替え周波数と基本的に等しい阻止帯域を有するノッチフィルタであってもよい。これは、配線１０３，１０４又は接続された機器が動作している周波数帯域内もしくは周波数帯域間で切り替え周波数を選択せざるを得ない場合に特に好適であろう。

装置１００は、第１及び第２のスイッチ群１０９，１１０，１１３，１１４に制御信号を供給するように構成されたコントローラを有することができる。制御信号は上述した内容に従ってスイッチを動作させるために提供されるであろう。例えばキャパシタ１１２がバイアス信号生成器１０６によって適切に充電されることを可能にするため、あるいは出力１１６に電圧が適切に供給されることを可能にするために、切り替えと切り替えの間に遅延を適用することができる。さらに、バイアス信号生成器１０６と出力１１６とがガルバニック接触しないことを確実にするため、すなわち、スイッチ１０９，１１０，１１３，１１４のいずれかが閉じられる前にキャパシタ１１２の電荷が安定することを可能にするために、第１及び第２のスイッチ群１０９，１１０，１１３，１１４に共通する開期間を提供するための遅延を、スイッチ群のいずれかをオン状態とする前に提供することができる。キャパシタ１１２は比較的大きな容量、例えば１μＦ程度の容量を有することが好ましい。従って、スイッチ１０９，１１０，１１３，１１４は一体化された部品として実施され、キャパシタ１１２はこの一体化部品に適切に接続された別部品として取り付けられることが好ましい。

図２は、実施形態に係るバイアス印加装置２０２を含んだ電子装置２００の部分を模式的に示す図である。バイアス印加装置２０２は、例えば配線２０５，２０６によって接続された、例えばマイクである入力機器２０４を有する。バイアス印加装置２０２は、図１に関して説明したものと同様の、バイアス電圧Vbias及び基準電圧Vrefを提供するように構成されたバイアス信号生成器２０８を有する。バイアス印加装置２０２はさらに、フライングキャパシタ回路２１０を有する。フライングキャパシタ回路２１０は、バイアス電圧Vbiasと基準電圧Vrefとをそれぞれ選択的にフライングキャパシタ回路２１０のキャパシタ２１４に接続、切断するためにバイアス信号生成器２０８に接続された第１のスイッチ群２１１，２１２を有する。フライングキャパシタ回路２１０はさらに、キャパシタ２１４の電圧をフライングキャパシタ回路２１０の出力端子２１７，２１８に選択的に接続、切断するための第２のスイッチ群２１５，２１６を有する。第１及び第２のスイッチ群２１１，２１２，２１５，２１６は、両方が接続状態とならないよう、図１に関して詳細に説明したように制御される。

バイアス印加装置２０２は、図１に関して明示したように、ストレージキャパシタを有することができる。有線接続は、フライングキャパシタ回路の切り替えによる影響を減衰させるためのフィルタ２２２をさらに有することができる。フィルタ２２２は、第１及び第２のスイッチ群２１１，２１２，２１５，２１６の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタであってよい。ストレージキャパシタはローパスフィルタの一部であってよい。あるいは、フィルタは、第１及び第２のスイッチ群２１１，２１２，２１５，２１６の動作の切り替え周波数と基本的に等しい阻止帯域を有するノッチフィルタであってよい。コントローラ２２０は、第１及び第２のスイッチ群２１１，２１２，２１５，２１６に制御信号を提供するように構成されている。コントローラは、繰り返しシーケンスにおいて、第２のスイッチ群２１５，２１６をオフ状態とし、第１のスイッチ群２１１，２１２をオン状態とし、キャパシタがバイアス電圧Vbias及び基準電圧Vrefからの電圧によって充電(gain)された後に第１のスイッチ群２１１，２１２をオフ状態とし、さらに第２のスイッチ群２１５，２１６をオン状態にするように構成されることが好ましい。コントローラは、第１及び第２のスイッチ群２１１，２１２，２１５，２１６の一方をオン状態にする前に、第１及び第２のスイッチ群２１１，２１２，２１５，２１６に共通する開期間を与えるように構成されることが好ましい。1.

基準電圧は、接地電圧であっても、電源の正電圧レベルVccと負電圧レベルVeeの間の中間基準電圧であってもよい。入力機器への有線接続はさらにアンテナを有してよく、アンテナは装置２００の無線受信器２２４に接続されるとともに、チョークコイル２２８によって装置２００の音声入力回路２２６と分離される。装置２００はさらに、これも有線接続２０６，２０７によって接続される出力機器２３０（例えば１つ以上のスピーカ）を有してよく、ここで、有線接続の基準電圧部分２０６は出力機器２３０に対しても基準電圧として用いられる。入力機器２３０は例えば、配線２０７に接続された出力を有する出力信号回路２３２によって駆動される。以下で図８に関してさらに説明するように、入力機器２０４への有線接続、好ましくはさらに出力機器２３０への有線接続は、装置２００から入力機器２０４を、好ましくはさらに出力機器２０３を取り外すためのコネクタ２３４を有することができる。バイアス電圧は、音声入力回路２２６の入力からのフィードバック信号２３６を、フィードバックループが与えられるように例えばその基準電圧線において観察することにより、バイアス信号生成器２０８によって生成されてよい。

図３は、実施形態に係る、スイッチ群のための制御信号手法を示す図である。制御信号は時間ｔについて、高いレベルは対応するスイッチ群が閉じられることを示し、低いレベルは対応するスイッチ群が開かれることを示すように図示されている。図３の上段に図示された制御信号は、バイアス信号生成器に最も近いスイッチ群の動作を示し、下段に図示された制御信号はバイアス印加装置の出力に最も近いスイッチ群の動作を示している。図３からわかるように、２つの信号は同時にハイになることがないので、それによって第１のスイッチ群と第２のスイッチ群の両方が接続状態になることが回避されるであろう。すなわち、バイアス信号生成器とバイアス印加装置の出力とが直接ガルバニック接続することはないであろう。図示した実施形態において、第１及び第２のスイッチ群の開期間は等しい。しかし、これらは任意に選択可能である。第１のスイッチ群の開期間はキャパシタを充電するのに十分であることが唯一必要とされることであり、一方、第２のスイッチ群の閉期間は、入力機器、後段のフィルタ、又は他の後段の回路が有するリアクティブ機能によって第２のスイッチ群が開かれている間バイアス電圧を維持できる時間より長くないことが好ましい。ｉからｖｉまでの番号が振られた複数の点線はそれぞれ時刻を示し、各時刻についての切り替え状態を図４ａ〜図４ｆを参照して詳細に説明する。

図４ａ〜図４ｆは、図３においてｉからｖｉの番号が示された各時刻におけるスイッチ群の状態を模式的に示す図である。

図４ａは、時刻ｉにおける切り替え状態を示し、呼の時刻においては、第１のスイッチ群に対する制御信号はローに設定され、第２のスイッチ群に対する制御信号がハイに設定されていることが図３からわかる。そのため、図４ａに示すように、第１のスイッチ群のスイッチは開となり、第２のスイッチ群のスイッチは閉となる。そして、この状態において、キャパシタの電荷は、フライングキャパシタ回路の出力へ向かう電圧源として機能するであろう。

図４ｂは、時刻ｉｉにおける切り替え状態を示し、この時刻においては第１のスイッチ群に対する制御信号、第２のスイッチ群に対する制御信号ともローに設定されていることが図３からわかる。そのため、図４ｂに示すように、第１のスイッチ群及び第２のスイッチ群のいずれもが開となる。

図４ｃは、時刻ｉｉｉにおける切り替え状態を示し、この時刻においては第１のスイッチ群に対する制御信号はハイに設定され、第２のスイッチ群に対する制御信号がローに設定されていることが図３からわかる。そのため、図４ｃに示すように、第１のスイッチ群のスイッチは閉となり、第２のスイッチ群のスイッチは開となる。そして、バイアス信号生成器は、この状態において、フライングキャパシタ回路のキャパシタを充電するであろう。

図４ｄは、時刻ｉｖにおける切り替え状態を示し、この時刻においては第１のスイッチ群に対する制御信号、第２のスイッチ群に対する制御信号ともローに設定されていることが図３からわかる。そのため、図４ｄに示すように、第１のスイッチ群及び第２のスイッチ群のいずれもが開となる。

図４ｅは、時刻ｖにおける切り替え状態を示し、この時刻においては第１のスイッチ群に対する制御信号はローに設定され、第２のスイッチ群に対する制御信号がハイに設定されていることが図３からわかる。そのため、図４ｅに示すように、第１のスイッチ群のスイッチは開となり、第２のスイッチ群のスイッチは閉となる。そして、時刻ｉｉｉ時点でバイアス信号生成器によってキャパシタに供給された電荷は、この状態においてフライングキャパシタ回路の出力へ向かう電圧源として機能するであろう。

図４ｆは、時刻ｖｉにおける切り替え状態を示し、この時刻においては第１のスイッチ群に対する制御信号、第２のスイッチ群に対する制御信号ともローに設定されていることが図３からわかる。そのため、図４ｆに示すように、第１のスイッチ群及び第２のスイッチ群のいずれもが開となる。同様にして、手順が進行する。

図４ｂ〜４ｄ及び４ｆにそれぞれ示すように、時刻ｉｉ〜ｉｖ及びｖｉにおいては、バイアス印加装置によって供給されるバイアスは存在しないが、例えば十分高い切り替えレートを持たせることによって第２のスイッチ群の開期間が短く維持され、かつ後段の回路（例えばローパスフィルタ）や入力機器自身がその切り替えレートに対する十分なリアクティブ機能(reactive feature)を有するならば、バイアスレベルはこの短時間の間維持されるであろう。

図５は、実施形態に係る方法を示す状態図である。方法は、概して、相互作用する２つの主プロセスを有する。詳述したように、バイアス信号を供給するための第１のバイアス信号生成プロセス５００と、生成されたバイアス信号を、バイアス印加装置の出力並びに入力機器へ供給するフライングキャパシタ回路操作プロセス５０２である。

バイアス信号生成プロセス５００は、バイアス信号と基準電圧を有するバイアス信号の生成工程を有する。基準電圧は、接地であっても、電源の正電圧レベル及び負電圧レベルの間の中間基準電圧であってもよい。バイアス電圧は、入力機器が正しく機能するために指定された電圧であり、入力機器の入力からのフィードバック信号を、フィードバックループが与えられるように例えばその基準電圧線において観察することにより生成されてよい。

フライングキャパシタ回路操作プロセス５０２は、上述した実施形態のいずれかに従って構成されたフライングキャパシタ回路を、第１及び第２のスイッチ群の両方が接続状態にならないように、第１のスイッチ群を開くとともに第２のスイッチ群を閉じる工程と、第２のスイッチ群を開くと共に第１のスイッチ群を閉じる工程とを交互に行うことにより制御する工程を有する。既に詳述したように、これにより、バイアス信号生成器とフライングキャパシタ回路の出力とが直接的なガルバニック接触することなしに基準電圧及びバイアス電圧が出力に提供される。

方法は、上述した主プロセスに加え、フライングキャパシタ回路の切り替えの影響を減衰するために、フライングキャパシタ回路の出力信号にフィルタ処理を適用する工程を有してもよい。フィルタ処理を適用する工程は、第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタ処理を適用する工程であってよい。これは、切り替えに起因して生じる、バイアス電圧及び基準電圧に対するいかなる影響をも削減するためである。あるいは、フィルタ処理を適用する工程は、第１及び第２のスイッチ群の動作の切り替え周波数と基本的に等しい阻止帯域を有するノッチフィルタを適用する工程であってよい。これは、バイアス印加装置の出力に接続されている回路が動作している周波数帯域内又は周波数帯域間で切り替え周波数を選択せざるを得ない場合に特に好適である。

フライングキャパシタ回路の切り替えを制御する工程はおおよそ、繰り返しシーケンスにおいて、第２のスイッチ群をオフ状態にする工程と、第１のスイッチ群をオン状態にする工程と、キャパシタがバイアス電圧及び基準電圧からの電圧によって充電された後に第１のスイッチ群をオフ状態にする工程と、第２のスイッチ群をオン状態にする工程とを有する。キャパシタ状態が安定すること、またバイアス信号生成器とフライングキャパシタ回路の出力との間で直接的なガルバニック接触が生じないことを確実にするため、制御する工程は、第１及び第２のスイッチ群のいずれかをオン状態に切り替える前に、例えばスイッチを閉じる工程を遅延させることにより第１及び第２のスイッチ群の共通開時間を提供する工程を有することができる。

図６は、実施形態に係る、フライングキャパシタ回路のスイッチ群の動作を示す状態図である。第１の状態６００において、第１のスイッチ群のスイッチが開状態に設定される。第２の状態６０２において、既に詳述したように、共通した開期間を提供するために遅延が提供される。第３の状態６０４において、第２のスイッチ群のスイッチが閉状態に設定される。そして、この状態において、キャパシタの電荷は、フライングキャパシタ回路の出力へ向かう電圧源として機能するであろう。第４の状態６０６において、入力機器がバイアス印加されている間に遅延が提供される。第５の状態６０８において、第２のスイッチ群のスイッチが開状態に設定される。第６の状態６１０において、既に詳述したように、共通した開期間を提供するために遅延が提供される。第７の状態６１２において、基準電圧とバイアス電圧との電圧差を保持するようにフライングキャパシタ回路のキャパシタをバイアス信号生成器が充電できるよう、第１のスイッチ群のスイッチが閉状態に設定される。第８の状態６１４において、キャパシタが充電されることを可能にするため、遅延が提供される。そして手順は第１の状態６００に戻り、第１のスイッチ群のスイッチが再び開状態に設定される。

バイアス印加装置によって供給される（理想的には純粋な直流（ＤＣ）特性を有するべき）電源電圧の、望ましくないいかなるＡＣ成分も、直接結合（すなわちアナログ入力機器とバイアス抵抗）及び信号出力を通じて伝播し、雑音を出力信号に加えうる。以下、そのような望ましくないＡＣ成分にどのように対処するかに関するいくつかの手法を例示する。

図７は、アナログ入力７０２及び電界効果トランジスタ（ＦＥＴ）７０４を有する例示的なアナログ入力装置７００を模式的に示す図である。ＦＥＴはアナログ入力装置７００の端子７０６，７０８に接続されたドレインとソースとを有する。アナログ入力７０２は好ましくはＦＥＴ７０４のゲート−ソース間に接続された容量センサである。容量センサは例えばコンデンサマイク、ＭＥＭＳセンサ、あるいは液体容量傾斜計であってよい。音、力、又は傾きといった物理現象を検出すると、アナログ入力７０２の静電容量が変化する。従って、上述したようにバイアス印加装置によって提供され、アナログ入力７０２上に印加された電荷は、アナログ入力７０２の電圧を変化させる。アナログ入力７０２は、電子回路や、電界効果トランジスタのゲート及びソースを通じて入力を供給する機器であってもよい。

図８は、図７に関して説明したアナログ入力装置７００の等価回路８００を模式的に示す図である。アナログ入力装置８００は、一般にバイアス抵抗よりもずっと高い、非常に高い信号インピーダンス８０４を有する電流源８０２と見ることができる。図７に示すような回路装置に適用すると、電源電圧の雑音の大部分はこの等価的な高信号インピーダンス８０４上に存在するであろう。

図９は、実施形態に係る回路装置９００を模式的に示す図である。回路装置９００はバイアス印加装置９０２を有する。バイアス印加装置９０２は、図１に関して説明した実施形態のいずれかに従って提供される電源電圧９０４とアナログ入力装置９０６とに接続されたバイアス抵抗を有する。バイアス印加装置２０２とアナログ入力装置９０６とが電源電圧９０４と基準電圧９０８との間に直列に接続されるよう、アナログ入力装置９０６は、好ましくは電源電圧９０４（例えば図１に示したVbias）より低い電圧を有する基準電圧９０８（例えば図１に示したVref）に接続される。回路装置９００から出力信号を提供するため、バイアス抵抗９０２を通る信号は信号出力９１０によって接続されている。信号出力９１０は、出力信号のＡＣ結合のためのキャパシタ９１２，９１４を有することが好ましい。アナログ入力装置９０６は、図７に関して説明した例のいずれかによるものであることが好ましい。

図９の構成は、図８に関して説明したように、アナログ入力装置９０６に内在する特性が、電源電圧９０４に存在する雑音の除去を提供することを暗示する。なぜなら、バイアス抵抗９０２がアナログ入力装置９０６のインピーダンスに対して非常に低いインピーダンスを有するため、ごく一部のみがバイアス抵抗９０２上に存在するからである。図９の構成は、図３に関して説明したように、アナログ入力装置９０６に内在する特性が、電源電圧９０４に存在する雑音の除去を提供することを暗示する。典型的には２６ｄＢの雑音除去効果が達成できる。実質的なコモンモード除去もまた達成できる。

図９に関して説明した構成については、バイアス抵抗を通る信号を得ることによって効果が達成される。しかし、電圧を正及び負の電源電圧として構成したり、何らかの部品の位置を変更したり、ある部品を同様の特性を有する他の部品と交換したり、回路を調整するための要素を付加したりと言ったように、等しい電気的特性を持つように構成することによっても同様の効果を実現することができる。バイアス印加装置９０２とアナログ入力装置９０６とは、携帯電話機に接続されたヘッドセットのように、接続されて相互にやりとりする機器で用いられる場合、両者を同じ装置に設ける必要はない。

図１０は、実施形態に係る回路装置１０００を模式的に示す図である。回路装置１０００は、バイアス印加装置１００２を有する。バイアス印加装置１００２は、図１に関して説明した実施形態のいずれかに従って提供される電源電圧１００４と接続されたバイアス抵抗を有する。アナログ入力装置１００６は、好ましくは電源電圧１００４（例えば図１に示したVbias）より低い電圧を有する基準電圧１００８（例えば図１に示したVref）に接続される。トランジスタ１０１０は、バイアス印加装置１００２、トランジスタ１０１０及びアナログ入力装置１００６が電源電圧１００４と基準電圧１００８との間に直列接続されるよう、バイアス抵抗１００２とアナログ入力装置１００６との間に、コレクタをバイアス抵抗１００２に、エミッタをアナログ入力装置１００６にそれぞれ接続される形で接続される。回路装置１０００から出力信号を提供するため、バイアス抵抗１００２を通る信号は信号出力１０１２によって接続されている。信号出力１０１２は、出力信号のＡＣ結合のためのキャパシタ１０１４，１０１６を有することが好ましい。アナログ入力装置１００６は、図７に関して説明した例のいずれかに従ったものであることが好ましい。トランジスタ１０１０のベースは、バイアス抵抗１００２への接続点における出力信号の信号スイングが提供されるようにバイアス点を提供するため、例えば分圧器１０１８，１０２０によって提供される電圧に接続される。

図１０の構成において、図７に関して説明したアナログ入力装置７００の構成を想定すると、トランジスタ１０１０及びＦＥＴ７０４は有益であることがわかっているカスコードとなるであろう。アナログ入力装置１００６の信号は、その駆動電圧には重畳されなくなる。トランジスタ１０１０のベースが低インピーダンス１０２０に適切に接続されていれば、トランジスタ１０１０は、エミッタにおいて低インピーダンスを有し、アナログ入力装置１００６に駆動電圧を供給するエミッタフォロワとして機能するであろう。アナログ入力装置１００６からの信号はトランジスタ１０１０のコレクタに現れ、ベースに電圧を適切に印加することで、コレクタはバイアス抵抗１００２を通る出力信号を提供するためにスイングするであろう。トランジスタ１０１０のベースへの電圧は、アナログ入力装置の感度を適応させるといった他の効果を実現するために制御されてよい。図１０の例において、トランジスタ１０１０はバイポーラＮＰＮトランジスタであり、低出力インピーダンスとベースに印加される電圧に関して良好な制御特性を有するため、特に好ましい。しかし、大電力を出力する必要がある場合や他の理由があれば、ＭＯＳＦＥＴのような、よりロバストなトランジスタ又は他の適切な能動デバイスを用いてもよい。

この手法は、影響の少なくとも一部が、提供されるバイアス電圧という観点において入力機器のバイアス印加における変動に起因して生じるという理解に基づいている。この手法はまた、高インピーダンスな電界効果トランジスタを通じた増幅器へのアナログ信号出力の提供が、かなりの雑音が生じる原因となっており、その一方で、やはりバイアス印加に用いられ、アナログ入力及び電界効果トランジスタを有する構成よりもずっと低いインピーダンスを有する直列抵抗を通じたアナログ信号が、増幅器に供給される雑音成分を削減するという理解にも基づいている。この手法は、図１及び図２に関して説明したフィルタを代用もしくは補完するものとして用いることができる。

図９及び図１０に関して説明した手法、すなわちバイアス抵抗を通る信号の取得の実施形態について、図２の手法は信号と音声入力回路との接続において若干の修正がなされるであろう。この修正は図９及び図１０に関して既に詳細に説明したので、本技術分野に属する当業者は、電子装置のこの実施形態を説明するための独立した手法を必要とせずにこの修正を実行可能であると考えられる。

図１１は、実施形態に係るコンピュータ読み取り可能な媒体の模式図である。本発明に係る方法は、コンピュータ及びプロセッサの少なくとも一方のような処理手段を用いて実施するのに適している。そのため、処理手段、プロセッサ、又はコンピュータに、図５及び図６のぞれぞれに関して説明した実施形態のいずれかに関する方法の工程を実行させるように構成された命令を有するコンピュータプログラムが提供される。図１１に示すように、コンピュータプログラムは、コンピュータ読み取り可能な媒体１１００に格納されたプログラムコードであって、処理手段、プロセッサ、又はコンピュータ１１０２によって読み込み及び実行可能であり、処理手段、プロセッサ、又はコンピュータ１１０２に、本発明に係る方法、好ましくは図５及び図６に関して説明した実施形態のいずれかとしてを実行させるプログラムコードを有することが好ましい。コンピュータ１１０２及びコンピュータプログラム製品１１００は、プログラムコードを順次実行し、いずれかの方法の動作を段階的に実施可能に構成されてよいが、普通は、いずれかの方法の動作が必要性及びデータの入手可能性に応じて実行されるリアルタイムベースでプログラムコードを実行するように構成されてよく、例えば図５に関して説明した主プロセス５００及び５０２が並列に実行されてもよい。処理手段、プロセッサ、又はコンピュータ１１０２は、一般に組み込みシステムと呼ばれるものであることが好ましい。従って、図１１に描かれたコンピュータ読み取り可能な媒体１１００及びコンピュータ１１０２は、図示された表現そのもののように解釈すべきではなく、原則の理解を与えるためだけの例示として解釈すべきである。既に述べたように、コンピュータ１１０２は、例えば携帯電話機、デジタルカメラ、携帯情報端末など、図２に関して説明した機能を有する電子装置の一部であってよい。

図１２は、本発明の原理を適用可能な、実施形態に係る電子装置１２００を示す図である。装置１２００は図２の模式図によって示される装置２００の例を表現したものであってよい。電子装置１２００は例えば携帯電話機やメディアプレーヤ／レコーダであってよい。装置１２００は電源、電気回路、ユーザインタフェースなどを備えた本体１２０２を有する。ユーザインタフェースはキーパッド１２０４、ディスプレイ１２０６、マイク１２０８、及びスピーカ１２１０を有してよい。装置はさらにコネクタ１２１２を有し、コネクタ１２１２には、例えばヘッドセット１２１８を構成する外部マイク１２１４及び外部スピーカ１２１６，１２１６’をヘッドセット１２１８のコネクタ１２２０によって接続可能である。コネクタ１２１２，１２２０は互いに結合して、本体の電気回路と、信号を入力及び出力するためのヘッドセット１２１８の入力機器１２１４，１２１６，１２１６’との電気的な接点を提供する。このように、コネクタ１２１２，１２２０は接続及び切断が可能であり、ヘッドセット１２１８のコネクタ１２２０の滑りにくい表面１２２２により、接続及び切断操作を容易にすることができる。図２に関して説明したように、ヘッドセット１２１８のコード１２２４の配線は、（例えば８７．５〜１０８．０ＭＨｚのＦＭ帯における）装置１２００の無線アンテナとしても機能することができる。

Claims

配線によって接続された入力機器を有する電子装置のためのバイアス印加装置であって、
バイアス電圧及び基準電圧を提供するように構成されたバイアス信号生成器と、
フライングキャパシタ回路であって、
前記バイアス電圧及び前記基準電圧をそれぞれ選択的に前記フライングキャパシタ回路のキャパシタに接続および切断するために前記バイアス信号生成器に接続された第１のスイッチ群と、
前記キャパシタの電圧を選択的に前記フライングキャパシタ回路の出力に接続及び切断するための第２のスイッチ群とを有し、
前記第１及び第２のスイッチ群は同時に接続状態とならないフライングキャパシタ回路と、
前記フライングキャパシタ回路の出力と前記装置の前記入力機器との間の有線接続と、を有することを特徴とするバイアス印加装置。
前記第２のスイッチ群が前記接続状態にある際に、前記フライングキャパシタ回路の出力による電荷を蓄積するとともに、前記有線接続に電圧を供給するように構成されたストレージキャパシタをさらに有することを特徴とする請求項１に記載のバイアス印加装置。
前記有線接続が、前記フライングキャパシタ回路の切り替えの影響を減衰させるためのフィルタをさらに有することを特徴とする請求項１又は請求項２に記載のバイアス印加装置。
前記フィルタは、前記第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタであることを特徴とする請求項３に記載のバイアス印加装置。
前記フィルタは、前記第１及び第２のスイッチ群の動作の切り替え周波数と本質的に等しい阻止帯域を有するノッチフィルタであることを特徴とする請求項３に記載のバイアス印加装置。
前記第１及び第２のスイッチ群に制御信号を供給するように構成されたコントローラをさらに有することを特徴とする請求項１乃至請求項５のいずれか１項に記載のバイアス印加装置。
前記コントローラは、繰り返しシーケンスにおいて、
前記第２のスイッチ群をオフ状態とし、
前記第１のスイッチ群をオン状態とし、
前記キャパシタが前記バイアス電圧及び前記基準電圧からの電圧によって充電された後に前記第１のスイッチ群をオフ状態とし、
さらに前記第２のスイッチ群をオン状態にする
ように構成されることを特徴とする請求項６に記載のバイアス印加装置。
前記コントローラは、前記第１及び第２のスイッチ群のいずれかをオン状態にする前に、前記第１及び第２のスイッチ群に共通する開期間を与えるように構成されることを特徴とする請求項７に記載のバイアス印加装置。
前記基準電圧が接地電圧であることを特徴とする請求項１乃至請求項８のいずれか１項に記載のバイアス印加装置。
配線によって接続された入力機器と、請求項１乃至請求項９のいずれか１項に記載のバイアス印加装置とを有することを特徴とする電子装置。
前記入力機器がマイクを有することを特徴とする請求項１０に記載の電子装置。
前記入力機器への前記有線接続がさらにアンテナを有し、前記アンテナは前記バイアス印加装置の無線受信器に接続されるとともに、チョークコイルによって前記バイアス印加装置の音声入力回路と分離されていることを特徴とする請求項１０又は請求項１１に記載の電子装置。
有線接続される出力機器をさらに有し、前記有線接続の前記基準電圧部分が、出力機器に対しても基準電圧として用いられることを特徴とする請求項１０乃至請求項１２のいずれか１項に記載の電子装置。
前記バイアス印加装置の前記出力機器が少なくとも１つのスピーカを有することを特徴とする請求項１３に記載の電子装置。
前記入力機器への前記有線接続が、前記入力機器を前記バイアス印加装置から取り外すためのコネクタを有することを特徴とする請求項１０乃至請求項１４のいずれか１項に記載の電子装置。
前記入力機器は、
バイアス抵抗と、
アナログ入力装置と、
信号出力と、を有し、
前記バイアス抵抗及び前記アナログ入力装置は前記入力機器の端子間に直列に接続され、
前記信号出力が、前記バイアス抵抗の交流電圧が出力信号として供給されるように接続されることを特徴とする請求項１０乃至請求項１５のいずれか１項に記載の電子装置。
前記アナログ入力装置は、
ドレインとソースが前記アナログ入力装置の端子に接続された電界効果トランジスタと、
前記電界効果トランジスタのゲート−ソース間に接続された容量センサと、
を有することを特徴とする請求項１６に記載の電子装置。
前記容量センサは、コンデンサマイク、ＭＥＭＳセンサ、及び液体容量傾斜計のいずれかであることを特徴とする請求項１７に記載の電子装置。
前記バイアス抵抗と前記アナログ入力装置との間に接続されたトランジスタをさらに有し、前記バイアス抵抗への前記接続で前記出力信号の信号スイングが提供されるよう、前記トランジスタのコレクタが前記バイアス抵抗に、エミッタが前記アナログ入力装置に、ベースがバイアス点を提供する電圧に、それぞれ接続されることを特徴とする請求項１６乃至請求項１８のいずれか１項に記載の電子装置。
前記信号出力が前記バイアス抵抗の端子の各々への接続を有し、
該接続の少なくとも１つが前記出力信号の交流結合のためのキャパシタを有することを特徴とする請求項１６乃至請求項１９のいずれか１項に記載の電子装置。
配線によって接続された入力機器を有する電子装置にバイアスを印加する方法であって、
バイアス電圧及び基準電圧を有するバイアス信号を生成する工程と、
前記バイアス電圧及び前記基準電圧をそれぞれ選択的にフライングキャパシタ回路のキャパシタに接続および切断するために前記バイアス信号に接続された第１のスイッチ群と、前記フライングキャパシタ回路と前記装置の前記入力機器との間の有線接続に接続された前記フライングキャパシタ回路の出力に、前記キャパシタの電圧を選択的に接続及び切断するための第２のスイッチ群とを有するフライングキャパシタ回路を制御する工程と、
を有し、
前記制御する工程は、前記第１及び第２のスイッチ群が同時に接続状態とならないように、前記第１のスイッチ群を開いて前記第２のスイッチ群を閉じる工程と、前記第２のスイッチ群を開いて前記第１のスイッチ群を閉じる工程とを交互に行うことを特徴とする方法。
前記第２のスイッチ群が前記接続状態にある際に、前記フライングキャパシタの前記出力によってストレージキャパシタに電荷を蓄積する工程と、前記ストレージキャパシタから前記有線接続に電圧を供給する工程とをさらに有することを特徴とする請求項２１に記載の方法。
前記フライングキャパシタ回路の切り替えの影響を減衰するために、前記フライングキャパシタ回路の前記出力信号にフィルタ処理を適用する工程をさらに有することを特徴とする請求項２１又は請求項２２に記載の方法。
前記フィルタ処理を適用する工程が、前記第１及び第２のスイッチ群の動作の切り替え周波数より低いカットオフ周波数を有するローパスフィルタ処理を適用する工程を有することを特徴とする請求項２３に記載の方法。
前記フィルタ処理を適用する工程が、前記第１及び第２のスイッチ群の動作の切り替え周波数と本質的に等しい阻止帯域を有するノッチフィルタ処理を適用する工程を有することを特徴とする請求項２３に記載の方法。
前記制御する工程が、繰り返しシーケンスにおいて、
前記第２のスイッチ群をオフ状態にする工程と、
前記第１のスイッチ群をオン状態にする工程と、
前記キャパシタが前記バイアス電圧及び前記基準電圧からの電圧によって充電された後に前記第１のスイッチ群をオフ状態にする工程と、
前記第２のスイッチ群をオン状態にする工程と、
を有することを特徴とする請求項２１乃至請求項２５のいずれか１項に記載の方法。
前記制御する工程が、前記第１及び第２のスイッチ群のいずれかをオン状態にする前に、前記スイッチ群を閉じる時間を遅らせることにより、前記第１及び第２のスイッチ群に共通する開期間を与える工程をさらに有することを特徴とする請求項２６に記載の方法。
プロセッサによって実行された際、前記プロセッサに請求項２１乃至請求項２７のいずれか１項に記載の方法を実行させるように構成された命令を有するプログラムコードを有するコンピュータプログラム。