JP6113707B2 - デジタル信号オフセット調整装置および方法並びにパルスパターン発生装置 - Google Patents

Description

本発明は、デジタル信号に任意の直流電圧によるオフセット電圧を付与して出力するデジタル信号オフセット調整装置および方法並びにデジタル信号オフセット調整装置を用いたパルスパターン発生装置に関する。

近年、ＧＨｚ帯まで高速化しているデジタル通信システムに用いる各種装置や半導体デバイスなどの試験を行う際には、高速なデジタル信号に対し、試験対象となる被測定物の入力インタフェースに応じたバイアス電圧（オフセット電圧）を供給する必要がある。

このため、本件出願人は、下記特許文献１に開示されるように、デジタル信号に任意の直流電圧によるバイアス電圧を付与して出力するデジタル信号オフセット調整装置を出願している。

特許文献１に開示されるデジタル信号オフセット調整装置１０１は、図３に示すように、低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子１０２と、バイアス電圧設定部１０３で設定された所望の直流バイアス電圧を出力する直流電圧発生器１０４と、入力端子１０２に入力される入力デジタル信号の低周波成分、直流成分及び高周波成分に直流電圧発生器１０４から出力される直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子１０５と、入力端子１０２と出力端子１０５との間に接続され、入力端子１０２に入力される入力デジタル信号の高周波成分を出力端子１０５に通過させるコンデンサ１０６と、入力端子１０２に一端側が接続され、入力デジタル信号の低周波成分及び直流成分を他端側に通過させる第１のコイル１０７と、出力端子１０５に一端側が接続される第２のコイル１０８と、第１のコイル１０７の他端側に第１の入力端が接続され、第１及び第２の入力端に入力される第１のコイル１０７の他端側に通過される入力デジタル信号の低周波成分及び直流成分と直流電圧発生器１０４から出力される直流バイアス電圧（オフセット電圧）とを合成して得られる合成信号を出力端から第２のコイル１０８の他端側を介して出力端子１０５に出力する合成回路１０９とを備えている。また、合成回路１０９は、第１のコイル１０７の他端側に通過される入力デジタル信号の低周波成分のうち周波数が高い成分ほど演算増幅器の利得が大きくなるように周波数特性を補償するための周波数特性補償回路１０９ａを備えている。

上述したデジタル信号オフセット調整装置１０１によれば、第１のコイル１０７の他端から出力される信号の交流成分に対し、その周波数が高くなる程高い利得を示す特性を有する周波数補償回路１０９ａを備えたことにより、数１００ＨｚからＧＨｚ帯の低周波成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達し、デジタル通信システムに用いる各種装置の試験などを適切に行うことができるという効果を奏する。

また、本件出願人は、上述した特許文献１に開示されるデジタル信号オフセット調整装置１０１の改良案として、下記特許文献２に開示されるデジタル信号オフセット調整装置を出願している。

特許文献２に開示されるデジタル信号オフセット調整装置は、図３の構成において、コンデンサ１０６と出力端子１０５との間にアイソレーション回路が接続されたものであり、入力端子１０２に入力された入力デジタル信号の交流成分をコンデンサ１０６およびアイソレーション回路を介して出力端子１０５へ伝達するとともに、直流成分と低周波成分を第１のコイル１０７により抽出してバイアス用の直流信号と合成して第２のコイル１０８を介して出力端子１０５に供給している。また、低周波成分の入力端子１０２側への逆流をアイソレーション回路で阻止している。これにより、出力側に接続される回路の影響、例えばミスマッチによる反射等が入力側に戻ることがなく、歪みの少ない広帯域な波形伝達を可能にしている。

また、アイソレーション回路および合成回路１０９は、それぞれ利得可変型増幅器を含むように構成し、指定された振幅値のデジタル信号が出力端子１０５から出力されるように、アイソレーション回路および合成回路１０９の利得可変型増幅器を制御する振幅制御手段を設けた構成としている。これにより、出力するデジタル信号に任意の直流オフセットを与えるだけでなく、その振幅を任意に設定することができるようになっている。

特許第４２５６８９４号公報 特許第４２６１５５５号公報

ところで、この種のデジタル信号オフセット調整装置は、試験対象となる被測定物と同軸ケーブルを介してコネクタ接続し、被測定物に所望パターンのデジタル信号を入力したり、同軸ケーブルを介してコネクタ接続されるプローブの接触子を被測定物の端子（信号端子、電源端子、クランド端子）に接触させて所望パターンのデジタル信号を入力することで各種試験を行っている。

しかしながら、上述したデジタル信号オフセット調整装置を用いて被測定物の各種試験を行う際、出力が短絡したり、開放したりすることにより、オフセット電圧に対して大きな電位差や電流差が生じ、コイル１０８による過渡応答により異常電圧が発生することで電気的オーバーストレス（ＥＯＳ：Electrical Over Stress）が生じる可能性があった。

このＥＯＳの原因としては、例えば数十Ω程度のインピーダンスが低いレーザダイオードを用いた光変調器を被測定物（ＤＵＴ）とし、プローブの接触子を被測定物のパッド（信号端子、グランド端子）に接触させて各種試験を行う際にプローブの接触子が被測定物の端子から瞬間的に離れたり、瞬間的に接触したり、正しい位置に接触していない場合、半導体デバイスを被測定物として測定を行う際に電源の種類や極性を間違えて不適切な電源のオン・オフを行った場合、適正なオフセット電圧が設定されていない状態のまま被測定物との間を同軸ケーブルで接続した場合、被測定物と同軸ケーブルを介してコネクタ接続する際にコネクタが奥まで押し込まれずに接触不良を起こしている場合などの様々な要因が考えられる。

そして、従来のデジタル信号オフセット調整装置では、上述した状況によって出力の短絡や開放が発生し、コイルによる高電圧パルス発生による異常電圧が発生すると、ＥＯＳに弱いアイソレーション回路内部の高周波アンプや出力端子に接続された被測定物などを異常電圧から保護することができなかった。また、近年、この種のデジタル信号オフセット調整装置を含む各種測定装置では、半導体プロセスの微細化により高周波化も進んでおり、耐電圧が低下し、ＥＯＳにも弱くなっている。

尚、この種のデジタル信号オフセット調整装置には、供給できる電流を制限するために電流制限回路が組み込まれている場合があり、短絡等に伴う過電流から回路を保護している。しかしながら、短絡時に一定の電流がコイルに供給され続けてしまい、短絡が開放されて復帰したときに、コイルの両端に高電圧が発生し、この高電圧によって装置の内部回路や被測定物などが保護されずに損傷する恐れがあった。

そこで、本発明は上記問題点に鑑みてなされたものであって、内部回路や被測定物などを高電圧パルス発生による異常電圧から保護することができるデジタル信号オフセット調整装置および方法並びにパルスパターン発生装置を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載されたデジタル信号オフセット調整装置は、入力端子１１および出力端子１３と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ１２と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる第１のコイル１５と、
前記出力端子に一端側が接続された第２のコイル１８と、
任意の直流電圧によるオフセット電圧を発生するオフセット電圧発生器１４と、
前記第１のコイルの他端から出力される信号に前記オフセット電圧発生器から出力されたオフセット電圧を合成し、この合成した合成信号を前記出力端子から被測定物に入力するための試験信号として出力整合用の抵抗１７を介して前記第２のコイルの他端側に供給する合成回路１６と、
前記合成回路と前記抵抗との間に接続された切替手段１９と、
前記抵抗の両端の電位差を検出する電位差検出部２１と、
出力が短絡して電位差の変化が急峻に起きたときの電位差に起因した電圧に応じた値が正負のしきい値電圧として予め設定され、前記電位差検出部からの検出信号の電圧値と前記正負のしきい値電圧とを比較し、前記検出信号の電圧値が前記正負のしきい値電圧の何れかを超えたときに過電流検出信号を出力する比較回路２３と、
前記過電流検出信号が入力されたときに、前記切替手段をオフに切り替え制御する制御部２４とを備えたことを特徴とする。

請求項２に記載されたデジタル信号オフセット調整装置は、請求項１のデジタル信号オフセット調整装置において、
前記入力端子１１と前記出力端子１３との間で、前記コンデンサ１２と直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路２７を備えたことを特徴とする。

請求項３に記載されたデジタル信号オフセット調整装置は、請求項１又は２のデジタル信号オフセット調整装置において、
前記切替手段１９がオフに切り替え制御されたときに、前記第２のコイル１８に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプする過電圧保護回路２０を備えたことを特徴とする。

請求項４に記載されたデジタル信号オフセット調整装置は、請求項１〜３の何れかのデジタル信号オフセット調整装置において、
前記制御部２４は、前記切替手段１９をオフに切り替え制御してからの時間が所定時間を経過したときに、前記切替手段をオンに切り替え制御するとともに、前記オフセット電圧を目標電圧まで緩やかに立ち上げて出力制御することを特徴とする。

請求項５に記載されたデジタル信号オフセット調整装置は、請求項１〜４の何れかのデジタル信号オフセット調整装置において、
前記比較回路２３が前記過電流検出信号を出力して異常が発生したときのエラーログを記憶する記憶部２６を備えたことを特徴とする。

請求項６に記載されたデジタル信号オフセット調整方法は、入力端子１１に入力されたデジタル信号の交流成分をコンデンサ１２を介して出力端子１３へ伝達するステップと、
前記入力端子に入力されたデジタル信号の直流成分および低周波成分を、前記入力端子に一端側が接続された第１のコイル１５により通過させるステップと、
任意の直流電圧によるオフセット電圧を発生するステップと、
前記第１のコイルの他端から出力される信号に前記オフセット電圧を合成した合成信号を合成回路１６から出力し、前記出力端子に一端側が接続された第２のコイル（１８）の他端側に出力整合用の抵抗１７を介して前記合成信号を前記出力端子から被測定物に入力するための試験信号として供給するステップと、
前記抵抗の両端の電位差を検出して検出信号を出力するステップと、
出力が短絡して電位差の変化が急峻に起きたときの電位差に起因した電圧に応じた値が正負のしきい値電圧として予め設定され、前記検出信号の電圧値が前記正負のしきい値電圧の何れかを超えたときに過電流検出信号を出力するステップと、
前記過電流検出信号を出力したときに、前記合成回路と前記抵抗との間に接続された切替手段１９をオフに切り替え制御するステップとを含むことを特徴とする。

請求項７に記載されたデジタル信号オフセット調整方法は、請求項６のデジタル信号オフセット調整方法において、
前記入力端子１１と前記出力端子１３との間で、前記コンデンサ１２と直列にアイソレーション回路２７を接続し、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するステップを含むことを特徴とする。

請求項８に記載されたデジタル信号オフセット調整方法は、請求項６又は７のデジタル信号オフセット調整方法において、
前記切替手段１９がオフに切り替え制御されたときに、前記第２のコイル１８に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプするステップを含むことを特徴とする。

請求項９に記載されたデジタル信号オフセット調整方法は、請求項６〜８の何れかのデジタル信号オフセット調整方法において、
前記切替手段１９をオフに切り替え制御してからの時間が所定時間を経過したときに、前記切替手段をオンに切り替え制御するとともに、前記オフセット電圧を目標電圧まで緩やかに立ち上げて出力制御するステップを含むことを特徴とする。

請求項１０に記載されたデジタル信号オフセット調整方法は、請求項６〜９の何れかのデジタル信号オフセット調整方法において、
前記過電流検出信号を出力して異常が発生したときのエラーログを記憶するステップを含むことを特徴とする。

請求項１１に記載されたパルスパターン発生装置は、任意のパターンのデジタル信号を生成するパターン信号発生部２と、
前記パターン信号発生部から出力されたパターン信号に対して、所望の直流電圧によるオフセット電圧を与えて出力する請求項１〜５の何れかに記載のデジタル信号オフセット調整装置３とを備えたことを特徴とする。

本発明によれば、ＥＯＳに弱い内部回路（例えば高周波アンプ）や出力端子にコネクタ接続される被測定物などを異常電圧から保護することができる。

また、入力端子と出力端子との間で、コンデンサと直列にアイソレーション回路を接続した構成とすれば、入力端子側から出力端子側へ信号を伝達させ、且つ出力端子から入力端子側への信号の伝達を阻止するので、出力側に接続される回路の影響、例えばミスマッチによる反射等が入力側に戻ることがなく、歪みの少ない広帯域な波形伝達が可能になる。

さらに、出力の短絡が開放されて自動復帰する場合、デジタル信号の低周波成分及び直流成分の信号に付与されるオフセット電圧を目標電圧まで緩やかに立ち上げるように制御すれば、出力端子から出力するデジタル信号に対し、目標電圧のオフセット電圧がいきなり付与されることがなく、安全に復帰させることができる。

また、過電流検出信号を出力して異常が発生したときの履歴を示すエラーログを記憶するので、コイルによる高電圧パルス発生による異常電圧の発生原因を究明する際の情報として利用することができる。

本発明に係るデジタル信号オフセット調整装置を含むパルスパターン発生装置の第１実施の形態を示すブロック図である。 本発明に係るデジタル信号オフセット調整装置を含むパルスパターン発生装置の第２実施の形態を示すブロック図である。 特許文献１に開示される従来のデジタル信号オフセット調整装置の構成図である。

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

［第１実施の形態］
本発明に係るデジタル信号オフセット調整装置を含むパルスパターン発生装置の第１実施の形態について図１を参照しながら説明する。

図１に示すように、第１実施の形態のパルスパターン発生装置１（１Ａ）は、パターン信号発生部２とデジタル信号オフセット調整装置３（３Ａ）を備えて大略構成される。

パターン信号発生部２は、被測定物の各種試験を行う際にデジタル信号オフセット調整装置３に入力される所望のパルスパターンのデジタル信号Ｄｉを発生するものであり、デジタル信号出力部２ａとパルスパターン指定部２ｂを備えている。

デジタル信号出力部２ａは、所望のパルスパターンによる低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号Ｄｉを出力している。このデジタル信号Ｄｉは、例えば同一ビットデータが連続するようなデータパターンを含むものである。

パルスパターン指定部２ｂは、デジタル信号出力部２ａから出力させるデジタル信号Ｄｉのパルスパターンを指定している。

デジタル信号オフセット調整装置３Ａは、パターン信号発生部２から入力されるデジタル信号Ｄｉに任意の直流電圧によるオフセット電圧を付与し、このオフセット電圧の付与によってオフセット調整されたデジタル信号を、同軸ケーブルを介してコネクタ接続される被測定物に試験信号として出力するものである。

図１に示すように、デジタル信号オフセット調整装置３Ａは、入力端子１１、コンデンサ１２、出力端子１３、オフセット電圧発生器１４、第１のコイル１５、合成回路１６、抵抗１７、第２のコイル１８、切替手段１９、過電圧保護回路２０、電位差検出部２１、しきい値電圧発生器２２、比較回路２３、制御部２４、警報出力部２５、記憶部２６を備えている。

入力端子１１は、パターン信号発生部２のデジタル信号出力部２ｂと接続される。入力端子１１には、低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号Ｄｉがデジタル信号出力部２ａから入力される。

コンデンサ１２は、入力端子１１と出力端子１３との間に接続され、入力端子１１から入力されるデジタル信号Ｄｉの高周波成分を出力端子１３に通過させている。

出力端子１３は、入力端子１１から入力してコンデンサ１２を通過したデジタル信号Ｄｉの交流成分に対し、入力端子１１から入力して第１のコイル１５により抽出された信号にオフセット電圧発生器１４のオフセット電圧を合成した合成信号が加えられたデジタル信号Ｄｏを出力している。デジタル信号Ｄｏは、試験信号として、例えば光変調器や半導体デバイスなどの不図示の被測定物（ＤＵＴ）に入力される。

オフセット電圧発生器１４は、固定設定又は可変設定された所望の直流電圧によるオフセット電圧を発生して出力している。

第１のコイル１５は、入力端子１１と合成回路１６との間に接続される低周波抽出用コイルである。第１のコイル１５は、入力端子１１から入力されるデジタル信号Ｄｉの低周波成分及び直流成分を他端側に通過させている。

合成回路１６は、入力端子１１から第１のコイル１５を介して入力されるデジタル信号Ｄｉの低周波成分及び直流成分の信号と、オフセット電圧発生器１４から出力されるオフセット電圧とを合成した合成信号を出力している。合成回路１６は、例えば特許文献１や特許文献２などの周知の回路で構成することができる。なお、合成回路１６は、短絡した瞬間に過電流が生じないように保護する電流制限回路を含んだ構成である。

抵抗１７は、合成回路１６と第２のコイル１８との間に接続される出力整合用の抵抗である。抵抗１７は、合成回路１６から出力される合成信号を、オン状態の切替手段１９、第２のコイル１８を介して出力端子１３に通過させている。

第２のコイル１８は、抵抗１７と出力端子１３との間に接続されるバイアス印加用コイルである。第２のコイル１８は、合成回路１６からオン状態の切替手段１９、抵抗１７を介して入力される合成信号を出力端子１３に通過させている。

切替手段１９は、合成回路１６と抵抗１７との間に接続され、合成回路１６と抵抗１７との間が接続されたオン状態において、制御部２４から切替オフ制御信号が入力されたときに、オンからオフに切り替えている。切替手段１９は、例えばオン抵抗が極めて小さいＭＯＳ系の半導体スイッチで構成することができる。

また、切替手段１９をオフからオンに切り替えて復帰させる場合には、ユーザが警報出力部２５の警報出力の内容を見て安全を確認し、その上でユーザの手動操作によって行われる。さらに、切替手段１９は、オフ状態において制御部２４から切替オン制御信号が入力されたときに、オフからオンに自動的に切り替えて復帰するようにしても良い。

尚、本例における出力抵抗値は、抵抗１７の抵抗値、第２のコイル１８の残留抵抗値、切替手段１９のオン抵抗値によって決まる値である。

過電圧保護回路２０は、合成回路１６の入力側に接続される第１過電圧保護回路２０ａと、合成回路１６の出力側に接続される第２過電圧保護回路２０ｂとから構成される。

第１過電圧保護回路２０ａは、第１のコイル１５と合成回路１６との間に接続され、切替手段１９がオフに切り替わったときに、第２のコイル１８に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプし、高電圧による電流が合成回路１６や被測定物（ＤＵＴ）に流れ込むのを防止している。

第２過電圧保護回路２０ｂは、抵抗１７と第２のコイル１８との間に接続され、切替手段１９がオフに切り替わったときに、第２のコイル１８に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプし、高電圧による電流が被測定物（ＤＵＴ）や入力端子１１側に流れ込むのを防止している。これら第１過電圧保護回路２０ａおよび第２過電圧保護回路２０ｂは、特に図示はしないが、周知のクランプ回路で構成することができる。具体的には、アノードに正電源電圧が印加されるダイオードと、カソードに負電源電圧が印加されるダイオードとを直列接続し、これら２つのダイオードの接続点を抵抗１７と第２のコイル１８との間に接続したクランプ回路、２つのツェナーダイオードをカソードを対向させて直列接続し、一方のツェナーダイオードのアノードを抵抗１７と第２のコイル１８との間に接続し、他方のツェナーダイオードのアノードを接地したクランプ回路などで構成される。なお、アノードとカソードは入れ替え可能である。

電位差検出部２１は、抵抗１７の両端の電位差を検出するもので、例えばバッファアンプと差分演算回路を備えて構成される。電位差検出部２１は、抵抗１７の両端の電圧をバッファアンプでバッファし、さらに両端の電位差を差動演算回路で電流値に比例する電圧値に増幅変換している。

しきい値電圧発生器２２は、正負のしきい値電圧を発生し、この発生した正負のしきい値電圧を比較回路２３に入力している。

比較回路２３は、ウィンドウコンパレータで構成され、電位差検出部２１からの電圧値と正負の電流値の上限に相当する正負のしきい値電圧とを比較し、電位差検出部２１からの電圧値が正負のしきい値電圧の範囲内に収まっているか否かを判別している。比較回路２３は、電位差検出部２１からの電圧値が正又は負のしきい値を超えていると判断したときに、過電流によるオフセット電流が抵抗１７に流れていることを示す過電流検出信号を出力している。

尚、本例で言う「短絡」とは、第２のコイル１８の両端に対し、オフセット電圧に対して大きな電位差が発生する現象も含むものである。この短絡による電位差の変化が急峻に起きると、その電位差に起因した電圧が第２のコイル１８の両端に発生する。このため、比較回路２３の正負のしきい値電圧は、出力が短絡して電位差の変化が急峻に起きたときの電位差に起因した電圧に応じた適正な値に予め設定されている。

制御部２４は、比較回路２３から過電流検出信号が入力されたときに、切替手段１９に切替オフ制御信号を出力して切替手段１９をオフに切り替え制御するとともに、警報出力部２５のオン・オフを制御している。

尚、制御部２４は、比較回路２３から過電流検出信号が入力されると、内部タイマーを起動し、所定の設定時間（例えば数秒から数分）が経過したときに、切替手段１９に切替オン制御信号を出力して切替手段１９をオンに切り替え制御するとともに、オフセット電圧発生器３から出力されるオフセット電圧を時間に比例して増加させ、目標電圧まで緩やかに立ち上がるようにオフセット電圧の値を自動的に制御しても良い。

警報出力部２５は、例えば表示器やブザーなどで構成され、比較回路２３から過電流検出信号が制御部２４に入力されたときに、過電流検出信号が検出された旨を制御部２４の制御により表示や音でユーザに警報出力している。

記憶部２６は、比較回路２３が過電流検出信号を出力して異常が発生（第２のコイル１８による高電圧パルス発生による異常電圧の発生）したときの履歴を示すエラーログを含め、装置を起動してから停止するまでの一連の処理に関する履歴を示すデータログを記憶している。この記憶部２６に記憶されたエラーログは、第２のコイル１８による高電圧パルス発生による異常電圧の発生原因を究明する際の情報として利用することができ、デジタル信号オフセット調整装置を使用する利用者へのサービス提供にも役立てることができる。

［第２実施の形態］
本発明に係るデジタル信号オフセット調整装置を含むパルスパターン発生装置の第２実施の形態について図２を参照しながら説明する。

尚、図２に示す第２実施の形態のパルスパターン発生装置１Ｂにおいて、上述した図１に示す第１実施の形態のパルスパターン発生装置１Ａと同一の構成要素には同一番号を付し、その説明を省略している。

図２に示すように、第２実施の形態のパルスパターン発生装置１（１Ｂ）は、上述した第１実施の形態のパルスパターン発生装置１Ａの構成、すなわち、入力端子１１、コンデンサ１２、出力端子１３、オフセット電圧発生器１４、第１のコイル１５、合成回路１６、抵抗１７、第２のコイル１８、切替手段１９、過電圧保護回路２０、電位差検出部２１、しきい値電圧発生器２２、比較回路２３、制御部２４、警報出力部２５、記憶部２６に加え、アイソレーション回路２７と振幅制御手段２８を備えている。

アイソレーション回路２７は、コンデンサ１２と出力端子１３との間に接続され、入力端子１１側から出力端子１３側へは信号を損失なく伝達し、出力端子１３側から入力端子１１側への信号の伝達を阻止している。

アイソレーション回路２７は、例えば広帯域増幅器や広帯域バッファなどで構成され、直流に近い周波数から数１０ＧＨｚまでの広帯域にわたって入出力間の高いアイソレーションが得られる。このアイソレーション回路２７は、前述した特許文献２の図２（ａ）に示すように、例えば広帯域増幅器（又は広帯域バッファ）、電源供給用と低周波終端用とを兼ねた抵抗とコイルとの直列回路、直流カット用のコンデンサで構成することができる。

振幅制御手段２８は、指定された振幅値に応じてアイソレーション回路２７の広帯域増幅器の利得を可変制御している。この振幅制御手段２８は、その機能を制御部２４に持たせることもできる。

尚、図２に示すパルスパターン発生装置１Ｂは、出力端子１３側から入力端子１１側への逆流を阻止するアイソレーション回路２７をデジタル信号オフセット調整装置３Ｂに備えた構成であるが、合成回路１６の入力側に接続される第１過電圧保護回路２０ａを入れる方が好ましい。

また、図１及び図２に示すパルスパターン発生装置１Ａ，１Ｂにおいて、特に図示はしないが、特許文献１に開示される周波数特性補償回路を合成回路１６に設けた構成を採用することもできる。この周波数特性補償回路は、入力端子から出力端子に至る信号路間の特定周波数領域における利得低下を補償している。さらに説明すると、周波数特性補償回路は、合成回路１６の演算増幅器の利得上昇と第１のコイル１５及び第２のコイル１８のインダクタンスによる信号減衰（利得低下）とにより、デジタル信号Ｄｉの低周波成分の交流成分の上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用を有している。

次に、上記のように構成されるパルスパターン発生装置１（１Ａ、１Ｂ）を用いて被測定物の試験を行う場合の動作について説明する。

切替手段１９がオン状態でパルスパターン発生装置１Ａの電源を投入すると、パターン信号発生部２のデジタル信号出力部２ａから入力端子１１にデジタル信号Ｄｉが入力される。入力端子１１に入力されたデジタル信号Ｄｉは、直流成分および低周波成分の信号が第１のコイル１５を通過して合成回路１６に入力されるとともに、交流成分の信号がコンデンサ１２を通過して出力端子１３に伝達される。

尚、図２のパルスパターン発生装置１Ｂでは、入力端子１１に入力されたデジタル信号Ｄｉの交流成分の信号がコンデンサ１２及びアイソレーション回路２７を通過して出力端子１３に伝達される。

合成回路１６は、第１のコイル１５を介してデジタル信号Ｄｉの直流成分および低周波成分の信号が入力されると、この信号に対し、オフセット電圧発生器１４から出力された直流電圧によるオフセット電圧を合成し、この合成により得られる合成信号をオン状態の切替手段１９、抵抗１７、第２のコイル１８を介して出力端子１３に伝達される。これにより、出力端子１３からは、デジタル信号Ｄｉの交流成分の信号に対して合成回路１６からの合成信号が付与されたデジタル信号Ｄｏが出力される。

出力端子１３から出力されるデジタル信号Ｄｏは、例えば同軸ケーブルを介して接続される不図示の被測定物（ＤＵＴ）に試験信号として入力され、所望のパターン信号による試験信号で被測定物の各種試験が行われる。

ここで、電位差検出部２１は、出力整合用の抵抗１７の両端の電位差を検出し、検出した電位差に応じた検出信号を比較回路２３に出力する。比較回路２３は、電位差検出部２１から検出信号が入力されると、この検出信号の電圧値と、しきい値電圧発生器２２から入力される予め設定された正負のしきい値電圧とを比較する。そして、検出信号の電圧値が正負何れかのしきい値電圧を超えると、すなわち、前述した出力が短絡したり、開放したりすることにより、オフセット電圧に対して大きな電位差や電流差が生じ、コイル１８による過渡応答により異常電圧が発生することでＥＯＳが生じると、制御部２４に過電流検出信号を出力する。

制御部２４は、比較回路２３から過電流検出信号が入力されると、警報出力部２５に警報信号を出力する。警報出力部２５は、制御部２４から警報信号が入力されると、出力側に過電流が発生している旨を、例えば表示や音などによる警報出力でユーザに知らせる。同時に、制御部２４は、切替手段１９に切替オフ制御信号を出力し、切替手段１９をオン状態からオフ状態に切替制御する。これにより、合成回路１６と抵抗１７との間が強制的に切断され、合成回路１６からの合成信号が出力端子１３側に伝達されなくなり、合成回路１６が保護される。この際、入力端子１１に入力されたデジタル信号Ｄｉは、合成回路１６からの合成信号が合成されることなく、交流結合によるコンデンサ１２を通過した交流成分のみが出力端子１３から出力される。

ここで、切替手段１９がオフ状態に切り替わると、第２のコイル１８に蓄えられたエネルギーにより高電圧が発生し、この発生した高電圧の逃げ場が無くなる。このため、本例では、過電圧保護回路２０（第１過電圧保護回路２０ａ、第２過電圧保護回路２０ｂ）により抵抗１７と第２のコイル１８との間の電圧を一定の電圧でクランプし、高電圧の影響から被測定物や合成回路１６を保護している。

そして、上述した過電流保護状態から手動復帰する場合は、警報出力部２５の警報出力の内容を確認したユーザの復帰ボタン操作により切替手段１９をオフ状態からオン状態に切り替える。これにより、ユーザがパルスパターン発生装置１（１Ａ，１Ｂ）の状態を把握した上で手動操作により安全に復帰させることができる。尚、復帰ボタンは、例えば装置の測定表示画面上のソフトキーや操作パネル上のボタンなどに割り当てて構成することができる。

また、上述した過電流保護状態から自動復帰する場合、制御部２４は、比較回路２３から過電流検出信号が入力されてから所定の設定時間が経過すると、切替手段１９をオフ状態からオン状態に切替制御する。また同時に、制御部２４は、デジタル信号Ｄｉの低周波成分及び直流成分の信号に付与されるオフセット電圧が目標電圧まで緩やかに立ち上がるように、時間に比例して増加するようにオフセット電圧の値を自動的に制御する。これにより、短絡が開放されて自動復帰する場合でも、出力端子１３から出力するデジタル信号Ｄｏに対し、目標電圧のオフセット電圧がいきなり付与されることがないので、安全に復帰させることができる。尚、過電流保護状態からの復帰は、管理者やユーザの操作により、手動復帰又は自動復帰の何れかに予め設定しておくことができるものである。

このように、本例のデジタル信号オフセット調整装置３（３Ａ，３Ｂ）を含むパルスパターン発生装置１（１Ａ，１Ｂ）によれば、出力が短絡し、抵抗１７の両端の電位差が正負何れかのしきい値を超えたときに、合成回路１６からの第２のコイル１９側へのオフセット電流を遮断し、第２のコイル１８へのエネルギー供給を停止している。そして、このオフセット電流を遮断したときに、第１のコイル１５と合成回路１６との間の電圧、第２のコイル１８と抵抗１７との間の電圧を過電圧保護回路２０（第１過電圧保護回路２０ａ、第２過電圧保護回路２０ｂ）により一定の電圧でクランプしている。これにより、第２のコイル１８に蓄えられたエネルギーにより発生する高電圧（異常電圧）からＥＯＳに弱い内部回路（例えばアイソレーション回路２７の内部にある高周波アンプなど）や出力端子１３にコネクタ接続される被測定物などを保護することができる。

また、出力が短絡し、しきい値を超えるオフセット出力電流が流れたときに警報出力する警報出力部２５を備えた構成なので、装置を取り扱うユーザに対して視覚的や聴覚的に警報を促すことができる。これにより、ユーザは、装置の現在の状況を把握した上で、手動により出力の短絡を安全に開放して復帰させることができる。

さらに、出力の短絡が開放されて自動復帰する場合には、デジタル信号Ｄｉの低周波成分及び直流成分の信号に付与されるオフセット電圧が目標電圧まで緩やかに立ち上がるようにオフセット電圧の値を時間に比例して増加するように自動制御するので、出力端子１３から出力するデジタル信号Ｄｏに対し、目標電圧のオフセット電圧がいきなり付与されることがなく、安全に復帰させることができる。

ところで、上述した第１及び第２の実施の形態では、パターン信号発生部２とデジタル信号オフセット調整装置３（３Ａ又は３Ｂ）とを備えてパルスパターン発生装置１（１Ａ又は１Ｂ）を構成しているが、パターン信号発生部２を省く構成により、デジタル信号オフセット調整装置３（３Ａ又は３Ｂ）のみを他の機器と独立した形態で用いることもできる。

以上、本発明に係るデジタル信号オフセット調整装置および該装置を用いた出力保護方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。

１（１Ａ，１Ｂ） パルスパターン発生装置
２ パターン信号発生部
３（３Ａ，３Ｂ） デジタル信号オフセット調整装置
１１ 入力端子
１２ コンデンサ
１３ 出力端子
１４ オフセット電圧発生器
１５ 第１のコイル
１６ 合成回路
１７ 抵抗
１８ 第２のコイル
１９ 切替手段
２０（２０ａ，２０ｂ） 過電圧保護回路
２１ 電位差検出部
２２ しきい値電圧発生器
２３ 比較回路
２４ 制御部
２５ 警報出力部
２６ 記憶部
２７ アイソレーション回路
２８ 振幅制御手段
１０１ デジタル信号オフセット調整装置
１０２ 入力端子
１０３ バイアス電圧設定部
１０４ 直流電圧発生器
１０５ 出力端子
１０６ コンデンサ
１０７ 第１のコイル
１０８ 第２のコイル
１０９ 合成回路
１０９ａ 周波数特性補償回路

Claims (11)

1. 入力端子（１１）および出力端子（１３）と、
   前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ（１２）と、
   前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる第１のコイル（１５）と、
   前記出力端子に一端側が接続された第２のコイル（１８）と、
   任意の直流電圧によるオフセット電圧を発生するオフセット電圧発生器（１４）と、
   前記第１のコイルの他端から出力される信号に前記オフセット電圧発生器から出力されたオフセット電圧を合成し、この合成した合成信号を前記出力端子から被測定物に入力するための試験信号として出力整合用の抵抗（１７）を介して前記第２のコイルの他端側に供給する合成回路（１６）と、
   前記合成回路と前記抵抗との間に接続された切替手段（１９）と、
   前記抵抗の両端の電位差を検出する電位差検出部（２１）と、
   出力が短絡して電位差の変化が急峻に起きたときの電位差に起因した電圧に応じた値が正負のしきい値電圧として予め設定され、前記電位差検出部からの検出信号の電圧値と前記正負のしきい値電圧とを比較し、前記検出信号の電圧値が前記正負のしきい値電圧の何れかを超えたときに過電流検出信号を出力する比較回路（２３）と、
   前記過電流検出信号が入力されたときに、前記切替手段をオフに切り替え制御する制御部（２４）とを備えたことを特徴とするデジタル信号オフセット調整装置。
2. 前記入力端子（１１）と前記出力端子（１３）との間で、前記コンデンサ（１２）と直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路（２７）を備えたことを特徴とする請求項１記載のデジタル信号オフセット調整装置。
3. 前記切替手段（１９）がオフに切り替え制御されたときに、前記第２のコイル（１８）に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプする過電圧保護回路（２０）を備えたことを特徴とする請求項１又は２記載のデジタル信号オフセット調整装置。
4. 前記制御部（２４）は、前記切替手段（１９）をオフに切り替え制御してからの時間が所定時間を経過したときに、前記切替手段をオンに切り替え制御するとともに、前記オフセット電圧を目標電圧まで緩やかに立ち上げて出力制御することを特徴とする請求項１〜３の何れかに記載のデジタル信号オフセット調整装置。
5. 前記比較回路（２３）が前記過電流検出信号を出力して異常が発生したときのエラーログを記憶する記憶部（２６）を備えたことを特徴とする請求項１〜４の何れかに記載のデジタル信号オフセット調整装置。
6. 入力端子（１１）に入力されたデジタル信号の交流成分をコンデンサ（１２）を介して出力端子（１３）へ伝達するステップと、
   前記入力端子に入力されたデジタル信号の直流成分および低周波成分を、前記入力端子に一端側が接続された第１のコイル（１５）により通過させるステップと、
   任意の直流電圧によるオフセット電圧を発生するステップと、
   前記第１のコイルの他端から出力される信号に前記オフセット電圧を合成した合成信号を合成回路（１６）から出力し、前記出力端子に一端側が接続された第２のコイル（１８）の他端側に出力整合用の抵抗（１７）を介して前記合成信号を前記出力端子から被測定物に入力するための試験信号として供給するステップと、
   前記抵抗の両端の電位差を検出して検出信号を出力するステップと、
   出力が短絡して電位差の変化が急峻に起きたときの電位差に起因した電圧に応じた値が正負のしきい値電圧として予め設定され、前記検出信号の電圧値が前記正負のしきい値電圧の何れかを超えたときに過電流検出信号を出力するステップと、
   前記過電流検出信号を出力したときに、前記合成回路と前記抵抗との間に接続された切替手段（１９）をオフに切り替え制御するステップとを含むことを特徴とするデジタル信号オフセット調整方法。
7. 前記入力端子（１１）と前記出力端子（１３）との間で、前記コンデンサ（１２）と直列にアイソレーション回路（２７）を接続し、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するステップを含むことを特徴とする請求項６記載のデジタル信号オフセット調整方法。
8. 前記切替手段（１９）がオフに切り替え制御されたときに、前記第２のコイル（１８）に蓄えられたエネルギーにより発生する高電圧を一定の電圧でクランプするステップを含むことを特徴とする請求項６又は７記載のデジタル信号オフセット調整方法。
9. 前記切替手段（１９）をオフに切り替え制御してからの時間が所定時間を経過したときに、前記切替手段をオンに切り替え制御するとともに、前記オフセット電圧を目標電圧まで緩やかに立ち上げて出力制御するステップを含むことを特徴とする請求項６〜８の何れかに記載のデジタル信号オフセット調整方法。
10. 前記過電流検出信号を出力して異常が発生したときのエラーログを記憶するステップを含むことを特徴とする請求項６〜９の何れかに記載のデジタル信号オフセット調整方法。
11. 任意のパターンのデジタル信号を生成するパターン信号発生部（２）と、
    前記パターン信号発生部から出力されたパターン信号に対して、所望の直流電圧によるオフセット電圧を与えて出力する請求項１〜５の何れかに記載のデジタル信号オフセット調整装置（３）とを備えたことを特徴とするパルスパターン発生装置。

Images