JP2012235378A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP2012235378A
JP2012235378A JP2011103529A JP2011103529A JP2012235378A JP 2012235378 A JP2012235378 A JP 2012235378A JP 2011103529 A JP2011103529 A JP 2011103529A JP 2011103529 A JP2011103529 A JP 2011103529A JP 2012235378 A JP2012235378 A JP 2012235378A
Authority
JP
Japan
Prior art keywords
semiconductor device
fet
source
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011103529A
Other languages
English (en)
Other versions
JP5290354B2 (ja
Inventor
Yuji Ichikawa
雄二 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011103529A priority Critical patent/JP5290354B2/ja
Priority to EP12002997.0A priority patent/EP2521259B1/en
Priority to US13/459,993 priority patent/US8710543B2/en
Priority to CN201210134341.9A priority patent/CN102769451B/zh
Publication of JP2012235378A publication Critical patent/JP2012235378A/ja
Application granted granted Critical
Publication of JP5290354B2 publication Critical patent/JP5290354B2/ja
Priority to US14/187,785 priority patent/US20140167100A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供する。
【解決手段】半導体装置１は、ＦＥＴ３のソースとＭＯＳＦＥＴ４のドレインとが接続されるとともに、一端が、ＦＥＴ３のゲートに接続され、他端が、ＭＯＳＦＥＴ４のソースに接続される抵抗Ｒｇｓと、アノードが、ＦＥＴ３のゲートに接続され、カソードが、ＭＯＳＦＥＴ４ソースに接続されるダイオードＤ１とを備える。
【選択図】図１

Description

本発明は、半導体装置および電子機器に関し、特に、ノーマリーオン型の電界効果トランジスタを備える半導体装置および電子機器に関する。
窒化ガリウム（ＧａＮ）、ＡｌＧａＮ及びＩｎＧａＮ等に代表されるＩＩＩ族窒化物半導体は、その材料的な優位性から、パワーデバイスに用いられた場合に、高耐圧、高速動作、高耐熱性および低オン抵抗等の良好なデバイス特性が期待され得る。このため、パワーデバイスとしての性能限界が近づいてきた従来のＳｉ材料に代わり、ＩＩＩ族窒化物半導体を利用するパワーデバイスの開発が進められている。
特に、電界効果トランジスタ（ＦＥＴ）に関しては、例えばＡｌＧａＮとＧａＮとのヘテロ接合界面近傍に高濃度の２次元電子ガス（２ＤＥＧ）が形成されることにより、高電子移動度を有するトランジスタを実現することが出来る。即ち、ＦＥＴのオン抵抗をより低くすることができる。そして、このようなヘテロ接合界面を利用する種々のデバイス構造が提案されている。
このようなＧａＮ ＦＥＴは、通常、負の閾値電圧を有し、ゲート電圧が０Ｖ（ゼロボルト）のときにはオン状態となって、ドレイン電流が流れるノーマリーオン型である。
一方、例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、ノーマリーオフ型が主流になっている。即ち、正の閾値電圧を有し、ゲート電圧が０Ｖのときにはオフ状態となって、ドレイン電流が流れない。
ノーマリーオン型のＧａＮ ＦＥＴは、高耐圧、高速動作、高耐熱性および低オン抵抗などの良好な特性を有している一方で、負電圧をゲートに供給する必要がある。このことから、ノーマリーオン型のＧａＮ ＦＥＴを使用する際は、負電圧の供給源によるコスト・回路規模の増大が生じるという問題点がある。
ここで、ＧａＮ ＦＥＴを、ノーマリーオフ型のＦＥＴとして使用するには、ノーマリーオン型の電界効果トランジスタとノーマリーオフ型のＭＯＳＦＥＴとをいわゆるカスコード接続する。これにより、ノーマリーオフ動作を実現する電力用半導体装置がよく知られている。ノーマリーオフ型のＭＯＳＦＥＴとして、低耐圧のＭＯＳＦＥＴが使用できることから、コストアップや特性の劣化を最小限にすることができる。
例えば、非特許文献１には、ノーマリーオン型ＳｉＣ ＪＦＥＴ（ジャンクション電界効果トランジスタ）とＭＯＳＦＥＴとのカスコード接続回路に関して、ＥＭＣに対応するためにｄｖ／ｄｔを制御する方法が開示されている。具体的には、図９の（ａ）及び（ｂ）に示されるように、Ｃｄｇ，Ｍ、または、Ｒｄ、Ｃｄｇ，Ｊ及びＲｇｓを追加することによって、スイッチング動作時の負帰還の時定数を変えて、ｄｖ／ｄｔを制御する。
なお、図９の（ａ）及び（ｂ）の回路図において、Ｃｄｇ，Ｍ、Ｃｄｇ，Ｊ及びＲｇｓが可変となっている理由は、容量値または抵抗値を変化させることによって、ｄｖ／ｄｔが制御できることを示す実験のためであり、可変である必要は無い。ドレイン−ゲート間容量または内部ゲート抵抗に応じて、負帰還の時定数を設計時に適切に決定することにより、スイッチング損失により変化する電力効率とノイズとのバランスの取れた電圧の変化率ｄｖ／ｄｔを実現する。
また、非特許文献２では、ノーマリーオン型ＳｉＣ ＪＦＥＴとＭＯＳＦＥＴとのカスコード接続回路が開示されている。また、前記カスコード接続回路では、ソースからドレイン方向の電流がオフする際にドレインからソース方向に流れる逆回復電流が大きいことと、大きい逆方向電流を避けるための制御方法も開示されている。さらに、カスコード接続回路とは異なる制御方法も開示されている。
さらに、特許文献１では、ノーマリーオフ動作を実現するとともに製造コストの増大を防ぐことが可能な半導体装置が開示されている。
さらに、特許文献２では、逆回復電流に起因するスイッチング損失を減少する電力用半導体装置が開示されている。
特開２０１１−２９３８６号公報（２０１１年２月１０日公開） 特開２００６−１５８１８５号公報（２００６年６月１５日公開）
"Ｃｏｎｔｒｏｌｌａｂｌｅ ｄｖ／ｄｔ Ｂｅｈａｖｉｏｕｒ ｏｆ ｔｈｅ ＳｉＣ ＭＯＳＦＥＴ／ＪＦＥＴ Ｃａｓｃｏｄｅ Ａｎ Ａｌｔｅｒｎａｔｉｖｅ Ｈａｒｄ Ｃｏｍｍｕｔａｔｅｄ Ｓｗｉｔｃｈ ｆｏｒ Ｔｅｌｅｃｏｍ Ａｐｐｌｉｃａｔｉｏｎｓ" Ａｐｐｌｉｅｄ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ ２０１０ "ＣＡＳＣＯＤＥ ＬＩＧＨＴ − ｎｏｒｍａｌｌｙ−ｏｎ ＪＦＥＴ ｓｔａｎｄ ａｌｏｎｅ ｐｅｒｆｏｒｍａｎｃｅ ｉｎ ａ ｎｏｒｍａｌｌｙ−ｏｆｆ Ｃａｓｃｏｄｅ ｃｉｒｃｕｉｔ" Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ／Ｉｎｔｅｌｌｉｇｅｎｔ Ｍｏｔｉｏｎ（ＰＣＩＭ） Ｅｕｒｏｐｅ ２０１０
しかしながら、非特許文献２に記載の構成では、ノーマリーオン型のＪＦＥＴをオフさせるために負電源を供給する必要があるため、負電源が必要になる。そして、負電源が必要になることにより、製造コストが増大するという問題点があった。
また、非特許文献２に示されるような、ノーマリーオン型ＳｉＣ ＪＦＥＴとＭＯＳＦＥＴとのカスコード接続回路において、逆回復特性の改善を図ると、ＥＭＣ（electromagnetic compatibility：電磁的両立性）が悪化するという課題がある。
ここで、逆回復特性の測定について、図１０を用いて説明する。
（逆回復特性測定実験）
（測定装置１３０）
図１０は、評価対象１２１の逆回復特性を測定する測定装置１３０の回路図である。測定装置１３０は、電圧源Ｖ１３０、容量Ｃ１３０、電流計Ｉ１３０、コイルＬ１３０、信号発生器ＯＳ１３０、及び、装置ＦＥＴ１２５を備える。
評価対象１２１は、図１１で示される従来の半導体装置１２１’（即ち複合素子）であり、ノーマリーオン型のＦＥＴ１２３とノーマリーオフ型のＭＯＳＦＥＴ１２４と、抵抗Ｒ１２１とを備える。
ここで、ノーマリーオン型のＦＥＴ１２３とノーマリーオフ型のＭＯＳＦＥＴ１２４とは、抵抗Ｒ１２１を介してカスコード接続されて構成されている。
なお、ノーマリーオフ型のＭＯＳＦＥＴ１２４のゲートを、半導体装置１２１’のゲートと称する。同様に、ノーマリーオフ型のＭＯＳＦＥＴ１２４のソースを、半導体装置１２１’のソースと称する。さらに、ノーマリーオン型のＦＥＴ１２３のドレインを、半導体装置１２１’のドレインと称する。
評価対象１２１（即ち半導体装置１２１’）では、ＭＯＳＦＥＴ１２４のゲートと、ＭＯＳＦＥＴ１２４のソースとが短絡されている。この場合、ＭＯＳＦＥＴ１２４のソースがダイオードのアノードとして作用し、ＭＯＳＦＥＴ１２４のドレインがダイオードのカソードとして作用する。よって、ＭＯＳＦＥＴ１２４がダイオード特性を示す。カスコード接続により評価対象１２１もダイオード特性を示す。図１０の回路は、評価対象１２１の逆回復特性を測定する回路である。
図１０の測定装置１３０において、電圧源Ｖ１３０の出力（＋）は、容量Ｃ１３０の一端と、電流計Ｉ１３０の出力と、コイルＬ１３０の一端とに接続されている。コイルＬ１３０の他端と、抵抗Ｒ１２１の一端と、ＭＯＳＦＥＴ１２４のソースと、ＭＯＳＦＥＴ１２４のゲートと、装置ＦＥＴ１２５のドレインとは、互いに接続されている。
抵抗Ｒ１２１の他端は、ＦＥＴ１２３のゲートに接続されている。ＦＥＴ１２３のソースは、ＭＯＳＦＥＴ１２４のドレインに接続されている。ＦＥＴ１２３のドレインは、電流計Ｉ１３０の入力に接続されている。
そして、電圧源Ｖ１３０の入力（−）と、容量Ｃ１３０の他端と、装置ＦＥＴ１２５のソースとは、電気的に接地されている。
（逆回復特性の測定）
ここで、図１０の回路を用いて行う逆回復特性の測定について、以下に説明する。
まず、図１０の測定回路において、信号発生器ＯＳ１３０から装置ＦＥＴ１２５のゲートにハイレベルの信号を出力して、装置ＦＥＴ１２５をオンさせる。すると、電源電圧（電圧源Ｖ１３０の出力電圧）によって、コイルＬ１３０に電流が流れる。その間、評価対象１２１はオフしている。即ち、評価対象１２１内の２つのＦＥＴは、共にオフしている。
コイルＬ１３０に電流を流した状態で装置ＦＥＴ１２５をオフさせると、装置ＦＥＴ１２５のドレインの電位、即ち、半導体装置１２１’のソースの電位が上昇する。
そして、半導体装置１２１’のソースの電位が電源電圧に略等しくなると、ノーマリーオン型のＦＥＴ１２３が導通する。但し、この状態では、ノーマリーオフ型のＭＯＳＦＥＴ１２４はまだオフの状態である。
半導体装置１２１’のソースの電位が、ノーマリーオフ型のＭＯＳＦＥＴ１２４が有するボディダイオードの順方向電圧と電源電圧との和の電圧程度まで上昇すると、ボディダイオードがオンして評価対象１２１がオンする。評価対象１２１がオンすることにより、電流が回生し、半導体装置１２１’のソースにおける電位上昇は止まる。評価対象１２１がオンした際の回生する電流は、コイルＬ１３０の一端→コイルＬ１３０の他端→ＭＯＳＦＥＴ１２４のソース→ＭＯＳＦＥＴ１２４のドレイン→ＦＥＴ１２３のソース→ＦＥＴ１２３のドレイン→電流計Ｉ１３０の経路で流れる。
以上が、逆回復特性の測定における前段階である。
逆回復特性を測定するには、前記回生する電流が流れている状態で、再度、装置ＦＥＴ１２５をオンさせる。これにより、評価対象１２１において流れている前記回生する電流の値が、急激に減少する。前記回生する電流の減少率が、ｄｉ／ｄｔである。
前記回生する電流がゼロになると、前記回生する電流とは向きが逆の電流、即ち、逆回復電流が流れる。逆回復電流は、電流計Ｉ１３０→ＦＥＴ１２３のドレイン→ＦＥＴ１２３のソース→ＭＯＳＦＥＴ１２４のドレイン→ＭＯＳＦＥＴ１２４のソース→装置ＦＥＴ１２５のドレイン→装置ＦＥＴ１２５のソース→グランド（ＧＮＤ）の経路で流れる。
ＭＯＳＦＥＴ１２４の有するボディダイオードがオフする、即ち回復すると同時に、装置ＦＥＴ１２５のドレインの電位、即ち、半導体装置１２１’のソースの電位が低下し始める。半導体装置１２１’のソースの電位低下に伴い、ＭＯＳＦＥＴ１２４の有するボディダイオードがオフするので、ＭＯＳＦＥＴ１２４のドレイン−ソース間電圧が上昇する。
ＦＥＴ１２３のゲート−ソース間電圧が、負の閾値電圧を越えて０Ｖに近づくと、ＦＥＴ１２３がオフする。
装置ＦＥＴ１２５のドレインの電位、即ち、半導体装置１２１’のソースの電位が、グランド電圧まで降下する。より正確には、装置ＦＥＴ１２５のドレインの電位、即ち、半導体装置１２１’のソースの電位が、装置ＦＥＴ１２５のオン電圧まで降下する。
このようにして、評価対象１２１がオンしている状態からオフするまでの逆回復電流を観測することが出来る。即ち、評価対象１２１の逆回復特性を測定することが出来る。
（回生後に流れる電流）
ここで、前記回生が生じた後に流れる電流について補足する。前記回生する電流が流れている状態で、装置ＦＥＴ１２５をオンさせると、コイルＬ１３０に流れる電流が、前記回生する電流から、装置ＦＥＴ電流（装置ＦＥＴ１２５に流れる）に切り替わる。但し、図１０の回路における各ダイオードが、理想的なダイオードである場合、前記回生する電流は、ゼロになった後にゼロのままとなる。
電流が切り替わった直後、即ち、前記回生する電流がゼロになった直後、ＭＯＳＦＥＴ１２４のドレインからソースに向かって電流が流れる。何故ならば、ＭＯＳＦＥＴ１２４の有するボディダイオードは、まだ回復(オフ)していないためである。
コイルＬ１３０に流れる電流が、前記回生する電流から装置ＦＥＴ電流に切り替わる過程で、ＦＥＴ１２３はオン状態を維持している。
ＭＯＳＦＥＴ１２４の有するボディダイオードがオフすると、ＭＯＳＦＥＴ１２４の出力容量（ドレイン−ソース間寄生容量）へ充電電流が流れる。ＦＥＴ１２３はオン状態を維持している。
ここで、ＭＯＳＦＥＴ１２４の内部ゲート抵抗が小さい場合を考える。この場合、ＭＯＳＦＥＴ１２４のドレイン−ソース間電圧が、ＦＥＴ１２３の閾値電圧（ＦＥＴ１２３がノーマリーオンなので負の電圧）の絶対値より高くなると、ＦＥＴ１２３がオフして、充電電流が流れる。充電が終了すると、即ち、装置ＦＥＴ１２５のドレインの電位がグランド電位まで低下すると、充電電流はゼロになる。
一方、ＭＯＳＦＥＴ１２４の内部ゲート抵抗が大きい場合を考える。この場合、ＭＯＳＦＥＴ１２４のドレイン−ソース間電圧が上がると、内部ゲート抵抗とＦＥＴ１２３の入力容量とで定まる時定数に応じた遅延を経て、負の電圧であるＦＥＴ１２３のゲート−ソース間電圧の絶対値が小さくなる（０Ｖへ近づく）。遅延を介しているので、ＦＥＴ１２３のゲート−ソース間電圧の絶対値が閾値以下になる前に、ＭＯＳＦＥＴ１２４のドレイン−ソース間電圧がブレイクダウン電圧を越える。この結果、ＭＯＳＦＥＴ１２４に、充電電流とは別の電流であるブレイクダウン電流が流れる。
負の電圧であるＦＥＴ１２３のゲート−ソース間電圧の絶対値が、閾値以下になると、ＦＥＴ１２３がオフして、充電電流が流れる。充電が終了すると、即ち、装置ＦＥＴ１２５のドレインの電位がグランド電位まで低下すると、充電電流はゼロになる。
前記回生する電流がゼロになった後に流れ始めて、充電が終了するまで流れる電流が、逆回復電流である。
逆回復電流と充電電流とは明確に区分することが難しく、逆回復電流の中に充電電流も含まれる。
（従来の発明が有している課題）
従来の発明が有している課題をまとめる。非特許文献２に係る発明では、上述したように、負電源の追加による製造コストの増大という問題点があった。
次に、非特許文献１には、カスコード接続を用いて構成された半導体装置は逆回復特性が悪い旨の記載がある。ここで、逆回復特性のみを改善したいのであれば、図１０の評価対象１２１において抵抗Ｒ１２１の抵抗値を小さくして、評価対象１２１のオフを速くすればよい。ただし、抵抗Ｒ１２１の抵抗値を小さくすると、評価対象１２１のオンも速くなる。このため、非特許文献１にある通り、ＥＭＣが悪化する。
ここで、図１２は、抵抗Ｒ１２１の抵抗値を小さくすることによって、逆回復電流が小さくなり、逆回復時間が短くなることを示す波形図である。図１２の（ａ）は、抵抗Ｒ１２１が１０Ωである場合の波形図であり、図１２の（ｂ）は、抵抗Ｒ１２１が０Ω（ゼロオーム）である場合の波形図である。図１２の（ａ）及び（ｂ）から分かるように、抵抗Ｒ１２１の抵抗値を小さくすると、逆回復電流Ｉｒが減少する。また、逆回復時間ｔｒも、前記抵抗値を小さくすると短くなる。
最後に、特許文献１，２に係る発明は、いずれもカスコード接続を用いて構成された半導体装置を備えている。よって、非特許文献１に係る発明と同様に、逆回復特性とＥＭＣとがトレードオフの関係になる。
このように、カスコード接続を用いて構成された半導体装置を備える従来の半導体装置（例えば評価対象１２１）では、負電源により製造コストが増加するか、逆回復特性とＥＭＣとがトレードオフの関係になっていた。
本発明は、前記従来の問題点に鑑みなされたものであって、その目的は、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供することにある。
本発明の半導体装置は、前記課題を解決するために、ノーマリーオン型の第１電界効果トランジスタと、ノーマリーオフ型の第２電界効果トランジスタとを備える半導体装置であって、前記第１電界効果トランジスタのソース電極と前記第２電界効果トランジスタのドレイン電極とが接続されるとともに、一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、アノードが、前記第１電界効果トランジスタのゲートに接続され、カソードが、前記第２電界効果トランジスタのソースに接続されるダイオードとを備えることを特徴とする。
前記発明によれば、前記半導体装置は、前記ダイオードを備えている。よって、カスコード接続された２つの電界効果トランジスタ（前記第１電界効果トランジスタ及び前記第２電界効果トランジスタ）において、前記第２電界効果トランジスタに流れる電流がオフする際に、前記抵抗に優先して前記ダイオードにゲート駆動電流が流れる。
前記ゲート駆動電流は、前記第１電界効果トランジスタのドレイン→前記第１電界効果トランジスタのドレインゲート寄生容量→前記第１電界効果トランジスタのゲート→前記ダイオード→前記第２電界効果トランジスタのソースの経路と、前記第１電界効果トランジスタのソース→前記第１電界効果トランジスタのゲートソース寄生容量→前記第１電界効果トランジスタのゲート→前記ダイオード→前記第２電界効果トランジスタのソースの経路とで流れる。
よって、前記半導体装置は、従来の半導体装置よりも高速にオフすることが出来る。即ち、前記半導体装置のスイッチング速度が速くなる。
従って、前記半導体装置は、前記逆回復電流の流れる時間が、従来の半導体装置よりも短くなる結果、良好な逆回復特性を実現することが出来る。
また、前記半導体装置は前記ダイオードを備えているため、前記ダイオードと並列に接続された前記抵抗の抵抗値は、逆回復特性を改善するために小さくする必要は無い。即ち、前記抵抗の抵抗値は、良好なＥＭＣ（electromagnetic compatibility：電磁的両立性）を実現することが出来る程度に（スイッチング損失が大きくなりすぎない程度に）大きな値とすればよい。これにより、良好なＥＭＣを実現することが出来ると共に、前記半導体装置におけるスイッチング損失を低減することが出来る。
さらに、従来の半導体装置と異なり、ノーマリーオン型の前記第１電界効果トランジスタを動作させるために負電源（負の電圧を供給する電圧源）を設ける必要が無いので、従来の半導体装置よりも安価である。
従って、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置を提供することが出来る。
前記半導体装置では、前記ダイオードは、前記第２電界効果トランジスタのソースの電極と、半導体とを接合して形成されたショットキー接合ダイオードであってもよい。
この場合、前記第２電界効果トランジスタと前記ダイオードが同一チップで製作可能なため、前記第２電界効果トランジスタと前記ダイオードを別々に実装するものと比較してコストを削減することができる。
また、ショットキー接合ダイオードである前記ダイオードは、オンするまでの時間が、ＰＮ接合ダイオードである前記ダイオードよりも短いので、前記ゲート駆動電流をより早く流して、前記半導体装置を高速にオフすることが出来る。
本発明の半導体装置は、前記課題を解決するために、ノーマリーオン型の第１電界効果トランジスタと、ノーマリーオフ型の第２電界効果トランジスタとを備える半導体装置であって、前記第１電界効果トランジスタのソースと前記第２電界効果トランジスタのドレインとが接続されるとともに、一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、アノードが、前記第１電界効果トランジスタのゲートに接続されるダイオードと、一端が、前記第１電界効果トランジスタのドレインに接続され、他端が、前記ダイオードのカソードに接続される容量とを備えることを特徴とする。
前記発明によれば、前記半導体装置は、前記ダイオード及び前記容量を備えている。よって、カスコード接続された２つの電界効果トランジスタ（前記第１電界効果トランジスタ及び前記第２電界効果トランジスタ）において、半導体装置に流れる電流がオフする際に、前記ダイオード、前記容量及び前記抵抗に、ゲート駆動電流の一部が流れる。
前記ゲート駆動電流は、前記ダイオードの寄生容量→前記容量→前記抵抗→→前記第２電界効果トランジスタのソースの経路で流れる。
よって、前記半導体装置は、従来の半導体装置よりも高速にオフすることが出来る。即ち、前記半導体装置のスイッチング速度が速くなる。
従って、前記半導体装置は、逆回復電流の流れる時間が、従来の半導体装置よりも短くなる結果、良好な逆回復特性を実現することが出来る。
また、前記半導体装置は、前記ゲート駆動電流を流すために、前記ダイオード及び前記容量を備えている。これにより、前記容量の容量値は、良好なＥＭＣを実現するために大きくする必要が無くなる。これにより、良好なＥＭＣを実現することが出来ると共に、前記半導体装置におけるスイッチング損失を低減することが出来る。
さらに、従来の半導体装置と異なり、ノーマリーオン型の前記第１電界効果トランジスタを動作させるために負電源（負の電圧を供給する電圧源）を設ける必要が無いので、従来の半導体装置よりも安価である。
従って、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置を提供することが出来る。
前記いずれかの半導体装置では、前記第１電界効果トランジスタは、ＩＩＩ族窒化物半導体を含んでもよい。これにより、前記第１電界効果トランジスタをノーマリーオン型の電界効果トランジスタとすることが出来るとともに、前記第１電界効果トランジスタにおいて高耐圧、高速動作、高耐熱性および低オン抵抗を実現することが出来る。
前記いずれかの半導体装置では、前記抵抗は、半導体のチップ上に製作されていてもよい。
これにより、前記半導体装置（複合素子）を実装する上で、基板にマウントする部品点数が抵抗の分だけ減るので、コストを削減することが可能となる。
本発明の電子機器は、前記いずれかの半導体装置を備えているので、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置を用いる場合よりも安価である。
本発明の半導体装置は、以上のように、第１電界効果トランジスタのソースと第２電界効果トランジスタのドレインとが接続されるとともに、一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、アノードが、前記第１電界効果トランジスタのゲートに接続され、カソードが、前記第２電界効果トランジスタのソースに接続されるダイオードとを備えるものである。
また、本発明の半導体装置は、以上のように、第１電界効果トランジスタのソースと第２電界効果トランジスタのドレインとが接続されるとともに、一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、アノードが、前記第１電界効果トランジスタのゲートに接続されるダイオードと、一端が、前記第１電界効果トランジスタのドレインに接続され、他端が、前記ダイオードのカソードに接続される容量とを備えるものである。
それゆえ、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供するという効果を奏する。
本発明の実施形態に係る半導体装置の回路図である。 本発明の実施形態に係る半導体装置の逆回復特性を測定する測定回路の回路図である。 本発明の他の実施形態に係る半導体装置の回路図である。 本発明の他の実施形態に係る半導体装置の逆回復特性を測定する測定回路の回路図である。 カスコード接続を用いて構成された半導体装置を用いた場合に発生するノイズを説明するための回路図である。 本発明の実施形態に係る半導体装置において、従来の半導体装置よりも逆回復電流が小さくなり、逆回復時間が短くなることを示す波形図であり、（ａ）は、従来の半導体装置における波形図であり、（ｂ）は、本発明の実施形態に係る半導体装置における波形図である。 ノーマリーオン型のＦＥＴにおける仕様の一例を示す図である。 ノーマリーオフ型のＭＯＳＦＥＴにおける仕様の一例を示す図である。 非特許文献１の図２に相当する図であり、（ａ）及び（ｂ）は、Ｃｄｇ，Ｍ、または、Ｒｄ、Ｃｄｇ，Ｊ及びＲｇｓを追加することによって、スイッチング動作時の負帰還の時定数を変えて、ｄｖ／ｄｔを制御することを説明する回路図である。 評価対象の逆回復特性を測定する回路図である。 評価対象である従来の半導体装置の回路図である。 抵抗Ｒ１２１の抵抗値を小さくすることによって、逆回復電流が小さくなり、逆回復時間が短くなることを示す波形図であり、（ａ）は、抵抗Ｒ１２１が１０Ωである場合の波形図であり、（ｂ）は、抵抗Ｒ１２１が０Ωである場合の波形図である。
本発明の一実施形態について図１，図２及び図５〜図８に基づいて説明すれば、以下の通りである。
〔第１実施形態〕
（半導体装置１の構成）
図１は、本実施形態に係る半導体装置１の回路図である。半導体装置１（即ち複合素子）は、ノーマリーオン型のＦＥＴ３（第１電界効果トランジスタ）と、ノーマリーオフ型のＭＯＳＦＥＴ４（第２電界効果トランジスタ）と、抵抗Ｒｇｓと、ダイオードＤ１とを備える。
ノーマリーオン型のＦＥＴ３とノーマリーオフ型のＭＯＳＦＥＴ４とは、カスコード接続されて構成されている。また、ノーマリーオフ型のＭＯＳＦＥＴ４は、ボディダイオード４ｄを有している。
さらに、ＦＥＴ３は、窒化ガリウム（ＧａＮ）、ＡｌＧａＮ及びＩｎＧａＮ等に代表されるＩＩＩ族窒化物半導体（化合物半導体）を含んでいる。これにより、ＦＥＴ３をノーマリーオン型の電界効果トランジスタとすることが出来るとともに、ＦＥＴ３において高耐圧、高速動作、高耐熱性および低オン抵抗を実現することが出来る。
ここで、ＭＯＳＦＥＴ４のゲートを、半導体装置１のゲート（図１のＧ）と称する。同様に、ＭＯＳＦＥＴ４のソースを、半導体装置１のソース（図１のＳ）と称する。さらに、ＦＥＴ３のドレインを、半導体装置１のドレイン（図１のＤ）と称する。
図１の半導体装置１において、ＭＯＳＦＥＴ４のソースと、ボディダイオード４ｄのアノードと、抵抗Ｒｇｓの一端と、ダイオードＤ１のカソードとは、互いに接続されている。
また、ＭＯＳＦＥＴ４のドレインと、ボディダイオード４ｄのカソードと、ＦＥＴ３のソースとは、互いに接続されている。
さらに、抵抗Ｒｇｓの他端と、ダイオードＤ１のアノードと、ＦＥＴ３のゲートとは、互いに接続されている。
（半導体装置１の動作）
図１の半導体装置１では、半導体装置１をオンする際は、後述する電圧の変化率ｄｖ／ｄｔを抑える（小さくする）ことにより、良好なＥＭＣ（electromagnetic compatibility：電磁的両立性）を実現する。また、半導体装置１をオフする際は、ダイオードＤ１により高速にオフすることで、良好な逆回復特性を実現する。
まず、電圧の変化率ｄｖ／ｄｔを抑えることにより、良好なＥＭＣを実現する点に関連して、カスコード接続を用いて構成された半導体装置を用いた場合に発生するノイズについて、図５を用いて以下に説明する。
（電圧の変化率ｄｖ／ｄｔとノイズとの関係）
図５は、カスコード接続を用いて構成された半導体装置を用いた場合に発生するノイズを説明するための回路図である。
図５の回路は、半導体装置５１と、インバータ回路５２とから構成されている。
半導体装置５１は、ハイサイドＦＥＴ６１と、ローサイドＦＥＴ６２と、発振回路６０と、容量Ｃ６０とを備えている。容量Ｃ６１，Ｃ６２は、後述する寄生容量である。ハイサイドＦＥＴ６１は、ボディダイオード６１ｄを有しており、ローサイドＦＥＴ６２は、ボディダイオード６２ｄを有している。
インバータ回路５２は、コイルＬ５１と、容量Ｃ５２とを備えている。容量Ｃ５１は、後述する寄生容量である。
図５の回路において、容量Ｃ６０の一端と、ハイサイドＦＥＴ６１のドレインと、ボディダイオード６１ｄのカソードと、容量Ｃ６１の一端とには、入力電圧Ｖｉｎが印加される。
ハイサイドＦＥＴ６１のゲートには、発振回路６０から制御信号Ｓｃ−１が入力される。ハイサイドＦＥＴ６１は、制御信号Ｓｃ−１に応じて、オンまたはオフする。ローサイドＦＥＴ６２のゲートには、発振回路６０から制御信号Ｓｃ−２が入力される。ローサイドＦＥＴ６２は、制御信号Ｓｃ−２に応じて、オンまたはオフする。
ハイサイドＦＥＴ６１のソースと、ボディダイオード６１ｄのアノードと、容量Ｃ６１の他端と、ローサイドＦＥＴ６２のドレインと、ボディダイオード６２ｄのカソードと、容量Ｃ６２の一端と、コイルＬ５１の一端と、容量Ｃ５１の一端とは、接続されている。
コイルＬ５１の他端と、容量Ｃ５１の他端とは、容量Ｃ５２の一端に接続されている。
そして、容量Ｃ６０の他端と、ローサイドＦＥＴ６２のソースと、ボディダイオード６２ｄのアノードと、容量Ｃ６２の他端と、容量Ｃ５２の他端とは、電気的に接地されている。
ここで、図５の回路において、制御信号Ｓｃ−２によりローサイドＦＥＴ６２がオフして、還流電流がハイサイドＦＥＴ６１のボディダイオード６１ｄを通って流れている状態を考える。
まず、ハイサイドＦＥＴ６１には、容量Ｃ６１が寄生している。同様に、ローサイドＦＥＴ６２には容量Ｃ６２が寄生しており、コイルＬ５１には容量Ｃ５１が寄生している。
以上に示した状態で、制御信号Ｓｃ−２によりローサイドＦＥＴ６２をオンした場合を考える。この場合、図５において、矢印つき破線Ｌ１で示される経路において、ハイサイドＦＥＴ６１の逆回復電流が流れる。
ハイサイドＦＥＴ６１の逆回復電流の最大値は、当該逆回復電流が流れる直前に流れていた電流の変化率ｄｉ／ｄｔに依存し、一般に、変化率ｄｉ／ｄｔが大きいほど大きくなる。
ハイサイドＦＥＴ６１のボディダイオード６１ｄがオフすると、ローサイドＦＥＴ６２のドレインに接続されている寄生容量（容量Ｃ５１，Ｃ６１，Ｃ６２）のそれぞれにおいて、充電または放電が行われる。容量Ｃ５１の充放電電流の経路を、矢印付き実線Ｌ２で示す。容量Ｃ６１の充電電流の経路を、矢印付き実線Ｌ３で示す。容量Ｃ６２の放電電流の経路を、矢印付き実線Ｌ４で示す。これらの電流（放電電流または充電電流）の大きさは、入力電圧Ｖｉｎの変化率ｄｖ／ｄｔに比例する。
一方、図５の回路において、電流が流れる経路には、インダクタンスが寄生する。寄生インダクタンスにおける電流の変化は、経路上に設けられたノードの電位を変化させたり、経路の周囲の磁界を変化させたりする。ノードにおける電位の変化は、入力電圧Ｖｉｎが入力される端子における伝導性ノイズ源となる。経路の周囲における磁界の変化は、空間に放射される放射性ノイズのノイズ源となる。
よって、ノイズを低減することにより良好なＥＭＣを実現するためには、逆回復電流の変化と充放電電流の変化とを小さくすることが有効である。
逆回復電流の変化を小さくするには、充放電電流の変化率ｄｉ／ｄｔを小さくすること、または、変化率ｄｉ／ｄｔに対する依存性を小さくすることが有効である。充放電電流の変化（即ち充放電電流の変化率ｄｉ／ｄｔ）を小さくするためには、ｄ２ｖ／ｄｔ２を小さくすればよい。そして、ｄ２ｖ／ｄｔ２を小さくするためには、ｄｖ／ｄｔを小さくすることが有効である。
一般に、一方のＦＥＴがオンする際のｄｖ／ｄｔを小さくするような設計を行うと、前記一方のＦＥＴに接続されているダイオード（他方のＦＥＴが有するボディダイオード）のｄｉ／ｄｔも小さくなる。
以上のように、カスコード接続を用いて構成された半導体装置を用いた場合に発生するノイズを低減して、良好なＥＭＣを実現するためには、電圧の変化率ｄｖ／ｄｔを小さくすればよい。但し、小さくし過ぎるとスイッチング損失が増えるので、ＥＭＣとスイッチング損失とを考慮した最適なｄｖ／ｄｔ（バランスの良いｄｖ／ｄｔ）とする必要がある。
ここで、本実施形態に係る半導体装置１の逆回復特性の測定について、図２を用いて説明する。
（逆回復特性測定実験）
（測定装置３０）
図２は、本実施形態に係る半導体装置１の逆回復特性を測定する測定装置３０の回路図である。測定装置３０は、電圧源Ｖ３０、容量Ｃ３０、電流計Ｉ３０、コイルＬ３０、信号発生器ＯＳ３０、及び、装置ＦＥＴ２５を備える。
半導体装置１では、ＭＯＳＦＥＴ４のゲートと、ＭＯＳＦＥＴ４のソースとが短絡されている。この場合、ＭＯＳＦＥＴ４のソースがダイオードのアノードとして作用し、ＭＯＳＦＥＴ４のドレインがダイオードのカソードとして作用する。よって、ＭＯＳＦＥＴ４がダイオード特性を示す。図２の回路は、ＭＯＳＦＥＴ４が構成するダイオードの逆回復特性を測定する回路である。
図２の測定回路３０において、電圧源Ｖ３０の出力（＋）は、容量Ｃ３０の一端と、電流計Ｉ３０の出力と、コイルＬ３０の一端とに接続されている。コイルＬ３０の他端と、抵抗Ｒｇｓの一端と、ダイオードＤ１のカソードと、ＭＯＳＦＥＴ４のソースと、ボディダイオード４ｄのアノードと、ＭＯＳＦＥＴ４のゲートと、装置ＦＥＴ２５のドレインとは、互いに接続されている。
抵抗Ｒｇｓの他端は、ダイオードＤ１のアノードと、ＦＥＴ３のゲートとに接続されている。ＦＥＴ３のソースは、ＭＯＳＦＥＴ４のドレインとボディダイオード４ｄのカソードとに接続されている。ＦＥＴ３のドレインは、電流計Ｉ３０の入力に接続されている。
そして、電圧源Ｖ３０の入力（−）と、容量Ｃ３０の他端と、装置ＦＥＴ２５のソースとは、電気的に接地されている。
（逆回復特性の測定）
ここで、図２の回路を用いて行う逆回復特性の測定について、以下に説明する。
まず、図２の測定回路において、信号発生器ＯＳ３０から装置ＦＥＴ２５のゲートにハイレベルの信号を出力して、装置ＦＥＴ２５をオンさせる。すると、電源電圧（電圧源Ｖ３０の出力電圧）によって、コイルＬ３０に電流が流れる。その間、半導体装置１はオフしている。即ち、半導体装置１内の２つのＦＥＴは、共にオフしている。
コイルＬ３０に電流を流した状態で装置ＦＥＴ２５をオフさせると、装置ＦＥＴ２５のドレインの電位、即ち、半導体装置１のソースの電位が上昇する。
そして、半導体装置１のソースの電位が電源電圧に略等しくなると、ノーマリーオン型のＦＥＴ３が導通する。ＦＥＴ３が導通する際は、半導体装置１のソース→抵抗Ｒｇｓ→ＦＥＴ３のゲートの経路で、ゲート駆動電流Ｉｇ１が流れる。但し、この状態では、ノーマリーオフ型のＭＯＳＦＥＴ４はまだオフの状態である。
半導体装置１のソースの電位が、ノーマリーオフ型のＭＯＳＦＥＴ４が有するボディダイオード４ｄの順方向電圧と電源電圧との和の電圧程度まで上昇すると、ボディダイオード４ｄがオンして半導体装置１がオンする。半導体装置１がオンすることにより、電流が回生し、半導体装置１のソースにおける電位上昇は止まる。半導体装置１がオンした際の回生する電流は、コイルＬ３０の一端→コイルＬ３０の他端→ＭＯＳＦＥＴ４のソース→ＭＯＳＦＥＴ４のドレイン→ＦＥＴ３のソース→ＦＥＴ３のドレイン→電流計Ｉ３０の経路で流れる。
以上が、逆回復特性の測定における前段階である。
逆回復特性を測定するには、前記回生する電流が流れている状態で、再度、装置ＦＥＴ２５をオンさせる。これにより、半導体装置１において流れている前記回生する電流の値が、急激に減少する。前記回生する電流の減少率が、ｄｉ／ｄｔである。
前記回生する電流がゼロになると、前記回生する電流とは向きが逆の電流、即ち、逆回復電流（図６のＩｒ）が流れる。逆回復電流は、電流計Ｉ３０→ＦＥＴ３のドレイン→ＦＥＴ３のソース→ＭＯＳＦＥＴ４のドレイン→ＭＯＳＦＥＴ４のソース→装置ＦＥＴ２５のドレイン→装置ＦＥＴ２５のソース→グランド（ＧＮＤ）の経路で流れる。
また、半導体装置１は、ダイオードＤ１を備えている。このため、ＭＯＳＦＥＴ４の有するボディダイオード４ｄがオフするのと同時にゲート駆動電流Ｉｇ２が流れる。ゲート駆動電流Ｉｇ２は、電流計Ｉ３０→ＦＥＴ３のドレイン→ＦＥＴ３のゲート→ダイオードＤ１→装置ＦＥＴ２５のドレイン→装置ＦＥＴ２５のソース→グランド（ＧＮＤ）の経路で流れる。ゲート駆動電流Ｉｇ２によってＦＥＴ３のゲート−ソース電圧がしきい値以下になったところで、ＦＥＴ３がオフし、逆回復電流がゼロとなる。
このように、半導体装置１では、ゲート駆動電流Ｉｇ２がダイオードＤ１を介して流れるので、装置ＦＥＴ２５のドレインの電位低下、即ち、半導体装置１のソースの電位低下が、従来の半導体装置よりも早い。従って、本実施形態に係る半導体装置１は、従来の半導体装置よりも高速にオフする。即ち、本実施形態に係る半導体装置１は、従来の半導体装置よりも良好な逆回復特性を実現する。
また、半導体装置１はダイオードＤ１を備えているため、ダイオードＤ１と並列に接続された抵抗Ｒｇｓの抵抗値は、逆回復特性を改善するために小さくする必要は無い。即ち、抵抗Ｒｇｓの抵抗値は、良好なＥＭＣを実現することが出来る程度に（スイッチング損失が大きくなりすぎない程度に）大きな値とすればよい。これにより、良好なＥＭＣを実現することが出来ると共に、半導体装置１におけるスイッチング損失を低減することが出来る。
さらに、従来の半導体装置と異なり、ノーマリーオン型のＦＥＴ３を動作させるために負電源（負の電圧を供給する電圧源）を設ける必要が無いので、従来の半導体装置よりも安価である。
従って、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置１を提供することが出来る。
（ダイオードＤ１）
本実施形態に係るダイオードＤ１は、通常、ＰＮ接合ダイオード（Ｐ型半導体とＮ型半導体とを接合したダイオード）を用いればよい。
一方、ＭＯＳＦＥＴ４のソース電極と半導体（例えばＰ型半導体またはＮ型半導体）とを接合してショットキー接合ダイオードを形成して、このショットキー接合ダイオードをダイオードＤ１として用いても良い。
前記ショットキー接合ダイオードでは、ＰＮ接合ダイオードにおける一方の半導体が導体（ＭＯＳＦＥＴ４のソース電極）に置き換わっている。よって、部品点数を減らし、実装コストを削減することが出来る。
また、ショットキー接合ダイオードであるダイオードＤ１は、オンするまでの時間が、ＰＮ接合ダイオードであるダイオードＤ１よりも短いので、ゲート駆動電流Ｉｇ２をより早く流して、半導体装置１を高速にオフすることが出来る。
（逆回復電流・逆回復時間）
ここで、図６は、本実施形態に係る半導体装置１において、従来の半導体装置１２１’よりも逆回復電流Ｉｒが小さくなり、逆回復時間ｔｒが短くなることを示す波形図である。図６の（ａ）は、従来の半導体装置１２１’における波形図であり、図６の（ｂ）は、本実施形態に係る半導体装置１における波形図である。図６の（ａ）及び（ｂ）から分かるように、本実施形態に係る半導体装置１では、従来の半導体装置１２１’と比較して逆回復電流Ｉｒが減少する。また、逆回復時間ｔｒも、本実施形態に係る半導体装置１ではより短くなる。
（ＦＥＴの仕様）
また、図７は、ノーマリーオン型のＦＥＴ３における仕様の一例を示す図である。ノーマリーオン型であるため、ゲート閾値電圧（ゲートに入力される電圧の閾値、閾値電圧）が負の電圧（ＭＩＮが−５．０Ｖ、ＭＡＸが−３．０Ｖ）である。よって、ゲートに０Ｖが入力されるとオンする。
さらに、図８は、ノーマリーオフ型のＭＯＳＦＥＴ４における仕様の一例を示す図である。ノーマリーオフ型であるため、ゲート閾値電圧（ゲートに入力される電圧の閾値、閾値電圧）が正の電圧（ＭＩＮが１．０Ｖ、ＭＡＸが２．５Ｖ）である。よってゲートに０Ｖが入力されるとオフする。
（半導体装置１の各パラメータ）
半導体装置１では、ＦＥＴ３の入力容量と抵抗Ｒｇｓの抵抗値とを掛けた時定数によって、ＦＥＴ３のオンする時間（ターンオン時間）と、ＦＥＴ３のオフする時間（ターンオフ時間）とが定まる。前記時定数の最適値は、半導体装置１の設計時に、ドレイン−ゲート間容量または内部ゲート抵抗を定めることによって決められる。
半導体装置１では、ターンオン時は抵抗Ｒｇｓにゲート駆動電流Ｉｇ１が流れるとともに、ターンオフ時はダイオードＤ１にゲート駆動電流Ｉｇ２が流れる。これにより、ターンオン時の時定数とターンオフ時の時定数とを異ならせることが出来る。
ＦＥＴ３のオンする際の半導体装置１の各パラメータと、電流ＩＤの変化率ｄＩＤ／ｄｔ（ｏｎ）（即ちｄｉ／ｄｔ）との間には、以下に示す（１）式が成立する。電流ＩＤは、半導体装置１のソースから、半導体装置１のドレインへ流れる電流である。
Figure 2012235378
また、半導体装置１のソースに印加される電圧である電圧ＶＤの変化率ｄＶＤ／ｄｔ（ｏｎ）（即ちｄｖ／ｄｔ）にも、電流ＩＤと同様に、半導体装置１の各パラメータとの間の関係式（以下の（２）式）が成立する。
Figure 2012235378
（１）式及び（２）式において、Ｃｇｓはゲート−ソース間の容量を示す。Ｃｄｇは、ドレイン−ゲート間の容量を示す。
また、ｇは、ＦＥＴのトランスコンダクタンスを示す。そして、ＣＤ（ａｌｌ）は、半導体装置１のドレインに接続されている全ての寄生容量の和であり、ドレイン−ソース間の容量、ドレイン−ゲート間の容量、コイル寄生容量等が含まれる。
（１）式及び（２）式より、抵抗Ｒｇｓの抵抗値を大きくすると、ｄｉ／ｄｔが小さくなるとともに、ｄｖ／ｄｔが小さくなることが分かる。
次に、ＦＥＴ３のオフする際の半導体装置１の各パラメータと、電圧ＶＤの変化率ｄＶＤ／ｄｔ（ｏｆｆ）との間には、以下に示す（３）式及び（４）式が成立する。
Figure 2012235378
Figure 2012235378
（３）式は、ＲｇｓまたはＣｄｇが大きく、ターンオフが遅い場合（ＲｇｓＣｄｇＩＬがＣＤ（ａｌｌ）ＶＴＨよりも大きい場合）である。
ＩＬは、半導体装置がオンしている際に流れる電流である。ＶＴＨは、ＦＥＴ３の閾値電圧である。
（４）式は、ＲｇｓまたはＣｄｇが小さく、ターンオフが速い場合（ＲｇｓＣｄｇＩＬがＣＤ（ａｌｌ）ＶＴＨ以下である場合）である。
（３）式及び（４）式より、変化率ｄＶＤ／ｄｔ（ｏｆｆ）は、ＲｇｓまたはＣｄｇを大きくすると、（３）式に従って小さくなる結果、（４）式に示されるように、ＣＤ（ａｌｌ）の逆数に比例することとなる。
なお、本実施形態１において、抵抗Ｒｇｓは、半導体のチップ上に製作されてもよい。これにより、半導体装置１（複合素子）を実装する上で、基板にマウントする部品点数が抵抗の分だけ減るので、コストを削減することが可能となる。
抵抗Ｒｇｓを半導体のチップ上に製作することにより製作された素子は、抵抗Ｒｇｓに相当する素子となる。上記製作された素子の電気的特性では、理想的な抵抗特性から外れて半導体特性が現れることがある。
〔第２実施形態〕
本発明の他の実施形態である実施形態２について、図３及び図４に基づいて説明すれば、以下の通りである。なお、本実施形態２において説明すること以外の構成は、前記実施形態１と同じである。また、説明の便宜上、前記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
（半導体装置１１の構成）
図３は、本実施形態に係る半導体装置１１の回路図である。半導体装置１１（即ち複合素子）は、ＦＥＴ３と、ＭＯＳＦＥＴ４と、抵抗Ｒｇｓと、ダイオードＤ２と、容量Ｃｄｇ，Ｊとを備える。
図３の半導体装置１１において、ＭＯＳＦＥＴ４のソースと、抵抗Ｒｇｓの一端とは、互いに接続されている。ダイオード４ｄは、ＭＯＳＦＥＴ４に寄生しているボディダイオードである。
また、ＭＯＳＦＥＴ４のドレインと、ボディダイオード４ｄのカソードと、ＦＥＴ３のソースとは、互いに接続されている。
さらに、抵抗Ｒｇｓの他端と、ダイオードＤ２のアノードと、ＦＥＴ３のゲートとは、互いに接続されている。
さらに、ダイオードＤ２のカソードは、容量Ｃｄｇ，Ｊの一端に接続されている。
そして、容量Ｃｄｇ，Ｊの他端と、ＦＥＴ３のドレインとは、互いに接続されている。
（逆回復特性測定実験）
（測定回路３０）
図４は、本実施形態に係る半導体装置１１の逆回復特性を測定する測定回路３０の回路図である。測定回路３０の構成は、図２の測定回路と同一であり、測定対象が変わっているだけである。即ち、図４の測定回路３０の測定対象は、半導体装置１１であるとともに、半導体装置１１のＭＯＳＦＥＴ４が構成するダイオードの逆回復特性を測定する回路である。
図２の測定回路３０において、コイルＬ３０の他端と、抵抗Ｒｇｓの一端と、ＭＯＳＦＥＴ４のソースと、ＭＯＳＦＥＴ４のゲートと、装置ＦＥＴ２５のドレインとは、互いに接続されている。
抵抗Ｒｇｓの他端は、ダイオードＤ２のアノードと、ＦＥＴ３のゲートとに接続されている。
ダイオードＤ２のカソードは、容量Ｃｄｇ，Ｊの一端に接続されている。そして、容量Ｃｄｇ，Ｊの他端と、ＦＥＴ３のドレインとは、電流計Ｉ３０の入力に接続されている。その他の接続関係は、図２の測定回路３０と同一である。
（逆回復特性の測定）
ここで、図４の回路を用いて行う逆回復特性の測定について、以下に説明する。
まず、図４の測定回路において、信号発生器ＯＳ３０から装置ＦＥＴ２５のゲートにハイレベルの信号を出力して、装置ＦＥＴ２５をオンさせる。すると、電源電圧（電圧源Ｖ３０の出力電圧）によって、コイルＬ３０に電流が流れる。その間、半導体装置１１はオフしている。即ち、半導体装置１１内の２つのＦＥＴは、共にオフしている。
コイルＬ３０に電流を流した状態で装置ＦＥＴ２５をオフさせると、装置ＦＥＴ２５のドレインの電位、即ち、半導体装置１のソースの電位が上昇する。
そして、半導体装置１のソースの電位が電源電圧に略等しくなると、ノーマリーオン型のＦＥＴ３が導通する。
半導体装置１のソースの電位が、ノーマリーオフ型のＭＯＳＦＥＴ４が有するボディダイオード４ｄの順方向電圧と電源電圧との和の電圧程度まで上昇すると、ボディダイオード４ｄがオンして半導体装置１１がオンする。半導体装置１１がオンすることにより、電流が回生し、半導体装置１のソースにおける電位上昇は止まる。半導体装置１１がオンした際の回生する電流は、コイルＬ３０の一端→コイルＬ３０の他端→ＭＯＳＦＥＴ４のソース→ＭＯＳＦＥＴ４のドレイン→ＦＥＴ３のソース→ＦＥＴ３のドレイン→電流計Ｉ３０の経路で流れる。
以上が、逆回復特性の測定における前段階である。
逆回復特性を測定するには、前記回生する電流が流れている状態で、再度、装置ＦＥＴ２５をオンさせる。これにより、半導体装置１１において流れている前記回生する電流の値が、徐々に減少する。前記回生する電流の減少率が、ｄｉ／ｄｔである。
前記回生する電流がゼロになると、前記回生する電流とは向きが逆の電流、即ち、逆回復電流（図６のＩｒ）が流れる。逆回復電流は、電流計Ｉ３０→ＦＥＴ３のドレイン→ＦＥＴ３のソース→ＭＯＳＦＥＴ４のドレイン→ＭＯＳＦＥＴ４のソース→装置ＦＥＴ２５のドレイン→装置ＦＥＴ２５のソース→グランド（ＧＮＤ）の経路で流れる。
また、半導体装置１は、ダイオードＤ２及び容量Ｃｄｇ，Ｊを備えている。このため、逆回復電流が流れるのと同時に、電流計Ｉ３０→容量Ｃｄｇ，Ｊ→ダイオードＤ２の寄生容量→抵抗Ｒｇｓ→装置ＦＥＴ２５のドレイン→装置ＦＥＴ２５のソース→グランド（ＧＮＤ）の経路でゲート駆動電流Ｉｇが流れる。
ゲート駆動電流Ｉｇが流れる際は、ダイオードＤ２がオフしている。よって、ダイオードＤ２の寄生容量と容量Ｃｄｇ，Ｊとが直列接続されて構成される容量に、ゲート駆動電流Ｉｇが流れる。
ダイオードＤ２の寄生容量の容量値は、容量Ｃｄｇ，Ｊの容量値よりも小さくなるように設計する。よって、直列接続されて構成される容量では、ダイオードＤ２の寄生容量の占める割合が大きい（支配的である）。即ち、ダイオードＤ２の寄生容量は、容量Ｃｄｇ，Ｊに容量値が小さい容量を接続したものと同様の効果を奏する。
このように、半導体装置１では、逆回復電流とゲート駆動電流Ｉｇとが同時に流れる。よって、ＭＯＳＦＥＴ４の有するボディダイオード４ｄがオフする、即ち回復すると同時に始まる、装置ＦＥＴ２５のドレインの電位低下、即ち、半導体装置１のソースの電位低下が、従来の半導体装置よりも早い。従って、本実施形態に係る半導体装置１１は、従来の半導体装置よりも高速にオフする。即ち、本実施形態に係る半導体装置１１は、従来の半導体装置よりも良好な逆回復特性を実現する。
半導体装置１のソースの電位低下に伴い、ＭＯＳＦＥＴ４の有するボディダイオード４ｄがオフするので、ＭＯＳＦＥＴ４のドレイン−ソース間電圧が上昇する。
ＦＥＴ３のゲート−ソース間電圧が、負の閾値電圧を越えて０Ｖに近づくと、ＦＥＴ３がオフする。
装置ＦＥＴ２５のドレインの電位、即ち、半導体装置１のソースの電位が、グランド電圧まで降下する。より正確には、装置ＦＥＴ２５のドレインの電位、即ち、半導体装置１のソースの電位が、装置ＦＥＴ２５のオン電圧まで降下する。
このようにして、半導体装置１１がオンしている状態からオフするまでの逆回復電流を観測することが出来る。即ち、半導体装置１１の逆回復特性を測定することが出来る。
以上のように、本実施形態に係る半導体装置１１は、ダイオードＤ２及び容量Ｃｄｇ，Ｊを備えている。よって、カスコード接続された２つのＦＥＴを備える半導体装置において、半導体装置のソースから半導体装置のドレインへ流れる電流がオフする際に、半導体装置のドレインから半導体装置のソースに流れる電流である逆回復電流が流れる。この逆回復電流に加えて、ダイオードＤ２、容量Ｃｄｇ，Ｊ及び抵抗Ｒｇｓに、ゲート駆動電流Ｉｇが流れる。
ゲート駆動電流Ｉｇは、容量Ｃｄｇ，Ｊ→ダイオードＤ２の寄生容量→抵抗Ｒｇｓ→ＭＯＳＦＥＴ４のソース（装置ＦＥＴ２５のドレイン）→装置ＦＥＴ２５のソース→グランド（ＧＮＤ）の経路で流れる。
よって、半導体装置１１は、従来の半導体装置よりも高速にオフすることが出来る。即ち、半導体装置１１のスイッチング速度が速くなる。
従って、本実施形態に係る半導体装置１１は、逆回復電流の流れる時間が、従来の半導体装置よりも短くなる結果、良好な逆回復特性を実現することが出来る。
また、半導体装置１１は、ゲート駆動電流Ｉｇを流すために、ダイオードＤ２及び容量Ｃｄｇ，Ｊを備えている。これにより、容量Ｃｄｇ，Ｊの容量値は、逆回復特性を改善するために小さくする必要が無くなる。即ち、容量Ｃｄｇ，Ｊの容量値は、良好なＥＭＣを実現することが出来る程度に（スイッチング損失が大きくなりすぎない程度に）大きな値とすればよい。これにより、良好なＥＭＣを実現することが出来ると共に、半導体装置１１における逆回復電流損失を低減することが出来る。
さらに、従来の半導体装置と異なり、ノーマリーオン型のＦＥＴ３を動作させるために負電源（負の電圧を供給する電圧源）を設ける必要が無いので、従来の半導体装置よりも安価である。
従って、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置１１を提供することが出来る。
（半導体装置１１の各パラメータ）
本実施形態に係る半導体装置１１では、実施形態１の半導体装置１と同様に、ＦＥＴ３の入力容量と抵抗Ｒｇｓの抵抗値とを掛けた時定数によって、ＦＥＴ３のオンする時間（ターンオン時間）と、ＦＥＴ３のオフする時間（ターンオフ時間）とが定まる。
よって、ＦＥＴ３のオンする際の半導体装置１の各パラメータについて、実施形態１に記載の（１）式〜（４）式が成立する。
ここで、本実施形態に係る半導体装置１１は容量Ｃｄｇ，Ｊを備えている。容量Ｃｄｇ，Ｊを追加することは、ドレイン−ゲート間の容量Ｃｄｇを大きくすることと同等の効果を奏する。
よって、ＦＥＴ３がオンする際は、容量Ｃｄｇ，Ｊによって、電流ＩＤの変化率ｄＩＤ／ｄｔ（ｏｎ）（即ちｄｉ／ｄｔ）が小さくなることが（１）式から分かる。同様に、容量Ｃｄｇ，Ｊによって、電圧ＶＤの変化率ｄＶＤ／ｄｔ（ｏｎ）（即ちｄｖ／ｄｔ）が小さくなることが（２）式から分かる。
また、ＦＥＴ３がオフする際は、（３）式及び（４）式より、変化率ｄＶＤ／ｄｔ（ｏｆｆ）は、容量Ｃｄｇ，Ｊを追加する（即ちＣｄｇを大きくする）と、（３）式に従って小さくなる結果、（４）式に示されるように、ＣＤ（ａｌｌ）の逆数に比例することとなる。
（時定数の選択）
第１実施形態の半導体装置１、及び、第２実施形態の半導体装置１１では、非特許文献１で開示されている従来のカスコード接続回路と比較すると、ダイオードが追加されている。
こうすることで、スイッチングの速さを決定する時定数を、ターンオンの場合とターンオフの場合とで、異ならせるようにした。より具体的には、ターンオフの場合における時定数を、ターンオンの場合における時定数よりも小さくする。
これにより、ターンオフが速くなって逆回復特性が向上した。また、ターンオンの場合における時定数は、ターンオフの場合における時定数とは、独立して調整可能である（設計時に調整する）。従って、ＥＭＣを考慮した時定数の選択が可能となる。
時定数を小さくすることの具体的な意味は、以下の通りである。
第１実施形態の半導体装置１では、ターンオフの場合におけるゲート駆動電流が、ダイオードＤ１を介することにより、ＦＥＴ３のゲート抵抗の抵抗値を減らしたことと同様の効果を奏する。
これにより、ターンオフの場合におけるゲート駆動電流が増えるので、ＦＥＴ３の入力容量からの電荷の引き抜きが速くなる結果、スイッチングが速くなる。
第２実施形態の半導体装置１１では、ゲート駆動電流ｉｇがダイオードＤ２の寄生容量を介する構成とすることにより、ＦＥＴ３のゲートドレイン容量を減らす。これにより、ＦＥ３の入力容量が減るので、引き抜く電荷そのものが減る結果、スイッチングが速くなる。
（適用例）
本発明の電子機器は、半導体装置１，１１のいずれか１つを備えているので、良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置を用いる場合よりも安価である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の半導体装置は、電子機器に適用することが出来る。特に、逆回復特性の損失が課題となるインバータ回路に好適に用いることが出来る。
１，１１ 半導体装置
３ ＦＥＴ（第１電界効果トランジスタ）
４ ＭＯＳＦＥＴ（第２電界効果トランジスタ）
４ｄ ボディダイオード
Ｃｄｇ，Ｊ 容量
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｉｇ ゲート駆動電流
Ｉｇ１ ゲート駆動電流
Ｉｇ２ ゲート駆動電流
Ｉｒ 逆回復電流
Ｒｇｓ 抵抗
ｔｒ 逆回復時間

Claims (6)

  1. ノーマリーオン型の第１電界効果トランジスタと、ノーマリーオフ型の第２電界効果トランジスタとを備える半導体装置であって、
    前記第１電界効果トランジスタのソースと前記第２電界効果トランジスタのドレインとが接続されるとともに、
    一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、
    アノードが、前記第１電界効果トランジスタのゲートに接続され、カソードが、前記第２電界効果トランジスタのソースに接続されるダイオードとを備えることを特徴とする半導体装置。
  2. 前記ダイオードは、前記第２電界効果トランジスタのソースの電極と、半導体とを接合して形成されたショットキー接合ダイオードであることを特徴とする請求項１に記載の半導体装置。
  3. ノーマリーオン型の第１電界効果トランジスタと、ノーマリーオフ型の第２電界効果トランジスタとを備える半導体装置であって、
    前記第１電界効果トランジスタのソースと前記第２電界効果トランジスタのドレインとが接続されるとともに、
    一端が、前記第１電界効果トランジスタのゲートに接続され、他端が、前記第２電界効果トランジスタのソースに接続される抵抗と、
    アノードが、前記第１電界効果トランジスタのゲートに接続されるダイオードと、
    一端が、前記第１電界効果トランジスタのドレインに接続され、他端が、前記ダイオードのカソードに接続される容量とを備えることを特徴とする半導体装置。
  4. 前記第１電界効果トランジスタは、ＩＩＩ族窒化物半導体を含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記抵抗は、半導体のチップ上に製作されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置を備えることを特徴とする電子機器。
JP2011103529A 2011-05-06 2011-05-06 半導体装置および電子機器 Active JP5290354B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011103529A JP5290354B2 (ja) 2011-05-06 2011-05-06 半導体装置および電子機器
EP12002997.0A EP2521259B1 (en) 2011-05-06 2012-04-27 Semiconductor device and electronic device
US13/459,993 US8710543B2 (en) 2011-05-06 2012-04-30 Cascode circuit device with improved reverse recovery characteristic
CN201210134341.9A CN102769451B (zh) 2011-05-06 2012-05-02 半导体装置及电子设备
US14/187,785 US20140167100A1 (en) 2011-05-06 2014-02-24 Cascode circuit device with improved reverse recovery characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011103529A JP5290354B2 (ja) 2011-05-06 2011-05-06 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
JP2012235378A true JP2012235378A (ja) 2012-11-29
JP5290354B2 JP5290354B2 (ja) 2013-09-18

Family

ID=46049160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011103529A Active JP5290354B2 (ja) 2011-05-06 2011-05-06 半導体装置および電子機器

Country Status (4)

Country Link
US (2) US8710543B2 (ja)
EP (1) EP2521259B1 (ja)
JP (1) JP5290354B2 (ja)
CN (1) CN102769451B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042270A (ja) * 2011-08-12 2013-02-28 Advanced Power Device Research Association トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP2013085448A (ja) * 2011-09-30 2013-05-09 Sharp Corp スイッチング電源装置と、それを用いたインバータ、コンバータ、エアーコンディショナー、ソーラーパワーコントローラ、および自動車
JP2014229823A (ja) * 2013-05-24 2014-12-08 古河電気工業株式会社 半導体装置および半導体モジュール
JP2015042079A (ja) * 2013-08-22 2015-03-02 株式会社東芝 ダイオード回路およびｄｃ−ｄｃコンバータ
WO2015079875A1 (ja) * 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
KR101551066B1 (ko) 2014-03-03 2015-09-07 현대자동차주식회사 차량용 모터 구동 장치
WO2015174107A1 (ja) * 2014-05-16 2015-11-19 シャープ株式会社 複合型半導体装置
JPWO2015166523A1 (ja) * 2014-04-28 2017-04-20 株式会社日立産機システム 半導体装置および電力変換装置
US9679880B2 (en) 2014-07-07 2017-06-13 Kabushiki Kaisha Toshiba Cascode power transistors
JP2018074669A (ja) * 2016-10-26 2018-05-10 ニチコン株式会社 スイッチング素子の駆動回路
JP2020094951A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体装置の試験装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8866253B2 (en) 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
KR101922117B1 (ko) * 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법
WO2014034346A1 (ja) * 2012-08-28 2014-03-06 シャープ株式会社 複合型半導体装置
EP2736171A1 (en) * 2012-11-23 2014-05-28 Nxp B.V. Cascoded semiconductor devices
CN103969564A (zh) * 2013-01-30 2014-08-06 苏州同冠微电子有限公司 一种二极管反向恢复特性测试仪
US9093301B2 (en) * 2013-03-08 2015-07-28 Texas Instruments Incorporated Driver for normally on III-nitride transistors to get normally-off functionality
JP5996465B2 (ja) * 2013-03-21 2016-09-21 株式会社東芝 半導体装置
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US9665114B2 (en) * 2013-10-02 2017-05-30 Mediatek Inc. Regulator applied on output terminal of power source to adjust adjusting current for increasing reference voltage when sensing decrease of reference voltage and decreasing reference voltage when sensing increase of reference voltage and regulating method
US20150162321A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Composite Power Device with ESD Protection Clamp
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
KR102178865B1 (ko) 2015-02-25 2020-11-18 한국전자통신연구원 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로
JP6639103B2 (ja) * 2015-04-15 2020-02-05 株式会社東芝 スイッチングユニット及び電源回路
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2016189371A1 (en) * 2015-05-27 2016-12-01 Visic Technologies Ltd Switching power device
JP6477257B2 (ja) * 2015-05-28 2019-03-06 新東工業株式会社 動特性試験装置及び動特性試験方法
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
WO2017043611A1 (ja) * 2015-09-10 2017-03-16 古河電気工業株式会社 パワーデバイス
US9748941B2 (en) * 2015-10-27 2017-08-29 Electronics And Telecommunications Research Institute Power semiconductor module and method for stabilizing thereof
KR102265460B1 (ko) * 2016-01-11 2021-06-16 한국전자통신연구원 캐스코드 스위치 회로
GB2563686A (en) * 2017-06-23 2018-12-26 Nidec Control Techniques Ltd Method and apparatus for monitoring a semiconductor switch
CN107845371B (zh) * 2017-10-12 2020-04-03 深圳市华星光电技术有限公司 电源管理集成电路及液晶面板
US11211484B2 (en) 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
US11088688B2 (en) * 2019-02-13 2021-08-10 Logisic Devices, Inc. Configurations of composite devices comprising of a normally-on FET and a normally-off FET
US11258444B2 (en) 2019-05-17 2022-02-22 Schneider Electric It Corporation Devices and methods for high-efficiency power switching with cascode GaN

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526929A (ja) * 1998-09-25 2002-08-20 シーメンス アクチエンゲゼルシヤフト 少なくとも２つの半導体デバイスを有する電子的スイッチング装置
JP2007288774A (ja) * 2006-03-22 2007-11-01 Toyota Central Res & Dev Lab Inc 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2010530616A (ja) * 2007-06-13 2010-09-09 ノースロップ グラマン システムズ コーポレーション 改良された電力用スイッチングトランジスター
JP2011010487A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 電力変換装置
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
JP2012199549A (ja) * 2011-03-21 2012-10-18 Internatl Rectifier Corp パッシブ発振防止用のｉｉｉ族窒化物トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP3849712B2 (ja) * 2003-06-30 2006-11-22 サンケン電気株式会社 半導体スイッチ
KR100672939B1 (ko) * 2004-07-29 2007-01-24 삼성전자주식회사 저항 소자를 구비하는 반도체 소자 및 그 형성 방법
JP2006158185A (ja) 2004-10-25 2006-06-15 Toshiba Corp 電力用半導体装置
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.
FR2953662B1 (fr) * 2009-12-03 2011-11-18 Schneider Toshiba Inverter Convertisseur de puissance a source de courant utilisant des transistors a effet de champ normalement fermes
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526929A (ja) * 1998-09-25 2002-08-20 シーメンス アクチエンゲゼルシヤフト 少なくとも２つの半導体デバイスを有する電子的スイッチング装置
JP2007288774A (ja) * 2006-03-22 2007-11-01 Toyota Central Res & Dev Lab Inc 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2010530616A (ja) * 2007-06-13 2010-09-09 ノースロップ グラマン システムズ コーポレーション 改良された電力用スイッチングトランジスター
JP2011010487A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 電力変換装置
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
JP2012199549A (ja) * 2011-03-21 2012-10-18 Internatl Rectifier Corp パッシブ発振防止用のｉｉｉ族窒化物トランジスタ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042270A (ja) * 2011-08-12 2013-02-28 Advanced Power Device Research Association トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP2013085448A (ja) * 2011-09-30 2013-05-09 Sharp Corp スイッチング電源装置と、それを用いたインバータ、コンバータ、エアーコンディショナー、ソーラーパワーコントローラ、および自動車
JP2014229823A (ja) * 2013-05-24 2014-12-08 古河電気工業株式会社 半導体装置および半導体モジュール
JP2015042079A (ja) * 2013-08-22 2015-03-02 株式会社東芝 ダイオード回路およびｄｃ−ｄｃコンバータ
JPWO2015079875A1 (ja) * 2013-11-26 2017-03-16 シャープ株式会社 半導体装置
JP6096932B2 (ja) * 2013-11-26 2017-03-15 シャープ株式会社 半導体装置
WO2015079875A1 (ja) * 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
KR101551066B1 (ko) 2014-03-03 2015-09-07 현대자동차주식회사 차량용 모터 구동 장치
US9391548B2 (en) 2014-03-03 2016-07-12 Hyundai Motor Company Motor driving device for vehicle
JPWO2015166523A1 (ja) * 2014-04-28 2017-04-20 株式会社日立産機システム 半導体装置および電力変換装置
WO2015174107A1 (ja) * 2014-05-16 2015-11-19 シャープ株式会社 複合型半導体装置
JPWO2015174107A1 (ja) * 2014-05-16 2017-04-20 シャープ株式会社 複合型半導体装置
US9679880B2 (en) 2014-07-07 2017-06-13 Kabushiki Kaisha Toshiba Cascode power transistors
JP2018074669A (ja) * 2016-10-26 2018-05-10 ニチコン株式会社 スイッチング素子の駆動回路
JP2020094951A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体装置の試験装置

Also Published As

Publication number Publication date
CN102769451A (zh) 2012-11-07
EP2521259A3 (en) 2013-10-30
JP5290354B2 (ja) 2013-09-18
CN102769451B (zh) 2014-11-26
US20120280271A1 (en) 2012-11-08
US20140167100A1 (en) 2014-06-19
EP2521259B1 (en) 2019-06-12
EP2521259A2 (en) 2012-11-07
US8710543B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5290354B2 (ja) 半導体装置および電子機器
Reiner et al. Monolithic GaN-on-Si half-bridge circuit with integrated freewheeling diodes
Anthon et al. Switching investigations on a SiC MOSFET in a TO-247 package
JP4880751B2 (ja) パワーｍｏｓｆｅｔのための回生型ゲート駆動回路
JP2014130909A (ja) 電力用半導体装置
US20120235710A1 (en) Circuit Arrangement with a MOSFET and an IGBT
Yamaguchi et al. Low loss and low noise gate driver for SiC-MOSFET with gate boost circuit
Moench et al. Monolithic integrated quasi-normally-off gate driver and 600 V GaN-on-Si HEMT
CN114172123B (zh) 半导体装置
Moench et al. Substrate potential of high-voltage GaN-on-Si HEMTs and half-bridges: Static and dynamic four-terminal characterization and modeling
JP2018117110A (ja) 基板電圧制御回路
JP5761656B2 (ja) ゲートドライブ回路
JP6065721B2 (ja) 駆動回路、半導体集積回路、及び駆動回路の制御方法
Moench et al. Asymmetrical substrate-biasing effects at up to 350V operation of symmetrical monolithic normally-off GaN-on-Si half-bridges
Niu et al. Design considerations of the gate drive circuit for GaN HEMT devices
Pajnić et al. Characterization and gate drive design of high voltage cascode GaN HEMT
Kelley et al. Power factor correction using an enhancement-mode SiC JFET
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
JP5843535B2 (ja) 半導体モジュール
Bulut et al. Design and loss analysis of a 200-W GaN based active clamp forward converter
Inamori et al. MHz-switching-speed current-source gate driver for SiC power MOSFETs
Zhang et al. Analysis of SiC MOSFET switching performance and driving circuit
Rafiq et al. A resonant gate driver circuit with turn-on and turn-off dv/dt control
Wittig et al. Analysis and improvement of the switching behaviour of low voltage power mosfets with high current ratings under hard switching conditions
Lyu et al. Dv/dt-control of 1200-V co-packaged SiC-JFET/GaN-HEMT cascode device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5290354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250