JP2012195323A - センサパッケージ - Google Patents

センサパッケージ Download PDF

Info

Publication number
JP2012195323A
JP2012195323A JP2011055972A JP2011055972A JP2012195323A JP 2012195323 A JP2012195323 A JP 2012195323A JP 2011055972 A JP2011055972 A JP 2011055972A JP 2011055972 A JP2011055972 A JP 2011055972A JP 2012195323 A JP2012195323 A JP 2012195323A
Authority
JP
Japan
Prior art keywords
groove
sensor chip
semiconductor sensor
sensor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011055972A
Other languages
English (en)
Other versions
JP5742323B2 (ja
Inventor
Akinobu Kanai
聡庸 金井
Yoshitaka Adachi
佳孝 安達
Masao Shimizu
正男 清水
Junichi Tanaka
純一 田中
Akira Sasaki
昌 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2011055972A priority Critical patent/JP5742323B2/ja
Priority to EP12758356.5A priority patent/EP2688094B1/en
Priority to PCT/JP2012/054082 priority patent/WO2012124437A1/ja
Priority to US14/003,343 priority patent/US8969981B2/en
Publication of JP2012195323A publication Critical patent/JP2012195323A/ja
Application granted granted Critical
Publication of JP5742323B2 publication Critical patent/JP5742323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/141—Monolithic housings, e.g. molded or one-piece housings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/145—Housings with stress relieving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Child & Adolescent Psychology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Volume Flow (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できるセンサパッケージを提供する。
【解決手段】本発明のセンサパッケージは、半導体センサチップ１と、半導体センサチップ１を搭載するための半導体センサチップ搭載領域２ａを有するパッケージ本体２とを備え、樹脂の射出成形により、半導体センサチップ１と反対側の裏面２ｂに半導体センサチップ搭載領域２ａを取り囲むように溝４が形成されている。そして、裏面２ｂには、溝４の内側の樹脂部分と溝４の外側の樹脂部分とを連結する架橋部５が形成されている。
【選択図】図１

Description

本発明は、半導体センサチップを収納するセンサパッケージに関する。
半導体チップや半導体センサといった半導体素子の実装構造について、外部応力を緩和する方策として、例えば特許文献１〜３に開示された技術が知られている。
特許文献１に開示された技術は、半導体チップを実装し格納するための樹脂モールドパッケージに関する技術である。具体的には、図１５に示されるように、特許文献１に開示された樹脂モールドパッケージ１００においては、半導体チップ１０１を実装する部分１０２の底面１０３が逆Ｖ字型に成形されている。これにより、樹脂モールドパッケージ１００は、逆Ｖ字型の底面１０３で外部応力を吸収する構造となるので、外部応力を緩和することが可能になる。
また、特許文献２に開示された技術は、半導体チップを実装するフリップチップＢＧＡパッケージに関する技術である。具体的には、図１６に示されるように、半導体チップ２０１は、フリップチップＢＧＡ基板２０２にフリップチップ実装されている。そして、フリップチップＢＧＡ基板２０２における半導体チップ２０１と反対側の面には、基板内部の配線と電気接続するＢＧＡはんだボール２０３が形成されている。また、半導体チップ２０１が実装される実装位置の裏面には、半導体チップ２０１の外形と同じか、または外側外周に沿って溝２０４が形成されている。このような構成とすることにより、フリップチップＢＧＡパッケージをマザーボードに部品実装するに際し、ＢＧＡはんだボール２０３の接続信頼性を向上させている。
また、特許文献３に開示された技術は、半導体センサチップを収納するセンサパッケージに関する技術である。具体的には、図１７（ａ）及び（ｂ）に示されるように、特許文献３に開示されたセンサパッケージ３００は、一面が開口し半導体センサチップ３０１が固定される矩形箱状のパッケージ３０２と、パッケージ３０２を覆うリッド３０３とを備えている。センサパッケージ３００は、半田を用いて実装基板３０４に実装され、パッケージ３０２が半田からなる半田部により拘束されている。そして、パッケージ３０２には、半導体センサチップ３０１の４辺に沿って溝３０４が形成されている。この溝３０４で実装基板３０４側からの応力が緩和されることになる。
米国特許第６０５８０２０号明細書（２０００年 ５月 ２日） 特開２００９−７１２５１号公報（２００９年 ４月 ２日公開） 特開２００４−３８８６号公報（２００４年 １月 ８日公開）
しかしながら、特許文献１〜３に開示された従来技術には、以下の問題がある。
まず、特許文献１に開示された技術では、応力緩和のために、半導体チップ１０１を実装する部分１０２の底面１０３を逆Ｖ字型に底上げし、樹脂モールドパッケージ１００と実装基板との間に空間を設けている。このため、この空間の分だけ樹脂モールドパッケージ１００の高さ寸法が高くなってしまう。それゆえ、特許文献１の構成では、応力を緩和し、かつパッケージを低背化することが困難である。また、半導体チップ１０１を実装する部分１０２の底面１０３を逆Ｖ字型としているので、樹脂モールドパッケージ１００は実装基板と点接触することになる。それゆえ、樹脂モールドパッケージ１００と実装基板との接続信頼性の低下や応力集中による樹脂モールドパッケージ１００の破損のおそれがある。
また、特許文献２に開示された技術では、半導体チップ２０１と反対側の面における溝２０４間にもＢＧＡはんだボール２０３が形成されている。それゆえ、フリップチップＢＧＡパッケージをマザーボードに部品実装するに際し、溝２０４間のＢＧＡはんだボール２０３もマザーボードと接続することになる。このため、マザーボードからの応力がフリップチップＢＧＡ基板２０２における半導体チップ２０１の搭載領域に伝達するおそれがある。
さらに、特許文献２のパッケージでは、半導体チップ２０１が実装される実装位置の裏面には、半導体チップ２０１の外形と同じか、または外側外周に沿って溝２０４が形成されている。同様に、特許文献３のセンサパッケージにおいても、半導体センサチップ３０１の４辺に沿って溝３０４が形成されている。このようにパッケージに半導体素子の搭載領域の４辺に沿って溝が形成された構造を射出成形する場合、射出成形が困難であるという問題がある。図１８は、半導体素子の搭載領域の４辺に沿って溝が形成された構造を射出成形する場合に生じる問題を説明するための上面図である。
一般的に、半導体素子の搭載領域の４辺に沿った溝を射出成形する場合、使用される金型は、４辺に沿った溝に対応する４つの凸部を有する。この４つの凸部により角柱筒が形成される。図１８では、この角柱筒の内部に相当する部分を点線３０５ａで示している。図１８に示されるように、金型に方向Ｌに樹脂を流して４辺に沿った溝の構造を形成する場合、金型における角柱筒近傍の流路が狭いため、樹脂が溝４に相当する角柱筒の内部（点線３０５ａで囲まれた部分）に流れにくくなる。それゆえ、射出成形によって形成したパッケージは、溝に囲まれた内側の部分に樹脂が十分充填されず、ショートモールドによる不良が発生する。
よって、特許文献２及び３に開示された従来の実装パッケージの応力緩和構造では、射出成形が困難であるという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できるセンサパッケージを提供することにある。
本発明のセンサパッケージは、上記の課題を解決するために、半導体センサチップと、上記半導体センサチップを搭載する半導体センサチップ搭載領域を有し、樹脂の射出成形物であるパッケージ本体とを備え、上記半導体センサチップが搭載された面と反対側の裏面に上記半導体センサチップ搭載領域を取り囲むように溝が形成されたセンサパッケージであって、上記裏面には、上記溝の内側の樹脂部分と上記溝の外側の樹脂部分とを連結する連結部が形成されていることを特徴としている。
上記の構成によれば、上記半導体センサチップが搭載された面と反対側の裏面に上記半導体センサチップ搭載領域を取り囲むように溝が形成されているので、センサパッケージが実装されるときに発生する外側からの応力は上記溝で緩和される。それゆえ、上記の構成によれば、センサパッケージ実装による半導体センサチップ搭載領域の変形が抑えられるので、半導体センサチップにかかる外力の影響を小さくすることできる。
また、上記の構成によれば、上記裏面には、上記溝の内側の樹脂部分と上記溝の外側の樹脂部分とを連結する連結部が形成されているので、上記溝の構造の射出成形に用いられる金型は、上記連結部に対応する切欠部を有するものとなる。それゆえ、樹脂の射出成形時に、この切欠部が溝の内側の領域へ樹脂を流すための流入口の役割を果たし、溝の内側の領域に樹脂が流れ易くなり十分充填される。よって、上記の構成によれば、ショートモールドがないパッケージを実現することができる。
以上より、上記の構成によれば、射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できるセンサパッケージを提供することが可能になる。
本発明のセンサパッケージでは、上記連結部は、上記溝を構成する側壁同士を架橋する架橋部として形成されていてもよい。
本発明のセンサパッケージでは、上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形形状に形成され、上記連結部は、上記矩形形状の各辺の溝に形成されていることが好ましい。これにより、溝の構造の射出成形時に、溝の内側の領域に樹脂がより流れ易くなり、確実に樹脂を充填することができる。
本発明のセンサパッケージでは、上記連結部は、上記半導体センサチップ搭載領域の中央部分から、射出成形時の樹脂射出方向下流側に偏って形成されていることが好ましい。
射出成形において、樹脂を射出する圧力は、射出成形時の樹脂射出方向の下流であるほど不足し、ショートモールドが発生し易くなる。上記の構成によれば、上記連結部は、上記半導体センサチップ搭載領域の中央部分から、上記射出成形時の樹脂射出方向下流側に偏って形成されているので、射出成形時に十分な射出圧力を得ることができる。それゆえ、上記の構成によれば、確実にショートモールドを改善することができ、センサパッケージの射出成形の歩留まりを向上させることができる。
本発明のセンサパッケージでは、上記連結部における上記溝の底面からの高さは、上記溝の深さよりも小さくなっていることが好ましい。これにより、応力緩和効果を向上させることができる。
本発明のセンサパッケージでは、上記連結部は、上記溝の伸長方向の両端から中央部へ向かうに従い、上記溝の底面からの高さが大きくなるように形成されていることが好ましい。
これにより、連結部の寸法を大きく確保することができる。上記溝の構造の射出成形に用いられる金型の切欠部は、上記連結部に対応して大きな寸法となる。それゆえ、上記溝の構造を射出成形により形成する場合、樹脂が溝の内側の領域へ流れやすくなる。よって、上記の構成によれば、より確実に、溝に囲まれた内側の領域に樹脂を充填することができる。
本発明のセンサパッケージでは、上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形形状に形成されているとともに、この矩形の角部から外側に延びていることが好ましい。
上記の構成によれば、上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形形状に形成されているとともに、この矩形の角部から外側に延びているので、矩形の角部で発生する応力が緩和される。よって、上記の構成によれば、センサパッケージ実装による半導体センサチップ搭載領域の変形が抑えられ、半導体センサチップの外力に対する耐性が増す。
本発明のセンサパッケージでは、上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形の角部を除く部分に形成されており、溝が形成されていない上記角部の樹脂部分が上記連結部を構成することが好ましい。
上記の構成によれば、半導体センサチップ搭載領域を取り囲む矩形の４つの角部から４方向に樹脂を射出することで、さらに応力緩和効果が高い構造を実現することができる。
本発明のセンサパッケージでは、上記半導体センサチップ搭載領域を取り囲む矩形の４辺のうち少なくとも１辺には上記溝が形成されておらず、残りの辺に上記溝が形成され、上記溝が形成されていない辺の樹脂部分が上記連結部を構成することが好ましい。これにより、、確実に、溝に囲まれた内側の領域に樹脂を充填することができ、射出成形がより容易になる。
本発明のセンサパッケージでは、上記溝は、上記パッケージ本体における上記半導体センサチップが搭載された底部を貫通するように形成されていることが好ましい。これにより、、半導体センサチップ搭載領域がパッケージ本体から完全に切り離される。それゆえ、上記の構成によれば、半導体センサチップ搭載領域にかかる応力を低減することができる。
本発明のセンサパッケージでは、上記溝は、上記半導体センサチップ搭載領域を取り囲む多重の矩形形状で形成されていることが好ましい。
これにより、センサパッケージ実装時の外部応力に対する半導体センサチップ領域の変形を抑えることができる。
本発明のセンサパッケージでは、上記多重の矩形形状の溝のうち少なくとも１つの矩形形状の溝は、上記半導体センサチップ搭載領域の真下に形成されていることが好ましい。
これにより、これにより、半導体センサチップ搭載領域の下部に残留する応力を除去することができ、応力緩和効果が増大する。
本発明のセンサパッケージでは、上記溝は、上記半導体センサチップ搭載領域を取り囲む渦形状に形成されており、上記渦の入口から出口までの樹脂部分が上記連結部を構成することが好ましい。
これにより、射出成形するに際し、半導体センサチップ搭載領域へ樹脂を流入するための流路を確保することができる。それゆえ、上記の構成によれば、確実に、溝に囲まれた内側の領域に樹脂を充填することができ、射出成形がより容易になる。
本発明のセンサパッケージでは、上記半導体センサチップは、ダイアフラム型のセンサチップであることが好ましい。
ダイアフラム型のセンサチップは、パッケージ実装時に発生する応力の影響を受け易いので、本発明のセンサパッケージへの格納に適したセンサチップである。
本発明のセンサパッケージは、以上のように、半導体センサチップと、上記半導体センサチップを搭載するための半導体センサチップ搭載領域を有するパッケージ本体とを備え、樹脂の射出成形により、上記半導体センサチップと反対側の裏面に上記半導体センサチップ搭載領域を取り囲むように溝が形成されたセンサパッケージであって、上記裏面には、上記溝の内側の樹脂部分と上記溝の外側の樹脂部分とを連結する連結部が形成されている構成である。
それゆえ、射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できるという効果を奏する。
本発明の一実施形態のセンサパッケージの概略構成を示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図であり、（ｅ）は、（ｄ）の断面構造に対応する金型の構造を示した断面図である。 図１のセンサパッケージの効果を説明するための図であり、（ａ）は、パッケージ本体２の成形容易性を説明するための上面図であり、（ｂ）は、応力緩和の効果を示すグラフである。 図１のセンサパッケージの応力緩和効果を説明するための図であり、（ａ）は溝が半導体センサチップが搭載された面に形成されている構成、及び溝が半導体センサチップが搭載された面と反対側の裏面に形成されている構成について、応力緩和効果を比較した結果を示すグラフであり、（ｂ）は（ａ）おける構成（Ｉ）及び（ＩＩＩ）のセンサパッケージについて、実装したときに生じる応力を説明するための模式図である。 変形例１としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例２としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例３としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例４としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例５としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例６としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図であり、（ｅ）は、射出成形時の樹脂の流れと樹脂成形物のヤング率との関係を模式的に示した模式図である。 変形例７としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例８としてのセンサパッケージの概略構成を示す断面図である。 変形例９としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例１０としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 変形例１１としてのセンサパッケージを示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるＡＡ'線断面図であり、（ｃ）は（ａ）におけるＢＢ'線断面図であり、（ｄ）は（ａ）におけるＣＣ'線断面図である。 特許文献１に開示された樹脂モールドパッケージの構成を示す断面図である。 特許文献２に開示されたフリップチップＢＧＡパッケージの構成を示す図である。 特許文献３に開示されたセンサパッケージの構成を示し、（ａ）は断面図であり、（ｂ）は上面図である。 半導体素子の搭載領域の４辺に沿って溝が形成された構造を射出成形する場合に生じる問題を説明するための上面図である。
以下、本発明の実施の形態について、詳細に説明する。
（センサパッケージの構成）
図１は、本実施形態のセンサパッケージ（以下、本センサパッケージと記す）の概略構成を示し、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡＡ'線断面図であり、図１（ｃ）は図１（ａ）におけるＢＢ'線断面図であり、図１（ｄ）は図１（ａ）におけるＣＣ'線断面図である。
本センサパッケージは、図１（ａ）〜（ｄ）に示されるように、半導体センサチップ１と、半導体センサチップ１を固定する半導体センサチップ搭載領域（固定面）２ａを有するパッケージ本体２とを備えている。パッケージ本体２は、樹脂からなり、半導体センサチップ１の主表面側が開放された矩形箱形状になっている。このパッケージ本体２は、射出成形により成形される。なお、図１（ａ）〜（ｄ）には示されていないが、本センサパッケージは、パッケージ本体２の開口部分を閉塞する蓋部を備えている。
また、パッケージ本体２の内底面には、半導体センサチップ１と電気接続する接続パッド３ａが形成された端子台３が複数設けられている。端子台３の接続パッド３ａは、ワイヤＷと介して半導体センサチップ１と電気的に接続している。
また、パッケージ本体２における半導体センサチップ１が搭載された面と反対側の裏面２ｂには、溝４が形成されている。溝４は、裏面２ｂにおいて、半導体センサチップ搭載領域２ａを取り囲むように形成されている。この溝４は、本センサパッケージが基板に実装されるに際し、応力を緩和する応力緩和部として機能する。本センサパッケージが実装されるときに発生する外側からの応力は溝４で緩和される。換言すれば、本センサパッケージが実装されるときに発生するパッケージ本体２底部の歪みが半導体センサチップ搭載領域２ａに伝達しにくくなる。それゆえ、センサパッケージ実装による半導体センサチップ搭載領域２ａの変形が抑えられるので、半導体センサチップ１にかかる外力の影響を小さくすることできる。
また、溝４には架橋部５が形成されている。この架橋部５は、溝４を構成する２つの側壁４ａ・４ｂを架橋するように形成されている。そして、この架橋部５は、溝４により囲まれた内側の樹脂部分（半導体センサチップ搭載領域２ａを含む裏面２ｂ側の樹脂部分）と溝４の外側の樹脂部分とを連結する連結部となっている。
このように架橋部５が形成された溝４の構造を射出成形により形成する場合、射出成形に用いる金型は、溝４に相当する角柱筒の側壁の一部に切欠部が設けられた構成になる。図１（ｅ）は、図１（ｄ）の断面構造に対応する金型の構造を示した断面図である。図１（ｅ）に示されるように、金型６は、溝４に相当する角柱筒の側壁６ａと、架橋部５に相当する切欠部６ｂとを有している。この切欠部６ｂは、溝４に相当する角柱筒の内部へ樹脂を流すための流入口の役割を果たす。
本センサパッケージの効果について、図２を参照してさらに詳述する。図２は、本センサパッケージの効果を説明するための図であり、図２（ａ）は、パッケージ本体２の成形容易性を説明するための上面図であり、図２（ｂ）は、応力緩和の効果を示すグラフである。なお、図２（ｂ）は、溝４が形成されていないパッケージ本体２及び深さ０．１ｍｍの溝４が形成されたパッケージ本体２について、半導体センサチップ搭載領域２ａの変形を比較した結果を示す。
図１（ｅ）に示す金型を用いて、架橋部５が形成された溝４の構造を射出成形により形成する場合、架橋部５に相当する切欠部６ｂを介して、樹脂が溝４に相当する角柱筒の内側の領域に流れることになる（図２（ａ）では樹脂の流れを「Ｌ」で示している）。このため、射出成形によって形成したパッケージ本体２は、溝４に囲まれた内側の領域に樹脂が流れ易くなり十分充填されるので、ショートモールドがないパッケージを実現することができる。
また、図２（ｂ）のグラフから、溝４を設けることにより、半導体センサチップ搭載領域２ａの変形が有意に抑えられることがわかる。それゆえ、本センサパッケージによれば、本センサパッケージが実装されるときに発生する外側からの応力は溝４で緩和される。
以上のように、本センサパッケージによれば、射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できるセンサパッケージを実現することができる。
また、本センサパッケージによれば、溝４は、パッケージ本体２における半導体センサチップ１が搭載された面ではなく、反対側の裏面２ｂに形成されている。溝４がパッケージ本体２における半導体センサチップ１が搭載された面に形成されている場合、半導体センサチップ搭載領域２ａの変形を抑えることができない。
図３（ａ）は、溝４が半導体センサチップ１が搭載された面に形成されている構成、及び溝４が半導体センサチップ１が搭載された面と反対側の裏面に形成されている構成について、応力緩和効果を比較した結果を示すグラフである。図３に示されるように、溝４が半導体センサチップ１が搭載された面に形成されている構成（ＩＩＩ）は、溝４を備えていない構成（ＩＩ）よりも応力緩和効果が小さく、半導体センサチップ搭載領域２ａの変形しやくなっている。すなわち、構成（ＩＩＩ）は、応力緩和効果の観点で逆効果である。それゆえ、溝４がパッケージ本体２における半導体センサチップ１が搭載された面に形成されている場合、半導体センサチップ搭載領域２ａの変形を抑えることができない。
一方、溝４が半導体センサチップ１が搭載された面と反対側の裏面に形成されている構成（Ｉ）は、構成（ＩＩ）及び構成（ＩＩＩ）よりも有意に応力緩和効果が大きく、半導体センサチップ搭載領域２ａの変形が抑えられている。
次に、図３（ｂ）を参照して、本センサパッケージを実装したときに生じる応力について、さらに詳細に説明する。図３（ｂ）は、図３（ａ）おける構成（Ｉ）及び（ＩＩＩ）のセンサパッケージについて、実装したときに生じる応力を説明するための模式図である。
図３（ｂ）に示されるように、センサパッケージを基板７に実装したとき、外力により発生する応力は、基板７とパッケージ本体２とのパッド接続部分であるパッケージ本体２の底面にかかる（図３（ｂ）の矢印参照）。構成（Ｉ）は、溝４が半導体センサチップ１が搭載された面と反対側の裏面（すなわち底面）に形成されている。このため、構成（Ｉ）では、半導体センサチップ１と反対側の裏面における溝４近傍の領域の剛性が、局所的に低くなっている（変形し易くなっている）。それゆえ、構成（Ｉ）では、底面にかかる応力が溝４で吸収されることになり、応力緩和効果が大きくなる。
一方、構成（ＩＩＩ）は、溝４が半導体センサチップ１が搭載された面に形成されているので、半導体センサチップ１と反対側の裏面における溝４近傍の領域の剛性が、局所的に高くなっている（変形しにくくなっている）。それゆえ、構成（ＩＩＩ）では、底面にかかる応力が溝４で吸収されず残留するため、応力を緩和することができない。
以上より、溝４が半導体センサチップ１が搭載された面ではなく反対側の裏面２ｂに形成されていることにより、応力緩和効果が大きくなることがわかる。それゆえ、本センサパッケージによれば、半導体センサチップ搭載領域２ａの変形を抑えることが可能になる。
なお、本センサパッケージに格納される半導体センサチップ１は、図１（ｂ）〜（ｄ）に示されるように、ダイアフラム１ａを備えたダイアフラム型のセンサチップである。小型の圧力センサや振動センサ等では、圧力や振動を検出するためのダイアフラム（半導体薄膜の感応領域）１ａを有している。このようなダイアフラム型のセンサチップは、パッケージ実装時に発生する応力の影響を受け易いので、本センサパッケージへの格納に適したセンサチップである。なお、半導体センサチップ１は、ダイアフラムを備えていればよく、圧力センサに限らず振動センサ、マイクロフォン、流量センサなどであってもよい。
（変形例１）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成の変形例について説明する。図４は、この変形例１としてのセンサパッケージを示し、図４（ａ）は平面図であり、図４（ｂ）は図４（ａ）におけるＡＡ'線断面図であり、図４（ｃ）は図４（ａ）におけるＢＢ'線断面図であり、図４（ｄ）は図４（ａ）におけるＣＣ'線断面図である。なお、図４（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図４（ａ）〜（ｄ）に示されるように、変形例のセンサパッケージでは、溝４に４つの架橋部５ａ〜５ｄが形成されている。これら架橋部５ａ〜５ｄはそれぞれ、半導体センサチップ搭載領域２ａを取り囲む矩形状の溝４の各辺に形成されている。
それゆえ、金型を用いて、４つの架橋部５ａ〜５ｄを有する溝４の構造を射出成形により形成する場合、架橋部５ａ〜５ｄに相当する４つの切欠部を介して、樹脂が溝４の内側部分へ流れることになる。このため、確実に、溝４に囲まれた内側の領域に樹脂を充填することができる。
（変形例２）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成の他の変形例について説明する。図５は、この変形例２としてのセンサパッケージを示し、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）におけるＡＡ'線断面図であり、図５（ｃ）は図５（ａ）におけるＢＢ'線断面図であり、図５（ｄ）は図５（ａ）におけるＣＣ'線断面図である。なお、図５（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図５（ａ）〜（ｄ）に示されるように、変形例２のセンサパッケージでは、裏面２ｂにおいて、架橋部５ｂ・５ｄは、半導体センサチップ搭載領域２ａの中心線Ｘから樹脂流れ方向（射出方向）Ｌ下流側に偏って形成されている。
射出成形において、樹脂を射出する圧力は、樹脂流れの方向（射出成形時の樹脂射出方向）の下流であるほど不足し、ショートモールドが発生し易くなる。変形例２のセンサパッケージでは、架橋部５ｂ・５ｄを射出する圧力が低くなる樹脂流れ方向（射出方向）Ｌ下流側に形成するので、射出成形時に十分な射出圧力を得ることができる。それゆえ、確実にショートモールドを改善することができる。その結果、センサパッケージの射出成形の歩留まりを向上させることができる。
（変形例３）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図６は、この変形例３としてのセンサパッケージを示し、図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）におけるＡＡ'線断面図であり、図６（ｃ）は図６（ａ）におけるＢＢ'線断面図であり、図６（ｄ）は図６（ａ）におけるＣＣ'線断面図である。なお、図６（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図６（ａ）〜（ｄ）に示されるように、変形例３のセンサパッケージでは、溝４に４つの架橋部５ａ'〜５ｄ'が形成されている。これら架橋部５ａ'〜５ｄ'における溝４の底面からの高さｈは、溝４の深さｄよりも小さくなっている。
変形例３のセンサパッケージでは、架橋部５ａ'〜５ｄ'の高さｈが溝４の深さｄよりも小さいので、変形例１、２のセンサパッケージよりも成形容易性が劣る。その反面、変形例３のセンサパッケージは、変形例１、２のセンサパッケージよりも応力緩和効果が高い構成になっている。
（変形例４）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図７は、この変形例４としてのセンサパッケージを示し、図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）におけるＡＡ'線断面図であり、図７（ｃ）は図７（ａ）におけるＢＢ'線断面図であり、図７（ｄ）は図７（ａ）におけるＣＣ'線断面図である。なお、図７（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図７（ｄ）に示されるように、変形例４のセンサパッケージにおける架橋部５ｅは、溝４の伸長方向の両端から中央部へ向かうに従い、溝４の底面からの高さｈが大きくなるように形成されている。この架橋部４ｅは、半導体センサチップ搭載領域２ａを取り囲む矩形状の溝４の各辺に形成されている。
これにより、架橋部５ｅの寸法を大きく確保することができる。それゆえ、金型を用いて、架橋部５ｅを有する溝４の構造を射出成形により形成する場合、架橋部４ｅに相当する切欠部の寸法が大きくなるので、樹脂が溝４の内側部分へ流れやすくなる。よって、より確実に、溝４に囲まれた内側の領域に樹脂を充填することができる。
なお、架橋部５ｅ'の形状は、溝４の伸長方向の両端から中央部へ向かうに従い高さｈが大きくなる形状であれば、特に限定されない。架橋部５ｅ'の形状は、線形形状であっても、非線形形状であってもよい。
（変形例５）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図８は、この変形例５としてのセンサパッケージを示し、図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）におけるＡＡ'線断面図であり、図８（ｃ）は図８（ａ）におけるＢＢ'線断面図であり、図８（ｄ）は図８（ａ）におけるＣＣ'線断面図である。なお、図８（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
変形例５のセンサパッケージでは、半導体センサチップ搭載領域２ａを取り囲む溝４の形状が、変形例１〜４と異なる。
図８（ａ）に示されるように、溝４は、半導体センサチップ搭載領域２ａを取り囲む矩形形状になっているとともに、矩形形状の角部から外側に延びる溝４ｃを有している。溝４が半導体センサチップ搭載領域２ａを取り囲む矩形形状に形成されている場合、この矩形形状の角部に応力が集中するおそれがある。変形例５のセンサパッケージでは、矩形形状の角部に溝４ｃが形成されているので、矩形形状の角部で発生する応力が緩和される。
よって、変形例５のセンサパッケージは、センサパッケージ実装による半導体センサチップ搭載領域２ａの変形が抑えられ、半導体センサチップ１の外力に対する耐性が増す。
（変形例６）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図９は、この変形例６としてのセンサパッケージを示し、図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）におけるＡＡ'線断面図であり、図９（ｃ）は図９（ａ）におけるＢＢ'線断面図であり、図９（ｄ）は図９（ａ）におけるＣＣ'線断面図であり、図９（ｅ）は、射出成形時の樹脂の流れと樹脂成形物のヤング率との関係を模式的に示した模式図である。なお、図９（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図９（ａ）に示されるように、溝４は、半導体センサチップ搭載領域２ａを取り囲む矩形の角部を除く部分に形成されている。そして、溝４が形成されていない角部の樹脂部分５'が、溝４により囲まれた内側の樹脂部分と溝４の外側の樹脂部分とを連結する連結部を構成している。
金型を用いて変形例６のセンサパッケージを射出成形する場合、樹脂部分５'に相当する構造物が内部へ樹脂を流すための流入口となる。一般的に、図９（ｅ）に示されるように、射出成形により作製された樹脂成形物では、材料樹脂繊維の配向によって、樹脂の流れ方向（射出方向）Ｌのヤング率は、流れ方向に対し垂直な方向のヤング率よりも大きい特性がある。この特性を利用し、図９（ａ）に示されるように、半導体センサチップ搭載領域２ａを取り囲む矩形の４つの角部から４方向に樹脂を射出することで、さらに応力緩和効果が高い構造を実現することができる。
（変形例７）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図１０は、この変形例７としてのセンサパッケージを示し、図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）におけるＡＡ'線断面図であり、図１０（ｃ）は図１０（ａ）におけるＢＢ'線断面図であり、図１０（ｄ）は図１０（ａ）におけるＣＣ'線断面図である。なお、図１０（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図１０（ａ）〜（ｄ）に示されるように、変形例７のセンサパッケージでは、溝４は、半導体センサチップ搭載領域２ａを取り囲む矩形における平行な２辺に形成されている。そして、溝４が形成されていない残りの２辺の樹脂部分５''が、溝４により囲まれた内側の樹脂部分と溝４の外側の樹脂部分とを連結する連結部を構成している。また、半導体センサチップ搭載領域２ａにおける溝４が形成されていない残りの２辺側には、半導体センサチップ１と電気接続する端子台３が設けられていない。
このように半導体センサチップ搭載領域２ａを取り囲む矩形の４辺のうち２辺に溝４を形成することにより、残りの２辺を射出成形時の樹脂の流入口として確保することができる。それゆえ、確実に、溝４に囲まれた内側の領域に樹脂を充填することができ、射出成形がより容易になる。
なお、変形例７のセンサパッケージにおいて、溝４は、半導体センサチップ搭載領域２ａを取り囲む矩形における少なくとも２辺に形成されていればよい。
（変形例８）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図１１は、この変形例８としてのセンサパッケージの概略構成を示す断面図である。
図１１に示されるように、変形例８のセンサパッケージでは、溝４は、パッケージ本体２における半導体センサチップが搭載された底部を貫通するように形成されている。これにより、半導体センサチップ搭載領域２ａがパッケージ本体２から完全に切り離される。それゆえ、半導体センサチップ搭載領域２ａにかかる応力を低減することができる。
なお、変形例８のセンサパッケージの構造は、図１（ａ）〜（ｄ）に示されるセンサパッケージ及び変形例１〜７のセンサパッケージに適用可能である。
（変形例９）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図１２は、この変形例９としてのセンサパッケージを示し、図１２（ａ）は平面図であり、図１２（ｂ）は図１２（ａ）におけるＡＡ'線断面図であり、図１２（ｃ）は図１２（ａ）におけるＢＢ'線断面図であり、図１２（ｄ）は図１２（ａ）におけるＣＣ'線断面図である。なお、図１２（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図１２（ａ）〜（ｄ）に示されるように、変形例９のセンサパッケージでは、溝４は、半導体センサチップ搭載領域２ａを取り囲む２重の矩形形状で形成されている。これにより、センサパッケージ実装時の外部応力に対する半導体センサチップ搭載領域２ａの変形を抑えることができる。
また、架橋部５ａ〜５ｄはそれぞれ、２重の矩形の各辺の溝４を構成する側壁を架橋する。これにより、射出成形が容易になる。
（変形例１０）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図１３は、この変形例１０としてのセンサパッケージを示し、図１３（ａ）は平面図であり、図１３（ｂ）は図１３（ａ）におけるＡＡ'線断面図であり、図１３（ｃ）は図１３（ａ）におけるＢＢ'線断面図であり、図１３（ｄ）は図１３（ａ）におけるＣＣ'線断面図である。なお、図１３（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図１３（ａ）〜（ｄ）に示されるように、変形例１０のセンサパッケージでは、溝４は、半導体センサチップ搭載領域２ａを取り囲む渦形状に形成されている。そして、溝４により形成される渦の入口５'''ａから出口５'''ｂまでの樹脂部分５'''が、溝４により囲まれた内側の樹脂部分と溝４の外側の樹脂部分とを連結する連結部を構成している。
このように溝４を半導体センサチップ搭載領域２ａを取り囲む渦形状に形成することにより、半導体センサチップ搭載領域２ａへ樹脂を流入するための流路を確保することができる。それゆえ、確実に、溝４に囲まれた内側の部分（半導体センサチップ搭載領域２ａ）に樹脂を充填することができ、射出成形がより容易になる。
（変形例１１）
本センサパッケージの構成において、図１（ａ）〜（ｄ）に示す構成のさらに他の変形例について説明する。図１４は、この変形例１１としてのセンサパッケージを示し、図１４（ａ）は平面図であり、図１４（ｂ）は図１４（ａ）におけるＡＡ'線断面図であり、図１４（ｃ）は図１４（ａ）におけるＢＢ'線断面図であり、図１４（ｄ）は図１４（ａ）におけるＣＣ'線断面図である。なお、図１４（ａ）では、図面を簡潔化するため、「半導体センサチップ１」を省略している。
図１４（ａ）〜（ｄ）に示されるように、変形例１１のセンサパッケージでは、溝４は、半導体センサチップ搭載領域２ａを取り囲む２重の矩形形状で形成されている。そして、この２重の矩形形状のうち１つの矩形形状の溝４は、半導体センサチップ搭載領域２ａの真下の領域に形成されている。これにより、半導体センサチップ搭載領域２ａの下部に残留する応力を除去することができ、応力緩和効果が増大する。
また、架橋部５ａ〜５ｄはそれぞれ、２重の矩形の各辺の溝４を構成する側壁を架橋する。これにより、射出成形が容易になる。
本発明は上述した各変形例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる変形例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明のセンサパッケージは、射出成形が困難な溝を有する応力緩和構造に対し、応力緩和効果を保ちながら容易に射出成形できる。それゆえ、高度計、水圧計等に用いられる圧力センサといった、ダイアフラムを備えた半導体センサを格納するセンサパッケージに適用することができる。
１ 半導体センサチップ
２ パッケージ本体
３ 端子台
４ 溝
５ 架橋部（連結部）
５ａ〜５ｄ 架橋部（連結部）
５'、５''、５''' 樹脂部分（連結部）
６ 金型
７ 基板

Claims (14)

  1. 半導体センサチップと、
    上記半導体センサチップを搭載するための半導体センサチップ搭載領域を有し、樹脂の射出成形物であるパッケージ本体とを備え、
    上記半導体センサチップが搭載された面と反対側の裏面に上記半導体センサチップ搭載領域を取り囲むように溝が形成されたセンサパッケージであって、
    上記裏面には、上記溝の内側の樹脂部分と上記溝の外側の樹脂部分とを連結する連結部が形成されていることを特徴とするセンサパッケージ。
  2. 上記連結部は、上記溝を構成する側壁同士を架橋する架橋部として形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  3. 上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形形状に形成され、
    上記連結部は、上記矩形形状の各辺の溝に形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  4. 上記連結部は、上記半導体センサチップ搭載領域の中央部分から、射出成形時の樹脂射出方向下流側に偏って形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  5. 上記連結部における上記溝の底面からの高さは、上記溝の深さよりも小さくなっていることを特徴とする請求項１に記載のセンサパッケージ。
  6. 上記連結部は、上記溝の伸長方向の両端から中央部へ向かうに従い、上記溝の底面からの高さが大きくなるように形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  7. 上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形形状に形成されているとともに、この矩形の角部から外側に延びていることを特徴とする請求項１に記載のセンサパッケージ。
  8. 上記溝は、上記半導体センサチップ搭載領域を取り囲む矩形の角部を除く部分に形成されており、溝が形成されていない上記角部の樹脂部分が上記連結部を構成することを特徴とする請求項１に記載のセンサパッケージ。
  9. 上記半導体センサチップ搭載領域を取り囲む矩形の４辺のうち少なくとも１辺には上記溝が形成されておらず、残りの辺に上記溝が形成され、上記溝が形成されていない辺の樹脂部分が上記連結部を構成することを特徴とする請求項１に記載のセンサパッケージ。
  10. 上記溝は、上記パッケージ本体における上記半導体センサチップが搭載された底部を貫通するように形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  11. 上記溝は、上記半導体センサチップ搭載領域を取り囲む多重の矩形形状で形成されていることを特徴とする請求項１に記載のセンサパッケージ。
  12. 上記多重の矩形形状の溝のうち少なくとも１つの矩形形状の溝は、上記半導体センサチップ搭載領域の真下に形成されていることを特徴とする請求項１１に記載のセンサパッケージ。
  13. 上記溝は、上記半導体センサチップ搭載領域を取り囲む渦形状に形成されており、上記渦の入口から出口までの樹脂部分が上記連結部を構成することを特徴とする請求項１に記載のセンサパッケージ。
  14. 上記半導体センサチップは、ダイアフラム型のセンサチップであることを特徴とする請求項１に記載のセンサパッケージ。
JP2011055972A 2011-03-14 2011-03-14 センサパッケージ Active JP5742323B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011055972A JP5742323B2 (ja) 2011-03-14 2011-03-14 センサパッケージ
EP12758356.5A EP2688094B1 (en) 2011-03-14 2012-02-21 Sensor package
PCT/JP2012/054082 WO2012124437A1 (ja) 2011-03-14 2012-02-21 センサパッケージ
US14/003,343 US8969981B2 (en) 2011-03-14 2012-02-21 Sensor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011055972A JP5742323B2 (ja) 2011-03-14 2011-03-14 センサパッケージ

Publications (2)

Publication Number Publication Date
JP2012195323A true JP2012195323A (ja) 2012-10-11
JP5742323B2 JP5742323B2 (ja) 2015-07-01

Family

ID=46830513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011055972A Active JP5742323B2 (ja) 2011-03-14 2011-03-14 センサパッケージ

Country Status (4)

Country Link
US (1) US8969981B2 (ja)
EP (1) EP2688094B1 (ja)
JP (1) JP5742323B2 (ja)
WO (1) WO2012124437A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018961A (ja) * 2016-07-28 2018-02-01 京セラ株式会社 配線基板
WO2020049855A1 (ja) * 2018-09-06 2020-03-12 株式会社デンソー 物理量計測装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004044061A1 (de) 2004-09-11 2006-04-20 Rwe Space Solar Power Gmbh Solarzellenanordung sowie Verfahren zum Verschalten eines Solarzellenstrings
US11253273B2 (en) * 2019-07-01 2022-02-22 Fusion Orthopedics, Llc Surgical instruments including a set of cutting blades for performing an osteotomy
DE102013221189A1 (de) * 2013-10-18 2015-04-23 Robert Bosch Gmbh Schichtverbund zum Aufnehmen zumindest eines elektronischen Bauelements, Verfahren zum Herstellen eines solchen Schichtverbunds und elektronisches Modul
DE102014210912A1 (de) * 2014-06-06 2015-12-17 Robert Bosch Gmbh Interposer für die Montage eines vertikal hybrid integrierten Bauteils auf einem Bauteilträger
DE102015009454A1 (de) 2014-07-29 2016-02-04 Micronas Gmbh Elektrisches Bauelement
DE102014119396A1 (de) * 2014-12-22 2016-06-23 Endress + Hauser Gmbh + Co. Kg Druckmesseinrichtung
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
WO2018077985A1 (en) 2016-10-25 2018-05-03 Generale Biscuit High-protein biscuit
CN106910704A (zh) * 2017-03-02 2017-06-30 无锡中微高科电子有限公司 集成电路气密性封盖工艺用底座
JP6923406B2 (ja) * 2017-09-22 2021-08-18 セイコーインスツル株式会社 圧力変化測定装置
JP6923405B2 (ja) * 2017-09-22 2021-08-18 セイコーインスツル株式会社 圧力変化測定装置
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241355A (ja) * 1986-04-14 1987-10-22 Hitachi Ltd 半導体装置
JPH01172721A (ja) * 1987-12-28 1989-07-07 Matsushita Electric Ind Co Ltd 半導体圧力センサ
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
JP2004191321A (ja) * 2002-12-13 2004-07-08 Denso Corp センサ装置
JP2006156939A (ja) * 2004-10-27 2006-06-15 Mitsui Chemicals Inc 樹脂製中空パッケージおよびその製造方法
JP2008049465A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008224428A (ja) * 2007-03-13 2008-09-25 Denso Corp センサ装置
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103194A (ja) * 1988-10-13 1990-04-16 Matsushita Electric Ind Co Ltd Ｉｃカード
JPH02255390A (ja) * 1989-03-30 1990-10-16 Toshiba Corp 携帯可能電子機器
JPH041094A (ja) * 1990-04-18 1992-01-06 Hitachi Maxell Ltd Ｉｃカード
JPH06270579A (ja) * 1993-03-16 1994-09-27 Hitachi Ltd Ｉｃカード
JPH0995076A (ja) * 1995-09-30 1997-04-08 Hitachi Maxell Ltd Ｉｃカード
JPH11514153A (ja) * 1996-06-28 1999-11-30 シーメンス アクチエンゲゼルシヤフト 半導体構成素子を表面実装するための構成素子ケーシング
JP2000353759A (ja) * 1999-06-09 2000-12-19 Mtex Matsumura Co 中空プラスチックパッケージの製造方法
JP2007035965A (ja) * 2005-07-27 2007-02-08 Oki Electric Ind Co Ltd 半導体装置およびその製造方法、ならびにそれに使用される接着材料およびその製造方法
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
JP2008227087A (ja) * 2007-03-12 2008-09-25 Denso Corp 半導体素子
JP2009071251A (ja) 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241355A (ja) * 1986-04-14 1987-10-22 Hitachi Ltd 半導体装置
JPH01172721A (ja) * 1987-12-28 1989-07-07 Matsushita Electric Ind Co Ltd 半導体圧力センサ
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
JP2004191321A (ja) * 2002-12-13 2004-07-08 Denso Corp センサ装置
JP2006156939A (ja) * 2004-10-27 2006-06-15 Mitsui Chemicals Inc 樹脂製中空パッケージおよびその製造方法
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング
JP2008049465A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008224428A (ja) * 2007-03-13 2008-09-25 Denso Corp センサ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018961A (ja) * 2016-07-28 2018-02-01 京セラ株式会社 配線基板
WO2020049855A1 (ja) * 2018-09-06 2020-03-12 株式会社デンソー 物理量計測装置
JP2020041817A (ja) * 2018-09-06 2020-03-19 株式会社デンソー 物理量計測装置
JP7095507B2 (ja) 2018-09-06 2022-07-05 株式会社デンソー 物理量計測装置

Also Published As

Publication number Publication date
EP2688094B1 (en) 2018-05-23
JP5742323B2 (ja) 2015-07-01
EP2688094A1 (en) 2014-01-22
EP2688094A4 (en) 2015-04-15
US20140021565A1 (en) 2014-01-23
WO2012124437A1 (ja) 2012-09-20
US8969981B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
JP5742323B2 (ja) センサパッケージ
US8541872B2 (en) Integrated circuit package system with package stacking and method of manufacture thereof
JP4402074B2 (ja) オフセット集積回路パッケージオンパッケージ積層システムおよびその製造方法
US7746656B2 (en) Offset integrated circuit package-on-package stacking system
US20070278640A1 (en) Stackable semiconductor package
US20080042251A1 (en) Stackable semiconductor package
US20160093796A1 (en) Semiconductor device and method for manufacturing the same
US7829982B2 (en) Lead frame, sensor including lead frame and method of forming sensor including lead frame
US20170082466A1 (en) Electronic Module, Method and Device for Manufacturing an Electronic Module
US6825567B1 (en) Face-to-face multi-chip flip-chip package
US9748165B2 (en) Packaging structure
WO2014136336A1 (ja) センサ装置
US8754513B1 (en) Lead frame apparatus and method for improved wire bonding
JP2011009604A (ja) 半導体装置及び半導体装置の製造方法
US20060281228A1 (en) Lead-frame type semiconductor package and lead frame thereof
JP4716836B2 (ja) 半導体装置
US20130056860A1 (en) Resin-encapsulated semiconductor device
JP2014027145A (ja) 半導体装置
KR100878407B1 (ko) 멀티 반도체 칩 패키지
JP2007042709A (ja) 樹脂封止金型及び樹脂封止型電子部品
JP2019165064A (ja) 半導体モジュール
US20140035157A1 (en) Semiconductor package, manufacturing method thereof, and semiconductor package manufacturing mold
US9627286B1 (en) Package structure
KR101046385B1 (ko) 반도체 패키지
JP2007189581A (ja) シート基材、およびこれを用いた圧電デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5742323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250