JP2018018961A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2018018961A
JP2018018961A JP2016148200A JP2016148200A JP2018018961A JP 2018018961 A JP2018018961 A JP 2018018961A JP 2016148200 A JP2016148200 A JP 2016148200A JP 2016148200 A JP2016148200 A JP 2016148200A JP 2018018961 A JP2018018961 A JP 2018018961A
Authority
JP
Japan
Prior art keywords
region
semiconductor element
wiring board
gpa
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016148200A
Other languages
English (en)
Other versions
JP6673773B2 (ja
Inventor
隆文 大吉
Takafumi Oyoshi
隆文 大吉
安田 正治
Masaharu Yasuda
正治 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016148200A priority Critical patent/JP6673773B2/ja
Publication of JP2018018961A publication Critical patent/JP2018018961A/ja
Application granted granted Critical
Publication of JP6673773B2 publication Critical patent/JP6673773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体素子を安定的に作動させることが可能な配線基板を提供することを課題とする。【解決手段】コア絶縁板5の上下面にビルドアップ絶縁層6が積層されて成る絶縁基板1と、絶縁基板1の表面および内部に形成された配線導体2と、絶縁基板1の上面中央部に半導体素子Sの電極Tと接続される複数の半導体素子接続パッド3が配設されたパッド形成領域7を有するとともに、パッド形成領域7から離間した上面外周部に、半導体素子Sを覆う金属キャップMが接合される接合領域8を有する配線基板Aであって、コア絶縁板5は、パッド形成領域7および接合領域8の間に対応する領域から、接合領域8の角部に対応する領域にかけて、パッド形成領域7の外周に沿って断続的に配置された、0.1〜15GPaのヤング率を有する低弾性材料から成る緩衝領域9を含むとともに、緩衝領域9を除く領域が、25〜130GPaのヤング率を有する高弾性材料から成る。【選択図】図1

Description

本発明は、半導体素子および半導体素子を覆う金属キャップが接続される配線基板に関するものである。
近年、高機能化が進むコンピューターやゲーム機等に搭載される半導体素子は、同時に多量の演算処理を行える一方で発熱量も増大している。このため、半導体素子および半導体素子が接続された配線基板には熱伸縮が生じるが、両者の熱伸縮差により熱応力が生じて、配線基板に変形が発生しやすくなる。
配線基板の変形が大きくなると、配線基板を外部回路基板に二次実装することが困難になることから、配線基板の上面には半導体素子から生じる熱を放熱するとともに、変形を矯正するための金属キャップが接続される。
図2(a)および(b)に、このような半導体素子S、および金属キャップMが接続された従来の配線基板Bを示す。
配線基板Bは、絶縁基板21と、配線導体22と、半導体素子接続パッド23と、外部接続パッド24とを備えている。配線基板Bの熱膨張係数は、およそ15ppm/℃程度である。
絶縁基板21は、コア絶縁板25およびビルドアップ絶縁層26を備えている。絶縁基板21の上面中央部には、複数の半導体素子接続パッド23が配設されたパッド形成領域27を有している。パッド形成領域27から離間した絶縁基板21の上面外周部には、金属キャップMが接合される接合領域28を有している。
コア絶縁板25は、配線基板Bの平坦性を保持するために高弾性材料で形成されている。コア絶縁板25は、複数のスルーホール29を有している。
ビルドアップ絶縁層26は、コア絶縁板25の上下面に積層されている。ビルドアップ絶縁層26は、複数のビアホール30を有している。
配線導体22は、コア絶縁板25の表面およびスルーホール29内、ならびにビルドアップ絶縁層26の上下表面およびビアホール30内に形成されている。これにより、絶縁基板21の上下表面の配線導体22同士が電気的に接続される。
半導体素子接続パッド23は、パッド形成領域27に配線導体22と一体的に形成されている。半導体素子接続パッド23は、半導体素子Sの電極Tと半田を介して接続される。半導体素子Sは、シリコンから成り、その熱膨張係数は、およそ3ppm/℃程度である。半導体素子Sと配線基板Bとの間は、絶縁性の熱硬化性樹脂Rで充填され、この熱硬化性樹脂Rおよび半田により半導体素子Sと配線基板Bとが互いに固定されている。
金属キャップMは、半導体素子Sの上面を覆うキャップ部Maおよび配線基板Bと接合する接合部Mbを有している。キャップ部Maの下面と半導体素子Sの上面とは固定されず熱伝導性のグリース(不図示)を介して熱的に接触されており、半導体素子Sから発生する熱の放熱を行っている。接合部Mbと接合領域28とは、接着剤により固定されている。
金属キャップMは、例えば銅から成り、その熱膨張係数は、およそ17ppm/℃程度である。
外部接続パッド24は、絶縁基板21の下面に配線導体22と一体的に形成されている。外部接続パッド24は、外部回路基板(不図示)の電極に半田を介して接続される。
これにより、半導体素子Sと外部回路基板とが電気的に接続される。
ところで、半導体素子Sの発熱や冷熱時には、上述した半導体素子Sおよび配線基板Bに加えて、金属キャップMに熱伸縮が生じる。配線基板Bは半導体素子Sよりも大きく熱伸縮し、金属キャップMは配線基板Bよりも大きく熱伸縮する。その結果、互いに固定されている半導体素子Sと配線基板Bとの間には両者の熱膨張係数の差に起因する熱応力が発生する。この熱応力は、半導体素子Sの外周角部に対応する位置に大きく集中して作用する。さらに、互いに固定されている配線基板Bと金属キャップMとの間にも両者の熱膨張係数の差に起因する熱応力が発生する。この熱応力も、高弾性材料から成る配線基板Bを介して半導体素子Sの外周角部に対応する位置に大きく集中して作用する。そしてこれらの熱応力が重畳して作用する結果、半導体素子Sの外周角部に対応する位置において、半導体素子Sの電極Tと半導体素子接続パッド23との接続間に亀裂が生じることがあり、半導体素子Sが安定的に作動できないという問題がある。
特許第5703010号公報
本発明は、半導体素子の外周角部に対応する位置に集中して作用する熱応力を低減することで、半導体素子と配線基板との電気的な接続を保持して半導体素子を安定的に作動させることが可能な配線基板を提供することを課題とする。
本発明の配線基板は、コア絶縁板の上下面にビルドアップ絶縁層が積層されて成る絶縁基板と、絶縁基板の表面および内部に形成された配線導体と、絶縁基板の上面中央部に、半導体素子の電極と接続される複数の半導体素子接続パッドが配設されたパッド形成領域を有するとともに、パッド形成領域から離間した上面外周部に、半導体素子を覆う金属キャップが接合される接合領域を有する配線基板であって、コア絶縁板は、パッド形成領域および接合領域の間に対応する領域から、接合領域の角部に対応する領域にかけて、パッド形成領域の外周に沿って断続的に配置された、0.1〜15GPaのヤング率を有する低弾性材料から成る緩衝領域を含むとともに、緩衝領域を除く領域が、25〜130GPaのヤング率を有する高弾性材料から成ることを特徴とするものである。
本発明の配線基板によれば、パッド形成領域および接合領域の間に対応する領域から、接合領域の角部に対応する領域にかけて、パッド形成領域の外周に沿って断続的に配置された、0.1〜15GPaのヤング率を有する低弾性材料から成る緩衝領域を含んでいる。このため、配線基板と金属キャップとの熱膨張係数の差に起因する熱応力を緩衝領域で吸収することができる。これにより、半導体素子の外周角部に対応する位置に作用する熱応力を小さいものとし、半導体素子と配線基板との電気的な接続を保持して半導体素子を安定的に作動させることが可能な配線基板を提供することができる。
図1(a)および(b)は、本発明に係る配線基板の実施形態の一例を示す概略断面図および概略上面図である。 図2(a)および(b)は、従来の配線基板の実施形態の一例を示す概略断面図および概略上面図である。
次に、本発明に係る配線基板の一例を、図1(a)および(b)を基に説明する。
配線基板Aは、絶縁基板1と、配線導体2と、半導体素子接続パッド3と、外部接続パッド4とを備えている。配線基板Aの熱膨張係数は、およそ15ppm/℃程度である。
絶縁基板1は、コア絶縁板5およびビルドアップ絶縁層6を備えている。絶縁基板1の上面中央部には、複数の半導体素子接続パッド3が配設されたパッド形成領域7を有している。パッド形成領域7から離間した絶縁基板1の上面外周部には、金属キャップMが接合される接合領域8を有している。
コア絶縁板5は、パッド形成領域7および接合領域8の間に対応する領域から、接合領域8の角部に対応する領域にかけて、パッド形成領域7の外周に沿って断続的に配置された緩衝領域9を有している。
緩衝領域9は、例えばポリイミド樹脂やフッ素樹脂等を熱硬化させたガラス繊維を含まない低弾性材料から成る。この緩衝領域9のヤング率は、0.1〜15GPaである。
コア絶縁板5における緩衝領域9以外の領域は、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて、圧力下で熱硬化させた高弾性材料から成る。この領域のヤング率は、25〜130GPaである。これにより、パッド形成領域7の平坦性を保持して、半導体素子Sの接合性を確保することができる。
コア絶縁板5は、複数のスルーホール10を有している。
上述のコア絶縁板5は、例えば次のように形成される。
まず、ガラス繊維にエポキシ樹脂を含浸させて熱硬化した大型の高弾性板を用意する。このような高弾性板には、複数の製品領域が切断領域を介して縦横の並びに配置されており、複数のコア絶縁板5が一括して形成される。
次に、高弾性板の緩衝領域9に対応する部分に、製品領域同士の間で連続した空所を形成する。このとき、パッド形成領域7およびパッド形成領域7以外に対応する部分は、分離せずに連続して形成する。これにより、パッド形成領域7の位置精度のバラツキを抑制できる。空所は、レーザー加工により形成すればよい。
次に、緩衝領域9に対応する形状に成形したポリイミド樹脂から成る低弾性樹脂シートを用意して空所に入れる。このとき、製品領域同士の間の連続した空所に対応して連続して成形された低弾性樹脂シートを用いると、製品領域毎に個別にシートを用意する場合に比べて嵌装する回数を低減できる。
次に、低弾性樹脂シートが嵌装された高弾性板を加熱しながら平板にてプレスする。
次に、ドリル加工やブラスト加工、あるいはレーザー加工により複数のスルーホール10を形成する。
最後に、切断領域をダイシング加工により切断することで複数のコア絶縁板5が、同時に形成される。
ビルドアップ絶縁層6は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含有する樹脂フィルムを、コア絶縁板5の上に貼着して熱硬化させた電気絶縁材料から成る。ビルドアップ絶縁層6は、複数のビアホール11を有している。ビアホール11は、レーザー加工により形成される。
配線導体2は、例えば周知のセミアディティブ法により、銅等の良導電性金属から成り、コア絶縁板5の表面およびスルーホール10内、ならびにビルドアップ絶縁層6の上下表面およびビアホール11内に形成されている。これにより、コア絶縁板5の上下表面の配線導体2同士が電気的に接続される。
半導体素子接続パッド3は、パッド形成領域7に配線導体2と一体的に形成されている。半導体素子接続パッド3は、半導体素子Sの電極Tと半田を介して接続される。半導体素子Sは、例えばシリコンやゲルマニウムから成る。半導体素子Sの熱膨張係数は、およそ3〜6ppm/℃程度である。半導体素子Sと配線基板Aとの間は、絶縁性の封止用樹脂Rで充填される。
金属キャップMは、半導体素子Sの上面を覆うキャップ部Maおよび配線基板Aと接合する接合部Mbを有している。キャップ部Maの下面と半導体素子Sの上面とは固定されず熱伝導性のグリース(不図示)を介して熱的に接続されており、半導体素子Sから発生する熱の放熱を行っている。接合部Mbと接合領域8とは、接着剤により固定されている。金属キャップMは、例えば銅から成る。金属キャップMの熱膨張係数は、およそ17ppm/℃程度である。
外部接続パッド4は、絶縁基板1の下面に配線導体2と一体的に形成されている。外部接続パッド4は、外部回路基板(不図示)の電極に半田を介して接続される。
これにより、半導体素子Sと外部回路基板とが電気的に接続される。
このように、本発明に係る配線基板Aによれば、パッド形成領域7と接合領域8との間に対応する領域に、パッド形成領域7の外周に沿って断続的に形成された、0.1〜15GPaのヤング率を有する低弾性材料から成る緩衝領域9を含んでいる。このため、配線基板Aと金属キャップMとの熱膨張係数の差に起因する応力を緩衝領域9で吸収することができる。これにより、半導体素子Sの外周角部に対応する位置に作用する熱応力を小さいものとし、半導体素子と配線基板との電気的な接続を保持して半導体素子を安定的に作動させることが可能な配線基板を提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、絶縁基板1の表面にソルダーレジスト層が無い例を示したが、絶縁基板1表面のいずれか一方、あるいは両方にソルダーレジスト層を有していても構わない。
1 絶縁基板
2 配線導体
3 半導体素子接続パッド
5 コア絶縁板
6 ビルドアップ絶縁層
7 パッド形成領域
8 接合領域
9 緩衝領域
A 配線基板
M 金属キャップ
S 半導体素子
T 電極

Claims (1)

  1. コア絶縁板の上下面にビルドアップ絶縁層が積層されて成る絶縁基板と、
    該絶縁基板の表面および内部に形成された配線導体と、
    前記絶縁基板の上面中央部に、半導体素子の電極と接続される複数の半導体素子接続パッドが配設されたパッド形成領域を有するとともに、前記パッド形成領域から離間した上面外周部に、前記半導体素子を覆う金属キャップが接合される接合領域を有する配線基板であって、
    前記コア絶縁板は、前記パッド形成領域および接合領域の間に対応する領域から、前記接合領域の角部に対応する領域にかけて、前記パッド形成領域の外周に沿って断続的に配置された、0.1〜15GPaのヤング率を有する低弾性材料から成る緩衝領域を含むとともに、前記緩衝領域を除く領域が、25〜130GPaのヤング率を有する高弾性材料から成ることを特徴とする配線基板。
JP2016148200A 2016-07-28 2016-07-28 配線基板 Active JP6673773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016148200A JP6673773B2 (ja) 2016-07-28 2016-07-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016148200A JP6673773B2 (ja) 2016-07-28 2016-07-28 配線基板

Publications (2)

Publication Number Publication Date
JP2018018961A true JP2018018961A (ja) 2018-02-01
JP6673773B2 JP6673773B2 (ja) 2020-03-25

Family

ID=61075887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016148200A Active JP6673773B2 (ja) 2016-07-28 2016-07-28 配線基板

Country Status (1)

Country Link
JP (1) JP6673773B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158571A (ja) * 2007-12-25 2009-07-16 Fujitsu Ltd 配線基板および配線基板の製造方法
JP2011216743A (ja) * 2010-03-31 2011-10-27 Nec Corp プリント配線板、プリント配線板の製造方法および電子装置
JP2012195323A (ja) * 2011-03-14 2012-10-11 Omron Corp センサパッケージ
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
JP2016520260A (ja) * 2013-05-31 2016-07-11 クアルコム,インコーポレイテッド 熱膨張係数(cte)を低下させ、反りを低減する無機材料を備える基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158571A (ja) * 2007-12-25 2009-07-16 Fujitsu Ltd 配線基板および配線基板の製造方法
JP2011216743A (ja) * 2010-03-31 2011-10-27 Nec Corp プリント配線板、プリント配線板の製造方法および電子装置
JP2012195323A (ja) * 2011-03-14 2012-10-11 Omron Corp センサパッケージ
JP2016520260A (ja) * 2013-05-31 2016-07-11 クアルコム,インコーポレイテッド 熱膨張係数(cte)を低下させ、反りを低減する無機材料を備える基板
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
JP6673773B2 (ja) 2020-03-25

Similar Documents

Publication Publication Date Title
KR102490814B1 (ko) 반도체 장치
JP5296894B2 (ja) パッケージキャリアおよびその製造方法
WO2012096277A1 (ja) 樹脂封止型モジュール
JP6327140B2 (ja) 電子装置
JP2013239660A (ja) 半導体装置及びその製造方法
JP2017022301A (ja) 電子部品装置及びその製造方法
JP2017139406A (ja) 半導体装置
JP6077436B2 (ja) 配線基板および配線基板への半導体素子の実装方法
US11588089B2 (en) Printed wiring board having thermoelectric emlement accommodatred therein
JP2015076511A (ja) 半導体装置およびその製造方法
JP2018018910A (ja) 配線基板
JP2018006724A (ja) 配線基板
JP6673773B2 (ja) 配線基板
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
TW201927084A (zh) 軟性線路板結構
JP5861580B2 (ja) 半導体装置及び半導体装置製造方法
KR101539885B1 (ko) 전자 소자 모듈
JP2017059707A (ja) 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法
JP5489454B2 (ja) 積層型半導体パッケージ
JP6798895B2 (ja) 配線基板
JP2016103569A (ja) 半導体素子の実装構造
JP4589743B2 (ja) 半導体装置
JP6301031B1 (ja) 半導体装置
JP5921090B2 (ja) 半導体装置
JP7283909B2 (ja) 配線基板および実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200305

R150 Certificate of patent or registration of utility model

Ref document number: 6673773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150