JP2004191321A - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
JP2004191321A
JP2004191321A JP2002362692A JP2002362692A JP2004191321A JP 2004191321 A JP2004191321 A JP 2004191321A JP 2002362692 A JP2002362692 A JP 2002362692A JP 2002362692 A JP2002362692 A JP 2002362692A JP 2004191321 A JP2004191321 A JP 2004191321A
Authority
JP
Japan
Prior art keywords
sensor chip
package
base
region
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002362692A
Other languages
English (en)
Inventor
Akinobu Umemura
明伸 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002362692A priority Critical patent/JP2004191321A/ja
Publication of JP2004191321A publication Critical patent/JP2004191321A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】外部応力の緩和が可能で、且つ位置決めが容易な積層パッケージを備えたセンサ装置を提供すること。
【解決手段】基部5と当該基部5の周縁の枠部積層領域5aに積層された枠部6からなる凹形状の積層パッケージ2と、枠部6形成面側の基部5のセンサチップ搭載領域5b上に搭載されるセンサチップ3とを備えたセンサ装置1であって、基部5を構成するパッケージ形成用基板2bのセンサチップ搭載領域5bと枠部積層領域5aとの間を、連結部7によって連結することにより、連結部非形成領域9における基部5を薄肉部8とした。
本センサ装置1は、積層パッケージ2に薄肉部8を備えるので、外部応力を当該薄肉部8にて吸収でき、センサチップ搭載領域5bが枠部積層領域5aと連結部7により連結されているので、パッケージ形成用基板の位置決めが容易である。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、積層パッケージにセンサチップを収納したセンサ装置に関し、特に積層パッケージの応力緩和構造に関するものである。
【0002】
【従来の技術】
近年、センサチップは、凹形状を有するパッケージの当該凹部内に収納され、センサ装置として実用に供されている。このパッケージに印加された外力を緩和する例として、特許文献1に記載された半導体圧力センサがある。
【0003】
この半導体圧力センサのパッケージは、センサチップを支持する台座が接着される近傍に薄肉の外力遮断部を備えている。従って、この半導体圧力センサは、パッケージに外力が印加されても、当該外力遮断部にて外力を吸収することで、センサチップへの外力の伝達を緩和することができ、精度良く圧力測定を行うことができる。
【0004】
【特許文献1】特開平11−14480号公報
【0005】
【発明が解決しようとする課題】
特許文献1に示された外力遮断部は、パッケージが樹脂材料であれば、パッケージ形成型を加工することで容易に形成することができる。しかしながら、耐熱性等に優れるセラミックを材料とする場合、複数のセラミック基板を積層し、焼成することによりパッケージが形成されるので、焼成後のセラミックを削り取り、上述の外力遮断部を形成することは困難である。
【0006】
また、センサチップを搭載するセラミック基板にセンサチップを搭載する搭載領域を囲むように貫通孔を形成した後、積層・焼成することによって薄肉の外力遮断部を有するパッケージを形成することができる。しかしながら、この場合、センサチップを搭載する搭載領域が貫通孔によりセラミック基板の周縁部と遮断されているので、搭載領域が孤立した状態となり、焼成前に搭載領域のみ別途位置決めを行わなければならないという問題がある。
【0007】
本発明は上記問題点に鑑み、外部応力の緩和が可能で、且つ位置決めが容易な積層パッケージを備えたセンサ装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成する為に請求項1に記載のセンサ装置は、少なくとも2層のパッケージ形成用基板を積層した基部及び当該基部の周縁部に、少なくとも1層の枠状に形成されたパッケージ形成用基板を積層した枠部とから構成される凹形状の積層パッケージと、枠部の形成面側において、積層パッケージの基部上に搭載されるセンサチップとを備える。そして、基部を構成する少なくとも1層のパッケージ形成用基板が、センサチップが搭載された搭載領域と、枠部を積層した枠部積層領域との間において、少なくとも1本の連結部として構成されることにより、当該連結部の非形成領域における基部の厚さが、センサチップの搭載領域における基部の厚さよりも薄く形成されることを特徴とする。
【0009】
このように、パッケージの基部を構成する少なくとも1層のパッケージ形成用基板に、連結部が形成されると、当該連結部の非形成領域における基部の厚さが、センサチップの搭載領域における基部の厚さよりも薄くなる。従って、外部応力がパッケージに印加されても、他の基部よりも機械的強度が弱い薄肉の連結部非形成領域における基部にて応力を吸収することができるので、センサチップに伝達される応力が緩和される。すなわち、外部応力が印加されても、センサチップは精度良く被検出対象を検出することができる。
【0010】
また、連結部によって、センサチップの搭載領域と枠部積層領域とが連結されており、パッケージ用形成基板の積層時に、センサチップ搭載領域を別途位置決めする必要が無いので、位置決めが容易である。
【0011】
請求項2に記載のように、連結部は、センサチップの搭載領域に対して対称となる位置に複数本形成されると良い。このように連結部が対象位置に形成されると、対称位置の連結部がセンサチップを挟んでほぼ同一直線状となるため、センサチップを搭載した搭載領域が枠部積層領域に安定して連結される。
【0012】
請求項3に記載のように、センサチップは、所定の方向に検出軸を有し、当該検出軸方向に連結部の非形成領域が位置するように、センサチップが基部に搭載されることが好ましい。このように、被検出対象を検出する検出軸方向に連結部の非形成領域が形成されていれば、検出軸方向に外部応力が印加されても、薄肉の連結部非形成領域における基部にて応力を吸収できる。従って、センサチップは精度良く被検出対象を検出することができる。
【0013】
請求項4に記載のように、センサチップの搭載領域に対して対称位置に形成された連結部を結んだ連結部軸と、センサチップの検出軸との間でなす角度が最大となるように、連結部が形成されると良い。このように連結部が形成されると、センサチップの検出軸方向に外部応力が印加された場合、外部応力を受ける薄肉の連結部非形成領域における基部の箇所に対して、対称、且つ、もっとも遠い位置に連結部が位置することとなる。従って、薄肉の連結部非形成領域における基部にて最も効率良く応力を吸収することができる。
【0014】
請求項5に記載のセンサ装置は、少なくとも2層のパッケージ形成用基板を積層した基部及び当該基部の周縁部に、少なくとも1層の枠状に形成されたパッケージ形成用基板を積層した枠部とから構成される凹形状の積層パッケージと、枠部の形成面側において、積層パッケージの基部上に搭載されるセンサチップとを備える。そして、センサチップが搭載されたパッケージ形成用基板の下層に、センサチップが搭載された搭載領域よりも面積が大きく、且つ当該搭載領域と中心点が略同一である中心孔が形成された少なくとも1層のパッケージ形成用基板を備えることを特徴とする。
【0015】
センサチップが搭載されたパッケージ形成用基板の下層に、このような中心孔が形成されれば、中心孔の形成領域における基部の厚さが中心孔の非形成領域における基部の厚さよりも薄くなる。このとき、センサチップの搭載領域の周囲を囲むように薄肉の中心孔形成領域における基部が存在する。従って、外部応力がパッケージに印加されても、センサチップの搭載領域の周囲を囲むように形成された薄肉の中心孔形成領域における基部において応力を吸収することができるので、センサチップに伝達される応力を緩和できる。
【0016】
また、パッケージ形成用基板は、請求項6に記載のように、セラミックを材料として形成されても良い。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
(第1の実施の形態)
図1は、本実施の形態におけるセンサ装置を示し、(a)は平面図、(b)は(a)のA−A断面における断面図、(c)は(a)のB−B断面における断面図を示す。
【0018】
図1(b)に示すように、本実施の形態におけるセンサ装置1は、凹形状を有する積層パッケージ2内に、例えば加速度の検出が可能なセンサチップ3、及び当該センサチップ3と電気的に接続された回路チップ4を収納した構造を有している。また、回路チップ4は、積層パッケージ2の層内に形成された図示されない配線及び層間接続ビアを介して積層パッケージ2の外部と電気的に接続される。ここで、図1において回路チップ4を配置する例を示したが、本実施の形態は回路チップ4の有無に左右されるものではない。回路チップ4はセンサチップ3とまとめて取り扱われるものとする。尚、センサ装置1の凹形状の上面には、図示されない蓋が接着されている。
【0019】
積層パッケージ2は、グリーンシート状のセラミック材料からなるパッケージ形成用基板2a〜2eを積層し焼成することで一体化されたパッケージであり、セラミック材料としては、例えばAl(アルミナ)、窒化アルミニウム等が用いられる。また、各パッケージ形成用基板2a〜2eは、略同一の矩形状の外形を有し、積層パッケージ2は、パッケージ形成用基板2a,2bからなる基部5と、当該基部5の周縁部である枠部形成領域5aに積層された四角枠形状を有するパッケージ形成用基板2c〜2eからなる枠部6とにより構成されている。尚、本実施の形態において、枠部6を構成するパッケージ形成用基板2c〜2eは、全て略同一の形状を有しているが、外形形状が略同一であれば、夫々の形状が異なっても良い。また、図1(b),(c)に示されるように、本実施の形態における積層パッケージ2は5層構造となっているが、基部5が2層以上から形成され、枠部6が1層以上から形成されていれば良い。
【0020】
パッケージ形成用基板2a,2bにより構成される基部5は、図1(b),(c)に示されるように、センサチップ3の搭載されるパッケージ形成用基板2bが所定の形状に加工され、その下層であるパッケージ形成用基板2aは形状が略矩形に形成されている。また、基部5は、基部5の周縁部において枠部6を搭載する枠部積層領域5aと、センサチップ3(回路チップ4)を搭載するセンサチップ搭載領域5bとの間に、図1(c)で示される連結部7と図1(b)で示される薄肉部8とを備えている。尚、本実施の形態において、センサチップ搭載領域5bにおけるセンサチップ3(回路チップ4)の搭載面の面積が、センサチップ3(実際には回路チップ4)の搭載面積よりも少し大きく形成されていが、必ずしもこの形態に限定されるものではない。従って、センサチップ搭載領域5bのセンサチップ3(回路チップ4)との接触面の面積が、センサチップ3(回路チップ4)の表面の面積と略同等か、それより小さくても良い。
【0021】
ここで、基部5におけるセンサチップ搭載領域5bと枠部積層領域5aとの間に形成された連結部7及び薄肉部8について図1(b)、(c)、及び図2を用いて説明する。尚、図2は、パッケージ形成用基板2bの平面図である。
【0022】
図2に示されるように、センサチップ3が搭載されるパッケージ形成用基板2bは、センサチップ3(回路チップ4)が搭載される略矩形状のセンサチップ搭載領域5bと、枠部6が搭載される枠部積層領域5aと、センサチップ搭載領域5bの4隅の角部と、枠部形成領域5aとを連結する4つの連結部8を有している。このとき、4つの連結部8は、センサチップ搭載領域5bに対して対称な位置に配置される2組の連結部8から構成されており、対称位置に配置される2つの連結部7を結んだ2組の連結部が略直交している。従って、連結部7はセンサチップ搭載領域5bに対して対称的な位置に配置されている。そして、センサチップ搭載領域5bと枠部形成領域5aとの間には、連結部7間の基板2bが除去された4つの連結部非形成領域9が形成されている。尚、パッケージ形成用基板2bにおける連結部7と連結部非形成領域9は、基板の積層前に予め機械的加工により形成される。
【0023】
このように形成されたパッケージ形成用基板2bを用いて形成された積層パッケージ2の基部5には、図1(b)に示されるように、連結部非形成領域9における基部5の厚さが、センサチップ搭載領域5bにおける基部5の厚さよりも薄い薄肉部8が形成される。この薄肉部8は、他の基部5よりも機械的強度が弱いので、外部応力が印加されると、当該薄肉部8が変形し応力を吸収・緩和することができる。従って、本実施の形態におけるセンサ装置1の積層パッケージ2に外部応力が印加されても、基部5のセンサチップ搭載領域5b上に搭載されたセンサチップ3(回路チップ4)に応力が伝達される前に、基部5の薄肉部8にて応力が吸収・緩和されるので、センサチップ3は精度良く被検出対象を検出することができる。
【0024】
また、連結部7がセンサチップ搭載領域5bに対して対称位置に配置されているので、外部応力が印加されても、薄肉部9は安定して変形でき、応力を吸収・緩和することができる。
【0025】
さらに、図1(c),図2に示されるように、パッケージ形成用基板2bのセンサチップ搭載領域5bと枠部積層領域5aとの間は、4つの連結部によって連結されている。従って、センサチップ搭載領域5bを別途位置決めする必要が無いので、パッケージ形成用基板2a〜2eの位置決めが容易である。
【0026】
また、上述の結果は、シミュレーションによっても確認がなされており、例えば−40℃から85℃の範囲における熱応力解析の結果、積層パッケージ2の基部5において、センサチップ搭載領域5bと枠部積層領域5aとの間に連結部7及び薄肉部8が無い場合に比べて、連結部7及び薄肉部8を設けた場合の方が、センサチップ3表面の反り(換言すると伝達された応力)が減少することが確認された。特に、パッケージ形成用基板2bの平面方向において、連結部7の面積が薄肉部8を形成する連結部非形成領域9面積の略20%以下であると、センサチップ3表面の反りが減少した。従って、連結部7を連結部非形成領域9に対して、センサチップ3の搭載領域5bを安定に保持可能な範囲で、できる限り細く形成すると、薄肉部8が外部応力を受けて変形しやすく、又薄肉部8の形成領域も増加し吸収できる外部応力の印加方向の範囲が増加するので、好ましい。
【0027】
次に、本実施の形態の特徴の1つであるセンサチップ3の検出軸と基部5の連結部7との配置について図1(a)を用いて説明する。
【0028】
上述したように、基部5を構成するパッケージ形成用基板2bに形成された連結部7は、図1(a)に示されるように略矩形状のセンサチップ搭載領域5bの4隅の角部と枠部積層領域5aの4隅の角部との間を連結している。ここで、センサチップ3は直交する2つの検出軸(矢印方向)を有し、その検出軸方向には基部5の薄肉部8が配置されている。従って、センサチップ3の検出軸方向に外部応力が印加されても、センサチップ3に伝達される前に、センサチップ搭載領域5bと枠部積層領域5aとの間に形成された薄肉部8にて応力を吸収・緩和することができるので、センサチップ3は被検出対象を精度良く検出することができる。
【0029】
また、センサチップ搭載領域5bに対して対称位置に配置される2つの連結部7を結んで形成される2組の連結部軸と、センサチップ3の検出軸との間でなす角度が、最大となるようにセンサチップ3が積層パッケージ2の基部5におけるセンサチップ搭載領域5bに搭載されている。本実施の形態においては、2つの検出部軸が、センサチップ3の直交する2つの検出軸(図1(a)の矢印方向)の各々に対して略45度の角度を持つように、センサチップ3がセンサチップ搭載領域5b上に搭載されている。
【0030】
センサチップ3の2つの検出軸方向に夫々外部応力が印加された場合、外部応力を受けた薄肉部8の部分に対して、当該薄肉部8を区分する2つの連結部7が対称構造を有し、且つ、最も遠い配置となる。従って、薄肉部9は検出軸方向に印加された外部応力を安定した状態で効率良く吸収することができる。このように、センサチップ搭載領域5bに対して対称位置に配置された2つの連結部を結んだ連結部軸とセンサチップ3の検出軸とがなす角が最大となるように、予めパッケージ形成用基板2bに連結部7が形成する。そして、積層パッケージ2が形成された後、連結部軸と検出軸とがなす角が最大となるように、センサチップ3を基部5のセンサチップ搭載領域5b上に搭載すればよい。
【0031】
(第2の実施の形態)
次に、本発明の第2の実施の形態を図3に基づいて説明する。尚、図3は本実施の形態におけるセンサ装置1の平面図である。
【0032】
第2の実施の形態におけるセンサ装置1は、第1の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0033】
第2の実施の形態において、第1の実施の形態と異なる点は、センサチップ3が1軸検出であり、積層パッケージ2の基部5に2つの連結部7を設けた点である。
【0034】
図3に示すように、積層パッケージ2の基部5を構成するパッケージ形成用基板2bに、センサチップ3の搭載領域5bに対して対称となるように2つの連結部7を形成し、連結部7以外のセンサチップ形成領域5bと枠部積層領域5aとの間の基板2bを除去し、連結部非形成領域9とした。
【0035】
ここで、本実施の形態におけるセンサチップ3は、図3に示される矢印方向に検出軸10を有しており、当該検出軸10と上述の2つの連結部7同士を結んだ連結部軸11とがなす角度が最大である略90度の角度をもつように積層パッケージ2の基部5上に配置されている。このとき、センサチップ3の検出軸10方向には、パッケージ形成基板2bの非形成領域8、すなわち、基部5の薄肉部8が配置されている。
【0036】
従って、本実施の形態におけるセンサ装置1も、センサチップ3の検出軸10方向に印加された外部応力を、積層パッケージ2の基部5に形成された薄肉部8にて吸収・緩和することができるので、センサチップ3が精度良く非検出対象を検出することができる。
【0037】
また、センサチップ3の検出軸10と2つの連結部7同士を結んだ連結部軸11とがなす角度が最大である略90度を有しているので、センサチップ3の検出軸10の上下いずれの方向から外部応力が印加されても、2つの連結部7は、検出軸上にある薄肉部8に対して、対称、且つ、最も遠い位置に配置されることとなる。従って、安定したい状態で薄肉部8が最も効率良く外部応力を吸収・緩和することができる。
【0038】
尚、第1,2実施形態において、連結部7と連結部非形成領域9とを、基部5のパッケージ形成基板2bに設ける例を示したが、その下層であるパッケージ形成領域2aに設けても良い。
【0039】
さらに、連結部7と連結部非形成領域9は、基部5を構成するパッケージ形成領域2bの1層にのみに形成される例を示したが、基部5が3層以上から構成される場合には、複数層に渡って形成されても良い。
【0040】
(第3の実施の形態)
次に、本発明の第3の実施の形態を図4に基づいて説明する。尚、図4は本実施の形態におけるセンサ装置1を示し、(a)は図1(a)のA−A断面に対応した断面図、(b)はパッケージ2の最下層であるパッケージ形成用基板2aの平面図である。
【0041】
第3の実施の形態におけるセンサ装置1は、第1の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0042】
第3の実施の形態において、第1の実施の形態と異なる点は、積層パッケージ2の基部5の内、センサチップ3を搭載したパッケージ形成用基板2bの下層であるパッケージ形成用基板2aに中心孔を設けた点である。
【0043】
図4(a)に示すように、積層パッケージ2の基部5を構成するパッケージ形成基板2a,2bの内、センサチップ3(回路チップ4)が搭載されるパッケージ形成用基板2bの下層であるパッケージ形成用基板2aに中心孔12を形成した。
【0044】
この中心孔12は、図4(b)に示されるように、基部5の平面方向おいて、センサチップ搭載領域5bの面積(図4(b)の破線で囲まれた部分)よりも大きな面積を有している。また、中心孔12の中心点が、センサチップ搭載領域5bの中心点と略同一の位置となるように、中心孔12が形成されている。従って、積層パッケージ2の基部5において、センサチップ搭載領域5bと枠部積層領域5aとの間に、センサチップ搭載領域5bを囲むように中心孔12の一部が配置されるので、図4(a)で示される薄肉部8が形成されることとなる。
【0045】
このように、本実施の形態におけるセンサ装置1も、積層パッケージ2に外部応力が印加された際、当該パッケージ2の基部5に形成された薄肉部8にて応力を吸収することができるので、センサチップ3が被検出対象を精度良く検出することができる。
【0046】
また、本実施の形態おけるセンサ装置1は、積層パッケージ2の基部5を構成するパッケージ形成用基板2aに中心孔12を設けることによって、薄肉部8を形成している。従って、センサチップ搭載領域5bを別途位置決めする必要が無いので、パッケージ形成用基板2a〜2eの位置決めが容易である。
【0047】
また、本実施の形態におけるセンサ装置1は、基部5に連結部7が形成されておらず、センサチップ搭載領域5bの全周囲を囲むように薄肉部8が形成されているので、当該薄肉部8にて、あらゆる角度からの外部応力を吸収・緩和することができる。
【0048】
尚、本実施の形態において、基部5はパッケージ形成用基板2a,2bの2層から構成され、中心孔12はセンサチップ3の搭載されるパッケージ形成用基板2bの下層であるパッケージ形成用基板2aに形成される例を示した。しかしながら、基部5が3層以上から構成される場合には、センサチップ3の搭載されるパッケージ形成用基板よりも下層の少なくとも1層のパッケージ形成用基板に中心孔12が形成されれば良い。さらに、複数のパッケージ形成用基板に中心孔12が形成されても良い。要は、センサチップ3が搭載されるパッケージ形成用基板よりも下層のパッケージ形成用基板に中心孔12が形成され、それにより、基部5のセンサチップ搭載領域5bと枠部積層領域5aとの間に薄肉部8が形成されれば良い。
【0049】
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施する事ができる。
【0050】
本実施の形態において、パッケージ形成用基板の材料としてセラミックを示したが、樹脂材料を用いても良い。
【0051】
尚、本実施の形態において、センサチップの検出軸1本につき、連結部を2本形成する例を示したが、これに限定されるものではない。センサチップ搭載領域と枠部積層領域との間が、少なくとも1本の連結部により連結されれば良い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるセンサ装置を示し、(a)は平面図、(b)は(a)のA−A断面における断面図、(c)は(a)のB−B断面における断面図である。
【図2】連結部の形成されたパッケージ形成用基板の平面図である。
【図3】第2の実施の形態におけるセンサ装置の平面図である。
【図4】第3の実施の形態におけるセンサ装置を示し、(a)は図1(a)のA−A断面に対応した断面図、(b)は中心孔が形成されたパッケージ形成用基板の平面図である。
【符号の説明】
1・・・センサ装置、
2・・・積層パッケージ、
2a〜2e・・・パッケージ形成用基板、
3・・・センサチップ、
5・・・基部、
5a・・・枠部積層領域、
5b・・・センサチップ搭載領域、
6・・・枠部、
7・・・連結部、
8・・・薄肉部、
9・・・連結部非形成領域、
10・・・検出軸、
11・・・連結部軸、
12・・・中心孔

Claims (6)

  1. 少なくとも2層のパッケージ形成用基板を積層した基部及び当該基部の周縁部に、少なくとも1層の枠状に形成されたパッケージ形成用基板を積層した枠部とから構成される凹形状の積層パッケージと、
    前記枠部の形成面側において、前記積層パッケージの基部上に搭載されるセンサチップとを備えるセンサ装置において、
    前記基部を構成する少なくとも1層のパッケージ形成用基板が、前記センサチップが搭載された搭載領域と、前記枠部を積層した枠部積層領域との間において、少なくとも1本の連結部として構成されることにより、当該連結部の非形成領域における基部の厚さが、前記センサチップの搭載領域における基部の厚さよりも薄く形成されることを特徴とするセンサ装置。
  2. 前記連結部は、前記センサチップの搭載領域に対して対称となる位置に複数本形成されることを特徴とする請求項1に記載のセンサ装置。
  3. 前記センサチップは、所定の方向に検出軸を有し、当該検出軸方向に前記連結部の非形成領域が位置するように、前記センサチップが前記基部に搭載されることを特徴とする請求項1又は請求項2に記載のセンサ装置。
  4. 前記センサチップの搭載領域に対して対称位置に形成された連結部を結んだ連結部軸と、前記センサチップの検出軸との間でなす角度が最大となるように、前記連結部が形成されることを特徴とする請求項1〜3いずれか1項に記載のセンサ装置。
  5. 少なくとも2層のパッケージ形成用基板を積層した基部及び当該基部の周縁部に、少なくとも1層の枠状に形成されたパッケージ形成用基板を積層した枠部とから構成される凹形状の積層パッケージと、
    前記枠部の形成面側において、前記積層パッケージの基部上に搭載されるセンサチップとを備えるセンサ装置において、
    前記センサチップが搭載されたパッケージ形成用基板の下層に、前記センサチップが搭載された搭載領域よりも面積が大きく、且つ当該搭載領域と中心点が略同一である中心孔が形成された少なくとも1層のパッケージ形成用基板を備えることを特徴とするセンサ装置。
  6. 前記パッケージ形成用基板は、セラミックからなることを特徴とする請求項1〜5いずれか1項に記載のセンサ装置。
JP2002362692A 2002-12-13 2002-12-13 センサ装置 Pending JP2004191321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002362692A JP2004191321A (ja) 2002-12-13 2002-12-13 センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002362692A JP2004191321A (ja) 2002-12-13 2002-12-13 センサ装置

Publications (1)

Publication Number Publication Date
JP2004191321A true JP2004191321A (ja) 2004-07-08

Family

ID=32761067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002362692A Pending JP2004191321A (ja) 2002-12-13 2002-12-13 センサ装置

Country Status (1)

Country Link
JP (1) JP2004191321A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007170910A (ja) * 2005-12-20 2007-07-05 Oki Electric Ind Co Ltd 半導体パッケージ
JPWO2008093680A1 (ja) * 2007-01-29 2010-05-20 京セラ株式会社 加速度センサ
JP2010276508A (ja) * 2009-05-29 2010-12-09 Torex Semiconductor Ltd 加速度センサー素子およびこれを有する加速度センサー
JP2012019034A (ja) * 2010-07-07 2012-01-26 Toyota Motor Corp 半導体パッケージの構造
JP2012195323A (ja) * 2011-03-14 2012-10-11 Omron Corp センサパッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007170910A (ja) * 2005-12-20 2007-07-05 Oki Electric Ind Co Ltd 半導体パッケージ
JPWO2008093680A1 (ja) * 2007-01-29 2010-05-20 京セラ株式会社 加速度センサ
JP2010276508A (ja) * 2009-05-29 2010-12-09 Torex Semiconductor Ltd 加速度センサー素子およびこれを有する加速度センサー
JP2012019034A (ja) * 2010-07-07 2012-01-26 Toyota Motor Corp 半導体パッケージの構造
JP2012195323A (ja) * 2011-03-14 2012-10-11 Omron Corp センサパッケージ

Similar Documents

Publication Publication Date Title
US8673686B2 (en) Chip package structure and manufacturing method thereof
US8552565B2 (en) Chip package and method for forming the same
EP2978020B1 (en) Package substrate
US9455161B2 (en) Semiconductor device and methods of manufacturing semiconductor devices
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
TWI541968B (zh) 晶片封裝體
US9184092B2 (en) Chip package and method for forming the same
US20140199835A1 (en) Chip package and method for forming the same
US7923302B2 (en) Method for manufacturing a semiconductor package
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
US8975755B2 (en) Chip package
KR20190018135A (ko) 모듈 및 복수의 모듈을 제조하는 방법
US20060205111A1 (en) Method for producing chip stacks and chip stacks formed by integrated devices
TW577161B (en) Package structure having cavity
JP2002534809A (ja) 垂直に集積化された半導体装置
JP2004191321A (ja) センサ装置
JP2005210028A (ja) 多数個取り配線基板
US20130335189A1 (en) Component with countermeasure against static electricity and method of manufacturing same
WO2005101494A3 (en) Three dimensional six surface conformal die coating
TW201712818A (zh) 晶片封裝體及其製造方法
JP2013038311A (ja) 認識マーク及び当該認識マークを用いた半導体装置
TW587317B (en) Construction and manufacturing of a chip package
JP2004134478A (ja) 半導体パッケージおよびその製造方法
JP2007165402A (ja) 半導体装置
JP2005268241A (ja) 半導体パッケージ及びシステムモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050303

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070223

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807