JP2012114259A - 基板処理システム及び基板処理方法 - Google Patents

基板処理システム及び基板処理方法 Download PDF

Info

Publication number
JP2012114259A
JP2012114259A JP2010262217A JP2010262217A JP2012114259A JP 2012114259 A JP2012114259 A JP 2012114259A JP 2010262217 A JP2010262217 A JP 2010262217A JP 2010262217 A JP2010262217 A JP 2010262217A JP 2012114259 A JP2012114259 A JP 2012114259A
Authority
JP
Japan
Prior art keywords
substrate
resist film
wafer
resist
waiting time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010262217A
Other languages
English (en)
Inventor
Toshiyuki Ide
俊幸 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010262217A priority Critical patent/JP2012114259A/ja
Priority to US13/299,668 priority patent/US20120135610A1/en
Priority to CN2011103804379A priority patent/CN102479689A/zh
Publication of JP2012114259A publication Critical patent/JP2012114259A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32228Repair, rework of manufactured article
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32265Waiting, queue time, buffer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】露光された感光性樹脂材料の発泡現象を抑制できる基板処理システム及び基板処理方法を提供する。
【解決手段】基板処理システム1は、洗浄装置21、レジスト塗布装置22、周辺露光装置23、基板搬送機構30及びシステムコントローラ10を備える。システムコントローラ10は、レジスト塗布装置22でレジスト膜が形成された時から、周辺露光装置23による露光工程が開始されるまでの基板Wの待ち時間を監視する待ち時間監視部10Bと、待ち時間が制限時間を超えたとき、基板搬送機構30に基板Wを洗浄装置21に搬送させるプロセス制御部10Aとを有する。プロセス制御部10Aは、洗浄装置21によりレジスト膜が除去された基板Wをレジスト塗布装置22に搬送させる。
【選択図】図2

Description

本発明は、ウエハなどの基材上に形成された感光性樹脂材料を露光する技術に関し、特に、基材の周辺部(エッジ部)上に形成された不要な感光性樹脂材料を露光する周辺露光技術に関する。
半導体製造プロセスのフォトリソグラフィ工程では、ウエハの全面に感光性樹脂材料を塗布し、この塗布膜すなわちレジスト膜をレチクル(基板上に回路などのパターンが描画された原版)に通した光で露光して、レチクルのパターンをレジスト膜に転写することが行われる。その後、レジスト膜に対して薬液を用いた現像処理を施すことでレジストパターンが形成される。このレジストパターンは、被加工膜をエッチング加工するためのマスクとして使用されるものである。ウエハ上に形成されたレジスト膜のうちウエハ周辺部(エッジ部)上の感光性樹脂材料は、ウエハから剥離して塵となり、歩留まり低下の原因となるおそれがある。そこで、レチクルを用いた露光工程に先立ち、ウエハ周辺部上の不要な感光性樹脂材料のみを露光する周辺露光工程が従来より行われていた。
しかしながら、周辺露光工程で露光された感光性樹脂材料が光化学反応を起こして発泡し、この発泡により、感光性樹脂材料の一部(発泡片)がレジスト膜の未露光部分に飛散し付着するという問題がある。未露光部分に付着した発泡片は、後のフォトリソグラフィ工程で形成されるレジストパターンに欠陥(パターン異常)を引き起こすおそれがある。
図1(A)〜(D)は、周辺露光工程における発泡現象によるパターン異常を説明するための断面図である。図1(A)に示されるように、基板40上に被加工膜41及びレジスト膜43が形成された後、この基板40の外周部上のレジスト膜43に周辺露光用の光LBが照射される。図1(B)に示されるように、周辺露光用の光LBにより発泡片43a,43b,43cがレジスト膜43の未露光部分の上に飛散する。このレジスト膜43に対して現像処理を実行すると、図1(C)に示されるように、本来存在しない異常なレジストパターン43ra,43rb,43rcが形成される。そして、これら異常なレジストパターン43ra,43rb,43rcをマスクとするエッチングを実行すると、図1(D)に示されるように異常な加工パターン41pa,41pb,41pcが形成されることとなる。
上記発泡現象を抑制する周辺露光技術が、たとえば、特開平5−205991号公報(特許文献1)、特公平7−50676号公報(特許文献2)及び特公平7−50677号公報(特許文献3)に開示されている。これら特許文献に開示されている周辺露光技術は、いずれも、ウエハ周辺部上の感光性樹脂材料への露光を複数回に分けて行うことにより、一回当たりの露光量を低くして光化学反応の発生を抑制するというものである。
特開平5−205991号公報 特公平7−50676号公報 特公平7−50677号公報
しかしながら、たとえ周辺露光を複数回に分けて実行しても、発泡現象が生じてレジストパターンに欠陥が生じ、歩留まりが低下する場合があり、さらなる発泡現象の抑制のための対策が求められていた。
上記に鑑みて本発明の目的は、感光性樹脂材料に対する露光時の発泡現象を効果的に抑制することができる基板処理システム及び基板処理方法を提供することである。
本発明による基板処理システムは、基板の表面に洗浄処理を施す洗浄装置と、前記基板の表面に感光性樹脂材料を塗布してレジスト膜を形成するレジスト塗布装置と、前記基板の周辺部上に形成された当該レジスト膜を露光する周辺露光装置と、前記レジスト塗布装置から前記周辺露光装置に前記基板を搬送する基板搬送機構と、前記洗浄装置と前記レジスト塗布装置と前記周辺露光装置と前記基板搬送機構とのそれぞれの動作を制御するシステムコントローラとを備え、前記システムコントローラは、前記レジスト膜が形成された時から、前記周辺露光装置により前記レジスト膜への露光工程が開始されるまでの当該基板の待ち時間を監視する待ち時間監視部と、前記待ち時間が制限時間を超えたとき、前記基板搬送機構に当該基板を前記洗浄装置に搬送させ、前記洗浄装置により前記レジスト膜が除去された当該基板を前記洗浄装置から前記レジスト塗布装置に搬送させるプロセス制御部とを有することを特徴とする。
本発明による基板処理方法は、基板の表面に洗浄処理を施す洗浄装置と、前記基板の表面に感光性樹脂材料を塗布してレジスト膜を形成するレジスト塗布装置と、前記基板の周辺部上に形成された当該レジスト膜を露光する周辺露光装置と、前記レジスト塗布装置から前記周辺露光装置に前記基板を搬送する基板搬送機構とを備えた基板処理システムにおける基板処理方法であって、前記レジスト膜が形成された時から、前記周辺露光装置により前記レジスト膜への露光工程が開始されるまでの当該基板の待ち時間を監視するステップと、前記待ち時間が制限時間を超えたとき、前記基板搬送機構に当該基板を前記洗浄装置に搬送させるステップと、前記洗浄装置により前記レジスト膜が除去された当該基板を前記洗浄装置から前記レジスト塗布装置に搬送させるステップとを備えることを特徴とする。
本発明によれば、発泡現象を抑制し、レジストパターンの欠陥発生を抑制することができる。
周辺露光工程における発泡現象によるパターン異常を説明するための断面図である。 本発明に係る実施の形態の基板処理システムの構成を概略的に示す機能ブロック図である。 本実施の形態の周辺露光装置の構成の一例を概略的に示す図である。 周辺露光前のウエハの待ち時間を監視する処理手順の一例を概略的に示すフローチャートである。 周辺露光のシーケンスを説明するための概略図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図2は、本実施の形態の基板処理システム1の構成を概略的に示す機能ブロック図である。図2に示されるように、基板処理システム1は、洗浄・乾燥装置21、レジスト塗布装置22、周辺露光装置23、投影露光装置(ステッパー)24、現像装置25及びエッチング装置26といった、ウエハ(基板)Wに半導体集積回路を形成するための半導体製造プロセスを実行する装置群を備える。なお、図2は、基板処理システム1の構成の一部を示すものであり、基板処理システム1は、図2に明示した装置群21〜26と連係して動作する他の装置群(図示せず)も備えている。
また、基板処理システム1は、ロット単位の複数枚のウエハ(基板)Wが収容された基板キャリア31を搬送する基板搬送機構30を備える。基板搬送機構30は、システムコントローラ10からの指令に応じて、装置群21〜26のうちのいずれかに基板キャリア31を搬入し、あるいは、装置群21〜26のうちのいずれかから、処理が完了したウエハWが収容された基板キャリア31を搬出する機能を有する。基板搬送機構30は、システムコントローラ10からの指令に応じて、装置群21〜26のうちの任意の装置から他の装置へ基板キャリア31を搬送することができる。
さらに、基板処理システム1は、上記装置群21〜26及び基板搬送機構30の動作を個別に制御するシステムコントローラ10と、操作入力部(操作パネル)11と、表示部(モニタ)12と、音響出力部(スピーカ)13とを備える。オペレータは、操作入力部11を操作してプロセス条件に関する情報を入力することができる。システムコントローラ10は、操作入力部11への入力情報に基づいて制御処理を行う。表示部12は、たとえば、LCD(Liquid Crystal Display)からなり、システムコントローラ10から出力された画像情報を表示する機能を有している。
また、システムコントローラ10は、製造ライン上の装置群21〜26で実行される一連のプロセスを制御するプロセス制御部10Aと、処理待ちのウエハWの待ち時間を監視する待ち時間監視部10Bとを有する。このようなシステムコントローラ10は、たとえば、マイクロプロセッサ,ROM(Read Only Memory),RAM(Random Access Memory)及び入出力インタフェースを含む構成を有していればよい。また、システムコントローラ10の機能の全部または一部は、ハードウェアで実現されてもよいし、あるいは、マイクロプロセッサにより実行されるコンピュータプログラムで実現されてもよい。当該機能の全部または一部がコンピュータプログラムで実現される場合、マイクロプロセッサは、記録媒体(図示せず)からコンピュータプログラムをロードし実行することによって当該機能を実現することができる。
レジスト塗布装置22は、搬入されたウエハWの表面に液状の感光性樹脂材料を均一に塗布してその全面にポジ型のレジスト膜を形成する装置である。ウエハW上には、図示されない成膜装置により被加工膜が形成されており、レジスト塗布装置22は、この被加工膜上にレジスト膜を形成する。また、レジスト塗布装置22は、ウエハWに対する処理が完了したか否かを検出する光学式または機械式の位置検出センサ22Sを備えている。位置検出センサ22Sによる検出結果は、システムコントローラ10に転送される。
レジスト膜が形成されたウエハWは、基板キャリア31に収容された状態で、レジスト塗布装置22から搬出される。その後のウエハWは、通常の場合、すなわちウエハWの待ち時間が所定の制限時間以内の場合には、待ち時間を経た後に周辺露光装置23に搬入される。
一方、ウエハWの待ち時間が制限時間を超える場合には、当該ウエハWは、周辺露光装置23に搬入されず、洗浄・乾燥装置21に搬入される。この場合、洗浄・乾燥装置21は、搬入されたウエハWに洗浄処理を施してウエハW上のレジスト膜を除去する。その後、当該ウエハWは、洗浄・乾燥装置21からレジスト塗布装置22に搬入される。レジスト塗布装置22は、当該ウエハWの表面に再びレジスト膜を形成することとなる。洗浄・乾燥装置21は、ウエハWに対する洗浄処理が完了したか否かを検出する光学式または機械式の位置検出センサ21Sを備えている。位置検出センサ21Sによる検出結果は、システムコントローラ10に転送される。
周辺露光装置23は、ウエハWの全面に形成されたレジスト膜のうちウエハ周辺部(エッジ部)上の不要なレジストのみを露光する機能を有する。図3は、周辺露光装置23の構成の一例を概略的に示す図である。図3に示されるように、周辺露光装置23は、ウエハWが載置されるステージ234と、光源235と、コンデンサレンズ236と、集光レンズ237とを備えている。ステージ234は、駆動制御部232からの指令に応じて、X軸、Y軸及びZ軸のそれぞれ方向にウエハWを駆動して、照射光LBに対してウエハWを位置決めする機能を有する。また、ステージ234の上面は、表面に載置されたウエハWを吸着して保持する機能を有する。光源235としては、たとえばi線(波長:約365nm)用の放電ランプを使用することができるが、これに限定されるものではない。
また、周辺露光装置23は、光源235の動作を制御して露光照度を制御する露光制御部233と、ステージ234の動作を制御する駆動制御部232と、システムコントローラ10からの指令に応じて駆動制御部232及び露光制御部233の各処理を制御する主制御部231とを備えている。なお、図示されないが、ロボットアームなどのウエハWの搬出入機構も周辺露光装置23に組み込まれている。
光源235から出射された光LBは、コンデンサレンズ236及び集光レンズ237を経てウエハWに照射される。このとき、ステージ234は、ウエハWを移動させることにより、光LBの照射位置をウエハWの外周部に沿って移動させることができる。照射光LBは、時計周りまたは反時計周りにウエハWの外周部を走査する。周辺露光装置23は、照度の比較的低い照射光LBを用いて、複数回数に亘ってウエハWの外周部を多重に露光することにより、レジスト膜の露光部分の光化学反応の発生を抑制することができる。
外周部が露光された後のウエハWは、基板キャリア31に収容された状態で、周辺露光装置23から搬出される。その後のウエハWは、待ち時間を経た後に、投影露光装置24に搬入される。周辺露光装置23は、ウエハWに対する周辺露光処理が完了したか否かを検出する光学式または機械式の位置検出センサ23Sを備えている。位置検出センサ23Sによる検出結果は、システムコントローラ10に転送される。
投影露光装置24は、周辺露光がなされたウエハWにレチクル(図示せず)に通した光で露光して、レチクルの原版パターンをレジスト膜に転写するという投影露光工程を実行する。レジスト膜上の露光部分は、光化学反応を起こしてアルカリ溶液に溶ける構造に変化する。投影露光がなされた後のウエハWは、基板キャリア31に収容された状態で、投影露光装置24から搬出される。その後のウエハWは、待ち時間を経た後に、現像装置25に搬入される。投影露光装置24は、ウエハWに対する投影露光処理が完了したか否かを検出する光学式または機械式の位置検出センサ24Sを備えている。位置検出センサ24Sによる検出結果は、システムコントローラ10に転送される。
現像装置25は、投影露光されたウエハW上のレジスト膜に対して、このレジスト膜の露光部分を溶解させる薬液を用いた現像処理を施すことでウエハW上にレジストパターンを形成する。現像処理が完了した後のウエハWは、基板キャリア31に収容された状態で、現像装置25から搬出される。その後のウエハWは、待ち時間を経た後に、エッチング装置26に搬入される。現像装置25は、ウエハWに対する現像処理が完了したか否かを検出する光学式または機械式の位置検出センサ25Sを備えている。位置検出センサ25Sによる検出結果は、システムコントローラ10に転送される。
そして、エッチング装置26は、前記レジストパターンをエッチングマスクとして、ウエハWにウエットエッチングまたはドライエッチングを施すことにより、レジストパターンの下地である被加工膜をパターニングする。その後のウエハWは、基板キャリア31に収容された状態でエッチング装置26から搬出される。エッチング装置26は、ウエハWに対するエッチング処理が完了したか否かを検出する光学式または機械式の位置検出センサ26Sを備えている。位置検出センサ26Sによる検出結果は、システムコントローラ10に転送される。
待ち時間監視部10Bは、位置検出センサ21S〜26Sから出力される検出結果に基づいて、ウエハWの待ち時間を監視する機能を有している。図4は、周辺露光前のウエハWの待ち時間を監視する処理手順の一例を概略的に示すフローチャートである。以下、図4を参照しつつ、待ち時間監視部10Bによる処理について説明する。
待ち時間監視部10Bは、位置検出センサ22Sによる検出結果に基づいて、レジスト塗布装置22におけるウエハWに対するレジスト塗布工程が開始されたことを検知すると、これに応じて図4の待ち時間監視処理を開始する。待ち時間監視部10Bは、レジスト塗布工程が完了するまで待機し(ステップS10のNO)、レジスト塗布工程が完了したことを検知すると(ステップS10のYES)、その完了時刻を記録する(ステップS11)。
その後、待ち時間監視部10Bは、位置検出センサ23Sによる検出結果に基づいて、周辺露光装置23における周辺露光工程が開始されたか否かを判定する(ステップS12)。周辺露光工程が開始されていない場合には(ステップS12のNO)、当該ウエハWの待ち時間が制限時間(たとえば、12時間)以内か否かを判定する(ステップS13)。待ち時間が制限時間以内である場合は(ステップS13のYES)、ステップS12に処理が戻る。
待ち時間が制限時間以内に周辺露光工程が開始された場合(ステップS13のYES及びステップS12のYES)、待ち時間監視部10Bは、当該ウエハWに対する待ち時間監視処理を終了する。
一方、待ち時間が制限時間を超えた場合は(ステップS13のNO)、待ち時間監視部10Bは、表示部12にアラームを示す画像情報を表示させ、且つ、音響出力部13にアラームを示す音響情報を出力させる(ステップS14)。これにより、オペレータは、アラームの報知を受ける。次いで、待ち時間監視部10Bは、当該ウエハWの再処理をプロセス制御部10Aに指示して(ステップS15)、待ち時間監視処理を終了させる。この結果、当該ウエハWは洗浄・乾燥装置21に搬入されてウエハWからレジスト膜が除去される。その後、当該ウエハWは、洗浄・乾燥装置21からレジスト塗布装置22に搬入されるので、レジスト塗布装置22は、当該ウエハWの上に再びレジスト膜を形成する。レジスト膜が形成されたウエハWは、レジスト塗布装置22から搬出される。その後のウエハWは、ウエハWの待ち時間が制限時間以内の場合には待ち時間を経た後に周辺露光装置23に搬入されるが、待ち時間が制限時間を超えた場合には、周辺露光装置23に搬入されず、洗浄・乾燥装置21に搬入される。
上記のように待ち時間が制限時間を超えた場合にウエハWからレジスト膜を除去する理由は、周辺露光による発泡現象の原因の1つが、レジスト膜が形成された時点から周辺露光が行われるまでのウエハ間の待ち時間のバラツキにあり、待ち時間が長いほど、周辺露光による発泡が起こりやすくなるからである。本発明者は、実験を通じてこのことを確認した。以下、この実験内容について説明する。
図5(A)〜(C)は、実験に用いた1回転分の周辺露光のシーケンスを説明するための概略図である。図5(A)〜(C)には、オリフラ(オリエンテーションフラット;Orientation Flat)Woを有するウエハWの上面視図が示されている。オリフラWoの中央の角度位置が0°に設定されている。このシリコンウエハW上には、i線用のポジ型レジスト「THMR−iP 2900」(東京応化工業製)からなるレジスト膜が塗布されており、このレジスト膜に周辺露光が行われた。このレジスト膜の膜厚は約2.5μmである。
図5(A)のステップでは、周辺露光装置23は、周辺露光用の照射光(i線)LB1を、オリフラWoの一方の端部近傍の開始角15°の位置から出発させてオリフラWoの他方の端部近傍の終了角345°の位置まで、反時計周りに且つ円弧状にウエハWの外周部を走査させる。照射光LB1の露光位置は、ウエハWの端面から径方向内側に3.0mm程度の位置に設定された。次に、図5(B)のステップでは、周辺露光装置23は、周辺露光用の照射光(i線)LB2を、開始角340°の位置から出発させて終了角20°の位置まで、反時計周りに且つ円弧状にウエハWの外周部を走査させる。照射光LB2の露光位置は、ウエハWの端面から径方向内側に3.3mm程度の位置に設定された。そして、図5(C)のステップでは、周辺露光装置23は、周辺露光用の照射光(i線)LB3を、開始角341°の位置から出発させて終了角19°の位置まで、反時計周りに且つ円弧状にウエハWの外周部を走査させる。照射光LB3の露光位置は、ウエハWの端面から径方向内側に3.5mm程度の位置に設定された。
以上の周辺露光シーケンスを基本として、露光エネルギー量を変えつつ、1回転、2回転、3回転及び4回転の周辺露光が行われた。このとき、周辺露光装置23において露光フィルタ(波長選択フィルタ)は使用されていない。
まず、1回転の場合(実験1)の周辺露光シーケンスにおける照度(積算照射量)は約25000mJ/cmであり、基準周期(露光時間)は、25.0秒である。1回転の場合の露光条件をまとめると、下記の表1に示すものとなる。
Figure 2012114259
次に、2回転の場合(実験2)の周辺露光シーケンスにおける1回転当たりの照度(積算照射量)は、上記実験1の照度の半分である約12500mJ/cmであり、1回転当たりの基準周期(露光時間)は、12.5秒である。2回転の場合の露光条件をまとめると、下記の表2に示すものとなる。
Figure 2012114259
3回転の場合(実験3)の周辺露光シーケンスにおける1回転当たりの照度(積算照射量)は、上記実験1の照度の1/3である約8333mJ/cmであり、1回転当たりの基準周期(露光時間)は、約8.33秒である。そして、4回転の場合(実験4)の周辺露光シーケンスにおける1回転当たりの照度(積算照射量)は、上記実験1の照度の1/4である約6250mJ/cmであり、1回転当たりの基準周期(露光時間)は、約6.25秒である。
以上の1回転〜4回転の周辺露光によりレジスト膜に生じた発泡の個数を光学顕微鏡を用いて観察し、計数した。その結果を以下の表3に示す。
Figure 2012114259
表3の結果は、ウエハWの放置時間(待ち時間)を16.0時間とした場合の結果である。表3によれば、基準周期を短くして1回転当たりの照度を小さくするほど、発泡現象が抑制されていることが分かる。
また、放置時間の条件を変更して実験1を行い、1回転の周辺露光によりレジスト膜に生じた発泡の個数を光学顕微鏡を用いて観察し、計数した。その結果を以下の表4に示す。
Figure 2012114259
表4によれば、1回転の場合であっても、放置時間が短くなるほど、発泡現象が抑制されていることが分かる。特に放置時間を12時間以下とすれば、発泡の個数が0個であった。このことから、ウエハWの待ち時間の制限時間を12時間とすれば、レジストパターンの欠陥発生を効果的に抑制することができる。
以上に説明したように本実施の形態の基板処理システムは、ウエハW上にレジスト膜を形成した後のウエハWの待ち時間が制限時間を超えた場合には、ウエハWからレジスト膜を除去する再処理を行うので、周辺露光による発泡現象を抑制することができる。したがって、レジストパターンの欠陥発生を抑制することができる。
1 基板処理システム、 10 システムコントローラ、 10A プロセス制御部、 10B 待ち時間監視部、 11 操作入力部、 12 表示部、 13 音響出力部、 21 洗浄・乾燥装置、 21S〜26S 位置検出センサ、 22 レジスト塗布装置、 23 周辺露光装置、 231 主制御部、 232 駆動制御部、 233 露光制御部、 234 ステージ、 235 光源、 236 コンデンサレンズ、 237 集光レンズ、 24 投影露光装置(ステッパー)、 25 現像装置、 26 エッチング装置、 30 基板搬送機構、 31 基板キャリア。

Claims (7)

  1. 基板の表面に洗浄処理を施す洗浄装置と、
    前記基板の表面に感光性樹脂材料を塗布してレジスト膜を形成するレジスト塗布装置と、
    前記基板の周辺部上に形成された当該レジスト膜を露光する周辺露光装置と、
    前記レジスト塗布装置から前記周辺露光装置に前記基板を搬送する基板搬送機構と、
    前記洗浄装置と前記レジスト塗布装置と前記周辺露光装置と前記基板搬送機構とのそれぞれの動作を制御するシステムコントローラと
    を備え、
    前記システムコントローラは、
    前記レジスト膜が形成された時から、前記周辺露光装置により前記レジスト膜への露光工程が開始されるまでの当該基板の待ち時間を監視する待ち時間監視部と、
    前記待ち時間が制限時間を超えたとき、前記基板搬送機構に当該基板を前記洗浄装置に搬送させ、前記洗浄装置により前記レジスト膜が除去された当該基板を前記洗浄装置から前記レジスト塗布装置に搬送させるプロセス制御部と
    を有することを特徴とする基板処理システム。
  2. 請求項1に記載の基板処理システムであって、前記周辺露光装置は、前記レジスト膜を複数回に亘って多重に露光することを特徴とする基板処理システム。
  3. 請求項1または2に記載の基板処理システムであって、前記待ち時間が前記制限時間を超えたとき、視覚情報または音響情報によりアラームを報知する報知手段をさらに備えることを特徴とする基板処理システム。
  4. 請求項1から3のうちのいずれか1項に記載の基板処理システムであって、前記基板は、半導体ウエハであることを特徴とする基板処理システム。
  5. 基板の表面に洗浄処理を施す洗浄装置と、前記基板の表面に感光性樹脂材料を塗布してレジスト膜を形成するレジスト塗布装置と、前記基板の周辺部上に形成された当該レジスト膜を露光する周辺露光装置と、前記レジスト塗布装置から前記周辺露光装置に前記基板を搬送する基板搬送機構とを備えた基板処理システムにおける基板処理方法であって、
    前記レジスト膜が形成された時から、前記周辺露光装置により前記レジスト膜への露光工程が開始されるまでの当該基板の待ち時間を監視するステップと、
    前記待ち時間が制限時間を超えたとき、前記基板搬送機構に当該基板を前記洗浄装置に搬送させるステップと、
    前記洗浄装置により前記レジスト膜が除去された当該基板を前記洗浄装置から前記レジスト塗布装置に搬送させるステップと
    を備えることを特徴とする基板処理方法。
  6. 請求項5に記載の基板処理方法であって、前記露光装置は、前記レジスト膜を複数回に亘って多重に露光することを特徴とする基板処理方法。
  7. 請求項5または6に記載の基板処理方法であって、前記待ち時間が前記制限時間を超えたとき、視覚情報または音響情報によりアラームを報知させるステップをさらに備えることを特徴とする基板処理方法。
JP2010262217A 2010-11-25 2010-11-25 基板処理システム及び基板処理方法 Pending JP2012114259A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010262217A JP2012114259A (ja) 2010-11-25 2010-11-25 基板処理システム及び基板処理方法
US13/299,668 US20120135610A1 (en) 2010-11-25 2011-11-18 System and method for processing substrate
CN2011103804379A CN102479689A (zh) 2010-11-25 2011-11-25 基板处理系统及基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262217A JP2012114259A (ja) 2010-11-25 2010-11-25 基板処理システム及び基板処理方法

Publications (1)

Publication Number Publication Date
JP2012114259A true JP2012114259A (ja) 2012-06-14

Family

ID=46092274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262217A Pending JP2012114259A (ja) 2010-11-25 2010-11-25 基板処理システム及び基板処理方法

Country Status (3)

Country Link
US (1) US20120135610A1 (ja)
JP (1) JP2012114259A (ja)
CN (1) CN102479689A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078576A (ja) * 2012-10-10 2014-05-01 Hitachi High-Technologies Corp 真空処理装置及び真空処理方法
CN108604565A (zh) * 2016-01-26 2018-09-28 应用材料公司 用于检测基板处理系统内的一个或多个环境条件的存在的系统和方法
WO2018226366A1 (en) * 2017-06-06 2018-12-13 Applied Materials, Inc. Method and apparatus for handling substrates in a processing system having a buffer chamber

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143786A (zh) * 2018-09-25 2019-01-04 西安微电子技术研究所 一种减少深亚微米光刻工艺球状缺陷的方法
CN112958402A (zh) * 2021-02-02 2021-06-15 东莞市野田智能装备有限公司 自动化涂胶及转运系统
CN115312436B (zh) * 2022-08-12 2023-09-05 苏州智程半导体科技股份有限公司 一种自动上料的晶圆清洗装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448735A1 (en) * 1990-03-23 1991-10-02 Ushio Denki Kabushiki Kaisha Method of exposing a peripheral part of wafer
JP2002208548A (ja) * 2001-01-09 2002-07-26 Sony Corp レジストパターン形成方法
JP2005045131A (ja) * 2003-07-25 2005-02-17 Trecenti Technologies Inc 半導体装置の製造システムおよび製造方法
JP2007081121A (ja) * 2005-09-14 2007-03-29 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2008135583A (ja) * 2006-11-29 2008-06-12 Tokyo Electron Ltd 塗布膜形成装置および塗布膜形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654119B2 (ja) * 2005-11-29 2011-03-16 東京エレクトロン株式会社 塗布・現像装置及び塗布・現像方法
JP2007294817A (ja) * 2006-04-27 2007-11-08 Sokudo:Kk 基板処理方法、基板処理システムおよび基板処理装置
JP2008060302A (ja) * 2006-08-31 2008-03-13 Sokudo:Kk 基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448735A1 (en) * 1990-03-23 1991-10-02 Ushio Denki Kabushiki Kaisha Method of exposing a peripheral part of wafer
JP2002208548A (ja) * 2001-01-09 2002-07-26 Sony Corp レジストパターン形成方法
JP2005045131A (ja) * 2003-07-25 2005-02-17 Trecenti Technologies Inc 半導体装置の製造システムおよび製造方法
JP2007081121A (ja) * 2005-09-14 2007-03-29 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2008135583A (ja) * 2006-11-29 2008-06-12 Tokyo Electron Ltd 塗布膜形成装置および塗布膜形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078576A (ja) * 2012-10-10 2014-05-01 Hitachi High-Technologies Corp 真空処理装置及び真空処理方法
CN108604565A (zh) * 2016-01-26 2018-09-28 应用材料公司 用于检测基板处理系统内的一个或多个环境条件的存在的系统和方法
JP2019508886A (ja) * 2016-01-26 2019-03-28 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板処理システム内の1つ以上の環境状態の存在を検出するためのシステムおよび方法
CN108604565B (zh) * 2016-01-26 2024-01-12 应用材料公司 用于检测基板处理系统内的一个或多个环境条件的存在的系统和方法
WO2018226366A1 (en) * 2017-06-06 2018-12-13 Applied Materials, Inc. Method and apparatus for handling substrates in a processing system having a buffer chamber
KR20200004443A (ko) * 2017-06-06 2020-01-13 어플라이드 머티어리얼스, 인코포레이티드 버퍼 챔버를 갖는 프로세싱 시스템에서 기판들을 핸들링하기 위한 방법 및 장치
KR102285969B1 (ko) 2017-06-06 2021-08-03 어플라이드 머티어리얼스, 인코포레이티드 버퍼 챔버를 갖는 프로세싱 시스템에서 기판들을 핸들링하기 위한 방법 및 장치

Also Published As

Publication number Publication date
CN102479689A (zh) 2012-05-30
US20120135610A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
TWI326805B (en) Coating and developing apparatus and coating and developing method
JP2012114259A (ja) 基板処理システム及び基板処理方法
JP4877075B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP4684858B2 (ja) リンス処理方法、現像処理方法、現像処理装置、制御プログラムおよびコンピュータ読取可能な記憶媒体
JP2007208086A (ja) 塗布、現像方法、塗布、現像装置及び記憶媒体
JP2007158260A (ja) 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP2005317929A (ja) ポジ型レジスト膜の剥離方法及び露光用マスクの製造方法、並びにレジスト剥離装置
JP2009032886A (ja) 基板処理装置
JP2008098520A (ja) 周辺露光装置、塗布、現像装置、周辺露光方法及び塗布、現像方法並びに記憶媒体
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP6603487B2 (ja) 基板処理装置および基板処理方法
TW202006855A (zh) 基板處理裝置及基板處理方法
JP2006024715A (ja) リソグラフィー装置およびパターン形成方法
JP2010182715A (ja) 現像処理方法及び現像処理装置
JP4753248B2 (ja) マスクブランクス、マスクブランクスの製造方法、転写マスクの製造方法及び半導体装置の製造方法
JP6828329B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2007027778A (ja) 不要膜除去装置および不要膜除去方法、並びにマスクブランクス製造方法
JP7028285B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2011047972A (ja) 露光装置、及びそれを用いたデバイスの製造方法
JP2006139271A (ja) 不要膜除去装置および不要膜除去方法、並びにフォトマスクブランク製造方法
JP6713910B2 (ja) 現像装置、基板処理装置、現像方法および基板処理方法
JPH1152544A (ja) フォトマスク及びその製造方法、並びにベーキング装置
JP4723631B2 (ja) 現像処理方法、プログラム、コンピュータ記憶媒体及び現像処理装置
JP2009032887A (ja) 基板処理装置
JP2004241731A (ja) 基板洗浄装置及び基板洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909