JP2005045131A - 半導体装置の製造システムおよび製造方法 - Google Patents

半導体装置の製造システムおよび製造方法 Download PDF

Info

Publication number
JP2005045131A
JP2005045131A JP2003279521A JP2003279521A JP2005045131A JP 2005045131 A JP2005045131 A JP 2005045131A JP 2003279521 A JP2003279521 A JP 2003279521A JP 2003279521 A JP2003279521 A JP 2003279521A JP 2005045131 A JP2005045131 A JP 2005045131A
Authority
JP
Japan
Prior art keywords
processing
wafer
semiconductor device
resist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003279521A
Other languages
English (en)
Inventor
Keizo Kuroiwa
慶造 黒岩
Kazuko Shirochi
和子 城地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trecenti Technologies Inc
Original Assignee
Trecenti Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trecenti Technologies Inc filed Critical Trecenti Technologies Inc
Priority to JP2003279521A priority Critical patent/JP2005045131A/ja
Publication of JP2005045131A publication Critical patent/JP2005045131A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】 半導体装置の製造工程において、搬送時間、待ち時間および処理時間の変動による処理結果のばらつきを未然に防止し、製品歩留りを向上することができる技術を提供する。
【解決手段】 塗布現像装置(第1・第3の処理装置)11と、露光装置(第2の処理装置)12と、搬送装置13などから構成され、塗布現像装置11から露光装置12へレジスト塗布済みのウェハが搬送された時から露光装置12から塗布現像装置11へ露光済みのウェハが搬送される時までの時間を測定し、その測定時間が設定値以上のときはアラームを発生し、異常として、レジストを剥離し、再度、レジスト塗布、露光、現像などのウェハの再生処理を行う。化学増幅型のレジストの塗布から現像までの経過時間を管理することにより、レジスト寸法の変動を防止することができ、製品歩留りが向上する。
【選択図】 図1

Description

本発明は、半導体装置の製造システムおよび製造方法に関し、特に半導体装置の製造工程のうちリソグラフィ工程に適用して有効な技術に関するものである。
例えば、本発明者が検討した技術として、半導体装置の製造技術においては、以下の技術が考えられる。
一般に、半導体装置の製造ラインは、成膜、リソグラフィ、エッチング、拡散などの複数のウェハ処理工程から構成されている。近年、ウェハ処理の設備において、ハンドリング回数の削減による欠陥密度の低減と汚染の防止や生産性向上のために、複数のプロセスを結んで、各工程を自動で搬送し、連続して処理を行えるようにしたインライン方式の設備が導入されている。特にリソグラフィ工程では、塗布装置・露光装置・現像装置などがインライン接続され連続処理されていることが多い。
また、露光技術として、塗布装置・露光装置・現像装置のインライン処理において、レジスト塗布から露光までの時間に応じて露光時間を補正する方法がある(例えば、特許文献1参照)。
特開平10−261572号公報
ところで、前記のような半導体装置の製造技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
例えば、塗布装置・露光装置・現像装置などのようにインライン接続された各装置では、各装置の状態をモニタしているが、接続相手の装置の状態が監視できないため着工時間の管理ができない。そのため、着工時間がばらつくとレジスト寸法精度に影響を与えてしまう。
また、レジスト寸法に影響を与えるのはレジスト塗布から露光までの時間だけではなく、露光から現像までの時間もパラメータとなる。したがって、前記特許文献1の技術では、何らかのトラブルにより、露光から現像までの時間がばらつくと現像パターンの寸法にも影響を与えてしまう。しかも、これらの不具合は、寸法の抜き取り検査まで行って初めて問題が発見されることが多く、歩留りにも影響する。
そこで、本発明の目的は、半導体装置の製造において、搬送時間、待ち時間および処理時間の変動による処理結果のばらつきを未然に防止し、製品歩留りを向上することができる技術を提供するものである。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
(1)本発明による半導体装置の製造システムは、ウェハを処理する第1の処理装置(例えば、塗布装置)と、ウェハを処理する第2の処理装置(例えば、露光装置)と、ウェハを処理する第3の処理装置(例えば、現像装置)などから構成され、第1の処理装置から第2の処理装置へ搬送された時から第2の処理装置から第3の処理装置へ搬送される時までの時間を測定し、その測定時間が設定値以上のときはアラームを発生するものである。
(2)前記(1)の半導体装置の製造システムは、第1の処理装置において塗布されるものが化学増幅型のレジストであるものである。
(3)前記(1)、(2)の半導体装置の製造システムは、第1の処理装置と第2の処理装置と第3の処理装置とが、インライン接続されているものである。
(4)本発明による半導体装置の製造方法は、第1の処理装置(例えば、塗布装置)においてウェハを処理する第1の処理工程と、ウェハを第2の処理装置(例えば、露光装置)において処理する第2の処理工程と、ウェハを第3の処理装置(例えば、現像装置)において処理する第3の処理工程などからなり、第1の処理装置から第2の処理装置へ搬送された時から第2の処理装置から第3の処理装置へ搬送される時までの時間を測定し、その測定時間が設定値以上のときはアラームを発生するものである。
(5)前記(4)の半導体装置の製造方法は、アラームが発生したときは、ウェハの再生処理を行うものである。
(6)前記(4)、(5)の半導体装置の製造方法は、第1の処理装置において塗布されるものが、化学増幅型のレジストであるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
(1)レジスト塗布から現像までの経過時間を管理することにより、レジスト寸法の変動を防止することができる。
(2)処理装置間のウェハ受け渡し時間を管理することにより、設定値以上になった場合は、異常としてウェハを再生処理することが可能となる。
(3)レジスト寸法の変動を防止することができるため、不良を未然に防止でき歩留りが向上する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は本発明の一実施の形態の半導体装置の製造システムの構成を示す概略構成図、図2は本実施の形態の半導体装置の製造システムを用いた半導体装置の製造方法の工程フローを示すフローチャート、図3はレジスト塗布・露光・現像工程において、露光後放置時間とレジスト寸法との関係を示すグラフである。
まず、図1により、本実施の形態の半導体装置の製造システムの構成の一例を説明する。本実施の形態の半導体装置の製造システムは、例えばリソグラフィ工程の処理設備であり、塗布現像装置(第1・第3の処理装置)11と、露光装置(第2の処理装置)12と、搬送装置(第1・第2の搬送装置)13と、インラインコントローラ14と、ホストコンピュータ15などから構成され、塗布現像装置11と露光装置12は、搬送装置13によりインライン接続されている。また、塗布現像装置11と露光装置12は、インラインコントローラ14と電気的に接続されている。また、インラインコントローラ14は、ホストコンピュータ15と電気的に接続されている。
なお、図1では、塗布現像装置11は、塗布装置(第1の処理装置)と現像装置(第3の処理装置)とが一体の装置となっているが、塗布装置と現像装置とは別々の装置でもよい。また、搬送装置13は、塗布装置・露光装置間の搬送装置(第1の搬送装置)と、露光装置・現像装置間の搬送装置(第2の搬送装置)とが一体の装置となっているが、別々の搬送装置でもよい。
塗布現像装置11は、例えば化学増幅型のレジストをウェハ上に塗布し、レジストを塗布したウェハを露光装置へ払い出し、露光を終了したウェハを受け入れ、そのウェハ上のレジストを現像する装置である。また、ウェハを露光装置12へ払い出した時から塗布現像装置11へ戻ってくるまでの時間を測定し、その時間が設定値以上のときは、アラームを発生する機能を有する。当該時間の測定は、搬送装置13による塗布済みウェハの搬送の開始または終了から搬送装置13による露光済みウェハの搬送の開始または終了までの時間を測定する。
露光装置12は、ウェハ上に塗布されたレジストに対して光などを照射して、回路パターンを焼き付ける装置である。
搬送装置13は、インターフェースとも呼ばれ、塗布現像装置11と露光装置12との間で、ウェハの搬送を行う装置である。
インラインコントローラ14は、塗布現像装置11と露光装置12の情報制御を行う装置である。塗布現像装置11における時間測定とアラーム発生の機能をインラインコントローラ14に設けてもよい。
次に、図2により、本実施の形態の半導体装置の製造システムを用いた半導体装置の製造方法を説明する。
本実施の形態の半導体装置の製造方法は、成膜、リソグラフィ、エッチング、拡散などの通常のウェハ処理工程からなり、特にリソグラフィ工程のレジスト塗布・露光・現像工程において次のような処理が行われる。
まず、塗布現像装置11において、ウェハをキャリアから払い出し(ステップS21)、剥がれ防止剤塗布、冷却などの前処理を行い(ステップS22)、化学増幅型のレジストをウェハ上に塗布し(ステップS23)、ベーク(加熱処理)を行う(ステップS24)。
次に、塗布現像装置11で処理したウェハを搬送装置13により、塗布現像装置11から露光装置12へ搬送する。
続いて、露光装置12において、ウェハ上のレジストに対して光などを照射して露光を行う(ステップS25)。
次に、露光の終了したウェハを搬送装置13により、露光装置12から塗布現像装置11へ搬送する。
続いて、塗布現像装置11において、露光後のベークを行い(ステップS26)、ウェハ上のレジストを現像し(ステップS27)、現像後のベークを行い(ステップS28)、処理済みのウェハをキャリアへ収納する(ステップS29)。
また、ウェハの払い出し元である塗布現像装置11において、露光装置12にウェハを払い出した後、塗布現像装置11へウェハが戻ってくるまでの時間をある値に設定しておき、その設定された時間以上になった場合はアラームを発生するようにする。アラームを発生する機能は、塗布現像装置11だけではなく、露光装置12、搬送装置13、インラインコントローラ14などに、あるいは別に、設けてもよい。
アラームが発生した場合は、そのウェハは異常として、レジストを剥離し、再度、レジスト塗布、露光、現像などのウェハの再生処理を行う。また、レジストによりその影響度が異なるので、場合によっては、再生処理を行わずに次工程へ払い出してもよい。
次に、図3により、露光後にウェハが処理されずに放置された場合のレジスト寸法に与える影響を説明する。図3において、Aレジストは化学増幅型のレジストであり、Bレジストは通常のレジストである。図3に示すように、露光後放置時間が長いとレジスト寸法にばらつきが生じる。特に、化学増幅型のAレジストの場合は、その影響が顕著である。すなわち、化学増幅型のレジストは、レジスト塗布から露光まで、露光から露光後ベークまでの時間がその反応に影響する。
したがって、当該時間を管理することにより、処理の着工までの引き置き時間に制限を設け、異常な場合は、そのウェハを再生処理することができる。よって、本実施の形態の半導体装置の製造システムおよび製造方法によれば、処理時間が長くなった場合、異常な場合は、そのウェハを再生処理することにより、レジスト寸法の変動を防止することができ、不良を未然に防止することができる。
なお、本実施の形態の半導体装置の製造システムおよび製造方法を適用するのに最適なパターン形成工程は、寸法制度が厳しいゲートパターンの形成工程などであり、ゲート酸化、チャネルドープ、ポリシリコン堆積、レジスト塗布、露光、現像、エッチングなどの工程を経てゲート電極が形成される。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態においては、レジスト塗布・露光・現像などのリソグラフィ工程に適用した場合について説明したが、これに限定されるものではなく、洗浄・熱処理など他の工程についても適用可能である。
本発明による半導体装置の製造システムおよび製造方法は、半導体装置の製造業または半導体製造装置の製造業などにおいて利用可能であり、半導体装置の製造工程のうち、リソグラフィ工程だけでなく他の工程についても適用可能である。
本発明の一実施の形態である半導体装置の製造システムの構成を示す概略構成図である。 本発明の一実施の形態である半導体装置の製造システムを用いた半導体装置の製造方法の工程フローを示すフローチャートである。 レジスト塗布・露光・現像工程において、露光後放置時間とレジスト寸法との関係を示すグラフである。
符号の説明
11 塗布現像装置(第1・第3の処理装置)
12 露光装置(第2の処理装置)
13 搬送装置(第1・第2の搬送装置)
14 インラインコントローラ
15 ホストコンピュータ

Claims (9)

  1. ウェハを処理する第1の処理装置と、
    前記第1の処理装置において処理された前記ウェハを前記第1の処理装置から第2の処理装置へ搬送する第1の搬送装置と、
    前記第1の搬送装置により搬送された前記ウェハを処理する前記第2の処理装置と、
    前記第2の処理装置において処理された前記ウェハを前記第2の処理装置から第3の処理装置へ搬送する第2の搬送装置と、
    前記第2の搬送装置により搬送された前記ウェハを処理する前記第3の処理装置と、
    前記第1の搬送装置による前記ウェハの搬送の開始または終了から前記第2の搬送装置による前記ウェハの搬送の開始または終了までの時間を測定し、前記測定された時間が設定値以上のときはアラームを発生する手段と、
    を有することを特徴とする半導体装置の製造システム。
  2. 請求項1記載の半導体装置の製造システムであって、
    前記第1の処理装置は塗布装置であり、前記第2の処理装置は露光装置であり、前記第3の処理装置は現像装置であることを特徴とする半導体装置の製造システム。
  3. 請求項2記載の半導体装置の製造システムであって、
    前記第1の処理装置において塗布されるものは化学増幅型のレジストであることを特徴とする半導体装置の製造システム。
  4. 請求項1〜3のいずれか1項に記載の半導体装置の製造システムであって、
    前記第1の処理装置と前記第2の処理装置と前記第3の処理装置とは、前記第1の搬送装置と前記第2の搬送装置とによりインライン接続されていることを特徴とする半導体装置の製造システム。
  5. 請求項1〜4のいずれか1項に記載の半導体装置の製造システムであって、
    前記第1の処理装置と前記第3の処理装置とは一体の装置となっており、前記第1の搬送装置と前記第2の搬送装置とは一体の装置となっていることを特徴とする半導体装置の製造システム。
  6. 複数の加工処理工程を有する半導体装置の製造方法であって、
    第1の処理装置においてウェハを処理する第1の処理工程と、
    前記第1の処理工程により処理された前記ウェハを前記第1の処理装置から第2の処理装置へ搬送する第1の搬送工程と、
    前記第1の搬送工程により搬送された前記ウェハを前記第2の処理装置において処理する第2の処理工程と、
    前記第2の処理工程により処理された前記ウェハを前記第2の処理装置から第3の処理装置へ搬送する第2の搬送工程と、
    前記第2の搬送工程により搬送された前記ウェハを前記第3の処理装置において処理する第3の処理工程と、
    前記第1の搬送工程の開始または終了から前記第2の搬送工程の開始または終了までの時間を測定し、前記測定された時間が設定値以上のときはアラームを発生する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法であって、
    前記アラームが発生したときは、前記ウェハの再生処理を行う工程をさらに有することを特徴とする半導体装置の製造方法。
  8. 請求項6または7記載の半導体装置の製造方法であって、
    前記第1の処理工程は塗布装置によりレジストを塗布する処理であり、前記第2の処理工程は前記塗布されたレジストに対して露光装置により露光する処理であり、前記第3の処理工程は前記露光されたレジストを現像装置により現像する処理であることを特徴とする半導体装置の製造方法。
  9. 請求項8記載の半導体装置の製造方法であって、
    前記第1の処理工程において塗布されるレジストは、化学増幅型のレジストであることを特徴とする半導体装置の製造方法。
JP2003279521A 2003-07-25 2003-07-25 半導体装置の製造システムおよび製造方法 Pending JP2005045131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279521A JP2005045131A (ja) 2003-07-25 2003-07-25 半導体装置の製造システムおよび製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279521A JP2005045131A (ja) 2003-07-25 2003-07-25 半導体装置の製造システムおよび製造方法

Publications (1)

Publication Number Publication Date
JP2005045131A true JP2005045131A (ja) 2005-02-17

Family

ID=34265600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279521A Pending JP2005045131A (ja) 2003-07-25 2003-07-25 半導体装置の製造システムおよび製造方法

Country Status (1)

Country Link
JP (1) JP2005045131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132227B1 (ko) 2008-12-10 2012-03-30 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
CN102479689A (zh) * 2010-11-25 2012-05-30 拉碧斯半导体株式会社 基板处理系统及基板处理方法
JP2020021940A (ja) * 2018-08-03 2020-02-06 シャープ株式会社 レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132227B1 (ko) 2008-12-10 2012-03-30 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR101132236B1 (ko) 2008-12-10 2012-03-30 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR101223152B1 (ko) 2008-12-10 2013-01-17 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
KR101280859B1 (ko) * 2008-12-10 2013-07-02 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
US9437465B2 (en) 2008-12-10 2016-09-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method of manufacturing semiconductor device
CN102479689A (zh) * 2010-11-25 2012-05-30 拉碧斯半导体株式会社 基板处理系统及基板处理方法
US20120135610A1 (en) * 2010-11-25 2012-05-31 Lapis Semiconductor Co., Ltd. System and method for processing substrate
JP2012114259A (ja) * 2010-11-25 2012-06-14 Lapis Semiconductor Co Ltd 基板処理システム及び基板処理方法
JP2020021940A (ja) * 2018-08-03 2020-02-06 シャープ株式会社 レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム

Similar Documents

Publication Publication Date Title
JP2004119750A (ja) 半導体装置の製造方法
KR970023972A (ko) 기판처리장치의 제어방법 및 장치(method and apparatus for controlling substrate processing apparatus)
JP2020013823A (ja) 基板処理装置および基板処理方法
JP2005045131A (ja) 半導体装置の製造システムおよび製造方法
JP2004356560A (ja) 基板搬送方法
Kitano et al. Resist pattern collapse prevention for the sub-90nm node
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JP2005159295A (ja) 基板処理装置及び処理方法
JP5867473B2 (ja) 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
JP2008300578A (ja) 露光装置およびデバイス製造方法
US20080311529A1 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
Clark et al. Coater/developer process integration of metal-oxide based photoresist
US7519216B1 (en) Systems and methods of maintaining equipment for manufacturing semiconductor devices
TWI804574B (zh) 基板處理裝置
JP2009081236A (ja) 半導体装置の製造方法及びリソグラフィシステム
KR100591666B1 (ko) 포토리소그래피 공정 설비
Montal et al. DUV inspection and defect origin analysis for 22 nm spacer self-aligned double-patterning
JP4777232B2 (ja) 基板の処理方法、基板の処理システム及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
Holmes et al. Engine for characterization of defects, overlay, and critical dimension control for double exposure processes for advanced logic nodes
JPH10307604A (ja) 処理装置及びその制御方法
JPH07312335A (ja) 基板搬送システムおよびこれを用いたレジスト塗布/現像装置ならびにその使用方法
WO2024196959A2 (en) Euv sensitive metal oxide material as underlayer for thin car to improve pattern transfer
TW449877B (en) Method for controlling linewidth
JP2006005223A (ja) レジストパターンの形成方法及び半導体装置の製造方法、レジスト塗布現像装置
JP4394095B2 (ja) 基板処理システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050318

Free format text: JAPANESE INTERMEDIATE CODE: A712