JP2004356560A - 基板搬送方法 - Google Patents
基板搬送方法 Download PDFInfo
- Publication number
- JP2004356560A JP2004356560A JP2003155272A JP2003155272A JP2004356560A JP 2004356560 A JP2004356560 A JP 2004356560A JP 2003155272 A JP2003155272 A JP 2003155272A JP 2003155272 A JP2003155272 A JP 2003155272A JP 2004356560 A JP2004356560 A JP 2004356560A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- time
- sender
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能な基板搬送方法を提供する。
【解決手段】カセットに収納された基板をセンダＳ１又はＳ２に配置し、そのセンダＳ１又はＳ２より搬出された基板を複数の処理ユニットＰＥＢ乃至ＮＣにて処理した後、レシーバＲ１又はＲ２側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、センダＳ１又はＳ２からの搬出タイミングの時間制御を行なう。
【選択図】 図１
【解決手段】カセットに収納された基板をセンダＳ１又はＳ２に配置し、そのセンダＳ１又はＳ２より搬出された基板を複数の処理ユニットＰＥＢ乃至ＮＣにて処理した後、レシーバＲ１又はＲ２側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、センダＳ１又はＳ２からの搬出タイミングの時間制御を行なう。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体製造装置において、カセットに収納された複数枚の基板を複数の処理ユニットにて連続処理を行う基板搬送方法に関するものである。
【０００２】
【従来の技術】
この種の基板搬送方式の一例として、例えば半導体基板のフォトリソグラフィ工程を実行する枚葉式レジスト処理装置を挙げることができる。
【０００３】
基板カセット、センダユニット（Ｓ１又はＳ２）、送り側キャリアインタフェース（ＳＣＩ／Ｆ）、基板ベーク処理部（ＰＥＢ）、強制冷却処理部（ＥＣ）、レジスト塗布部又は現像処理部（ＣＵＰ）、レジストプリベーク処理部又はレジストポストベーク処理部（ＨＰ１／ＨＰ２）、自然冷却処理部（ＮＣ）、受け側キャリアインタフェース（ＲＣＩ／Ｆ）、レシーバユニット（Ｒ１又はＲ２）などの複数の処理ユニットを有し、搬送手段により、処理される基板が各処理ユニットに順次搬送される。
【０００４】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行い、あらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行うシリーズ搬送と、同じ処理ユニットを複数設置し並列にて処理するパラレル搬送とがある。
【０００５】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【０００６】
また、基板ベーク処理部など熱処理ユニットの各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けている。
【０００７】
【発明が解決しようとする課題】
上述した基板搬送方法では、複数の処理ユニットの処理時間が全く同じ時間の場合は問題ないが、処理時間が異なった場合では処理ユニット内での待機時間が発生してしまう。
【０００８】
順次送り出し搬送方式の揚合は、図７のタイミングチャートに示す通り例えば、ＰＥＢ：４０秒→ＥＣ：３０秒→ＣＵＰ：６０秒→ＨＰ１：４５秒→ＨＰ２：４５秒→ＮＣ：３０秒の基板処理を実施した場合、１枚目の基板Ｓｂ１は待機時間無しにて処理を終了することとなるが、２枚目以降の基板は、ＰＥＢ， ＥＣユニット内にて待機時間が発生してしまう。熱処理ユニットであるＰＥＢユニットに注目して見ると、基板Ｓｂ１、Ｓｂ２は待機時間０秒だが、基板Ｓｂ３は１０秒、基板Ｓｂ４、Ｓｂ５は２０秒ＰＥＢユニット内の待機ポジションにて待機してしまう。
【０００９】
待機ポジションにて基板を待機させた場合、基板は待機した時間分だけ熱プレートから余熱を受けることになる。このように同じ処理時間の基板であっても、基板に加わる熱履歴にバラツキが発生し、結果として同一ロット内の基板間のレジストパターニング精度が悪化する傾向がみられた。
【００１０】
その状態を改善するために考え出されたのがタクト管理搬送方式である。図８のタイミングチャートにて以下に説明を行なう。
【００１１】
タクト管理搬送方式は、上記図７にて説明を行なった時と同じ処理時間にて基板処理を実施した場合、図８に示すように、一番処理時間の長いＣＵＰ処理時間６０秒によりタクトタイムを設定し、各処理ユニットの処理サイクルにより、基板Ｓｂ１〜Ｓｂ７の各処理ユニットにおける基板の投入から処理後の搬出時間を一定にする。これにより、各基板の熱履歴を一定にして同一ロット内のバラツキを押え、製品の品質を安定させて、歩留まり向上を達成させていた。
【００１２】
しかしながら、タクトタイム管理搬送方式では、最も長い処理時聞によりタクトタイムが設定されるため、各処理ユニットの処理時間の差が小さい場合は間題ないが、他の処理ユニットより極端に時間を要する処理ユニットが存在した揚含、他のユニットの待機時間が長くなってしまう。特に、熱処理ユニット内での待機時間が長くなった場合、必要以上に過剰な余熱が基板に加わることとなり、フォトレジストの感度や解像度、レジストパターニング精度を悪化させることとなってしまう。
【００１３】
特に、化学増幅系レジストにて塗布された露光後の基板は、ＰＥＢユニットによる熱処理により化学反応を直接制御しており、より高精度な温度管理が必要となるため、多少の余熱でもレジストパターニング寸法精度に大きく影響してしまう。
【００１４】
さらに処理時間の長いユニットに他の処理ユニットも影響を受けることとなるので、スループット低下へも繁がる結果となっていた。
【００１５】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能な基板搬送方法を提供するものである。
【００１６】
【課題を解決するための手段】
上記問題を解決するために、請求項１記載の発明は、基板搬送方法に係り、カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、前記センダからの搬出タイミングの時間制御を行なうことを特徴とし、
請求項２記載の発明は、請求項１記載の基板搬送方法に係り、前記センダからの搬出タイミングの時間制御により、各前記処理ユニット内での待機時間を無くすことを特徴とし、
請求項３記載の発明は、請求項１記載の基板搬送方法に係り、前記基板の搬出毎に搬出タイミングの算出を実施し、異なる処理時間の前記基板の連続搬送においても、各前記処理ユニット内での待機時間を無くすことを特徴とし、
請求項４記載の発明は、請求項１記載の基板搬送方法に係り、前記処理ユニット間の搬送に要する時間を自動算出することを特徴としている。
【００１７】
以下に、上記本発明の構成により奏される作用を説明する。
【００１８】
本発明においては、基板カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基盤搬送方法において、センダからのウエハ搬出毎に搬出タイミングの時間算出を行なっている。その算出した時間にて搬出することにより、各処理ユニットの処理時間に影響を受けること無く、各ユニットの処理開始前または処理終了後の処理ユニット内待機時間を無くす基板搬送方法である。
【００１９】
センダからの搬出タイミングの時間制御を行なうことにより、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能となり、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００２０】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上も図れる。
【００２１】
【発明の実施の形態】
図１は、この発明の実施の形態に係る基板搬送方法に用いられる枚葉式レジスト処理装置の処理ユニットの平面図である。
【００２２】
以下に、この装置を用いた基板搬送方法による処理順序を説明する。
【００２３】
それによれば、まず、基板（ウエハ）が収納されたカセットをセンダユニット（Ｓ１又はＳ２）にセットする。そのカセットに収納された基板を、センダ側キャリアインタフェース（ＳＣＩ／Ｆ）に塔載されたハンドにより１枚取出し、センダ側キャリアインタフェース（ＳＣＩ／Ｆ）上に置く。センダ側キャリアインタフェース（ＳＣＩ／Ｆ）上に置かれた基板はセンダ側メインハンド（Ｓ・Ｍ・Ｈ）により、基板内の水分を除去するためにべ一キングするデハイドベークユニット（ＤＨ）、又は露光後のレジストパターンの変形を抑制するポストエクスポージャべ一クユニット（ＰＥＢ） に搬送し、基板内の水分を除去するために熱処理する。続いて、熱処理を行なった後、基板を強制冷却する強制冷却プレートユニット（ＥＣ）、基板に薬液を塗布するカップユニット（ＣＵＰ）へ順次搬送する。
【００２４】
さらに、カップユニット（ＣＵＰ）にて塗布又は現像処理された基板は、レシーバ側メインハンド（Ｒ・Ｍ・Ｈ）により、塗布処理後の基板表面に残留した溶剤の揮発を行なうプリべ一クユニツト（ＨＰ１／ＨＰ２）、又は、現像処理後の現像レジストの硬化、密着性強化を行なうポストベークユニット（ＨＰ１／ＨＰ２）に搬送され、熱処理される。次いで、レシーバ側メインハンド（Ｒ・Ｍ・Ｈ）により、基板を自然冷却する冷却プレートユニット（ＮＣ）に搬送され、処理が行なわれる。次いで、レシーバ側キャリアインターフェース（ＲＣＩ／Ｆ）上に搬送された後、レシーバ側キャリアインターフェース（ＲＣＩ／Ｆ）に塔載されたハンドにより、１枚毎、レシーバ（Ｒ１又はＲ２）にセットされたキャリアヘ収納される。
【００２５】
図１には記載していないが、強制冷却プレートユニット（ＥＣ）の上流側ヘレジスト膜と基板との密着性向上を目的とした密着強化剤塗布べ一クユニット（ＨＭＤＳ）を配置する場合もある。
【００２６】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行いあらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行う、図２に示すようなシリーズ搬送と、同じ処理ユニットを複数設置し、並列にて処理する、図３に示すようなパラレル搬送とがある。
【００２７】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【００２８】
また、熱処理ユニットＰＥＢ， ＤＨ， ＨＰ１， ＨＰ２の各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けた、図４に示すような構造が採用されている。
【００２９】
次に、搬出タイミングの計算方法について述べる。
【００３０】
先に実行する．基板の処理時間とその後に実行される処理時間を基に、最適な搬出制御時間を次の計算式にて算出する。
【００３１】
Ｔ１ｎのｔ：レシピ処理時間、１：基板搬送番号、ｎ：ユニット数
Ｔ１ｌ， ｔ１２，・・・， ｔ１ｎ １枚目の基板の処理時間
Ｔ２ｌ， ｔ２２，・・・， ｔ２ｎ ２枚目の基板の処理時間
・
・
Ｔｍｌ， ｔｍ２，・・・， ｔ２ｍ ｍ枚目の基板の処理時間
Ｔ１＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１ｎ）−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−ｌ））
Ｔ２＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１（ｎ−ｌ））−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−２））
Ｔ３＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１（ｎ−２））−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−３））
・
・
Ｔｎ＝ｔ１ｌ
論理的処理開始待ち時間ＴはＴ＝ｍａｘ（Ｔ１，Ｔ２，・・，Ｔｎ）となる。
【００３２】
実際の処理開始待ち時間はＴにユニット間の搬送時間を加えた時間となる。
【００３３】
直前のウエハが最初の処理ユニットの処理開始時にタイマＴをスタートし、Ｔがタイムアップしたら次のウエハをＳＣＩ／Ｆから搬出し、最初のユニットが処理を開始したら上記計算により次ぎのＴを求める。
【００３４】
図５は、シリーズ搬送時の同じ処理時間にてウエハを連続搬送した時のタイムチャートである。まず搬出時間を上記計算式により算出する。
【００３５】
ＰＥＢ：４０ ＥＣ：３０ ＣＵＰ：６０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：３０ （秒）
Ｔ１＝（４０＋３０＋６０＋４５＋４５＋３０）−（４０＋３０＋６０＋４５＋４５）＝３０ 秒
Ｔ２＝（４０＋３０＋６０＋４５＋４５）−（４０＋３０＋６０＋４５）＝４５ 秒
Ｔ３＝（４０＋３０＋６０＋４５）−（４０＋３０＋６０）＝４５ 秒
Ｔ４＝（４０＋３０＋６０）−（４０＋３０）＝６０ 秒
Ｔ５＝（４０＋３０）−（４０）＝３０ 秒
Ｔ６＝４０ 秒
Ｔ＝ｍａｘ（３０， ４５， ４５， ６０， ３０， ４０）＝６０ 秒
上記計算式より算出された、ウェハＳｂ１がＰＥＢ処理開始から６０秒＋５秒（搬送時間） ＝６５秒経過後に、ウエハＳｂ２がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出され、その後も６５秒毎にウエハを搬出することにより各処理ユニツト内の待機時間が０秒となり、さらに最長処理ユニットであるＣＵＰの空き時間も最小に抑えられ、スループット向上も見られる。
【００３６】
図６は、異なる処理時間を持つウエハを連続処理した場合の搬送タイムチヤートである。
【００３７】
ウェハＳｂ１ ＰＥＢ：４０ ＥＣ：３０ ＣＵＰ：６０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：３０ （秒）
ウェハＳｂ２ ＰＥＢ：１５ ＥＣ：１５ ＣＵＰ：３０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：１５ （秒）
ウェハＳｂ３ ＰＥＢ：３０ ＥＣ：１５ ＣＵＰ：７０ ＨＰ１：２０ ＨＰ２：２０ ＮＣ：１５ （秒）
下記計算により最適な搬出時間を算出する。
【００３８】
まず、ウェハＳｂ１処理開始からウェハＳｂ２の搬出開始時間は、
Ｔ１＝（４０＋３０＋６０＋４５＋４５＋３０）−（１５＋１５＋３０＋４５＋４５）＝１００ 秒
Ｔ２＝（４０＋３０＋６０＋４５＋４５）−（１５＋５＋３０＋４５）＝１１５ 秒
Ｔ３＝（４０＋３０＋６０＋４５）−（１５＋１５＋３０）＝１１５ 秒
Ｔ４＝（４０＋３０＋６０）−（１５＋３０）＝８５ 秒
Ｔ５＝（４０＋３０）−（１５）＝５５ 秒
Ｔ６＝４０ 秒
Ｔ＝ｍａｘ （１００， １１５， １１５， ８５， ５５， ４０）＝１１５ 秒
次に、ウェハＳｂ２処理開始からウェハＳｂ３の搬出開始時間は、
Ｔ１＝（１５＋１５＋３０＋４５＋４５＋１５）−（３０＋１５＋７０＋２０＋２０）＝１０ 秒
Ｔ２＝（１５＋１５＋３０＋４５＋４５）−（３０＋１５＋７０＋２０）＝１５ 秒
Ｔ３＝（１５＋１５＋３０＋４５）−（３０＋１５＋７０）＝−１０ 秒
Ｔ４＝（１５＋１５＋３０）−（３０＋１５）＝１５ 秒
Ｔ５＝（１５＋１５）−（３０）＝０ 秒
Ｔ６＝１５ 秒
Ｔ＝ｍａｘ（１０， １５， −１０， １５， ０， １５）＝１５ 秒
上記計算式より算出された、ウェハＳｂ１がＰＥＢ処理開始から１１５秒＋５秒（搬送時間）＝１２０秒経過後に、ウェハＳｂ２がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出され、ウエハＳｂ２がＰＥＢ処理開始から１５秒＋５秒（搬送時間）＝２０秒経過後に、ウエハＳｂ３がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出することにより、異なる処理時間のウェハの連続処理であっても、処理ユニット内の待機時間が０秒となり、さらに処理ユニットに無駄な空き時間も無く、効率良く搬送が行なえることとなる。
【００３９】
【発明の効果】
以上説明を述べたように、本発明による効果は次の様にあげられる。
【００４０】
カセットに収納された基板をセンダ側に配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に設置されたカセットに収納する半導体製造装置を用いた基盤搬送方法において、センダからの搬出タイミングの時間制御により、各処理ユニット内での待機時間を無くすことが可能となる。
【００４１】
基板の搬出毎に搬出タイミングの算出を実施しているので、異種ブログラム時の基板の連続搬送であっても、各処理ユニット内での待機時間を無くした基板搬送を実現することとなる。また、処理ユニット間の搬送に要する時間も自動算出することにより、搬送時間を変更した場合も、搬出タイミングの時間制御を狂わすこと無く、基板搬送を行なうことが可能となる。
【００４２】
このように、各処理ユニット内の待機時間が無くなることにより、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、管理パラメーターのバラツキが抑えられる。
【００４３】
結果として、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００４４】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上の効果も挙げられる。．
【図面の簡単な説明】
【図１】本発明の実施の形態の基板搬送方法に用いる枚葉式レジスト処理装置の処理ユニットの平面図である
【図２】本発明の実施の形態の基板搬送方法に適用するシリーズ搬送フローを表した図である。
【図３】本発明の実施の形態の基板搬送方法に適用するパラレル搬送フローを表した図である。
【図４】本発明の実施の形態の基板搬送方法に適用する熱処理ユニットの構成図である。
【図５】本発明の実施の形態の基板搬送方法に係る、同一処理時間による連続基板搬送タイムチャートである。
【図６】本発明の実施の形態の基板搬送方法に係る、異なる処理時間による連続基板搬送タイムチャートである。
【図７】従来の基板搬送方法に係る、順次送り出し搬送方式による連続基板搬送タイムチャートである。
【図８】従来の基板搬送方法に係る、タクト管理搬送方式による連続基板搬送タイムチャートである。
【符号の説明】
ＣＵＰ カップユニット
ＤＨ デハイドベークユニット
ＥＣ 強制冷却プレートユニット
ＨＰ１、ＨＰ２ プリベークユニット
ＰＥＢ ポストエクスポージャベークユニット
Ｒ１、Ｒ２ レシーバ
ＲＣＩ／Ｆ レシーバ側キャリアインタフェース
Ｒ・Ｍ・Ｈ レシーバ側メインハンド
Ｓ１、Ｓ２ センダユニット
Ｓｂ１〜Ｓｂ７ 基板
ＳＣＩ／Ｆ センダ側キャリアインタフェース
Ｓ・Ｍ・Ｈ センダ側メインハンド
【発明の属する技術分野】
本発明は半導体製造装置において、カセットに収納された複数枚の基板を複数の処理ユニットにて連続処理を行う基板搬送方法に関するものである。
【０００２】
【従来の技術】
この種の基板搬送方式の一例として、例えば半導体基板のフォトリソグラフィ工程を実行する枚葉式レジスト処理装置を挙げることができる。
【０００３】
基板カセット、センダユニット（Ｓ１又はＳ２）、送り側キャリアインタフェース（ＳＣＩ／Ｆ）、基板ベーク処理部（ＰＥＢ）、強制冷却処理部（ＥＣ）、レジスト塗布部又は現像処理部（ＣＵＰ）、レジストプリベーク処理部又はレジストポストベーク処理部（ＨＰ１／ＨＰ２）、自然冷却処理部（ＮＣ）、受け側キャリアインタフェース（ＲＣＩ／Ｆ）、レシーバユニット（Ｒ１又はＲ２）などの複数の処理ユニットを有し、搬送手段により、処理される基板が各処理ユニットに順次搬送される。
【０００４】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行い、あらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行うシリーズ搬送と、同じ処理ユニットを複数設置し並列にて処理するパラレル搬送とがある。
【０００５】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【０００６】
また、基板ベーク処理部など熱処理ユニットの各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けている。
【０００７】
【発明が解決しようとする課題】
上述した基板搬送方法では、複数の処理ユニットの処理時間が全く同じ時間の場合は問題ないが、処理時間が異なった場合では処理ユニット内での待機時間が発生してしまう。
【０００８】
順次送り出し搬送方式の揚合は、図７のタイミングチャートに示す通り例えば、ＰＥＢ：４０秒→ＥＣ：３０秒→ＣＵＰ：６０秒→ＨＰ１：４５秒→ＨＰ２：４５秒→ＮＣ：３０秒の基板処理を実施した場合、１枚目の基板Ｓｂ１は待機時間無しにて処理を終了することとなるが、２枚目以降の基板は、ＰＥＢ， ＥＣユニット内にて待機時間が発生してしまう。熱処理ユニットであるＰＥＢユニットに注目して見ると、基板Ｓｂ１、Ｓｂ２は待機時間０秒だが、基板Ｓｂ３は１０秒、基板Ｓｂ４、Ｓｂ５は２０秒ＰＥＢユニット内の待機ポジションにて待機してしまう。
【０００９】
待機ポジションにて基板を待機させた場合、基板は待機した時間分だけ熱プレートから余熱を受けることになる。このように同じ処理時間の基板であっても、基板に加わる熱履歴にバラツキが発生し、結果として同一ロット内の基板間のレジストパターニング精度が悪化する傾向がみられた。
【００１０】
その状態を改善するために考え出されたのがタクト管理搬送方式である。図８のタイミングチャートにて以下に説明を行なう。
【００１１】
タクト管理搬送方式は、上記図７にて説明を行なった時と同じ処理時間にて基板処理を実施した場合、図８に示すように、一番処理時間の長いＣＵＰ処理時間６０秒によりタクトタイムを設定し、各処理ユニットの処理サイクルにより、基板Ｓｂ１〜Ｓｂ７の各処理ユニットにおける基板の投入から処理後の搬出時間を一定にする。これにより、各基板の熱履歴を一定にして同一ロット内のバラツキを押え、製品の品質を安定させて、歩留まり向上を達成させていた。
【００１２】
しかしながら、タクトタイム管理搬送方式では、最も長い処理時聞によりタクトタイムが設定されるため、各処理ユニットの処理時間の差が小さい場合は間題ないが、他の処理ユニットより極端に時間を要する処理ユニットが存在した揚含、他のユニットの待機時間が長くなってしまう。特に、熱処理ユニット内での待機時間が長くなった場合、必要以上に過剰な余熱が基板に加わることとなり、フォトレジストの感度や解像度、レジストパターニング精度を悪化させることとなってしまう。
【００１３】
特に、化学増幅系レジストにて塗布された露光後の基板は、ＰＥＢユニットによる熱処理により化学反応を直接制御しており、より高精度な温度管理が必要となるため、多少の余熱でもレジストパターニング寸法精度に大きく影響してしまう。
【００１４】
さらに処理時間の長いユニットに他の処理ユニットも影響を受けることとなるので、スループット低下へも繁がる結果となっていた。
【００１５】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能な基板搬送方法を提供するものである。
【００１６】
【課題を解決するための手段】
上記問題を解決するために、請求項１記載の発明は、基板搬送方法に係り、カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、前記センダからの搬出タイミングの時間制御を行なうことを特徴とし、
請求項２記載の発明は、請求項１記載の基板搬送方法に係り、前記センダからの搬出タイミングの時間制御により、各前記処理ユニット内での待機時間を無くすことを特徴とし、
請求項３記載の発明は、請求項１記載の基板搬送方法に係り、前記基板の搬出毎に搬出タイミングの算出を実施し、異なる処理時間の前記基板の連続搬送においても、各前記処理ユニット内での待機時間を無くすことを特徴とし、
請求項４記載の発明は、請求項１記載の基板搬送方法に係り、前記処理ユニット間の搬送に要する時間を自動算出することを特徴としている。
【００１７】
以下に、上記本発明の構成により奏される作用を説明する。
【００１８】
本発明においては、基板カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基盤搬送方法において、センダからのウエハ搬出毎に搬出タイミングの時間算出を行なっている。その算出した時間にて搬出することにより、各処理ユニットの処理時間に影響を受けること無く、各ユニットの処理開始前または処理終了後の処理ユニット内待機時間を無くす基板搬送方法である。
【００１９】
センダからの搬出タイミングの時間制御を行なうことにより、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能となり、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００２０】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上も図れる。
【００２１】
【発明の実施の形態】
図１は、この発明の実施の形態に係る基板搬送方法に用いられる枚葉式レジスト処理装置の処理ユニットの平面図である。
【００２２】
以下に、この装置を用いた基板搬送方法による処理順序を説明する。
【００２３】
それによれば、まず、基板（ウエハ）が収納されたカセットをセンダユニット（Ｓ１又はＳ２）にセットする。そのカセットに収納された基板を、センダ側キャリアインタフェース（ＳＣＩ／Ｆ）に塔載されたハンドにより１枚取出し、センダ側キャリアインタフェース（ＳＣＩ／Ｆ）上に置く。センダ側キャリアインタフェース（ＳＣＩ／Ｆ）上に置かれた基板はセンダ側メインハンド（Ｓ・Ｍ・Ｈ）により、基板内の水分を除去するためにべ一キングするデハイドベークユニット（ＤＨ）、又は露光後のレジストパターンの変形を抑制するポストエクスポージャべ一クユニット（ＰＥＢ） に搬送し、基板内の水分を除去するために熱処理する。続いて、熱処理を行なった後、基板を強制冷却する強制冷却プレートユニット（ＥＣ）、基板に薬液を塗布するカップユニット（ＣＵＰ）へ順次搬送する。
【００２４】
さらに、カップユニット（ＣＵＰ）にて塗布又は現像処理された基板は、レシーバ側メインハンド（Ｒ・Ｍ・Ｈ）により、塗布処理後の基板表面に残留した溶剤の揮発を行なうプリべ一クユニツト（ＨＰ１／ＨＰ２）、又は、現像処理後の現像レジストの硬化、密着性強化を行なうポストベークユニット（ＨＰ１／ＨＰ２）に搬送され、熱処理される。次いで、レシーバ側メインハンド（Ｒ・Ｍ・Ｈ）により、基板を自然冷却する冷却プレートユニット（ＮＣ）に搬送され、処理が行なわれる。次いで、レシーバ側キャリアインターフェース（ＲＣＩ／Ｆ）上に搬送された後、レシーバ側キャリアインターフェース（ＲＣＩ／Ｆ）に塔載されたハンドにより、１枚毎、レシーバ（Ｒ１又はＲ２）にセットされたキャリアヘ収納される。
【００２５】
図１には記載していないが、強制冷却プレートユニット（ＥＣ）の上流側ヘレジスト膜と基板との密着性向上を目的とした密着強化剤塗布べ一クユニット（ＨＭＤＳ）を配置する場合もある。
【００２６】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行いあらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行う、図２に示すようなシリーズ搬送と、同じ処理ユニットを複数設置し、並列にて処理する、図３に示すようなパラレル搬送とがある。
【００２７】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【００２８】
また、熱処理ユニットＰＥＢ， ＤＨ， ＨＰ１， ＨＰ２の各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けた、図４に示すような構造が採用されている。
【００２９】
次に、搬出タイミングの計算方法について述べる。
【００３０】
先に実行する．基板の処理時間とその後に実行される処理時間を基に、最適な搬出制御時間を次の計算式にて算出する。
【００３１】
Ｔ１ｎのｔ：レシピ処理時間、１：基板搬送番号、ｎ：ユニット数
Ｔ１ｌ， ｔ１２，・・・， ｔ１ｎ １枚目の基板の処理時間
Ｔ２ｌ， ｔ２２，・・・， ｔ２ｎ ２枚目の基板の処理時間
・
・
Ｔｍｌ， ｔｍ２，・・・， ｔ２ｍ ｍ枚目の基板の処理時間
Ｔ１＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１ｎ）−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−ｌ））
Ｔ２＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１（ｎ−ｌ））−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−２））
Ｔ３＝Σ（ｔ１ｌ，ｔ１２，・・，Ｔ１（ｎ−２））−Σ（Ｔ２ｌ，ｔ２２，・・，Ｔ２（ｎ−３））
・
・
Ｔｎ＝ｔ１ｌ
論理的処理開始待ち時間ＴはＴ＝ｍａｘ（Ｔ１，Ｔ２，・・，Ｔｎ）となる。
【００３２】
実際の処理開始待ち時間はＴにユニット間の搬送時間を加えた時間となる。
【００３３】
直前のウエハが最初の処理ユニットの処理開始時にタイマＴをスタートし、Ｔがタイムアップしたら次のウエハをＳＣＩ／Ｆから搬出し、最初のユニットが処理を開始したら上記計算により次ぎのＴを求める。
【００３４】
図５は、シリーズ搬送時の同じ処理時間にてウエハを連続搬送した時のタイムチャートである。まず搬出時間を上記計算式により算出する。
【００３５】
ＰＥＢ：４０ ＥＣ：３０ ＣＵＰ：６０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：３０ （秒）
Ｔ１＝（４０＋３０＋６０＋４５＋４５＋３０）−（４０＋３０＋６０＋４５＋４５）＝３０ 秒
Ｔ２＝（４０＋３０＋６０＋４５＋４５）−（４０＋３０＋６０＋４５）＝４５ 秒
Ｔ３＝（４０＋３０＋６０＋４５）−（４０＋３０＋６０）＝４５ 秒
Ｔ４＝（４０＋３０＋６０）−（４０＋３０）＝６０ 秒
Ｔ５＝（４０＋３０）−（４０）＝３０ 秒
Ｔ６＝４０ 秒
Ｔ＝ｍａｘ（３０， ４５， ４５， ６０， ３０， ４０）＝６０ 秒
上記計算式より算出された、ウェハＳｂ１がＰＥＢ処理開始から６０秒＋５秒（搬送時間） ＝６５秒経過後に、ウエハＳｂ２がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出され、その後も６５秒毎にウエハを搬出することにより各処理ユニツト内の待機時間が０秒となり、さらに最長処理ユニットであるＣＵＰの空き時間も最小に抑えられ、スループット向上も見られる。
【００３６】
図６は、異なる処理時間を持つウエハを連続処理した場合の搬送タイムチヤートである。
【００３７】
ウェハＳｂ１ ＰＥＢ：４０ ＥＣ：３０ ＣＵＰ：６０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：３０ （秒）
ウェハＳｂ２ ＰＥＢ：１５ ＥＣ：１５ ＣＵＰ：３０ ＨＰ１：４５ ＨＰ２：４５ ＮＣ：１５ （秒）
ウェハＳｂ３ ＰＥＢ：３０ ＥＣ：１５ ＣＵＰ：７０ ＨＰ１：２０ ＨＰ２：２０ ＮＣ：１５ （秒）
下記計算により最適な搬出時間を算出する。
【００３８】
まず、ウェハＳｂ１処理開始からウェハＳｂ２の搬出開始時間は、
Ｔ１＝（４０＋３０＋６０＋４５＋４５＋３０）−（１５＋１５＋３０＋４５＋４５）＝１００ 秒
Ｔ２＝（４０＋３０＋６０＋４５＋４５）−（１５＋５＋３０＋４５）＝１１５ 秒
Ｔ３＝（４０＋３０＋６０＋４５）−（１５＋１５＋３０）＝１１５ 秒
Ｔ４＝（４０＋３０＋６０）−（１５＋３０）＝８５ 秒
Ｔ５＝（４０＋３０）−（１５）＝５５ 秒
Ｔ６＝４０ 秒
Ｔ＝ｍａｘ （１００， １１５， １１５， ８５， ５５， ４０）＝１１５ 秒
次に、ウェハＳｂ２処理開始からウェハＳｂ３の搬出開始時間は、
Ｔ１＝（１５＋１５＋３０＋４５＋４５＋１５）−（３０＋１５＋７０＋２０＋２０）＝１０ 秒
Ｔ２＝（１５＋１５＋３０＋４５＋４５）−（３０＋１５＋７０＋２０）＝１５ 秒
Ｔ３＝（１５＋１５＋３０＋４５）−（３０＋１５＋７０）＝−１０ 秒
Ｔ４＝（１５＋１５＋３０）−（３０＋１５）＝１５ 秒
Ｔ５＝（１５＋１５）−（３０）＝０ 秒
Ｔ６＝１５ 秒
Ｔ＝ｍａｘ（１０， １５， −１０， １５， ０， １５）＝１５ 秒
上記計算式より算出された、ウェハＳｂ１がＰＥＢ処理開始から１１５秒＋５秒（搬送時間）＝１２０秒経過後に、ウェハＳｂ２がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出され、ウエハＳｂ２がＰＥＢ処理開始から１５秒＋５秒（搬送時間）＝２０秒経過後に、ウエハＳｂ３がセンダ側キャリアインターフェースＳＣＩ／Ｆから搬出することにより、異なる処理時間のウェハの連続処理であっても、処理ユニット内の待機時間が０秒となり、さらに処理ユニットに無駄な空き時間も無く、効率良く搬送が行なえることとなる。
【００３９】
【発明の効果】
以上説明を述べたように、本発明による効果は次の様にあげられる。
【００４０】
カセットに収納された基板をセンダ側に配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に設置されたカセットに収納する半導体製造装置を用いた基盤搬送方法において、センダからの搬出タイミングの時間制御により、各処理ユニット内での待機時間を無くすことが可能となる。
【００４１】
基板の搬出毎に搬出タイミングの算出を実施しているので、異種ブログラム時の基板の連続搬送であっても、各処理ユニット内での待機時間を無くした基板搬送を実現することとなる。また、処理ユニット間の搬送に要する時間も自動算出することにより、搬送時間を変更した場合も、搬出タイミングの時間制御を狂わすこと無く、基板搬送を行なうことが可能となる。
【００４２】
このように、各処理ユニット内の待機時間が無くなることにより、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、管理パラメーターのバラツキが抑えられる。
【００４３】
結果として、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００４４】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上の効果も挙げられる。．
【図面の簡単な説明】
【図１】本発明の実施の形態の基板搬送方法に用いる枚葉式レジスト処理装置の処理ユニットの平面図である
【図２】本発明の実施の形態の基板搬送方法に適用するシリーズ搬送フローを表した図である。
【図３】本発明の実施の形態の基板搬送方法に適用するパラレル搬送フローを表した図である。
【図４】本発明の実施の形態の基板搬送方法に適用する熱処理ユニットの構成図である。
【図５】本発明の実施の形態の基板搬送方法に係る、同一処理時間による連続基板搬送タイムチャートである。
【図６】本発明の実施の形態の基板搬送方法に係る、異なる処理時間による連続基板搬送タイムチャートである。
【図７】従来の基板搬送方法に係る、順次送り出し搬送方式による連続基板搬送タイムチャートである。
【図８】従来の基板搬送方法に係る、タクト管理搬送方式による連続基板搬送タイムチャートである。
【符号の説明】
ＣＵＰ カップユニット
ＤＨ デハイドベークユニット
ＥＣ 強制冷却プレートユニット
ＨＰ１、ＨＰ２ プリベークユニット
ＰＥＢ ポストエクスポージャベークユニット
Ｒ１、Ｒ２ レシーバ
ＲＣＩ／Ｆ レシーバ側キャリアインタフェース
Ｒ・Ｍ・Ｈ レシーバ側メインハンド
Ｓ１、Ｓ２ センダユニット
Ｓｂ１〜Ｓｂ７ 基板
ＳＣＩ／Ｆ センダ側キャリアインタフェース
Ｓ・Ｍ・Ｈ センダ側メインハンド
Claims (4)
- カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、
前記センダからの搬出タイミングの時間制御を行なうことを特徴とする基板搬送方法。 - 前記センダからの搬出タイミングの時間制御により、各前記処理ユニット内での待機時間を無くすことを特徴とする請求項１記載の基板搬送方法。
- 前記基板の搬出毎に搬出タイミングの算出を実施し、異なる処理時間の前記基板の連続搬送においても、各前記処理ユニット内での待機時間を無くすことを特徴とする請求項１記載の基板搬送方法。
- 前記処理ユニット間の搬送に要する時間を自動算出することを特徴とする請求項１記載の基板搬送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155272A JP4139739B2 (ja) | 2003-05-30 | 2003-05-30 | 基板搬送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155272A JP4139739B2 (ja) | 2003-05-30 | 2003-05-30 | 基板搬送方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004356560A true JP2004356560A (ja) | 2004-12-16 |
| JP2004356560A5 JP2004356560A5 (ja) | 2005-10-20 |
| JP4139739B2 JP4139739B2 (ja) | 2008-08-27 |
Family
ID=34049695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155272A Expired - Fee Related JP4139739B2 (ja) | 2003-05-30 | 2003-05-30 | 基板搬送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4139739B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072016A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Electron Ltd | 液処理装置、液処理方法及び記憶媒体 |
| JP2008098635A (ja) * | 2006-10-12 | 2008-04-24 | Asml Netherlands Bv | リソグラフィ装置、リソグラフィ装置とプロセシングモジュールとの組合せ、及び、デバイス製造方法 |
| JP2008130857A (ja) * | 2006-11-22 | 2008-06-05 | Tokyo Electron Ltd | 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム |
| JP2009076579A (ja) * | 2007-09-19 | 2009-04-09 | Nikon Corp | 物体処理システム、物体処理方法、露光装置、露光方法、塗布現像装置、塗布現像方法及びデバイス製造方法 |
| JP2009076580A (ja) * | 2007-09-19 | 2009-04-09 | Nikon Corp | 物体処理システム、物体処理方法、処理装置、基板処理方法及びデバイス製造方法 |
| JP2009265187A (ja) * | 2008-04-22 | 2009-11-12 | Fuji Electric Device Technology Co Ltd | インプリント方法およびその装置 |
| JP2010171248A (ja) * | 2009-01-23 | 2010-08-05 | Sokudo Co Ltd | 基板処理装置 |
| JP2014230446A (ja) * | 2013-05-24 | 2014-12-08 | 株式会社日立産機システム | ワニス処理装置およびワニス処理方法 |
| US9146460B2 (en) | 2008-04-22 | 2015-09-29 | Fuji Electric Co., Ltd. | Imprinting method and apparatus therefor |
| JP2019518134A (ja) * | 2016-04-18 | 2019-06-27 | エーエスエム アイピー ホールディング ビー．ブイ． | アニールおよび選択的堆積を組合せたシステム |
-
2003
- 2003-05-30 JP JP2003155272A patent/JP4139739B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072016A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Electron Ltd | 液処理装置、液処理方法及び記憶媒体 |
| US8057114B2 (en) | 2006-09-15 | 2011-11-15 | Tokyo Electron Limited | Wet-processing apparatus, wet-processing method and storage medium |
| JP2008098635A (ja) * | 2006-10-12 | 2008-04-24 | Asml Netherlands Bv | リソグラフィ装置、リソグラフィ装置とプロセシングモジュールとの組合せ、及び、デバイス製造方法 |
| JP2008130857A (ja) * | 2006-11-22 | 2008-06-05 | Tokyo Electron Ltd | 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム |
| JP2009076579A (ja) * | 2007-09-19 | 2009-04-09 | Nikon Corp | 物体処理システム、物体処理方法、露光装置、露光方法、塗布現像装置、塗布現像方法及びデバイス製造方法 |
| JP2009076580A (ja) * | 2007-09-19 | 2009-04-09 | Nikon Corp | 物体処理システム、物体処理方法、処理装置、基板処理方法及びデバイス製造方法 |
| JP2009265187A (ja) * | 2008-04-22 | 2009-11-12 | Fuji Electric Device Technology Co Ltd | インプリント方法およびその装置 |
| US8834774B2 (en) | 2008-04-22 | 2014-09-16 | Fuji Electric Co., Ltd. | Imprinting method and apparatus therefor |
| US9146460B2 (en) | 2008-04-22 | 2015-09-29 | Fuji Electric Co., Ltd. | Imprinting method and apparatus therefor |
| JP2010171248A (ja) * | 2009-01-23 | 2010-08-05 | Sokudo Co Ltd | 基板処理装置 |
| JP2014230446A (ja) * | 2013-05-24 | 2014-12-08 | 株式会社日立産機システム | ワニス処理装置およびワニス処理方法 |
| JP2019518134A (ja) * | 2016-04-18 | 2019-06-27 | エーエスエム アイピー ホールディング ビー．ブイ． | アニールおよび選択的堆積を組合せたシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4139739B2 (ja) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006222398A (ja) | 塗布、現像装置及び塗布、現像方法 | |
| JP4139739B2 (ja) | 基板搬送方法 | |
| JP2002184671A (ja) | 基板処理システム及び基板処理方法 | |
| TWI820283B (zh) | 基板處理裝置、基板處理方法及記憶媒體 | |
| JPH04113612A (ja) | 基板搬送方法および基板搬送装置 | |
| JP3593496B2 (ja) | 塗布現像処理装置 | |
| WO2007002856A9 (en) | Software sequencer to dynamically adjust wafer transfer decision | |
| JP2004152801A (ja) | 基板処理装置 | |
| JP2829909B2 (ja) | レジスト処理方法及びレジスト処理装置 | |
| JP2009043927A (ja) | 塗布、現像装置及び塗布、現像方法並びに記憶媒体 | |
| JPH1055951A (ja) | ベーキング装置およびベーキング方法 | |
| US20080088808A1 (en) | Process for forming resist pattern, and resist coating and developing apparatus | |
| JPH07142356A (ja) | レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム | |
| US20020110760A1 (en) | Method for improving hydrophilic character of photoresist and effect of development | |
| JP4492875B2 (ja) | 基板処理システム及び基板処理方法 | |
| JP3695677B2 (ja) | 基板処理方法および装置 | |
| JP2001005189A (ja) | 現像方法、及び、現像装置 | |
| JP2674257B2 (ja) | 感光性有機被膜の露光現像装置 | |
| TWI804574B (zh) | 基板處理裝置 | |
| JP2005045131A (ja) | 半導体装置の製造システムおよび製造方法 | |
| JPH1154590A (ja) | 基板搬送制御方法 | |
| WO2024157825A1 (ja) | 基板搬送方法、基板処理装置及びプログラム | |
| JP3590327B2 (ja) | 塗布現像処理システム | |
| JP4121770B2 (ja) | フォトマスク製造用べーキング装置 | |
| JP2005209855A (ja) | レジストパターンの形成方法及び半導体装置の製造方法、フォトレジスト塗布現像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |