JP2012113809A5 - フラッシュメモリ装置のメモリセルを読み出す方法 - Google Patents

Claims (29)

1. 不揮発性メモリセルアレイで複数のメモリセルを読み出す方法において、
   シングル読出しコマンドに基づいて、複数のハード判定電圧のセット及び複数のソフト判定電圧の少なくとも第１セットを利用してメモリセルからデータを読み出す段階を含む読み出す方法。
2. 前記読み出す段階は、シングル読出しコマンド、アドレス、及び解像度指示器に基づいて、複数のハード判定電圧の前記セット及び複数のソフト判定電圧の少なくとも前記第１セットを利用してデータを読み出し、前記解像度指示器はソフト判定電圧のセットの個数を指示する請求項１に記載の読み出す方法。
3. もし、読出し解像度が２つのセットを指示すれば、前記読み出す段階は複数のハード判定電圧の前記セット、複数のソフト判定電圧の前記第１セット、及び複数のソフト判定電圧の第２セットを利用して前記メモリセルからデータを読み出す請求項２に記載の読み出す方法。
4. 前記第２セットで複数のソフト判定電圧の個数は、前記第１セットより大きい請求項３に記載の読み出す方法。
5. 第１読出し出力コマンドに応答して、前記ハード判定電圧に基づいて第１読出し結果を出力する段階をさらに含む請求項１に記載の読み出す方法。
6. 第２読出し出力コマンドに応答して、複数のソフト判定電圧の前記第１セットに基づいて第２読出し結果を出力する段階をさらに含む請求項５に記載の読み出す方法。
7. 前記読み出す段階は前記読出しコマンドに応答して、ハード判定電圧の前記セットを利用し、前記複数のソフト判定電圧の前記第１セットを利用し、複数のソフト判定電圧の第２セットを利用して前記メモリセルからデータを読み出し、第３読出し出力コマンドに応答して複数のソフト判定電圧の前記第２セットに基づいて第３読出し結果を出力する段階をさらに含む請求項６に記載の読み出す方法。
8. 前記第２読出し結果を出力する段階は、前記第１読出し結果を出力する段階で各々のハードビットを出力するためにシングルソフトビットを出力し、
   前記第３読出し結果を出力する段階は、前記第１読出し結果を出力する段階で各々のハードビットを出力するためにシングルソフトビットを出力する請求項７に記載の読み出す方法。
9. 前記第２読出し結果を出力する段階は、前記第１読出し結果を出力する段階で各々のハードビットを出力するためのシングルソフトビットを出力する請求項６に記載の読み出す方法。
10. 前記読み出す段階は前記読出しコマンドに応答して、複数のハード判定電圧の前記セット、複数のソフト判定電圧の前記第１セット、及び複数のソフト判定電圧の前記第２セットに基づいてデータを読み出す動作を順次的に遂行する請求項７に記載の読み出す方法。
11. 前記読み出す段階は、前記読出しコマンドに応答して複数のハード判定電圧の前記セット及び複数のソフト判定電圧の前記第１セットに基づいてデータを読み出す動作を順次的に遂行する請求項１に記載の読み出す方法。
12. 前記読み出す段階は、
    前記読出しコマンドを受信した後に、複数のハード判定電圧の前記セットを利用して前記メモリセルからデータを読み出す段階と、
    前記第１読出し出力コマンドを受信した後に、複数のソフト判定電圧の前記第１セットを利用して前記メモリセルからデータを読み出す段階と、
    前記第２読出し出力コマンドを受信した後に、複数のソフト判定電圧の前記第２セットを利用して前記メモリセルからデータを読み出す段階と、を含む請求項７に記載の読み出す方法。
13. 前記読み出す段階は、
    前記読出しコマンドを受信した後に、複数のハード判定電圧の前記セットを利用して前記メモリセルからデータを読み出す段階と、
    前記第１読出し出力コマンドを受信した後に、複数のソフト判定電圧の前記第１セットを利用して前記メモリセルからデータを読み出す段階と、を含む請求項５に記載の読み出す方法。
14. 前記読み出す段階は、
    前記読出しコマンドを受信した後に、複数のハード判定電圧の前記セットを利用して前記メモリセルからデータを読み出す段階と、
    複数のハード判定電圧の前記セットを利用して読み出されたデータを出力した後に、複数のソフト判定電圧の前記第１セットを利用して前記メモリセルからデータを読み出す段階と、を含む請求項１に記載の読み出す方法。
15. 前記読み出す段階は、
    前記第１読出し結果を出力する段階と同時に複数のソフト判定電圧の前記第１セットに基づいてデータを読み出す段階と、
    前記第２読出し結果を出力する段階と同時に複数のソフト判定電圧の前記第２セットに基づいてデータを読み出す段階と、を含む請求項７に記載の読み出す方法。
16. 前記読み出す段階は、前記第１読出し結果を出力する段階と同時に複数のソフト判定電圧の前記第１セットに基づいてデータを読み出す段階を含む請求項５に記載の読み出す方法。
17. 前記複数のメモリセルは複数のマルチ−レベルメモリセルである請求項１に記載の読み出す方法。
18. 不揮発性メモリセルアレイで複数のメモリセルを読み出す方法において、
    読出しコマンドを伝送する段階と、
    第１読出し出力コマンドを伝送する段階と、
    前記第１読出し出力コマンドに応答して、複数のハード判定電圧のセットを利用する読出し動作に基づいて遂行された第１読出し結果を受信する段階と、
    第２読出し結果で複数のエラーが訂正できるか否かを判定する第１判定段階と、
    前記第１判定段階が前記第１読出し結果で複数のエラーが訂正できないと判定すれば、関連した読出しコマンドを伝送せずに第２読出し出力コマンドを伝送する段階と、
    前記第２読出し出力コマンドに応答して、複数のソフト判定電圧の第１セットを利用する読出し動作に基づいて遂行された前記第２読出し結果を受信する段階と、を含む読み出す方法。
19. 前記第１判定段階が前記第１読出し出力結果で複数のエラーが訂正できると判定すれば、前記読出し出力コマンドは伝送しない請求項１８に記載の読み出す方法。
20. 前記読出しコマンドに関連した読出し解像度を伝送する段階をさらに含み、
    前記読出し解像度はハード読出し動作と共に遂行するために複数のソフト読出し動作の個数を指示し、
    前記ハード読出し動作は複数のハード判定電圧の前記セットに基づいて遂行され、
    各ソフト読出し動作は複数のソフト判定電圧の他のセットに基づいて遂行される請求項１８に記載の読み出す方法。
21. 読出し解像度が２つのソフト読出し動作を指示すれば、前記読み出す方法は、
    第２読出し結果で複数のエラーが訂正できるか否かを判定する第２判定段階と、
    前記第２判定段階が第２読出し結果で複数のエラーが訂正できないと判定すれば、関連した読出しコマンドを伝送せずに第３読出し出力コマンドを伝送する段階と、
    前記第３読出し出力コマンドに応答して、複数のソフト判定電圧の第２セットを利用する読出し動作に基づいて遂行された第３読出し結果を受信する段階と、をさらに含む請求項２０に記載の読み出す方法。
22. 前記第２判定段階が前記第１読出し結果で複数のエラーが訂正できないと判定すれば、前記第３読出し出力コマンドが伝送されない請求項２１に記載の読み出す方法。
23. 前記第２読出し結果で複数のエラーが訂正できるか否か判定する第３判定段階をさらに含む請求項２１に記載の読み出す方法。
24. 前記第２読出し結果で複数のエラーが訂正できるか否かを判定する第２判定段階と、
    前記第２判定段階が前記第２読出し結果で複数のエラーが訂正できないと判定すれば、関連した読出しコマンドを伝送せずに第３読出し出力コマンドを伝送する段階と、
    前記第３読出し出力コマンドに応答して、複数のソフト判定電圧の第２セットを利用する読出し動作に基づいて遂行された前記第３読出し結果を受信する段階と、をさらに含む請求項１８に記載の読み出す方法。
25. 前記第２判定段階が前記第１読出し結果で複数のエラーが訂正できないと判定すれば、第３読出し出力コマンドが伝送されない請求項２４に記載の読み出す方法。
26. 前記第２読出し結果で複数のエラーが訂正できるか否かを判定する第３判定段階をさらに含む請求項２４に記載の読み出す方法。
27. 前記第２読出し結果を受信する段階は、前記第１読出し結果を受信する段階で入力された各ハードビットのためにシングルソフトビットを受信し、
    前記第３読出し結果を受信する段階は、前記第１読出し結果を受信する段階で入力された各ハードビットのためにシングルソフトビットを受信する請求項２４に記載の読み出す方法。
28. 前記第２読出し結果を受信する段階は、前記第１読出し結果を受信する段階で入力された各ハードビットのためにシングルビットを受信する請求項２４に記載の読み出す方法。
29. 前記複数のメモリセルは複数のマルチ−レベルメモリセルである請求項１８に記載の読み出す方法。