JP2011528154A5 - - Google Patents

Claims (10)

1. フラッシュ・メモリ・コントローラ（１２０）とフラッシュ・メモリ・アレイ（１６０）の間でインタフェースをとるための方法であって、
   クロック信号の第１のエッジを使用して前記フラッシュ・メモリ・アレイにおけるターゲット・セル（７１０）に関するデータを伝送すること、および
   前記クロック信号の第２のエッジを使用して前記ターゲット・セルに関するさらなる情報を伝送することを特徴とし、
   前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第１のエッジの前記種類は、前記クロック信号の前記第２のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、方法。
2. 前記伝送するステップは、書き込みアクセスを備え、さらに前記さらなる情報は、前記ターゲット・セルに関連する１つまたは複数のアグレッサ・セル（７２０）についての情報を備える請求項１に記載の方法。
3. 前記１つまたは複数のアグレッサ・セルについての前記情報は、前記１つまたは複数のアグレッサ・セルに関するプログラム・データの１つまたは複数のビットを備える請求項２に記載の方法。
4. 前記伝送するステップは、読み取りアクセスを備え、さらに前記さらなる情報は、前記第１のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報を備える請求項１に記載の方法。
5. フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法であって、
   クロック信号の第１のエッジで前記フラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを受け取ること、および
   前記クロック信号の第２のエッジで前記ターゲット・セルに関するさらなる情報を受け取ることを特徴とし、
   前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第１のエッジの前記種類は、前記クロック信号の前記第２のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、方法。
6. 前記受け取るステップは、書き込みアクセスを備え、さらに前記さらなる情報は、前記ターゲット・セルに関連する１つまたは複数のアグレッサ・セルについての情報を備える請求項５に記載の方法。
7. 前記１つまたは複数のアグレッサ・セルについての前記情報は、前記１つまたは複数のアグレッサ・セルに関するプログラム・データの１つまたは複数のビットを備える請求項６に記載の方法。
8. 前記受け取るステップは、読み取りアクセスを備え、さらに前記さらなる情報は、前記第１のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報を備える請求項５に記載の方法。
9. フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるためのインタフェースであって、
   前記フラッシュ・メモリ・コントローラと前記フラッシュ・メモリ・アレイの間の通信チャネルを特徴とし、前記通信チャネルは、クロック信号の第１のエッジで前記フラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを伝送し、さらに前記通信チャネルは、前記クロック信号の第２のエッジで前記ターゲット・セルに関するさらなる情報を伝送し、前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第１のエッジの前記種類は、前記クロック信号の前記第２のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、インタフェース。
10. 前記さらなる情報は、前記ターゲット・セルに関連する１つまたは複数のアグレッサ・セルについての情報、及び前記第１のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報の内のひとつ又は複数を備える請求項９に記載のインタフェース。