JP2011528154A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011528154A5 JP2011528154A5 JP2011516837A JP2011516837A JP2011528154A5 JP 2011528154 A5 JP2011528154 A5 JP 2011528154A5 JP 2011516837 A JP2011516837 A JP 2011516837A JP 2011516837 A JP2011516837 A JP 2011516837A JP 2011528154 A5 JP2011528154 A5 JP 2011528154A5
- Authority
- JP
- Japan
- Prior art keywords
- edge
- clock signal
- information
- target cell
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising Effects 0.000 claims 3
Claims (10)
- フラッシュ・メモリ・コントローラ(120)とフラッシュ・メモリ・アレイ(160)の間でインタフェースをとるための方法であって、
クロック信号の第1のエッジを使用して前記フラッシュ・メモリ・アレイにおけるターゲット・セル(710)に関するデータを伝送すること、および
前記クロック信号の第2のエッジを使用して前記ターゲット・セルに関するさらなる情報を伝送することを特徴とし、
前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第1のエッジの前記種類は、前記クロック信号の前記第2のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、方法。 - 前記伝送するステップは、書き込みアクセスを備え、さらに前記さらなる情報は、前記ターゲット・セルに関連する1つまたは複数のアグレッサ・セル(720)についての情報を備える請求項1に記載の方法。
- 前記1つまたは複数のアグレッサ・セルについての前記情報は、前記1つまたは複数のアグレッサ・セルに関するプログラム・データの1つまたは複数のビットを備える請求項2に記載の方法。
- 前記伝送するステップは、読み取りアクセスを備え、さらに前記さらなる情報は、前記第1のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報を備える請求項1に記載の方法。
- フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法であって、
クロック信号の第1のエッジで前記フラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを受け取ること、および
前記クロック信号の第2のエッジで前記ターゲット・セルに関するさらなる情報を受け取ることを特徴とし、
前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第1のエッジの前記種類は、前記クロック信号の前記第2のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、方法。 - 前記受け取るステップは、書き込みアクセスを備え、さらに前記さらなる情報は、前記ターゲット・セルに関連する1つまたは複数のアグレッサ・セルについての情報を備える請求項5に記載の方法。
- 前記1つまたは複数のアグレッサ・セルについての前記情報は、前記1つまたは複数のアグレッサ・セルに関するプログラム・データの1つまたは複数のビットを備える請求項6に記載の方法。
- 前記受け取るステップは、読み取りアクセスを備え、さらに前記さらなる情報は、前記第1のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報を備える請求項5に記載の方法。
- フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるためのインタフェースであって、
前記フラッシュ・メモリ・コントローラと前記フラッシュ・メモリ・アレイの間の通信チャネルを特徴とし、前記通信チャネルは、クロック信号の第1のエッジで前記フラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを伝送し、さらに前記通信チャネルは、前記クロック信号の第2のエッジで前記ターゲット・セルに関するさらなる情報を伝送し、前記クロック信号の各々のエッジの種類は、立ち下りエッジと立ち上りエッジの内のひとつであり、前記クロック信号の前記第1のエッジの前記種類は、前記クロック信号の前記第2のエッジの前記種類とは異なり、前記データは前記さらなる情報とは異なった種類の情報である、インタフェース。 - 前記さらなる情報は、前記ターゲット・セルに関連する1つまたは複数のアグレッサ・セルについての情報、及び前記第1のエッジで伝送される前記ターゲット・セルに関する前記データに関するソフト情報の内のひとつ又は複数を備える請求項9に記載のインタフェース。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13367508P | 2008-07-01 | 2008-07-01 | |
US61/133,675 | 2008-07-01 | ||
US13392108P | 2008-07-07 | 2008-07-07 | |
US61/133,921 | 2008-07-07 | ||
US13468808P | 2008-07-10 | 2008-07-10 | |
US61/134,688 | 2008-07-10 | ||
PCT/US2009/049328 WO2010002943A1 (en) | 2008-07-01 | 2009-06-30 | Methods and apparatus for interfacing between a flash memory controller and a flash memory array |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011528154A JP2011528154A (ja) | 2011-11-10 |
JP2011528154A5 true JP2011528154A5 (ja) | 2012-08-16 |
JP5562329B2 JP5562329B2 (ja) | 2014-07-30 |
Family
ID=40996674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516837A Expired - Fee Related JP5562329B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8677056B2 (ja) |
EP (1) | EP2308054B1 (ja) |
JP (1) | JP5562329B2 (ja) |
KR (1) | KR101618677B1 (ja) |
CN (1) | CN102132349B (ja) |
IL (1) | IL210395A0 (ja) |
TW (1) | TWI470641B (ja) |
WO (1) | WO2010002943A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8775913B2 (en) | 2010-03-31 | 2014-07-08 | Lsi Corporation | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems |
US8504885B2 (en) | 2010-03-31 | 2013-08-06 | Lsi Corporation | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems |
US8429500B2 (en) | 2010-03-31 | 2013-04-23 | Lsi Corporation | Methods and apparatus for computing a probability value of a received value in communication or storage systems |
US9030870B2 (en) * | 2011-08-26 | 2015-05-12 | Micron Technology, Inc. | Threshold voltage compensation in a multilevel memory |
AU2013330433B2 (en) | 2012-10-09 | 2016-06-16 | Sanbio, Inc. | Methods and compositions for treatment of retinal degeneration |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
TWI560549B (en) * | 2013-02-07 | 2016-12-01 | Winbond Electronics Corp | Access system |
US9798613B2 (en) | 2013-12-27 | 2017-10-24 | Toshiba Memory Corporation | Controller of nonvolatile semiconductor memory |
KR102211709B1 (ko) | 2014-05-19 | 2021-02-02 | 삼성전자주식회사 | 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 |
KR102251809B1 (ko) | 2014-05-28 | 2021-05-13 | 삼성전자주식회사 | 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법 |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
KR102530789B1 (ko) * | 2018-07-11 | 2023-05-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20200121108A (ko) * | 2019-04-15 | 2020-10-23 | 에스케이하이닉스 주식회사 | 간섭 보상을 위한 메모리 시스템 및 메모리 시스템의 동작 방법 |
US11586385B1 (en) | 2020-05-06 | 2023-02-21 | Radian Memory Systems, Inc. | Techniques for managing writes in nonvolatile memory |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142800A (ja) | 1989-10-27 | 1991-06-18 | Nec Corp | 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ |
US5737748A (en) * | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
JPH11149786A (ja) * | 1997-11-18 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ |
US6317842B1 (en) * | 1999-02-16 | 2001-11-13 | Qlogic Corporation | Method and circuit for receiving dual edge clocked data |
US6467044B1 (en) | 1999-10-20 | 2002-10-15 | International Business Machines Corporation | On-board clock-control templates for testing integrated circuits |
JP2002007200A (ja) * | 2000-06-16 | 2002-01-11 | Nec Corp | メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 |
JP2002093175A (ja) * | 2000-09-08 | 2002-03-29 | Toshiba Microelectronics Corp | 半導体メモリ装置 |
JP4398962B2 (ja) * | 2001-02-20 | 2010-01-13 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
JP2002251886A (ja) * | 2001-02-22 | 2002-09-06 | Seiko Instruments Inc | シリアル入出力メモリ |
JP2002334588A (ja) * | 2001-05-11 | 2002-11-22 | Seiko Epson Corp | 不揮発性半導体記憶装置のプログラム方法 |
US6625081B2 (en) | 2001-08-13 | 2003-09-23 | Micron Technology, Inc. | Synchronous flash memory with virtual segment architecture |
JP4005000B2 (ja) * | 2003-07-04 | 2007-11-07 | 株式会社東芝 | 半導体記憶装置及びデータ書き込み方法。 |
US7752380B2 (en) * | 2003-07-31 | 2010-07-06 | Sandisk Il Ltd | SDRAM memory device with an embedded NAND flash controller |
EP1735794B1 (en) * | 2004-03-31 | 2011-04-27 | Micron Technology, Inc. | Reconstruction of signal timing in integrated circuits |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
TWI446356B (zh) * | 2005-09-30 | 2014-07-21 | Mosaid Technologies Inc | 具有輸出控制之記憶體及其系統 |
WO2007058846A1 (en) * | 2005-11-10 | 2007-05-24 | Sandisk Corporation | Reverse coupling effect with timing information |
JP2007157234A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メモリシステム |
KR100673026B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
JP4157562B2 (ja) | 2006-01-31 | 2008-10-01 | 株式会社東芝 | 半導体集積回路装置 |
JP4157563B2 (ja) * | 2006-01-31 | 2008-10-01 | 株式会社東芝 | 半導体集積回路装置 |
US7400532B2 (en) | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
JP2007226853A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | マルチチップパッケージ |
EP2011122A2 (en) * | 2006-04-24 | 2009-01-07 | SanDisk Corporation | High-performance flash memory data transfer |
WO2007132456A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
JP5095131B2 (ja) | 2006-05-31 | 2012-12-12 | 株式会社東芝 | 半導体記憶装置 |
JP4976764B2 (ja) * | 2006-07-05 | 2012-07-18 | 株式会社東芝 | 半導体記憶装置 |
US7894269B2 (en) | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
WO2008011440A2 (en) * | 2006-07-20 | 2008-01-24 | Sandisk Corporation | Floating gate memory with compensating for coupling during programming |
KR101266594B1 (ko) * | 2006-08-05 | 2013-05-22 | 벤호프 게엠베하 엘엘씨 | 솔리드 스테이트 스토리지 소자 및 방법 |
JP4784466B2 (ja) * | 2006-10-04 | 2011-10-05 | 三菱電機株式会社 | 映像情報再生方法 |
US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
-
2009
- 2009-06-30 JP JP2011516837A patent/JP5562329B2/ja not_active Expired - Fee Related
- 2009-06-30 EP EP09774393.4A patent/EP2308054B1/en not_active Not-in-force
- 2009-06-30 KR KR1020117002516A patent/KR101618677B1/ko active IP Right Grant
- 2009-06-30 US US13/001,300 patent/US8677056B2/en active Active
- 2009-06-30 CN CN200980132504.6A patent/CN102132349B/zh not_active Expired - Fee Related
- 2009-06-30 WO PCT/US2009/049328 patent/WO2010002943A1/en active Application Filing
- 2009-07-01 TW TW98122265A patent/TWI470641B/zh not_active IP Right Cessation
-
2010
- 2010-12-30 IL IL210395A patent/IL210395A0/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011528154A5 (ja) | ||
US10283205B2 (en) | Preemptive idle time read scans | |
WO2010090697A3 (en) | Solid state memory formatting | |
US8473811B2 (en) | Multi-chip memory system and related data transfer method | |
CN109313617A (zh) | 负载减少的非易失性存储器接口 | |
WO2007134247A3 (en) | Dynamic cell bit resolution | |
CN105723351A (zh) | 对存储器控制器进行读训练 | |
WO2010091094A3 (en) | Stacked-die memory systems and methods for training stacked-die memory systems | |
JP2012504820A5 (ja) | ||
JP2012113809A5 (ja) | フラッシュメモリ装置のメモリセルを読み出す方法 | |
WO2010016869A3 (en) | Phase change memory structures and methods | |
WO2008042207A3 (en) | Methods and apparatus for interfacing between a host processor and a coprocessor | |
WO2007134319A3 (en) | Multi-chip package for a flash memory | |
JP2012504842A5 (ja) | ||
EP2565772A4 (en) | STORAGE ASSEMBLY, STORAGE SYSTEM, AND METHOD OF ACCESSING DATA | |
US20160274821A1 (en) | Host device, computing system including the same and a plurality of devices, interface link layer configuration method thereof | |
WO2010115726A3 (en) | Analyzing monitor data information from memory devices having finite endurance and/or retention | |
TWI467574B (zh) | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 | |
TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
US11200932B2 (en) | Non-volatile memory device, controller and memory system | |
TW200741710A (en) | Data writing method | |
TW200802402A (en) | Non-volatile memory device and methods using the same | |
WO2009092152A8 (en) | Nand flash memory access with relaxed timing constraints | |
JP2015525398A5 (ja) | ||
TW200643724A (en) | System for improving bandwidth among a plurality of memory controllers and method thereof |