JP2012105288A5 - - Google Patents

Claims (36)

1. 第１のサンプリングレートで第１のビット数を有するスケーリングされた大きさの信号を受信し、前記第１のサンプリングレートより大きな第２のサンプリングレートで前記第１のビット数未満の第２のビット数を有するエンベロープ信号を発生するように構成された第１の回路ブロックと、
   位相変調を発生するように構成された第２の回路ブロックと、ここにおいて、前記第２の回路ブロックは、受信された所望のＲＦチャネルの周波数に基づいて、受信されたフィードバック信号を周波数に分割して分割された信号を生成し、前記分割された信号の位相を、前記位相変調された信号を生成するための受信された基準信号の位相にロックするようにさらに構成される、
   前記エンベロープ信号と、前記位相変調された信号に基づいてデジタルに変調された信号を発生するように構成された第３の回路ブロックと、
   前記デジタル的に変調された信号を増幅し出力信号を発生するように構成された第４の回路ブロックと、
   を具備する装置。
2. 前記第３の回路ブロックは、複数の利得状態を有する増幅器を備え、前記増幅器は、前記エンベロープ信号および前記位相変調された信号を受信して、前記ディジタル変調された信号を生成するように構成されている請求項１に記載の装置。
3. 前記増幅器は、前記位相変調された信号を、前記エンベロープ信号によって決定される異なる利得で増幅して、前記ディジタル変調された信号を生成するように構成されている請求項２に記載の装置。
4. 前記第３の回路ブロックは、前記エンベロープ信号および前記位相変調された信号を受信して、前記ディジタル変調された信号を生成するように構成された少なくとも１つの排他的論理和（ＸＯＲ）ゲートを備える請求項１に記載の装置。
5. 前記第４の回路ブロックは、少なくとも１つの増幅段を有するＤ級増幅器を備える請求項１に記載の装置。
6. 各増幅段は、１対のトランジスタを備え、各トランジスタは、前記ディジタル変調された信号に基づいてオンおよびオフに切り換わる請求項５に記載の装置。
7. 各増幅段は、１対の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、各ＭＯＳＦＥＴは、前記ディジタル変調された信号に基づいてオンおよびオフに切り換わる請求項５に記載の装置。
8. 前記Ｄ級増幅器への供給電圧を生成するように構成された電圧レギュレータ
   をさらに備える請求項５に記載の装置。
9. 前記第１の回路ブロックは、デルタ−シグマ（ΣΔ）変調器を備える請求項１に記載の装置。
10. 前記ΣΔ変調器は、送信周波数と受信周波数との差に対応する周波数に位置する少なくとも１つのゼロをもつ雑音伝達関数を有する請求項９に記載の装置。
11. 前記ΣΔ変調器は、プログラム可能な雑音伝達関数を有する請求項９に記載の装置。
12. 前記第１の回路ブロックは、送信周波数と受信周波数との差に対応する周波数に位置する少なくとも１つのゼロをもつ伝達関数を有するディジタルフィルタを備える請求項１に記載の装置。
13. 前記第２の回路ブロックは、電圧制御発振器（ＶＣＯ）を位相変調して位相変調ＰＬＬにより変化される位相を有するＶＣＯ信号を得るように構成された位相変調位相ロックループ（ＰＬＬ）を具備する、請求項１の装置。
14. 前記第２の回路ブロックは、
    前記ＶＣＯ信号を増幅して、前記位相変調された信号を提供するように構成された飽和バッファ
    をさらに備える請求項１３に記載の装置。
15. 前記位相変調ＰＬＬは、
    前記ＶＣＯ信号の周波数を分周して、分周されたＶＣＯ信号を提供するように構成されたマルチモジュラスディバイダ
    を備える請求項１３に記載の装置。
16. 前記位相変調ＰＬＬは、
    変調信号を受信して、前記マルチモジュラスディバイダの制御信号を提供するように構成されたデルタ−シグマ(ΣΔ)変調器
    をさらに備える請求項１３に記載の装置。
17. 前記位相変調ＰＬＬは、
    無線周波数（ＲＦ）チャネルの少なくとも１つの値を、前記ΣΔ変調器からの出力と加算して、前記マルチモジュラスディバイダの制御信号を生成するように構成された少なくとも１つの加算器
    をさらに備える請求項１６に記載の装置。
18. 前記位相変調ＰＬＬは、
    前記分周されたＶＣＯ信号の位相をリファレンス信号の位相と比較して、複数ビットの分解能を有する検波器出力信号を提供するように構成された位相検波器
    をさらに備える請求項１５に記載の装置。
19. 前記位相変調ＰＬＬは、
    前記検波器出力信号をフィルタリングして、ループフィルタ出力信号を提供するように構成されたループフィルタと、
    前記ループフィルタ出力信号に基づいて前記ＶＣＯの制御信号を生成するように構成されたデルタ−シグマ ディジタル−アナログ変換器(ΣΔＤＡＣ)と
    をさらに備える請求項１８に記載の装置。
20. 前記位相変調ＰＬＬは、
    前記ループフィルタ出力信号を補間して、補間された信号を生成するように構成された補間器をさらに備え、前記ΣΔＤＡＣは、前記補間された信号に基づいて前記ＶＣＯの前記制御信号を生成するように構成されている
    請求項１９に記載の装置。
21. 同相信号および直交信号を受信し、デカルト座標から極座標への変換を行い、振幅信号および位相信号を生成するように構成された第５の回路ブロックをさらに備える装置であって、前記第１の回路ブロックは、前記振幅信号に基づいて前記エンベロープ信号を生成するように構成され、前記第２の回路ブロックは、前記位相信号に基づいて前記位相変調された信号を生成するように構成されている請求項１に記載の装置。
22. 前記第５の回路ブロックは、前記同相信号および前記直交信号に基づいて前記振幅信号および前記位相信号を生成するように構成された座標回転ディジタルコンピュータ(ＣＯＲＤＩＣ)プロセッサを備える請求項２１に記載の装置。
23. 前記第５の回路ブロックは、ルックアップテーブルを備える請求項２１に記載の装置。
24. 同相データサンプルおよび直交データサンプルのアップサンプリングを行い、前記同相信号および前記直交信号を提供するように構成された補間器
    をさらに備える請求項２１に記載の装置。
25. 集積回路のプロセス変動、温度変化、またはこれらの組み合わせに対応するように前記ＶＣＯの周波数を較正するのに使用される制御を生成するように構成されたＶＣＯ較正ユニット
    をさらに備える請求項１３に記載の装置。
26. 前記出力信号は、符号分割多元接続（ＣＤＭＡ）システムに対する無線周波数（ＲＦ）の変調された信号である請求項１に記載の装置。
27. 前記出力信号は、グローバル システム フォー モバイル コミュニケーションズ（ＧＳＭ（登録商標））システムに対する無線周波数（ＲＦ）の変調された信号である請求項１に記載の装置。
28. 第１のサンプリングレートで第１のビット数を有するスケーリングされた大きさの信号を受信し、前記第１のサンプリングレートより大きな第２のサンプリングレートで前記第１のビット数未満の第２のビット数を有するエンベロープ信号を発生するように構成された第１の回路ブロックと、
    位相変調を発生するように構成された第２の回路ブロックと、ここにおいて、前記第２の回路ブロックは、受信された所望のＲＦチャネルの周波数に基づいて、受信されたフィードバック信号を周波数に分割して分割された信号を生成し、前記分割された信号の位相を、前記位相変調された信号を生成するための受信された基準信号の位相にロックするようにさらに構成される、
    前記エンベロープ信号と、前記位相変調された信号に基づいてデジタルに変調された信号を発生するように構成された第３の回路ブロックと、
    前記デジタル的に変調された信号を増幅し出力信号を発生するように構成された第４の回路ブロックと、
    を備える集積回路。
29. 前記第３の回路ブロックは、前記エンベロープ信号および前記位相変調された信号を受信して、前記ディジタル変調された信号を生成するように構成された少なくとも１つの排他的論理和（ＸＯＲ）ゲートを備える請求項２８に記載の集積回路。
30. 前記第４の回路ブロックは、少なくとも１つの増幅段を有するＤ級増幅器を備える請求項２８に記載の集積回路。
31. 同相信号および直交信号を受信し、デカルト座標から極座標への変換を行い、振幅信号および位相信号を生成するように構成された第５の回路ブロックをさらに備える装置であって、前記第１の回路ブロックは、前記振幅信号に基づいて前記エンベロープ信号を生成するように構成され、前記第２の回路ブロックは、前記位相信号に基づいて前記位相変調された信号を生成するように構成されている
    請求項２８に記載の集積回路。
32. 第１のサンプリングレートで第１のビット数を有するスケーリングされた大きさの信号を受信し、前記第１のサンプリングレートより大きな第２のサンプリングレートで前記第１のビット数未満の第２のビット数を有するエンベロープ信号を発生する手段と、
    位相変調された信号を発生する手段と、ここにおいて、前記位相変調された信号を発生する手段は、受信された所望のＲＦチャネルの周波数に基づいて、受信されたフィードバック信号を周波数に分割して分割された信号を生成し、前記分割された信号の位相を、前記位相変調された信号を生成するための受信された基準信号の位相にロックする、
    前記エンベロープ信号と、前記位相変調された信号に基づいてデジタルに変調された信号を発生する手段と、
    前記デジタルに変調された信号を増幅し出力信号を発生する手段と、
    を備える装置。
33. 同相信号および直交信号に基づいて、振幅信号および位相信号を生成する手段
    をさらに備える請求項３２に記載の装置。
34. 同相信号および直交信号を受信し、デカルト座標から極座標への変換を行い、振幅信号および位相信号を生成するように構成された第１の回路ブロックと、
    デルタ−シグマ(ΣΔ)変調器を備え、第１のサンプリングレートで第１のビット数を有するスケーリングされた大きさの信号を受信し、前記スケーリングされた大きさの信号に基づいてエンベロープ信号を発生するように構成された第２の回路ブロックと、ここにおいて、前記エンベロープ信号は前記第１のサンプリングレートより大きい第２のサンプリングレートで前記第１のビット数未満の第２のビット数を有する、
    位相変調位相同期ループ（ＰＬＬ）を備え、前記位相信号に基づいて、位相変調された信号を生成するように構成された第３の回路ブロックと、ここにおいて、前記第３の回路ブロックは、受信された所望のＲＦチャネルの周波数に基づいて、受信されたフィードバック信号を周波数に分割して分割された信号を生成し、前記分割された信号の位相を、前記位相変調された信号を生成するための受信された基準信号の位相にロックするようにさらに構成される、
    前記エンベロープ信号および前記位相変調された信号に基づいて、ディジタルに変調された信号を生成するように構成された第４の回路ブロックと、
    Ｄ級増幅器を備え、前記ディジタルに変調された信号を増幅して、出力信号を生成するように構成された第５の回路ブロックと
    を備える装置。
35. 前記第４の回路ブロックは、前記エンベロープ信号および前記位相変調された信号を受信して、前記ディジタル変調された信号を生成するように構成された少なくとも１つの排他的論理和（ＸＯＲ）ゲートを備える請求項３４に記載の装置。
36. 前記第５の回路ブロックは、少なくとも１つの増幅段を有するＤ級増幅器を備え、各増幅段は、１対の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、各ＭＯＳＦＥＴは、前記ディジタル変調された信号に基づいてオンおよびオフに切り換わる請求項３４に記載の装置。