JP4790652B2 - デジタル制御型送信機およびその制御方法 - Google Patents

デジタル制御型送信機およびその制御方法 Download PDF

Info

Publication number
JP4790652B2
JP4790652B2 JP2007087274A JP2007087274A JP4790652B2 JP 4790652 B2 JP4790652 B2 JP 4790652B2 JP 2007087274 A JP2007087274 A JP 2007087274A JP 2007087274 A JP2007087274 A JP 2007087274A JP 4790652 B2 JP4790652 B2 JP 4790652B2
Authority
JP
Japan
Prior art keywords
signal
digitally controlled
digital control
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007087274A
Other languages
English (en)
Other versions
JP2008252182A (ja
Inventor
和清 常信
俊秀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007087274A priority Critical patent/JP4790652B2/ja
Publication of JP2008252182A publication Critical patent/JP2008252182A/ja
Application granted granted Critical
Publication of JP4790652B2 publication Critical patent/JP4790652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、デジタル制御型送信機およびその制御方法に関し、特に、デジタルワイヤレス通信向けの高出力増幅器を有するデジタル制御型送信機およびその制御方法に関する。
近年、デジタルワイヤレス通信は、伝送容量や周波数利用効率を上げるためにQPSK(Quadrature Phase Shift Keying)や16QAM(Quadrature Amplitude Modulation)などのデジタル変調方式が採用され、送信信号の振幅と位相が大きく変動するようになっている。
送信用の高出力増幅器としては、このような変動の大きな信号に対しても歪みが生じないように、平均送信電力に比べて4〜10倍程度大きな電力を出力することが可能なものが使われている。
図1は一般的な増幅器における入力電力に対する出力電力および効率の関係を示す図である。図1において、曲線L1は入力電力Pin[dBm]に対する出力電力Pout[dBm]の関係を示し、また、曲線L2は入力電力Pin[dBm]に対する効率[%]の関係を示している。
図1に示されるように、一般的な増幅器の特性として、出力電力Poutが最大になる動作点で増幅器の効率ηaddも最大になり、出力電力Poutの低い動作点(図1中の左側)では効率が下がる。
すなわち、従来のデジタルワイヤレス通信用送信機では、大出力の増幅器を平均出力電力の低い領域(図1中の左側)で使う場合には効率が低くなってしまう。
従来、効率を改善する手法の1つとして、信号の包絡線振幅と位相を別々に増幅する方式(EER:Envelope Elimination and Restoration方式)が提案されている。
図2は従来のデジタル制御型送信機の一例としてのEER方式を説明するための図である。ここで、図2(a)はアナログ回路100による構成を示し、また、図2(b)はデジタル回路200による構成を示している。
まず、図2(a)に示されるように、EER方式を適用した増幅器(送信機)のアナログ回路100では、ダイード101により入力されたアナログ信号(送信信号)の包絡線振幅(エンベロープ成分)が抽出されてバイアス用低周波アンプ102に供給される。
高周波アンプ104は、変調された高周波信号(例えば、2GHzの信号)を増幅して出力するものであり、リミッタ回路103を介して供給されるアナログ信号の位相成分を、バイアス用低周波アンプ102の出力(例えば、4MHzの低周波信号)によりバイアス制御して増幅する。すなわち、バイアス用低周波アンプ102の出力が高周波アンプ104のバイアスを制御するようになっている。
また、図2(b)に示されるように、EER方式を適用した増幅器(送信機)のデジタル回路200では、入力されたデジタル信号(送信信号)が信号処理回路201により振幅変動が取り除かれて一定振幅で位相が変化する信号(位相成分の信号)と、振幅情報を有する信号(エンベロープ成分の信号)とに分けられる。
位相成分の信号は、乗算器204により発振器(例えば、電圧制御発振器(VCO))203からの信号と乗算されて高周波アンプ205へ入力される。また、エンベロープ成分の信号は、バイアス用低周波アンプ202に供給され、高周波アンプ205のバイアス(FETの場合はドレイン電圧)をバイアス(変調)し、これにより、出力端(ANT)で再び振幅変調成分を有する信号を再生するようになっている。
ここで、高周波アンプ104,205は、例えば、ドレイン電圧(バイアス電圧)に応じた電力で常に飽和動作するため、高周波アンプは常に高い効率で動作することになる。さらに、系全体の効率を向上させるためには、エンベロープ成分を増幅してドレイン電圧を変化させるバイアス用低周波アンプ102,202の効率を極力100%に近づけるようになっている。
このEER方式の特長は、高周波アンプ104,205の電源電圧(バイアス用低周波アンプ102,202の出力)を変えることにより信号振幅を変調することであり、電源電圧に応じて最大出力電力も変動し、電力増幅器は常に効率の高い状態で動作させることができる。しかしながら、このEER方式のデジタルワイヤレス通信用送信機は、電源電圧を変えるための電圧変換回路で電力損失が生じ、増幅器全体の効率が必ずしも改善しないといった課題を有している。
ところで、従来、増幅器の負荷整合網へ多重化入力を供給する回路として、一次波形から振幅情報および位相情報を受信し、その振幅情報を用いて能動スイッチング装置を選択すると共に、その位相情報を用いて制御装置を制御して、負荷整合網への入力とする二次波形を生成し、振幅変調された波形を高効率で増幅して増幅器の入力において位相および振幅変調のすべてまたは一部を利用するようにしたものが提案されている(例えば、特許文献1参照)。
また、従来、それまでの電圧制御発振器(VCO),位相/周波数検出器およびチャージポンプの組合せに基づく高周波シンセサイザアーキテクチャに対して、130nmのCMOSプロセスのBluetooth(登録商標)無線用のデジタル送信周波数シンセサイザおよび離散的時間レシーバとして、変調精度を確保するために内蔵型自動補償を有する全デジタルPLLの広帯域変調の送信アーキテクチャと、高周波信号が直接サンプリングされ、アナログおよびデジタルの信号処理技術を使って処理されるレシーバの離散的時間アーキテクチャを適用するものも提案されている(例えば、非特許文献1参照)。
さらに、従来、携帯電話用の全デジタルPLLと携帯電話用基地局の送信機として、広帯域の直接的な周波数変調の全てにデジタルPLL機能を利用し、振幅変調を、瞬間的な振幅に従って実行中のNMOSトランジスタスイッチの数を管理することによって行うものも提案されている(例えば、非特許文献2参照)。
特表2004−517541 R. B. Staszewski, et al., "All-Digital TX Frequency Synthesizer and Discrete-Time Receiver for Bluetooth(登録商標) Radio in 130-nm CMOS", IEEE J. Solid-State Circuits, vol. 39, No. 12, pp.2278-2291, December, 2004 R. B. Staszewski, et al., "All-Digital PLL and Transmitter for Mobile Phones", IEEE J. Solid-State Circuits, vol. 40, No. 12, pp.2469-2482, December, 2005
まず、従来のデジタルワイヤレス通信向けの従来のアナログ制御方式の増幅器では効率が低かった。
また、前述したように、QPSKや16QAMなどのデジタル変調方式では、送信信号の振幅と位相が大きく変動するため、効率を改善する手法の1つとして、従来、信号の包絡線振幅(エンベロープ成分)と位相成分を別々に増幅するEER方式が提案されているが、例えば、電源電圧を変えるための電圧変換回路で電力損失が生じ、増幅器全体の効率が必ずしも改善しないといった課題もあった。
図3は従来のデジタル制御型送信機の一例を示すブロック図であり、前述した非特許文献1の図10および非特許文献2の図8に示されたDPA(Digitally Controlled RF Power Amplifier)の構成を示すものである。図3において、参照符号301は高周波増幅回路を示し、また、302はマッチング回路(マッチングネットワーク)を示している。
図3に示されるように、非特許文献1および2に示された従来のデジタル制御型送信機は、高周波増幅回路301およびマッチング回路302を備え、高周波増幅回路301は、入力信号(送信データ)およびデジタル制御ビットが入力される複数の(k個の)ANDゲート31−1〜31−k、並びに、それぞれ対応するANDゲート31−1〜31−kの出力がゲートに供給された複数の(k個の)トランジスタスイッチ32−1〜32−kを備えている。
そして、デジタル制御型送信機は、ANDゲート31−1〜31−kの出力(デジタル制御ビット)に応じて制御されるトランジスタスイッチ32−1〜32−kにより、デジタル的に振幅(電力)を制御するE級高周波電力増幅器(near-class-E RF power amplifier)として構成されている。
すなわち、非特許文献1および2に示された従来のデジタル制御型送信機は、それまでのE級高周波電力増幅器における1つのトランジスタスイッチを、複数のトランジスタスイッチ32−1〜32−kに置き換え、これら複数のトランジスタスイッチ32−1〜32−kのゲートに入力する信号をデジタル制御ビットで制御することにより高周波信号の振幅を制御している。この構成は、疑似差動(pseudo-differential)と呼ばれ、上記E級高周波電力増幅器は、例えば、Bluetooth(登録商標)用の送受信機のような無線システムの電力制御に適用されている。
上述した非特許文献1に示された従来のデジタル制御型送信機においては、複数のトランジスタスイッチ32−1〜32−kのゲートに入力する信号をデジタル制御ビットで制御することにより高周波信号の振幅を制御するようになっているが、ANDゲート31−1〜31−kは高周波信号の数倍の周波数まで論理動作する必要があり、デジタル信号に付随する雑音の抑制やインピーダンス整合の難しさの点で改善の余地があった。
さらに、上記従来のデジタル制御型送信機においては、単に、トランジスタスイッチ32−1〜32−kを制御するのみであり、例えば、デジタル制御型送信機が設けられた半導体チップの製造ばらつき、或いは、実際に使用される環境の温度条件等に対する配慮は全くなされていなかった。
本発明は、上述した従来技術が有する課題に鑑み、線型性がよく、幅広い信号振幅レベルに対して十分な効率を有するデジタル制御型送信機およびその制御方法の提供を目的とする。
本発明の第1の形態によれば、送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力する信号処理回路と、実質的に前記位相成分の信号を受け取る複数の増幅ユニットを備え、該増幅ユニットの動作数が前記デジタル制御信号に従って制御されるデジタル制御型増幅器と、を備え、前記信号処理回路は、前記複数の増幅ユニットのどの位置の増幅ユニットをオンさせるかを、使用する周波数および環境温度に対応させて制御することを特徴とするデジタル制御型送信機が提供される。
本発明の第2の形態によれば、送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力し、実質的に前記位相成分の信号を受け取る複数の増幅ユニットの動作数を、前記デジタル制御信号に従って制御すると共に、前記複数の増幅ユニットのどの位置の増幅ユニットをオンさせるかを、使用する周波数および環境温度に対応させて制御することを特徴とするデジタル制御型送信機の制御方法が提供される。
本発明によれば、線型性がよく、幅広い信号振幅レベルに対して十分な効率を有するデジタル制御型送信機およびその制御方法を提供することができる。
以下、本発明に係るデジタル制御型送信機およびその制御方法の実施例を、添付図面を参照して詳述する。
図4は本発明に係るデジタル制御型送信機の一実施例を示すブロック図である。図4において、参照符号1は信号処理回路,2は出力信号モニタおよび補償回路,3は位相変調回路,そして,4はデジタル制御型増幅器を示している。なお、位相変調回路3は、デジタル制御発振器(DCO:Digitally Controlled Oscillator)として構成することもできる。
図4に示されるように、本実施例のデジタル制御型送信機は、信号処理回路1,出力信号モニタおよび補償回路2,位相変調回路3およびデジタル制御型増幅器4を備えて構成される。信号処理回路1は、ルックアップテーブル10を有し、このルックアップテーブル10に従ってデジタル制御型増幅器4における各増幅ユニット(AU11〜AUmn:出力トランジスタ)の動作を制御する。なお、ルックアップテーブル10としては、書き換えが可能な不揮発性メモリであるフラッシュEEPROM等を使用することができる。
信号処理回路1において、入力された送信信号(デジタル信号)は、ロジック回路で処理され、送信信号の包絡線振幅データに基づいてデジタル制御型増幅器4における複数の増幅ユニット(AU11〜AUmn)の動作を制御するデジタル制御信号CSと、振幅変動が取り除かれて一定振幅で位相が変化する位相成分PSの信号とに分けられる。
位相成分の信号PSは、位相変調回路3を介してデジタル制御型増幅器4に入力されると共に、出力信号モニタおよび補償回路2に入力される。位相変調回路3は、入力された位相成分の信号PSから位相変調されたキャリア信号を生成してデジタル制御型増幅器4および出力信号モニタおよび補償回路2に供給する。
後述するように、デジタル制御型増幅器4は、位相変調回路3の出力を受け取り、信号処理回路1からのデジタル制御信号CSにより動作が制御される複数の増幅ユニット(AU11〜AUmn)を備えている。ここで、デジタル制御信号CSは、例えば、10ビットの信号であり、これにより、デジタル制御型増幅器4に設けられた1024個の増幅ユニットの動作制御を行うようになっている。
ここで、デジタル制御型増幅器4に設ける増幅ユニットの数としては、例えば、前述したQPSKや16QAMなどのデジタル信号に対応できるよう6ビット以上とするのが好ましい。
出力信号モニタおよび補償回路2は、送信用アナログ信号の一部(X)を取り出し、さらに送信デジタルデータに復元して信号処理回路1にフィードバックする。すなわち、例えば、デジタル制御型送信機が形成された半導体チップの製造後で該半導体チップの出荷前,或いは,その半導体チップが適用された製品の出荷前に、若しくは、その半導体チップが適用された製品の使用環境において、キャリブレーションを実施し、補償信号(デジタル信号)FSをフィードバックして、増幅ユニットの特性ばらつきを補償するようにルックアップテーブル10の書き換えを行う。
図5は図4のデジタル制御型送信機におけるデジタル制御型増幅器の一例を示す回路図である。
図5に示されるように、デジタル制御型増幅器4は、並列に接続された複数の増幅ユニットAU11〜AUmnを備え、包絡線振幅データ(エンベロープ成分)に基づいてその増幅ユニットAU11〜AUmnの動作数を制御して所望の送信信号を生成するようになっている。なお、複数の増幅ユニットAU11〜AUmnは、回路的には並列に接続されているが、実際の半導体チップ上では、m×nのマトリクス状に配置されている。
図5に示されるように、個々の増幅ユニットAU(例えば、AU11)は、高周波出力ラインと低電位電源線との間に直列に設けられたnチャネル型MOSトランジスタ41,42、負荷43,44、および、キャパシタ45を備えて構成され、信号処理回路1からのデジタル制御信号CSが負荷43および44を介してトランジスタ41のゲートに供給されるようになっている。
高周波入力信号(位相変調回路3の出力信号)は、トランジスタ42のゲートに供給され、デジタル制御信号CSに応じて増幅ユニットAUの動作を制御するようになっている。具体的に、例えば、デジタル制御信号CSが高レベル『H』となる増幅ユニットAUではトランジスタ41がオンしてトランジスタ42が高周波入力信号を増幅して出力し、逆に、デジタル制御信号CSが低レベル『L』となる増幅ユニットAUではトランジスタ41がオフしてトランジスタ42による増幅動作は行われないことになる。
ここで、本実施例の増幅ユニットAUは、デジタル制御信号CSが供給される経路(トランジスタ)と高周波入力信号が供給される経路(トランジスタ)が分離されているため、オン/オフ時に入力インピーダンスが変動しないという利点がある。
なお、トランジスタ41,42はnチャネル型MOSトランジスタに限定されるものではなく、GaAsやGaN等の化合物半導体トランジスタ等の様々なものが使用可能である。
このように、本実施例によれば、デジタル制御型増幅器4では、個々の増幅ユニット(AU11〜AUmn)は常に最大の効率で動作させ、その動作させる増幅ユニットの数をデジタル制御信号CSによって制御するため、常に高い効率で使用することができる。さらに、電圧変換回路を必要としないため、従来のEER方式にものに比してデジタル制御型増幅器全体としての効率を大幅に改善することができる。
図6は本発明に係るデジタル制御型送信機の一実施例におけるルックアップテーブル、並びに、出力信号モニタおよび補償回路の一例を示す図である。
図6に示されるように、信号処理回路1におけるルックアップテーブル10は、出力電力の条件(例えば、Pout=0dBm,1dBm,…,30dBm)と共に、周波数条件(例えば、f1=2.11GHz,2.12GHz,…,2.17GHz)および温度条件(例えば、T=250K,300K,350K)に対応した情報を有しており、例えば、マトリクス状に配置された1024個の増幅ユニットAU11〜AUmnのどの位置の増幅ユニットをオンさせるかを使用する周波数f1および環境温度Tに対応させて制御するようになっている。
なお、使用する環境温度に関しては、例えば、本デジタル制御型送信機が設けられた半導体集積回路(LSI)が適用される製品(例えば、携帯電話、或いは、携帯電話用基地局)に温度センサを設け、その温度センサからの情報に従って対応するルックアップテーブル10におけるデータを使用する。また、使用する(オンする)増幅ユニットとしては、例えば、放熱効果を考慮してマトリクス状に設けられた増幅ユニットAU11〜AUmnの外側から使用するのが好ましく、さらに、例えば、マトリクス状の増幅ユニットAU11〜AUmn全体に対して右側に放熱装置が設けられている場合(或いは、空冷ファンにより右側の放熱効果が高い場合)には、右側の増幅ユニットから使用するのが好ましく、これらの情報がルックアップテーブル10に格納される。
さらに、出力信号モニタおよび補償回路2は、ダイオード21,アナログ・デジタルコンバータ(ADC)22、および、デジタル信号処理装置(DSP)23を備える。ダイオード21は、例えば、方向性結合器5を介して取り出した送信用アナログ信号(位相および振幅変調済の高周波出力信号)の一部(X)を検波し、また、ADC22はその検波出力をデジタル信号に変換する。
そして、DSP23は、キャリブレーション時に、ADC22の出力および位相変調回路3の出力により処理を行ってルックアップテーブル10に対して修正したデータを書き込み、増幅ユニットの特性ばらつきを補償するようになっている。
すなわち、出力信号モニタおよび補償回路2は、例えば、本デジタル制御型送信機が設けられた半導体集積回路(LSI)の製造ばらつきによる出力特性のばらつき、或いは、本デジタル制御型送信機が設けられたLSIが使用される環境による出力特性の変化(例えば、温度による出力特性の変化)をモニタして、所望の出力となるようにフィードバック制御するものである。
具体的に、出力信号モニタおよび補償回路2は、キャリブレーション時に、例えば、デジタル制御型送信機が設けられたLSIが高温の環境で使用される場合には、出力電力は低温で使用される時よりも低くなるため、より多くの増幅ユニットを動作させて(オンして)出力電力を所望のレベルになるように、ルックアップテーブル10のデータを書き換える。
すなわち、出力信号モニタおよび補償回路2のDSP23は、位相変調回路3を介して入力される送信データの情報と、出力(アンテナ)側から入力される信号(X)とを比較し、実際の出力信号(X)が必要とされる信号レベルよりも小さければより多くの増幅ユニットをオンするように、逆に、実際の出力信号(X)が必要とされる信号レベルよりも大きければその必要以上に大きいレベルに対応した数の増幅ユニットをオフするように、信号処理回路1のルックアップテーブル10を書き換える。
なお、出力信号モニタおよび補償回路2によるキャリブレーションを実施するのは、例えば、デジタル制御型送信機が形成された半導体チップの製造後で該半導体チップの出荷前,或いは,その半導体チップが適用された製品の出荷前に、若しくは、その半導体チップが適用された製品の使用環境において行い、その結果、補償信号FSを信号処理回路1にフィードバックして、増幅ユニットの特性ばらつきを補償するようにルックアップテーブル10の書き換えを行う。
なお、出力信号モニタおよび補償回路2によるキャリブレーション処理として、例えば、デジタル制御型送信機が形成された半導体チップの製造後で該半導体チップの出荷前に行うキャリブレーション(出荷調整時)において、半導体の製造プロセスによるトランジスタの特性変動を吸収するために出力特性の温度および周波数依存データを測定してルックアップテーブル用のROMにデータを書き込み、さらに、その半導体チップが適用された製品の使用環境で行うキャリブレーション(実際の使用における調整時)において、上記ROMのデータをRAMに写し、出力特性をモニタしながらRAM上のルックアップテーブルのデータを書き換えて使用することも考えられる。
図7は図4のデジタル制御型送信機における増幅ユニットの他の構成例を示す回路図である。
図7と前述した図5との比較から明らかなように、本実施例の増幅ユニットAU(例えば、AU11)は、高周波出力ラインと低電位電源線との間に直列に設けられたnチャネル型MOSトランジスタ41,42、負荷43,44、および、キャパシタ45,46を備えて構成され、信号処理回路1からのデジタル制御信号CSが負荷43を介してトランジスタ42のゲートに供給されるようになっている。
高周波入力信号(位相変調回路3の出力信号)は、キャパシタ46を介してトランジスタ42のゲートに供給され、デジタル制御信号CSによる動作制御と高周波入力信号の増幅を1つのトランジスタ42で行うようになっている。なお、トランジスタ41は、そのゲートが負荷44およびキャパシタ45を介して、高周波信号に対して接地接続され、トランジスタ42の信号を増幅するようになっている。
なお、増幅ユニットAU(AU11〜AUmn)の構成は、図5および図7に示すものに限定されるものではなく、様々な構成とすることができ、また、使用するトランジスタとしても、MOSトランジスタおよび化合物半導体トランジスタを始めとして様々な素子を適用することができる。
(付記1)
送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力する信号処理回路と、
実質的に前記位相成分の信号を受け取る複数の増幅ユニットを備え、該増幅ユニットの動作数が前記デジタル制御信号に従って制御されるデジタル制御型増幅器と、を備えることを特徴とするデジタル制御型送信機。
(付記2)
付記1に記載のデジタル制御型送信機において、
前記信号処理回路は、ルックアップテーブルを備え、前記包絡線振幅データに基づいた高周波出力に応じて動作させる増幅ユニットを規定することを特徴とするデジタル制御型送信機。
(付記3)
付記2に記載のデジタル制御型送信機において、
前記ルックアップテーブルは、前記動作させる増幅ユニットの数と共に、該動作させる増幅ユニットの半導体チップ上の位置を規定するようになっていることを特徴とするデジタル制御型送信機。
(付記4)
付記3に記載のデジタル制御型送信機において、
前記動作させる増幅ユニットの前記半導体チップ上の位置は、当該半導体チップの放熱特性を考慮して規定されることを特徴とするデジタル制御型送信機。
(付記5)
付記3に記載のデジタル制御型送信機において、さらに、
キャリブレーション処理を行って前記ルックアップテーブルを書き換える出力信号モニタおよび補償回路を備えることを特徴とするデジタル制御型送信機。
(付記6)
付記5に記載のデジタル制御型送信機において、
前記出力信号モニタおよび補償回路は、前記半導体チップの製造後で該半導体チップの出荷前或いは該半導体チップが適用された製品の出荷前に実施し、当該半導体チップの製造ばらつきによる前記増幅ユニットの特性ばらつきを補償するように前記ルックアップテーブルを書き換えることを特徴とするデジタル制御型送信機。
(付記7)
付記5に記載のデジタル制御型送信機において、
前記出力信号モニタおよび補償回路は、前記半導体チップが適用された製品の使用環境で前記キャリブレーション処理を実施し、当該製品の使用環境による前記増幅ユニットの特性ばらつきを補償するようになっていることを特徴とするデジタル制御型送信機。
(付記8)
付記1〜7のいずれか1項に記載のデジタル制御型送信機において、
前記各増幅ユニットは、前記位相成分の信号をゲートに受け取る第1のトランジスタと、該第1のトランジスタに直列に接続され、前記デジタル制御信号の対応する信号により当該増幅ユニットの動作を制御する第2のトランジスタと、を備えることを特徴とするデジタル制御型送信機。
(付記9)
付記1〜7のいずれか1項に記載のデジタル制御型送信機において、
前記各増幅ユニットは、前記位相成分の信号をゲートに受け取ると共に、前記デジタル制御信号の対応する信号により当該増幅ユニットの動作を制御する第1のトランジスタと、該第1のトランジスタに直列に接続され、該第1のトランジスタに所定のバイアス電流を流す第2のトランジスタと、を備えることを特徴とするデジタル制御型送信機。
(付記10)
送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力し、
実質的に前記位相成分の信号を受け取る複数の増幅ユニットの動作数を、前記デジタル制御信号に従って制御することを特徴とするデジタル制御型送信機の制御方法。
(付記11)
付記10に記載のデジタル制御型送信機の制御方法において、
前記デジタル制御信号は、ルックアップテーブルに従って出力されることを特徴とするデジタル制御型送信機の制御方法。
(付記12)
付記11に記載のデジタル制御型送信機の制御方法において、
前記ルックアップテーブルは、前記動作させる増幅ユニットの数と共に、該動作させる増幅ユニットの半導体チップ上の位置を規定するようになっていることを特徴とするデジタル制御型送信機の制御方法。
(付記13)
付記12に記載のデジタル制御型送信機の制御方法において、
前記動作させる増幅ユニットの前記半導体チップ上の位置は、当該半導体チップの放熱特性や信号遅延特性を考慮して規定されることを特徴とするデジタル制御型送信機の制御方法。
(付記14)
付記12に記載のデジタル制御型送信機の制御方法において、
前記ルックアップテーブルは、キャリブレーション処理を行って書き換えられるようになっていることを特徴とするデジタル制御型送信機の制御方法。
(付記15)
付記14に記載のデジタル制御型送信機の制御方法において、
前記キャリブレーション処理は、前記半導体チップの製造後で該半導体チップの出荷前或いは該半導体チップが適用された製品の出荷前に実施され、当該半導体チップの製造ばらつきによる前記増幅ユニットの特性ばらつきを補償するようになっていることを特徴とするデジタル制御型送信機の制御方法。
(付記16)
付記14に記載のデジタル制御型送信機の制御方法において、
前記キャリブレーション処理は、前記半導体チップが適用された製品の使用環境で実施され、当該製品の使用環境による前記増幅ユニットの特性ばらつきを補償するようになっていることを特徴とするデジタル制御型送信機の制御方法。
本発明は、例えば、携帯電話の端末および基地局を始めとする様々なデジタルワイヤレス通信向けの増幅器を有するデジタル制御型送信機に対して幅広く適用することができる。
一般的な増幅器における入力電力に対する出力電力および効率の関係を示す図である。 従来のデジタル制御型送信機の一例としてのEER方式を説明するための図である。 従来のデジタル制御型送信機の一例を示すブロック図である。 本発明に係るデジタル制御型送信機の一実施例を示すブロック図である。 図4のデジタル制御型送信機における増幅ユニットの一構成例を示す回路図である。 本発明に係るデジタル制御型送信機の一実施例におけるルックアップテーブル、並びに、出力信号モニタおよび補償回路の一例を示す図である。 図4のデジタル制御型送信機における増幅ユニットの他の構成例を示す回路図である。
符号の説明
1,201 信号処理回路
2 出力信号モニタおよび補償回路
3 位相変調回路
4 デジタル制御型増幅器
5 方向性結合器
10 ルックアップテーブル
21,101 ダイオード
22 アナログ・デジタルコンバータ(ADC)
23 デジタル信号処理装置(DSP)
100 アナログ回路
102,202 バイアス用低周波アンプ
103 リミッタ回路
104,205 高周波アンプ
200 デジタル回路
203 発振器(VCO)
204 乗算器

Claims (5)

  1. 送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力する信号処理回路と、
    実質的に前記位相成分の信号を受け取る複数の増幅ユニットを備え、該増幅ユニットの動作数が前記デジタル制御信号に従って制御されるデジタル制御型増幅器と、を備え
    前記信号処理回路は、前記複数の増幅ユニットのどの位置の増幅ユニットをオンさせるかを、使用する周波数および環境温度に対応させて制御することを特徴とするデジタル制御型送信機。
  2. 請求項1に記載のデジタル制御型送信機において、
    前記信号処理回路は、ルックアップテーブルを備え、前記包絡線振幅データに基づいた高周波出力に応じて動作させる増幅ユニットを規定することを特徴とするデジタル制御型送信機。
  3. 請求項2に記載のデジタル制御型送信機において、
    前記ルックアップテーブルは、前記動作させる増幅ユニットの数と共に、該動作させる増幅ユニットの半導体チップ上の位置を規定するようになっていることを特徴とするデジタル制御型送信機。
  4. 請求項1〜3のいずれか1項に記載のデジタル制御型送信機において、
    前記各増幅ユニットは、前記位相成分の信号をゲートに受け取る第1のトランジスタと、該第1のトランジスタに直列に接続され、前記デジタル制御信号の対応する信号により当該増幅ユニットの動作を制御する第2のトランジスタと、を備えることを特徴とするデジタル制御型送信機。
  5. 送信信号を処理して位相成分の信号を出力すると共に、前記送信信号の包絡線振幅データに基づいてデジタル制御信号を出力し、
    実質的に前記位相成分の信号を受け取る複数の増幅ユニットの動作数を、前記デジタル制御信号に従って制御すると共に、
    前記複数の増幅ユニットのどの位置の増幅ユニットをオンさせるかを、使用する周波数および環境温度に対応させて制御することを特徴とするデジタル制御型送信機の制御方法。
JP2007087274A 2007-03-29 2007-03-29 デジタル制御型送信機およびその制御方法 Expired - Fee Related JP4790652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087274A JP4790652B2 (ja) 2007-03-29 2007-03-29 デジタル制御型送信機およびその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087274A JP4790652B2 (ja) 2007-03-29 2007-03-29 デジタル制御型送信機およびその制御方法

Publications (2)

Publication Number Publication Date
JP2008252182A JP2008252182A (ja) 2008-10-16
JP4790652B2 true JP4790652B2 (ja) 2011-10-12

Family

ID=39976671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087274A Expired - Fee Related JP4790652B2 (ja) 2007-03-29 2007-03-29 デジタル制御型送信機およびその制御方法

Country Status (1)

Country Link
JP (1) JP4790652B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258597B2 (ja) * 2009-01-27 2013-08-07 日本無線株式会社 高周波増幅回路
US8385854B2 (en) * 2009-05-21 2013-02-26 Qualcomm Incorporated Adaptive parametric power amplifier protection circuit
JP2011015077A (ja) 2009-06-30 2011-01-20 Toshiba Corp 信号増幅器
US8013771B2 (en) * 2010-01-15 2011-09-06 Panasonic Corporation Method and apparatus for bandpass digital-to-analog conversion
US8519791B1 (en) * 2012-03-09 2013-08-27 Texas Instruments Incorporated Free-fly class D power amplifier
JP6408195B2 (ja) * 2012-08-31 2018-10-17 株式会社メガチップス パワーアンプ
JP6438212B2 (ja) * 2014-05-12 2018-12-12 日本無線株式会社 電力増幅装置
KR102616755B1 (ko) * 2018-09-19 2023-12-20 인텔 코포레이션 에너지 효율적인 스펙트럼 필터링을 갖는 초고속 데이터 레이트의 디지털 밀리미터파 송신기
JP7366589B2 (ja) * 2019-05-28 2023-10-23 ルネサスエレクトロニクス株式会社 増幅装置及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715253A (ja) * 1993-06-25 1995-01-17 Nec Corp 振幅変調送信機
JPH10126159A (ja) * 1996-10-15 1998-05-15 Kokusai Electric Co Ltd ディジタル式振幅変調装置
JP3521750B2 (ja) * 1998-07-24 2004-04-19 株式会社村田製作所 半導体装置およびその半導体装置を用いた増幅装置
GB2359206B (en) * 2000-02-08 2004-06-23 Wireless Systems Int Ltd Amplifier arrangement
JP2006502683A (ja) * 2002-10-08 2006-01-19 エム/エイ−コム インコーポレイテッド 電磁波送信機システム、方法及び製品
JP4237589B2 (ja) * 2003-09-10 2009-03-11 株式会社エヌ・ティ・ティ・ドコモ 電力増幅器
US7154329B2 (en) * 2004-12-16 2006-12-26 M/A-Com, Inc. Method and apparatus for compensating amplifier output for temperature and process variations
US8411788B2 (en) * 2005-11-18 2013-04-02 Qualcomm, Incorporated Digital transmitters for wireless communication

Also Published As

Publication number Publication date
JP2008252182A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4790652B2 (ja) デジタル制御型送信機およびその制御方法
US8975959B2 (en) Monotonic conversion of RF power amplifier calibration data
US7577408B2 (en) Method for predistortion of a signal, and a transmitting device having digital predistortion, in particular for mobile radio
US9167514B2 (en) Unequal amplifier gain compression via shaping table
US8611834B2 (en) Matching network for transmission circuitry
KR100749899B1 (ko) 전력 증폭기
CN108463945B (zh) 数字动态偏置电路
US7062236B2 (en) Transmitter circuits
US8472897B1 (en) Power amplifier predistortion methods and apparatus
US9374040B2 (en) Power amplifying module
US7688156B2 (en) Polar modulation transmission circuit and communication device
US9419561B2 (en) Circuits and methods for biasing a power amplifier
US8224270B2 (en) Method and system for optimizing transmit power of a power amplifier using a battery voltage (Vbat) monitor
KR20140116494A (ko) 엔벨로프 추적 증폭기에 대한 엔벨로프 경로에서 형상 테이블과 조합하는 rf 경로에서의 사전-왜곡
WO2014152876A1 (en) Noise conversion gain limited rf power amplifier
CN101243609A (zh) 可重新配置的发射机
US20080261543A1 (en) Transmission circuit and communication device
JP2007053540A (ja) ドハティ型増幅器
JP4714184B2 (ja) 無線信号増幅装置
US8909180B1 (en) Method and apparatus for power supply modulation of a radio frequency signal
Reynaert et al. A 1.75 GHZ GSM/EDGE polar modulated cmos rf power amplifier
KR20160095111A (ko) 제어되는 포락선 추적 변조기 및 적응된 정적 전압을 가진 전력 증폭기 장치
US20230387861A1 (en) Doherty power amplifier system
KR100774385B1 (ko) 전력 증폭기
Waheed et al. Adaptive digital linearization of a DRP based EDGE transmitter for cellular handsets

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4790652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees