JP2002507075A - ディジタル信号変調システム - Google Patents
ディジタル信号変調システムInfo
- Publication number
- JP2002507075A JP2002507075A JP2000536138A JP2000536138A JP2002507075A JP 2002507075 A JP2002507075 A JP 2002507075A JP 2000536138 A JP2000536138 A JP 2000536138A JP 2000536138 A JP2000536138 A JP 2000536138A JP 2002507075 A JP2002507075 A JP 2002507075A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- change
- generating
- encoded
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1411—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol conversion to or from pulse width coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
スプレッド・スペクトル・システムに使用するのに適する可変アパーチャ符号化／復号化システムにより、入力ＮＲＺビットストリームの多相符号化が得られる（図５、図６）。符号化された出力信号の各ビットは符号化されて、入力信号の論理レベルに依存する所定の数のクロック周期を含む。入力信号が論理レベルの遷移を示さないとき、符号化されたビットは所定の基準数（例えば、９）のクロック周期を示す。入力信号が論理レベル０から１へ変化を示すと、関連するビットのビット幅は１クロック周期だけ増加されて１０クロック期間になる。入力信号が論理レベル１から０へ位相の遷移を示すと、関連する符号化されたビットのビット幅は１クロック周期だけ減じられて８クロック周期になる。従って、符号化された出力信号は、所定の係数Ｎに比例するビット幅の変化で表される３つのタイプの情報を含むことができる。
Description
【０００１】産業上の利用分野 本発明は、スペクトラム拡散（ｓｐｒｅａｄ ｓｐｅｃｔｒｕｍ）のアプリケ
ーションに特に適するディジタル信号位相変調システムに関する。
ーションに特に適するディジタル信号位相変調システムに関する。
【０００２】発明の背景 無線周波数（ＲＦ）帯域幅圧縮（すなわち、スペクトル効率増進）のための２
つのよく知られている技術は、直角振幅変調（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌ
ｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ：ＱＡＭ）および直角位相偏移キーイング（
Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＱＰＳＫ）で
ある。これらの方法は何れも、変調レベルの増加と共に、あるいはそれに伴う帯
域幅の圧縮と共に、信号電力の損失をこうむる。また、これらの方法は信号対雑
音比（ＳＮＲ）が低いので誤差を生じやすい。これらの誤差を補償するために、
帯域幅の増加の２乗にほぼ等しい電力の増加を必要とする。例えば、１０倍の帯
域幅の圧縮は１００倍の電力の増加を必要とする。
つのよく知られている技術は、直角振幅変調（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌ
ｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ：ＱＡＭ）および直角位相偏移キーイング（
Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＱＰＳＫ）で
ある。これらの方法は何れも、変調レベルの増加と共に、あるいはそれに伴う帯
域幅の圧縮と共に、信号電力の損失をこうむる。また、これらの方法は信号対雑
音比（ＳＮＲ）が低いので誤差を生じやすい。これらの誤差を補償するために、
帯域幅の増加の２乗にほぼ等しい電力の増加を必要とする。例えば、１０倍の帯
域幅の圧縮は１００倍の電力の増加を必要とする。
【０００３】 一般に使用されている変調技術、例えば、周波数偏移キーイング（Ｆｒｅｑｕ
ｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＦＳＫ）、最少周波数偏移キーイング（
Ｍｉｎｉｍｕｍ Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＭＦＳＫ）
、ＧＭＳＫ、およびＱＡＭは、帯域幅を搬送波の周囲に集中させるノンリターン
ツーゼロ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ：ＮＲＺ）ライン符号化デー
タを伝送する。２相符号化（例えば、知られている、Ｍａｎｃｈｅｓｔｅｒ／Ｍ
ｉｌｌｅｒ符号化）は情報の側波帯を搬送波から離しておく。図１は、ＱＰＳＫ
、２相ＰＳＫ（Ｂｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＢＰＳＫ）、Ｑ
ＡＭなどのような、ディジタル２相（ｂｉ‐ｐｈａｓｅ）信号のスペクトル特性
を例示する。ライン符号化（ｌｉｎｅ‐ｃｏｄｅｄ）信号のスペクトルはベース
バンドの周囲に集中するが、ディジタル２相信号の場合、そのスペクトルは原点
から離れて、伝送されたビット・レートのほぼ半分の点に移動する。伝送帯域幅
を著しく節約するために、一方の側波帯のみを伝送する必要がある。２相信号は
時間と共に変動するので、時間と共に変動するゼロ交差点を持たない。２相符号
は極性を持つので、ＤＣ成分をほとんど持たない。
ｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＦＳＫ）、最少周波数偏移キーイング（
Ｍｉｎｉｍｕｍ Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＭＦＳＫ）
、ＧＭＳＫ、およびＱＡＭは、帯域幅を搬送波の周囲に集中させるノンリターン
ツーゼロ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ：ＮＲＺ）ライン符号化デー
タを伝送する。２相符号化（例えば、知られている、Ｍａｎｃｈｅｓｔｅｒ／Ｍ
ｉｌｌｅｒ符号化）は情報の側波帯を搬送波から離しておく。図１は、ＱＰＳＫ
、２相ＰＳＫ（Ｂｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＢＰＳＫ）、Ｑ
ＡＭなどのような、ディジタル２相（ｂｉ‐ｐｈａｓｅ）信号のスペクトル特性
を例示する。ライン符号化（ｌｉｎｅ‐ｃｏｄｅｄ）信号のスペクトルはベース
バンドの周囲に集中するが、ディジタル２相信号の場合、そのスペクトルは原点
から離れて、伝送されたビット・レートのほぼ半分の点に移動する。伝送帯域幅
を著しく節約するために、一方の側波帯のみを伝送する必要がある。２相信号は
時間と共に変動するので、時間と共に変動するゼロ交差点を持たない。２相符号
は極性を持つので、ＤＣ成分をほとんど持たない。
【０００４】 別の変調方法であるパルス幅変調はスペクトル符号化のためにベースバンドで
使用され、クロック周期の整数倍の出力パルスを発生する。この方法では、デー
タ・ビットの終点または中央に至る位相の遅延により、論理レベル「１」または
「０」がそれぞれ見分けられる。ミラー（Ｍｉｌｌｅｒ）符号化はこのタイプの
変調の一例である。このタイプの変調でＲＦ搬送波を変調すると帯域幅は維持さ
れない。
使用され、クロック周期の整数倍の出力パルスを発生する。この方法では、デー
タ・ビットの終点または中央に至る位相の遅延により、論理レベル「１」または
「０」がそれぞれ見分けられる。ミラー（Ｍｉｌｌｅｒ）符号化はこのタイプの
変調の一例である。このタイプの変調でＲＦ搬送波を変調すると帯域幅は維持さ
れない。
【０００５】 エイチ．アール．ウォーカー（Ｗａｌｋｅｒ）氏に発行された米国特許第４，
７４２，５３２号は、可変位相偏移キーイング（Ｖａｒｉａｂｌｅ Ｐｈａｓｅ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＶＰＳＫ）と呼ばれる変調法について述べている
。ＶＰＳＫ変調は、２進ノンリターンツーゼロ（ＮＲＺ）データ信号の論理状態
「１」と「０」の変化を符号化する。この符号化は、所定の１組の符号化規則に
より、ビット期間の倍数（４／４、５／４、６／４）の変動する周期を有するパ
ルス信号を発生する。この符号化規則によれば、データの極性の変化は、４／４
ビット幅として符号化されず、データの極性の変化は５／４ビット幅として符号
化され、最終ビットの条件付きケースの符号化は６／４ビット幅期間として符号
化され、符号化／復号化システムに必要とされるリセットを表示する。この方法
は理論上、ナイキスト係数（ｎｙｑｕｉｓｔ ｆａｃｔｏｒ）７．２ビット／Ｈ
ｚ‐帯域幅を発生する。
７４２，５３２号は、可変位相偏移キーイング（Ｖａｒｉａｂｌｅ Ｐｈａｓｅ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＶＰＳＫ）と呼ばれる変調法について述べている
。ＶＰＳＫ変調は、２進ノンリターンツーゼロ（ＮＲＺ）データ信号の論理状態
「１」と「０」の変化を符号化する。この符号化は、所定の１組の符号化規則に
より、ビット期間の倍数（４／４、５／４、６／４）の変動する周期を有するパ
ルス信号を発生する。この符号化規則によれば、データの極性の変化は、４／４
ビット幅として符号化されず、データの極性の変化は５／４ビット幅として符号
化され、最終ビットの条件付きケースの符号化は６／４ビット幅期間として符号
化され、符号化／復号化システムに必要とされるリセットを表示する。この方法
は理論上、ナイキスト係数（ｎｙｑｕｉｓｔ ｆａｃｔｏｒ）７．２ビット／Ｈ
ｚ‐帯域幅を発生する。
【０００６】 エイチ．アール．ウォーカー氏の米国特許第５，１８５，７６５号は改良され
たＶＰＳＫ変調方法について述べている。この方法では、各入力データ・ビット
は、Ｍクロック周期で構成されるビット期間を有する。データ・ビットの極性の
変化は、Ｍ／Ｍ、Ｍ＋１／Ｍ、Ｍ＋２／Ｍビット周期を有する波形幅で位相偏移
キー（ｋｅｙ）符号化される。ここで、Ｍは３よりも大きい偶数である。この符
号化規則によれば、データの極性の変化はＭクロック周期として符号化されず、
データの極性の変化はＭ＋１／Ｍクロック周期として符号化され、Ｍ‐１データ
・ビットの極性の変化で起こるリセットを表示する期間の最終符号化ビットは、
Ｍ＋２／Ｍクロック周期として符号される。この方法は理論上、信号のスペクト
ルを、ベースバンドのＮＲＺ等価信号の帯域幅の６分の１の中へ適合させること
ができ、１０の変調レベルについて最大１５．３ビット／Ｈｚ‐帯域幅のナイキ
スト効率を生じる。この可変位相偏移により、符号化／復号化システムは各ビッ
ト周期の開始との同期を失う。この問題を解決するために、各ビット周期（ｂｉ
ｔ ｐｅｒｉｏｄ）ごとに、リセット・ビットをデータの中へ埋め込まなければ
ならない。
たＶＰＳＫ変調方法について述べている。この方法では、各入力データ・ビット
は、Ｍクロック周期で構成されるビット期間を有する。データ・ビットの極性の
変化は、Ｍ／Ｍ、Ｍ＋１／Ｍ、Ｍ＋２／Ｍビット周期を有する波形幅で位相偏移
キー（ｋｅｙ）符号化される。ここで、Ｍは３よりも大きい偶数である。この符
号化規則によれば、データの極性の変化はＭクロック周期として符号化されず、
データの極性の変化はＭ＋１／Ｍクロック周期として符号化され、Ｍ‐１データ
・ビットの極性の変化で起こるリセットを表示する期間の最終符号化ビットは、
Ｍ＋２／Ｍクロック周期として符号される。この方法は理論上、信号のスペクト
ルを、ベースバンドのＮＲＺ等価信号の帯域幅の６分の１の中へ適合させること
ができ、１０の変調レベルについて最大１５．３ビット／Ｈｚ‐帯域幅のナイキ
スト効率を生じる。この可変位相偏移により、符号化／復号化システムは各ビッ
ト周期の開始との同期を失う。この問題を解決するために、各ビット周期（ｂｉ
ｔ ｐｅｒｉｏｄ）ごとに、リセット・ビットをデータの中へ埋め込まなければ
ならない。
【０００７】 開示された符号化／復号化方法は、ウォーカー氏のシステムと比較すると、動
作上の利点を示す。特に、開示された可変アパーチャ符号化方法は、ウォーカー
氏の米国特許第５，１８５，７６５号で述べられた方法の２倍の効率が得られ、
必要とされるハードウェアとソフトウェアに関して、より一層経済的である。
作上の利点を示す。特に、開示された可変アパーチャ符号化方法は、ウォーカー
氏の米国特許第５，１８５，７６５号で述べられた方法の２倍の効率が得られ、
必要とされるハードウェアとソフトウェアに関して、より一層経済的である。
【０００８】発明の概要 本発明の原理による可変アパーチャ符号化システムは、以下のアルゴリズムを
使用して、入力ＮＲＺビットストリームを符号化する。
使用して、入力ＮＲＺビットストリームを符号化する。
【０００９】 ビットストリームが論理０から論理１へ位相の変化を示すと、関連する符号化
されたデータ・ビットは、所定の係数Ｎに比例する一方向のビット幅の変化（例
えば、増加）を示す。
されたデータ・ビットは、所定の係数Ｎに比例する一方向のビット幅の変化（例
えば、増加）を示す。
【００１０】 ビットストリームの論理レベルが変化しなければ、関連する符号化されたビッ
トのビット幅は元の所定のビット幅に維持される。
トのビット幅は元の所定のビット幅に維持される。
【００１１】 ビットストリームが論理１から論理０へ位相の変化を示すと、関連する符号化
されたビットは、所定の係数Ｎに比例して別の第２の方向にビット幅の変化（例
えば、減少）を示す。
されたビットは、所定の係数Ｎに比例して別の第２の方向にビット幅の変化（例
えば、減少）を示す。
【００１２】 開示された信号符号化方法は、可変アパーチャ符号化（Ｖａｒｉａｂｌｅ Ａ
ｐｅｒｔｕｒｅ Ｃｏｄｉｎｇ：ＶＡＣ）と呼ばれる。開示された方法は、変調
レベルの増大あるいはそれに伴う帯域幅の圧縮による信号電力の損失をこうむる
前述したＱＡＭおよびＱＰＳＫシステムの問題を解決する。開示されたＶＡＣ方
法は、情報の帯域幅を９：１の割合で圧縮する単側波帯方法を使用し、搬送波の
直接周波数変調により実施することができる。開示されたＶＡＣ帯域幅圧縮方法
は、ダイレクトシーケンス・スペクトラム拡散システムを実施するのに役立ち、
スプレッド符号（ｓｐｒｅａｄ ｃｏｄｅ）がＢＰＳＫ型の変調を搬送波に行い
、データはＶＡＣ符号化されて搬送波で送られる。
ｐｅｒｔｕｒｅ Ｃｏｄｉｎｇ：ＶＡＣ）と呼ばれる。開示された方法は、変調
レベルの増大あるいはそれに伴う帯域幅の圧縮による信号電力の損失をこうむる
前述したＱＡＭおよびＱＰＳＫシステムの問題を解決する。開示されたＶＡＣ方
法は、情報の帯域幅を９：１の割合で圧縮する単側波帯方法を使用し、搬送波の
直接周波数変調により実施することができる。開示されたＶＡＣ帯域幅圧縮方法
は、ダイレクトシーケンス・スペクトラム拡散システムを実施するのに役立ち、
スプレッド符号（ｓｐｒｅａｄ ｃｏｄｅ）がＢＰＳＫ型の変調を搬送波に行い
、データはＶＡＣ符号化されて搬送波で送られる。
【００１３】 開示された装置はプロセス利得を著しく改善する。ダイレクトシーケンス・ス
ペクトラム拡散システムのプロセス利得は：１０ ｌｏｇ［スペクトラム拡散帯
域幅／情報帯域幅］と定義される。より高いプロセス利得は、通信システムを混
乱させる妨害信号からより多くの出力を取り去ることを意味する。典型的なディ
ジタル式実施において、以下のパラメータが適用される： ・ スプレッド帯域幅： ２Ｍｈｚ ・ バースト・データ・レート： ８０Ｋｂｐｓ（時分割二重リンクで送られ
る４０Ｋｂｐｓは元の２倍のレートでバースト・アウトしなければならない）。 ・ バースト・データ帯域幅： ８０Ｋｈｚ ａｔ ＢＴ＝１（最少フィルタ
リングを想定する） このような条件下でプロセス利得は、１３．９７ｄｂであることが示される。 開示されたシステムでは、以下のパラメータが適用される： ・ スプレッド帯域幅： ２Ｍｈｚ ・ 情報帯域幅： ４．４４Ｋｈｚ（９：１の圧縮で４０Ｋｂｐｓ）。この場
合、プロセス利得は２６．５７ｄｂであることが示される。したがって、従来の
ディジタルシステムと比較して、妨害信号は開示されたシステムを妨害するのに
２０倍強力でなければならず、これは１２．６ｄｂの差である。このため、妨害
排除能力を有する、より多量のデータが同一の周波数で他のソースから伝送でき
る。この利点は、図７と図８に示す構成により達成される。ディジタル情報ビッ
トをアナログ領域に変換することにより、より高いプロセス利得が達成される。
これは、エンコーダと２相変調ブロック７１０がなければ不可能である。受信側
では、ブロック８３２のあとに、位相偏移検波器とゼロ交差検波器が検波プロセ
スを完了する。検波されたデータは次にデコーダ８３６で復号化される。
ペクトラム拡散システムのプロセス利得は：１０ ｌｏｇ［スペクトラム拡散帯
域幅／情報帯域幅］と定義される。より高いプロセス利得は、通信システムを混
乱させる妨害信号からより多くの出力を取り去ることを意味する。典型的なディ
ジタル式実施において、以下のパラメータが適用される： ・ スプレッド帯域幅： ２Ｍｈｚ ・ バースト・データ・レート： ８０Ｋｂｐｓ（時分割二重リンクで送られ
る４０Ｋｂｐｓは元の２倍のレートでバースト・アウトしなければならない）。 ・ バースト・データ帯域幅： ８０Ｋｈｚ ａｔ ＢＴ＝１（最少フィルタ
リングを想定する） このような条件下でプロセス利得は、１３．９７ｄｂであることが示される。 開示されたシステムでは、以下のパラメータが適用される： ・ スプレッド帯域幅： ２Ｍｈｚ ・ 情報帯域幅： ４．４４Ｋｈｚ（９：１の圧縮で４０Ｋｂｐｓ）。この場
合、プロセス利得は２６．５７ｄｂであることが示される。したがって、従来の
ディジタルシステムと比較して、妨害信号は開示されたシステムを妨害するのに
２０倍強力でなければならず、これは１２．６ｄｂの差である。このため、妨害
排除能力を有する、より多量のデータが同一の周波数で他のソースから伝送でき
る。この利点は、図７と図８に示す構成により達成される。ディジタル情報ビッ
トをアナログ領域に変換することにより、より高いプロセス利得が達成される。
これは、エンコーダと２相変調ブロック７１０がなければ不可能である。受信側
では、ブロック８３２のあとに、位相偏移検波器とゼロ交差検波器が検波プロセ
スを完了する。検波されたデータは次にデコーダ８３６で復号化される。
【００１４】 開示されたＶＡＣ符号化は妨害排除の改善を促進し、コストと複雑さを著しく
減少させ、種々のアプリケーションに使用することができる。これらのアプリケ
ーションには、電力線による音声データ通信、帯域内ディジタル・オーディオ放
送、ケーブル・モデム、多重ライン・ビジネス電話、ＢＰＳＫ符号化を使用する
ディジタル衛星放送システムなどが含まれる。開示された変調システムは、社内
有線（例えば、専用ケーブル、専用４線電力線）または搬送周波数５０Ｋｈｚ以
上での無線によるアプリケーションをサポートするので有利である。
減少させ、種々のアプリケーションに使用することができる。これらのアプリケ
ーションには、電力線による音声データ通信、帯域内ディジタル・オーディオ放
送、ケーブル・モデム、多重ライン・ビジネス電話、ＢＰＳＫ符号化を使用する
ディジタル衛星放送システムなどが含まれる。開示された変調システムは、社内
有線（例えば、専用ケーブル、専用４線電力線）または搬送周波数５０Ｋｈｚ以
上での無線によるアプリケーションをサポートするので有利である。
【００１５】 本発明によるシステムは、以下のアルゴリズムを使用して、入力ＮＲＺビット
ストリームを所定の係数Ｎの関数として符号化する。例えば、Ｎが９のとき、ビ
ットストリームが論理レベル０から１へ位相変化を示すと、その符号化されたビ
ットストリーム内の関連するビットのビット幅は１クロック周期だけ増加され１
０クロック周期になる。入力されたＮＲＺデータストリームの論理レベルが変化
しなければ、符号化されたビットストリーム内の関連するビットのビット幅は所
定の幅（本例では、９クロック・サイクル）のまま変化しない。ビットストリー
ムが論理レベル１から０に位相変化を示すと、符号化されたビットストリーム内
の関連するビットのビット幅は、１クロック周期だけ減少され８クロック周期に
なる。前述した、９クロック・サイクルから１クロック・サイクルだけビット幅
を増加または減少させるのは一例である。他のビット幅の変更も可能である。現
在の技術では、信号を余り劣化させずに、ビット幅をＮＲＺ周期の１／１５まで
変えることができる。このような場合、約３０：１のＲＦ帯域幅圧縮が達成でき
る。ビット幅は反対方向にも調節できる。すなわち、論理レベルの変化０から１
にそして１から０に対しそれぞれ減少または増加される。
ストリームを所定の係数Ｎの関数として符号化する。例えば、Ｎが９のとき、ビ
ットストリームが論理レベル０から１へ位相変化を示すと、その符号化されたビ
ットストリーム内の関連するビットのビット幅は１クロック周期だけ増加され１
０クロック周期になる。入力されたＮＲＺデータストリームの論理レベルが変化
しなければ、符号化されたビットストリーム内の関連するビットのビット幅は所
定の幅（本例では、９クロック・サイクル）のまま変化しない。ビットストリー
ムが論理レベル１から０に位相変化を示すと、符号化されたビットストリーム内
の関連するビットのビット幅は、１クロック周期だけ減少され８クロック周期に
なる。前述した、９クロック・サイクルから１クロック・サイクルだけビット幅
を増加または減少させるのは一例である。他のビット幅の変更も可能である。現
在の技術では、信号を余り劣化させずに、ビット幅をＮＲＺ周期の１／１５まで
変えることができる。このような場合、約３０：１のＲＦ帯域幅圧縮が達成でき
る。ビット幅は反対方向にも調節できる。すなわち、論理レベルの変化０から１
にそして１から０に対しそれぞれ減少または増加される。
【００１６】 開示したシステムでは、高から低への移行による位相の偏位および低から高へ
の移行による位相の偏位が同じなので累積的な位相の増加を示さない。また、開
示されたシステムでは、データの符号化は、別個の９Ｘクロックによって行われ
、Ｆｃを発生するために使用されない。そのため、ＲＦは符号化／復号化クロッ
クから完全に独立しているので、システムの適応性が改善される。更に、データ
が変化しない（論理レベル１または０が繰り返される）とき、図７のブロック７
１０内の２相変調器の切替えに９Ｘクロックが使用される。このため、復号化回
路が簡略化される。
の移行による位相の偏位が同じなので累積的な位相の増加を示さない。また、開
示されたシステムでは、データの符号化は、別個の９Ｘクロックによって行われ
、Ｆｃを発生するために使用されない。そのため、ＲＦは符号化／復号化クロッ
クから完全に独立しているので、システムの適応性が改善される。更に、データ
が変化しない（論理レベル１または０が繰り返される）とき、図７のブロック７
１０内の２相変調器の切替えに９Ｘクロックが使用される。このため、復号化回
路が簡略化される。
【００１７】 本発明の原理は、ビットの符号化のみならず、２相偏移キーイングを遂行する
プロセスにもかかわる。符号化された交互のビットが２相変調器内で０度から１
８０度に切り替えられると、正反対のノイズ・ベクトルのキャンセルによりノイ
ズ・フロア（ｎｏｉｓｅ ｆｌｏｏｒ）を減少させる。図２と図４の回路は、デ
ィジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ
：ＤＳＰ）、個別専用ロジックまたはフィールド・プログラム可能なゲートアレ
イ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅａｒｒａｙ：ＦＰＧＡ）
を使用して実現することができる。しかしながら、図７と図８は、より高いプロ
セス利得を有するダイレクトシーケンス・スペクトラム拡散システムがディジタ
ル情報をアナログ領域の中に埋め込むことにより実現されるので、ユニークであ
る。
プロセスにもかかわる。符号化された交互のビットが２相変調器内で０度から１
８０度に切り替えられると、正反対のノイズ・ベクトルのキャンセルによりノイ
ズ・フロア（ｎｏｉｓｅ ｆｌｏｏｒ）を減少させる。図２と図４の回路は、デ
ィジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ
：ＤＳＰ）、個別専用ロジックまたはフィールド・プログラム可能なゲートアレ
イ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅａｒｒａｙ：ＦＰＧＡ）
を使用して実現することができる。しかしながら、図７と図８は、より高いプロ
セス利得を有するダイレクトシーケンス・スペクトラム拡散システムがディジタ
ル情報をアナログ領域の中に埋め込むことにより実現されるので、ユニークであ
る。
【００１８】 図５は、可変アパーチャ符号化を示す。本例では、符号化された各ビットにつ
いて平均９個のクロック周期があるので、所定の係数Ｎは９である。この実施例
では、ＶＡＣ符号化規則により、反対方向の位相遷移に対しビット期間を１／Ｎ
だけ増加または減少させるので１ビット期間は平均して９クロック周期を含む。
（ＶＭＳＫ変調と異なり）付加的な位相偏移はないので、符号化されたビット・
データ内にリセットは必要とされず、符号化された信号の各立上りエッジと立下
りエッジは１ビットのデータを表す。対照的に、ＶＰＳＫでは、入力データＮ‐
１ビットにつき１ビットのデータに制限され、その後は、リセットにより、符号
化されたデータストリームをクロックと再び同期させなければならない。
いて平均９個のクロック周期があるので、所定の係数Ｎは９である。この実施例
では、ＶＡＣ符号化規則により、反対方向の位相遷移に対しビット期間を１／Ｎ
だけ増加または減少させるので１ビット期間は平均して９クロック周期を含む。
（ＶＭＳＫ変調と異なり）付加的な位相偏移はないので、符号化されたビット・
データ内にリセットは必要とされず、符号化された信号の各立上りエッジと立下
りエッジは１ビットのデータを表す。対照的に、ＶＰＳＫでは、入力データＮ‐
１ビットにつき１ビットのデータに制限され、その後は、リセットにより、符号
化されたデータストリームをクロックと再び同期させなければならない。
【００１９】 図５に見られるように、１ビットは平均してＮクロック周期に等しい（本例で
は、Ｎ＝９）。ＮＲＺデータの位相が論理０から論理１に移ると、１クロック周
期が付加されて、符号化された１ビットの期間に１０クロック周期（１０／９）
が含まれる。ＮＲＺデータの位相が論理１から論理０に移ると、符号化された１
ビットの期間に１クロック少ない周期、すなわち８クロック周期（８／９）、が
含まれる。
は、Ｎ＝９）。ＮＲＺデータの位相が論理０から論理１に移ると、１クロック周
期が付加されて、符号化された１ビットの期間に１０クロック周期（１０／９）
が含まれる。ＮＲＺデータの位相が論理１から論理０に移ると、符号化された１
ビットの期間に１クロック少ない周期、すなわち８クロック周期（８／９）、が
含まれる。
【００２０】 図６は、可変アパーチャ符号（下の波形）によって符号化されているＮＲＺ入
力波形（上の波形）を示す。本例で、入力ＮＲＺデータストリームは１つの論理
状態で始まり、時刻Ｔ１で別の論理状態に切り替わる。ＮＲＺデータはこの状態
を次の２ビットの間持続してから、時刻Ｔ３で次の３ビットの間、論理状態を切
り替え、その後、ＮＲＺデータは再び状態を切り替える。符号化されたデータは
位相が９０度偏移され、符号化されたデータの位相は電圧に変換される。
力波形（上の波形）を示す。本例で、入力ＮＲＺデータストリームは１つの論理
状態で始まり、時刻Ｔ１で別の論理状態に切り替わる。ＮＲＺデータはこの状態
を次の２ビットの間持続してから、時刻Ｔ３で次の３ビットの間、論理状態を切
り替え、その後、ＮＲＺデータは再び状態を切り替える。符号化されたデータは
位相が９０度偏移され、符号化されたデータの位相は電圧に変換される。
【００２１】 ＮＲＺデータ自体は、２相変調器を切り替えるのに使用されない。ＮＲＺデー
タは論理状態が１または０のビットストリームを持つことができる。このビット
ストリームは符号化され、０度と１８０度の遷移および変動する持続期間を有す
るビットストリームになる。特定のビットが高い状態または低い状態にある期間
がこのように変化することにより、元のＮＲＺレベルの１から０への遷移、０か
ら１への遷移、あるいは遷移なし、が符号化される。２相変調器を変調するのは
この時間的に変化する波形である。２相変調された信号を、位相偏移を生じる線
型位相帯域フィルタに通すことにより、変調器の出力波形の位相が９０度偏移す
る。方形波信号を帯域瀘波すると、正弦波信号を発生する。
タは論理状態が１または０のビットストリームを持つことができる。このビット
ストリームは符号化され、０度と１８０度の遷移および変動する持続期間を有す
るビットストリームになる。特定のビットが高い状態または低い状態にある期間
がこのように変化することにより、元のＮＲＺレベルの１から０への遷移、０か
ら１への遷移、あるいは遷移なし、が符号化される。２相変調器を変調するのは
この時間的に変化する波形である。２相変調された信号を、位相偏移を生じる線
型位相帯域フィルタに通すことにより、変調器の出力波形の位相が９０度偏移す
る。方形波信号を帯域瀘波すると、正弦波信号を発生する。
【００２２】 データ符号化が始まると、ＮＲＺデータが位相を前のビットから切り替えなけ
れば、符号化されたビットの持続期間は９クロック周期である。時刻Ｔ１で、Ｎ
ＲＺデータが位相を論理１から論理０に切り替えると、それに対応する符号化さ
れたビット（１）は８クロック周期から成る。次の符号化されたビット（２）は
、ＮＲＺデータが位相を変えなかったので、９クロック周期から成る。続く符号
化されたビット（３）は、それに対応するＮＲＺビットが時刻Ｔ３で論理０から
論理１に位相を変えたので、１０クロック周期から成る。この符号化パターンは
ＮＲＺデータストリームの持続期間の間継続する。
れば、符号化されたビットの持続期間は９クロック周期である。時刻Ｔ１で、Ｎ
ＲＺデータが位相を論理１から論理０に切り替えると、それに対応する符号化さ
れたビット（１）は８クロック周期から成る。次の符号化されたビット（２）は
、ＮＲＺデータが位相を変えなかったので、９クロック周期から成る。続く符号
化されたビット（３）は、それに対応するＮＲＺビットが時刻Ｔ３で論理０から
論理１に位相を変えたので、１０クロック周期から成る。この符号化パターンは
ＮＲＺデータストリームの持続期間の間継続する。
【００２３】 元のＮＲＺ波形が論理１から０へ遷移するのかまたは論理０から１へ遷移する
のかに依り、符号化された出力波形が「ゼロ交差」点を比較的早くまたは遅く横
切ることから、可変アパーチャ符号化が生じる。１ビットにつき遷移は１つだけ
あり、受信機はこの情報を使用して、元のＮＲＺ情報を再生する。符号化された
データは更に、帯域フィルタ（図７のブロック７２０）に通され、帯域フィルタ
は符号化されたデータストリームに９０度の位相偏移を与える。この位相偏移に
より、ビット極性の変化が電圧のピーク点に変形される。低域フィルタ、または
積分器、は適当な帯域フィルタで置き換えることができる。帯域フィルタは、帯
域外のフーリエ成分を除去して側波帯信号成分のみを供給することが要求される
。この帯域フィルタの出力は、可変周期を有する正弦波信号である。この側波帯
帯域フィルタは線型の位相遅延特性（例えば、ベッセル（Ｂｅｓｓｅｌ）特性）
を示す。このフィルタからの瀘波済み単側波帯信号はＪ１ Ｂｅｓｓｅｌ符号化
された信号であり、無線周波数（ＲＦ）搬送波で位相変調または周波数変調され
、伝送チャンネルで伝送される。
のかに依り、符号化された出力波形が「ゼロ交差」点を比較的早くまたは遅く横
切ることから、可変アパーチャ符号化が生じる。１ビットにつき遷移は１つだけ
あり、受信機はこの情報を使用して、元のＮＲＺ情報を再生する。符号化された
データは更に、帯域フィルタ（図７のブロック７２０）に通され、帯域フィルタ
は符号化されたデータストリームに９０度の位相偏移を与える。この位相偏移に
より、ビット極性の変化が電圧のピーク点に変形される。低域フィルタ、または
積分器、は適当な帯域フィルタで置き換えることができる。帯域フィルタは、帯
域外のフーリエ成分を除去して側波帯信号成分のみを供給することが要求される
。この帯域フィルタの出力は、可変周期を有する正弦波信号である。この側波帯
帯域フィルタは線型の位相遅延特性（例えば、ベッセル（Ｂｅｓｓｅｌ）特性）
を示す。このフィルタからの瀘波済み単側波帯信号はＪ１ Ｂｅｓｓｅｌ符号化
された信号であり、無線周波数（ＲＦ）搬送波で位相変調または周波数変調され
、伝送チャンネルで伝送される。
【００２４】 符号化された波形にビット極性の変化が生じると、その変化は搬送波Ｆｃ上で
０度または１８０度の位相の反転に変えられる（ブロック７１０に示す）。この
２相偏移された信号は２相変調器の出力において合成され、周期的な位相反転を
有する一様なエンベロープ信号が得られる。次にこの信号は帯域フィルタ７２０
に供給され、帯域フィルタ７２０はこの入力波形に９０度の位相偏移を与える。
これに関し注目されるのは、もし方形波（１つの高ビットおよび１つの低ビット
）が帯域フィルタを通過すると、最大または最小振幅の点はそのビット期間の中
心に対応することである。
０度または１８０度の位相の反転に変えられる（ブロック７１０に示す）。この
２相偏移された信号は２相変調器の出力において合成され、周期的な位相反転を
有する一様なエンベロープ信号が得られる。次にこの信号は帯域フィルタ７２０
に供給され、帯域フィルタ７２０はこの入力波形に９０度の位相偏移を与える。
これに関し注目されるのは、もし方形波（１つの高ビットおよび１つの低ビット
）が帯域フィルタを通過すると、最大または最小振幅の点はそのビット期間の中
心に対応することである。
【００２５】 ＶＡＣ符号化された信号の受信機は、入力線型位相遅延帯域フィルタを備え、
帯域外信号成分を除去する。この帯域フィルタのあとに微分器が続き、送信機の
低域積分フィルタにより信号に与えられた９０度の位相偏移を反転する。この反
転作用により、受信された波形内の情報は、電圧のピーク点から元のビット極性
変更点に戻される。微分器のあとに、制限増幅器と直角位相検波器が続く。直角
位相検波器は、送信機で発生される３つの正弦波周波数信号のためのゼロ交差検
波器として働く。これら３つの信号は、以前述べたように、ビット幅を増加また
は減少させあるいはビット幅を変えずにおくＶＡＣ符号化処理で発生される３つ
の搬送波に対応する。ゼロ交差点は異なる周波数で起こるので、検波器の出力は
ＮＲＺ信号となり、ビット幅は、送信された符号化された信号に対応して変動す
る。この信号はデコーダに加えられ、元の送信されたＮＲＺデータを再生するの
に適正なビット・シーケンスを再び確立する。
帯域外信号成分を除去する。この帯域フィルタのあとに微分器が続き、送信機の
低域積分フィルタにより信号に与えられた９０度の位相偏移を反転する。この反
転作用により、受信された波形内の情報は、電圧のピーク点から元のビット極性
変更点に戻される。微分器のあとに、制限増幅器と直角位相検波器が続く。直角
位相検波器は、送信機で発生される３つの正弦波周波数信号のためのゼロ交差検
波器として働く。これら３つの信号は、以前述べたように、ビット幅を増加また
は減少させあるいはビット幅を変えずにおくＶＡＣ符号化処理で発生される３つ
の搬送波に対応する。ゼロ交差点は異なる周波数で起こるので、検波器の出力は
ＮＲＺ信号となり、ビット幅は、送信された符号化された信号に対応して変動す
る。この信号はデコーダに加えられ、元の送信されたＮＲＺデータを再生するの
に適正なビット・シーケンスを再び確立する。
【００２６】 図２は、本発明の原理に従う可変アパーチャ符号器を示す。ＶＡＣ符号化され
る入力ＮＲＺビットストリームは、第２のフリップ‐フロップ２１２と縦続接続
されたフリップ‐フロップ２１０（例えば、商用型７４７４フリップ‐フロップ
）の入力「Ｄ」に加えられる。これらのフリップ‐フロップの出力は、排他的オ
ア論理ゲート２１６と２２６（７４８６型）、インバータ２１８、アンドゲート
２２０と２２２、オアゲート２２４、論理高速カウンタ２３０、Ｊ‐Ｋフリップ
‐フロップ２３６、および÷９分周器２４０（関連する回路２１０、２１２など
のクロック入力にクロック出力を供給する）を含む、図に示すように構成された
論理回路に接続される。
る入力ＮＲＺビットストリームは、第２のフリップ‐フロップ２１２と縦続接続
されたフリップ‐フロップ２１０（例えば、商用型７４７４フリップ‐フロップ
）の入力「Ｄ」に加えられる。これらのフリップ‐フロップの出力は、排他的オ
ア論理ゲート２１６と２２６（７４８６型）、インバータ２１８、アンドゲート
２２０と２２２、オアゲート２２４、論理高速カウンタ２３０、Ｊ‐Ｋフリップ
‐フロップ２３６、および÷９分周器２４０（関連する回路２１０、２１２など
のクロック入力にクロック出力を供給する）を含む、図に示すように構成された
論理回路に接続される。
【００２７】 フリップ‐フロップ２１０と２１２は排他的オアゲート２１６と共に、入力デ
ータストリームに０から１へまたは１から０へ論理レベルの遷移が生じているか
どうか確かめる。ゲート２２０、２２２、２２４、インバータ２１８および排他
的オアゲート２２６はフリップ‐フロップ２１０と２１２と共に、フリップ‐フ
ロップ２１０と２１２で１ビットずつ比較のために使用されるクロック速度の１
０倍のクロック周波数でクロック制御される高速カウンタ２３０の分周比（８、
４、２、１）を設定する。ＶＡＣ符号化されたデータストリーム（図５、６）は
装置２３６の出力に現れる。
ータストリームに０から１へまたは１から０へ論理レベルの遷移が生じているか
どうか確かめる。ゲート２２０、２２２、２２４、インバータ２１８および排他
的オアゲート２２６はフリップ‐フロップ２１０と２１２と共に、フリップ‐フ
ロップ２１０と２１２で１ビットずつ比較のために使用されるクロック速度の１
０倍のクロック周波数でクロック制御される高速カウンタ２３０の分周比（８、
４、２、１）を設定する。ＶＡＣ符号化されたデータストリーム（図５、６）は
装置２３６の出力に現れる。
【００２８】 図３は、図２の回路で使用されるエンコーダ・ロジックを示し、図２の回路で
使用される種々の分周率を発生して、ビット幅の変更（図５と図６に示す）を行
う高速カウンタ２３０を制御する。カウンタ２３０の出力はＪ‐Ｋフリップ‐フ
ロップ２３６を通過するので、フリップ‐フロップ２３６の出力は、図５と図６
に示すように、符号化された波形のビット期間の中間における元のＮＲＺビット
ストリーム波形の遷移を表す。
使用される種々の分周率を発生して、ビット幅の変更（図５と図６に示す）を行
う高速カウンタ２３０を制御する。カウンタ２３０の出力はＪ‐Ｋフリップ‐フ
ロップ２３６を通過するので、フリップ‐フロップ２３６の出力は、図５と図６
に示すように、符号化された波形のビット期間の中間における元のＮＲＺビット
ストリーム波形の遷移を表す。
【００２９】 図６は、ＶＡＣ符号化される入力ＮＲＺデータストリーム（フリップ‐フロッ
プ２１０の入力に加えられる）、および対応する符号化された出力波形（図２の
フリップ‐フロップ２３６の出力において発生される）を示す。図６で、符号化
されたデータ波形は９クロック・サイクルの公称ビット幅を示す。この公称ビッ
ト幅は、入力ＮＲＺ波形の論理レベルが変化しなければ変化しない。時刻Ｔ１で
入力ＮＲＺ波形が論理レベル１から０に変化すると、符号化された出力データス
トリーム内の関連するビット（ビット１）の幅は１クロック・サイクルだけ減少
し、図５のＶＡＣ符号化されたデータ波形に示すように、８クロック・サイクル
のビット幅を生じる。すなわち、ビット幅は公称ビット期間の１／９だけ減少す
る。入力ＮＲＺ波形が、例えば、時刻Ｔ２を含む期間の間、変化しなければ、関
連するビット（ビット２）の幅は、９クロック・サイクルの公称ビット幅から変
化しない。時刻Ｔ３で、入力ＮＲＺ波形が論理レベル０から１に変化すると、符
号化された出力データストリーム内の関連するビット（ビット３）のビット幅は
１クロック・サイクルだけ増加し、１０クロック・サイクルのビット幅を発生す
る。すなわち、ビット幅は公称ビット期間の１０／９だけ増加する。
プ２１０の入力に加えられる）、および対応する符号化された出力波形（図２の
フリップ‐フロップ２３６の出力において発生される）を示す。図６で、符号化
されたデータ波形は９クロック・サイクルの公称ビット幅を示す。この公称ビッ
ト幅は、入力ＮＲＺ波形の論理レベルが変化しなければ変化しない。時刻Ｔ１で
入力ＮＲＺ波形が論理レベル１から０に変化すると、符号化された出力データス
トリーム内の関連するビット（ビット１）の幅は１クロック・サイクルだけ減少
し、図５のＶＡＣ符号化されたデータ波形に示すように、８クロック・サイクル
のビット幅を生じる。すなわち、ビット幅は公称ビット期間の１／９だけ減少す
る。入力ＮＲＺ波形が、例えば、時刻Ｔ２を含む期間の間、変化しなければ、関
連するビット（ビット２）の幅は、９クロック・サイクルの公称ビット幅から変
化しない。時刻Ｔ３で、入力ＮＲＺ波形が論理レベル０から１に変化すると、符
号化された出力データストリーム内の関連するビット（ビット３）のビット幅は
１クロック・サイクルだけ増加し、１０クロック・サイクルのビット幅を発生す
る。すなわち、ビット幅は公称ビット期間の１０／９だけ増加する。
【００３０】 図４は、受信機におけるデコーダ４００を示す。ゼロ交差検出器から受信され
た可変ビット幅のビットストリームは、Ｄ型フリップ‐フロップ４１０によって
受信機のクロックと同期される。データ（エッジ）の遷移を追跡する排他的オア
論理ゲート４１２とフリップ‐フロップ４１０を含む回路によってエッジ検出が
行われる。ゲート４１２からの出力信号は、ＮＲＺデータ・レートの７２倍でク
ロック制御される７ビット・カウンタ４１６をリセットするのに使用される。カ
ウンタ４１６の出力は検出器４２０に加えられ、検出器４２０はカウンタ４１６
がカウント８０に達したときを表示する。この状態は、論理１があとに続く論理
０レベルの受信を表すので、ユニークなカウントを表す。検出器４２０からのこ
の信号は７‐ビットのカウンタ４２２をリセットする。排他的オアゲート４１２
の出力は検出されたエッジを表し、カウンタ４２２をロードするのに使用される
。カウンタ４２２はリセットされたあと、３２（４ｘ８クロック）までカウント
し、再びリセットする。この動作により、カウンタは次のデータ・ビットの開始
と再び同期する。エッジが検出されるごとに、新しい定数が装置４３２からカウ
ンタ４２２の中へロードされる。リセット後カウント３２（検出器４２８で確定
される）で、検出されたエッジが生じると、値８８（１２８−４０）が装置４３
２からカウンタ４２２の中へロードされる。リセット後、４０カウント（検出器
４３０で確定される）後にエッジが検出されると、定数値９６が装置４３２から
カウンタ４２２の中へロードされる。ロードされた定数値８８または９６は、次
の符号化されたデータ・ビットの開始時にカウンタ４２２にゼロが現れるよう選
ばれる。Ｒ‐Ｓフリップ‐フロップ４４０は、装置４２２、４２８および４３０
で３２カウントが検出されるか４０カウントが検出されるかに依り、セット（Ｓ
）またはリセット（Ｒ）される。フリップ‐フロップ４４０の出力はデコーダ４
００のＮＲＺ出力である。この定数の目的は、プログラマブル・カウンタの設定
を備える単一のカウンタが、異なる幅のパルス列を復号化できるようにすること
である。このアーキテクチャがないと、決定をするのに別々のカウンタを使用し
なければならない。
た可変ビット幅のビットストリームは、Ｄ型フリップ‐フロップ４１０によって
受信機のクロックと同期される。データ（エッジ）の遷移を追跡する排他的オア
論理ゲート４１２とフリップ‐フロップ４１０を含む回路によってエッジ検出が
行われる。ゲート４１２からの出力信号は、ＮＲＺデータ・レートの７２倍でク
ロック制御される７ビット・カウンタ４１６をリセットするのに使用される。カ
ウンタ４１６の出力は検出器４２０に加えられ、検出器４２０はカウンタ４１６
がカウント８０に達したときを表示する。この状態は、論理１があとに続く論理
０レベルの受信を表すので、ユニークなカウントを表す。検出器４２０からのこ
の信号は７‐ビットのカウンタ４２２をリセットする。排他的オアゲート４１２
の出力は検出されたエッジを表し、カウンタ４２２をロードするのに使用される
。カウンタ４２２はリセットされたあと、３２（４ｘ８クロック）までカウント
し、再びリセットする。この動作により、カウンタは次のデータ・ビットの開始
と再び同期する。エッジが検出されるごとに、新しい定数が装置４３２からカウ
ンタ４２２の中へロードされる。リセット後カウント３２（検出器４２８で確定
される）で、検出されたエッジが生じると、値８８（１２８−４０）が装置４３
２からカウンタ４２２の中へロードされる。リセット後、４０カウント（検出器
４３０で確定される）後にエッジが検出されると、定数値９６が装置４３２から
カウンタ４２２の中へロードされる。ロードされた定数値８８または９６は、次
の符号化されたデータ・ビットの開始時にカウンタ４２２にゼロが現れるよう選
ばれる。Ｒ‐Ｓフリップ‐フロップ４４０は、装置４２２、４２８および４３０
で３２カウントが検出されるか４０カウントが検出されるかに依り、セット（Ｓ
）またはリセット（Ｒ）される。フリップ‐フロップ４４０の出力はデコーダ４
００のＮＲＺ出力である。この定数の目的は、プログラマブル・カウンタの設定
を備える単一のカウンタが、異なる幅のパルス列を復号化できるようにすること
である。このアーキテクチャがないと、決定をするのに別々のカウンタを使用し
なければならない。
【００３１】 本発明のスペクトラム拡散の実施例を以下に述べる。図７と図８はそれぞれ、
本発明に従って使用するのに適する、スペクトラム拡散送信機と受信機の構成を
示す。図７の送信機で、図２のエンコーダ２００からのＶＡＣ符号化されたデー
タは、平衡変調器７１０の一方の入力に加えられ、他方の入力は周波数ｆｃの搬
送波を受け取る。変調器７１０からの被変調信号はフィルタ７２０で低域瀘波さ
れ、符号化されたＶＡＣ情報と成分ｆｃ＋ｆｂを抽出する。フィルタの出力信号
は混合器７２２の一方の入力に加えられ、他方の入力は混合器７２４から信号ｆ RF ＋ＰＮを受け取る。ＰＮ信号（擬似ランダム・ノイズ信号）は、ＰＮ発生器お
よび差分エンコーダ７２８より供給される。ＰＮ発生器と差分エンコーダはスペ
クトラム拡散システムの発生に基本的なものである。混合器７２２からの出力信
号は、擬似ランダム・ノイズ成分ＰＮとＲＦ成分ｆRF、およびＶＡＣで符号化さ
れた情報で構成される。周波数ｆTXで送信されるこの信号は、送信インタフェー
スと出力回路（図面を簡略化するために図示せず）を介して、送信アンテナ７３
４に加えられる。局部クロック発生器７４０は、スプレッド・クロックを装置７
２８に供給し、データ・クロックをエンコーダ２００に供給する。
本発明に従って使用するのに適する、スペクトラム拡散送信機と受信機の構成を
示す。図７の送信機で、図２のエンコーダ２００からのＶＡＣ符号化されたデー
タは、平衡変調器７１０の一方の入力に加えられ、他方の入力は周波数ｆｃの搬
送波を受け取る。変調器７１０からの被変調信号はフィルタ７２０で低域瀘波さ
れ、符号化されたＶＡＣ情報と成分ｆｃ＋ｆｂを抽出する。フィルタの出力信号
は混合器７２２の一方の入力に加えられ、他方の入力は混合器７２４から信号ｆ RF ＋ＰＮを受け取る。ＰＮ信号（擬似ランダム・ノイズ信号）は、ＰＮ発生器お
よび差分エンコーダ７２８より供給される。ＰＮ発生器と差分エンコーダはスペ
クトラム拡散システムの発生に基本的なものである。混合器７２２からの出力信
号は、擬似ランダム・ノイズ成分ＰＮとＲＦ成分ｆRF、およびＶＡＣで符号化さ
れた情報で構成される。周波数ｆTXで送信されるこの信号は、送信インタフェー
スと出力回路（図面を簡略化するために図示せず）を介して、送信アンテナ７３
４に加えられる。局部クロック発生器７４０は、スプレッド・クロックを装置７
２８に供給し、データ・クロックをエンコーダ２００に供給する。
【００３２】 例えば、９０２Ｍｈｚ〜９２８Ｍｈｚ帯で伝送するための９００Ｍｈｚシステ
ムの場合、以下の信号特性が適用される： ｆTX： ｆRF＋ＰＮ＋ｆｃ＋ｆｂ ｆTX ＝ ９０５Ｍｈｚ、ｆRF＝８９４．２５Ｍｈｚの場合 ＮＲＺデータ： １．５Ｍｂｐｓ ｆｃ： １０Ｍｈｚ ｆｂ： ７１０Ｋｈｚ、７５０Ｋｈｚ、７９４Ｋｈｚ ｆ ＝ ｆ： ８４Ｋｈｚ
ムの場合、以下の信号特性が適用される： ｆTX： ｆRF＋ＰＮ＋ｆｃ＋ｆｂ ｆTX ＝ ９０５Ｍｈｚ、ｆRF＝８９４．２５Ｍｈｚの場合 ＮＲＺデータ： １．５Ｍｂｐｓ ｆｃ： １０Ｍｈｚ ｆｂ： ７１０Ｋｈｚ、７５０Ｋｈｚ、７９４Ｋｈｚ ｆ ＝ ｆ： ８４Ｋｈｚ
【００３３】 図８のスペクトラム拡散受信機８００で、アンテナ８０２から受信された信号
はフィルタ８０４で帯域瀘波され、帯域外の信号成分を排除する。瀘波済み信号
は、低雑音増幅器（図面を簡略化するために図示せず）で増幅されてから、パワ
ー・スプリッタ（図示せず）で２つの経路に分割される。分割された信号は、混
合器８０６と８０８の入力に加えられる。混合器はそれぞれ、局部発振器８１２
と移相器８０８を含む回路から、互いに位相の直交する入力信号を供給される。
局部発振器の信号の周波数ｆRFは受信された信号をベースバンドにダウンコンバ
ートするのに使用される。
はフィルタ８０４で帯域瀘波され、帯域外の信号成分を排除する。瀘波済み信号
は、低雑音増幅器（図面を簡略化するために図示せず）で増幅されてから、パワ
ー・スプリッタ（図示せず）で２つの経路に分割される。分割された信号は、混
合器８０６と８０８の入力に加えられる。混合器はそれぞれ、局部発振器８１２
と移相器８０８を含む回路から、互いに位相の直交する入力信号を供給される。
局部発振器の信号の周波数ｆRFは受信された信号をベースバンドにダウンコンバ
ートするのに使用される。
【００３４】 混合器８０６と８０８からのベースバンドの直交出力信号はそれぞれ、装置８
１６と８１８で高域瀘波され、ＤＣから約３０Ｋｈｚまでの周波数成分を除去し
てから、７５ｄｂの利得および約６５ｄｂの利得制御範囲を持つこれらの信号を
通過させる。可変利得増幅器はベースバンド信号に利得を与える。ベースバンド
信号は、受信されたとき弱く、局部発振器で混合されてベースバンドに変換され
てから、例えば、約１ボルトに増幅される。利得制御は、入来信号のひずみを防
止するために必要とされる。制御信号はマイクロコントローラ（図面を簡略化す
るために図示せず）から得られる。ブロック８２０内のスイッチ式フィルタ・コ
ンデンサは、ＰＮ符号のチッピング（ｃｈｉｐｐｉｎｇ）レートに依り、低域通
過遮断周波数を調節することができる。帯域フィルタの通過帯域内に基本的なＰ
Ｎ符号、送信機／受信機の局部発振器の非同期性によるドップラー（Ｄｏｐｐｌ
ｅｒ）周波数、および送信機の電圧制御発振器（ＶＣＯ）の可変アパーチャ信号
による周波数偏移キーイング（ＦＳＫ）信号がある。このＦＳＫ信号は、すべて
のＰＮ信号について瀘波され、２極帯域通過フィルタ８３０に加えられる。高域
通過フィルタ８３０の出力は従来型のＦＭ受信機／復調器回路８３２に加えられ
、ここで入力信号は１０．７Ｍｈｚにアップコンバートされ、帯域瀘波され、制
限され、そして直角検波される。回路８３２内の直角検波器は、ゼロ交差検波を
行うことにより、受信された信号の電圧ピーク点をビット極性の変化に変換する
。送信機からの３つの周波数のゼロ交差点は、検波器に関連する直交コイルの弁
別「Ｓ」曲線上の異なる点で生じるので、回路８３２内の検波器の出力は異なる
パルス幅を示す。この検出器の出力は、元のＮＲＺデータ波形を再生する可変ア
パーチャ・デコーダ８３６（図８）に供給される。
１６と８１８で高域瀘波され、ＤＣから約３０Ｋｈｚまでの周波数成分を除去し
てから、７５ｄｂの利得および約６５ｄｂの利得制御範囲を持つこれらの信号を
通過させる。可変利得増幅器はベースバンド信号に利得を与える。ベースバンド
信号は、受信されたとき弱く、局部発振器で混合されてベースバンドに変換され
てから、例えば、約１ボルトに増幅される。利得制御は、入来信号のひずみを防
止するために必要とされる。制御信号はマイクロコントローラ（図面を簡略化す
るために図示せず）から得られる。ブロック８２０内のスイッチ式フィルタ・コ
ンデンサは、ＰＮ符号のチッピング（ｃｈｉｐｐｉｎｇ）レートに依り、低域通
過遮断周波数を調節することができる。帯域フィルタの通過帯域内に基本的なＰ
Ｎ符号、送信機／受信機の局部発振器の非同期性によるドップラー（Ｄｏｐｐｌ
ｅｒ）周波数、および送信機の電圧制御発振器（ＶＣＯ）の可変アパーチャ信号
による周波数偏移キーイング（ＦＳＫ）信号がある。このＦＳＫ信号は、すべて
のＰＮ信号について瀘波され、２極帯域通過フィルタ８３０に加えられる。高域
通過フィルタ８３０の出力は従来型のＦＭ受信機／復調器回路８３２に加えられ
、ここで入力信号は１０．７Ｍｈｚにアップコンバートされ、帯域瀘波され、制
限され、そして直角検波される。回路８３２内の直角検波器は、ゼロ交差検波を
行うことにより、受信された信号の電圧ピーク点をビット極性の変化に変換する
。送信機からの３つの周波数のゼロ交差点は、検波器に関連する直交コイルの弁
別「Ｓ」曲線上の異なる点で生じるので、回路８３２内の検波器の出力は異なる
パルス幅を示す。この検出器の出力は、元のＮＲＺデータ波形を再生する可変ア
パーチャ・デコーダ８３６（図８）に供給される。
【００３５】 可変利得増幅器８２０と８２２からの出力信号は振幅制限されてから、フィル
タ８２４と８２６とスペクトラム拡散復調回路８４０に加えられる。スペクトラ
ム拡散復調回路８４０は従来型のもので、本例では、１ビット・アナログ／ディ
ジタル変換器８４２、同相「Ｉ」信号経路内の１ビット遅延回路８４４と乗算器
８４６、１ビット・アナログ／ディジタル変換器８５２、同相「Ｑ」信号経路内
の１ビット遅延回路８５４と乗算器８５６、合成器８６０、相関器８６４、およ
び低域フィルタ８６６を含む。乗算器８４６は、Ｑ経路信号と遅延回路８４４か
らの遅延されたＩ経路信号との「ドット積」（Ｑ・Ｉ）を出力として発生する。
同様に乗算器８５６は出力としてドット積（Ｉ・Ｑ）信号を発生する。これらの
Ｉ信号とＱ信号のドット積は、Ｉ信号とＱ信号からのドップラー周波数偏移を除
去するために搬送波のデローテーション（ｄｅ‐ｒｏｔａｔｉｏｎ）を助ける。
相関器は、入来ＰＮ符号に対し進められあるいは遅らされる局部的に発生される
ＰＮ基準符号に応答する。受信されたスプレッド符号は相関器８６４内で基準Ｐ
Ｎ符号と比較される。局部ＰＮ符号は進められまたは遅らされ、既知の回路を使
用して入来ＰＮ符号と最大相関を得る。ＩチャンネルとＱチャンネルのフィルタ
８２４と８２６はベースバンド・フィルタであって、ベースバンド信号を瀘波す
る。相関器８６４からの出力パルスは低域フィルタ８６６で低域瀘波され、局部
スプレッド（ｓｐｒｅａｄ：拡散）・クロック発振器８１２の自動周波数制御（
ＡＦＣ）に適する信号を発生する。相関器８６４は入来ＰＮシーケンスの位相を
相関させ、送信機と受信機が同期するようにする。スプレッド・クロックとデー
タ・クロックはすべて同一基準から得られるので、ひとたびスプレッド・クロッ
クが獲得されると、データ・クロックも獲得される。このようにして、送信機と
受信機の同期が達成される。局部クロック発生器８７０はスプレッド・クロック
を相関器８６４に供給し、データ・クロックをデコーダ８３６に供給する。スプ
レッド・クロックはクロックの位相であり、受信されたＰＮシーケンスと局部Ｐ
Ｎシーケンスは完全に同期している。同期を達成するために、局部ＰＮクロック
の位相は、信号が最大限に相関されるまで、進められるかまたは遅らされなけれ
ばならない。
タ８２４と８２６とスペクトラム拡散復調回路８４０に加えられる。スペクトラ
ム拡散復調回路８４０は従来型のもので、本例では、１ビット・アナログ／ディ
ジタル変換器８４２、同相「Ｉ」信号経路内の１ビット遅延回路８４４と乗算器
８４６、１ビット・アナログ／ディジタル変換器８５２、同相「Ｑ」信号経路内
の１ビット遅延回路８５４と乗算器８５６、合成器８６０、相関器８６４、およ
び低域フィルタ８６６を含む。乗算器８４６は、Ｑ経路信号と遅延回路８４４か
らの遅延されたＩ経路信号との「ドット積」（Ｑ・Ｉ）を出力として発生する。
同様に乗算器８５６は出力としてドット積（Ｉ・Ｑ）信号を発生する。これらの
Ｉ信号とＱ信号のドット積は、Ｉ信号とＱ信号からのドップラー周波数偏移を除
去するために搬送波のデローテーション（ｄｅ‐ｒｏｔａｔｉｏｎ）を助ける。
相関器は、入来ＰＮ符号に対し進められあるいは遅らされる局部的に発生される
ＰＮ基準符号に応答する。受信されたスプレッド符号は相関器８６４内で基準Ｐ
Ｎ符号と比較される。局部ＰＮ符号は進められまたは遅らされ、既知の回路を使
用して入来ＰＮ符号と最大相関を得る。ＩチャンネルとＱチャンネルのフィルタ
８２４と８２６はベースバンド・フィルタであって、ベースバンド信号を瀘波す
る。相関器８６４からの出力パルスは低域フィルタ８６６で低域瀘波され、局部
スプレッド（ｓｐｒｅａｄ：拡散）・クロック発振器８１２の自動周波数制御（
ＡＦＣ）に適する信号を発生する。相関器８６４は入来ＰＮシーケンスの位相を
相関させ、送信機と受信機が同期するようにする。スプレッド・クロックとデー
タ・クロックはすべて同一基準から得られるので、ひとたびスプレッド・クロッ
クが獲得されると、データ・クロックも獲得される。このようにして、送信機と
受信機の同期が達成される。局部クロック発生器８７０はスプレッド・クロック
を相関器８６４に供給し、データ・クロックをデコーダ８３６に供給する。スプ
レッド・クロックはクロックの位相であり、受信されたＰＮシーケンスと局部Ｐ
Ｎシーケンスは完全に同期している。同期を達成するために、局部ＰＮクロック
の位相は、信号が最大限に相関されるまで、進められるかまたは遅らされなけれ
ばならない。
【００３６】 回路８４０は、ＦＳＫ，ＭＳＫ，ＰＳＫおよびＱＰＳＫ変調のために非常に効
果的な復調回路である。これらの変調スキームのほとんどすべてが、商業的に利
用できる現在のスペクトラム拡散の実施において使用される。
果的な復調回路である。これらの変調スキームのほとんどすべてが、商業的に利
用できる現在のスペクトラム拡散の実施において使用される。
【００３７】 本発明の原理に従い、開示された以外のタイプのスペクトラム拡散を有する圧
縮されたデータストリームを使用する送信機／受信機スプレッド信号処理アーキ
テクチャも、可変アパーチャ符号化／復号化と協同して使用できる。例えば、ゼ
ロ中間周波数（ＩＦ）あるいは単一／二重変換スキームも受信機に使用でき、直
接ドライブまたは混合ドライブ・スキームも送信機に使用できる。一例として、
搬送周波数９００Ｍｈｚの動作システムを示したが、５０Ｋｈｚ以上の搬送周波
数を有する実施例も使用できる。
縮されたデータストリームを使用する送信機／受信機スプレッド信号処理アーキ
テクチャも、可変アパーチャ符号化／復号化と協同して使用できる。例えば、ゼ
ロ中間周波数（ＩＦ）あるいは単一／二重変換スキームも受信機に使用でき、直
接ドライブまたは混合ドライブ・スキームも送信機に使用できる。一例として、
搬送周波数９００Ｍｈｚの動作システムを示したが、５０Ｋｈｚ以上の搬送周波
数を有する実施例も使用できる。
【図１】 図１は、ＮＲＺおよび２相信号の周波数スペクトルを示す。
【図２】 図２は、本発明の原理に従うエンコーダ回路を示す。
【図３】 図３は、図２のエンコーダに使用されるエンコーダ論理表を示す。
【図４】 図４は、本発明の原理に従うデコーダ回路を示す。
【図５】 図５は、本発明の原理を説明する波形を示す。
【図６】 図６は、本発明の原理を説明する波形を示す。
【図７】 図７は、本発明によるエンコーダを含む送信システムを示す。
【図８】 図８は、本発明によるデコーダを含む受信機を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月２２日（２０００．２．２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項１５】 前記混合するステップが、前記受信されたビットストリ
ームの位相を偏移させるステップを含み、互いに位相が直交する信号を発生し、 前記直交信号をスペクトラム拡散復調器で処理して制御信号を発生し、 該制御信号を前記混合するステップに使用する、請求項１１記載の復号方法。
ームの位相を偏移させるステップを含み、互いに位相が直交する信号を発生し、 前記直交信号をスペクトラム拡散復調器で処理して制御信号を発生し、 該制御信号を前記混合するステップに使用する、請求項１１記載の復号方法。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月２９日（２０００．３．２９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (71)出願人 46，Ｑｕａｉ Ａ， Ｌｅ Ｇａｌｌｏ Ｆ−92648 Ｂｏｕｌｏｇｎｅ Ｃｅｄｅ ｘ Ｆｒａｎｃｅ (72)発明者 リードル，ウイルヘルム アーンスト アメリカ合衆国 インデイアナ州 インデ イアナポリス フルービア・テラス 8837 (72)発明者 ザング，ジミング アメリカ合衆国 インデイアナ州 インデ イアナポリス ビーレア・ドライブ 10854 Ｆターム(参考） 5K004 AA08 JF01 JG01 JH01 5K029 AA13 DD05 FF02 FF09 GG03 HH21 JJ04 【要約の続き】
Claims (15)
- 【請求項１】 入力ディジタル・データストリームを処理するシステムに
おいて、符号化された出力信号を、前記入力信号のパラメータの変化の関数とし
て発生する方法であって、 所定の持続期間を有し、前記パラメータの変化を表さない第１の符号化された
ビットを発生するステップと、 前記入力信号が前記パラメータの第１のタイプの変化を表すと、第２の符号化
されたビットを発生するステップと、 前記入力信号が前記パラメータの第２のタイプの変化を表すと、第３の符号化
されたビットを発生するステップと、から成る前記方法。 - 【請求項２】 前記パラメータが前記入力信号の論理状態の変化に関連す
る位相変化であり、 前記第１のタイプの変化が１つの方向における論理状態の変化であり、 前記第２のタイプの変化が別の第２の方向における論理状態の変化である、請
求項１記載の方法。 - 【請求項３】 前記第１の符号化されたビットを発生する前記ステップが
、所定の基準ビット幅を有する第１の符号化されたビットを発生し、 前記第２の符号化されたビットを発生する前記ステップが、前記基準ビット幅
に対し第１の所定のビット幅の変化を有する第２の符号化されたビットを発生す
るステップと、 前記第３の符号化されたビットを発生するステップが、前記基準ビット幅に対
し第２の所定のビット幅の変化を有する第３の符号化されたビットを発生する、
請求項１記載の方法。 - 【請求項４】 前記入力信号が１つの方向で論理状態の変化を示すと、前
記第２の符号化されたビットを発生する前記ステップが、前記基準ビット幅に対
し所定のビット幅の増加を有する第２の符号化されたビットを発生し、 前記入力信号が別の方向で論理状態の変化を示すと、前記第３の符号化された
ビットを発生する前記ステップが、前記基準ビット幅に対し所定のビット幅の減
少を有する第３の符号化されたビットを発生する、請求項３記載の方法。 - 【請求項５】 前記入力信号が論理状態の変化を示さないと、前記第１の
符号化されたビットを発生する前記ステップが、所定の数のクロック周期を含む
第１の符号化されたビットを発生し、 前記入力信号が１つの方向で論理状態の変化を示すと、前記第２の符号化され
たビットを発生する前記ステップが、クロック周期の所定の増加を伴う第２の符
号化されたビットを発生し、 前記入力信号が別の方向で論理状態の変化を示すと、前記第３の符号化された
ビットを発生する前記ステップが、クロック周期の所定の減少を伴う第３の符号
化されたビットを発生する、請求項３記載の方法。 - 【請求項６】 前記第１の符号化されたビットが、所定のＮクロック周期
を含み、 前記第２の符号化されたビットが、Ｎ＋１クロック周期を含み、 前記第３の符号化されたビットが、Ｎ−１クロック周期を含む、請求項５記載
の方法。 - 【請求項７】 Ｎが１５以下である、請求項６記載の方法。
- 【請求項８】 前記符号化された出力信号をスペクトラム拡散システムに
よって処理するステップを更に含む、請求項１記載の方法。 - 【請求項９】 前記処理するステップが、 前記符号化された出力信号を搬送波で変調し、被変調信号を発生するステップ
と、 前記被変調信号を擬似ランダム雑音信号と混合し、スペクトラム拡散信号を発
生するステップと、 前記スペクトラム拡散信号を送信するステップと、を含む請求項８記載の方法
。 - 【請求項１０】 前記混合するステップに先立ち前記被変調信号を低域瀘
波するステップを更に含む、請求項９記載の方法。 - 【請求項１１】 受信されたビットストリームのパラメータの変化を表す
第１、第２、第３の符号化されたビットから成る前記受信されたビットストリー
ムから、復号化されたデータストリームを発生する復号化方法であって、 所定の持続期間を有する第１の符号化されたビットに応答し、前記パラメータ
の変化を表さない第１のデータ成分を発生するステップと、 前記第２の符号化されたビットに応答し、前記パラメータの第１のタイプの変
化を表す第２のデータ成分を発生するステップと、 前記第３の符号化されたビットに応答し、前記パラメータの第２のタイプの変
化を表す第３のデータ成分を発生するステップと、から成る前記復号化方法。 - 【請求項１２】 前記パラメータが出力データストリームの論理状態であ
り、 前記第１のデータ成分が前記論理状態の変化を表さず、 前記第２のデータ成分が１つの方向で前記論理状態の変化を表し、 前記第３のデータ成分が別の方向で前記論理状態の変化を表す、請求項１１記
載の復号化方法。 - 【請求項１３】 前記第１の符号化されたビットが所定のＮクロック周期
を含み、 前記第２の符号化されたビットがＮ＋１クロック周期を含み、 前記第３の符号化されたビットがＮ−１クロック周期を含む、請求項１１記載
の方法。 - 【請求項１４】 前記受信されたビットストリームを基準信号と混合して
、周波数がダウンコンバートされたビットストリームを発生するステップと、 前記ダウンコンバートされたビットストリームを復調して、復調された信号を
発生するステップと、 前記発生するステップに従って、前記復調された信号を復号化し、前記第１、
第２、第３のデータ成分を発生するステップと、を更に含む請求項１１記載の復
号化方法。 - 【請求項１５】 前記混合するステップが、前記受信されたビットストリ
ームの位相を偏移させるステップを含み、互いに位相が直交する信号を発生し、 前記直交信号をスペクトラム拡散復調器で処理して制御信号を発生し、 該制御信号を前記混合するステップに使用する、請求項１１記載の復号方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7753798P | 1998-03-11 | 1998-03-11 | |
| US60/077,537 | 1998-03-11 | ||
| PCT/US1999/005301 WO1999046861A1 (en) | 1998-03-11 | 1999-03-11 | Digital signal modulation system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002507075A true JP2002507075A (ja) | 2002-03-05 |
| JP2002507075A5 JP2002507075A5 (ja) | 2006-04-06 |
Family
ID=22138654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000536138A Pending JP2002507075A (ja) | 1998-03-11 | 1999-03-11 | ディジタル信号変調システム |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP1062731B1 (ja) |
| JP (1) | JP2002507075A (ja) |
| KR (1) | KR100528891B1 (ja) |
| CN (1) | CN1134894C (ja) |
| AU (1) | AU769804B2 (ja) |
| BR (1) | BR9908637A (ja) |
| DE (1) | DE69902760T2 (ja) |
| ES (1) | ES2181416T3 (ja) |
| IL (1) | IL138030A (ja) |
| TR (1) | TR200002599T2 (ja) |
| WO (1) | WO1999046861A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004509487A (ja) * | 2000-07-25 | 2004-03-25 | トムソン ライセンシング ソシエテ アノニム | デジタル・データのためのイン・バンド・オン・チャネル放送システム |
| JP2004510362A (ja) * | 2000-07-25 | 2004-04-02 | トムソン ライセンシング ソシエテ アノニム | パレス幅変調を使用するデータ伝送 |
| JP4798931B2 (ja) * | 2000-07-25 | 2011-10-19 | トムソン ライセンシング | パルス幅変調を使用する主および補助データの伝達 |
| WO2017204501A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
| WO2017204503A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
| WO2017204502A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69940400D1 (de) * | 1999-06-29 | 2009-03-26 | Sony Deutschland Gmbh | Rundfunkempfänger für Vielfach-Übertragungssystem |
| US6862317B1 (en) | 2000-07-25 | 2005-03-01 | Thomson Licensing S.A. | Modulation technique providing high data rate through band limited channels |
| ATE324732T1 (de) * | 2002-02-06 | 2006-05-15 | Abb Schweiz Ag | Verfahren zum erzeugen und einrichtung zum empfangen eines anisochronen binären signals |
| US7042959B2 (en) * | 2002-02-20 | 2006-05-09 | Thomson Licensing | DSP-based variable aperture code generation technique |
| WO2004039089A2 (en) * | 2002-10-21 | 2004-05-06 | Atlinks Usa, Inc. | Two-dimentional coding for high-density storage media applicatio ns |
| EP1570465A4 (en) * | 2002-11-20 | 2008-11-12 | Thomson Licensing | MULTI-DIMENSIONAL CODING FOR HIGH-DENSITY STORAGE MEDIA APPLICATIONS |
| JP3803364B2 (ja) * | 2003-01-15 | 2006-08-02 | 日本電信電話株式会社 | 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機 |
| US7242729B1 (en) | 2004-04-26 | 2007-07-10 | Dgi Creations, Llc | Signal decoding method and apparatus |
| US7609784B1 (en) | 2004-04-26 | 2009-10-27 | Dgi Creations, Llc | Signal decoding method and apparatus with dynamic noise threshold |
| US7453967B2 (en) * | 2004-05-05 | 2008-11-18 | Cisco Technology, Inc. | Serial self-adaptable transmission line |
| US20070025475A1 (en) * | 2005-07-28 | 2007-02-01 | Symbol Technologies, Inc. | Method and apparatus for data signal processing in wireless RFID systems |
| US8411788B2 (en) * | 2005-11-18 | 2013-04-02 | Qualcomm, Incorporated | Digital transmitters for wireless communication |
| DE602006013489D1 (de) * | 2006-12-11 | 2010-05-20 | Wago Kontakttechnik Gmbh Nach | Datenverarbeitungseinheit und Verfahren zur Synchronisierung der Kommunikation zwischen Datenverarbeitungseinheiten |
| CN102522998A (zh) * | 2011-11-12 | 2012-06-27 | 广州中大微电子有限公司 | 一种适用于nrz编码信号的typeb全速率解码电路 |
| CN105530018B (zh) * | 2016-01-22 | 2017-06-20 | 建荣集成电路科技(珠海)有限公司 | 数字调频接收机的门限扩展系统及方法 |
| CN108233940B (zh) * | 2018-01-12 | 2021-06-15 | 南京中科微电子有限公司 | 一种基于iso14443a协议的米勒编码电路 |
| GB2619963B (en) * | 2022-06-24 | 2024-07-17 | Data Conv Systems Ltd | A transmitter and a receiver |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462051A (en) * | 1982-04-02 | 1984-07-24 | Ampex Corporation | Demodulator for an asynchronous binary signal |
| US5185765A (en) * | 1986-05-08 | 1993-02-09 | Walker Harold R | High speed data communication system using phase shift key coding |
| JPS62279562A (ja) * | 1986-05-28 | 1987-12-04 | Victor Co Of Japan Ltd | デ−タ抜取り方法及びデ−タ抜取り装置 |
| US5025328A (en) * | 1989-03-22 | 1991-06-18 | Eastman Kodak Company | Circuit for decoding binary information |
| US4951049A (en) * | 1989-03-22 | 1990-08-21 | Eastman Kodak Company | Self clocking binary information encoder |
-
1999
- 1999-03-11 TR TR2000/02599T patent/TR200002599T2/xx unknown
- 1999-03-11 BR BR9908637-9A patent/BR9908637A/pt not_active IP Right Cessation
- 1999-03-11 KR KR10-2000-7009781A patent/KR100528891B1/ko not_active IP Right Cessation
- 1999-03-11 DE DE69902760T patent/DE69902760T2/de not_active Expired - Lifetime
- 1999-03-11 ES ES99916126T patent/ES2181416T3/es not_active Expired - Lifetime
- 1999-03-11 CN CNB998038563A patent/CN1134894C/zh not_active Expired - Fee Related
- 1999-03-11 IL IL13803099A patent/IL138030A/en not_active IP Right Cessation
- 1999-03-11 JP JP2000536138A patent/JP2002507075A/ja active Pending
- 1999-03-11 WO PCT/US1999/005301 patent/WO1999046861A1/en active IP Right Grant
- 1999-03-11 AU AU34504/99A patent/AU769804B2/en not_active Ceased
- 1999-03-11 EP EP99916126A patent/EP1062731B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004509487A (ja) * | 2000-07-25 | 2004-03-25 | トムソン ライセンシング ソシエテ アノニム | デジタル・データのためのイン・バンド・オン・チャネル放送システム |
| JP2004510362A (ja) * | 2000-07-25 | 2004-04-02 | トムソン ライセンシング ソシエテ アノニム | パレス幅変調を使用するデータ伝送 |
| JP4651910B2 (ja) * | 2000-07-25 | 2011-03-16 | トムソン ライセンシング | デジタル・データのためのイン・バンド・オン・チャネル放送システム |
| JP4745593B2 (ja) * | 2000-07-25 | 2011-08-10 | トムソン ライセンシング | パレス幅変調を使用するデータ伝送 |
| JP4798931B2 (ja) * | 2000-07-25 | 2011-10-19 | トムソン ライセンシング | パルス幅変調を使用する主および補助データの伝達 |
| WO2017204501A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
| WO2017204503A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
| WO2017204502A1 (ko) * | 2016-05-27 | 2017-11-30 | 주식회사 지엠케이 | 전력선 통신 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| IL138030A (en) | 2004-09-27 |
| IL138030A0 (en) | 2001-10-31 |
| WO1999046861A1 (en) | 1999-09-16 |
| CN1292949A (zh) | 2001-04-25 |
| DE69902760T2 (de) | 2003-06-05 |
| BR9908637A (pt) | 2000-11-14 |
| AU769804B2 (en) | 2004-02-05 |
| AU3450499A (en) | 1999-09-27 |
| EP1062731B1 (en) | 2002-09-04 |
| KR100528891B1 (ko) | 2005-11-16 |
| CN1134894C (zh) | 2004-01-14 |
| KR20010041589A (ko) | 2001-05-25 |
| TR200002599T2 (tr) | 2000-11-21 |
| EP1062731A1 (en) | 2000-12-27 |
| ES2181416T3 (es) | 2003-02-16 |
| DE69902760D1 (de) | 2002-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002507075A (ja) | ディジタル信号変調システム | |
| US6775324B1 (en) | Digital signal modulation system | |
| EP3092763B1 (en) | Combined amplitude-time modulation and phase modulation | |
| JP4745593B2 (ja) | パレス幅変調を使用するデータ伝送 | |
| AU2001277020B2 (en) | Transmission of main and auxilliary data using pulse width modulation | |
| US20170041020A1 (en) | Combined amplitude-time and phase modulation | |
| KR100852611B1 (ko) | 대역 제한된 채널들을 통해 높은 데이터 레이트를 제공하는 변조 테크닉 | |
| AU2001277020A1 (en) | Transmission of main and auxilliary data using pulse width modulation | |
| AU2001275998A1 (en) | Data Transmission using pulse with modulation | |
| AU2001277931B2 (en) | An in-band-on-channel broadcast system for digital data | |
| JP2003532311A (ja) | 差分符号シフトキーイングを利用するスペクトラム拡散通信システム | |
| JP2003509960A (ja) | 通信システムにおける線形変調データ信号の復調技術 | |
| MXPA00008799A (es) | Sistema de modulacion de señales digitales | |
| JPS59131247A (ja) | デイジタルデ−タ伝送方法および装置 | |
| JPH06350561A (ja) | データ変調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |