JP4745593B2 - パレス幅変調を使用するデータ伝送 - Google Patents

Description

【０００１】
本発明は、帯域制限チャネルを介して複数の高速データレート信号を伝送する変調技法に関する。
【０００２】
データを、帯域幅が制限されたチャネルを介して、高データレートで供給するのが、常に望ましい。チャネルを介してデータレートを上げるため、これまでにも多くの変調技法が開発されてきた。例えば、Ｍ-aryＰＳＫ（phase shift keyed）およびＱＡＭ（quadrature amplitude modulation）技法によれば、複数のデータビットを、伝送される各シンボルで符号化して圧縮することができる。このようなシステムにおいては、これら技法に関連する制約がある。第一に、このようなシステムに関連するハードウェアは高価である。これは、これらの技法が適正に動作するには、チャネル線形性が高水準である必要があるからである。したがって、キャリアトラッキングと、シンボルリカバリーと、補間と、信号シェーピングとのために、大規模な信号処理を行わなければならない。第二に、このような技法はマルチパスに影響される。マルチパスは受信機で補償する必要がある。第三に、これらのシステムは、所望のデータレートを得るため、一部のアプリケーション（例えばインバンドオンチャネル放送ＦＭサブキャリアサービス）で使用可能な帯域幅を超える帯域幅を必要とすることが多い。
【０００３】
幾つかのデータ信号をチャネルを介して供給することも望ましい。チャネルを完全に利用する変調技法もあるが、そのチャネルを使用しない態様の変調技法もある。周波数ドメインマルチプレクシングと、時間ドメインマルチプレクシングとは、複数の信号が１つのチャネルを共用するための２つの技法である。このようにチャネルを共用すると、チャネルを介した全体のスループットが向上する。
【０００４】
本発明の原理によれば、デジタルデータ変調器には、共通のデータビット周期（data bit period）を有する複数のデジタルデータ信号の信号源が含まれる。複数のエンコーダは、それぞれ、データビット周期内でそれぞれ重なり合わない時間間隔で発生するエッジを有する可変パルス幅符号を使用して、複数のデジタルデータ信号をそれぞれ符号化する。複数のパルス信号生成器は、それぞれ、符号化された複数のデジタルデータ信号の各エッジを表すパルスを生成する。キャリア信号生成器は、それぞれのパルスに対応するキャリアパルスを有するキャリア信号を生成する。
【０００５】
本発明の他の態様によれば、デジタルデータ検波器には、連続するビット周期を含む被変調信号の信号源が含まれており、重なり合わない複数の時間間隔を有するビット周期は、それぞれ、連続するビット周期の対応する時間間隔と関連付けられており、各時間間隔は、他の関連する時間間隔内のキャリアパルスを基準として時間間隔をおいて配置された、対応する可変パルス幅符号化デジタルデータ信号を表すキャリアパルスを含む。検波器は、受信したキャリアパルスに対応するパルスを生成するために、変調信号を復調する。複数のデコーダが、それぞれ、対応するデジタルデータ信号を生成するため、ビット周期内の複数の関連する時間間隔のうちのそれぞれで受信したパルスを復号する。
【０００６】
本発明の原理に従った技法によれば、単一のチャネルを介し、複数の独立した高速データレート信号が、同時に伝送される。本発明によるシステムは、比較的安価な回路を使用してインプリメントすることができ、マルチパス干渉に敏感でなく、実質的な帯域幅圧縮を行うことができる。
【０００７】
図１は、データレートが速く帯域幅の狭い信号を生成する変調器を示す構成図である。図１では、入力端子ＩＮは高速データレートデジタル信号を受信する。入力端子ＩＮはエンコーダ１０の入力端子に結合されている。エンコーダ１０の出力端子は微分器２０の入力端子に結合されている。微分器２０の出力端子はレベル検出器２５の入力端子に結合されている。レベル検出器２５の出力端子はミキサ３０の第１入力端子に結合されている。局部発振器４０はミキサ３０の第２入力端子に結合されている。ミキサ３０の出力端子はＢＰＦ（bandpass filter）５０の入力端子に結合されている。ＢＰＦ５０の出力端子は、出力端子ＯＵＴに結合されており、出力端子ＯＵＴから、入力端子ＩＮからのデジタル信号を表す被変調信号が出力される。
【０００８】
図２は、図１の変調器の動作を理解するのに役立つ波形図である。図２は、波形をより明確に図示するためにスケーリングされていない。本実施形態では、入力端子ＩＮからの高速データレートデジタル信号は、ＮＲＺ（non-return-to-zero）フォーマットのバイレベル（bilevel）信号である。このＮＲＺ信号を図２において第１の信号として示す。このＮＲＺ信号は、連続するビットを搬送し、これらビットは、それぞれ、ＮＲＺ信号ビット周期（ＮＲＺ信号において点線で示す）と呼ばれる所定の周期の間、持続し、ビットレートと呼ばれる対応する周波数を有する。このＮＲＺ信号のレベルは、全ての周知の方法で、そのビットの値を表す。エンコーダ１０は、可変パルス幅符号を使用してＮＲＺ信号を符号化する。本実施形態では、可変パルス幅符号は可変アパーチャ符号である。可変アパチャ符号化についての詳細な記載は、１９９９年３月１１日に出願され、発明者がChandra Mohanである国際特許出願ＰＣＴ／ＵＳ９９／０５３０１にある。この特許出願では、ＮＲＺ信号は次の方法で位相符号化されている。
【０００９】
ＮＲＺ信号の各ビット周期は、符号化信号における遷移として、符号化される。ビットレートのＭ倍の符号化クロックが、ＮＲＺ信号を位相符号化するため、使用されている。上記特許出願では、符号化クロックは、ビットレートの９倍であるレートＭでラン（run）する。ＮＲＺ信号が論理１レベルから論理０レベルへ遷移すると、前の遷移から、８符号化クロックサイクル（Ｍ−１）において、符号化された信号が遷移する。ＮＲＺ信号が論理０レベルから論理１レベルへ遷移すると、前の遷移から、１０符号化クロックサイクル（Ｍ＋１）において、符号化された信号が遷移する。ＮＲＺ信号が遷移しない場合、すなわち連続するビットが同じ値を有する場合は、最後の遷移から、９符号化クロックサイクル（Ｍ）において、符号化された信号が遷移する。この可変アパーチャ符号化（variable aperture coded; VAC）信号を図２において第２の信号として示す。
【００１０】
ＶＡＣ信号の遷移と一致した時点で一連のパルスを生成するために、ＶＡＣ信号は微分器２０によって微分される。微分器２０において、ＶＡＣ変調信号に対して９０度の位相シフトが行われる。リーディングエッジの遷移により、立ち上がりパルスが生成され、トレイリングエッジの遷移により、立ち下がりパルスが生成される。これらは全ての周知の方法で行われる。微分されたＶＡＣ信号
【００１１】
【数１】

【００１２】
は、図２において第３の信号として示す。一定の振幅を有する一連のトライレベル（trilevel）パルスを生成するため、
【００１３】
【数２】

【００１４】
は、レベル検出器２５によってレベルが検出される。微分されたＶＡＣ信号
【００１５】
【数３】

【００１６】
が正の閾値よりも大きな値を有する場合は、高い値を有するレベル信号が生成され、負の閾値よりも小さな値を有する場合は、低い値を有するレベル信号が生成され、そうでなければ、中心値を有するレベル信号が生成される。これは全ての周知の方法で行なわれる。このレベル信号を図２において第４の信号（ＬＥＶＥＬ）として示す。
【００１７】
このＬＥＶＥＬ信号により、ミキサ３０で局部発振器４０からのキャリア信号が変調される。正のパルスにより、第１の位相を有するキャリア信号のパルスが生成され、負のパルスにより、第２の位相を有するキャリア信号のパルスが生成される。第１および第２の位相は、実質的に１８０度の位相差があるのが好ましい。このキャリア信号パルスは、実質的に、１つのコーディングクロック周期の長さであるのが好ましく、本実施形態においては、ＮＲＺビット周期の実質的に１／９の持続時間を有するのが好ましい。局部発振器４０の信号の周波数は、キャリア信号パルス時間周期において、少なくとも１０サイクルの局部発振器４０の信号が発生できるように、選択されるのが好ましい。キャリア信号ＣＡＲＲは、図２において最下段に示してあり、各矩形包絡線内に縦のハッチングが施してある。図２のＣＡＲＲ信号においては、正のＬＥＶＥＬパルスに応答して生成されたキャリアパルスの位相を＋で表し、負のＬＥＶＥＬパルスに応答して生成されたキャリアパルスの位相を−で表してある。＋および−は、実質的に１８０度の位相差のみを表しており、任意の絶対位相を表すものではない。
【００１８】
ＢＰＦ５０は、ＣＡＲＲ信号内の全ての「帯域外」フーリエ成分をフィルタリングするとともに、キャリア成分自体と、一方のサイドバンドとをフィルタリングし、ＳＳＢ（single-side-band）にする。ＢＰＦ５０からの出力信号ＯＵＴは、ＳＳＢ位相又は周波数変調信号であって、入力端子ＩＮからのＮＲＺデータ信号を表すものである。この信号は、多くの周知の伝送技法のうちのいずれかによって、受信機に伝送することができる。
【００１９】
図３は、図１及び図２の変調器によって変調された信号を受信することができる受信機を示すブロック図である。図３において、入力端子ＩＮは、図１及び図２を参照して述べたように、変調信号の信号源に結合されている。入力端子ＩＮはＢＰＦ１１０の入力端子に結合されている。ＢＰＦ１１０の出力端子は積分器１２０の入力端子に結合されている。積分器１２０の出力端子は制限増幅器１３０の入力端子に結合されている。制限増幅器１３０の出力端子は検波器１４０の入力端子に結合されている。検波器１４０の出力端子はデコーダ１５０の入力端子に結合されている。デコーダ１５０において、入力端子ＩＮからの変調信号を表すＮＲＺ信号が復調され、デコーダ１５０の出力端子は出力端子ＯＵＴに結合されている。
【００２０】
動作を説明すると、前述のように、ＢＰＦ１１０により帯域外信号がフィルタリングされ、変調ＳＳＢ信号のみがパス（pass）される。積分器１２０においては、微分器２０（図１）による９０度位相シフトに対して逆の９０度位相シフトを行う。制限増幅器１３０は、積分器１２０からの信号の振幅を一定の振幅に制限する。制限増幅器１３０からの信号は、図２のキャリアパルス信号ＣＡＲＲに対応する。検波器１４０は、ＦＭ弁別器またはＰＬＬ（phase lock loop）のいずれかであり、それぞれ、ＦＭまたはＰＭ変調されたキャリアパルス信号を復調するのに使用される。検波器１４０は、キャリアパルスを検出し、位相及びそれら位相のタイミングによって表される遷移を有するバイレベル信号を生成する。検波器１４０の出力は図２のＶＡＣ信号に対応する可変ビット幅信号である。デコーダ１５０は、エンコーダ１０（図１）の逆の動作を行い、出力端子ＯＵＴから、図２のＮＲＺ信号に対応するＮＲＺ信号を出力する。上記米国特許出願（ＲＣＡ第８８９４５号）は、図３において使用することのできるデコーダ１５０について記載されている。出力端子ＯＵＴからのＮＲＺ信号は、その後、所定の回路（図示せず）によって処理される。
【００２１】
キャリアパルス（図２の信号ＣＡＲＲ）が所定の時点で生成され、しかもキャリアパルスの持続時間が制限されているから、検波器１４０を、キャリアパルスが予測される時点でのみイネーブルにすることができる。例えば本実施形態では、既に詳細に述べたように、各キャリアパルスの持続時間は、ＮＲＺ信号の遷移から遷移までの時間であるＮＲＺ信号遷移間時間の実質的に１／９の時間である。あるキャリアパルス（トレイリングエッジを表す）からＮＲＺ信号遷移間時間の８／９の時間で、キャリアパルスが受信された後は、このキャリアパルスからＮＲＺ信号遷移間時間の９／９（遷移なし）の時間か、１０／９（リーディングエッジ）の時間でのみ、キャリアパルスが予測される。同様に、あるキャリアパルスからＮＲＺ信号遷移間時間の１０／９（リーディングエッジを表す）の時間で、キャリアパルスが受信された後は、このキャリアパルスからＮＲＺ信号遷移間時間の８／９（トレイリングエッジ）の時間か、９／９（遷移なし）の時間でのみ、キャリアパルスが予測される。キャリアパルスが予測された時と、予測されたキャリアパルスの持続時間の時間的近傍でのみ、検波器１４０をイネーブルにする必要がある。
【００２２】
ウィンドウイングタイマは、図３において点線１６０で囲んで示したものであり、検波器１４０のステータス出力端子に結合された入力端子を有するとともに、検波器１４０のイネーブル入力端子に結合された出力端子を有する。ウィンドウイングタイマ１６０は検波器１４０からの信号を監視し、前述のようにキャリアパルスが予測された時と、このキャリアパルスの持続時間の時間的近傍でのみ、検波器をイネーブルにする。
【００２３】
本実施形態では、被変調信号のエネルギーは、主としてビットレートの０．４４（８／１８）倍と０．５５（１０／１８）倍との間にあり、結果として、ビットレートの０．１１倍の帯域幅を有する。その結果、当該帯域幅を介するデータレートは９倍だけ増加する。他の圧縮率は、当業者に顕著な兼ね合い及び制約によって符号化クロック対ビットレートの比率を変えることにより、容易に得ることができる。
【００２４】
前述のシステムは、送信機及び受信機のどちらにおいても、Ｍ-aryＰＳＫまたはＱＡＭ変調技法のいずれかよりも精巧でない回路でインプリメントすることができる。より具体的に言えば、当該受信機においては、被変調信号が抽出された後に、より安価で省電力の制限増幅器（例えば１３０）を使用することができる。さらにＮＲＺ信号の符号化及び復号はどちらも、名目上高速のＰＬＤ（programmable logic device）を使用してパフォームすることができる。このようなデバイスは比較的安価（現在は１−２ドル）である。さらに、このシステムにはシンボル間干渉がないため、波形整形は不要である。さらに、クロックリカバリーループを除き、トラッキングループも不要である。
【００２５】
前述のように、キャリア伝送はビット境界上でのみ発生し、ビット周期全体にわたって継続するものではないため、パルスが予測される場合にのみ受信したキャリアパルスを検出する目的で、受信機内で時間（temporal）ウィンドウイングを使用することができる。したがって、本システムにおいてはマルチパスの問題はない。
【００２６】
前述の変調技法に関する一応用例では、ＣＤ品質のデジタル音楽が、ＦＭのモノラル放送オーディオ信号とステレオ放送オーディオ信号とともに伝送されている。図４は、図１及び図２の変調技法のこの応用例を理解する上で役立つスペクトル図である。図４ａは、米国のＦＭ放送信号に関する出力包絡線を示す図である。図４ａにおいては、横軸が周波数を表し、およそ８８ＭＨｚから１０７ＭＨｚまでの間のＶＨＦ帯域の一部を表す。信号強度は縦軸で表される。２つの隣接する放送信号スペクトルの許容された包絡線が図示してある。それぞれのキャリアが、上向きの矢印を有する垂線で図示してある。それぞれのキャリアの近傍にサイドバンドがあり、このサイドバンドは、キャリアをＦＭ変調した放送信号を搬送するものである。
【００２７】
アメリカのＦＭラジオ局は、モノラル及びステレオオーディオを、キャリアのうちの１００ｋＨｚの範囲にあたるサイドバンドで、フルパワーで、放送することができる。これらのサイドバンドは、図４ａにおいては、ハッチングを施さずに示してある。放送会社は他の情報を１００ｋＨｚから２００ｋＨｚまでのサイドバンドで、放送することができるが、この帯域内で伝送されるパワーはフルパワーよりも３０ｄＢ低くなければならない。これらのサイドバンドはハッチングを施して図示してある。隣接局（地理的に同一の領域内にある）は、少なくとも４００ｋＨｚ離れていなければならない。
【００２８】
図４ａに示す低周波放送信号のキャリア上のアッパサイドバンドが、図４ｂのスペクトル図に図示してある。図４ｂにおいて、縦軸が変調度を表す。図４ｂにおいて、モノラルオーディオ信号Ｌ＋Ｒが０から１５ｋＨｚまでのサイドバンドで、変調レベル９０％で伝送される。Ｌ−Ｒオーディオ信号は、３８ｋＨｚの抑制サブキャリア周波数を中心とするダブルサイドバンドキャリア抑制信号として、変調レベル４５％で伝送される。ロワーサイドバンド（ｌｓｂ）は２３ｋＨｚから３８ｋＨｚまでであり、アッパサイドバンド（ｕｓｂ）は３８ｋＨｚから５３ｋＨｚまでである。１９ｋＨｚパイロットトーン（抑制キャリア周波数の１／２）も、メインキャリアを中心とするサイドバンドに含まれる。したがって、メインキャリアを中心とするアッパサイドバンド（図４ｂ）及びロワーサイドバンド（図示せず）の両方で、放送会社がフルパワーで追加情報を放送するために、依然として４７ｋＨｚが使用可能である。前述のように、１００ｋＨｚから２００ｋＨｚまでの伝送パワーは、フルパワーよりも３０ｄＢ低くなければならない。
【００２９】
前述の図１及び図２の変調技法を使用して、ＭＰ３ ＣＤ品質オーディオ信号を含む１２８kbps（kilobit-per-second）信号を、２０ｋＨｚ未満の帯域幅で符号化及び伝送することができる。このデジタルオーディオ信号は、（例えば）アッパサイドバンドの５３ｋＨｚから１００ｋＨｚの間に配置し、図４ｂに示したように、サブキャリア信号として通常の放送ステレオオーディオ信号と共に伝送することができる。図４ｂでは、デジタルオーディオ信号は７０ｋＨｚを中心とする前述のＳＳＢ信号であり、およそ６０ｋＨｚから８０ｋＨｚまでである。この信号はメインキャリアの１００ｋＨｚ範囲内にあるため、フルパワーで伝送することができる。
【００３０】
図５は図１ないし図３を参照して上述した変調技法に従ってインプリメントされるインバンドオンチャネルデジタル伝送チャネルを組み込んだＦＭ放送送信機のブロック図である。図５において、図１と同一要素は、「図１」とラベル付けをした点線のブロック内にあるが、同一参照番号を付して説明を省略する。エンコーダ１０と、微分器２０と、レベル検出器２５と、ミキサ３０と、発振器４０と、ＢＰＦ５０とを組み合せたものにおいては、デジタル入力信号（図２のＮＲＺ）を表すＳＳＢ位相または周波数変調信号（図２のＣＡＲＲ）が生成される。これについては、図１及び図２を参照して既に説明した。ＢＰＦ５０の出力端子は増幅器６０の入力端子に結合されている。増幅器６０の出力端子はミキサ７０の第１入力端子に結合されている。発振器８０はミキサ７０の第２入力端子に結合されている。ミキサ７０の出力端子はフィルタ／増幅器２６０の入力端子に結合されている。フィルタ／増幅器２６０の出力端子は信号コンバイナ２５０の第１入力端子に結合されている。
【００３１】
放送ベースバンド信号処理装置２１０の出力端子は、ミキサ２２０の第１入力端子に結合されている。発振器２３０はミキサ２２０の第２入力端子に結合されている。ミキサ２２０の出力端子はフィルタ／増幅器２４０の入力端子に結合されている。フィルタ／増幅器２４０の出力端子は、信号コンバイナ２５０の第２入力端子に結合されている。信号コンバイナ２５０の出力端子は、伝送アンテナ２８０に結合された出力増幅器２７０の入力端子に結合されている。
【００３２】
動作を説明する。エンコーダ１０がデジタルオーディオ信号を表すデジタル信号を受信する。好ましい実施形態では、このデジタル信号はＭＰ３準拠のデジタルオーディオ信号である。より具体的に言えば、デジタルオーディオデータストリームは、ＲＳ（Reed-Solomon）符号を使用して符号化されたＦＥＣ（forward-error-correction）である。そして、ＦＥＣ符号化データストリームはパケット化される。その後このパケット化されたデータは、上述したように、図１の回路によってＳＳＢ信号に圧縮される。
【００３３】
発振器４０からの信号の周波数は１０．７ＭＨｚとなるように選択されるため、エンコーダ１０からのデジタル情報は、１０．７ＭＨｚの中心周波数を中心として変調される。変調周波数の周波数は任意でよいが、より実用的には、既存の低コストのＢＰＦフィルタの周波数に対応するように選択される。例えば、典型的なＢＰＦフィルタは、中心周波数として、６ＭＨｚと、１０．７ＭＨｚと、２１．４ＭＨｚと、７０ＭＨｚと、１４０ＭＨｚ等を有する。本実施形態では、変調周波数として、１０．７ＭＨｚが選択され、ＢＰＦ５０は既存の１０．７ＭＨｚフィルタのうちの１つとしてインプリメントされる。ＢＰＦ５０によりフィルタリングされたＳＳＢ信号は、増幅器６０によって増幅され、ミキサ７０と発振器８０を組み合せたものによってアップコンバートされる。本実施形態では、発振器８０により７７．５７ＭＨｚの信号が生成され、ＳＳＢが８８．２７ＭＨｚにアップコンバートされる。この信号がフィルタリングされ、フィルタ／増幅器２６０によってさらに増幅される。
【００３４】
放送ベースバンド信号処理装置２１０は、全て周知の方法で、ステレオオーディオ信号（図示せず）を受信し、次の信号を含むベースバンドコンポジットステレオ信号を生成するのに必要な信号処理を行う。生成されるベースバンドコンポジットステレオ信号には、ベースバンドのＬ＋Ｒ信号と、３８ｋＨｚの（抑制）キャリア周波数のダブルサイドバンドキャリア抑制Ｌ−Ｒ信号と、１９ｋＨｚのパイロットトーンとが含まれている。そして、このベースバンドコンポジットステレオ信号で、ＦＭ局に割り当てられた周波数のキャリア信号が変調される。発振器２３０により、割り当てられた放送周波数（本実施形態では８８．２ＭＨｚ）のキャリア信号が生成される。ミキサ２２０は、図４ｂに示したように、ベースバンドコンポジットモノラル及びステレオオーディオ信号を使用して変調し、被変調信号を生成する。そして、この被変調信号は、キャリア周波数が８８．２ＭＨｚで、標準放送オーディオサイドバンドが図４ｂに示すようになっていて、フィルタ／増幅器２４０によってフィルタリングされ増幅される。フィルタ／増幅器２４０からの信号は、フィルタ／増幅器２６０からの中心周波数が８８．２７ＭＨｚのＳＳＢ被変調デジタル信号と組み合わされ、コンポジット信号が形成される。したがって、得られたコンポジット信号には、８８．２ＭＨｚのキャリアを変調する標準放送ステレオオーディオサイドバンドと、図４ｂに示されるように、キャリア（８８．２７ＭＨｚ）上のデジタルオーディオ信号（中心周波数が７０ｋＨｚ）を搬送するＳＳＢ被変調信号との両方の信号が含まれている。そして、このコンポジット信号は出力増幅器２７０によって増幅され、ＦＭラジオ受信機に伝送するため、送信アンテナ２８０に供給される。
【００３５】
図６は、図５のＦＭ放送送信機によって変調された信号を受信することができるＦＭ放送受信機を示すブロック図である。図６において、図３と同一要素は「図３」とラベル付けした点線のブロック内にあるが、同一参照番号を付して詳細な説明は省略する。図６において、受信アンテナ３０２はＲＦ増幅器３０４に結合されている。ＲＦ増幅器３０４の出力端子はミキサ３０６の第１入力端子に結合されている。発振器３０８の出力端子はミキサ３０６の第２入力端子に結合されている。ミキサ３０６の出力端子はＢＰＦ３１０と、同調可能（tunabel）ＢＰＦ１１０の各入力端子に結合されている。ＢＦＰ３１０の出力端子は、ＩＦ（intermediaate frequency）増幅器３１２の入力端子に結合されている。ＩＦ増幅器３１２は制限増幅器であってよい。ＩＦ増幅器３１２の出力端子は、ＦＭ検波器３１４の入力端子に結合されている。ＦＭ検波器３１４の出力端子は、ＦＭステレオデコーダ３１６の入力端子に結合されている。
【００３６】
動作を説明する。ＲＦ増幅器３０４は、受信アンテナ３０４からのＲＦ信号を受信し増幅する。発振器３０８は９８．９ＭＨｚの信号を生成する。発振器３０８とミキサ３０６の組み合せたものによって、８８．２ＭＨｚのメインキャリア信号を１０．７ＭＨｚにダウンコンバートし、ＳＳＢデジタルオーディオ信号を８８．２７ＭＨｚから１０．６３ＭＨｚにダウンコンバートする。ＢＰＦ３１０は、周知の方法で、１０．７ＭＨｚを中心周波数とする５３ｋＨｚのＦＭステレオ信号サイドバンド（Ｌ＋Ｒ及びＬ−Ｒ）のみをパスする。増幅器３１２はこの信号を増幅し、これをベースバンドコンポジットステレオ信号を生成するＦＭ検波器３１４に供給する。ＦＭステレオデコーダ３１６は、全て周知の方法で、伝送されたオーディオ信号を表すモノラル及び／またはステレオのオーディオ信号（図示せず）を生成するため、ベースバンドコンポジットステレオ信号を復号する。
【００３７】
本実施形態では、同調可能ＢＰＦ１１０は、１０．６３ＭＨｚの中心周波数に同調され、その周波数を中心として２０ｋＨｚのデジタルオーディオ信号のみをパスする。本実施形態では、ＢＰＦ１１０の通過帯域は１０．５３ＭＨｚから１０．７３ＭＨｚまでである。ＢＰＦ１１０と、積分器１２０と、制限増幅器１３０と、検波器１４０と、デコーダ１５０と、ウィンドウイングタイマ１６０との組み合せたものは、図３を参照して説明した方法で、被変調デジタルオーディオ信号を抽出し、デジタルオーディオ信号を再び生成するため、その信号を復調及び復号する。デコーダ１５０からのデジタルオーディオ信号は、伝送されたデジタルオーディオ信号に対応するオーディオ信号を生成するため、他の回路（図示せず）によって適正な方法で処理される。より具体的に言えば、この信号がパケット分解され、伝送中に導入された誤りがあれば、検出され訂正される。そして、誤り訂正されたビットストリームは、全て周知の方法で、ステレオオーディオ信号に変換される。
【００３８】
前述の実施形態においては、圧縮性能は１０２４ＱＡＭシステムと同じである。ただし、実際には、コンステレーション時間間隔が狭く、ノイズ及びマルチパスシンボル間干渉の修正が困難であるから、ＱＡＭシステムは２５６ＱＡＭ程度に制限される。上記システムにあっては、キャリアパルスを時間間隔を狭く広範囲に配置したことに起因するＩＳＩ問題は生じない。つまり、より狭い帯域幅チャネル内をより高速のデータレートで伝送しても、ＱＡＭのような他の技法に関連する問題は生じない。
【００３９】
図２を説明する。ＣＡＲＲ信号においては、キャリア信号が伝送されない間は、キャリアパルス間のギャップが比較的広いことがわかる。これらのギャップをさらに利用することができる。図７は、これらのギャップを利用することができる変調器の動作を理解するのに役立つＣＡＲＲ信号のより詳細な波形図である。前述のように、図１のエンコーダ１０においては、符号化クロック信号は、その周期が、ＮＲＺ信号のビット周期の１／９である。図７に示す点線で、符号化クロック信号周期を表す。図７において、１つのビット周期中に９つのクロック周期があることを示すため、ビット周期を、時間ｔ１から時間ｔ１０までで示してある。ただし、このビット周期は、必ずしもＮＲＺ入力信号と時間的に一致している必要はなく、ＮＲＺ信号に対して遅れる可能性が高い。
【００４０】
キャリアパルスの時間的に許容された位置は、破線の四角形で表してある。キャリアパルスは、前のキャリアパルスから、８、９、または１０クロックパルスのいずれかの後に発生させることができる。したがって、キャリアパルスは、隣接する３つのクロック周期のうちのいずれかで発生させることができる。ここで、キャリアパルスＡは前のキャリアパルスから８クロックパルス目に当り、キャリアパルスＢは前のキャリアパルスから９クロックパルス目に当り、キャリアパルスＣは前のキャリアパルスから１０クロックパルス目に当たるものと仮定する。
【００４１】
前述のように、キャリアパルスが前のキャリアパルス（Ａ）から８クロックパルス目に当たる場合、これはＮＲＺ信号のトレイリングエッジを示し、その直後には、ＮＲＺ信号に変化がないことを表す９クロックパルス目の時間間隔（Ｄ）か、またはＮＲＺ信号のリーディングエッジを表す１０クロックパルス目の時間間隔（Ｅ）のうちのいずれかのみが続くことができる。同様に、キャリアパルスが前のキャリアパルス（Ｃ）から１０クロックパルス目に当たる場合、これはＮＲＺ信号のトレイリングエッジを示し、その直後には、ＮＲＺ信号のリーディングエッジを表す８クロックパルス目の時間間隔（Ｅ）か、またはＮＲＺ信号に変化がないことを表す９クロックパルス目の時間間隔（Ｆ）のいずれかのみが続くことができる。キャリアパルスが前のキャリアパルス（Ｂ）から９クロックパルス目に当たる場合、これはＮＲＺ信号に変化がないことを示し、その直後には、ＮＲＺ信号のトレイリングエッジを表す８クロックパルス目の時間間隔（Ｄ）か、ＮＲＺ信号に変化のないことを表す９クロックパルス目の時間間隔（Ｅ）か、またはＮＲＺ信号のリーディングエッジを表す１０クロックパルス目の時間間隔（Ｆ）のいずれかが続くことができる。これらを、図７に示す。ＮＲＺビット周期中の９つの符号化クロック周期にあっては、ＮＲＺビット周期の第１時間間隔、すなわち３つの隣接するクロック周期（ｔ１−ｔ４）のうちのいずれかのクロック周期においては、潜在的に、キャリアパルスを含むことができるが、他の６つのクロック周期（ｔ４−ｔ１０）からなる第２時間間隔においては、キャリアパルスを有することができない、ことは明らかである。
【００４２】
ＣＡＲＲ信号においてキャリアパルスが生成されない時間間隔においては、他の補助データで、キャリア信号を変調することができる。これは、図７において、縦のハッチングを施した角に丸みのある四角形（ＡＵＸ ＤＡＴＡ）として示す。ガード期間Δｔは、デジタルオーディオ信号を搬送するキャリアパルス（Ａ）−（Ｆ）と、補助データを搬送するキャリア変調（ＡＵＸ ＤＡＴＡ）との間に潜在する干渉を最小限にするために設けてあり、第１のガード期間Δｔは、ビット周期において最後に潜在するキャリアパルス（Ｃ）の後にあり、第２のガード期間Δｔは、このギャップを含む次のビット周期において潜在するキャリアパルス（Ｄ）の前にある。
【００４３】
図８は、被変調符号化データストリームに補助データを含めることをインプリメントすることができる変調システムの実施形態を示すブロック図である。図８において、図１と同一要素は同一参照番号を付して詳細な説明は省略する。図８において、補助データ（ＡＵＸ）のデータ源（図示せず）はＦＩＦＯ（first-in first-put）バッファ４０２の入力端子に結合されている。ＦＩＦＯバッファ４０２の出力端子はマルチプレクサ４０４の第１データ入力端子に結合されている。マルチプレクサ４０４の出力端子は、ミキサ３０の入力端子に結合されている。レベル検出器２５の出力端子は、マルチプレクサ４０４の第２データ入力端子に結合されている。エンコーダ１０のタイミング出力端子は、マルチプレクサ４０４の制御入力端子に結合されている。
【００４４】
本実施形態では、補助データ信号はキャリア信号を直接変調できる状態にあると仮定する。当業者であれば、その信号の特性に最も適した方法で、キャリアを符号化する方法、及び／または、キャリアを変調するために信号を準備する方法、を理解することができる。加えて、本実施形態では、補助データ信号はデジタル形式のものであると仮定する。ただし、必ずしもそうである必要はない。補助データ信号はアナログ信号であってもよい。
【００４５】
動作を説明する。エンコーダ１０には、パルスの相対タイミングを制御する内部タイミング回路（図示せず）が含まれる。このタイミング回路は、当業者にとって当然のことであるが、次のような信号を生成する方法により、変更可能である。すなわち、この信号は、キャリアパルスが潜在的にＣＡＲＲ信号内で発生可能な場合に、３つの隣接する符号化クロック周期ｔ１−ｔ４における第１の状態と、残りの符号化クロック周期ｔ４−ｔ１０における第２の状態とを有する信号である。この信号は、パルスが発生可能な周期ｔ１−ｔ４においては、レベル検出器２５の出力端子をミキサ３０の入力端子に結合し、それ以外のｔ４−ｔ１０においては、ＦＩＦＯバッファ４０２の出力端子をミキサ３０に結合するように、マルチプレクサ４０４を制御する際に使用することができる。レベル検出器２５の出力端子がミキサ３０に結合されている周期ｔ１−ｔ４においては、図８の回路は図１に示したように構成されており、上述したように動作する。
【００４６】
ＦＩＦＯバッファ４０２がミキサ３０に結合されている期間（ガード帯域Δｔを考慮すると、ｔ４＋Δｔからｔ１０−Δｔまで）において、ＦＩＦＯバッファ４０２からのデータは発振器４０からのキャリア信号を変調する。ＦＩＦＯバッファ４０２は、一定のビットレートでデジタル補助データ信号を受信し、キャリアパルス（Ａ）−（Ｃ）を生成することができる期間（ｔ１−ｔ４）において、この信号をバッファリングするように動作する。その後、ＦＩＦＯバッファ４０２は、格納された補助データを、補助データが伝送される期間（ｔ４＋Δｔからｔ１０−Δｔまで）において、より高速のビットレートで、バーストとして、ミキサ３０に供給する。ＣＡＲＲ信号により、補助データのバーストのネットスループットは、補助データ信号の信号源（図示せず）からの補助データの一定のネットスループットと一致しなければならない。当業者であれば、全て周知の方法で、スループットを一致させる方法と、オーバーラン及びアンダーランとに備える方法を理解することができる。
【００４７】
図９は、図８のシステムによって生成された信号を受信できる受信機を示すブロック図である。図９において図３と同一要素は同一参照番号を付して詳細な説明は省略する。図９において、検波器１４０の出力端子は制御可能スイッチ４０６の入力端子に結合されている。制御可能スイッチ４０６の第１出力端子は、デコーダ１５０の入力端子に結合されている。制御可能スイッチ４０６の第２出力端子は、ＦＩＦＯ４０８の入力端子に結合されている。ＦＩＦＯ４０８の出力端子から、補助データ（ＡＵＸ）が出力される。ウィンドウイングタイマ１６０の出力端子は、検波器１４０のイネーブル入力端子に結合されていた図３とは異なり、制御可能スイッチ４０６の制御入力端子に結合されている。
【００４８】
動作を説明する。図９の検波器１４０は常にイネーブルである。ウィンドウイングタイマ１６０からのウィンドウイング信号は、図８のエンコーダ１０で生成されるタイミング信号に対応する。ウィンドウイング信号は、キャリアパルス（Ａ）−（Ｃ）が潜在的に発生する可能性のある周期（ｔ１−ｔ４）において第１の状態を有し、そうでない場合、すなわち（ｔ４−ｔ１０）においては、第２の状態を有する。キャリアパルス（Ａ）−（Ｃ）が潜在的に生じる可能性のある期間（ｔ１−ｔ４）においては、ウィンドウイングタイマ１６０は、検波器１４０をデコーダ１５０に結合するように、制御可能スイッチ４０６を条件付けする。この構成は図３のものと同一であり、既に詳細に述べたように動作する。
【００４９】
残りのビット周期（ｔ４−ｔ１０）においては、検波器１４０はＦＩＦＯ４０８に結合されている。この周期においては、被変調補助データが復調され、ＦＩＦＯ４０８に供給される。ＦＩＦＯ４０２（図８）に対応する方法で、ＦＩＦＯ４０８は検波器１４０から補助データバーストを受信し、一定のビットレートで補助データ出力信号ＡＵＸを生成する。補助データ信号は、補助データを、キャリアを変調するために符号化されたものとして表す。受信された補助データ信号を所望のフォーマットに復号するため、他の処理（図示せず）が必要になる場合もある。
【００５０】
本発明の原理によれば、キャリア信号に挿入される補助データは、第２の独立した高速データレート信号を表すキャリアパルスの他のセットである。インプリメントによっては、複数の対応する高速データレート信号を補助データとして表す複数セットのキャリアパルスを含むことができる。本実施形態では、チャネルには、２つの高速データレート信号が追加され、合計３つのデータ信号が存在する。
【００５１】
図１０においては、横軸が、高速データレート信号を表すキャリアパルスのタイミングを示す。ＤＡＴＡ１とラベル付けをした最上段には、図７と同様に、第１の高速データレート信号ＤＡＴＡ１を表すキャリアパルスのタイミングを示す。第２段には、第２の高速データレート信号ＤＡＴＡ２を表すキャリアパルスのタイミングを示し、第３段には、第３の高速データレート信号ＤＡＴＡ３を表すキャリアパルスのタイミングを示す。図１０に照らしてみると、第１のデータ信号ＤＡＴＡ１を表すキャリアパルスは、時間ｔ１からｔ４までの時間間隔にあるクロック周期のうちの１つに配置され、第２のデータ信号ＤＡＴＡ２を表すキャリアパルスは、時間ｔ４からｔ７までの時間間隔にあるクロック周期のうちの１つに配置され、第３のデータ信号ＤＡＴＡ３を表すキャリアパルスは、時間ｔ７からｔ１０までの時間間隔にあるクロック周期のうちの１つに配置されている、ことが分かる。データ信号ＤＡＴＡ１、ＤＡＴＡ２、及びＤＡＴＡ３からのキャリアパルスは、全て、図１０の最下段に示した単一のキャリア信号ＣＡＲＲに組み合わされる。したがって、この単一のキャリア信号は、単一のチャネルを介して３つの独立した高速データレート信号を伝送することができる。
【００５２】
キャリアパルスとして表されるそれぞれのデータ信号は、既に詳細に説明したように、ビット周期内に、３つの隣接する符号化クロック周期を含む時間間隔を必要とする、ことを当業者であれば理解することができる。本実施形態では、各ビット周期内に９つの符号化クロック周期があるため、最高３つのデータ信号を同時に搬送することができる。より一般的に言えば、Ｓ個のデータ信号を同時に符号化するためには、１ビット周期内に３×Ｓ個の符号化クロック周期が必要になる。当業者であれば、１ビット周期内のあらゆる符号化クロック周期を必ずしもデータ信号の符号化に使用する必要はない、ことも理解することができる。例えば、本実施形態では、２つのデータ信号を同時に符号化することができる。３つの隣接する符号化クロック周期の第１の時間間隔が第１の信号に割り振られ、３つの隣接する符号化クロック周期の第２の時間間隔が、第１の信号に割り振られた時間間隔とは重なり合うことなく、第２の信号に割り振られる。符号化クロック周期のうち残りの３つは未使用のままであるか、または図７に示したように、補助データに割り振られる。当業者であれば、別々の信号を表し、キャリアパルスが発生する可能性のある時間間隔が重なり合わない限り、それぞれのデータ信号を符号化するのに使用される符号化クロックが同じであり、同じ周期を有し、またはタイミングを一致させる必要がない、ことも理解することができる。
【００５３】
図１１は、３つの高速データレート信号を単一のチャネルを介して同時に伝送することのできる本発明に係る送信機を示すブロック図である。図１１は図８に対応する。図８と同一要素は同一の参照番号を付して詳細な説明は省略する。図１１において、入力端子、すなわち、ＤＡＴＡ１、ＤＡＴＡ２、及びＤＡＴＡ３は、それぞれ、対応する高速データレート信号の信号源（図示せず）に結合されている。第１の入力端子ＤＡＴＡ１は、エンコーダ１０(1)と、微分器２０(1)と、レベル検出器２５(1)とを直列接続したものを介して、マルチプレクサ４０４′の第１の入力端子に結合されている。第２の入力端子ＤＡＴＡ２は、エンコーダ１０(2)と、微分器２０(2)と、レベル検出器２５(2)とを直列接続したものを介して、マルチプレクサ４０４′の第２の入力端子に結合され、第３の入力端子ＤＡＴＡ３は、エンコーダ１０(3)と、微分器２０(3)と、レベル検出器２５(3)とを直列接続したものを介して、マルチプレクサ４０４′の第３の入力端子に結合されている。マルチプレクサ４０４′の出力端子は、ミキサ３０の入力端子に結合されている。
【００５４】
動作を説明する。エンコーダ１０(1)と、微分器２０(1)と、レベル検出器２５(1)とにより、図２の信号ＬＥＶＥＬに対応する信号であって、上記で詳細に説明した、第１の高速データレート信号ＤＡＴＡ１を表すトライレベル信号が生成される。同様に、エンコーダ１０(2)と、微分器２０(2)と、レベル検出器２５(2)とにより、第２の高速データレート信号ＤＡＴＡ２を表すトライレベル信号が生成され、エンコーダ１０(3)と、微分器２０(3)と、レベル検出器２５(3)とにより、第３の高速データレート信号ＤＡＴＡ３を表すトライレベル信号が生成される。それぞれのトライレベル信号のパルスのタイミングは、図１０に示したようになっており、システムタイミング回路（図示せず）によって制御される。当業者であれば、このようなタイミング回路の設計及びインプリメント方法を理解することができる。マルチプレクサ４０４′は、複数のトライレベルパルスを、図１０において最下段に示した信号ＣＡＲＲで示されたタイミングを有する単一のトライレベル信号に組み合わせる。この組み合わされた信号は、その後、ミキサ３０において、発振器４０からのキャリア信号を変調するのに使用される。その結果生じるキャリア信号は、全て、上述したように、ＳＳＢ信号を生成するために、ＢＰＦ５０でフィルタリングされる。
【００５５】
高速データレート信号ＤＡＴＡ１、ＤＡＴＡ２、及びＤＡＴＡ３のタイミングは、同期しておらず、及び／又は、互いにタイミングジッタを含む可能性がある。これらの条件を補償するため、図１１でブロックを点線で示すＦＩＦＯバッファ２７(1)、２７(2)、及び２７(3)は、それぞれ、レベル検出器２５(1)、２５(2)、２５(3)と、マルチプレクサ４０４′の対応する入力端子と結合されている。ＦＩＦＯバッファ２７(1)、２７(2)、及び２７(3)は、全て周知の方法で、入力信号ＤＡＴＡ１、ＤＡＴＡ２、及びＤＡＴＡ３と、ミキサ３０によって生成されるキャリア信号ＣＡＲＲのタイミングとの間のデータレートの差異を補償するように動作する。
【００５６】
図１２は、図１１の送信機によって生成された被変調信号を受信し、３つの高速データレート信号ＤＡＴＡ１、ＤＡＴＡ２、及びＤＡＴＡ３を再び生成することができる本発明に係る受信機を示すブロック図である。図１２は図９に対応する。図１２において、図９と同一要素は同一参照番号を付して詳細な説明は省略する。図１２においては、検波器１４０の出力端子が制御可能スイッチ４０６′の入力端子に結合されている。制御可能スイッチ４０６′の第１出力端子は、第１のデコーダ１５０(1)の入力端子に結合されている。第１のデコーダ１５０(1)の出力端子は、出力端子ＤＡＴＡ１に結合されている。制御可能スイッチ４０６′の第２出力端子は、第２のデコーダ１５０(2)の入力端子に結合されている。第２のデコーダ１５０(2)の出力端子は出力端子ＤＡＴＡ２に結合され、制御可能スイッチ４０６′の第３出力端子は、第３のデコーダ１５０(3)の入力端子に結合されている。第３のデコーダ１５０(3)の出力端子は、出力端子ＤＡＴＡ３に結合されている。
【００５７】
動作を説明する。検波器１４０は、マルチプレクサ４０４′（図１１）によって生成されたコンポジットトライレベル信号（図１０のＣＡＲＲ）に対応する信号を生成する。時間ｔ１からｔ４までの時間間隔において、制御可能スイッチ４０６′は、検波器１４０をデコーダ１５０(1)に結合するように条件付けられる。時間ｔ４からｔ７までの時間間隔において、制御可能スイッチ４０６′は、検波器１４０を第２のデコーダ１５０(2)に結合するように条件付けられ、時間ｔ７からｔ１０までの時間間隔において、制御可能スイッチ４０６′は、検波器１４０を第３のデコーダ１５０(3)に結合するように条件付けられる。制御回路（図示せず）は、制御可能スイッチ４０６′が前述のように動作するのを制御するための制御信号を生成する。当業者であれば、このような制御回路の設計及び実施方法を理解することができる。
【００５８】
第１のデコーダ１５０(1)は、時間ｔ１からｔ４までの時間間隔において、図１０のＤＡＴＡ１信号に対応するトライレベル信号を受信する。第１のデコーダ１５０(1)はこの信号を処理して、ＮＲＺ信号ＤＡＴＡ１を再び生成する。同様に、第２のデコーダ１５０(2)は、図１０のトライレベル信号ＤＡＴＡ２からのＮＲＺ信号ＤＡＴＡ２を再び生成し、第３のデコーダ１５０(3)は、図１０のトライレベル信号ＤＡＴＡ３からＮＲＺ信号ＤＡＴＡ３を再び生成する。
【図面の簡単な説明】
【図１】 帯域幅が比較的狭くデータレートが比較的高速の信号を生成するための変調器を示すブロック図である。
【図２】 図１の変調器の動作を理解するのに役立つ波形図である。
【図３】 図１のような被変調信号を受信できる受信機を示すブロック図である。
【図４】 図１及び図２に示した変調技法の適用を理解するのに役立つスペクトル図である。
【図５】 図１及び図２に示した変調技法を使用してインプリメントされるインバンドオンチャネルデジタル伝送チャネルを組み込んだＦＭ放送送信機を示すブロック図である。
【図６】 図５のＦＭ放送送信機によって変調された信号を受信できるＦＭ放送受信機を示すブロック図である。
【図７】 本発明の原理による変調器の動作を理解するのに役立つ波形図である。
【図８】 高速データレートデータ信号と共に補助データ信号も伝送するための、図１及び図２の変調器の他の実施形態を示すブロック図である。
【図９】 図８の変調器によって生成された信号を受信できる受信機を示すブロック図である。
【図１０】 本発明の原理による変調器の動作を理解するのに役立つ波形図である。
【図１１】 本発明の原理による変調器を示すブロック図である。
【図１２】 本発明に従って、図１１の変調器によって生成された信号を受信できる受信機を示すブロック図である。

Claims (19)

1. 共通のデータビット周期を有する複数のデジタルデータ信号を供給するステップと、
   前記データビット周期内の重なり合わない各時間間隔と対応するエッジを有する可変パルス幅符号を使用して、前記複数のデジタルデータ信号をそれぞれ符号化するステップと、
   前記符号化された複数のデジタルデータ信号の各エッジを表すパルスをそれぞれ生成するステップと、
   前記生成された各パルスに対応するキャリアパルスを有するキャリア信号を生成するステップと
   を有することを特徴とするデジタルデータ変調方法。
2. 共通のデータビット周期を有する複数のデジタルデータ信号（ＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３）の信号源と、
   前記データビット周期内の重なり合わない各時間間隔と対応するエッジを有する可変パルス幅符号を使用して、前記複数のデジタルデータ信号をそれぞれ符号化する複数のエンコーダ（１０(1)、１０(2)、１０(3)）と、
   前記符号化された複数のデジタルデータ信号の各エッジを表すパルスをそれぞれ生成する複数のパルス信号生成器（２０(1)、２５(1)、２０(2)、２５(2)、２０(3)、２５(3)）と、
   前記生成された各パルスに対応するキャリアパルスを有するキャリア信号を生成するキャリア信号生成器（３０、４０）と
   を有することを特徴とするデジタルデータ変調器。
3. 請求項２において、前記可変パルス幅符号は、可変アパーチャ符号であることを特徴とする変調器。
4. 請求項３において、前記デジタルデータ信号の各エッジは、前記各時間間隔内の隣接する３つのデータビット周期のいずれかで発生することを特徴とする変調器。
5. 請求項３において、前記デジタルデータ信号（ＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３）の信号源は、それぞれ、Ｓ個のデジタルデータ信号を複数生成し、
   前記データビット周期は、複数個に分割されてそれぞれ少なくとも３×Ｓ個の符号化クロック周期を含み、該３×Ｓ個の符号化クロック周期には、それぞれ３つの隣接する符号化クロック周期が含まれ、これら３つの隣接する符号化クロック周期には、それぞれＳ個の重なり合わない時間間隔が含まれ、
   前記Ｓ個のデジタルデータ信号の各エッジは、前記Ｓ個の重なり合わない時間間隔のいずれかで発生する
   ことを特徴とする変調器。
6. 請求項２において、前記複数のパルス信号生成器（２０（１）、２０（３）、２５（１）、２５（３））と、前記キャリア信号生成器（３０、４０）との間に結合したマルチプレクサであって、前記複数のパルス信号生成器のうちの選択された１つを、前記選択されたパルス信号生成器が発生する時間間隔において、前記キャリア信号生成器に結合するように条件付けられたマルチプレクサ（４０４′）を有することを特徴とする変調器。
7. 請求項６において、前記複数のパルス信号生成器と前記マルチプレクサ（４０４′）との間に結合された複数のＦＩＦＯバッファ（２７（１）、２７（３））をさらに有することを特徴とする変調器。
8. 請求項２において、前記複数のエンコーダ（１０（１）、１０（２）、１０（３））は、それぞれ、リーディングエッジとトレイリングエッジを有する符号化デジタルデータ信号を生成し、
   前記複数のパルス信号生成器（２０（１）、２０（３）、２５（１）、２５（３））は、それぞれ、対応するデジタルデータ信号のリーディングエッジに応答して正のパルスを生成し、対応するデジタルデータ信号のトレイリングエッジに応答して負のパルスを生成し、
   前記キャリア信号生成器（３０、４０）は、正のパルスに応答する第１の位相を有し、負のパルスに応答する第２の位相を有するキャリアパルスを生成する
   ことを特徴とする変調器。
9. 請求項８において、前記第１の位相と前記第２の位相は、実質的に１８０度の位相差があることを特徴とする変調器。
10. 請求項２において、前記複数のパルス信号生成器は、それぞれ、
    前記複数のエンコーダのうちの対応する１つに結合した微分器（２０（１）、２０（３））と、
    前記微分器に結合したレベル検出器（２５（１）、２５（２）、２５（３））と
    を含むことを特徴とする変調器。
11. 請求項２において、前記キャリア信号生成器は、
    キャリア発振器（４０）と、
    前記パルス信号生成器に結合した第１入力端子と、前記キャリア発振器に結合した第２入力端子とを有するミキサ（３０）と
    を含むことを特徴とする変調器。
12. 請求項１１において、前記ミキサ（３０）の出力端子に結合された帯域フィルタ（５０）をさらに有することを特徴とする変調器。
13. 時間間隔が、それぞれ、他の関連付けられた時間間隔のキャリアパルスと時間的に間隔をあけて配置されたキャリアパルスであって、可変パルス幅符号化された対応するデジタルデータ信号を表すキャリアパルスを含み、ビット周期が、それぞれ、連続するビット周期において対応する時間間隔と関連付けられた複数の重なり合わない時間間隔を有し、これらビット周期が連続する被変調信号の信号源（ＩＮ）と、
    受信されたキャリアパルスに対応するパルスを生成するため、前記被変調信号を復調する検波器（１４０）と、
    対応するデジタルデータ信号を生成するため、ビット周期内の複数の関連する時間間隔において、それぞれ、受信したパルスを復号する複数のデコーダ（１５０(1)、１５０(2)、１５０(3)）と
    を有することを特徴とするデジタルデータ復調器。
14. 請求項１３において、前記検波器（１４０）に結合した入力端子と、前記複数のデコーダ（１５０(1)、１５０(3)）のうちの対応する１つに結合した複数の出力端子とを有する制御可能スイッチであって、前記ビット周期内の複数の関連する時間間隔において、それぞれ、前記デコーダ（１５０）を、対応する出力端子に結合するように条件付けられた制御可能スイッチ（４０６′）をさらに有することを特徴とするデジタルデータ復調器。
15. 請求項１３において、前記可変パルス幅符号はれ、可変アパーチャ符号であることを特徴とするデジタルデータ復調器。
16. 請求項１３において、前記キャリアパルスは、第１の位相および第２の位相のうちの一方の位相を有することを特徴とするデジタルデータ復調器。
17. 請求項１３において、前記第１の位相は、前記第２の位相とほぼ１８０度の位相差があることを特徴とするデジタルデータ復調器。
18. 請求項１３において、前記変調信号の信号源と前記検波器との間に、帯域フィルタ（１１０）と、積分器（１２０）と、制限増幅器（１３０）とを結合したことを特徴とするデジタルデータ復調器。
19. 請求項２において、データビット周期を有する第１のデジタルデータ信号の信号源（ＤＡＴＡ１）と、
    前記データビット周期内の第１の時間間隔で発生するエッジを有する可変パルス幅符号を使用して、前記第１のデジタルデータ信号を符号化する第１のエンコーダ（１０(1)）と、
    前記符号化された第１のデジタルデータ信号の前記エッジを表すそれぞれのパルスを生成する第１のパルス信号生成器（２０(1)、２５(1)）と、
    前記データビット周期を有する第２のデジタルデータ信号の信号源（ＤＡＴＡ２）と、
    前記第１の時間間隔と重なり合わない前記データビット周期内の第２の時間間隔で発生するエッジを有する可変パルス幅符号を使用して、前記第２のデジタルデータ信号を符号化する第２のエンコーダ（１０(2)）と、
    前記符号化された第２のデジタルデータ信号の前記エッジを表すパルスをそれぞれ生成する第２のパルス信号生成器（２０(2)、２５(2)）と、
    前記第１の時間間隔において第１のパルスにそれぞれ対応するキャリアパルスを有し、前記第２の時間間隔において第２のパルスにそれぞれ対応するキャリアパルスを有するキャリア信号を生成するキャリア信号生成器（３０、４０）と
    を有することを特徴とする変調器。

Images