KR20040008108A

KR20040008108A - 대역 제한 채널을 통해 다수의 고 데이터 레이트 신호들을전송하기 위한 변조 테크닉

Info

Publication number: KR20040008108A
Application number: KR10-2003-7001105A
Authority: KR
Inventors: 찬드라 모한; 자얀타 마줌달
Original assignee: 톰슨 라이센싱 에스.에이.
Priority date: 2000-07-25
Filing date: 2001-07-20
Publication date: 2004-01-28
Also published as: AU7704901A; HK1060229A1; DE60128694T2; EP1303960A2; BR0112747A; TW524000B; JP2004510362A; US6359525B1; DE60128694D1; CN1454421A; JP4745593B2; WO2002009381A3; AU2001277049B2; MXPA03000760A; MY129769A; WO2002009381A2; CN1257633C; EP1303960B1

Abstract

디지털 데이터 변조기(도 11)는 공통 데이터 비트 기간을 가진 복수의 디지털 데이터 신호들의 소스에 포함한다. 복수의 인코더들은 각각 데이터 비트 기간 내의 중첩되지 않는 간격들에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 복수의 디지털 데이터 신호들 중 대응하는 하나를 인코딩한다. 복수의 펄스 신호 발생기들은 각각 인코딩된 복수의 디지털 데이터 신호들 중 대응하는 하나의 에지들을 표현하는 각각의 펄스들을 발생한다. 반송파 신호 발생기는 각각의 펄스들에 대응하는 반송파 펄스들을 가진 반송파 신호를 발생한다.

디지털 데이터 복조기(도 12)는 연속하는 비트 기간들을 포함하는 변조된 신호의 소스를 포함하고, 각각의 비트 기간은 연속하는 비트 기간들에 대응하는 간격들에 각각 관련되는 복수의 중첩되지 않은 간격들을 가지고, 각각의 간격은 대응하는 가변 펄스 폭 인코딩된 디지털 데이터 신호를 표현하는, 다른 연관된 간격들에서 반송파 펄스들에 대해 이격된, 반송파 펄스를 가진다. 검출기는 수신된 반송파 펄스들에 대응하는 펄스들을 발생하도록 변조된 신호를 복조한다. 복수의 디코더들은 각각 대응하는 디지털 데이터 신호를 발생하도록 비트 기간에서 복수의 연관된 간격들 중 각각의 하나에서 수신되는 펄스들을 디코딩한다.

Description

대역 제한 채널을 통해 다수의 고 데이터 레이트 신호들을 전송하기 위한 변조 테크닉{A modulation technique for transmitting multiple high data rate signals through a band limited channel}

제한된 대역폭을 가진 채널들을 통해 높은 데이터 레이트들에서 데이터를 제공하는 것은 항상 바람직하다. 많은 변조 테크닉들이 채널을 통해 데이터 레이트를 증가시키도록 발전되어 왔다. 예를 들어, M-ary 위상 편이 방식(phase shift keyed : PSK) 및 직교 진폭 변조(quadrature amplitude modulation : QAM) 테크닉들은 각각의 전송된 심볼에서 복수의 데이터 비트들을 인코딩함으로써 압축을 허용한다. 그러한 시스템들은 테크닉들과 연관된 제약들을 갖는다. 첫째로, 그러한 시스템들과 연관된 하드웨어는 고가이다. 이러한 테크닉들이 적절히 동작하기 위해 고 레벨의 채널 선형성을 요구하기 때문이다. 결과적으로, 고가의 신호 프로세싱이 반송파 트래킹, 심볼 복구, 보간 및 신호 정형(signal shaping)을 위해 실행되어야 한다. 두 번째로, 그러한 테크닉들은 다중 경로 효과들에 민감하다. 이러한 효과들은 수신기에서 보상될 필요가 있다. 세 번째로, 이러한 시스템들은 종종, 원하는 데이터레이트들에 대한 일부 애플리케이션들(예를 들어 인-밴드 온-채널(in-band on-channel) 방송 FM 부반송파 서비스)에서 사용 가능한 대역폭들을 초과하는 대역폭들을 요구한다.

또한, 채널을 통해 몇 개의 데이터 신호들을 제공하는 것이 바람직하다. 일부 변조 테크닉들은 완전히 채널은 이용하고, 반면에 다른 변조 테크닉들은 이용되지 않은 채널의 어떤 양상을 남긴다. 주파수 도메인 멀티플렉싱 및 시간 도메인 멀티플렉싱은 복수의 신호들 중에서 채널을 공유하기 위한 2 가지 테크닉들이다. 이 방법으로 채널을 공유함으로써, 채널을 통한 전체 처리율(throughput)은 증가된다.

본 발명은 대역 제한된 채널들을 통해 다수의 고 데이터 레이트 신호들을 전송하는 변조 테크닉에 관한 것이다.

도 1은 상대적으로 협대역 폭에서 상대적으로 고 데이터 레이트 신호를 발생하기 위한 변조기를 도시한 블록 다이어그램

도 2는 도 1에 도시된 변조기의 동작을 이해하는데 유용한 파형도

도 3은 도 1에 도시된 바와 같이 변조된 신호를 수신할 수 있는 수신기를 도시한 블록 다이어그램

도 4는 도 1 및 도 2에 도시된 변조 테크닉의 응용을 이해하는데 유용한 스펙트럼 다이어그램

도 5는 도 1 및 도 2에 도시된 변조 테크닉을 이용하여 구현되는 IBOC 디지털 전송 채널을 포함하는 FM 방송 전송기의 블록 다이어그램

도 6은 도 5에 도시된 FM 방송 송신기에 의해 변조된 신호를 수신할 수 있는FM 방송 수신기를 도시한 블록 다이어그램

도 7은 본 발명의 원리들에 따른 변조기의 동작을 이해하는데 유용한 파형도

도 8은 고 데이터 레이트 데이터 신호를 따라 보조 데이터 신호를 또한 전송하기 위한 도 1 및 도 2의 변조기의 또다른 실시예의 블록 다이어그램.

도 9는 본 발명에 따라, 도 8에 도시된 변조기에 의해 생성되는 신호를 수신할 수 있는 수신기의 블록 다이어그램

도 10은 본 발명의 원리들에 따른 변조기의 동작을 이해하는데 유용한 파형도

도 11은 본 발명의 원리들에 따른 변조기의 블록 다이어그램

도 12는 본 발명에 따른, 도 11에 도시된 변조기에 의해 생성되는 신호를 수신할 수 있는 수신기의 블록 다이어그램

본 발명의 원리들에 따라서, 디지털 데이터 변조기는 공통 데이터 비트 기간을 가진 복수의 디지털 데이터 신호들의 소스를 포함한다. 복수의 인코더들은 각각 데이터 비트 기간 내의 중첩되지 않는 각각의 간격들에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 복수의 디지털 데이터 신호들의 대응하는 하나를 인코딩한다. 복수의 펄스 신호는 각각 인코딩된 복수의 디지털 데이터 신호들의 대응하는 하나의 신호의 에지들을 표현하는 각각의 펄스들을 발생한다. 반송파 신호 발생기는 각각의 펄스들에 대응하는 반송파 펄스들을 가진 반송파 신호를 발생한다.

본 발명의 또다른 양상에 따라서, 디지털 데이터 복조기는 연속하는 비트 기간들을 포함하는 변조된 신호의 소스를 포함하고, 각각의 비트 기간은 연속하는 비트 기간들에서 대응하는 간격들에 각각 관련되는 중첩되지 않는 복수의 간격들을 가지고, 각각의 간격은 대응하는 가변 펄스 폭 인코딩된 디지털 데이터 신호를 표현하는, 다른 연관된 간격들에서 반송파 펄스들에 대해 이격된, 반송파 펄스를 포함한다. 검출기는 수신된 반송파 펄스들에 대응하는 펄스들을 발생하도록 변조된 신호를 복조한다. 복수의 디코더들은 각각 대응하는 디지털 데이터 신호를 발생하도록 비트 기간에서 복수의 연관된 간격들 중 각각 하나에 수신되는 펄스들을 디코딩한다.

본 발명의 원리들에 따른 테크닉은 단일 채널을 통해 독립적인 복수의 고 데이터 레이트 신호의 동시 전송을 제공한다. 비교적 값싼 회로를 이용하여 구현될 수 있는 본 발명에 따른 시스템은 다중 경로 인터페이스에 덜 민감하고, 상당한 대역폭 압축을 제공한다.

도 1은 고 데이터 레이트, 협대역 신호를 발생하기 위한 변조기를 도시한 블록 다이어그램이다. 도 1에서, 입력 단자(IN)는 디지털 데이터를 수신한다. 입력 단자(IN)는 인코더(10)의 입력 단자에 결합된다. 인코더(10)의 출력 단자는 미분기(20)의 입력 단자에 결합된다. 미분기(20)의 출력 단자는 레벨 검출기(25)의 입력 단자에 결합된다. 레벨 검출기(25)의 출력 단자는 믹서(30)의 제 1 입력 단자에 결합된다. 국부 발진기(40)는 믹서(30)의 제 2 입력 단자에 결합된다. 믹서(30)의 출력 단자는 대역통과 필터(BPF)(50)의 입력 단자에 결합된다. BPF(50)의 출력 단자는 출력 단자(OUT)에 결합되고, 이 출력 단자(OUT)는 입력 단자(IN)에서 디지털 신호를 표현하는 변조된 신호를 발생한다.

도 2는 도 1에 도시된 변조기의 동작을 이해하는데 유용한 파형도이다. 도 2는 파형들을 보다 명확히 도시하기 위해 스케일에 따라 도시되지 않는다. 도시된 실시예에 있어서, 입력 단자(IN)에서의 디지털 신호는 NRZ(non-return-to-zero) 포맷에서의 바이레벨 신호(bilevel signal)이다. 이 신호는 도 2에서 상위 파형으로서 도시된다. NRZ 신호는 NRZ 신호에서 점선들로 도시된, 비트 기간이라 불리는 미리 결정된 기간동안 각각 지속되고, 비트 레이트라 불리는 대응하는 주파수를 갖는 연속적인 비트들을 전달한다. NRZ 신호의 레벨은 알려진 방법으로, 그 비트의 값을 표현한다. 인코더(10)는 가변 펄스 폭 코드를 사용하여 NRZ 신호를 인코딩하도록 동작한다. 예시된 실시예에서, 가변 펄스 폭 코드는 가변 어퍼쳐 코드(variable aperture code)이다. 가변 어퍼쳐 코딩은 1999년 3월 11일 출원된, Chandra Mohan의 국제 특허 출원서 PCT/US99/05301에 상세하게 기술되어 있다. 이 특허 출원서에서, NRZ 신호는 다음의 방법으로 위상 인코딩된다.

NRZ 신호에서의 각각의 비트 기간은 인코딩된 트랜지션(transition)으로서 코딩된다. M배의 비트 레이트에서의 인코딩 클럭은 NRZ 신호를 위상 인코딩하는데 사용된다. 위에 언급된 특허 출원서에서, 인코딩 클럭은 비트 레이트가 9배인 레이트 M에 이른다. NRZ 신호가 논리 '1' 레벨로부터 논리 '0' 레벨까지 트랜지션할 때, 트랜지션은 이전 트랜지션으로부터의 8개의 인코딩 클럭 주기들(M-1)인 인코딩된 신호에서 일어난다. NRZ 신호가 논리 '0' 레벨로부터 논리 '1' 레벨까지 트랜지션할 때, 트랜지션은 이전 트랜지션으로부터의 10개의 인코딩 클럭 주기들(M+1)인인코딩된 신호에서 일어난다. NRZ 신호가 트랜지션하지 않을 때, 즉 연속적인 비트들이 동일한 값을 갖는 경우, 트랜지션은 이어서, 마지막 트랜지션으로부터의 9개의 인코딩 클럭 주기들(M)인 인코딩된 신호에서 일어난다. 가변 어퍼쳐 코딩된 신호(variable aperture coded signal : VAC)는 도 2에 제 2 파형으로 도시되어 있다.

가변 어퍼쳐 코딩된 신호(VAC)는 VAC 신호에 트랜지션들과 시간 정렬된 일련의 펄스들을 생성하기 위해 미분기(20)에 의해 미분된다. 미분기는 또한 VAC 변조 신호에 90도 위상 편이를 제공한다. 알려진 방법으로, 리딩 에지 트랜지션(leading edge transition)들은 양의 활동 펄스(positive-going pulse)들을 생성하고 트레일링 에지 트랜지션(trailing edge transition)들은 음의 활동 펄스(negative-going pulse)들을 생성한다. 미분된 VAC 신호는 도 2에 제 3 신호로 도시된다.신호는 일정한 진폭들을 갖는 일련의 트릴레벨 펄스(trilevel pulse)들을 생성하기 위해 레벨 검출기(25)에 의해 검출된 레벨이다. 알려진 방법으로, 미분된 VAC 신호가 양의 임계값보다 훨씬 큰 값을 가질 때, 레벨 신호는 높은 값으로 생성되고;가 음의 임계값보다 낮은 값을 가질 때, 레벨 신호는 낮은 값으로 생성되고, 그렇지 않으면 중간값을 갖는다. 레벨 신호는 도 2에 4번째 신호(레벨)로 도시되어 있다.

레벨 신호는 믹서(30)에서 국부 발진기(40)로부터의 반송파 신호를 변조한다. 양의 펄스는 제 1 위상을 갖는 반송파 신호의 펄스를 생성하고, 음의 펄스는 제 2 위상을 갖는 반송파 신호의 펄스를 생성한다. 제 1 및 제 2 위상들은 바람직하게는, 실질적으로 180도 위상으로부터 벗어난다. 이 반송파 신호 펄스는 바람직하게는, 실질적으로 긴 하나의 코딩 클럭 기간이고, 예시된 실시예에서, NRZ 비트 기간의 실질적으로 1/9의 지속 기간을 갖는다. 국부 발진기(40) 신호의 주파수는 바람직하게는, 국부 발진기 신호의 적어도 10개의 주기들이 반송파 신호 펄스 시간 기간동안 발생할 수 있도록 선택된다. 도 2에서, 반송파 신호(CARR)는 각각의 사각형 영역 내 수직 음영(vertical hatching)으로 표현되는 반송파 신호가 최하위 파형으로 도시된다. 도 2에 예시된 CARR 신호에서, 양의 활동 레벨 펄스들에 응답하여 발생된 반송파 펄스들의 위상은 "+"로 표현되고, 음의 활동 레벨 펄스들에 응답하여 발생된 반송파 펄스들의 위상은 "-"로 표현된다. "+" 및 "-"는 단지 실질적으로 180도 위상차들을 나타내고, 임의의 절대 위상을 표현하도록 의도되지는 않는다.

BPF(50)는 단측파대(single sideband)만을 남겨두고, 반송파 구성 성분 자체 및 측파대 중 하나 뿐만 아니라, CARR 신호에서 모든 "대역 외" 푸리에 구성 성분(Fourier component)들 모두를 필터링한다. 따라서, BPF(50)로부터의 출력 신호(OUT)는 입력 단자(IN)에서 NRZ 데이터 신호를 표현하는 신호 변조된 주파수 또는 단측파대(signal-side-band)SSB) 위상이다. 이 신호는 임의의 많은 알려진 전송 테크닉들 중에 의해 수신기에 전송될 수 있다.

도 3은 도 1 및 도 2에 도시된 변조기에 의해 변조된 신호를 수신할 수 있는수신기를 도시한 블록 다이어그램이다. 도 3에서, 입력 단자(IN)는 도 1 및 도 2를 참조로 상술된 바와 같이 변조된 신호의 소스와 결합된다. 입력 단자(IN)는 BPF(110)의 입력 단자에 결합된다. BPF(110)의 출력 단자는 적분기(120)의 입력 단자에 결합된다. 적분기(120)의 출력 단자는 제한 증폭기(130)의 입력 단자에 결합된다. 제한 증폭기(130)의 출력 단자는 검출기(140)의 입력 단자에 결합된다. 검출기(140)의 출력 단자는 디코더(150)의 입력 단자에 결합된다. 디코더(150)의 출력 단자는 입력 단자(IN)에서의 변조된 신호에 의해 표현된 NRZ 신호를 재생하고 출력 단자(OUT)에 결합된다.

동작에 있어서, BPF(110)는 상술된 대역 외 신호들을 필터링하여 변조된 SSB 신호만을 통과시킨다. 적분기(120)는 (도 1의) 미분기(20)에 의해 도입되는 90도 위상 편이를 반전한다. 제한 증폭기(130)는 일정한 진폭까지 적분기(120)로부터 신호의 진폭을 한정한다. 제한 증폭기(130)로부터의 신호는 도 2에 예시된 반송파 펄스 신호(CARR)에 대응한다. 검출기(140)는 FM 또는 PM 변조된 반송파 펄스 신호들 각각을 복조하도록 사용되는 위상 동기 루프(phase locked loop : PLL) 또는 FM 판별기(discriminator)이다. 검출기(140)는 반송파 펄스들을 검출하고 그러한 펄스들의 위상 및 타이밍들에 의해 표현된 트랜지션들을 갖는 바이레벨 신호를 발생한다. 검출기(140)의 출력은 도 2에서의 VAC 신호에 대응하는 가변 비트 폭 신호이다. 디코더(150)는 (도 1의) 인코더(10)의 역동작을 실행하고, 출력 단자(OUT)에서 도 2에서의 NRZ 신호에 대응하는 NRZ 신호를 발생한다. 위에 언급된 미국 특허 출원서(RCA 88,945)는 도 3에서 이용될 수 있는 디코더(150)를 설명한다. 출력 단자(OUT)에서의 NRZ 신호는 그 후 회로(미도시)를 이용하여 처리된다.

반송파 펄스들(도 2에서, 신호 CARR)이 서로에 대해 잘 정의된 시간들에서 발생하고 이러한 펄스들이 지속 기간에 제한되기 때문에, 검출기(140)를 펄스들이 기대되는 시간에서만 인에이블하는 것이 가능하다. 예를 들어, 도시된 실시예에서, 각각의 펄스는 NRZ 신호 트랜지션 시간들 사이에서 실제적으로 시간의 1/9인 지속 기간을 갖는다. 선행하는 반송파 펄스(트레일링 에지로 표현) 이후에 NRZ 신호 트랜지션들 사이 시간의 8/9에서 반송파 펄스가 수신된 후에, 다음의 펄스들은 그 펄스로부터 NRZ 신호 트랜지션들 사이 시간의 10/9(리딩 에지) 또는 9/9(트랜지션 없음)에서만 기대된다. 유사하게는, 선행하는 반송파 펄스(리딩 에지로 표현) 이후에 NRZ 신호 트랜지션들 사이 시간의 10/9에서 반송파 펄스가 수신된 후에, 다음의 펄스들은 그 펄스로부터 NRZ 신호 트랜지션들 사이 시간의 9/9(트랜지션 없음) 또는 8/9(트레일링 에지)에서만 기대된다. 검출기(140)는 반송파 펄스가 기대될 때만, 그리고 기대된 펄스의 지속 기간의 시간적 근접에서만 인에이블될 필요가 있다.

도 3에서 가상적인 160으로 예시된 윈도우잉 타이머(windowing timer)는 검출기(140)의 상태 출력 단자에 결합된 입력 단자 및 검출기(140)의 인에이블 입력 단자에 결합된 출력 단자를 갖는다. 상술된 바와 같이, 윈도우잉 타이머(160)는 검출기(140)로부터 신호들을 모니터하고 반송파 펄스가 기대될 때만 그리고 그 펄스의 지속 기간의 시간적인 근접에서만 검출기를 인에이블한다.

예시된 실시예에서, 변조된 신호에서의 에너지는 우선적으로 0.44(8/18) 및 0.55(10/18)배 비트 레이트 사이에 있고, 결과적으로 0.11배 비트 레이트의 대역폭을 갖는다. 이것은 9배만큼의 대역폭을 통한 데이터 레이트 증가를 나타낸다. 이 기술분야의 숙련된 자들이 명백히 이해하는 트레이드 오프(trade-off)들 및 제약들을 통해, 다른 압축 레이트들은 상기 비트 레이트까지 인코딩 클럭의 레이트를 변경함으로써 쉽게 달성된다.

상술된 시스템은 송신기 및 수신기 모두에서 M-ary PSK 또는 QAM 변조 테크닉들보다 덜 정교한 회로로 구현될 수 있다. 보다 자세하게는, 수신기에서 변조된 신호가 추출된 후에, 덜 비싸고 파워를 절약하는 제한 증폭기들(예 130)이 사용될 수 있다. 또한, NRZ 신호의 인코딩 및 디코딩 모두가 명목상 고속 프로그램 가능 논리 소자(programmable logic device : PLD)들을 통해 실행될 수 있다. 그러한 장치들은 비교적 저가이다(현재, 1＄ 내지 2＄) 또한, 이러한 시스템에서는 심볼 사이 간섭이 없으므로, 파형 정형이 필요하지 않다. 또한, 클럭 복구 루프를 제외한 트래킹 루프들이 필요하지 않다.

상술된 바와 같이, 반송파 전송이 비트 경계들에서만 발생하고 전체 비트 기간동안 지속하지 않기 때문에, 시간 윈도우잉은 펄스들이 기대되는 시간들에서만 수신된 반송파 펄스들을 검출하기 위해 수신기에서 사용될 수 있다. 결과적으로, 본 시스템에서는 다중 경로 문제점들이 존재하지 않는다.

상술된 변조 테크닉에 대한 하나의 응용은 CD 품질 디지털 뮤직을 FM 모노포닉 및 입체 음향 방송 오디오 신호들과 동시에 전송하는 것이다. 도 4는 도 1 내지 도 2에 예시된 변조 테크닉의 이러한 응용을 이해하는데 유용한 스펙트럼도이다. 도 4a는 미국 FM 방송 신호들에 대한 파워 엔빌로프(power envelope)를 예시한 도면이다. 도 4a에서, 수평 라인은 주파수를 나타내고, 대략 88MHz 및 대략 107MHz 사이 어딘가의 VHF 대역의 일부분을 표현한다. 신호 세기는 수직 방향으로 표현된다. 2개의 인접한 방송 신호들의 스펙트럼의 허가된 엔빌로프들이 예시된다. 각 반송파는 수직 화살표로 예시된다. 각 반송파 주변은 반송파 상에 FM 변조된 방송 신호를 전달하는 측파대들이다.

미국 내에서, FM 라디오 스테이션들은 100kHz의 반송파 내 측파대들의 최대 파워에서 모노포닉 및 입체 음향 오디오를 방송할 수 있다. 도 4a에서 이러한 측파대들은 음영 처리되지 않은 것으로 예시된다. 방송자는 다른 정보를 100kHz로부터 200kHz까지의 측파대들에서 방송할 수 있지만, 이 대역에서 전송된 파워는 최대 파워로부터 30dB 내려가야 한다. 이러한 측파대들은 음영으로 예시된다. 인접한 스테이션들(동일한 지리적 영역에서)은 적어도 400kHz만큼 분리되어야 한다.

도 4a에서 더 낮은 주파수 방송 신호의 반송파 위의 상위 측파대는 도 4b의 더 낮은 스펙트럼도로 도시된다. 도 4b에서, 수직 방향은 변조 퍼센트를 표현한다. 도 4b에서, 모노포닉 오디오 신호 L + R 오디오 신호는 90% 변조 레벨에서의 0 내지 15 kHz에서 전송된다. L - R 오디오 신호는 45% 변조 레벨에서 38kHz의 억제된 부반송파 주파수 주위의 이중 측파대 억제 반송파 신호(double-sideband-suppressed-carrier signal)로서 전송된다. 더 낮은 측파대(lsb)는 23kHz로부터 38kHz까지 이르고, 상위 측파대(usb)는 38kHz로부터 53kHz까지 이른다. 19kHz 파일럿 톤(억제된 반송파의 1/2 주파수)은 또한, 주반송파 주위 측파대들에 포함된다. 따라서, 주반송파 주위의 상위 측파대(도 4b) 및 하위 측파대(도시되지 않음)(즉, 53kHz로부터 100kHz까지) 모두에서의 47kHz는 최대 파워에서 추가적인 정보를 방송하도록 방송자에게 사용 가능한 상태로 남아있다. 상술된 바와 같이, 100kHz로부터 200kHz까지 전송된 파워는 최대 파워로부터 30dB 내려가야 한다.

상술된 도 1 내지 도 2에 예시된 변조 테크닉을 사용하여, MP3 CD 품질 오디오 신호를 포함하는 128kbps(kilobit-per-second) 신호는 20kHz보다 작은 대역폭에서 인코딩 및 전송될 수 있다. 도 4b에 도시된 바와 같이, 이 디지털 오디오 신호는 상위 측파대(예를 들어)에서 53kHz 및 100kHz 사이의 스페이스에 위치될 수 있고 일정한 방송 입체 오디오 신호에 따른 부반송파 신호로서 전송될 수 있다. 도 4b에서, 디지털 오디오 신호는 70kHz에 집중된 상술된 SSB 신호이고, 대략 60kHz로부터 80kHz까지 이른다. 이 신호는 주반송파의 100kHz 내에 있고, 따라서 최대 파워에서 전송될 수 있다.

도 5는 도 1 내지 도 3을 참조로 상술된 변조 테크닉에 따라 구현된 인 밴드 온 채널 디지털 전송 채널을 포함하는 FM 방송 송신기의 블록 다이어그램이다. 도 5에 있어서, 도 1에 도시된 것들과 동일한 이러한 요소들이 "도 1"이라 표기되어 점선으로된 사각형에 도시되어 있고, 동일한 참조 번호들로 병기되므로 이하 자세히 기술되지 않는다. 도 1 및 도 2를 참조로 상술된 바와 같이, 인코더(10), 미분기(20), 레벨 검출기(25), 믹서(30), 발진기(40), 및 BPF(50)의 결합은 디지털 입력 신호(도 2의 NRZ)를 표현하는 SSB 위상 또는 신호 변조된 신호(도 2의 CARR)를 발생한다. BPF(50)의 출력 단자는 증폭기(60)의 입력 단자에 결합된다. 증폭기(60)의 출력 단자는 제 2 믹서(70)의 제 1 입력 단자에 결합된다. 제 2 발진기(80)는제 2 믹서(70)의 제 2 입력 단자에 결합된다. 제 2 믹서(70)의 출력 단자는 제 1 필터/증폭기(260)의 입력 단자에 결합된다. 제 1 필터/증폭기(260)의 출력 단자는 신호 결합기(250)의 제 1 입력 단자에 결합된다.

방송 기저대역 신호 처리기(210)의 입력 단자는 제 3 믹서(220)의 제 1 입력 단자에 결합된다. 제 3 발진기(230)는 제 3 믹서(220)의 제 2 입력 단자에 결합된다. 제 3 믹서(220)의 출력 단자는 제 2 필터/증폭기(240)의 입력 단자에 결합된다. 제 2 필터/증폭기(240)의 출력 단자는 신호 결합기(250)의 제 2 입력 단자에 결합된다. 신호 결합기(250)의 출력 단자는 전송 안테나(280)에 결합되는 파워 증폭기(270)의 입력 단자에 결합된다.

동작에 있어서, 인코더(10)는 디지털 오디오 신호를 표현하는 디지털 신호를 수신한다. 양호한 실시예에서, 이러한 신호는 MP3 순응 디지털 오디오 신호이다. 보다 자세하게는, 디지털 오디오 데이터 스트림은 리드 솔로몬(Reed-Solomon : RS) 코드를 사용하여 인코딩된 순방향 에러 정정(field entry condition : FEC)이다. 그 후에, 데이터 스트림으로 인코딩된 FEC는 패킷화된다. 자세히 상술된 바와 같이, 이 패킷화된 데이터는 그 후, 도 1에 도시된 회로에 의해 SSB 신호로 압축된다.

발진기(40)에 의해 생성된 신호의 주파수는 10.7MHz로 선택되고, 따라서 인코더(10)로부터의 디지털 정보가 10.7MHz의 중심 주파수 주위에서 변조된다. 변조 주파수는 임의의 주파수일 수 있지만, 보다 실질적으로 기존의 낮은 비용 BPF 필터들의 주파수들에 대응하도록 선택된다. 예를 들어, 통상적인 BPF 필터들은 6MHz,10.7MHz, 21.4MHz, 70MHz, 140MHz, 등의 중심 주파수들을 갖는다. 도시된 실시예에서, 10.7MHz는 변조 주파수에 대해 선택되고 BPF(50)는 기존의 10.7MHz 필터들 중 하나로서 구현될 수 있다. BPF(50)로부터의 필터링된 SSB 신호는 증폭기(60)에 의해 증폭되고, 제 2 믹서(70) 및 제 2 발진기(80)의 결합에 의해 상향 변환(up-convert)된다. 도시된 실시예에서, 제 2 발진기(80)는 77.57MHz에서 신호를 발생하고 SSB는 88.27MHz까지 상향 변환된다. 이 신호는 제 1 필터/증폭기(260)에 의해 필터링되어 추가적으로 증폭된다.

알려진 방법에서, 방송 기저대역 신호 처리기(210)는 입체 오디오 신호(미도시)를 수신하고 기저대역에서의 L + R 신호, 38kHz 및 19kHz 파일롯 톤의 (억제된) 반송파 주파수에서 이중 측파대 억제 반송파 L - R신호를 포함하는, 기저대역 합성 입체 신호를 형성하기 위해 필요한 신호 처리를 실행한다. 그 후, 이 신호는 FM 스테이션의 할당된 주파수에서 반송파 신호 상으로 변조된다. 제 3 발진기(230)는 도시된 실시예에서 88.2MHz인 할당된 방송 주파수에서 반송파 신호를 생성한다. 제 3 믹서(220)는 도 4b에 예시된 바와 같이 기저대역 합성 모노포닉 및 입체 음향 오디오 신호들을 통해 변조된 변조 신호를 생성한다. 도 4b에 도시된 표준 방송 오디오 측파대들을 통해 88.2MHz의 반송파 주파수에서의 변조된 신호는 이어서, 제 2 필터/증폭기(240)에 의해 필터링되어 증폭된다. 이러한 신호는 합성 신호를 형성하기 위해 제 1 필터/증폭기(260)로부터 SSB 변조된 디지털 신호와 결합된다. 도 4b에 도시된 바와 같이, 이러한 합성 신호는 88.2MHz에서의 반송파상의 변조된 표준 방송 입체 음향 오디오 측파대들, 및 반송파(88.27MHz)보다 70kHz위에 집중된 디지털 오디오 신호를 전달하는 SSB 변조된 신호를 포함한다. 이 합성 신호는 그 다음으로, 파워 증폭기(270)에 의해 파워 증폭되어 FM 라디오 수신기들까지의 전송을 위해 송신 안테나(280)에 공급된다.

도 6은 도 5에 예시된 FM 방송 송신기에 의해 변조된 신호를 수신할 수 있는 FM 방송 수신기를 도시한 블록 다이어그램이다. 도 6에 있어서, 도 3에 도시된 것들과 같은 이러한 요소들은 동일 참조 번호들로 병기되는 도 3으로 표기된 점선으로된 사각형을 통해 도시되고 이하 자세히 설명되지 않다. 도 6에서, 수신 안테나(302)는 RF 증폭기(304)에 결합된다. RF 증폭기(304)의 출력 단자는 제 1 믹서(306)의 제 1 입력 단자에 결합된다. 제 1 발진기(308)의 출력 단자는 제 1 믹서(306)의 제 2 입력 단자에 결합된다. 제 1 믹서(306)의 출력 단자는 BPF(310) 및 튜닝 가능한 BPF(110)의 각 입력 단자들에 결합된다. BPF(310)의 출력 단자는 제한 증폭기일 수 있는 중간 주파수(intermediate frequency : IF) 증폭기(312)의 입력 단자에 결합된다. IF 증폭기(312)의 출력 단자는 FM 검출기(314)의 입력 단자에 결합된다. FM 검출기(314)의 출력 단자는 FM 입체 디코더(316)의 입력 단자에 결합된다.

동작에 있어서, RF 증폭기(304)는 수신 안테나(304)로부터 RF 신호들을 수신하여 증폭한다. 제 1 발진기(308)는 98.9MHz에서 신호를 발생한다. 제 1 발진기(308) 및 제 1 믹서(306)의 결합은 88.2MHz 주반송파 신호를 10.7MHz까지, SSB 디지털 오디오 신호를 88.27MHz로부터 10.63MHz까지 하향 변환(down-convert)한다. BPF(310)는 알려진 방법으로 10.7MHz 주위의 FM 입체 신호 측파대들(L+R 및L-R)만을 통과시킨다. IF 증폭기(312)는 이 신호를 증폭하고, 이것을 기저대역 합성 입체 신호를 발생하는 FM 검출기(314)에 제공한다. 알려진 방법으로, FM 입체 디코더(316)는 전송된 오디오 신호들을 표현하는 모노포닉 및/또는 입체 음향 오디오 신호들(미도시)을 생성하기 위해 기저대역 합성 입체 신호를 디코딩한다.

예시된 실시예에 있어서, 튜닝 가능한 BPF(110)는 10.63MHz의 중심 주파수에서 튜닝되고, 그 주파수 주위의 디지털 오디오 신호만을 통과시킨다. 도시된 실시예에서, BPF(110)의 통과 대역은 10.53MHz로부터 10.73MHz까지 이른다. 도 3을 참조로 상술된 방법에 있어서, BPF(110), 적분기(120), 제한 증폭기(130), 검출기(140), 디코더(150), 및 윈도우잉 타이머(160)의 결합은 변조된 디지털 오디오 신호를 추출하고, 디지털 오디오 신호를 재생하기 위해 그 신호를 복조하여 디코딩한다. 디코더(150)로부터의 디지털 오디오 신호들은 전송된 디지털 오디오 신호에 대응하는 오디오 신호들을 발생하기 위해 다른 회로(미도시)에 의해 적절한 방법으로 처리된다. 보다 자세하게는, 상기 신호가 패킷 해제되어, 전송동안 유입된 어떠한 에러들도 검출되어 정정된다. 알려진 방법에서, 정정된 비트 스트림은 그 다음으로 입체 오디오 신호로 변환된다.

상술된 실시예는 1024 QAM 시스템의 등가 압축 성능(equivalent compression performance)을 제공한다. 그러나, 실제 QAM 시스템들은 타이트한 배열 공간으로 나타나는 다중 경로 상호 심볼 간섭 및 노이즈 정정의 어려움으로 인해 대략 256 QAM 제한된다. 위의 시스템은 좁고 넓게 이격된 반송파 펄스들 때문에 ISI 문제점을 갖지 않는다. 간략히 말해서, 보다 높은 데이터 레이트들은 QAM과 같은, 다른기술들과 연관된 문제점들이 없는 보다 좁은 대역폭 채널들에서 전송될 수 있다.

도 2를 다시 참조하면, CARR 신호에는 반송파 신호가 전송되지 않는 동안 반송파 펄스들 사이의 비교적 넓은 갭들이 존재한다는 것을 알 수 있을 것이다. 이러한 갭들은 더 이용될 수 있다. 도 7은 이러한 갭들이 이용될 수 있는 변조기의 동작을 이해하는데 유용한 CARR 신호의 더 상술된 파형도이다. 상술된 바와 같이, 도 1에 도시된 인코더에서, 인코딩 클럭 신호는 NRZ 신호의 비트 기간의 1/9 기간을 갖는다. 도 7에서 점선으로된 수직선들은 인코딩 클럭 신호 기간들을 표현한다. 도 7에서, 비트 기간은 하나의 비트 기간에 9 개의 클럭 기간들이 있는 것을 도시하도록 시간(t1)에서 시간(t10)까지 도시된다. 그러나, 이 비트 기간은 반드시 NRZ 입력 신호가 정렬된 시간은 아니고, NRZ 신호에 관련해 가장 적당히 지연될 것이다.

반송파 펄스들의 허가된 시간 위치들은 점선으로된 사각형들에 의해 표현된다. 반송파 펄스는 선행하는 반송파 펄스 후에 8, 9, 또는 10개 중 하나의 클럭 펄스들을 발생할 수 있다. 따라서, 반송파 펄스들은 3개의 인접한 클럭 기간들 중의 어느 하나에서 발생할 수 있다. 반송파 펄스(A)가 이전 펄스로부터 8개의 클럭 펄스들이 되도록 가정되고, 반송파 펄스 B가 선행하는 펄스로부터 9개의 클럭 펄스들이 되도록 가정되며, 반송파 펄스 C는 선행하는 펄스로부터 10개의 클럭 펄스들이도록 가정된다.

상술된 바와 같이, 반송파 펄스가 선행하는 펄스(A)로부터 8개의 클럭 펄스들일 때, 이것은 NRZ 신호에서의 트레일링 에지를 표시하고, 그 다음 NRZ 신호에서 변화가 없음을 표현하는 9개의 클럭 펄스 간격(D), 또는 NRZ 신호에서 리딩 에지를 표현하는 10 클럭 펄스 간격(E) 중 하나만이 즉각적으로 이어질 수 있다. 유사하게는, 반송파 펄스가 선행하는 펄스(C)로부터 10개의 클럭 펄스들 일 때, 이것은 NRZ 신호에서 트레일링 에지를 표시하고, 그 다음 NRZ 신호에서 리딩 에지를 표현하는 8개의 클럭 펄스 간격(E), 또는 NRZ 신호에서 변화 없음을 표현하는 9개의 클럭 펄스 간격(F)중 하나만이 즉각적으로 이어질 수 있다. 반송파 펄스가 선행하는 펄스(B)로부터 9개의 클럭 펄스들 일 때, 이것은 NRZ 신호에서 변화 없음을 표시하고, NRZ 신호에서 트레일링 에지를 표현하는 8개의 클럭 펄스(D), NRZ 신호에서 변화 없음을 표현하는 9개의 클럭 펄스(E), 또는 NRZ 신호에서 리딩 에지를 표현하는 10개의 클럭 펄스(F) 간격 중 하나만이 즉각적으로 이어질 수 있다. 이것은 도 7에 모두 도시되어 있다. NRZ 비트 기간에서의 9개의 인코딩 클럭 기간들에서, 다른 6개가 반송파 펄스를 갖지 않는 반면에, 3개의 인접한 펄스들 중 하나는 잠재적으로 반송파 펄스들을 갖는다.

반송파 펄스들이 CARR 신호에서 생성되지 않을 수 있는 시간 간격동안(시간 t4로부터 t10까지), 다른 보조 데이터가 반송파 신호 상에서 변조될 수 있다. 이것은 수직 음영을 갖는 원형화된 사각형(AUX DATA)으로 도 7에 예시되어 있다. 이러한 갭을 둘러싸는 다음의 연속적인 잠재 반송파 펄스(D) 이전 및 마지막 잠재 반송파 펄스 이후의 △t의 보호 기간은 디지털 오디오 신호를 전달하는 반송파 펄스들(A)-(F) 및 보조 데이터를 전달하는 반송파 변조(AUX DATA) 사이의 잠재적 간섭을 최소화하도록 유지된다.

도 8은 변조되어 인코딩된 데이터 스트림에 보조 데이터를 포함하도록 구현될 수 있는 본 발명의 실시예를 도시한 블록 다이어그램이다. 도 8에 있어서, 도 1에 예시된 것들과 동일한 그러한 요소들은 동일 참조 번호로 병기되며 이하 상세히 테크닉되지 않는다. 도 8에서, 보조 데이터(AUX)의 소스(미도시)는 선입선출(first-in first-out : FIFO) 버퍼(402)의 입력 단자에 결합된다. FIFO 버퍼(402)의 출력 단자는 멀티플렉서(404)의 제 1 데이터 입력 단자에 결합된다. 멀티플렉서(404)의 출력 단자는 믹서(30)의 입력 단자에 결합된다. 미분기(20)의 출력 단자는 멀티플렉서(404)의 제 2 데이터 입력 단자에 결합된다. 인코더(10)의 타이밍 출력 단자는 멀티플렉서(404)의 제어 입력 단자에 결합된다.

도시된 실시예에서, 보조 데이터 신호는 직접적으로 반송파 신호를 변조하기 위한 조건으로 가정된다. 이 기술분야에 숙련된 자는 반송파를 변조하기 위해 신호를 그 신호의 특징들에 가장 적합한 방법으로 어떻게 인코딩하고 그렇지 않은 경우 어떻게 준비할 것인지 이해할 것이다. 또한, 예시된 실시예에서의 보조 데이터 신호는 디지털 형태로 가정된다. 그러나, 이것은 절대적이지 않다. 보조 데이터 신호는 또한, 아날로그 신호일 수 있다.

동작에 있어서, 인코더(10)는 펄스들의 상대적 타이밍을 제어하는 내부 타이밍 회로(미도시)를 포함한다. 이 타이밍 회로는, 펄스들이 잠재적으로 CARR 신호에서 발생할 수 있을 때, 3개의 인접한 인코딩 클럭 기간들 t1 내지 t4 동안의 제 1 상태, 및 남아있는 인코딩 클럭 기간들 t4 내지 t10 동안의 제 2 상태를 갖는 신호를 발생하기 위해 이 기술분야의 숙련된 장에 의해 이해되는 방법을 통해 수정될 수 있다. 이러한 신호는, 펄스들이 발생할 때의 기간들(t1 내지 t4)동안 믹서(30)의 입력 단자에 미분기(20)의 출력 단자를 결합시키고 그렇지 않은 동안(t4+△t 내지 t10-△t) 믹서(30)에 FIFO 버퍼(402)의 출력 단자를 결합시키기 위해 멀티플렉서(404)를 제어하도록 사용될 수 있다. 미분기(20)의 출력 단자가 믹서(30)에 결합될 때의 기간들(t1 내지 t4)동안, 도 8의 회로는 도 1에 예시된 구성과 같고, 상세히 상술된 바와 같이 동작한다.

FIFO 버퍼(402)가 믹서(30)에 결합될 때의 기간들(t4+△t 내지 t10-△t)동안, FIFO 버퍼(402)로부터의 데이터는 발진기(40)로부터의 반송파 신호를 변조한다. FIFO 버퍼(402)는 일정한 비트 레이트에서 디지털 보조 데이터 신호를 수신하고, 반송파 펄스들(A)-(C)이 발생될 때의 시간 기간들(t1-t4)동안 신호를 버퍼링하도록 동작한다. FIFO 버퍼(402)는 그 다음, 보조 데이터가 전송될 때의 시간 기간(t4+△t 내지 t10-△t)동안 보다 높은 비트 레이트에서 저장된 보조 데이터를 믹서(30)에 제공한다. CARR 신호를 통한 보조 데이터의 버스트들의 네트 처리 레이트는 보조 데이터 신호 소스(도시되지 않음)로부터의 보조 데이터의 일정한 네트 처리 레이트와 매치하여야 한다. 알려진 방법으로, 이 기술분야의 숙련된 자는 어떻게 처리 레이트들을 매치시킬 것인지, 그리고 또한 오버런들 및 언더런들에 대해 어떻게 제공할 것인지를 이해할 것이다.

도 9는 도 8에 예시된 시스템에 의해 생성된 신호를 수신할 수 있는 수신기의 블록도이다. 도 9에 있어서, 도 3에 예시된 것들과 동일한 그러한 요소들은 동일 참조 번호로 병기되고 이하 상세히 기술되지 않는다. 도 9에서, 검출기(140)의 출력 단자는 제어 가능한 스위치(406)의 입력 단자에 결합된다. 제어 가능한 스위치(406)의 제 1 출력 단자는 디코더(150)의 입력 단자에 결합된다. 제어 가능한 스위치(406)의 제 2 출력 단자는 FIFO(408)의 입력 단자에 결합된다. FIFO(408)의 출력 단자는 보조 데이터(AUX)를 생성한다. 윈도우잉 타이머(160)의 출력 단자는 도 3에 도시된 바와 같이, 검출기(140)의 인에이블 입력 단자가 아니라, 그 대신에 제어 가능한 스위치(406)의 제어 입력 단자에 결합된다.

동작에 있어서, 도 9에서의 검출기(140)는 항상 인에이블된다. 윈도우잉 타이머(160)로부터의 윈도우잉 신호는 도 8에서의 인코더(10)에 의해 생성된 타이밍 신호에 대응한다. 윈도우잉 신호는 반송파 펄스들(A)-(C)이 잠재적으로 발생할 수 있을 때의 기간(t1 내지 t4)동안 제 1 상태를 갖고, 그렇지 않은 동안(t4 내지 t10) 제 2 상태를 갖는다. 반송파 펄스들(A)-(C)이 잠재적으로 발생할 수 있을 때의 기간(t1 내지 t4)동안 윈도우잉 타이머(160)는 디코더(150)에 검출기(140)를 결합시키기 위해 제어 가능한 스위치(406)를 조절한다. 이러한 구성은 도 3에 예시된 것과 동일하고, 상세히 상술된 바와 같이 동작한다.

비트 기간(t4 내지 t10)의 잔여부분 동안, 검출기(140)는 FIFO(408)에 결합된다. 이 기간동안, 변조된 보조 데이터는 FIFO(408)에 복조되어 공급된다. (도 8의) FIFO(402)에 대응하는 방법에서, FIFO(408)는 검출기(140)로부터 보조 데이터 버스트들을 수신하고, 일정한 비트 레이트에서 보조 데이터 출력 신호 AUX를 생성한다. 보조 데이터 신호는 반송파를 변조시키기 위해 인코딩된 보조 데이터를 표현한다. 추가적인 프로세싱(미도시)은 희망된 포맷에서 수신된 보조 데이터 신호를 디코딩해야 할 필요가 있다.

본 발명의 원리들에 따라, 반송파 신호에 삽입된 보조 데이터는 제 2의 독립적인 고 데이터 레이트 신호를 표현하는 반송파 펄스들의 또다른 세트이다. 일부 구현들에서, 보조 데이터로서, 대응하는 하나보다 많은 고 데이터 레이트 신호들을 표현하는, 반송파 펄스들의 하나보다 많은 세트를 포함하는 것이 가능할 수 있다. 예시적인 실시예에서, 2 개의 고 데이터 레이트 신호들이 전체 3 개의 데이터 신호들에 대해, 채널에 포함된다.

도 10에서, 각각의 수평 라인은 고 데이터 레이트 신호를 표현하는 반송파 펄스들의 타이밍을 도시한다. DATA 1로 표기된 상위 라인은 도 7과 유사하게, 제 1 고 데이터 레이트 신호(DATA 1)를 표현하는 반송파 펄스들의 타이밍을 도시한다. 도 10에 제 2 라인은 제 2 고 데이터 레이트 신호(DATA 2)를 표현하는 반송파 펄스들의 타이밍을 도시하고, 도 10에 제 3 라인은 제 3 데이터 레이트 신호(DATA 3)를 표현하는 반송파 펄스들의 타이밍을 도시한다. 도시된 바와 같이, 제 1 데이터 신호(DATA 1)를 표현하는 반송파 펄스는 시간(t1 내지 t4)으로부터의 간격에서 클럭 기간들 중 하나에 위치되고, 제 2 데이터 신호(DATA 2)를 표현하는 반송파 펄스는 시간(t4 내지 t7)로부터의 간격에서 클럭 기간들 중 하나에 위치되며, 제 3 데이터 신호(DATA 3)를 표현하는 반송파 펄스는 시간(t7 내지 t10)으로부터의 간격에서 클럭 기간들 중 하나에 위치된다. 모든 데이터 신호들(DATA 1, DATA 2 및 DATA 3)로부터의 반송파 펄스들은 도 10의 하부에 도시된, 단일 반송파 신호(CARR)에 결합된다. 따라서, 이 단일 반송파 신호는 단일 채널을 통해 3 개의 독립적인 고 데이터 레이트 신호들을 전송할 수 있다.

이 기술분야에 숙련된 자들은 위에 상술된 바와 같이, 반송파 펄스들로서 표현되는 각각의 데이터 신호가 3 개의 인접한 인코딩 클럭 기간들을 포함하는 비트 기간 내의 시간 간격을 요구하는 것을 이해할 것이다. 도시된 실시예에서, 각각의 비트 기간에 9 개의 인코딩 클럭 기간들이 있고 3 개까지의 데이터 신호들이 동시에 전송될 수 있다. 더 일반적으로, 비트 기간 내의인코딩 클럭 기간들은 S 데이터 신호들을 동시에 인코딩하도록 요구된다. 이 기술분야에 숙련된 자들은 비트 기간 내의 모든 인코딩 클럭 기간이 데이터 신호들을 인코딩하는데 이용되지는 않는다는 것을 더 이해할 것이다. 예를 들어, 도시적인 실시예에서, 2 개의 데이터 신호들은 동시에 인코딩될 수 있다. 3 개의 인접한 인코딩 클럭 기간들의 제 1 간격은 제 1 신호에 할당되고, 제 1 신호에 할당되는 간격들이 중첩되지 않는, 3 개의 인접한 인코딩 클럭 기간들의 제 2 간격은 제 2 신호에 할당된다. 남은 3 개의 인코딩 클럭 기간들은 이용되지 않고 남거나, 도 7에 도시된 바와 같이, 보조 데이터에 할당된다. 이 기술분야에 숙련된 자들은 각각의 데이터 신호들을 인코딩하도록 이용되는 인코딩 클럭들이 분리한 신호들을 표현하는 반송파 펄스들이 발생할 수 있을 때의, 시간 간격들이 중첩되지 않는 한, 동일하거나, 동일한 기간을 가지거나 시간이 할당필요가 없다는 것을 이해할 것이다.

도 11은 단일 채널을 통해 동시에 3 개의 고 데이터 레이트 신호들을 전송할 수 있는 본 발명에 따른 전송기의 블록 다이어그램이다. 도 11은 도 8에 대응한다. 도 8에 도시된 이와 유사한 성분들은 대응 참조 번호들이 지시되고 이하에서는 상술되지 않는다. 도 11에서, 각각의 입력 단자들(DATA 1, DATA 2 및 DATA 3)은 대응하는 고 데이터 레이트 신호들의 소스들(미도시)에 결합된다. 제 1 입력 단자(DATA 1)는 인코더(10(1)), 미분기(20(1)) 및 검출기(25(1))의 일련의 접속을 통해 멀티플렉서(404')의 제 1 입력 단자에 결합된다. 제 2 입력 단자(DATA 2)는 인코더(10(2)), 미분기(20(2)) 및 레벨 검출기(25(2))의 일련의 접속을 통해 멀티플렉서(404')의 제 2 입력 단자에 결합되고, 제 3 입력 단자(DATA 3)는 인코더(10(3)), 미분기(20(3)) 및 레벨 검출기(25(3))의 일련의 접속을 통해 멀티플렉서(404')의 제 3 입력 단자에 결합된다. 멀티플렉서(404')의 출력 단자는 믹서(30)의 입력 단자에 결합된다.

동작에 있어서, 인코더(10(1)), 미분기(20(1)) 및 레벨 검출기(25(1))는 도 2에 단일 LEVEL에 대응하고, 상술된 , 제 1 고 데이터 레이트 신호(DATA 1)를 표현하는 트라이-레벨 신호(tri-level signal)를 발생한다. 유사하게 인코더(10(2)), 미분기(20(2)) 및 레벨 검출기(25(2))는 제 2 고 데이터 레이트 신호(DATA 2)를 표현하는 트라이-레벨신호를 발생하고, 인코더(10(3)), 미분기(20(3)) 및 레벨 검출기(25(3))는 제 3 고 데이터 레이트 신호(DATA 3)를 표현하는 트라이-레벨 신호를 발생한다. 각각의 트라이-레벨 신호들의 펄스들의 타이밍은 도 10에 도시된 바와 같이 발생하도록 시스템 타이밍 회로(미도시)에 의해 제어된다. 이 기술분야의 숙련된 자들은 어떻게 그러한 타이밍 회로를 설계 및 구현하는 지를 이해할 것이다. 멀티플렉서(404')는 도 10의 하부 신호(CARR)에 도시된 타이밍을 가진 단일 트라이-레벨에 트라이-레벨 펄스들을 결합한다. 이 결합된 신호는 그 다음믹서(30)에서 발진기(40)으로부터 반송파 신호를 변조하는데 이용된다. 만들어진 반송파 신호는 위에 설명된 바와 같이, SSB 신호를 형성하도록 BPF(50)에서 필터링된다.

고 데이터 레이트 신호들(DATA 1, DATA 2 및 DATA 3)의 타이밍은 서로 관련하는 타이밍 지터(jitter)를 포함 및/또는 동기되지 않는다는 것이 가능하다. 이러한 상황들을 보상하기 위해, 도 11에 가상선으로 나타나는 각각의 FIFO 버퍼들(27(1)), 27(2), 및 27(3))는 각각의 레벨 검출기들(25(1), 25(2), 25(3))과 멀티플렉서(404')에 대응하는 입력 단자들 사이에 결합된다. FIFO 버퍼들(27(1), 27(2), 27(3))은 알려진 방법으로, 입력 신호들(DATA 1, DATA 2 및 DATA 3)과 믹서(30)에 의해 발생되는 반송파 신호(CARR)의 타이밍 사이에 데이터 레이트로 차이들에 대해 보상하도록 동작한다.

도 12는 도 11의 전송기에 의해 생성되는 변조된 신호를 수신할 수 있고 3 개의 고 데이터 레이트 신호들(DATA 1, DATA 2 및 DATA 3)을 재생할 수 있는 본 발명에 따른 수신기의 블록 다이어그램이다. 도 12는 도 9에 대응한다. 도 12에서, 도 9에 도시된 이들과 유사한 이러한 성분들은 동일한 참조 번호로 지정되고 이하에 더 상세히 설명되지는 않는다. 도 12에서, 검출기(140)의 출력 단자는 제어 가능한 스위치(406')의 입력 단자에 결합된다. 제어 가능한 스위치(406')의 제 1 출력 단자는 제 1 디코더(150(1))의 입력 단자에 결합된다. 제 1 디코더(150(1))의 출력 단자는 출력 단자(DATA 1)에 결합된다. 제어 가능한 스위치(406')의 제 2 출력 단자는 제 2 디코더(150(2))의 입력 단자에 결합된다. 제 2 디코더(150(1))의출력 단자는 출력 단자(DATA 2)에 결합되고, 제어 가능한 스위치(406')의 제 3 출력 단자는 제 3 디코더(150(3))의 입력 단자에 결합된다. 제 3 디코더(150(3))의 출력 단자는 출력 단자(DATA 3)에 결합된다.

동작에 있어서, 검출기(140)는 (도 11의) 멀티플렉서(404')에 의해 발생되는 합성 트라이-레벨 신호(도 10의 CARR)에 대응하는 신호를 발생한다. 시간(t1 내지 t4)로부터의 간격 동안, 제어 가능한 스위치(406')는 제 1 디코더(150(1))에 검출기(140)를 결합하도록 조건을 갖춘다. 시간(t4 내지 t7)으로부터의 간격 동안, 제어 가능한 스위치(406')는 제 2 디코더(150(2))에 검출기(140)을 결합하도록 조건을 갖추고, 시간(t7 내지 t10)으로부터의 간격 동안, 제어 가능한 스위치(406')는 제 3 디코더(150(3))에 검출기(140)을 결합하도록 조건을 갖춘다. 제어 회로(미도시)는 위에 설명된 바와 같이 동작하도록 제어 가능한 스위치(406')를 제어하기 위해 제어 신호를 발생한다. 이 기술분야의 숙련된 자들은 어떻게 그러한 제어 회로를 설계 및 구현하는 지를 이해할 것이다.

제 1 디코더(150(1))는 도 10에 DATA 1 신호에 대응하는, 시간(t1 내지 t4)으로부터의 간격 동안 트라이-레벨 신호를 수신한다. 제 1 디코더(150(1))는 알려진 방법으로, 제 1 NRZ 신호(DATA 1)을 다시 발생하도록 이 신호를 처리한다. 유사하게, 제 2 디코더(150(2))는 도 10의 트라이-레벨 신호(DATA 2)로부터 제 2 NRZ 신호(DATA 2)를 재생하고, 제 3 디코더(150(3))는 트라이-레벨 신호(DATA 3)으로부터 제 3 트라이-레벨 신호(DATA 3)를 재생한다.

Claims

디지털 데이터 변조 방법에 있어서,

공통 데이터 비트 기간을 가진 복수의 디지털 데이터 신호들을 제공하는 단계와;

상기 데이터 비트 기간 내의 각각의 중첩되지 않은 간격들에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 상기 복수의 디지털 데이터 신호들의 각각의 신호들을 인코딩하는 단계와;

상기 인코딩된 복수의 디지털 데이터 신호들 중 대응하는 하나의 에지들을 표현하는 각각의 펄스들을 발생하는 단계와;

상기 각각의 펄스들에 대응하는 반송파 펄스들을 가진 반송파 신호를 발생하는 단계를 포함하는 것을 특징으로 하는, 디지털 데이터 변조 방법.
디지털 데이터 변조기에 있어서,

공통 데이터 비트 기간을 가진 복수의 디지털 데이터 신호들(Data 1, Data 2, Data 3)의 소스와;

복수의 인코더들(10(1), 10(2), 10(3))로서, 각각은, 상기 데이터 비트 기간 내의 중첩되지 않는 간격들에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 상기 복수의 디지털 데이터 신호들 중 대응하는 하나를 인코딩하는, 복수의 인코더들(10(1), 10(2), 10(3))과;

복수의 펄스 신호 발생기들(20(1), 25(1), 20(2), 25(2), 20(3), , 25(3))로서, 각각은, 인코딩된 복수의 디지털 데이터 신호들의 대응하는 하나의 에지들을 표현하는 각각의 펄스들을 발생하는, 복수의 펄스 신호 발생기들(20(1), 25(1), 20(2), 25(2), 20(3), , 25(3))과;

상기 각각의 펄스들에 대응하는 반송파 펄스들을 가진 반송파 신호들을 발생하기 위한 반송파 신호 발생기(30, 40)을 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 2항에 있어서,

상기 가변 펄스 폭 코드는 가변 어퍼쳐 코드인 것을 특징으로 하는, 디지털 대이터 변조기.
제 3 항에 있어서,

상기 각각의 디지털 데이터 신호들에 대한 에지들은 상기 각각의 간격 내의 3 개의 인접한 기간들에서 발생하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 3항에 있어서,

복수의 S 디지털 데이터 신호들을 생성하는 상기 데이터 신호 소스(Data 1, Data 2, Data 3)와;

상기 데이터 비트 기간은 3 개의 인접한 인코딩 클럭 기간들 각각의 중첩되지 않는 S 간격들을 포함하는 복수의 적어도 3ㆍS 인코딩 클럭 기간들로 나눠지고,

상기 각각의 S 디지털 데이터 신호들에 대한 에지들은 상기 중첩되지 않는 S 간격들 중 각각의 하나에서 발생하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 2항에 있어서,

상기 복수의 펄스 신호 발생기들(20(1), 20(3), 25(1), 25(3))과 상기 반송파 신호 발생기(30, 40) 사이에 결합되고 상기 선택된 펄스 신호 발생기로부터 펄스들이 발생할 때의 간격 동안 상기 반송파 신호 발생기에 상기 복수의 펄스 신호 발생기들 중 선택된 하나가 결합하도록 조건을 갖추는 멀티플렉서(404')를 더 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 6항에 있어서,

상기 복수의 펄스 신호 발생기들과 상기 멀티플렉서(404') 사이에 각각 결합되는 복수의 선입선출(first-in-first-out : FIFO) 버퍼들(27(1), 27(3))을 더 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 2항에 있어서,

복수의 인코더들(10(1), 10(2), 10(3)) 중 각각의 하나는 리딩 에지들 및 트레일링 에지들을 가진 인코딩된 디지털 데이터 신호를 발생하고;

상기 복수의 펄스 신호 발생기들(20(1), 20(3), 25(1), 25(3)) 중 각각의 하나는 상기 대응하는 디지털 데이터 신호에서 리딩 에지들에 응답하여 양의 펄스들과 상기 대응하는 디지털 데이터 신호에서 트레일링 에지들에 응답하여 음의 펄스들을 발생하고;

상기 반송파 신호 발생기(30, 40)는 양의 펄스에 응답하여 제 1 위상을 가지고 음의 펄스에 응답하여 제 2 위상을 가지는 반송파 펄스을 발생하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 8항에 있어서,

상기 제 1 위상은 실질적으로 상기 제 2 위상에서 위상으로부터 180도인 것을 특징으로 하는, 디지털 데이터 변조기.
제 2항에 있어서,

상기 복수의 펄스 신호 발생기들 중 각각의 하나는

상기 복수의 인코더들 중 상기 대응하는 하나에 결합되는, 미분기(20(1), 20(3))와;

상기 미분기에 결합되는, 레벨 검출기(25(1), 25(2), 25(3))를 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 2항에 있어서,

상기 반송파 신호 발생기는

반송파 발진기(40)와;

상기 펄스 신호 발생기에 결합되는 제 1 입력 단자 및 상기 반송파 발진기에 결합되는 제 2 입력 단자를 가진, 믹서(30)를 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
제 11항에 있어서,

상기 믹서(30)의 출력 단자에 결합되는 대역통과 필터(50)을 더 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.
디지털 데이터 복조기에 있어서,

연속하는 비트 기간들을 포함하는 변조된 신호의 소스(IN)로서, 각각의 비트 기간은 연속하는 비트 기간들에서 대응하는 간격들에 각각 대응하는 중첩되지 않는 복수의 간격들을 가지고, 각각의 간격은 대응하는 가변 펄스 폭 인코딩된 디지털 데이터 신호를 표현하는, 다른 연관된 간격들에서 반송파 펄스들에 대한 이격된, 반송파 펄스를 포함하는, 상기 소스(IN)와;

수신된 반송파 펄스들에 대응하는 펄스들을 발생하도록 상기 변조된 신호를 복조하기 위한 검출기(140)와;

대응하는 디지털 데이터 신호를 발생하도록 상기 비트 기간에서 상기 연관된 복수의 간격들 중 각각 하나에 수신되는 펄스들을 각각 디코딩하는, 복수의 디코더들(150(1), 150(2), 150(3))을 포함하는 것을 특징으로 하는, 디지털 데이터 복조기.
제 13항에 있어서,

상기 검출기(140)에 결합되는 입력 단자, 및 상기 복수의 디코더들(150(1), 150(3)) 중 대응하는 하나들에 결합되는 복수의 출력 단자들을 가지고, 상기 비트 기간에서 상기 복수의 연관된 간격들 중 각각의 하나 동안 대응하는 출력 단자에 상기 디코더(140)를 결합하도록 조건을 갖추는 제어 가능한 스위치(406')를 더 포함하는 것을 특징으로 하는, 디지털 데이터 복조기.
제 13항에 있어서,

상기 가변 펄스 폭 코드는 가변 어퍼쳐 코드인, 디지털 데이터 복조기.
제 13항에 있어서,

상기 반송파 펄스들은 제 1 위상 및 제 2 위상 중 하나를 가지는 것을 특징으로 하는, 디지털 데이터 복조기.
제 13항에 있어서,

상기 제 1 위상은 실질적으로 상기 제 2 위상에서 위상으로부터 180도인, 디지털 데이터 복조기.
제 13항에 있어서,

상기 변조된 신호 소스와 상기 검출기 사이에 결합된,

대역통과 필터(110)와;

적분기(120)와;

제한 증폭기(130)를 더 포함하는 것을 특징으로 하는, 디지털 데이터 복조기.
디지털 데이터 변조기에 있어서,

데이터 비트 기간을 가진 제 1 디지털 데이터 신호의 소스(Data 1)와;

상기 데이터 비트 기간 내의 제 1 간격에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 상기 제 1 디지털 데이터 신호를 인코딩하기 위한, 제 1 인코더(10(1))와;

상기 인코딩된 제 1 디지털 데이터 신호의 상기 에지들을 표현하는 각각의 펄스들을 발생하는, 제 1 펄스 신호 발생기(20(1), 25(1))와;

상기 데이터 비트 기간을 가진 제 2 디지털 데이터 신호(Data 2)의 소스와;

상기 제 1 간격이 중첩되지 않는 상기 데이터 비트 기간 내의 제 2 간격에서 발생하는 에지들을 가진 가변 펄스 폭 코드를 이용하여 제 2 디지털 데이터 신호을 인코딩하기 위한, 제 2 인코더(10(2))와;

상기 인코딩된 제 2 디지털 데이터 신호의 상기 에지들을 표현하는 각각의 펄스들을 발생하는, 제 2 펄스 신호 발생기(20(2), 25(2))와;

상기 제 1 간격 동안 상기 각각의 제 1 펄스들에 대응하는 반송파 펄스들을 가지고 상기 제 2 간격 동안 상기 각각의 제 2 펄스들에 대응하는 반송파 펄스들을 가진 반송파 신호를 발생하기 위한, 반송파 신호 발생기(30, 40)을 포함하는 것을 특징으로 하는, 디지털 데이터 변조기.