JP2012094235A

JP2012094235A - 半導体メモリ素子の内部電圧発生器

Info

Publication number: JP2012094235A
Application number: JP2011228419A
Authority: JP
Inventors: Jae-Ho Lee; 在浩李
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2010-10-26
Filing date: 2011-10-18
Publication date: 2012-05-17
Anticipated expiration: 2031-10-18
Also published as: JP5823249B2; US8509008B2; KR20120043522A; US20120099388A1

Abstract

【課題】温度の変化に比例したり反比例したりする電流を生成する電流生成器を利用して温度の変化に応じて出力電位が変化する内部電圧を生成する半導体メモリ素子の内部電圧発生器を提供する。
【解決手段】温度の変化に比例して電流量が変化するＰＴＡＴ電流を生成するためのＰＴＡＴ電流生成器と、前記ＰＴＡＴ電流と同じ内部電流を生成し、前記内部電流に応答して内部電圧を生成するための電流制御回路と、前記内部電圧の電位レベルを一定のレベルに調節するためのオフセット回路と、を含む。
【選択図】図４

Description

本発明は、半導体メモリ素子の内部電圧発生器に関し、特に、温度の変化に応じて電位レベルが変更される半導体メモリ素子の内部電圧発生器に関する。

近年、電気的にプログラムと消去が可能であり、一定の周期でデータを再作成しなければならないリフレッシュ機能が必要でない不揮発性メモリ素子に対する需要が増加している。

前記不揮発性メモリ素子は、電気的なプログラム/消去動作の可能な素子として薄い酸化膜に印加される強い電場によって電子が移動しながらセル素子のしきい値電圧を変化させてプログラム及び消去動作を行う。

不揮発性メモリセルのプログラム検証動作または読み出し動作の間、ビットラインがハイレベルにプリチャージされ、特定メモリセルのプログラム状態によって前記プリチャージされた電圧レベルが変化するかどうかを判読する動作が行われる。すなわち、メモリセルのしきい値電圧Ｖｔｈに基礎してプログラム検証または読み出し動作が行われる。

一方、外部温度の変化による検証または読み出し動作の際に各セルの状態が実際の状態と違うように検証または読み出しされるような問題が知られている。すなわち、常温で検証または読み出しすることを基準にする時、低温で検証または読み出した場合のしきい値電圧がもっと低くなり、高温で検証または読み出した場合のしきい値電圧が高くなるのである。したがって、温度の変化による検証または読み出し/検証基準電圧を変化させて印加する必要がある。

特に、マルチレベルセルプログラム方式の場合、しきい値電圧の分布個数が多く、各分布間のしきい値電圧の差も非常に小さい。そこで、温度の変化などによってマルチレベルセルのしきい値電圧が変化されれば、プログラム検証または読み出し動作の再エラーを誘発する確率がもっと大きくなるという問題がある。

図１は、温度による電流電圧の特性を示すグラフである。図２は、不揮発性メモリ素子の読み出し動作の際、センシングカレントが変化してメモリセルのしきい値電圧分布が変化されて読み出しされるのを示すしきい値電圧分布図である。

図１及び図２を参照すれば、ＭＯＳとＢＪＴのような半導体素子は、温度にしたがって素子的な特性が変化される。一般に、温度が低いほどＭＯＳのしきい値電圧は増加して流れる電流量は減少するようになる。しかし、これは特定電流以上のみで該当され、特定電流以下では反対の現象が現われる、この際、特定電流をゼロポイント（ＺｅｒｏＰｏｉｎｔ）電流であると言い、ゼロポイント電流では温度に無関係に一定の電流値打ちを有することになる。

不揮発性メモリ素子に使用されるセンシング電流は、約１００ＮＡないし２００ＮＡ位であるから、一般的にセンシング電流はゼロポイント電流より低い。したがって、メモリセルのしきい値電圧分布は、温度が増加するほど左に移動するようになる。これによって不揮発性メモリ素子の読み出し動作の際、温度の変化に応じてメモリセルのしきい値電圧が変化するようになり、読み出し動作の際エラーを誘発する確率がもっと大きくなるような問題がある。

図３は、従来の技術による内部電圧発生器を示す回路図である。図３を参照すれば、内部電圧発生器は、電圧発生器１１及び温度補償調節器１２を含む。電圧発生器１１は、温度の変化に関係のない基準電圧Ｖｒｅｆを利用して温度の変化に応じて変化する電圧ＲＥＦＶＴを生成し、温度補償調節器１２は電圧ＲＥＦＶＴを内部電圧ＶＯＵＴに生成する。

従来の技術による内部電圧発生器の電圧発生器１１は、温度の変化に独立的な基準電圧Ｖｒｅｆを利用して制御電圧Ｖｃｔを生成し、制御電圧ＶｃｔをＮＭＯＳトランジスタＮＭ１のゲートに印加して電源電圧ＶＤＤからＮＭＯＳトランジスタＮＭ１のしきい値電圧値ほど下降された電圧ＲＥＦＶＴ生成する。ＮＭＯＳトランジスタＮＭ１のしきい値電圧は、温度にしたがって変化するので、電圧ＲＥＦＶＴは温度の変化に応じて電位レベルが変更される。温度補償調節器１２は、可変抵抗１２ｂを利用して内部電圧ＶＯＵＴの温度による電圧の変化を調節することができる。例えば、電圧ＲＥＦＶＴの温度による電圧の変化量を１００ｍＶ/１００℃であると仮定する場合、温度補償調節器１２を利用して８０ｍＶ/１００℃、または１２０ｍＶ/１００℃に調節することができる。

しかし、半導体メモリ素子は、トランジスタのしきい値電圧のみならず、工程スキュー（Ｓｋｅｗ）によって出力レベルが変化するようになる。これは、温度補償調節器１２で使用される可変抵抗１２ｂの抵抗値を変化させるからである。

したがって、本発明は上記事情に鑑みてなされたものであって、その目的は、温度の変化に比例したり反比例したりする電流を生成する電流生成器を利用して温度の変化に応じて出力電位が変化する内部電圧を生成する半導体メモリ素子の内部電圧発生器を提供することである。

上記目的を達成するための本発明の一実施例による半導体メモリ素子の内部電圧発生器は、温度の変化に比例して電流量が変化するＰＴＡＴ（ＰｒｏｐｏｒｔｉｏｎａｌｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ）電流を生成するためのＰＴＡＴ電流生成器と、前記ＰＴＡＴ電流と同じ内部電流を生成し、前記内部電流に応答して内部電圧を生成するための電流制御回路、及び前記内部電圧の電位レベルを一定のレベルに調節するためのオフセット回路を含む。

本発明の他の実施例による半導体メモリ素子の内部電圧発生器は、温度の変化に比例して電流量が変化するＰＴＡＴ電流を生成するためのＰＴＡＴ電流生成器と、温度の変化に反比例して電流量が変化するＣＴＡＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ）電流を生成するためのＣＴＡＴ電流生成器と、制御信号に応答して前記ＰＴＡＴ電流と前記ＣＴＡＴ電流のうちいずれか一つを選択して出力するための選択回路と、前記選択回路によって選択された前記ＰＴＡＴ電流または前記ＣＴＡＴ電流をコピーして内部電流を生成し、前記内部電流を出力端の抵抗に印加して内部電圧を生成するための電流制御回路、及び前記コピーした電流量によって前記出力端に印加されるオフセット電圧を調節して前記内部電圧を一定に維持するためのオフセット回路を含む。

本発明のまた他の実施例による半導体メモリ素子の内部電圧発生器は、温度の変化に反比例して電流量が変化するＣＴＡＴ電流を生成するためのＣＴＡＴ電流生成器と、前記ＣＴＡＴ電流をコピーして内部電流を生成し、前記内部電流を出力端の抵抗に印加して前記温度の変化に応じて変化する温度補償電圧を生成するための温度補償電圧生成器と、前記温度補償電圧を第１出力電圧に出力してステップ電圧を第２出力電圧に出力するか、前記温度補償電圧を前記第２出力電圧に出力して前記ステップ電圧を前記第１出力電圧に出力するための電圧制御回路、及び前記第１出力電圧及び前記第２出力電圧の電位を比較してこれを増幅し、内部電圧を生成する内部電圧発生器を含む。

以上のように、本発明の一実施例によれば、温度の変化に比例または反比例する電流を生成する電流生成器を利用して温度の変化に応じて出力電位が変化する内部電圧を生成するので、工程スキュによって出力が変化することを抑制し、不揮発性メモリ素子のしきい値電圧分布を正確にセンシングすることができるような効果を奏する。

温度による電流電圧の特性を示すグラフである。不揮発性メモリ素子の読み出し動作の際、センシングカレントが変化してメモリセルのしきい値電圧分布が変化されて読み出しされるのを示すしきい値電圧分布図である。従来の技術による内部電圧発生器を示す回路図である。本発明の一実施例による内部電圧発生器を示す構成図である。図４のＰＴＡＴ電流発生器を示す回路図である。図４の電流制御回路を示す回路図である。図４のオフセット回路を示す回路図である。本発明の他の実施例による内部電圧発生器を示す構成図である。本発明のまた他の実施例による内部電圧発生器を示す構成図である。

以下、添付された図面を参照して本発明の好ましい実施例について説明する。しかし、本発明は以下開示される実施例に限定されるのではなく、互いに異なる多様な形態に具現することができ、本発明の範囲が実施例に限定されるのではない。ただし、本実施例は、本発明の開示が通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は本願の特許請求に範囲によって理解されなければならない。

図４は、本発明の一実施例による内部電圧発生器を示す構成図である。図４を参照すれば、内部電圧発生器１００は、ＰＴＡＴ電流発生器１１０、及び内部電圧発生器１２０を含む。

ＰＴＡＴ電流発生器１１０は、ＰＴＡＴ電流の特性を持つ電流発生器である。ＰＴＡＴ電流特性は、温度と比例関係を持つ特性があり、温度が増加すれば発生される電流量をも増加するようになり、温度が減少すれば発生される電流量をも減少されるようになる。

内部電圧発生器１２０は、ＰＴＡＴ電流発生器１１０から出力されたＰＴＡＴ電流ＰＴＡＴによって変化する出力電圧ＶＯＵＴを生成する。内部電圧発生器１２０は電流制御回路１２１、オフセット回路１２２、ＯＰアンプ１２３、及び抵抗Ｒ１、Ｒ２を含む。

電流制御回路１２１は、ＰＴＡＴ電流発生器１１０から発生されたＰＴＡＴ電流をコピーし、コピーした電流を抵抗Ｒ１に通過させて電圧に変更させる。これによって、ＰＴＡＴ電流値によってノードＮＣから出力される出力電圧ＶＯＵＴが変更される。

オフセット回路１２２は、抵抗Ｒ１と抵抗Ｒ２との間に連結され、ノードＮＣから出力される出力電圧ＶＯＵＴを調節して一定の電位レベルに出力電圧ＶＯＵＴが出力されるようにする。

ＯＰアンプ１２３は、オフセット回路１２２と抵抗Ｒ２との間のノードＮＥの電位、すなわち、オフセット回路１２２と抵抗Ｒ２の抵抗値によって分配された電圧をフィードバック電圧Ｖｆｅｅｄと温度の変化に関係のない基準電圧Ｖｒｅｆを比較して抵抗Ｒ１とオフセット回路１２２との間のノードＮＤにオフセット電圧ＯＦＦＳＥＴを印加する。すなわち、フィードバック電圧Ｖｆｅｅｄと基準電圧Ｖｒｅｆとが同一になるように維持させる。

したがって、オフセット回路１２２とＯＰアンプ１２３との動作によってノードＮＤの電位を調節し、これによってノードＮＣの電位が一定になるように調節して出力電圧ＶＯＵＴを出力することができる。

図５は、図４のＰＴＡＴ電流発生器を示す回路図である。図５を参照すれば、ＰＴＡＴ電流発生器１１０は、多数のＰＭＯＳトランジスタＰＭ１、ＰＭ２、ＯＰアンプＯＰ、抵抗Ｒ１１及び多数のＢＪＴトランジスタ（ＢＪＴ１及びＢＪＴ２）を含む。

ＰＭＯＳトランジスタＰＭ１、抵抗Ｒ１１及びＢＪＴトランジスタＢＪＴ１は、電源電圧ＶＤＤと接地電源ＶＳＳとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２及びＢＪＴトランジスタＢＪＴ２は、電源電圧ＶＤＤと接地電源ＶＳＳとの間に直列連結される。ＢＪＴトランジスタ（ＢＪＴ１及びＢＪＴ２）は、ダイオード連結される。この際、ＢＪＴトランジスタＢＪＴ１のサイズは、ＢＪＴトランジスタＢＪＴ２のサイズよりＫ倍であることが好ましい。また、ＯＰアンプは、ＰＭＯＳトランジスタＰＭ１と抵抗Ｒ１１との間のノードＮＡの電位とＰＭＯＳトランジスタＰＭ２とＢＪＴトランジスタＢＪＴ２との間のノードＮＢの電位を比較して出力信号ＰＴＡＴを出力する。出力信号ＰＴＡＴは、ＰＭＯＳトランジスタＰＭ１、ＰＭ２のゲートに印加される。この際、ＢＪＴトランジスタＢＪＴ１のサイズはＢＪＴトランジスタＢＪＴ２のサイズよりＫ倍であることが好ましい。

ＰＴＡＴ電流発生器１１０は、ＯＰアンプＯＰの出力信号に応答して初期ＰＭＯＳトランジスタＰＭ１、ＰＭ２を介して流れる電流量が互いに同じである。同じ電流が流れる時ＢＪＴトランジスタ（ＢＪＴ１及びＢＪＴ２）の両端の電圧はＢＪＴトランジスタＢＪＴ１及びＢＪＴ２のサイズに比例する。このようにＢＪＴトランジスタ（ＢＪＴ１及びＢＪＴ２）のサイズがＫ倍の差になって抵抗Ｒ１１の両端に印加される電圧が決定される。

両端に印加される電圧の差△Ｖは、温度によって比例してＫ値に比例する。したがって、ＰＭＯＳトランジスタＰＭ１、ＰＭ２を介して流れる電流量が変化するようになる。すなわち、ＰＭＯＳトランジスタＰＭ１、ＰＭ２を介して流れる電流量が温度及びＢＪＴトランジスタ（ＢＪＴ１及びＢＪＴ２）のサイズの差が割合Ｋに比例される。これによって、ＯＰアンプＯＰは、温度と比例関係を持つＰＴＡＴ電流ＰＴＡＴを出力する。

図６は、図４の電流制御回路を示す回路図である。図６を参照すれば、電流制御回路１２１は、入力されるＰＴＡＴ電流ＰＴＡＴをコピーして出力する。電流制御回路１２１は、多数のＰＭＯＳトランジスタ（ＰＭ２１ないしＰＭ３２）を含む。ＰＭＯＳトランジスタ（ＰＭ２１、ＰＭ２２）は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２１はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ２２はローレベルに活性化される選択信号ｓｅｌｂ０に応答して駆動される。

ＰＭＯＳトランジスタＰＭ２３、ＰＭ２４は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２３はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ２４はローレベルに活性化される選択信号ｓｅｌｂ1に応答して駆動される。

ＰＭＯＳトランジスタＰＭ２５、ＰＭ２６は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２５はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ２６はローレベルに活性化される選択信号ｓｅｌｂ２に応答して駆動される。

ＰＭＯＳトランジスタＰＭ２７、ＰＭ２８は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２７はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ２８はローレベルに活性化される選択信号ｓｅｌｂ３に応答して駆動される。

ＰＭＯＳトランジスタＰＭ２９、ＰＭ３０は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ２９はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ３０はローレベルに活性化される選択信号ｓｅｌｂ４に応答して駆動される。

ＰＭＯＳトランジスタＰＭ３１、ＰＭ３２は、電源電圧ＶＤＤと出力ノードＮＣとの間に直列連結され、ＰＭＯＳトランジスタＰＭ３１はＰＴＡＴ電流ＰＴＡＴに応答して駆動され、ＰＭＯＳトランジスタＰＭ３２はローレベルに活性化される選択信号ｓｅｌｂ５に応答して駆動される。

ＰＴＡＴ電流ＰＴＡＴによって駆動されるＰＭＯＳトランジスタＰＭ２１、ＰＭ２３、ＰＭ２５、ＰＭ２７、ＰＭ２９、及びＰＭ３１はそれぞれサイズが互いに異なる。これによって、同じＰＴＡＴ電流ＰＴＡＴによって同時に駆動されても、流れる電流量は互いに異なる。これによって、多数の選択信号（ｓｅｌｂ０ないしｓｅｌｂ５）のうち活性化される一つの選択信号によって電流の大きさが調節され、出力電圧ＶＯＵＴに出力される。

図７は、図４のオフセット回路を示す回路図である。図７を参照すれば、オフセット回路１２２は、多数の抵抗（Ｒ１１ないしＲ１６）及び多数のＮＭＯＳトランジスタ（ＮＭ２１ないしＮＭ２５）を含む。

多数の抵抗（Ｒ１１ないしＲ１６）は、ノードＮＤとノードＮＥとの間に直列連結される。多数のＮＭＯＳトランジスタ（ＮＭ２１ないしＮＭ２５）は、抵抗Ｒ１６と抵抗Ｒ１５の間と各抵抗の間のノードの間に連結され、電流制御回路１２１に入力される選択信号（ｓｅｌｂ１ないしｓｅｌｂ５）と反転関係である選択信号（ｓｅｌ１ないしｓｅｌ５）に応答して駆動される。

したがって、オフセット回路１２２は、選択信号ｓｅｌ１ないしｓｅｌ５に応答してノードＮＤとノードＮＥとの間の全体抵抗値を調節する。すなわち、電流制御回路１２１でコピーされた電流値打ちを調節する選択信号ｓｅｌｂ０ないしｓｅｌｂ５と反転関係人選択信号ｓｅｌ１ないしｓｅｌ５に応答してノードＮＤの電位、すなわち、オフセット電圧ＯＦＦＳＥＴ電圧を制御して出力電圧ＶＯＵＴが一定の出力電圧値を持つようにする。

上述した本願発明の第１実施例によれば、温度に応じて比例関係を持つＰＴＡＴ電流をコピーし、コピーされた電流を利用して内部電圧を生成してコピーされた電流値によって内部電圧の電位を一定に調節することで、温度の補償程度が変更されても内部電圧の大きさは一定に維持することができる。

図８は、本発明の他の実施例による内部電圧発生器を示す構成図である。図８を参照すれば、内部電圧発生器２００はＣＴＡＴ電流発生器２１０、ＰＴＡＴ電流発生器２２０、ＣＴＡＴ電流とＰＴＡＴ電流のうちいずれか一つを選択して伝送する選択回路２３０及び内部電圧発生器２４０を含む。

ＣＴＡＴ電流発生器２１０は、ＣＴＡＴ電流の特性を持つ電流発生器である。ＣＴＡＴ電流の特性は、温度と反比例関係を持つ特性であり、温度が増加すれば発生される電流量は減少するようになり、温度が減少すれば発生される電流量は増加するようになる。

ＰＴＡＴ電流発生器２２０、及び内部電圧発生器２４０は、上述した第１実施例によるＰＴＡＴ電流発生器及び内部電圧発生器と同じ構成及び同じ動作を施すので、詳細な説明は略する。

選択回路２３０は、第１及び第２制御信号（ＣＯＮ_ＣＴＡＴ、ＣＯＮ_ＰＴＡＴ）に応答してＣＴＡＴ電流発生器２１０から発生されるＣＴＡＴ電流、またはＰＴＡＴ電流発生器２２０から発生されるＰＴＡＴ電流のうちいずれか一つを内部電圧発生器２４０に伝送する。すなわち、温度と反比例する内部電圧を生成する場合、第１制御信号ＣＯＮ_ＣＴＡＴが活性化されてＣＴＡＴ電流を内部電圧発生器２４０に伝送し、温度と比例される内部電圧を生成する場合、第２制御信号ＣＯＮ_ＰＴＡＴが活性化されてＰＴＡＴ電流を内部電圧発生器２４０に伝送する。

したがって、第２実施例による内部電圧発生器は第１及び第２制御信号ＣＯＮ_ＣＴＡＴ、ＣＯＮ_ＰＴＡＴに応答して温度と反比例されるように制御される内部電圧を生成するか、または温度と比例されるように制御される内部電圧を生成することができる。

図９は、本発明のまた他の実施例による内部電圧発生器を示す構成図である。図９を参照すれば、内部電圧発生器３００はＣＴＡＴ電流発生器３１０、補償電圧発生器３２０、電圧制御回路３３０、及び内部電圧発生器３４０を含む。

ＣＴＡＴ電流発生器３１０は、ＣＴＡＴ電流の特性を持つ電流発生器である。本発明ではＣＴＡＴ電流発生器を使用しが、ＣＴＡＴ電流発生器の代わりにＰＴＡＴ電流発生器を使用することができる。

補償電圧発生器３２０の内部回路及び動作は、本願の第１実施例による内部電圧発生器と同一であるから詳細な説明は略する。補償電圧発生器３２０は、ＣＴＡＴ電流発生器３１０から出力されたＣＴＡＴ電流に応答して温度に反比例する温度補償電圧ＶＴＥＭＰを出力する。

電圧制御回路３３０は、第１及び第２制御信号ＣＯＮ_ＰＴＡＴ、ＣＯＮ_ＣＴＡＴに応答して温度補償電圧ＶＴＥＭＰを第１出力ノードＮＩ、または第２出力ノードＮＪに出力し、電圧制御器３３１から出力されたステップ電圧ＶＳＴＥＰを第２出力ノードＮＪまたは第１出力ノードＮＩに出力する。すなわち、第２制御信号ＣＯＮ_ＣＴＡＴに応答して温度補償電圧ＶＴＥＭＰが第２出力ノードＮＪに出力される場合、電圧制御器３３１から出力されたステップ電圧ＶＳＴＥＰは、第１出力ノードＮＩに出力される。

電圧制御回路３３０は、電圧制御器３３１、第１スイッチング回路３３２、及び第２スイッチング回路３３３を含む。

電圧制御器３３１は、電圧加算器または電圧減算器で構成されることができる。第１スイッチング回路３３２は、ＮＭＯＳトランジスタ（ＮＭ３１及びＮＭ３２）を含む。ＮＭＯＳトランジスタＮＭ３１は、第１制御信号ＣＯＮ_ＰＴＡＴに応答して温度補償電圧ＶＴＥＭＰを第１出力ノードＮＩに伝送する。ＮＭＯＳトランジスタＮＭ３２は第１制御信号ＣＯＮ_ＣＴＡＴに応答して温度補償電圧ＶＴＥＭＰを第２出力ノードＮＪに伝送する。

第２スイッチング回路３３３は、ＮＭＯＳトランジスタＮＭ３３及びＮＭ３４を含む。ＮＭＯＳトランジスタＮＭ３３は、第２制御信号ＣＯＮ_ＣＴＡＴに応答してステップ電圧ＶＳＴＥＰを第１出力ノードＮＩに伝送する。ＮＭＯＳトランジスタＮＭ３４は、第１制御信号ＣＯＮ_ＰＴＡＴに応答してステップ電圧ＶＳＴＥＰを第２出力ノードＮＪに伝送する。

内部電圧発生器３４０は、電圧制御回路３３０の第１及び第２出力ノードＮＩ、ＮＪを介して送信される電位を互いに比較してこれを増幅して出力電圧ＶＯＵＴを生成する。

内部電圧発生器３４０は、第１及び第２抵抗部３４１、３４３及びＯＰアンプ３４２を含む。第１及び第２抵抗部３４１、３４３は、ＯＰアンプ３４２の出力端と第１出力ノードＮＩとの間に連結されて出力電圧ＶＯＵＴを分配した電圧をＯＰアンプ３４２の正（＋）の入力端子と連結されたノードＮＫに伝送する。この際、分配電圧は、第１出力ノードＮＩの電位によって制御される。ＯＰアンプ３４２は、ノードＮＫと第２出力ノードＮＪの電位を比較してこれを増幅して出力電圧ＶＯＵＴを生成する。

内部電圧発生器３４０は、正（＋）の入力端子と負（−）の入力端子に印加される電圧によって出力される出力電圧ＶＯＵＴは、ＣＴＡＴ電流の特性またはＰＴＡＴ電流の特性を持つ。例えば、正（＋）の入力端子にＣＴＡＴ電流の特性を持つ温度補償電圧ＶＴＥＭＰが印加される場合、出力電圧ＶＯＵＴはＣＴＡＴ電流の特性を持ち、ＣＴＡＴ電流の特性を持つ温度補償電圧ＶＴＥＭＰが負（−）の入力端子に印加される場合、出力電圧ＶＯＵＴはＣＴＡＴ電流の特性と反転関係であるＰＴＡＴ電流の特性を持つ。

上述した本発明の実施例によれば、ＣＴＡＴ電流発生器またはＰＴＡＴ電流発生器から出力された電流を利用して温度補償電圧を生成し、温度補償電圧をＯＰアンプの正（＋）または負（−）の入力端子に選択的に入力することで生成されるＣＴＡＴ特性及びＰＴＡＴ特性による内部電圧ＶＯＵＴを生成することができる。

以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

１１０ＰＴＡＴ電流発生器、
１２０内部電圧生成器、
１２１電流制御回路、
１２２オフセット回路、
１２３ＯＰアンプ

Claims

温度の変化に比例して電流量が変化するＰＴＡＴ電流を生成するためのＰＴＡＴ（ＰｒｏｐｏｒｔｉｏｎａｌｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ）電流生成器と、
前記ＰＴＡＴ電流と同じ内部電流を生成し、前記内部電流に応答して内部電圧を生成するための電流制御回路と、
前記内部電圧の電位レベルを一定のレベルに調節するためのオフセット回路と、
を含むことを特徴とする半導体メモリ素子の内部電圧発生器。
前記ＰＴＡＴ電流生成器は、サイズが互いに異なる二つのＢＪＴトランジスタを含み、
前記二つのＢＪＴトランジスタの温度によるパス電流量を互いに比べて前記ＰＴＡＴ電流を生成することを特徴とする請求項１に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、電源電圧と出力端との間に並列連結された多数のトランジスタとを含み、
前記多数のトランジスタは、前記ＰＴＡＴ電流に応答して前記出力端に印加される前記内部電流を生成することを特徴とする請求項１に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、前記多数のトランジスタそれぞれと前記出力端の間に連結されて、多数の選択信号に応答してそれぞれスイッチング動作する多数のスイッチ素子をさらに含むことを特徴とする請求項３に記載の半導体メモリ素子の内部電圧発生器。
前記多数のトランジスタは、サイズが互いに異なることを特徴とする請求項３に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記オフセット回路の内部ノードから出力されるフィードバック電圧と温度の変化に関係のない基準電圧を比較して生成されたオフセット電圧を前記内部電圧が出力される出力端に印加するための比較器を含むことを特徴とする請求項４に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記多数の選択信号に応答して前記出力端と前記内部ノードのと間の抵抗値を制御して前記フィードバック電圧を調節することを特徴とする請求項６に記載の半導体メモリ素子の内部電圧発生器。
温度の変化に比例して電流量が変化するＰＴＡＴ電流を生成するためのＰＴＡＴ電流生成器と、
温度の変化に反比例して電流量が変化するＣＴＡＴ電流を生成するためのＣＴＡＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙｔｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ）電流生成器と、
制御信号に応答して前記ＰＴＡＴ電流と前記ＣＴＡＴ電流のうちいずれか一つを選択して出力するための選択回路と、
前記選択回路によって選択された前記ＰＴＡＴ電流または前記ＣＴＡＴ電流をコピーして内部電流を生成し、前記内部電流を出力端の抵抗に印加して内部電圧を生成するための電流制御回路と、
前記コピーした電流量によって前記出力端のオフセット電圧を調節して前記内部電圧の電位レベルを調節するためのオフセット回路と、
を含むことを特徴とする半導体メモリ素子の内部電圧発生器。
前記ＰＴＡＴ電流生成器はサイズがお互いに違う二つのＢＪＴトランジスタを含んで、前記二つのＢＪＴトランジスタの温度によるパス電流量をお互いに比べて前記ＰＴＡＴ電流を生成することを特徴とする請求項８に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、電源電圧と前記出力端の間に並列連結された多数のトランジスタを含み、
前記多数のトランジスタは前記ＰＴＡＴ電流またはＣＴＡＴ電流に応答して前記出力端に印加される内部電流を生成することを特徴とする請求項８に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、前記多数のトランジスタそれぞれと前記出力端との間に連結されて、多数の選択信号に応答してそれぞれスイッチング動作する多数のスイッチ素子をさらに含むことを特徴とする請求項１０に記載の半導体メモリ素子の内部電圧発生器。
前記多数のトランジスタは、サイズが互いに異なることを特徴とする請求項１０に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記オフセット回路の内部ノードから出力されるフィードバック電圧と温度の変化に関係のない基準電圧とを比較して前記オフセット電圧を調節するための比較器を含むことを特徴とする請求項１１に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記多数の選択信号に応答して前記出力端と前記内部ノードとの間の抵抗値を制御して前記フィードバック電圧を調節することを特徴とする請求項１３に記載の半導体メモリ素子の内部電圧発生器。
温度の変化に反比例して電流量が変化するＣＴＡＴ電流を生成するためのＣＴＡＴ電流生成器と、
前記ＣＴＡＴ電流をコピーして内部電流を生成し、前記内部電流を出力端の抵抗に印加して前記温度の変化に応じて変化する温度補償電圧を生成するための温度補償電圧生成器と、
前記温度補償電圧を第１出力電圧に出力してステップ電圧を第２出力電圧に出力するか、前記温度補償電圧を前記第２出力電圧に出力して前記ステップ電圧を前記第１出力電圧に出力するための電圧制御回路と、
前記第１出力電圧及び前記第２出力電圧の電位に応じてＣＴＡＴ電流の特性またはＰＴＡＴ特性を持つ内部電圧を生成する内部電圧発生器と、
を含むことを特徴とする半導体メモリ素子の内部電圧発生器。
前記温度補償電圧生成器は、前記ＣＴＡＴ電流をコピーして内部電流を生成して、前記内部電流を出力端の抵抗に印加して前記温度補償電圧を生成するための電流制御回路と、
前記コピーした電流量によって前記出力端に印加されるオフセット電圧を調節して前記温度補償電圧を一定に維持するためのオフセット回路と、
を含むことを特徴とする請求項１５に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、電源電圧と前記出力端との間に並列連結された多数のトランジスタを含み、
前記多数のトランジスタは、前記ＣＴＡＴ電流に応答して前記出力端に印加される内部電流を生成することを特徴とする請求項１６に記載の半導体メモリ素子の内部電圧発生器。
前記電流制御回路は、前記多数のトランジスタそれぞれと前記出力端との間に連結されて、多数の選択信号に応答してそれぞれスイッチング動作する多数のスイッチ素子をさらに含むことを特徴とする請求項１７に記載の半導体メモリ素子の内部電圧発生器。
前記多数のトランジスタは、サイズが互いに異なることを特徴とする請求項１７に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記オフセット回路の内部ノードから出力されるフィードバック電圧と温度の変化に関係のない基準電圧を比較して前記オフセット電圧を調節するための比較器を含むことを特徴とする請求項１８に記載の半導体メモリ素子の内部電圧発生器。
前記オフセット回路は、前記多数の選択信号に応答して前記出力端と前記内部ノードとの間の抵抗値を制御して前記フィードバック電圧を調節することを特徴とする請求項２０に記載の半導体メモリ素子の内部電圧発生器。
前記電圧制御回路は、制御信号に応答して前記温度補償電圧を前記第１出力電圧または前記第２出力電圧に伝送するための第１選択回路と、
前記ステップ電圧を生成するための電圧制御器と、
前記制御信号に応答して前記ステップ電圧を前記第２出力電圧または前記第１出力電圧に伝送するための第２選択回路と、
を含むことを特徴とする請求項１５に記載の半導体メモリ素子の内部電圧発生器。
前記電圧制御器は、電圧加算器または電圧減算器で構成されることを特徴とする請求項２２に記載の半導体メモリ素子の内部電圧発生器。
前記内部電圧生成器は、前記第１出力電圧を正端子に入力してもらい、前記第２出力電圧を負端子に入力してもらって、これを比較増幅して前記内部電圧を生成するためのＯＰアンプを含むことを特徴とする請求項１５に記載の半導体メモリ素子の内部電圧発生器。