JP2012080092A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012080092A
JP2012080092A JP2011195541A JP2011195541A JP2012080092A JP 2012080092 A JP2012080092 A JP 2012080092A JP 2011195541 A JP2011195541 A JP 2011195541A JP 2011195541 A JP2011195541 A JP 2011195541A JP 2012080092 A JP2012080092 A JP 2012080092A
Authority
JP
Japan
Prior art keywords
wiring
transistor
electrode layer
oxide semiconductor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011195541A
Other languages
English (en)
Other versions
JP5797982B2 (ja
JP2012080092A5 (ja
Inventor
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011195541A priority Critical patent/JP5797982B2/ja
Publication of JP2012080092A publication Critical patent/JP2012080092A/ja
Publication of JP2012080092A5 publication Critical patent/JP2012080092A5/ja
Application granted granted Critical
Publication of JP5797982B2 publication Critical patent/JP5797982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

【課題】信頼性の高い酸化物半導体を用いたトランジスタを有する半導体装置を提供することを目的の一とする。フォトリソグラフィ工程を削減し、より高い生産性で歩留まり良く半導体装置を提供する。
【解決手段】第１配線と、第２配線と、第１配線及び第２配線の間に、第１配線及び第２配線より低電位な第３配線とを有し、第１配線と第３配線とはゲート電極層とソース電極層とが電気的に接続された第１トランジスタを介して電気的に接続され、第２配線と第３配線とはゲート電極層とソース電極層とが電気的に接続された第２トランジスタを介して電気的に接続され、第１配線、第２配線、第３配線の上方又は下方には、第１トランジスタ及び第２トランジスタの半導体領域に用いられる連続した酸化物半導体膜が設けられている。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。
トランジスタに適用可能な半導体特性を示す材料として金属酸化物が注目されており、このような半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが知られている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
高機能化を付与するために様々な複雑な構成を有するトランジスタを複数含む半導体装置が提案されており、そのような半導体装置の作製工程においては、フォトリソグラフィ工程を用いた加工法が多用されている。しかし、フォトリソグラフィ工程の増加はフォトマスク数や工程数の増加を招き、高コスト化及び生産性の低下を引き起こすという問題がある。
そこで、本発明の一態様は、信頼性の高い酸化物半導体を用いたトランジスタを有する半導体装置を提供することを目的の一とする。
また、本発明の一態様は、フォトリソグラフィ工程を削減し、より高い生産性で歩留まり良く半導体装置を提供することを目的の一とする。
本明細書等に開示する半導体装置の一態様は、半導体領域として酸化物半導体膜を用いた複数のトランジスタ及び複数の配線を有する半導体装置において、第１配線と、第２配線と、第１配線及び第２配線の間に、第１配線及び第２配線より低電位な第３配線とを有し、第１配線と第３配線とはゲート電極層とソース電極層とが電気的に接続された第１トランジスタを介して電気的に接続され、第２配線と第３配線とはゲート電極層とソース電極層とが電気的に接続された第２トランジスタを介して電気的に接続され、第１配線、第２配線、第３配線の上方又は下方には、第１トランジスタ及び第２トランジスタの半導体領域に用いられる連続した酸化物半導体膜が設けられている。
本明細書等に開示する半導体装置の他の一態様は、第１配線と、第２配線と、第１配線及び第２配線の間に、第１配線及び第２配線より低電位な第３配線と、ドレイン電極層が第１配線と電気的に接続され、かつゲート電極層及びソース電極層とが第３配線と電気的に接続される第１トランジスタと、ドレイン電極層が第２配線と電気的に接続され、かつゲート電極層及びソース電極層とが第３配線と電気的に接続される第２トランジスタとを有し、第１配線、第２配線、第３配線の上方又は下方には、第１トランジスタ及び第２トランジスタの半導体領域に用いられる連続した酸化物半導体膜が設けられている。
よって、トランジスタの半導体領域は島状に離間した半導体層に設けられるのではなく、複数の開口を含む連続した酸化物半導体膜に設けられる。
上記構成において、第１の配線及び第２の配線にはそれぞれ電気的に接続するトランジスタ、抵抗素子、及び／又は容量素子などを設けることができる。例えば、半導体装置の一態様としては、第１の配線と電気的に接続するトランジスタと、第２の配線と電気的に接続するトランジスタと、該トランジスタに電気的に接続する液晶素子を有し、第３配線が容量配線である液晶表示装置、または、第１の配線と電気的に接続するトランジスタと、第２の配線と電気的に接続するトランジスタと、該トランジスタに電気的に接続する発光素子を有し、第３配線が電源線である発光装置が挙げられる。
半導体装置に含まれる複数のトランジスタはゲート電極層と、ゲート絶縁層、酸化物半導体膜、ソース電極層及びドレイン電極層とが順に積層している構造を用いることができる。
半導体領域を島状の半導体層に加工するフォトリソグラフィ工程が削減されるため、フォトマスク数や工程数も削減することができる。よって、より高い生産性で歩留まり良く半導体装置を提供することができる。
上記構成においては、第１の配線と第２の配線との間に、第１の配線と第２の配線より低電位な配線とゲート電極層とソース電極層とが電気的に接続されたトランジスタを設けるために、隣接する配線間の上方又は下方に連続した酸化物半導体膜に設けられていても、第１の配線と第２の配線とのリーク電流を防止することができる。よって信頼性の高い半導体装置を提供することができる。
本発明の一態様を説明する平面図、断面図及び回路図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する平面図及び断面図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する平面図及び断面図。 本発明の一態様を説明する回路図。 半導体装置の作製方法の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 電子機器を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置およびその作製方法について、図１及び図２を参照して説明する。
〈半導体装置の構成〉
図１に、本発明の一態様に係る半導体装置について示す。図１（Ａ）は、半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）における一点鎖線Ａ１−Ａ２及び一点鎖線Ｂ１−Ｂ２の断面に相当する。また、図１（Ｃ）は、図１（Ａ）における領域１７０の等価回路に相当する。
図１（Ａ）（Ｂ）に示す半導体装置は、第１配線１１０ａと、第２配線１１０ｂと、第１配線１１０ａ及び第２配線１１０ｂの間に、第１配線１１０ａ及び第２配線１１０ｂより低電位な第３配線１１１とを有する。また、第１配線１１０ａと第３配線１１１とは、ゲート電極層１０３ａとソース電極層とが接続された酸化物半導体膜１０６を介して電気的に接続されており、第２配線１１０ｂと第３配線１１１とは、ゲート電極層１０３ａとソース電極層とが電気的に接続された酸化物半導体膜１０６を介して電気的に接続されている。
また、図１（Ｂ）に示すように、第１トランジスタ１６０は、基板１００上に設けられたゲート電極層１０３ａと、ゲート電極層１０３ａ上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第１トランジスタ１６０のソース電極層は、第３配線１１１に相当し、コンタクト１２６を介して、ゲート電極層１０３ａと接続されている。また、第１トランジスタ１６０のドレイン電極層は、第１配線１１０ａと電気的に接続されている。つまり、第１配線１１０ａの一領域が、第１トランジスタ１６０のドレイン電極層として機能する。
第２トランジスタ１６２も同様に、基板１００上に設けられたゲート電極層１０３ａと、ゲート電極層１０３ａ上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第２トランジスタ１６２のソース電極層は、第３配線１１１に相当し、コンタクト１２６を介して、ゲート電極層１０３ａと接続されている。また、第２トランジスタ１６２のドレイン電極層は、第２配線１１０ｂと電気的に接続されている。つまり、第２配線１１０ｂの一領域が、第２トランジスタ１６２のドレイン電極層として機能する。
なお、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１、第１トランジスタ１６０及び第２トランジスタ１６２等を覆うように、絶縁層１１４を設けてもよい。
図１（Ａ）に示すように、本発明の一態様に係る半導体装置において、酸化物半導体膜１０６は、基板１００のほぼ全面にわたって形成されている。これにより、酸化物半導体膜１０６を島状に加工する必要がなくなるため、酸化物半導体膜１０６を島状に加工するためのフォトリソグラフィ工程を削減することができる。また、フォトリソグラフィ工程に必要なフォトマスク数や工程数も削減することができる。よって、高い生産性で歩留まりよく半導体装置を提供することができる。
しかしながら、ほぼ全面にわたって酸化物半導体膜１０６を設けることで、第１配線１１０ａ、第２配線１１０ｂ、及び第３配線１１１間に、リーク電流が生じるおそれもある。これらの配線間にリーク電流が生じると、半導体装置としての信頼性が低下してしまうおそれがある。
そこで、本発明の一態様に係る半導体装置では、第１トランジスタ１６０及び第２トランジスタ１６２において、第３配線１１１と、ゲート電極層１０３ａとを、コンタクト１２６を介して接続することにより、第１トランジスタ１６０及び第２トランジスタ１６２を、ダイオードとして機能させる。また、第１配線１１０ａと、第２配線１１０ｂと、第１配線１１０ａ及び第２配線１１０ｂよりも低電位な第３配線１１１と、を設けている。これらにより、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１の上方又は下方に、連続した酸化物半導体膜が設けられている場合であっても、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１間に生じるリーク電流を防止することができる。よって、信頼性の高い半導体装置を提供することができる。
また、図１（Ａ）には図示されていないが、第３配線１１１と、ゲート電極層１０３ｂとは、コンタクトを介して接続されている。したがって、第１トランジスタ１６０、第２トランジスタ１６２と同様なトランジスタが形成される。つまり、第１配線１１０ａと第３配線１１１とにより、第１トランジスタ１６０と同様なトランジスタが形成され、第２配線１１０ｂと第３配線１１１とにより、第２トランジスタ１６２と同様なトランジスタが形成される。これらのトランジスタもダイオードとして機能させることができる。したがって、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１の上方又は下方に、連続した酸化物半導体膜が設けられている場合であっても、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１間に生じるリーク電流を防止することができる。
なお、図１（Ａ）については、理解を容易にするため、第１トランジスタ１６０及び第２トランジスタ１６２が形成される領域１７０について、点線により明示したが、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１及びゲート電極層１０３ａが延在する領域においては、第１トランジスタ１６０、第２トランジスタ１６２が形成される。これにより、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１及びゲート電極層１０３ａが延在する領域においても、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１間に生じるリーク電流を防止することができる。同様に、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１及びゲート電極層１０３ｂが延在する領域においても、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１間に生じるリーク電流を防止することができる。
また、ゲート電極層１０２、ゲート電極層１０３ａ及びゲート電極層１０３ｂを横切るように、かつ第３配線１１１に沿って開口部１２４ａ、１２４ｂが設けられている。これにより、連続した酸化物半導体膜１０６を用いた場合であっても、ゲート電極層１０２、ゲート電極層１０３ａ及びゲート電極層１０３ｂにリーク電流が生じることを防止することができる。
図１（Ｃ）に、図１（Ａ）（Ｂ）に示す領域１７０の等価回路を示す。
本発明の一態様に係る半導体装置は、第１配線１１０ａと、第２配線１１０ｂと、第１配線１１０ａ及び第２配線１１０ｂより低電位な第３配線１１１と、を有する。また、第１トランジスタ１６０のドレイン電極が第１配線１１０ａと接続され、ゲート電極及びソース電極が、第２トランジスタ１６２のゲート電極及びソース電極、及び第３配線１１１と接続され、第２トランジスタ１６２のドレイン電極が、第２配線１１０ｂに接続されている。
また、図１（Ａ）に示すように、第１配線１１０ａ及び第２配線１１０ｂには、トランジスタ１６４、トランジスタ１６６が電気的に接続されていてもよい。トランジスタ１６４は、基板１００上に設けられたゲート電極層１０２と、ゲート電極層１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここでトランジスタ１６４のソース電極層は、導電層１１２ａに相当し、ドレイン電極層は、第１配線１１０ａの一領域に相当する。
同様に、トランジスタ１６６は、基板１００上に設けられたゲート電極層１０２と、ゲート電極層１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここでトランジスタ１６６のソース電極層は、導電層１１２ｂに相当し、ドレイン電極層は、第２配線１１０ｂの一領域に相当する。
トランジスタ１６４及びトランジスタ１６６においても、連続した酸化物半導体膜１０６が用いられている。ここで、トランジスタ１６４の近傍には、トランジスタ１６４のチャネル長方向に沿って、開口部１２０ａ、１２０ｂが設けられており、トランジスタ１６６の近傍には、トランジスタ１６６のチャネル長方向に沿って、開口部１２２ａ、１２２ｂが設けられている。これにより、連続した酸化物半導体膜１０６を用いた場合であっても、トランジスタ１６４及びトランジスタ１６６に生じるリーク電流を防止することができる。よって、より信頼性の高い半導体装置を提供することができる。
〈半導体装置の作製方法〉
次に、図１に示す半導体装置の作製方法について、図２を参照して説明する。なお、図２は、図１（Ａ）の鎖線Ａ１−Ａ２断面に対応する。
まず、基板１００上に、導電層を形成する。その後、第１のフォトリソグラフィ工程により、導電層を選択的にエッチング除去し、ゲート電極層１０２、ゲート電極層１０３ａを形成する（図２（Ａ）参照）。このとき、図１（Ａ）に示すゲート電極層１０３ｂも形成される（図示せず）。
基板１００は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板１００として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。本実施の形態では、基板１００にアルミノホウケイ酸ガラスを用いる。
なお、基板１００上に導電層を形成する前に、下地となる絶縁層を形成してもよい（図示せず）。下地となる絶縁層は、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。下地となる絶縁層は、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコンから選ばれた一又は複数の材料による単層構造又は積層構造により形成する。これらの膜は、基板１００からのアルカリ金属、アルカリ土類金属などの不純物元素の拡散を防止する機能を有する。なお、本明細書等において、窒化酸化珪素とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。下地となる絶縁層は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
本実施の形態では、下地となる絶縁層として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、基板１００上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上に酸化シリコンを１５０ｎｍの厚さで形成する。なお、下地となる絶縁層中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。
また、下地となる絶縁層に、塩素、フッ素などのハロゲン元素を含ませることで、基板１００からの不純物元素の拡散を防止する機能をさらに高めることができる。下地となる絶縁層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすればよい。
また、下地となる絶縁層として酸化ガリウムを用いてもよい。また、下地となる絶縁層を酸化ガリウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。
ゲート電極層１０２及びゲート電極層１０３ａ等を形成するための導電層は、スパッタリング法、真空蒸着法、またはメッキ法を用いて１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。また、ゲート電極層１０２及びゲート電極層１０３ａを形成するための導電層は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。
ゲート電極層１０２及びゲート電極層１０３ａは、配線としても機能するため、低抵抗材料であるＡｌやＣｕを用いることが好ましい。ＡｌやＣｕを用いることで、信号遅延を低減し、高画質化を実現することができる。なお、Ａｌは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。Ａｌのマイグレーションを防ぐため、Ａｌに、Ｍｏ、Ｔｉ、Ｗなどの、Ａｌよりも融点の高い金属材料を積層することが好ましい。また、ゲート電極層１０２及びゲート電極層１０３ａ等に、Ａｌを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、さらに好ましくは３５０℃以下とするとよい。
また、ゲート電極層１０２及びゲート電極層１０３ａにＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料を積層することが好ましい。また、ゲート電極層１０２及びゲート電極層１０３ａにＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。
本実施の形態では、ゲート電極層１０２及びゲート電極層１０３ａ等を形成するための導電層として、厚さ５ｎｍのＴｉ層を形成し、該Ｔｉ層上に厚さ２５０ｎｍのＣｕ層を形成する。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成してもよい。インクジェット法では、フォトマスクを使用しないため、更に製造コストを低減することができる。また、レジストマスクはエッチング工程の後に剥離するものとし、各フォトリソグラフィ工程における説明は省くこととする。
次に、ゲート電極層１０２、ゲート電極層１０３ａ上に、ゲート絶縁層１０４を形成する。その後、酸化物半導体膜１０６を形成する（図２（Ｂ）参照）。
ゲート絶縁層１０４は、プラズマＣＶＤ法やスパッタリング法等を用いて、５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する。また、ゲート絶縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が導入されたハフニウムシリケート、窒素が導入されたハフニウムアルミネート等を用いて、単層構造又は積層構造で形成する。
ゲート絶縁層１０４の形成は、スパッタリング法やプラズマＣＶＤ法などの他、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法などの形成方法を適用することができる。
本実施の形態では、ゲート絶縁層１０４として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、ゲート電極層１０２、ゲート電極層１０３ａ上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上に酸化シリコンを１００ｎｍの厚さで形成する。
また、ゲート絶縁層１０４は保護層としても機能する。ゲート電極層１０２、ゲート電極層１０３ａにＣｕを含む場合、窒化シリコンを含む絶縁層で覆う構成とすることで、ゲート電極層１０２からのＣｕ拡散を防ぐことができる。
また、ゲート絶縁層１０４は、この後に形成される酸化物半導体膜と同種の成分を含む絶縁材料を用いてもよい。ゲート絶縁層１０４を異なる層の積層とする場合には、酸化物半導体膜に接する絶縁層を、酸化物半導体と同種の成分を含む絶縁層とすればよい。このような絶縁層は酸化物半導体膜との相性が良く、これをゲート絶縁層１０４に用いることで、酸化物半導体膜との界面の状態を良好に保つことができるからである。ここで、「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選択される一または複数の元素を意味する。例えば、酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ系の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁層の材料としては、酸化ガリウムなどがある。
また、ゲート絶縁層１０４を積層構造とする場合には、酸化物半導体と同種の成分を含む絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い。
また、酸化物半導体膜は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で形成することが望ましい。酸化物半導体膜に水素、水などの不純物がなるべく含まれないようにするために、酸化物半導体膜の形成の前処理として、スパッタリング装置の予備加熱室で基板１００を予備加熱し、基板１００やゲート絶縁層１０４に吸着した水素、水などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、ゲート絶縁層１０４の形成前に、ゲート電極層１０２、ゲート電極層１０３ａまで形成した基板１００にも同様に行ってもよい。
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物、Ｉｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化物などを用いることができる。また、上記酸化物にＳｉＯ２が含まれていてもよい。
酸化物半導体膜は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体膜をｉ型（真性）とするため、この後行う脱水化または脱水素化は有効である。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法により３０ｎｍの厚さで形成する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］のターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用いてもよい。
また、ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、形成した酸化物半導体膜を緻密な膜とすることができる。
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜の形成は、減圧状態に保持された形成室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは３００℃以上５００℃以下として行う。なお、ゲート電極層１０２、ゲート電極層１０３ａの材料にＡｌが用いられている場合は、基板温度を３８０℃以下、好ましくは３５０℃以下とする。または、ゲート電極層１０２、ゲート電極層１０３ａの材料にＣｕが用いられている場合は、基板温度を４５０℃以下とする。
基板を加熱しながら形成することにより、形成した酸化物半導体膜に含まれる水素、水、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、形成室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を形成する。
形成室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した形成室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該形成室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。
形成条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、形成時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
また、酸化物半導体膜中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）などのアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
酸化物半導体は不純物に対して鈍感であり、酸化物半導体中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３）しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁層が酸化物である場合、当該絶縁層中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、酸化物半導体中のアルカリ金属の濃度を上記の値にすることが強く求められる。
次いで、第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体膜中の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）し、酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。また、酸化物半導体膜と、該酸化物半導体膜が接する絶縁層との界面に生じた欠陥を低減することができる。
第１の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、２５０℃以上７５０℃以下、または４００℃以上基板の歪み点未満の温度で行う。ただし、第１のフォトリソグラフィ工程により形成されたゲート電極層１０２及びゲート電極層１０３ａにＡｌが用いられている場合は、加熱処理の温度を３８０℃以下、好ましくは３５０℃以下とし。また、第１のフォトリソグラフィ工程により形成された配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下で４５０℃、１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。
例えば、第１の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
次に、第２のフォトリソグラフィ工程により、酸化物半導体膜１０６を選択的にエッチング除去し、コンタクト１２６を形成する（図２（Ｃ）参照）。このとき、図１（Ａ）に示す開口部１２０ａ、１２０ｂ、１２２ａ、１２２ｂ、１２４ａ、１２４ｂも形成される（図示せず）。なお、第２のフォトリソグラフィ工程は、第１の熱処理の前に行っても良い。
コンタクト１２６を形成する際に、開口部１２０ａ、１２０ｂ、１２２ａ、１２２ｂ、１２４ａ、１２４ｂも形成されるため、酸化物半導体膜１０６を島状に加工するためのフォトリソグラフィ工程を削減することができる。また、フォトリソグラフィ工程に必要なフォトマスク数や工程数も削減することができる。
次に、酸化物半導体膜１０６、コンタクト１２６上に、導電層を形成する。その後、第３のフォトリソグラフィ工程により、導電層を選択的にエッチング除去し、第１配線１１０ａ、第２配線１１０ｂ、第３配線１１１、及び導電層１１２ａを形成する（図２（Ｄ）参照）。このとき、図１（Ａ）に示す導電層１１２ｂも形成される（図示せず）。
第１配線１１０ａ、第２配線１１０ｂ及び第３配線１１１等を形成するための導電層は、ゲート電極層１０２、ゲート電極層１０３ａ等を形成するための導電層を形成する場合と同様の方法及び同様の材料を用いて形成することができる。また、第１配線１１０ａ、第２配線１１０ｂ及び第３配線１１１等を形成するための導電層は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては、例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）、またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
なお、第１配線１１０ａ、第２配線１１０ｂ及び第３配線１１１等を形成するための導電層を選択的にエッチングする際、開口部１２０ａ、１２０ｂ等に設けられている導電層もエッチングすることになる。この場合、開口部１２０ａ、１２０ｂ等にゲート電極層１０２、ゲート電極層１０３ａ、１０３ｂが存在すると、導電層をエッチングする際に、ゲート電極層１０２、ゲート電極層１０３ａ、１０３ｂがエッチングされないように、エッチング条件を適宜設定する必要がある。
以上により、第１トランジスタ１６０、第２トランジスタ１６２、トランジスタ１６４を作製することができる（図２（Ｄ）参照）。このとき、図１（Ａ）に示すトランジスタ１６６も作製される。
次に、第１配線１１０ａ、第２配線１１０ｂ及び第３配線１１１等の上に、絶縁層１１４を形成する（図２（Ｅ）参照）。
絶縁層１１４は、下地として機能する絶縁層や、ゲート絶縁層１０４と同様の方法及び同様の材料を用いて形成することができる。なお、絶縁層１１４の形成は、水素や水などが混入しにくいという点では、スパッタリング法を用いることが好適である。絶縁層１１４に水素等が含まれると、その水素等が酸化物半導体膜へ浸入、又は水素等による酸化物半導体膜中の酸素の引き抜きが生じ、酸化物半導体膜１０６が低抵抗化（ｎ型化）するおそれがある。したがって、絶縁層１１４は、水素や水などが含まれない手段を用いて形成することが重要である。
絶縁層１１４としては、代表的には酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウムなどの無機絶縁材料を用いることができる。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。なお、半導体領域として酸化物半導体膜を用いる場合、絶縁層１１４として、または、絶縁層１１４と積層して、酸化物半導体と同種の成分を含む金属酸化物層を形成してもよい。
本実施の形態では、絶縁層１１４として膜厚２００ｎｍの酸化シリコンを、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン層のスパッタリング法による形成は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸化シリコンを形成することができる。
絶縁層１１４の成膜時における形成室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した形成室で形成した絶縁層１１４は、絶縁層１１４中に含まれる不純物の濃度を低減することができる。また、絶縁層１１４の形成室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層１１４を形成する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲気下で第２の加熱処理（好ましくは２００℃以上６００℃以下、例えば２５０℃以上５５０℃以下）を行ってもよい。ただし、第１のフォトリソグラフィ工程、及び第２のフォトリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の温度を３８０℃以下、好ましくは３５０℃以下とし、また、上記配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とする。例えば、窒素雰囲気下で４５０℃、１時間の第２の加熱処理を行ってもよい。第２の加熱処理を行うと、酸化物半導体膜の一部（チャネル形成領域）が絶縁層１１４と接した状態で昇温され、絶縁層１１４に含まれる酸素を酸化物半導体膜へ供給することができる。なお、上記雰囲気に水、水素などが含まれないことが好ましい。
以上の工程により、図１に示す半導体装置を作製することができる（図２（Ｅ）参照）。
水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以下となる。また、８５℃では、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、望ましくは１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
また、高純度化された酸化物半導体を有するトランジスタは、しきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の変動も少ない。
このように、高純度化し、電気的にｉ型（真性）化した酸化物半導体を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。
また、本発明の一態様によれば、半導体領域を島状の半導体層に加工するフォトリソグラフィ工程が削減されるため、フォトマスク数や工程数も削減することができる。よって、より高い生産性で歩留まり良く半導体装置を提供することができる。
例えば、コンタクト１２６を形成する際に、開口部１２０ａ、１２０ｂ、１２２ａ、１２２ｂ、１２４ａ、１２４ｂも形成されるため、酸化物半導体膜１０６を島状に加工するためのフォトリソグラフィ工程を削減することができる。また、フォトリソグラフィ工程に必要なフォトマスク数や工程数も削減することができる。
このような開口部１２０ａ、１２０ｂ、１２２ａ、１２２ｂ、１２４ａ、１２４ｂを設けることによって、不必要に酸化物半導体膜１０６を除去する必要がなくなる。これにより、酸化物半導体膜１０６が不必要に除去されることによって生じる段差などが形成されにくくなる。このため、酸化物半導体膜１０６の後に形成される絶縁層や導電層の段切れなどを防止することができる。よって、半導体装置の歩留まりを向上させることができる。また、酸化物半導体膜１０６が不必要に除去されないため、本実施の形態の半導体装置を表示装置の画素部などに適用する場合、画素部の開口率を向上させることができる。
また、本発明の一態様によれば、第１配線及び第２配線間に、第１配線及び第２配線より低電位な第３配線と、ゲート電極層とソース電極層とが電気的に接続されたトランジスタを設けるため、第１配線、第２配線及び第３配線間の上方又は下方に連続した酸化物半導体膜に設けられていても、第１配線、第２配線及び第３配線間のリーク電流を防止することができる。つまり、半導体領域を島状の半導体層に加工しない場合であっても、トランジスタ間や、配線間等にリーク電流が生じることを防止することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、本明細書で開示する半導体装置の一例として液晶表示装置の例を図３及び図４を用いて説明する。実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図３（Ａ）は液晶表示装置の平面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｃ１−Ｃ２、一点鎖線Ｃ３−Ｃ４における断面図である。なお、図３（Ａ）は、画素電極層３０７まで形成された基板３００側の平面図であり、簡略化のため絶縁層３０６等は適宜省略している。また、図４は図３（Ａ）（Ｂ）に対応する液晶表示装置の等価回路図である。
図３に、複数の画素が隣接して設けられているアクティブマトリクス型の液晶表示装置における画素部の一部分を示す。図３に示す液晶表示装置には、実施の形態１に示す半導体装置が適用されている。つまり、第１配線３１１と、第２配線３１３と、第１配線３１１及び第２配線３１３より低電位な第３配線３１０とを有する。また、第１配線３１１と第３配線３１０とは、ゲート電極層とドレイン電極層とが接続された酸化物半導体膜３０３を介して電気的に接続されており、第２配線３１３と、第３配線３１０とは、ゲート電極層とソース電極層とが電気的に接続された酸化物半導体膜３０３を介して電気的に接続されている。
また、第１配線３１１、第２配線３１３、第３配線３１０、第１トランジスタ３３１及び第２トランジスタ３３２等を覆うように、絶縁層３０５及び絶縁層３０６が設けられており、絶縁層３０５及び絶縁層３０６に設けられたコンタクト３２４を介して画素電極層３０７と導電層３１２とが接続されている。
ここで、第１配線３１１には、トランジスタ３３０が電気的に接続され、トランジスタ３３０には液晶素子３３４が電気的に接続されている。この場合、第３配線３１０は、容量配線として機能する。液晶素子３３４は、画素電極層３０７、電極層３２３、及び液晶層３２６を含む。なお、液晶層３２６を挟持するように配向膜として機能する絶縁層３２１ａ、３２１ｂが設けられている。電極層３２３は、基板３２０側に設けられ、画素電極層３０７と電極層３２３とは液晶層３２６を介して積層する構成となっている。
また、図３（Ｂ）に示すように、第１トランジスタ３３１は、基板３００上に設けられたゲート電極層３０４と、ゲート電極層３０４上に設けられたゲート絶縁層３０２と、ゲート絶縁層３０２上に設けられた酸化物半導体膜３０３と、酸化物半導体膜３０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第１トランジスタ３３１のソース電極層は、第３配線３１０に相当し、コンタクト３２５を介して、ゲート電極層３０４と接続されている。また、第１トランジスタ３３１のドレイン電極層は、導電層３１２と電気的に接続されている。つまり、導電層３１２の一領域が、第１トランジスタ３３１のドレイン電極層として機能する。ここで、ゲート電極層３０４、ゲート絶縁層３０２、酸化物半導体膜３０３、導電層３１２は、容量素子３３３としても機能する。
また、第２トランジスタ３３２も同様に、基板３００上に設けられたゲート電極層３０４と、ゲート電極層３０４上に設けられたゲート絶縁層３０２と、ゲート絶縁層３０２上に設けられた酸化物半導体膜３０３と、酸化物半導体膜３０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第２トランジスタ３３２のソース電極層は、第３配線３１０に相当し、コンタクト３２５を介して、ゲート電極層３０４と接続されている。また、第２トランジスタ３３２のドレイン電極層は、第２配線３１３と電気的に接続されている。つまり、第２配線３１３の一領域が、第２トランジスタ３３２のドレイン電極層として機能する。
図３（Ａ）に示すように、本実施の形態に係る液晶表示装置においても、酸化物半導体膜３０３は、ほぼ全面にわたって形成されている。これにより、酸化物半導体膜３０３を島状に加工する必要がなくなるため、酸化物半導体膜３０３を島状に加工するためのフォトリソグラフィ工程を削減することができる。また、フォトリソグラフィ工程に必要なフォトマスク数や工程数も削減することができる。よって、高い生産性で歩留まりよく液晶表示装置を提供することができる。
また、本実施の形態に係る液晶表示装置でも、第１トランジスタ３３１及び第２トランジスタ３３２において、第３配線３１０と、ゲート電極層３０４とを、コンタクト３２５を介して接続することにより、第１トランジスタ３３１及び第２トランジスタ３３２を、それぞれダイオードとして機能させることができる。また、第１配線３１１及び第２配線３１３と、第１配線３１１及び第２配線３１３よりも低電位な第３配線３１０と、を設けている。これらにより、第１配線３１１、第２配線３１３、第３配線３１０の上方又は下方に、連続した酸化物半導体膜３０３が設けられている場合であっても、第１配線３１１、第２配線３１３、第３配線３１０間に生じるリーク電流を防止することができる。よって、信頼性の高い液晶表示装置を提供することができる。
また、図３においては、第１配線３１１に電気的に接続するトランジスタ３３０を有している。トランジスタ３３０は、液晶素子３３４と電気的に接続されている。なお、図示しないが、該液晶表示装置は、第２配線３１３と電気的に接続するトランジスタを有しており、該トランジスタは、液晶素子と電気的に接続されている。
トランジスタ３３０は、基板３００上に設けられたゲート電極層３０１と、ゲート電極層３０１上に設けられたゲート絶縁層３０２と、ゲート絶縁層３０２上に設けられた酸化物半導体膜３０３と、酸化物半導体膜３０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、トランジスタ３３０のソース電極層は、導電層３１２に相当し、ドレイン電極層は、第１配線３１１の一領域に相当する。なお、第２配線に接続されるトランジスタにおいても、トランジスタ３３０と同様な構成である。
トランジスタ３３０においても、連続した酸化物半導体膜３０３が用いられている。ここで、トランジスタ３３０の近傍には、トランジスタ３３０のチャネル長方向に沿って、開口部３３５ａ、３３５ｂが設けられている。また、開口部３３５ｂは、画素電極層３０７を囲むように設けられている。これにより、連続した酸化物半導体膜３０３を用いた場合であっても、トランジスタ３３０に生じるリーク電流や、配線間に生じるリーク電流を防止することができる。よって、より信頼性の高い液晶表示装置を提供することができる。
また、このような開口部３３５ａ、３３５ｂを設けることによって、不必要に酸化物半導体膜３０３を除去する必要がなくなる。これにより、酸化物半導体膜３０３が不必要に除去されることによって生じる段差などが形成されにくくなる。このため、酸化物半導体膜３０３の後に形成される絶縁層や導電層の段切れなどを防止することができる。よって、液晶表示装置の歩留まりを向上させることができる。また、酸化物半導体膜３０３が不必要に除去されないため、画素の開口率を向上させることができる。
図４に、図３の等価回路を示す。
本発明の一態様に係る液晶表示装置は、第１配線３１１と、第２配線３１３と、第１配線３１１及び第２配線３１３より低電位な第３配線３１０と、を有する。また、第１トランジスタ３３０のゲート電極は、（ゲート電極層３０１を含む）ゲート線と接続され、ドレイン電極が第１配線３１１と接続され、ソース電極が液晶素子３３４の電極一方と、容量素子３３３の電極一方と、トランジスタ３３１のドレイン電極と接続されている。また、容量素子３３３の電極の他方と、トランジスタ３３１のゲート電極（ゲート電極層３０４）及びソース電極、トランジスタ３３２のゲート電極（ゲート電極層３０４）及びソース電極は、第３配線３１０に接続されている。また、トランジスタ３３２のドレイン電極は、第２配線３１３に接続されている。
本発明の一態様によれば、半導体領域を島状の半導体層に加工するフォトリソグラフィ工程が削減されるため、フォトマスク数や工程数も削減することができる。よって、より高い生産性で歩留まり良く液晶表示装置を提供することができる。
また、本発明の一態様によれば、第１配線及び第２配線間に、第１配線及び第２配線より低電位な第３配線と、ゲート電極層とソース電極層とが電気的に接続されたトランジスタを設けるため、第１配線、第２配線及び第３配線間の上方又は下方に連続した酸化物半導体膜に設けられていても、第１配線、第２配線及び第３配線間のリーク電流を防止することができる。つまり、半導体領域を島状の半導体層に加工しない場合であっても、トランジスタ間や、配線間等にリーク電流が生じることを防止することができる。よって、信頼性の高い液晶表示装置を提供することができる。
（実施の形態３）
本実施の形態では、本明細書で開示する半導体装置の一例として発光表示装置の例を、図５及び図６を用いて説明する。実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図５（Ａ）は発光表示装置の平面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ｄ１−Ｄ２、一点鎖線Ｄ３−Ｄ４における断面図である。なお、図５（Ａ）は、画素電極層２０７まで形成された基板２００側の平面図であり、簡略化のため絶縁層２０６等は適宜省略している。また、図６は、図５（Ａ）（Ｂ）に対応する発光表示装置の等価回路図である。
図５に、複数の画素が隣接して設けられているアクティブマトリクス型の発光表示装置における画素部の一部分を示す。図５に示す発光表示装置には、実施の形態１に示す半導体装置が適用されている。つまり、第１配線２１１と、第２配線２１３と、第１配線２１１及び第２配線２１３より低電位な第３配線２１０とを有する。また、第１配線２１１と第３配線２１０とは、ゲート電極層とドレイン電極層とが接続された酸化物半導体膜２０３を介して電気的に接続されており、第２配線２１３と、第３配線２１０とは、ゲート電極層とソース電極層とが電気的に接続された酸化物半導体膜２０３を介して電気的に接続されている。
また、第１配線２１１、第２配線２１３、第３配線２１０、第１トランジスタ２３１及び第２トランジスタ２３２等を覆うように、絶縁層２０５及び絶縁層２０６が設けられており、絶縁層２０５、及び絶縁層２０６に設けられたコンタクト２２４を介して画素電極層２０７と導電層２１２とが接続されている。
ここで、第１配線２１１には、トランジスタ２３０が電気的に接続され、トランジスタ２３０には発光素子２３４が電気的に接続されている。この場合、第３配線２１０は、電源線として機能する。発光素子２３４は、画素電極層２０７、電極層２２３、及び発光層２２２を含む。なお、電極層２２３は、陰極として機能し、絶縁層２２１は隔壁として機能する。
また、図５（Ｂ）に示すように、第１トランジスタ２３１は、基板２００上に設けられたゲート電極層２０４と、ゲート電極層２０４上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２上に設けられた酸化物半導体膜２０３と、酸化物半導体膜２０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第１トランジスタ２３１のソース電極層は、第３配線２１０に相当し、コンタクト２２５ａ、２２５ｂを介して、ゲート電極層２０４と接続されている。また、第１トランジスタ２３１のドレイン電極層は、導電層２１２と電気的に接続されている。つまり、導電層２１２の一領域が、第１トランジスタ２３１のドレイン電極層として機能する。ここで、ゲート電極層２０４、ゲート絶縁層２０２、酸化物半導体膜２０３、第３配線２１０は、容量素子２３３としても機能する。
また、第２トランジスタ２３２も同様に、基板２００上に設けられたゲート電極層２０４と、ゲート電極層２０４上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２上に設けられた酸化物半導体膜２０３と、酸化物半導体膜２０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、第２トランジスタ２３２のソース電極層は、第３配線２１０に相当し、コンタクト２２５ａ、２２５ｂを介して、ゲート電極層２０４と接続されている。また、第２トランジスタ２３２のドレイン電極層は、第２配線２１３と電気的に接続されている。つまり、第２配線２１３の一領域が、第２トランジスタ２３２のドレイン電極層として機能する。ここで、コンタクト２２５ａ、２２５ｂを介して、ゲート電極層２０４と第３配線２１０とが、導電層２１６によって電気的に接続されている。
図５（Ａ）に示すように、本実施の形態に係る発光表示装置においても、酸化物半導体膜２０３は、基板２００のほぼ全面にわたって形成されている。これにより、酸化物半導体膜２０３を島状に加工する必要がなくなるため、酸化物半導体膜２０３を島状に加工するためのフォトリソグラフィ工程を削減することができる。また、フォトリソグラフィ工程に必要なフォトマスク数や工程数も削減することができる。よって、高い生産性で歩留まりよく発光表示装置を提供することができる。
また、本実施の形態に係る発光表示装置でも、第１トランジスタ２３１及び第２トランジスタ２３２において、第３配線２１０と、ゲート電極層２０４とを、コンタクト２２５ａ、２２５ｂを介して接続することにより、第１トランジスタ２３１及び第２トランジスタ２３２を、それぞれダイオードとして機能させることができる。また、第１配線２１１及び第２配線２１３と、第１配線２１１及び第２配線２１３よりも低電位な第３配線２１０と、を設けている。これらにより、第１配線２１１、第２配線２１３、第３配線２１０の上方又は下方に、連続した酸化物半導体膜２０３が設けられている場合であっても、第１配線２１１、第２配線２１３、第３配線２１０間に生じるリーク電流を防止することができる。よって、信頼性の高い発光表示装置を提供することができる。
また、図５においては、第１配線２１１に電気的に接続するトランジスタ２３０有しており、トランジスタ２３２は選択トランジスタとして機能する。また、第３配線２１０に電気的に接続するトランジスタ２３５は、発光素子２３４と電気的に接続されており、発光素子２３４を駆動するためのトランジスタとして機能する。なお、図示しないが、第２配線２１３においても、電気的に接続するトランジスタを有している。
トランジスタ２３０は、基板２００上に設けられたゲート電極層２０１と、ゲート電極層２０１上に設けられたゲート絶縁層２０２、ゲート絶縁層２０２上に設けられた酸化物半導体膜２０３と、酸化物半導体膜２０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、トランジスタ２３０のソース電極層は、導電層２１４に相当し、ドレイン電極層は、第１配線２１１の一領域に相当する。ここで、コンタクト２２６ａ、２２６ｂを介して、導電層２１４と、ゲート電極層２０８とが、導電層２１５によって電気的に接続されている。
同様に、トランジスタ２３２は、基板２００上に設けられたゲート電極層２０８と、ゲート電極層２０８上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２上に設けられた酸化物半導体膜２０３と、酸化物半導体膜２０３と電気的に接続されるソース電極層及びドレイン電極層と、を有する。ここで、トランジスタ２３２のソース電極層は、導電層２１２に相当し、ドレイン電極層は、第３配線２１０の一領域に相当する。
トランジスタ２３０、２３２においても、連続した酸化物半導体膜２０３が用いられている。ここで、トランジスタ２３０の近傍には、トランジスタ２３０のチャネル長方向に沿って、開口部２３６ａ、２３６ｂが設けられている。また、開口部２３６ｂは、画素電極層２０７を囲むように設けられている。これにより、連続した酸化物半導体膜２０３を用いた場合であっても、トランジスタ２３０に生じるリーク電流や、配線間に生じるリーク電流を防止することができる。よって、より信頼性の高い発光表示装置を提供することができる。
また、このような開口部２３６ａ、２３６ｂを設けることによって、不必要に酸化物半導体膜２０３を除去する必要がなくなる。これにより、酸化物半導体膜２０３が不必要に除去されることによって生じる段差などが形成されにくくなる。このため、酸化物半導体膜２０３の後に形成される絶縁層や導電層の段切れを防止することができる。よって、発光表示装置の歩留まりを向上させることができる。また、酸化物半導体膜２０３が不必要に除去されないため、画素の開口率を向上させることができる。
図６に、図５の等価回路を示す。
第１配線２１１及び第２配線２１３、第１配線２１１及び第２配線２１３より低電位な第３配線２１０と、を有する。また、トランジスタ２３０は、（ゲート電極層２０１を含む）ゲート線と接続され、ドレイン電極が第１配線２１１と接続され、ソース電極が容量素子２３３の一方と、トランジスタ２３５のゲート電極と、接続されている。また、トランジスタ２３５のドレイン電極と、トランジスタ２３１のドレイン電極と、発光素子２３４の一方とが、接続されている。また、第３配線２１０は、トランジスタ２３１のソース電極と、ゲート電極と、トランジスタ２３２のソース電極、ゲート電極と、トランジスタ２３５のソース電極と、容量素子２３３の他方と接続されている。また、トランジスタ２３２のドレイン電極は、第２配線２１３接続されている。
本発明の一態様によれば、半導体領域を島状の半導体層に加工するフォトリソグラフィ工程が削減されるため、フォトマスク数や工程数も削減することができる。よって、より高い生産性で歩留まり良く発光表示装置を提供することができる。
また、本発明の一態様によれば、第１配線及び第２配線間に、第１配線及び第２配線より低電位な第３配線と、ゲート電極層とソース電極層とが電気的に接続されたトランジスタを設けるため、第１配線、第２配線及び第３配線間の上方又は下方に連続した酸化物半導体膜に設けられていても、第１配線、第２配線及び第３配線間のリーク電流を防止することができる。つまり、半導体領域を島状の半導体層に加工しない場合であっても、トランジスタ間や、配線間等にリーク電流が生じることを防止することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態４）
上記実施の形態１乃至３において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の一態様を、図７を用いて説明する。
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
絶縁層４００上に絶縁層４３７を形成する。本実施の形態では、絶縁層４３７として、ＰＣＶＤ法またはスパッタリング法を用いて、５０ｎｍ以上６００ｎｍ以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。
次に、絶縁層４３７上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。第１の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は２００℃以上４００℃以下とする。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理によって第１の結晶性酸化物半導体膜４５０ａを形成する（図７（Ａ）参照）。
第１の加熱処理の温度にもよるが、第１の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得られる。第１の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。
第１の加熱処理によって、酸化物絶縁層である絶縁層４３７中の酸素を第１の結晶性酸化物半導体膜４５０ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層４３７は、膜中（バルク中）、第１の結晶性酸化物半導体膜４５０ａと絶縁層４３７の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。
次いで、第１の結晶性酸化物半導体膜４５０ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理によって第２の結晶性酸化物半導体膜４５０ｂを形成する（図７（Ｂ）参照）。第２の加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化及び欠陥数の減少を図る。第２の加熱処理によって、第１の結晶性酸化物半導体膜４５０ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜４５０ｂが形成される。
また、絶縁層４３７の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層４３７の形成から第２の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。
次いで、第１の結晶性酸化物半導体膜４５０ａと第２の結晶性酸化物半導体膜４５０ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜４５３を形成する（図７（Ｃ）参照）。図では、第１の結晶性酸化物半導体膜４５０ａと第２の結晶性酸化物半導体膜４５０ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、Ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
ＣＡＡＣを得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
なお、第１及び第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物や、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物や、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ系酸化物や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ系酸化物や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｂ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物や、Ｚｎ系酸化物などがある。また、上記の材料にＳｉＯ２が含まれていてもよい。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と加熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜４５３を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態１乃至３におけるトランジスタ１６０、１６２、１６４、１６６、３３０、３３１、３３２、２３０、２３１、２３２、２３３）に、適宜用いることができる。実施の形態１乃至３におけるトランジスタの電流は、主として、酸化物半導体積層の界面を流れるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。
酸化物半導体膜４５３のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１乃至４で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図８（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図８（Ｂ）及び図８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図８（Ｂ）及び図８（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図８（Ｂ）及び図８（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図８（Ｂ）及び図８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一態様について、図９乃至図１１を用いて説明する。図９乃至図１１は、図８（Ｂ）のＭ−Ｎにおける断面図に相当する。
図９乃至図１１で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図９乃至図１１では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
なお、トランジスタ４０１１において、酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられていてもよい。当該導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、トランジスタの信頼性が向上し、例えばバイアス−熱ストレス試験（ＢＴ試験）において、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層の電位はトランジスタ４０１１のゲート電極の電位と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていても良い。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書等における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図１１に、半導体装置の一態様としてアクティブマトリクス型の電子ペーパーを示す。図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けられた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と電気的に接続される。
なお、図９乃至図１１において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図１２（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図１２（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また、操作用の付属品としてスタイラス３０２２がある。上記実施の形態で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１２（Ｃ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１２（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００とすることができる。
また、図１２（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１２（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態で示した半導体装置を適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１２（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１２（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態で示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図１２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 基板
１０２ ゲート電極層
１０３ａ ゲート電極層
１０３ｂ ゲート電極層
１０４ ゲート絶縁層
１０６ 酸化物半導体膜
１１０ａ 配線
１１０ｂ 配線
１１１ 配線
１１２ａ 導電層
１１２ｂ 導電層
１１４ 絶縁層
１２０ａ 開口部
１２０ｂ 開口部
１２２ａ 開口部
１２２ｂ 開口部
１２４ａ 開口部
１２４ｂ 開口部
１２６ コンタクト
１６０ トランジスタ
１６２ トランジスタ
１６４ トランジスタ
１６６ トランジスタ
１７０ 領域
２００ 基板
２０１ ゲート電極層
２０２ ゲート絶縁層
２０３ 酸化物半導体膜
２０４ ゲート電極層
２０５ 絶縁層
２０６ 絶縁層
２０７ 画素電極層
２０８ ゲート電極層
２１０ 配線
２１１ 配線
２１２ 導電層
２１３ 配線
２１４ 導電層
２１５ 導電層
２１６ 導電層
２２１ 絶縁層
２２２ 発光層
２２３ 電極層
２２４ コンタクト
２２５ａ コンタクト
２２５ｂ コンタクト
２２６ａ コンタクト
２２６ｂ コンタクト
２３０ トランジスタ
２３１ トランジスタ
２３２ トランジスタ
２３３ 容量素子
２３４ 発光素子
２３５ トランジスタ
２３６ａ 開口部
２３６ｂ 開口部
３００ 基板
３０１ ゲート電極層
３０２ ゲート絶縁層
３０３ 酸化物半導体膜
３０４ ゲート電極層
３０５ 絶縁層
３０６ 絶縁層
３０７ 画素電極層
３１０ 配線
３１１ 配線
３１２ 導電層
３１３ 配線
３２０ 基板
３２１ａ 絶縁層
３２１ｂ 絶縁層
３２３ 電極層
３２４ コンタクト
３２５ コンタクト
３２６ 液晶層
３３０ トランジスタ
３３１ トランジスタ
３３２ トランジスタ
３３３ 容量素子
３３４ 液晶素子
４００ 絶縁層
４３７ 絶縁層
４５０ａ 結晶性酸化物半導体膜
４５０ｂ 結晶性酸化物半導体膜
４５３ 酸化物半導体膜
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
３３５ａ 開口部
３３５ｂ 開口部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０４０ 導電層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (7)

  1. 第１配線と、
    第２配線と、
    前記第１配線及び前記第２配線の間に、前記第１配線及び前記第２配線より低電位な第３配線と、
    前記第１配線と前記第３配線とは第１の半導体領域と互いに電気的に接続する第１のゲート電極と第１のソース電極を有する第１トランジスタを介して電気的に接続され、
    前記第２配線と前記第３配線とは第２の半導体領域と互いに電気的に接続する第２のゲート電極と第２のソース電極を有する第２トランジスタを介して電気的に接続され、
    前記第１配線、前記第２配線、前記第３配線の上方又は下方には、前記第１と第２の半導体領域が設けられ、前記第１と第２の半導体領域は連続した酸化物半導体膜に設けられていることを特徴とする半導体装置。
  2. 第１配線と、
    第２配線と、
    前記第１配線及び前記第２配線の間に、前記第１配線及び前記第２配線より低電位な第３配線と、
    前記第１配線と電気的に接続されたドレイン電極、前記第３配線と電気的に接続されたゲート電極層及びソース電極層、前記第１配線、前記第２配線、前記第３配線の上方又は下方に設けられた第１の半導体領域を有する第１トランジスタと、
    前記第２配線と電気的に接続されたドレイン電極層、前記第３配線と電気的に接続されたゲート電極層及びソース電極層、前記第１配線、前記第２配線、前記第３配線の上方又は下方に設けられた第２の半導体領域を有する第２トランジスタとを有し、
    前記第１と第２の半導体領域は連続した酸化物半導体膜に設けられている
    ことを特徴とする半導体装置。
  3. 請求項１又は請求項２において、前記第１の配線に電気的に接続する第３のトランジスタ及び前記第２の配線に電気的に接続する第４のトランジスタを有する
    ことを特徴とする半導体装置。
  4. 請求項３において、第３のトランジスタと電気的に接続する第１の液晶素子及び前記第４のトランジスタと電気的に接続する第２の液晶素子を有し、
    前記第３配線は容量配線である
    ことを特徴とする半導体装置。
  5. 請求項３において、第３のトランジスタと電気的に接続する第１の発光素子及び前記第４のトランジスタと電気的に接続する第２の発光素子を有し、
    前記第３配線は電源線である
    ことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一項において、
    前記第１トランジスタ、及び前記第２トランジスタはゲート電極層と、ゲート絶縁層、酸化物半導体膜、ソース電極層及びドレイン電極層とが順に積層していることを特徴とする半導体装置。
  7. 請求項１乃至５のいずれか一項において、前記半導体装置はノート型のパーソナルコンピュータ、携帯情報端末、電子書籍、携帯電話、デジタルビデオカメラ、及び、テレビジョン装置から選ばれた電子機器に適用されることを特徴とする半導体装置。
JP2011195541A 2010-09-10 2011-09-08 半導体装置 Active JP5797982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011195541A JP5797982B2 (ja) 2010-09-10 2011-09-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010203669 2010-09-10
JP2010203669 2010-09-10
JP2011195541A JP5797982B2 (ja) 2010-09-10 2011-09-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015162482A Division JP6013570B2 (ja) 2010-09-10 2015-08-20 半導体装置

Publications (3)

Publication Number Publication Date
JP2012080092A true JP2012080092A (ja) 2012-04-19
JP2012080092A5 JP2012080092A5 (ja) 2014-07-31
JP5797982B2 JP5797982B2 (ja) 2015-10-21

Family

ID=45805773

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011195541A Active JP5797982B2 (ja) 2010-09-10 2011-09-08 半導体装置
JP2015162482A Active JP6013570B2 (ja) 2010-09-10 2015-08-20 半導体装置
JP2016183770A Active JP6216853B2 (ja) 2010-09-10 2016-09-21 半導体装置
JP2017183270A Active JP6371455B2 (ja) 2010-09-10 2017-09-25 半導体装置
JP2018132037A Active JP6585780B2 (ja) 2010-09-10 2018-07-12 発光表示装置
JP2019161951A Active JP6781315B2 (ja) 2010-09-10 2019-09-05 半導体装置
JP2020173682A Withdrawn JP2021040140A (ja) 2010-09-10 2020-10-15 半導体装置
JP2022183078A Active JP7449353B2 (ja) 2010-09-10 2022-11-16 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2015162482A Active JP6013570B2 (ja) 2010-09-10 2015-08-20 半導体装置
JP2016183770A Active JP6216853B2 (ja) 2010-09-10 2016-09-21 半導体装置
JP2017183270A Active JP6371455B2 (ja) 2010-09-10 2017-09-25 半導体装置
JP2018132037A Active JP6585780B2 (ja) 2010-09-10 2018-07-12 発光表示装置
JP2019161951A Active JP6781315B2 (ja) 2010-09-10 2019-09-05 半導体装置
JP2020173682A Withdrawn JP2021040140A (ja) 2010-09-10 2020-10-15 半導体装置
JP2022183078A Active JP7449353B2 (ja) 2010-09-10 2022-11-16 半導体装置

Country Status (4)

Country Link
US (1) US8766253B2 (ja)
JP (8) JP5797982B2 (ja)
KR (8) KR101972756B1 (ja)
TW (1) TWI523238B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018141985A (ja) * 2018-03-28 2018-09-13 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN103579355B (zh) * 2012-07-25 2016-12-07 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法和包括该基板的显示器
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI696108B (zh) * 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
CN109216582A (zh) * 2018-08-27 2019-01-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100084652A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169755A (ja) * 1987-01-07 1988-07-13 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5352041B2 (ja) * 2004-08-27 2013-11-27 株式会社半導体エネルギー研究所 表示装置を実装した電子機器の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060091397A1 (en) 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US20070084650A1 (en) 2005-10-19 2007-04-19 Schwei Mark C Method of sanitizing a shopping cart
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008218468A (ja) * 2007-02-28 2008-09-18 Univ Of Ryukyus ３次元集積回路装置及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101441384B1 (ko) * 2007-12-11 2014-09-17 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5607349B2 (ja) * 2008-12-26 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011010543A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101837102B1 (ko) * 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
US20010045996A1 (en) * 1996-07-02 2001-11-29 Katsuhiro Kawai Active matrix substrate and producing method of the same
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009260378A (ja) * 2005-09-29 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100084652A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010107977A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018141985A (ja) * 2018-03-28 2018-09-13 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP2020074361A (ja) 2020-05-14
JP5797982B2 (ja) 2015-10-21
KR20210071913A (ko) 2021-06-16
KR20240020720A (ko) 2024-02-15
KR101972756B1 (ko) 2019-04-29
KR20190044594A (ko) 2019-04-30
JP6781315B2 (ja) 2020-11-04
JP2016015499A (ja) 2016-01-28
JP6585780B2 (ja) 2019-10-02
JP6216853B2 (ja) 2017-10-18
KR20120026995A (ko) 2012-03-20
US20120061677A1 (en) 2012-03-15
TWI523238B (zh) 2016-02-21
KR102266301B1 (ko) 2021-06-18
JP2017011295A (ja) 2017-01-12
KR20220116115A (ko) 2022-08-22
US8766253B2 (en) 2014-07-01
KR102197276B1 (ko) 2020-12-31
KR20170043105A (ko) 2017-04-20
JP6371455B2 (ja) 2018-08-08
JP2021040140A (ja) 2021-03-11
KR102293387B1 (ko) 2021-08-26
JP7449353B2 (ja) 2024-03-13
KR102632703B1 (ko) 2024-02-05
TW201227970A (en) 2012-07-01
JP2023024437A (ja) 2023-02-16
KR20210002072A (ko) 2021-01-06
JP6013570B2 (ja) 2016-10-25
JP2018032865A (ja) 2018-03-01
JP2018197867A (ja) 2018-12-13
KR20200101890A (ko) 2020-08-28

Similar Documents

Publication Publication Date Title
JP6585780B2 (ja) 発光表示装置
JP6360224B2 (ja) 半導体装置
JP5216883B2 (ja) 半導体装置の作製方法
JP5728271B2 (ja) 半導体装置
JP5926493B2 (ja) 半導体装置の作製方法
JP5228072B2 (ja) 半導体装置
JP5600625B2 (ja) 半導体装置
JP5797932B2 (ja) 半導体装置
JP2011228692A (ja) 半導体装置
JP6076617B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150820

R150 Certificate of patent or registration of utility model

Ref document number: 5797982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250