KR102266301B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102266301B1
KR102266301B1 KR1020200181904A KR20200181904A KR102266301B1 KR 102266301 B1 KR102266301 B1 KR 102266301B1 KR 1020200181904 A KR1020200181904 A KR 1020200181904A KR 20200181904 A KR20200181904 A KR 20200181904A KR 102266301 B1 KR102266301 B1 KR 102266301B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
gate electrode
electrode layer
transistor
Prior art date
Application number
KR1020200181904A
Other languages
English (en)
Other versions
KR20210002072A (ko
Inventor
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210002072A publication Critical patent/KR20210002072A/ko
Priority to KR1020210074500A priority Critical patent/KR20210071913A/ko
Application granted granted Critical
Publication of KR102266301B1 publication Critical patent/KR102266301B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

신뢰성이 높은 산화물 반도체를 사용한 트랜지스터를 갖는 반도체 장치를 제공하는 것을 목적의 하나로 한다. 포토리소그래피 공정을 삭감하고, 보다 높은 생산성으로 수율 좋게 반도체 장치를 제공하는 것을 목적의 하나로 한다.
제 1 배선과, 제 2 배선과, 제 1 배선 및 제 2 배선 사이에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선을 갖고, 제 1 배선과 제 3 배선은 게이트 전극층과 소스 전극층이 전기적으로 접속된 제 1 트랜지스터를 통해 전기적으로 접속되고, 제 2 배선과 제 3 배선은 게이트 전극층과 소스 전극층이 전기적으로 접속된 제 2 트랜지스터를 통해 전기적으로 접속되고, 제 1 배선, 제 2 배선, 제 3 배선의 상방 또는 하방으로는, 제 1 트랜지스터 및 제 2 트랜지스터의 반도체 영역에 사용되는 연속하는 산화물 반도체막이 형성된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
절연 표면을 갖는 기판 위에 형성된 반도체 박막을 사용해서 트랜지스터를 구성하는 기술이 주목받고 있다. 트랜지스터는 집적 회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 널리 응용되고 있다.
트랜지스터에 적용 가능한 반도체 특성을 나타내는 재료로서 금속 산화물이 주목받고 있고, 이러한 반도체 특성을 나타내는 금속 산화물을 채널 형성 영역으로 하는 트랜지스터가 알려져 있다(특허문헌 1 및 특허문헌 2 참조).
일본국 특개2007-123861호 공보 일본국 특개2007-96055호 공보
고기능화를 부여하기 위해서 여러 가지 복잡한 구성을 갖는 트랜지스터를 복수 포함하는 반도체 장치가 제안되고 있고, 그러한 반도체 장치의 제작 공정에 있어서는, 포토리소그래피 공정을 사용한 가공법이 많이 사용되고 있다. 그러나, 포토리소그래피 공정의 증가는 포토마스크 수나 공정 수의 증가를 초래하고, 고가격화 및 생산성 저하를 일으킨다는 문제가 있다.
따라서, 본 발명의 일 형태는, 신뢰성이 높은 산화물 반도체를 사용한 트랜지스터를 갖는 반도체 장치를 제공하는 것을 목적의 하나로 한다.
또한, 본 발명의 일 형태는, 포토리소그래피 공정을 삭감하고, 보다 높은 생산성으로 수율 좋게 반도체 장치를 제공하는 것을 목적의 하나로 한다.
본 명세서 등에 개시하는 반도체 장치의 일 형태는, 반도체 영역으로서 산화물 반도체막을 사용한 복수의 트랜지스터 및 복수의 배선을 갖는 반도체 장치에 있어서, 제 1 배선과, 제 2 배선과, 제 1 배선 및 제 2 배선 사이에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선을 갖고, 제 1 배선과 제 3 배선은 게이트 전극층과 소스 전극층이 전기적으로 접속된 제 1 트랜지스터를 통해 전기적으로 접속되고, 제 2 배선과 제 3 배선은 게이트 전극층과 소스 전극층이 전기적으로 접속된 제 2 트랜지스터를 통해 전기적으로 접속되고, 제 1 배선, 제 2 배선, 제 3 배선의 위쪽 또는 아래쪽에는, 제 1 트랜지스터 및 제 2 트랜지스터의 반도체 영역에 사용되는 연속하는 산화물 반도체막이 형성된다.
본 명세서 등에 개시하는 반도체 장치의 다른 일 형태는, 제 1 배선과, 제 2 배선과, 제 1 배선 및 제 2 배선 사이에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선과, 드레인 전극층이 제 1 배선과 전기적으로 접속되고, 또한 게이트 전극층 및 소스 전극층이 제 3 배선과 전기적으로 접속되는 제 1 트랜지스터와, 드레인 전극층이 제 2 배선과 전기적으로 접속되고, 또한 게이트 전극층 및 소스 전극층이 제 3 배선과 전기적으로 접속되는 제 2 트랜지스터를 갖고, 제 1 배선, 제 2 배선, 제 3 배선의 상방 또는 하방에는, 제 1 트랜지스터 및 제 2 트랜지스터의 반도체 영역에 사용되는 연속하는 산화물 반도체막이 형성된다.
따라서, 트랜지스터의 반도체 영역은 섬 형상으로 이간(離間)된 반도체층에 형성되는 것이 아니고, 복수의 개구를 포함하는 연속하는 산화물 반도체막에 형성된다.
상기 구성에 있어서, 제 1 배선 및 제 2 배선에는 각각 전기적으로 접속하는 트랜지스터, 저항 소자, 및/또는 용량 소자 등을 형성할 수 있다. 예를 들어, 반도체 장치의 일 형태로서는, 제 1 배선과 전기적으로 접속하는 트랜지스터와, 제 2 배선과 전기적으로 접속하는 트랜지스터와, 상기 트랜지스터에 전기적으로 접속하는 액정 소자를 갖고, 제 3 배선이 용량 배선인 액정 표시 장치, 또는, 제 1 배선과 전기적으로 접속하는 트랜지스터와, 제 2 배선과 전기적으로 접속하는 트랜지스터와, 상기 트랜지스터에 전기적으로 접속하는 발광 소자를 갖고, 제 3 배선이 전원선인 발광 장치를 들 수 있다.
반도체 장치에 포함되는 복수의 트랜지스터는 게이트 전극층과, 게이트 절연층, 산화물 반도체막, 소스 전극층 및 드레인 전극층이 순차적으로 적층되어 있는 구조를 사용할 수 있다.
반도체 영역을 섬 형상의 반도체층에 가공하는 포토리소그래피 공정이 삭감되기 때문에, 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 보다 높은 생산성으로 수율 좋게 반도체 장치를 제공할 수 있다.
상기 구성에 있어서는, 제 1 배선과 제 2 배선 사이에, 제 1 배선과 제 2 배선보다 저전위의 배선과 게이트 전극층과 소스 전극층이 전기적으로 접속된 트랜지스터를 형성하기 때문에, 인접하는 배선 사이의 상방 또는 하방으로 연속하는 산화물 반도체막에 형성되어 있어도, 제 1 배선과 제 2 배선의 누설 전류를 방지할 수 있다. 따라서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
도 1a 내지 도 1c는 본 발명의 일 형태를 설명하는 평면도, 단면도 및 회로도.
도 2a 내지 도 2e는 본 발명의 일 형태를 설명하는 단면도.
도 3a 및 도 3b는 본 발명의 일 형태를 설명하는 평면도 및 단면도.
도 4는 본 발명의 일 형태를 설명하는 회로도.
도 5a 및 도 5b는 본 발명의 일 형태를 설명하는 평면도 및 단면도.
도 6은 본 발명의 일 형태를 설명하는 회로도.
도 7a 내지 도 7c는 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 8a 내지 도 8c는 반도체 장치의 일 형태를 설명하는 도면.
도 9는 반도체 장치의 일 형태를 설명하는 도면.
도 10은 반도체 장치의 일 형태를 설명하는 도면.
도 11은 반도체 장치의 일 형태를 설명하는 도면.
도 12a 내지 도 12f는 전자 기기를 도시하는 도면.
실시형태에 대해서, 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 내용을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것이 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
트랜지스터는 반도체 소자의 일종이며, 전류나 전압의 증폭이나, 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에 있어서의 트랜지스터는, IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT:Thin Film Transistor)를 포함한다.
또한, 트랜지스터의 「소스」나 「드레인」의 기능은, 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 바뀔 수 있다. 따라서, 본 명세서에 있어서는, 「소스」나 「드레인」이라는 용어는 바꾸어 사용할 수 있다.
또한, 본 명세서 등에 있어서 「전극」이나 「배선」의 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어, 「전극」은 「배선」의 일부로서 사용되는 경우가 있고, 그 반대도 역시 마찬가지이다. 또한, 「전극」이나 「배선」의 용어는 복수의 「전극」이나 「배선」이 일체형으로 형성되는 경우 등도 포함한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 관한 반도체 장치 및 그 제작 방법에 대해서, 도 1 및 도 2를 참조해서 설명한다.
<반도체 장치의 구성>
도 1에, 본 발명의 일 형태에 관한 반도체 장치에 대해서 도시한다. 도 1a는, 반도체 장치의 평면도이며, 도 1b는, 도 1a에 있어서의 일점 쇄선 A1-A2 및 일점 쇄선 B1-B2의 단면에 상당한다. 또한, 도 1c는, 도 1a에 있어서의 영역(170)의 등가 회로에 상당한다.
도 1a, 도 1b에 도시하는 반도체 장치는, 제 1 배선(110a)과, 제 2 배선(110b)과, 제 1 배선(110a) 및 제 2 배선(110b) 사이에, 제 1 배선(110a) 및 제 2 배선(110b)보다 저전위의 제 3 배선(111)을 갖는다. 또한, 제 1 배선(110a)과 제 3 배선(111)은, 게이트 전극층(103a)과 소스 전극층이 접속된 산화물 반도체막(106)을 통해 전기적으로 접속되어 있고, 제 2 배선(110b)과 제 3 배선(111)은, 게이트 전극층(103a)과 소스 전극층이 전기적으로 접속된 산화물 반도체막(106)을 통해 전기적으로 접속되어 있다.
또한, 도 1b에 도시하는 바와 같이, 제 1 트랜지스터(160)는, 기판(100) 위에 형성된 게이트 전극층(103a)과, 게이트 전극층(103a) 위에 형성된 게이트 절연층(104)과, 게이트 절연층(104) 위에 형성된 산화물 반도체막(106)과, 산화물 반도체막(106)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 1 트랜지스터(160)의 소스 전극층은, 제 3 배선(111)에 상당하고, 콘택트(126)를 통해, 게이트 전극층(103a)과 접속되어 있다. 또한, 제 1 트랜지스터(160)의 드레인 전극층은, 제 1 배선(110a)과 전기적으로 접속되어 있다. 즉, 제 1 배선(110a)의 일 영역이, 제 1 트랜지스터(160)의 드레인 전극층으로서 기능한다.
제 2 트랜지스터(162)도 마찬가지로, 기판(100) 위에 형성된 게이트 전극층(103a)과, 게이트 전극층(103a) 위에 형성된 게이트 절연층(104)과, 게이트 절연층(104) 위에 형성된 산화물 반도체막(106)과, 산화물 반도체막(106)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 2 트랜지스터(162)의 소스 전극층은, 제 3 배선(111)에 상당하고, 콘택트(126)를 통해, 게이트 전극층(103a)과 접속되어 있다. 또한, 제 2 트랜지스터(162)의 드레인 전극층은, 제 2 배선(110b)과 전기적으로 접속되어 있다. 즉, 제 2 배선(110b)의 일 영역이, 제 2 트랜지스터(162)의 드레인 전극층으로서 기능한다.
또한, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111), 제 1 트랜지스터(160) 및 제 2 트랜지스터(162) 등을 덮도록, 절연층(114)을 형성해도 좋다.
도 1a에 도시하는 바와 같이, 본 발명의 일 형태에 관한 반도체 장치에 있어서, 산화물 반도체막(106)은, 기판(100)의 거의 전면에 걸쳐 형성되어 있다. 이에 따라, 산화물 반도체막(106)을 섬 형상으로 가공할 필요가 없어지기 때문에, 산화물 반도체막(106)을 섬 형상으로 가공하기 위한 포토리소그래피 공정을 삭감할 수 있다. 또한, 포토리소그래피 공정에 필요한 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 높은 생산성으로 수율 좋게 반도체 장치를 제공할 수 있다.
그러나, 거의 전면에 걸쳐 산화물 반도체막(106)을 형성함으로써, 제 1 배선(110a), 제 2 배선(110b) 및 제 3 배선(111) 사이에, 누설 전류가 생길 우려도 있다. 이들 배선 간에 누설 전류가 생기면, 반도체 장치로서의 신뢰성이 저하해버릴 우려가 있다.
따라서, 본 발명의 일 형태에 관한 반도체 장치에서는, 제 1 트랜지스터(160) 및 제 2 트랜지스터(162)에 있어서, 제 3 배선(111)과, 게이트 전극층(103a)을, 콘택트(126)를 통해 접속함으로써, 제 1 트랜지스터(160) 및 제 2 트랜지스터(162)을, 다이오드로서 기능시킨다. 또한, 제 1 배선(110a)과, 제 2 배선(110b)과, 제 1 배선(110a) 및 제 2 배선(110b)보다도 저전위의 제 3 배선(111)을 형성한다. 이들에 의해, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111)의 상방 또는 하방으로, 연속하는 산화물 반도체막이 형성되어 있는 경우라도, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 사이에 생기는 누설 전류를 방지할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 도 1a에는 도시되어 있지 않지만, 제 3 배선(111)과, 게이트 전극층(103b)은, 콘택트를 통해 접속되어 있다. 따라서, 제 1 트랜지스터(160), 제 2 트랜지스터(162)와 같은 트랜지스터가 형성된다. 즉, 제 1 배선(110a)과 제 3 배선(111)에 의해, 제 1 트랜지스터(160)와 같은 트랜지스터가 형성되고, 제 2 배선(110b)과 제 3 배선(111)에 의해, 제 2 트랜지스터(162)와 같은 트랜지스터가 형성된다. 이들 트랜지스터도 다이오드로서 기능시킬 수 있다. 따라서, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111)의 상방 또는 하방으로, 연속하는 산화물 반도체막이 형성되어 있는 경우라도, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 사이에 생기는 누설 전류를 방지할 수 있다.
또한, 도 1a에 대해서는, 이해를 쉽게 하기 위해서, 제 1 트랜지스터(160) 및 제 2 트랜지스터(162)가 형성되는 영역(170)에 대해서, 점선으로 명시했지만, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 및 게이트 전극층(103a)이 연장하여 존재하는 영역에 있어서는, 제 1 트랜지스터(160), 제 2 트랜지스터(162)가 형성된다. 이에 의해, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 및 게이트 전극층(103a)이 연장하여 존재하는 영역에 있어서도, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 사이에 생기는 누설 전류를 방지할 수 있다. 마찬가지로, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 및 게이트 전극층(103b)이 연장하여 존재하는 영역에 있어서도, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111) 사이에 생기는 누설 전류를 방지할 수 있다.
또한, 게이트 전극층(102), 게이트 전극층(103a) 및 게이트 전극층(103b)을 가로지르듯이, 또는 제 3 배선(111)을 따라 개구부(124a, 124b)가 형성된다. 이에 따라, 연속하는 산화물 반도체막(106)을 사용한 경우라도, 게이트 전극층(102), 게이트 전극층(103a) 및 게이트 전극층(103b)에 누설 전류가 생기는 것을 방지할 수 있다.
도 1c에, 도 1a, 도 b에 나타내는 영역(170)의 등가 회로를 도시한다.
본 발명의 일 형태에 관한 반도체 장치는, 제 1 배선(110a)과, 제 2 배선(110b)과, 제 1 배선(110a) 및 제 2 배선(110b)보다 저전위의 제 3 배선(111)을 갖는다. 또한, 제 1 트랜지스터(160)의 드레인 전극이 제 1 배선(110a)과 접속되고, 게이트 전극 및 소스 전극이, 제 2 트랜지스터(162)의 게이트 전극 및 소스 전극 및 제 3 배선(111)과 접속되고, 제 2 트랜지스터(162)의 드레인 전극이, 제 2 배선(110b)에 접속되어 있다.
또한, 도 1a에 도시하는 바와 같이, 제 1 배선(110a) 및 제 2 배선(110b)에는, 트랜지스터(164), 트랜지스터(166)가 전기적으로 접속되어 있어도 좋다. 트랜지스터(164)는, 기판(100) 위에 형성된 게이트 전극층(102)과, 게이트 전극층(102) 위에 형성된 게이트 절연층(104)과, 게이트 절연층(104) 위에 형성된 산화물 반도체막(106)과, 산화물 반도체막(106)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서 트랜지스터(164)의 소스 전극층은, 도전층(112a)에 상당하고, 드레인 전극층은, 제 1 배선(110a)의 일 영역에 상당한다.
마찬가지로, 트랜지스터(166)는, 기판(100) 위에 형성된 게이트 전극층(102)과, 게이트 전극층(102) 위에 형성된 게이트 절연층(104)과, 게이트 절연층(104) 위에 형성된 산화물 반도체막(106)과, 산화물 반도체막(106)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서 트랜지스터(166)의 소스 전극층은, 도전층(112b)에 상당하고, 드레인 전극층은, 제 2 배선(110b)의 일 영역에 상당한다.
트랜지스터(164) 및 트랜지스터(166)에 있어서도, 연속하는 산화물 반도체막(106)이 사용된다. 여기서, 트랜지스터(164)의 근방에는, 트랜지스터(164)의 채널 길이 방향을 따라, 개구부(120a, 120b)가 형성되어 있고, 트랜지스터(166)의 근방에는, 트랜지스터(166)의 채널 길이 방향을 따라, 개구부(122a, 122b)가 형성되어 있다. 이에 따라, 연속하는 산화물 반도체막(106)을 사용한 경우라도, 트랜지스터(164) 및 트랜지스터(166)에 생기는 누설 전류를 방지할 수 있다. 따라서, 보다 신뢰성이 높은 반도체 장치를 제공할 수 있다
<반도체 장치의 제작 방법>
다음에, 도 1에 도시하는 반도체 장치의 제작 방법에 대해서, 도 2을 참조해서 설명한다. 또한, 도 2는, 도 1a의 쇄선 A1-A2 단면에 대응한다.
우선, 기판(100) 위에, 도전층을 형성한다. 그 후, 제 1 포토리소그래피 공정에 의해, 도전층을 선택적으로 에칭 제거하고, 게이트 전극층(102), 게이트 전극층(103a)을 형성한다(도 2a 참조). 이 때, 도 1a에 도시하는 게이트 전극층(103b)도 형성된다(도시하지 않음).
기판(100)은, 유리 기판, 세라믹 기판의 이외에, 본 제작 공정의 처리 온도에 견디 수 있는 정도의 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 또한, 기판에 투광성을 필요로 하지 않는 경우에는, 스테인레스 합금 등의 금속 기판의 표면에 절연층을 형성한 것을 사용해도 좋다. 유리 기판으로서는, 예를 들어, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 알루미노 규산 유리 등의 무 알칼리 유리 기판을 사용하면 좋다. 그 이외에, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한, 기판(100)으로서, 제 3 세대(550mm×650mm), 제 3.5 세대(600mm×720mm, 또는 620mm×750mm), 제 4 세대(680mm×880mm, 또는 730mm×920mm), 제 5 세대(1100mm×1300mm), 제 6 세대(1500mm×1850mm), 제 7 세대(1870mm×2200mm), 제 8 세대(2200mm×2400mm), 제9 세대(2400mm×2800mm, 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등의 유리 기판을 사용할 수 있다. 본 실시형태에서는, 기판(100)에 알루미노보로실리케이트 유리를 사용한다.
또한, 기판(100) 위에 도전층을 형성하기 전에, 하지(下地)가 되는 절연층을 형성해도 좋다(도시하지 않음). 하지가 되는 절연층은, 50nm 이상 300nm 이하, 바람직하게는 100nm 이상 200nm 이하의 두께로 형성한다. 하지가 되는 절연층은, 질화알루미늄, 산화질화알루미늄, 질화실리콘, 산화실리콘, 질화산화실리콘, 산화질화실리콘 중에서 선택된 하나 또는 복수의 재료에 의한 단층 구조 또는 적층 구조로 형성한다. 이들 막은, 기판(100)으로부터의 알칼리 금속, 알칼리 토금속 등의 불순물 원소의 확산을 방지하는 기능을 갖는다. 또한, 본 명세서 등에 있어서, 질화산화 규소란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 것으로, 바람직하게는, 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용해서 측정했을 경우에, 조성 범위로서 산소가 5 내지 30원자%、질소가 20 내지 55원자%、규소가 25 내지 35원자%、수소가 10 내지 30원자%의 범위에서 포함되는 것을 말한다. 하지가 되는 절연층은, 스퍼터링법, CVD법, 도포법, 인쇄법 등을 적절히 사용할 수 있다.
본 실시형태에서는, 하지가 되는 절연층으로서, 질화실리콘과 산화실리콘의 적층을 사용한다. 구체적으로는, 기판(100) 위에 질화실리콘을 50nm의 두께로 형성하고, 상기 질화실리콘 위에 산화실리콘을 150nm의 두께로 형성한다. 또한, 하지가 되는 절연층 중에 인(P)이나 붕소(B)가 도프되어 있어도 좋다.
또한, 하지가 되는 절연층에, 염소, 불소 등의 할로겐 원소를 포함시킴으로써, 기판(100)으로부터의 불순물 원소의 확산을 방지하는 기능을 더욱 향상시킬 수 있다. 하지가 되는 절연층에 포함시키는 할로겐 원소의 농도는, SIMS(２차 이온 질량 분석계)를 사용한 분석에 의해 얻어지는 농도 피크에 있어서, 1×1015/㎤ 이상 1×1020/㎤ 이하로 하면 좋다.
또한, 하지가 되는 절연층으로서 산화갈륨을 사용해도 좋다. 또한, 하지가 되는 절연층을 산화갈륨과 상기 절연층의 적층 구조로 해도 좋다. 산화갈륨은 대전하기 어려운 재료이기 때문에, 절연층의 챠지 업에 의한 임계값 전압의 변동을 억제할 수 있다.
게이트 전극층(102) 및 게이트 전극층(103a) 등을 형성하기 위한 도전층은, 스퍼터링법, 진공 증착법, 또는 도금법을 사용해서 100nm 이상 500nm 이하, 바람직하게는 200nm 이상 300nm 이하의 두께로 형성한다. 또한, 게이트 전극층(102) 및 게이트 전극층(103a)을 형성하기 위한 도전층은, 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 탄탈(Ta), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여, 단층 또는 적층하여 형성할 수 있다.
게이트 전극층(102) 및 게이트 전극층(103a)은, 배선으로서도 기능하기 때문에, 저저항 재료인 Al이나 Cu를 사용하는 것이 바람직하다. Al이나 Cu를 사용함으로써, 신호 지연을 저감하고, 고화질화를 실현할 수 있다. 또한, Al은 내열성이 낮게, 힐록, 위스커, 또는 마이그레이션(migtration)에 의한 불량이 발생하기 쉽다. Al의 마이그레이션을 막기 위해서, Al에, Mo, Ti, W 등의, Al보다도 융점이 높은 금속 재료를 적층하는 것이 바람직하다. 또한, 게이트 전극층(102) 및 게이트 전극층(103a) 등에, Al을 포함하는 재료를 사용할 경우에는, 이후의 공정에 있어서의 프로세스 최고 온도를 380℃ 이하로 하는 것이 바람직하고, 더욱 바람직하게는 350℃ 이하로 하면 좋다.
또한, 게이트 전극층(102) 및 게이트 전극층(103a)에 Cu를 사용할 경우에도, 마이그레이션에 의한 불량이나 Cu 원소의 확산을 막기 위해서, Mo, Ti, W 등의, Cu보다도 융점이 높은 금속 재료를 적층하는 것이 바람직하다. 또한, 게이트 전극층(102) 및 게이트 전극층(103a)에 Cu를 포함하는 재료를 사용할 경우에는, 이후의 공정에 있어서의 프로세스 최고 온도를 450℃ 이하로 하는 것이 바람직하다.
본 실시형태에서는, 게이트 전극층(102) 및 게이트 전극층(103a) 등을 형성하기 위한 도전층으로서, 두께 5nm의 Ti층을 형성하고, 상기 Ti층 위에 두께 250nm의 Cu층을 형성한다.
또한, 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성해도 좋다. 잉크젯법에서는, 포토마스크를 사용하지 않기 때문에, 더욱 제조 가격을 저감할 수 있다. 또한, 레지스트 마스크는 에칭 공정 후에 박리하는 것으로 하고, 각 포토리소그래피 공정에서의 설명은 생략하는 것으로 한다.
다음에, 게이트 전극층(102), 게이트 전극층(103a) 위에, 게이트 절연층(104)을 형성한다. 그 후, 산화물 반도체막(106)을 형성한다(도 2b 참조).
게이트 절연층(104)은, 플라즈마 CVD법이나 스퍼터링법 등을 사용하고, 50nm 이상 800nm 이하, 바람직하게는 100nm 이상 600nm 이하의 두께로 형성한다. 또한, 게이트 절연층(104)은, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 질화산화알루미늄, 산화탄탈, 산화갈륨, 산화이트륨, 산화하프늄, 하프늄 실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄 실리케이트, 질소가 첨가된 하프늄 알루미네이트 등을 사용하여 단층 구조 또는 적층 구조로 형성한다.
게이트 절연층(104)의 형성은, 스퍼터링법이나 플라즈마 CVD법 등 이외에, μ파(예를 들어 주파수 2.45GHz)를 사용한 고밀도 플라즈마 CVD법 등의 형성 방법을 적용할 수 있다.
본 실시형태에서는, 게이트 절연층(104)으로서, 질화실리콘과 산화실리콘의 적층을 사용한다. 구체적으로는, 게이트 전극층(102), 게이트 전극층(103a) 위에 질화실리콘을 50nm의 두께로 형성하고, 상기 질화실리콘 위에 산화실리콘을 100nm의 두께로 형성한다.
또한, 게이트 절연층(104)은 보호층으로서도 기능한다. 게이트 전극층(102), 게이트 전극층(103a)에 Cu를 포함할 경우, 질화실리콘을 포함하는 절연층으로 덮는 구성으로 함으로써, 게이트 전극층(102)으로부터의 Cu 확산을 방지할 수 있다.
또한, 게이트 절연층(104)은, 이 다음에 형성되는 산화물 반도체막과 동종의 성분을 포함하는 절연 재료를 사용해도 좋다. 게이트 절연층(104)을 다른 층의 적층으로 할 경우에는, 산화물 반도체막에 접하는 절연층을, 산화물 반도체와 동종의 성분을 포함하는 절연층으로 하면 좋다. 이러한 절연층은 산화물 반도체막과 궁합이 좋고, 이것을 게이트 절연층(104)에 사용함으로써, 산화물 반도체막과의 계면 상태를 양호하게 유지할 수 있기 때문이다. 여기서, 「산화물 반도체와 동종의 성분」이란, 산화물 반도체의 구성 원소 중에서 선택된 하나 또는 복수의 원소를 의미한다. 예를 들어, 산화물 반도체막이 In-Ga-Zn계의 산화물 반도체 재료로 구성될 경우, 동종의 성분을 포함하는 절연층의 재료로서는, 산화갈륨 등이 있다.
또한, 게이트 절연층(104)을 적층 구조로 할 경우에는, 산화물 반도체가 동종의 성분을 포함하는 절연 재료로 이루어지는 막과, 상기 막의 성분 재료와는 다른 재료를 포함하는 막과의 적층 구조로 해도 좋다.
또한, 산화물 반도체막은, 수소, 물, 수산기 또는 수소화물 등의 불순물이 혼입되기 어려운 방법으로 형성하는 것이 바람직하다. 산화물 반도체막에 수소, 물 등의 불순물이 될 수 있는 한 포함되지 않도록 하기 위해서, 산화물 반도체막의 형성 전처리로서, 스퍼터링 장치의 예비 가열실에서 기판(100)을 예비 가열하고, 기판(100)이나 게이트 절연층(104)에 흡착한 수소, 물 등의 불순물을 이탈해 배기하는 것이 바람직하다. 또한, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프가 바람직하다. 또한, 이 예비 가열 처리는 생략할 수도 있다. 또한 이 예비 가열은, 게이트 절연층(104)의 형성 전에, 게이트 전극층(102), 게이트 전극층(103a)까지 형성한 기판(100)에도 마찬가지로 행해도 좋다.
산화물 반도체막으로서는, 4차원계 금속 산화물인 In-Sn-Ga-Zn계 산화물이나, 3원계 금속 산화물인 In-Ga-Zn계 산화물, In-Sn-Zn계 산화물, In-Al-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물이나, ２원계 금속 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물이나, In-Ga계 산화물, In계 산화물, Sn계 산화물, Zn계 산화물 등을 사용할 수 있다. 또한, 상기 산화물에 SiO2가 포함되어 있어도 좋다.
산화물 반도체막은, 바람직하게는 In을 함유하는 산화물 반도체, 더욱 바람직하게는, In 및 Ga를 함유하는 산화물 반도체이다. 산화물 반도체막을 ｉ형(진성:眞性)으로 하기 때문에, 이 다음에 행하는 탈수화 또는 탈수소화는 유효하다.
여기서, 예를 들어, In-Ga-Zn계 산화물이란, 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물이라는 의미이며, 그 조성비는 특별히 불문하다. 또한, In과 Ga와 Zn 이외의 원소를 포함해도 좋다.
또한, 산화물 반도체막은, 화학식 InMO3(ZnO)m(m>0)으로 표기되는 박막을 사용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
본 실시형태에서는, 산화물 반도체막으로서 In-Ga-Zn계 산화물 타깃을 사용해서 스퍼터링법으로 30nm의 두께로 형성한다. 또한, 산화물 반도체막은, 희 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에서 스퍼터링법으로 형성할 수 있다.
산화물 반도체막을 스퍼터링법으로 제작하기 위한 타깃으로서는, 예를 들어, 조성비로서, In2O3:Ga2O3:ZnO=1:1:1[mol수 비]의 타깃을 사용하고, In-Ga-Zn-O막을 형성한다. 또한, 이 타깃 재료 및 조성에 한정되지 않고, 예를 들어, In2O3:Ga2O3:ZnO=1:1:2[mol수 비]의 타깃을 사용해도 좋다.
또한, 타깃의 상대 밀도는 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 상대 밀도가 높은 금속 산화물 타깃을 사용함으로써, 형성한 산화물 반도체막을 치밀한 막으로 할 수 있다.
산화물 반도체막을 형성할 때에 사용하는 스퍼터 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
산화물 반도체막의 형성은, 감압 상태로 유지된 형성실 내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하로 행한다. 또한, 게이트 전극층(102), 게이트 전극층(103a)의 재료에 Al이 사용된 경우에는, 기판 온도를 380℃ 이하, 바람직하게는 350℃ 이하로 한다. 또는, 게이트 전극층(102), 게이트 전극층(103a)의 재료에 Cu가 사용된 경우에는, 기판 온도를 450℃ 이하로 한다.
기판을 가열하면서 형성함으로써, 형성한 산화물 반도체막에 포함되는 수소, 물, 수소화물, 또는 수산화물 등의 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 형성실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터 가스를 도입하고, 상기 타깃을 사용해서 산화물 반도체막을 형성한다.
형성실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들어, 크라이오 펌프, 이온 펌프, 티탄늄 서브리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 설치한 것을 사용해도 좋다. 크라이오 펌프를 사용해서 배기한 형성실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 상기 형성실에서 형성한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
형성 조건의 일 예로서는, 기판과 타깃 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한, 펄스 직류 전원을 사용하면, 형성시에 발생하는 분상 물질(파티클, 먼지라고도 한다)을 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다.
또한, 산화물 반도체막 중의 나트륨(Na), 리튬(Li), 칼륨(K) 등 알칼리 금속의 농도는, Na는 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하, Li는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, K는 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다.
산화물 반도체는 불순물에 대하여 둔감하고, 산화물 반도체 중에는 상당한 금속 불순물이 포함되어 있어도 문제가 없고, 나트륨과 같은 알칼리 금속이 다량 포함되는 저가의 소다 석회 유리도 쓸 수 있다고 지적되어 있다(카미야, 노무라, 호소노, 「비결정질 산화물 반도체의 물성과 디바이스 개발 현상」, 고체 물리, 2009년 9월호, Vol．44, pp．621-633). 그러나, 이러한 지적은 적절하지 않다. 알칼리 금속은 산화물 반도체를 구성하는 원소가 아니기 때문에, 불순물이다. 알칼리 토금속도, 산화물 반도체를 구성하는 원소가 아닐 경우에 , 불순물이 된다. 특히, 알칼리 금속 중 Na는, 산화물 반도체막에 접하는 절연층이 산화물일 경우, 상기 절연층 중에 확산해서 Na+가 된다. 또한, Na는, 산화물 반도체막 내에서, 산화물 반도체를 구성하는 금속과 산소의 결합을 분단(分斷)하는, 또는, 그 결합 중에 끼어든다. 그 결과, 예를 들어, 임계값 전압이 마이너스 방향으로 시프트함에 따른 노멀리온화, 이동도의 저하 등, 트랜지스터 특성의 열화가 일어나고, 더욱이, 특성의 편차도 생긴다. 이 불순물에 의해 초래되는 트랜지스터 특성의 열화와, 특성의 편차는, 산화물 반도체막 중의 수소의 농도가 충분히 낮을 경우에 현저에 나타난다. 따라서, 산화물 반도체 중의 수소의 농도가 5×1019cm-3 이하, 특히 5×1018cm-3 이하일 경우에는, 산화물 반도체 중의 알칼리 금속의 농도를 상기의 값으로 하는 것이 많이 요구된다.
다음에, 제 1 가열 처리를 행한다. 이 제 1 가열 처리로 산화물 반도체막 중의 과잉 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하여, 산화물 반도체막의 구조를 조립하고, 에너지 갭 내의 결함 준위를 저감할 수 있다. 또한, 산화물 반도체막과, 상기 산화물 반도체막이 접하는 절연층의 계면에 발생한 결함을 저감할 수 있다.
제 1 가열 처리는, 감압 분위기하, 질소나 희 가스 등의 불활성 가스 분위기하, 산소 가스 분위기하, 또는 초건조 에어(CRDS(캐비티링 다운 레이저 분광법) 방식의 노점계(露点計)를 사용해서 측정했을 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 분위기하에서, 250℃ 이상 750℃ 이하, 또는 400℃ 이상 기판의 변형점 미만의 온도로 행한다. 단, 제 1 포토리소그래피 공정으로 형성된 게이트 전극층(102) 및 게이트 전극층(103a)에 Al이 사용된 경우에는, 가열 처리의 온도를 380℃ 이하, 바람직하게는 350℃ 이하로 한다. 또한, 제 1 포토리소그래피 공정으로 형성된 배선층에 Cu가 사용된 경우에는, 가열 처리의 온도를 450℃ 이하로 한다. 본 실시형태에서는, 가열 처리 장치의 하나인 전기로(電氣爐)에 기판을 도입하고, 산화물 반도체막에 대하여 질소 분위기하에서 450℃, 1시간의 가열 처리를 행한다.
또한, 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사(熱輻射)에 의해 피처리물을 가열하는 장치를 구비해도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사(輻射)에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 사용하여 가열 처리하는 장치이다. 고온의 가스에는, 아르곤 등의 희 가스, 또는 질소와 같은 가열 처리로 피처리물과 반응하지 않는 불활성 가스가 사용된다.
예를 들어, 제 1 가열 처리로서, 고온에 가열된 불활성 가스 내에 기판을 이동시켜서 투입하고, 수 분 동안 가열한 후, 기판을 이동시켜서 고온에 가열된 불활성 가스 내에서 꺼내는 GRTA 처리를 행해도 좋다.
가열 처리를, 질소 또는 희 가스 등의 불활성 가스, 산소, 초건조 에어 가스 분위기하에서 행할 경우에는, 이들 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 산소, 또는 희 가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
다음에, 제 2 포토리소그래피 공정으로, 산화물 반도체막(106)을 선택적으로 에칭 제거하여, 콘택트(126)를 형성한다(도 2c 참조). 이 때, 도 1a에 도시하는 개구부(120a, 120b, 122a, 122b, 124a, 124b)도 형성된다(도시하지 않음). 또한, 제 2 포토리소그래피 공정은, 제 1 열처리 전에 행해도 좋다.
콘택트(126)를 형성할 때에, 개구부(120a, 120b, 122a, 122b, 124a, 124b)도 형성되기 때문에, 산화물 반도체막(106)을 섬 형상으로 가공하기 위한 포토리소그래피 공정을 삭감할 수 있다. 또한, 포토리소그래피 공정에 필요한 포토마스크 수나 공정 수도 삭감할 수 있다.
다음에, 산화물 반도체막(106), 콘택트(126) 위에, 도전층을 형성한다. 그 후, 제 3 포토리소그래피 공정으로, 도전층을 선택적으로 에칭 제거하여, 제 1 배선(110a), 제 2 배선(110b), 제 3 배선(111), 및 도전층(112a)를 형성한다(도 2d 참조). 이 때, 도 1a에 도시하는 도전층(112b)도 형성된다(도시하지 않음).
제 1 배선(110a), 제 2 배선(110b) 및 제 3 배선(111) 등을 형성하기 위한 도전층은, 게이트 전극층(102), 게이트 전극층(103a) 등을 형성하기 위한 도전층을 형성하는 경우와 같은 방법 및 같은 재료를 사용하여 형성할 수 있다. 또한, 제 1 배선(110a), 제 2 배선(110b) 및 제 3 배선(111) 등을 형성하기 위한 도전층은, 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는, 예를 들어, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐산화주석(In2O3-SnO2, ITO로 약기한다), 산화인듐산화아연(In2O3-ZnO), 또는 이들의 금속 산화물 재료에 산화실리콘을 포함시킨 것을 사용할 수 있다.
또한, 제 1 배선(110a), 제 2 배선(110b) 및 제 3 배선(111) 등을 형성하기 위한 도전층을 선택적으로 에칭할 때, 개구부(120a, 120b) 등에 형성된 도전층도 에칭하게 된다. 이 경우, 개구부(120a, 120b) 등에 게이트 전극층(102), 게이트 전극층(103a, 103b)이 존재하면, 도전층을 에칭할 때에, 게이트 전극층(102), 게이트 전극층(103a, 103b)이 에칭되지 않도록, 에칭 조건을 적절히 설정할 필요가 있다.
이상과 같이, 제 1 트랜지스터(160), 제 2 트랜지스터(162), 트랜지스터(164)를 제작할 수 있다(도 2d 참조). 이 때, 도 1a에 도시하는 트랜지스터(166)도 제작된다.
다음에, 제 1 배선(110a), 제 2 배선(110b) 및 제 3 배선(111) 등의 위에, 절연층(114)을 형성한다(도 2e 참조).
절연층(114)은, 하지로서 기능하는 절연층이나, 게이트 절연층(104)과 같은 방법 및 같은 재료를 사용하여 형성할 수 있다. 또한, 절연층(114)의 형성은, 수소나 물 등이 혼입하기 어렵다는 점에서는, 스퍼터링법을 사용하는 것이 적합하다. 절연층(114)에 수소 등이 포함되면, 그 수소 등이 산화물 반도체막에 침입, 또는 수소 등에 의한 산화물 반도체막 내의 산소의 추출이 발생하고, 산화물 반도체막(106)이 저저항화(n형화)할 우려가 있다. 따라서, 절연층(114)은, 수소나 물 등이 포함되지 않는 수단을 사용하여 형성하는 것이 중요하다.
절연층(114)으로서는, 대표적으로 산화실리콘, 산화질화실리콘, 산화하프늄, 산화알루미늄, 산화갈륨 등의 무기 절연 재료를 사용할 수 있다. 산화갈륨은 대전하기 어려운 재료이기 때문에, 절연층의 챠지 업에 의한 임계값 전압의 변동을 억제할 수 있다. 또한, 반도체 영역으로서 산화물 반도체막을 사용할 경우, 절연층(114)으로서, 또는, 절연층(114)과 적층하여, 산화물 반도체와 동종의 성분을 포함하는 금속 산화물층을 형성해도 좋다.
본 실시형태에서는, 절연층(114)으로서 막 두께 200nm의 산화실리콘을, 스퍼터링법을 사용해서 성막한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 산화실리콘층의 스퍼터링법에 의한 형성은, 희 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에서 행할 수 있다. 또한, 타깃에는, 산화실리콘 또는 실리콘을 사용할 수 있다. 예를 들어, 실리콘을 타깃에 사용하고, 산소를 포함하는 분위기하에서 스퍼터를 행하면 산화실리콘을 형성할 수 있다.
절연층(114)의 성막시에서의 형성실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)을 사용하는 것이 바람직하다. 크라이오 펌프를 사용해서 배기한 형성실에서 형성한 절연층(114)은, 절연층(114) 중에 포함되는 불순물 농도를 저감할 수 있다. 또한, 절연층(114)의 형성실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 가한 것이라도 좋다.
절연층(114)을 형성할 때에 사용하는 스퍼터 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음에, 감압 분위기하, 불활성 가스 분위기하, 산소 가스 분위기하, 또는 초건조 에어 분위기하에서 제 2 가열 처리(바람직하게는 200℃ 이상 600℃ 이하, 예를 들어, 250℃ 이상 550℃ 이하)를 행해도 좋다. 단, 제 1 포토리소그래피 공정 및 제 2 포토리소그래피 공정으로 형성된 배선층에 Al이 사용된 경우에는, 가열 처리의 온도를 380℃ 이하, 바람직하게는 350℃ 이하로 하고, 또한, 상기 배선층에 Cu가 사용된 경우에는, 가열 처리의 온도를 450℃ 이하로 한다. 예를 들어, 질소 분위기하에서 450℃, 1시간의 제 2 가열 처리를 행해도 좋다. 제 2 가열 처리를 행하면, 산화물 반도체막의 일부(채널 형성 영역)가 절연층(114)과 접한 상태로 승온되어, 절연층(114)에 포함되는 산소를 산화물 반도체막에 공급할 수 있다. 또한, 상기 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다.
이상의 공정에 의해, 도 1에 도시하는 반도체 장치를 제작할 수 있다(도 2e 참조).
수소 농도가 충분히 저감되어 고순도화되고, 충분한 산소의 공급으로 산소 결핍에 기인하는 에너지 갭 중의 결함 준위가 저감된 산화물 반도체에서는, 캐리어 농도가 1×1012/㎤ 미만, 바람직하게는 1×1011/㎤ 미만, 보다 바람직하게는 1.45×1010/㎤ 미만이 된다. 예를 들어, 실온(25℃)에서의 오프 전류(여기서는, 단위 채널 폭(1㎛)당의 값)는, 100zA/㎛(1zA(젭토암페어)는 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하가 된다. 또한, 85℃에서는, 100zA/㎛(1×10-19A/㎛) 이하, 바람직하게는 10zA/㎛(1×10-20A/㎛) 이하가 된다. 이와 같이, ｉ형화(진성화) 또는 실질적으로 ｉ형화된 산화물 반도체를 사용함으로써, 매우 우수한 오프 전류 특성의 트랜지스터를 얻을 수 있다.
또한, 고순도화된 산화물 반도체를 갖는 트랜지스터는, 임계값 전압이나 온 전류 등의 전기적 특성에 온도 의존성이 대부분 보이지 않는다. 또한, 빛 열화에 의한 트랜지스터 특성의 변동도 적다.
이와 같이, 고순도화하고, 전기적으로 ｉ형(진성)화된 산화물 반도체를 갖는 트랜지스터는, 전기적 특성 변동이 억제되어, 전기적으로 안정적이다. 따라서 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 발명의 일 형태에 따르면, 반도체 영역을 섬 형상의 반도체층에 가공하는 포토리소그래피 공정이 삭감되기 때문에, 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 보다 높은 생산성으로 수율 좋게 반도체 장치를 제공할 수 있다.
예를 들어, 콘택트(126)를 형성할 때에, 개구부(120a, 120b, 122a, 122b, 124a, 124b)도 형성되기 때문에, 산화물 반도체막(106)을 섬 형상으로 가공하기 위한 포토리소그래피 공정을 삭감할 수 있다. 또한, 포토리소그래피 공정에 필요한 포토마스크 수나 공정 수도 삭감할 수 있다.
이러한 개구부(120a, 120b, 122a, 122b, 124a, 124b)를 형성함으로써, 불필요하게 산화물 반도체막(106)을 제거할 필요가 없어진다. 이에 따라, 산화물 반도체막(106)이 불필요하게 제거됨에 따라 발생하는 단차 등이 형성되기 어려워진다. 그래서, 산화물 반도체막(106)의 뒤에 형성되는 절연층이나 도전층의 절단 등을 방지할 수 있다. 따라서, 반도체 장치의 제조 수율을 향상시킬 수 있다. 또한, 산화물 반도체막(106)이 불필요하게 제거되지 않기 때문에, 본 실시형태의 반도체 장치를 표시 장치의 화소부 등에 적용할 경우, 화소부의 개구율을 향상시킬 수 있다.
또한, 본 발명의 일 형태에 따르면, 제 1 배선 및 제 2 배선 간에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선과, 게이트 전극층과 소스 전극층이 전기적으로 접속된 트랜지스터를 형성하기 때문에, 제 1 배선, 제 2 배선 및 제 3 배선 간의 상방 또는 하방으로 연속하는 산화물 반도체막에 형성되어도, 제 1 배선, 제 2 배선 및 제 3 배선 간의 누설 전류를 방지할 수 있다. 즉, 반도체 영역을 섬 형상의 반도체층에 가공하지 않는 경우라도, 트랜지스터 간이나, 배선 간 등에 누설 전류가 생기는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 명세서에서 개시하는 반도체 장치의 일 예로서 액정 표시 장치의 예를 도 3 및 도 4를 사용해서 설명한다. 실시형태 1과 동일 부분 또는 같은 기능을 갖는 부분 및 공정은, 실시형태 1과 동일하게 행할 수 있고, 반복 설명은 생략한다. 또한 같은 개소의 상세한 설명은 생략한다.
도 3a는 액정 표시 장치의 평면도이며, 도 3b는, 도 3a의 일점 쇄선 C1-C2, 일점 쇄선 C3-C4에서의 단면도이다. 또한, 도 3a는, 화소 전극층(307)까지 형성된 기판(300) 측의 평면도이며, 간략화를 위해 절연층(306) 등은 적절히 생략한다. 또한, 도 4는 도 3a, 도 3b에 대응하는 액정 표시 장치의 등가 회로도이다.
도 3에, 복수의 화소가 인접해서 형성되는 액티브 매트릭스형의 액정 표시 장치에서의 화소부의 일부분을 도시한다. 도 3에 도시하는 액정 표시 장치에는, 실시형태 1에 나타내는 반도체 장치가 적용된다. 즉, 제 1 배선(311)과, 제 2 배선(313)과, 제 1 배선(311) 및 제 2 배선(313)보다 저전위의 제 3 배선(310)을 갖는다. 또한, 제 1 배선(311)과 제 3 배선(310)은, 게이트 전극층과 드레인 전극층이 접속된 산화물 반도체막(303)을 통해 전기적으로 접속되고, 제 2 배선(313)과, 제 3 배선(310)은, 게이트 전극층과 소스 전극층이 전기적으로 접속된 산화물 반도체막(303)을 통해 전기적으로 접속된다.
또한, 제 1 배선(311), 제 2 배선(313), 제 3 배선(310), 제 1 트랜지스터(331) 및 제 2 트랜지스터(332) 등을 덮도록, 절연층(305) 및 절연층(306)이 형성되고, 절연층(305) 및 절연층(306)에 형성된 콘택트(324)를 통해 화소 전극층(307)과 도전층(312)이 접속된다.
여기서, 제 1 배선(311)에는, 트랜지스터(330)가 전기적으로 접속되고, 트랜지스터(330)에는 액정 소자(334)가 전기적으로 접속된다. 이 경우, 제 3 배선(310)은, 용량 배선으로서 기능한다. 액정 소자(334)는, 화소 전극층(307), 전극층(323) 및 액정층(326)을 포함한다. 또한, 액정층(326)을 협지하는 것과 같이 배향막으로서 기능하는 절연층(321a, 32lb)이 형성된다. 전극층(323)은, 기판(320) 측에 형성되고, 화소 전극층(307)과 전극층(323)은 액정층(326)을 통해 적층하는 구성으로 되어 있다.
또한, 도 3b에 도시하는 바와 같이, 제 1 트랜지스터(331)는, 기판(300) 위에 형성된 게이트 전극층(304)과, 게이트 전극층(304) 위에 형성된 게이트 절연층(302)과, 게이트 절연층(302) 위에 형성된 산화물 반도체막(303)과, 산화물 반도체막(303)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 1 트랜지스터(331)의 소스 전극층은, 제 3 배선(310)에 상당하고, 콘택트(325)을 통해, 게이트 전극층(304)과 접속된다. 또한, 제 1 트랜지스터(331)의 드레인 전극층은, 도전층(312)과 전기적으로 접속된다. 즉, 도전층(312)의 일 영역이, 제 1 트랜지스터(331)의 드레인 전극층으로서 기능한다. 여기서, 게이트 전극층(304), 게이트 절연층(302), 산화물 반도체막(303), 도전층(312)은, 용량 소자(333)로서도 기능한다.
또한, 제 2 트랜지스터(332)도 마찬가지로, 기판(300) 위에 형성된 게이트 전극층(304)과, 게이트 전극층(304) 위에 형성된 게이트 절연층(302)과, 게이트 절연층(302) 위에 형성된 산화물 반도체막(303)과, 산화물 반도체막(303)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 2 트랜지스터(332)의 소스 전극층은, 제 3 배선(310)에 상당하고, 콘택트(325)를 통해, 게이트 전극층(304)과 접속된다. 또한, 제 2 트랜지스터(332)의 드레인 전극층은, 제 2 배선(313)과 전기적으로 접속된다. 즉, 제 2 배선(313)의 일 영역이, 제 2 트랜지스터(332)의 드레인 전극층으로서 기능한다.
도 3a에 도시하는 바와 같이, 본 실시형태에 관한 액정 표시 장치에 있어서도, 산화물 반도체막(303)은, 거의 전면에 걸쳐 형성되어 있다. 이에 따라, 산화물 반도체막(303)을 섬 형상으로 가공할 필요가 없어지기 때문에, 산화물 반도체막(303)을 섬 형상으로 가공하기 위한 포토리소그래피 공정을 삭감할 수 있다. 또한, 포토리소그래피 공정에 필요한 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 높은 생산성으로 수율 좋게 액정 표시 장치를 제공할 수 있다.
또한, 본 실시형태에 관한 액정 표시 장치에서도, 제 1 트랜지스터(331) 및 제 2 트랜지스터(332)에 있어서, 제 3 배선(310)과, 게이트 전극층(304)을, 콘택트(325)를 통해 접속함으로써, 제 1 트랜지스터(331) 및 제 2 트랜지스터(332)를, 각각 다이오드로서 기능시킬 수 있다. 또한, 제 1 배선(311) 및 제 2 배선(313)과, 제 1 배선(311) 및 제 2 배선(313)보다도 저전위의 제 3 배선(310)을 형성한다. 이들에 의해, 제 1 배선(311), 제 2 배선(313), 제 3 배선(310)의 상방 또는 하방으로, 연속하는 산화물 반도체막(303)이 형성된 경우라도, 제 1 배선(311), 제 2 배선(313), 제 3 배선(310) 사이에 생기는 누설 전류를 방지할 수 있다. 따라서, 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
또한, 도 3에 있어서는, 제 1 배선(311)에 전기적으로 접속하는 트랜지스터(330)을 갖는다. 트랜지스터(330)는, 액정 소자(334)와 전기적으로 접속된다. 또한, 도시하지 않지만, 상기 액정 표시 장치는, 제 2 배선(313)과 전기적으로 접속하는 트랜지스터를 갖고, 상기 트랜지스터는, 액정 소자와 전기적으로 접속된다.
트랜지스터(330)은, 기판(300) 위에 형성된 게이트 전극층(301)과, 게이트 전극층(301) 위에 형성된 게이트 절연층(302)과, 게이트 절연층(302) 위에 형성된 산화물 반도체막(303)과, 산화물 반도체막(303)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 트랜지스터(330)의 소스 전극층은, 도전층(312)에 상당하고, 드레인 전극층은, 제 1 배선(311)의 일 영역에 상당한다. 또한, 제 2 배선에 접속되는 트랜지스터에 있어서도, 트랜지스터(330)와 같은 구성이다.
트랜지스터(330)에 있어서도, 연속하는 산화물 반도체막(303)이 사용된다. 여기서, 트랜지스터(330)의 근방에는, 트랜지스터(330)의 채널 길이 방향을 따라, 개구부(335a, 335b)가 형성된다. 또한, 개구부(335b)는, 화소 전극층(307)을 둘러싸듯이 형성된다. 이에 따라, 연속하는 산화물 반도체막(303)을 사용한 경우라도, 트랜지스터(330)에 생기는 누설 전류나, 배선 간에 생기는 누설 전류를 방지할 수 있다. 따라서, 보다 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
또한, 이러한 개구부(335a, 335b)를 형성함으로써, 불필요하게 산화물 반도체막(303)을 제거할 필요가 없어진다. 이에 따라, 산화물 반도체막(303)이 불필요하게 제거됨에 따라 생기는 단차 등이 형성되기 어려워진다. 따라서, 산화물 반도체막(303)의 뒤에 형성되는 절연층이나 도전층의 단절 등을 방지할 수 있다. 따라서, 액정 표시 장치의 제조 수율을 향상시킬 수 있다. 또한, 산화물 반도체막(303)이 불필요하게 제거되지 않기 때문에, 화소의 개구율을 향상시킬 수 있다.
도 4에, 도 3의 등가 회로를 도시한다.
본 발명의 일 형태에 관한 액정 표시 장치는, 제 1 배선(311)과, 제 2 배선(313)과, 제 1 배선(311) 및 제 2 배선(313)보다 저전위의 제 3 배선(310)을 갖는다. 또한, 제 1 트랜지스터(330)의 게이트 전극은, (게이트 전극층(301)을 포함한다) 게이트 선과 접속되고, 드레인 전극이 제 1 배선(311)과 접속되고, 소스 전극이 액정 소자(334)의 전극 한쪽과, 용량 소자(333)의 전극 한쪽과, 트랜지스터(331)의 드레인 전극과 접속된다. 또한, 용량 소자(333)의 전극 다른쪽과, 트랜지스터(331)의 게이트 전극(게이트 전극층(304)) 및 소스 전극, 트랜지스터(332)의 게이트 전극(게이트 전극층(304)) 및 소스 전극은, 제 3 배선(310)에 접속된다. 또한, 트랜지스터(332)의 드레인 전극은, 제 2 배선(313)에 접속된다.
본 발명의 일 형태에 따르면, 반도체 영역을 섬 형상의 반도체층에 가공하는 포토리소그래피 공정이 삭감되기 때문에, 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 보다 높은 생산성으로 수율 좋게 액정 표시 장치를 제공할 수 있다.
또한, 본 발명의 일 형태에 따르면, 제 1 배선 및 제 2 배선 간에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선과, 게이트 전극층과 소스 전극층이 전기적으로 접속된 트랜지스터를 형성하기 때문에, 제 1 배선, 제 2 배선 및 제 3 배선 간의 상방 또는 하방으로 연속하는 산화물 반도체막에 형성되어 있어도, 제 1 배선, 제 2 배선 및 제 3 배선 간의 누설 전류를 방지할 수 있다. 즉, 반도체 영역을 섬 형상의 반도체층에 가공하지 않는 경우라도, 트랜지스터 간이나, 배선 간 등에 누설 전류가 생기는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 명세서에서 개시하는 반도체 장치의 일 예로서 발광 표시 장치의 예를, 도 5 및 도 6을 사용해서 설명한다. 실시형태 1과 동일 부분 또는 같은 기능을 갖는 부분 및 공정은, 실시형태 1과 동일하게 행할 수 있고, 반복 설명은 생략한다. 또한 같은 개소의 상세한 설명은 생략한다.
도 5a는 발광 표시 장치의 평면도이며, 도 5b는, 도 5a의 일점 쇄선 D1-D2, 일점 쇄선 D3-D4에서의 단면도이다. 또한, 도 5a는, 화소 전극층(207)까지 형성된 기판(200) 측의 평면도이며, 간략화를 위해 절연층(206) 등은 적절히 생략한다. 또한, 도 6은, 도 5a, 도 5b에 대응하는 발광 표시 장치의 등가 회로도이다.
도 5에, 복수의 화소가 인접해서 형성되는 액티브 매트릭스형의 발광 표시 장치에서의 화소부의 일부분을 도시한다. 도 5에 도시하는 발광 표시 장치에는, 실시형태 1에 나타내는 반도체 장치가 적용된다. 즉, 제 1 배선(211)과, 제 2 배선(213)과, 제 1 배선(211) 및 제 2 배선(213)보다 저전위의 제 3 배선(210)을 갖는다. 또한, 제 1 배선(211)과 제 3 배선(210)은, 게이트 전극층과 드레인 전극층이 접속된 산화물 반도체막(203)을 통해 전기적으로 접속되고, 제 2 배선(213)과, 제 3 배선(210)은, 게이트 전극층과 소스 전극층이 전기적으로 접속된 산화물 반도체막(203)을 통해 전기적으로 접속된다.
또한, 제 1 배선(211), 제 2 배선(213), 제 3 배선(210), 제 1 트랜지스터(231) 및 제 2 트랜지스터(232) 등을 덮도록, 절연층(205) 및 절연층(206)이 형성되고, 절연층(205) 및 절연층(206)에 형성된 콘택트(224)를 통해 화소 전극층(207)과 도전층(212)이 접속된다.
여기서, 제 1 배선(211)에는, 트랜지스터(230)가 전기적으로 접속되고, 트랜지스터(230)에는 발광 소자(234)이 전기적으로 접속된다. 이 경우, 제 3 배선(210)은, 전원선으로서 기능한다. 발광 소자(234)는, 화소 전극층(207), 전극층 (223) 및 발광층(222)을 포함한다. 또한, 전극층(223)은, 음극으로서 기능하고, 절연층(221)은 격벽으로서 기능한다.
또한, 도 5b에 도시하는 바와 같이, 제 1 트랜지스터(231)는, 기판(200) 위에 형성된 게이트 전극층(204)과, 게이트 전극층(204) 위에 형성된 게이트 절연층(202)과, 게이트 절연층(202) 위에 형성된 산화물 반도체막(203)과, 산화물 반도체막(203)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 1 트랜지스터(231)의 소스 전극층은, 제 3 배선(210)에 상당하고, 콘택트(225a, 225b)를 통해, 게이트 전극층(204)과 접속된다. 또한, 제 1 트랜지스터(231)의 드레인 전극층은, 도전층(212)과 전기적으로 접속된다. 즉, 도전층(212)의 일 영역이, 제 1 트랜지스터(231)의 드레인 전극층으로서 기능한다. 여기서, 게이트 전극층(204), 게이트 절연층(202), 산화물 반도체막(203), 제 3 배선(210)은, 용량 소자(233)로서도 기능한다.
또한, 제 2 트랜지스터(232)도 마찬가지로, 기판(200) 위에 형성된 게이트 전극층(204)과, 게이트 전극층(204) 위에 형성된 게이트 절연층(202)과, 게이트 절연층(202) 위에 형성된 산화물 반도체막(203)과, 산화물 반도체막(203)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 제 2 트랜지스터(232)의 소스 전극층은, 제 3 배선(210)에 상당하고, 콘택트(225a, 225b)를 통해, 게이트 전극층(204)과 접속된다. 또한, 제 2 트랜지스터(232)의 드레인 전극층은, 제 2 배선(213)과 전기적으로 접속된다. 즉, 제 2 배선(213)의 일 영역이, 제 2 트랜지스터(232)의 드레인 전극층으로서 기능한다. 여기서, 콘택트(225a, 225b)를 통해, 게이트 전극층(204)과 제 3 배선(210)이, 도전층(216)에 의해 전기적으로 접속된다.
도 5a에 도시하는 바와 같이, 본 실시형태에 관한 발광 표시 장치에 있어서도, 산화물 반도체막(203)은, 기판(200)의 거의 전면에 걸쳐 형성되어 있다. 이에 따라, 산화물 반도체막(203)을 섬 형상으로 가공할 필요가 없어지기 때문에, 산화물 반도체막(203)을 섬 형상으로 가공하기 위한 포토리소그래피 공정을 삭감할 수 있다. 또한, 포토리소그래피 공정에 필요한 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 높은 생산성으로 수율 좋게 발광 표시 장치를 제공할 수 있다.
또한, 본 실시형태에 관한 발광 표시 장치에서도, 제 1 트랜지스터(231) 및 제 2 트랜지스터(232)에 있어서, 제 3 배선(210)과, 게이트 전극층(204)을, 콘택트(225a, 225b)를 통해 접속함으로써, 제 1 트랜지스터(231) 및 제 2 트랜지스터(232)를, 각각 다이오드로서 기능시킬 수 있다. 또한, 제 1 배선(211) 및 제 2 배선(213)과, 제 1 배선(211) 및 제 2 배선(213)보다도 저전위의 제 3 배선(210)을 형성한다. 이들에 의해, 제 1 배선(211), 제 2 배선(213), 제 3 배선(210)의 상방 또는 하방으로, 연속하는 산화물 반도체막(203)이 형성되어 있는 경우라도, 제 1 배선(211), 제 2 배선(213), 제 3 배선(210) 사이에 생기는 누설 전류를 방지할 수 있다. 따라서, 신뢰성이 높은 발광 표시 장치를 제공할 수 있다.
또한, 도 5에 있어서는, 제 1 배선(211)에 전기적으로 접속하는 트랜지스터(230)를 갖고, 트랜지스터(232)은 선택 트랜지스터로서 기능한다. 또한, 제 3 배선(210)에 전기적으로 접속하는 트랜지스터(235)는, 발광 소자(234)와 전기적으로 접속되고, 발광 소자(234)를 구동하기 위한 트랜지스터로서 기능한다. 또한, 도시하지 않지만, 제 2 배선(213)에 있어서도, 전기적으로 접속하는 트랜지스터를 갖는다.
트랜지스터(230)는, 기판(200) 위에 형성된 게이트 전극층(201)과, 게이트 전극층(201) 위에 형성된 게이트 절연층(202), 게이트 절연층(202) 위에 형성된 산화물 반도체막(203)과, 산화물 반도체막(203)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 트랜지스터(230)의 소스 전극층은, 도전층(214)에 상당하고, 드레인 전극층은, 제 1 배선(211)의 일 영역에 상당한다. 여기서, 콘택트(226a, 226b)를 통해, 도전층(214)과, 게이트 전극층(208)이, 도전층(215)에 의해 전기적으로 접속된다.
마찬가지로, 트랜지스터(232)는, 기판(200) 위에 형성된 게이트 전극층(208)과, 게이트 전극층(208) 위에 형성된 게이트 절연층(202)과, 게이트 절연층(202) 위에 형성된 산화물 반도체막(203)과, 산화물 반도체막(203)과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 갖는다. 여기서, 트랜지스터(232)의 소스 전극층은, 도전층(212)에 상당하고, 드레인 전극층은, 제 3 배선(210)의 일 영역에 상당한다.
트랜지스터(230, 232)에 있어서도, 연속하는 산화물 반도체막(203)이 사용된다. 여기서, 트랜지스터(230)의 근방에는, 트랜지스터(230)의 채널 길이 방향을 따라, 개구부(236a, 236b)가 형성된다. 또한, 개구부(236b)는, 화소 전극층(207)을 둘러싸는 것과 같이 형성된다. 이에 따라, 연속하는 산화물 반도체막(203)을 사용한 경우라도, 트랜지스터(230)에 생기는 누설 전류나, 배선 간에 생기는 누설 전류를 방지할 수 있다. 따라서, 보다 신뢰성이 높은 발광 표시 장치를 제공할 수 있다.
또한, 이러한 개구부(236a, 236b)를 형성함으로써, 불필요하게 산화물 반도체막(203)을 제거할 필요가 없어진다. 이에 따라, 산화물 반도체막(203)이 불필요하게 제거됨에 따라 생기는 단차 등이 형성되기 어려워진다. 그래서, 산화물 반도체막(203)의 뒤에 형성되는 절연층이나 도전층의 단절을 방지할 수 있다. 따라서, 발광 표시 장치의 제조 수율을 향상시킬 수 있다. 또한, 산화물 반도체막(203)이 불필요하게 제거되지 않기 때문에, 화소의 개구율을 향상시킬 수 있다.
도 6에, 도 5의 등가 회로를 도시한다.
제 1 배선(211) 및 제 2 배선(213), 제 1 배선(211) 및 제 2 배선(213)보다 저전위의 제 3 배선(210)을 갖는다. 또한, 트랜지스터(230)는, (게이트 전극층(201)을 포함한다) 게이트 선과 접속되고, 드레인 전극이 제 1 배선(211)과 접속되고, 소스 전극이 용량 소자(233)의 한쪽과, 트랜지스터(235)의 게이트 전극과 접속된다. 또한, 트랜지스터(235)의 드레인 전극과, 트랜지스터(231)의 드레인 전극과, 발광 소자(234)의 한쪽이 접속된다. 또한, 제 3 배선(210)은, 트랜지스터(231)의 소스 전극과, 게이트 전극과, 트랜지스터(232)의 소스 전극, 게이트 전극과, 트랜지스터(235)의 소스 전극과, 용량 소자(233)의 다른쪽과 접속된다. 또한, 트랜지스터(232)의 드레인 전극은, 제 2 배선(213)접속된다.
본 발명의 일 형태에 따르면, 반도체 영역을 섬 형상의 반도체층에 가공하는 포토리소그래피 공정이 삭감되기 때문에, 포토마스크 수나 공정 수도 삭감할 수 있다. 따라서, 보다 높은 생산성으로 수율 좋게 발광 표시 장치를 제공할 수 있다.
또한, 본 발명의 일 형태에 따르면, 제 1 배선 및 제 2 배선 간에, 제 1 배선 및 제 2 배선보다 저전위의 제 3 배선과, 게이트 전극층과 소스 전극층이 전기적으로 접속된 트랜지스터를 형성하기 때문에, 제 1 배선, 제 2 배선 및 제 3 배선 간의 상방 또는 하방으로 연속하는 산화물 반도체막에 형성되어 있어도, 제 1 배선, 제 2 배선 및 제 3 배선 간의 누설 전류를 방지할 수 있다. 즉, 반도체 영역을 섬 형상의 반도체층에 가공하지 않는 경우라도, 트랜지스터 간이나, 배선 간 등에 누설 전류가 생기는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 4)
상기 실시형태 1 내지 3에 있어서, 트랜지스터의 반도체막에 사용할 수 있는 산화물 반도체막의 일 형태를, 도 7을 사용해서 설명한다.
본 실시형태의 산화물 반도체막은, 제 1 결정성 산화물 반도체막 위에 제 1 결정성 산화물 반도체막보다도 두터운 제 2 결정성 산화물 반도체막을 갖는 적층 구조이다.
절연층(400) 위에 절연층(437)을 형성한다. 본 실시형태에서는, 절연층(437)으로서, PCVD법 또는 스퍼터링법을 사용하고, 50nm 이상 600nm 이하의 막 두께의 산화물 절연층을 형성한다. 예를 들어, 산화실리콘막, 산화갈륨막, 산화알루미늄막, 산화질화실리콘막, 산화질화알루미늄막, 또는 질화산화실리콘막 중에서 선택된 일층 또는 이들의 적층을 사용할 수 있다.
다음에, 절연층(437) 위에 막 두께 1nm 이상 10nm 이하의 제 1 산화물 반도체막을 형성한다. 제 1 산화물 반도체막의 형성은, 스퍼터링법을 사용하고, 그 스퍼터링법에 의한 성막시에서의 기판 온도는 200℃ 이상 400℃ 이하로 한다.
본 실시형태에서는, 산화물 반도체용 타깃(In-Ga-Zn계 산화물 타깃(In2O3:Ga2O3:ZnO=1:1:2[mol수 비])을 사용하고, 기판과 타깃 사이의 거리를 170mm, 기판 온도 250℃, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소만, 아르곤만, 또는 아르곤 및 산소 분위기하에서 막 두께 5nm의 제 1 산화물 반도체막을 성막한다.
다음에, 기판을 배치하는 쳄버 분위기를 질소 또는 건조 공기로 해서 제 1 가열 처리를 행한다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 제 1 가열 처리에 의해 제 1 결정성 산화물 반도체막(450a)를 형성한다(도 7a 참조).
제 1 가열 처리의 온도에도 의하지만, 제 1 가열 처리에 의해, 막 표면에서 결정화가 일어나고, 막의 표면에서 내부를 향해서 결정 성장하여, C축 배향한 결정이 얻어진다. 제 1 가열 처리로 아연과 산소가 막 표면에 많이 모이고, 상평면이 6각형을 이루는 아연과 산소로 이루어지는 그라핀 타입의 2차원 결정이 최표면에 1층 또는 복수층 형성되고, 이것이 막 두께 방향으로 성장해서 중첩 적층이 된다. 가열 처리의 온도를 올리면 표면으로부터 내부, 그리고 내부로부터 저부와 결정 성장이 진행된다.
제 1 가열 처리에 의해, 산화물 절연층인 절연층(437) 내의 산소를 제 1 결정성 산화물 반도체막(450a)과의 계면 또는 그 근방(계면에서 플러스 마이너스 5nm)에 확산시켜서, 제 1 결정성 산화물 반도체막의 산소 결손을 저감한다. 따라서, 하지 절연층으로서 사용할 수 있는 절연층(437)은, 막 내(벌크 내）, 제 1 결정성 산화물 반도체막(450a)과 절연층(437)의 계면 중 어느 하나에는 적어도 화학량 이론비를 초과하는 양의 산소가 존재하는 것이 바람직하다.
다음에, 제 1 결정성 산화물 반도체막(450a) 위에 10nm보다도 두터운 제 2 산화물 반도체막을 형성한다. 제 2 산화물 반도체막의 형성은, 스퍼터링법을 사용하고, 그 성막시에서의 기판 온도는 200℃ 이상 400℃ 이하로 한다. 성막시에서의 기판 온도를 200℃ 이상 400℃ 이하로 함으로써, 제 1 결정성 산화물 반도체막의 표면상에 접하여 성막하는 산화물 반도체막에 프리커서의 정렬이 일어나고, 소위, 질서성을 갖게 할 수 있다.
본 실시형태에서는, 산화물 반도체용 타깃(In-Ga-Zn계 산화물 타깃(In2O3:Ga2O3:ZnO=1:1:2[mol수 비])을 사용하고, 기판과 타깃 사이의 거리를 170mm, 기판 온도 400℃, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소만, 아르곤만, 또는 아르곤 및 산소 분위기하에서 막 두께 25nm의 제 2 산화물 반도체막을 성막한다.
다음에, 기판을 배치하는 쳄버 분위기를 질소, 또는 건조 공기로 해서 제 2 가열 처리를 행한다. 제 2 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 제 2 가열 처리로 제 2 결정성 산화물 반도체막(450b)을 형성한다(도 7b 참조). 제 2 가열 처리는, 질소 분위기하, 산소 분위기하, 또는 질소와 산소의 혼합 분위기하에서 행함으로써, 제 2 결정성 산화물 반도체막의 고밀도화 및 결함 수의 감소를 도모한다. 제 2 가열 처리로, 제 1 결정성 산화물 반도체막(450a)를 핵으로서 막 두께 방향, 즉 저부로부터 내부에 결정 성장이 진행되어 제 2 결정성 산화물 반도체막(450b)이 형성된다.
또한, 절연층(437)의 형성으로부터 제 2 가열 처리까지의 공정을 대기에 노출시키지 않고 연속적으로 행하는 것이 바람직하다. 절연층(437)의 형성으로부터 제 2 가열 처리까지의 공정은, 수소 및 수분을 대부분 포함하지 않는 분위기(불활성 분위기, 감압 분위기, 건조 공기 분위기 등)하에 제어하는 것이 바람직하고, 예를 들어, 수분에 대해서는 노점 -40℃ 이하, 바람직하게는 노점 -50℃ 이하의 건조 질소분위기로 한다.
다음에, 제 1 결정성 산화물 반도체막(450a)과 제 2 결정성 산화물 반도체막(450b)으로 이루어지는 산화물 반도체 적층을 가공해서 섬 형상의 산화물 반도체 적층으로 이루어지는 산화물 반도체막(453)을 형성한다(도 7c 참조). 도면에서는, 제 1 결정성 산화물 반도체막(450a)과 제 2 결정성 산화물 반도체막(450b)의 계면을 점선으로 나타내고, 산화물 반도체 적층이라고 설명하고 있지만, 명확한 계면이 존재하는 것이 아니고, 어디까지나 이해하기 쉽게 설명하기 위해서 도시한다.
산화물 반도체 적층의 가공은, 원하는 형상의 마스크를 산화물 반도체 적층 위에 형성한 후, 상기 산화물 반도체 적층을 에칭함으로써 행할 수 있다. 상기의 마스크는, 포토리소그래피 등의 방법을 사용하여 형성할 수 있다. 또는, 잉크젯법 등의 방법을 사용해서 마스크를 형성해도 좋다.
또한, 산화물 반도체 적층의 에칭은, 드라이 에칭이라도 웨트 에칭이라도 좋다. 물론, 이들을 조합하여 사용해도 좋다.
또한, 상기 제작 방법으로 얻어지는 제 1 결정성 산화물 반도체막 및 제 2 결정성 산화물 반도체막은, C축 배향을 갖는 것을 특징의 하나로 한다. 단, 제 1 결정성 산화물 반도체막 및 제 2 결정성 산화물 반도체막은, 단결정 구조가 아니고, 비정질 구조도 아닌 구조이며, C축 배향을 가진 결정(C Axis Aligned Crystal；CAAC라고도 부른다)을 포함하는 산화물을 갖는다. 또한, 제 1 결정성 산화물 반도체막 및 제 2 결정성 산화물 반도체막은, 일부에 결정 입계를 갖는다.
CAAC을 얻기 위해서는 산화물 반도체막의 퇴적 초기 단계에 있어서 육방정의 결정이 형성되도록 하는 것과, 상기 결정을 종으로서 결정이 성장되도록 하는 것이 중요하다. 이를 위해서는, 기판 가열 온도를 100℃ 내지 500℃, 적합하게는 200℃ 내지 400℃, 더욱 적합하게는 250℃ 내지 300℃로 하면 바람직하다. 또한, 이것에 더해서, 성막시의 기판 가열 온도보다도 높은 온도로, 퇴적된 산화물 반도체막을 열처리함으로써 막 내에 포함되는 경미한 결함이나, 적층 계면의 결함을 수복(修復)할 수 있다.
또한, 제 1 및 제 2 결정성 산화물 반도체막은, 적어도 Zn을 갖는 산화물 재료이며, 4차원계 금속 산화물인 In-Al-Ga-Zn계 산화물이나, In-Al-Ga-Zn계 산화물이나, In-Si-Ga-Zn계 산화물이나, In-Ga-B-Zn계 산화물이나, In-Sn-Ga-Zn계 산화물이나, 3원계 금속 산화물인 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-B-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물이나, ２원계 금속 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물이나, Zn계 산화물 등이 있다. 또한, 상기의 재료에 SiO2가 포함되어도 좋다.
또한, 알칼리 금속은 산화물 반도체를 구성하는 원소가 아니기 때문에, 불순물이다. 알칼리 토류 금속도, 산화물 반도체를 구성하는 원소가 아닐 경우에, 불순물이 된다. 특히, 알칼리 금속 중 Na는, 산화물 반도체막에 접하는 절연막이 산화물일 경우, 상기 절연막 내로 확산되어 Na+가 된다. 또한, Na는, 산화물 반도체막 내에 있어서, 산화물 반도체를 구성하는 금속과 산소의 결합을 분단한다, 또는, 그 결합 중에 끼어든다. 그 결과, 예를 들어, 임계값 전압이 마이너스 방향으로 시프트함에 따른 노멀리온화, 이동도의 저하 등 트랜지스터 특성의 열화가 일어나고, 또한, 특성의 편차도 생긴다. 이 불순물에 의해 초래되는 트랜지스터 특성의 열화와, 특성의 편차는, 산화물 반도체막 내의 수소의 농도가 충분히 낮을 경우에 현저히 나타난다. 따라서, 산화물 반도체막 내의 수소의 농도가 5×1019cm-3 이하, 특히 5×1018cm-3 이하일 경우에는, 상기 불순물의 농도를 저감하는 것이 바람직하다. 구체적으로, ２차 이온 질량 분석법에 의한 Na 농도의 측정값은, 5×1016/㎤ 이하, 바람직하게는 1×1016/㎤ 이하, 더욱 바람직하게는 1×1015/㎤ 이하로 하면 좋다. 마찬가지로, Li 농도의 측정값은, 5×1015/㎤ 이하 , 바람직하게는 1×1015/㎤ 이하로 하면 좋다. 마찬가지로, K 농도의 측정값은, 5×1015/㎤ 이하, 바람직하게는 1×1015/㎤ 이하로 하면 좋다.
또한, 제 1 결정성 산화물 반도체막 위에 제 2 결정성 산화물 반도체막을 형성하는 2층 구조에 한정되지 않고, 제 2 결정성 산화물 반도체막의 형성 후에 제 3 결정성 산화물 반도체막을 형성하기 위한 성막과 가열 처리의 프로세스를 반복 행하여, 3층 이상의 적층 구조로 해도 좋다.
상기 제작 방법으로 형성된 산화물 반도체 적층으로 이루어지는 산화물 반도체막(453)을, 본 명세서에 개시하는 반도체 장치에 적용할 수 있는 트랜지스터(예를 들어, 실시형태 1 내지 3에서의 트랜지스터(160, 162, 164, 166, 330, 331, 332, 230, 231, 232, 233)에 적절히 사용할 수 있다. 실시형태 1 내지 3에서의 트랜지스터의 전류는, 주로 산화물 반도체 적층의 계면을 흐르기 때문에, 트랜지스터에 광 조사가 행해지고, 또는 BT 스트레스가 주어져도, 트랜지스터 특성의 열화는 억제되고, 또한 저감된다.
산화물 반도체막(453)과 같은 제 1 결정성 산화물 반도체막과 제 2 결정성 산화물 반도체막의 적층을 트랜지스터에 사용함으로써, 안정된 전기적 특성을 갖고, 또한, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
실시형태 1 내지 4에서 예시한 트랜지스터를 사용해서 표시 기능을 갖는 반도체 장치(표시 장치라고도 한다)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하고, 시스템온 패널을 형성할 수 있다.
도 8a에 있어서, 제 1 기판(4001) 위에 형성된 화소부(4002)를 둘러싸도록 하여, 씰재(4005)가 형성되고, 제 2 기판(4006)에 의해 밀봉된다. 도 8a에 있어서는, 제 1 기판(4001) 위의 씰재(4005)로 둘러싸인 영역과는 다른 영역에, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 형성된다. 또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(Flexible printed circuit)(4018a, 4018b)로부터 공급된다.
도 8b 및 도 8c에 있어서, 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 하여, 씰재(4005)가 형성된다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의해, 표시 소자와 함께 밀봉된다. 도 8b 및 도 8c에 있어서는, 제 1 기판(4001) 위의 씰재(4005)로 둘러싸인 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다. 도 8b 및 도 8c에 있어서는, 별도로 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(4018)로부터 공급된다.
또한 도 8b 및 도 8c에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제 1 기판(4001)에 실장한 예를 나타내고 있지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도로 형성해서 실장해도 좋다.
또한, 별도로 형성한 구동 회로의 접속 방법은 특히 한정되는 것이 아니고, COG(Chip On Glass) 방법, 와이어본딩 방법, 또는 TAB(Tape Automated Bonding) 방법 등을 사용할 수 있다. 도 8a는, COG 방법으로 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이며, 도 8b는, COG 방법으로 신호선 구동 회로(4003)를 실장하는 예이며, 도 8c는, TAB 방법으로 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치를 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어 FPC 또는 TAB 테이프 또는 TCP가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG 방식으로 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또한, 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는, 트랜지스터를 복수 갖고, 실시형태 1에서 일 예를 나타낸 트랜지스터를 적용할 수 있다.
표시 장치에 형성되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화되는 표시 매체도 적용할 수 있다.
반도체 장치의 일 형태에 대해서, 도 9 내지 도 11을 사용해서 설명한다. 도 9 내지 도 11은, 도 8b의 M-N에서의 단면도에 상당한다.
도 9 내지 도 11로 도시하는 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 갖고, 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 통해, 전기적으로 접속된다.
접속 단자 전극(4015)은, 제 1 전극층(4030)과 같은 도전막으로 형성되고, 단자 전극(4016)은, 트랜지스터(4010), 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성된다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)는, 트랜지스터를 복수 갖고, 도 9 내지 도 11에서는, 화소부(4002)에 포함되는 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시한다.
본 실시형태에서는, 트랜지스터(4010), 트랜지스터(4011)로서, 실시형태 1로 나타낸 트랜지스터를 적용할 수 있다. 트랜지스터(4010), 트랜지스터(4011)는, 전기적 특성 변동이 억제되어, 전기적으로 안정적이다. 따라서, 도 9 내지 도 11에서 도시하는 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 트랜지스터(4011)에 있어서, 산화물 반도체막의 채널 형성 영역과 겹치는 위치에 도전층이 형성되어도 좋다. 상기 도전층을 산화물 반도체막의 채널 형성 영역과 겹치는 위치에 형성함으로써, 트랜지스터의 신뢰성이 향상되고, 예를 들어 바이어스-열 스트레스 시험(BT 시험)에 있어서, BT 시험 전후에 있어서의 트랜지스터(4011)의 임계값 전압의 변화량을 저감할 수 있다. 또한, 도전층의 전위는 트랜지스터(4011)의 게이트 전극의 전위와 같아도 좋고, 상이해도 좋고, 제 2 게이트 전극으로서 기능시킬 수도 있다. 또한, 도전층(4040)의 전위가 GND, 0V, 또는 플로팅 상태라도 좋다.
화소부(4002)에 형성된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하고, 표시 패널을 구성한다. 표시 소자는 표시를 행하는 것이라면 특히 한정되지 않고, 여러 가지 표시 소자를 사용할 수 있다.
도 9에 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 예를 도시한다. 도 9에 있어서, 표시 소자인 액정 소자(4013)는, 제 1 전극층(4030), 제 2 전극층(4031) 및 액정층(4008)을 포함한다. 또한, 액정층(4008)을 협지하는 것과 같이 배향막으로서 기능하는 절연막(4032, 4033)이 형성된다. 제 2 전극층(4031)은 제 2 기판(4006) 측에 형성되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 통해 적층하는 구성으로 되어 있다.
또한, (4035)은 절연막을 선택적으로 에칭함으로써 얻어지는 기둥 형상(柱狀)의 스페이서이며, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위해서 형성된다. 또한, 원 형상의 스페이서를 사용해도 좋다.
표시 소자로서 액정 소자를 사용할 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들의 액정 재료는, 조건으로, 콜레스테릭상, 스멕틱상, 큐빅상, 카이랄네마틱상, 등방상(等方相) 등을 나타낸다.
또한, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온하면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서만 발현되기 때문에, 온도 범위를 개선하기 위해서 수 중량% 이상의 키랄제를 혼합시킨 액정 조성물을 사용해서 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하여, 시야각 의존성이 작다. 또한 배향막을 형성하지 않아도 되기 때문에 러빙 처리도 불필요하게 되어, 러빙 처리로 야기되는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시킬 수 있다.
또한, 액정 재료의 고유 저항율은, 1×109Ω·㎝ 이상이며, 바람직하게는 1×1011Ω·㎝ 이상이며, 더욱 바람직하게는 1×1012Ω·㎝ 이상이다. 또한, 본 명세서 등에 있어서의 고유 저항율의 값은, 20℃로 측정한 값으로 한다.
액정 표시 장치에 형성되는 유지 용량의 크기는, 화소부에 배치되는 트랜지스터의 누설 전류 등을 고려하여, 소정 기간 동안 전하를 보유할 수 있게 설정된다. 고순도의 산화물 반도체막을 갖는 트랜지스터를 사용함으로써, 각 화소에 있어서의 액정 용량에 대하여 1/3 이하, 바람직하게는 1/5 이하의 용량 크기를 갖는 유지 용량을 형성하면 충분하다.
본 실시형태에서 사용하는 고순도화된 산화물 반도체막을 사용한 트랜지스터는, 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비 전력을 억제하는 효과를 갖는다.
또한, 본 실시형태에서 사용하는 고순도화된 산화물 반도체막을 사용한 트랜지스터는, 비교적 높은 전계 효과 이동도가 얻어지기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 상기 트랜지스터를 사용함으로써, 고화질 화상을 제공할 수 있다. 또한, 상기 트랜지스터는, 동일 기판 위에 구동 회로부 또는 화소부에 만들어 나누어서 제작할 수 있기 때문에, 액정 표시 장치 부품 점수를 삭감할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들어 수직배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 여기서, 수직배향 모드란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이며, 전압이 인가되지 않을 때에 패널 면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 수직배향 모드로서는 몇 가지 들 수 있지만, 예를 들어, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 사용할 수 있다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누고, 각각 별도의 방향에 분자를 정열(align)하도록 고안된 멀티 도메인화 또는 멀티도메인 설계라고 불리는 방법을 사용할 수 있다.
또한, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원평광을 사용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 사용해도 좋다.
또한, 백 라이트로서 복수의 발광 다이오드(LED)를 사용하고, 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행하는 것도 가능하다. 필드 시퀀셜 구동 방식을 적용함으로써, 컬러 필터를 사용하지 않고, 컬러 표시를 할 수 있다.
또한, 화소부에 있어서의 표시 방식은, 프로그레시브 방식이나 인터레이스 방식 등을 사용할 수 있다. 또한, 컬러 표시할 때에 화소에서 제어하는 색 요소로서는, RGB(R은 적색, G는 녹색, B는 청색을 나타낸다)의 3색에 한정되지 않는다. 예를 들어, RGBW(W는 백색을 나타낸다) 또는 RGB에, 황색, 시안, 마젠타 등을 한 가지 색 이상 추가한 것이 있다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이해도 좋다. 단, 본 발명의 일 형태는 컬러 표시의 표시 장치에 한정되는 것이 아니고, 모노 크롬 표시의 표시 장치에 적용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로서, 일렉트로루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의해서 구별되며, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아갈 때에 발광한다. 이러한 메커니즘으로부터, 상기 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고, 더욱이 그것을 전극으로 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 전이를 이용하는 국재형(局在型) 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용해서 설명한다.
발광 소자는 발광을 추출하기 위해서 적어도 한 쌍 전극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 10에 표시 소자로서 발광 소자를 사용한 발광 장치의 예를 도시한다. 표시 소자인 발광 소자(4513)는, 화소부(4002)에 형성된 트랜지스터(4010)와 전기적으로 접속한다. 또한, 발광 소자(4513)의 구성은, 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 나타낸 구성에 한정되지 않는다.발광 소자(4513)로부터 추출하는 빛의 방향 등에 맞추고, 발광 소자(4513)의 구성은 적절히 바꿀 수 있다.
격벽(4510)은, 유기 절연 재료, 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성의 수지 재료를 사용하고, 제 1 전극층(4030) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속하는 곡률로 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4511)은, 단수의 층으로 구성되어 있어도, 복수의 층이 적층되는 것과 같이 구성되어 있어도 어느 쪽이라도 좋다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호막을 형성해도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다. 또한, 제 1 기판(4001), 제 2 기판(4006) 및 씰재(4005)로 밀봉된 공간에는 충전재(4514)가 형성되어 밀봉된다. 이와 같이 외기(外氣)에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버 재료로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 예를 들어 충전재로서 질소를 사용하면 좋다.
또한, 필요하면, 발광 소자의 사출면에 편광판, 또는 원평광판(타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 형서해도 좋다. 또한, 편광판 또는 원평광판에 반사 방지막을 형서해도 좋다. 예를 들어, 표면의 요철로 반사광을 확산하고, 반사광을 저감할 수 있는 안티-글레어(anti-glare) 처리를 실시할 수 있다.
또한, 표시 장치로서, 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는, 전기 영동 표시 장치(전기 영동 디스플레이)라고 불리고, 종이와 같은 읽기 쉽고, 다른 표시 장치에 비해 저소비 전력, 얇고 가벼운 형상으로 할 수 있다는 이점을 갖고 있다.
전기 영동 표시 장치는, 여러 가지 형태가 생각될 수 있지만, 플러스 전하를 갖는 제 1 입자와, 마이너스 전하를 갖는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것이며, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜서 한쪽 측에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없을 경우에 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 상이한 것(무색을 포함한다)으로 한다.
이와 같이, 전기 영동 표시 장치는, 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써 컬러 표시도 가능하다.
또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, EL(electroluminescent) 재료, EC(electrochromic) 재료, 자기 영동 재료 중에서 선택된 1종의 재료, 또는 이들의 복합 재료를 사용하면 좋다.
또한, 전자 페이퍼로서, 트위스트볼 표시 방식을 사용하는 표시 장치도 적용할 수 있다. 트위스트볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 생기게 한 구형 입자의 방향을 제어 함으로써, 표시를 행하는 방법이다.
도 11에, 반도체 장치의 일 형태로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 도 11의 전자 페이퍼는, 트위스트볼 표시 방식을 사용한 표시 장치의 예이다. 트위스트볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층 사이에 배치하고, 전극층 간에 전위차를 생기게 한 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
트랜지스터(4010)와 접속하는 제 1 전극층(4030)과, 제 2 기판(4006)에 형성된 제 2 전극층(4031) 사이에는 흑색 영역(4615a) 및 백색 영역(4615b)을 갖고, 주변에 액체로 체워져 있는 캐비티(4612)를 포함하는 구형 입자(4613)가 형성되어 있고, 구형 입자(4613)의 주위는 수지 등의 충전재(4614)로 충전되어 있다. 제 2 전극층(4031)이 공통 전극(대향 전극)에 상당한다. 제 2 전극층(4031)은, 공통 전위선과 전기적으로 접속된다.
또한, 도 9 내지 도 11에 있어서, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리 기판 이외에, 가요성을 갖는 기판도 사용할 수 있고, 예를 들어 투광성을 갖는 플라스틱 기판 등을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄박을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
절연층(4021)은, 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 또한, 아크릴 수지, 폴리이미드, 벤조시클로부텐 수지, 폴리아미드, 에폭시 수지 등의, 내열성을 갖는 유기 절연 재료를 사용하면, 평탄화 절연막으로서 적합하다. 또한 상기 유기 절연 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층을 형성해도 좋다.
절연층(4021)의 형성법은, 특별히 한정되지 않고, 그 재료에 따라, 스퍼터링법, 스핀 코트법, 딥법, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 빛을 투과시켜서 표시한다. 따라서 빛이 투과하는 화소부에 형성되는 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
표시 소자에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 한다)에 있어서는, 추출하는 광의 방향, 전극층이 형성되는 장소 및 전극층의 패턴 구조에 의해 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)은, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO로 나타낸다.), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나디윰(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 질화물 중에서 하나, 또는 복수 종을 사용하여 형성할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)으로서, 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 고분자로서는, 소위 π 전자 공역계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 아닐린, 피롤 및 티오펜의 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
또한, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는, 비선형 소자를 사용해서 구성하는 것이 바람직하다.
이상과 같이 실시형태 1에 예시한 트랜지스터를 적용함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 실시형태 1에 예시한 트랜지스터는 상기의 표시 기능을 갖는 반도체 장치뿐만 아니라, 전원 회로에 탑재되는 파워 디바이스, LSI 등의 반도체 집적 회로, 대상물의 정보를 판독하는 이미지 센서 기능을 갖는 반도체 장치 등 여러 가지 기능을 갖는 반도체 장치에 적용할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 명세서에 개시하는 반도체 장치는, 다양한 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 예에 대해서 설명한다.
도 12a는, 노트형의 퍼스널 컴퓨터이며, 본체(3001), 케이스(3002), 표시부 (3003), 키보드(3004) 등으로 구성된다. 실시형태 1 또는 2로 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 노트형의 퍼스널 컴퓨터로 할 수 있다.
도 12b는, 휴대 정보 단말(PDA)이며, 본체(3021)에는 표시부(3023)와, 외부 인터페이스(3025)와, 조작 버튼(3024) 등이 형성되어 있다. 또한, 조작용의 부속품으로서 스타일러스(3022)이 있다. 상기 실시형태에서 나타낸 반도체 장치를 적용함으로써, 보다 신뢰성이 높은 휴대 정보 단말(PDA)로 할 수 있다.
도 12c는, 전자 서적(2700)의 일 예를 도시한다. 예를 들어, 전자 서적(2700)은, 케이스(2701) 및 케이스(2703)의 2개 케이스로 구성되어 있다. 케이스(2701) 및 케이스(2703)는, 축부(2711)에 의해 일체로 되고, 상기 축부(2711)를 축으로 해서 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이 서적과 같은 동작을 행할 수 있다.
케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는, 연속된 화면을 표시하는 구성으로 해도 좋고, 다른 화면을 표시하는 구성으로 해도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어 오른쪽의 표시부(도 12c에서는 표시부(2705))에 문장을 표시하고, 왼쪽의 표시부(도 12c에서는 표시부(2707))에 화상을 표시할 수 있다. 상기 실시형태에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 전자 서적(2700)으로 할 수 있다.
또한, 도 12c에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723에)로 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일 면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또한, 케이스의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한, 전자 서적(2700)은, 전자 사전으로서의 기능을 갖는 구성으로 해도 좋다.
또한, 전자 서적(2700)은, 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선으로 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 할 수도 있다.
도 12d는, 휴대 전화이며, 케이스(2800) 및 케이스(2801)의 2개 케이스로 구성된다. 케이스(2801)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비한다. 또한, 케이스(2800)에는, 휴대형 정보 단말의 충전을 행하는 태양 전지 셀(2810), 외부 메모리 슬롯(2811) 등을 구비한다. 또한, 안테나는 케이스(2801) 내부에 내장된다. 상기 실시형태에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 휴대 전화로 할 수 있다.
또한, 표시 패널(2802)은 터치 패널을 구비하고, 도 12d에는 영상 표시되어 있는 복수의 조작키(2805)를 점선으로 도시한다. 또한, 태양 전지 셀(2810)로 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장한다.
표시 패널(2802)은, 사용 형태에 따라 표시의 방향이 적절히 변화된다. 또한, 표시 패널(2802)과 동일 면 위에 카메라용 렌즈(2807)를 구비하기 때문에, 동영상 전화를 할 수 있다. 스피커(2803) 및 마이크로폰(2804)은 음성 통화에 한정되지 않고, 동영상 전화, 녹음, 재생 등을 할 수 있다. 또한, 케이스(2800)와 케이스(2801)는, 슬라이드하여, 도 12d에 도시하는 바와 같이 전개된 상태로부터 겹친 상태로 할 수 있고, 휴대하기 적합한 소형화가 가능하다.
외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 기록 매체를 삽입하고, 더 많은 용량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능에 추가하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이라도 좋다.
도 12e는, 디지털 비디오 카메라이며, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등으로 구성된다. 상기 실시형태에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 12f는, 텔레비전 장치의 일 예를 도시한다. 텔레비전 장치(9600)는, 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 영상을 표시할 수 있다. 또한, 여기서는, 스탠드(9605)에 의해 케이스(9601)를 지지한 구성을 도시한다. 상기 실시형태에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 텔레비전 장치(9600)로 할 수 있다.
텔레비전 장치(9600)의 조작은, 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러에 의해 행할 수 있다. 또한, 리모트 컨트롤러에 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한, 텔레비전 장치(9600)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 통해 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 행할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
100: 기판 102: 게이트 전극층
103a: 게이트 전극층 103b: 게이트 전극층
104: 게이트 절연층 106: 산화물 반도체막
110a: 배선 110b: 배선
111: 배선 112a: 도전층
112b: 도전층 114: 절연층
120a: 개구부 120b: 개구부
122a: 개구부 122b: 개구부
124a: 개구부 124b: 개구부
126: 콘택트 160: 트랜지스터
162: 트랜지스터 164: 트랜지스터
166: 트랜지스터 170: 영역
200: 기판 201: 게이트 전극층
202: 게이트 절연층 203: 산화물 반도체막
204: 게이트 전극층 205: 절연층
206: 절연층 207: 화소 전극층
208: 게이트 전극층 210: 배선
211: 배선 212: 도전층
213: 배선 214: 도전층
215: 도전층 216: 도전층
221: 절연층 222: 발광층
223: 전극층 224: 콘택트
225a: 콘택트 225b: 콘택트
226a: 콘택트 226b: 콘택트
230: 트랜지스터 231: 트랜지스터
232: 트랜지스터 233: 용량 소자
234: 발광 소자 235: 트랜지스터
236a: 개구부 236b: 개구부
300: 기판 301: 게이트 전극층
302: 게이트 절연층 303: 산화물 반도체막
304: 게이트 전극층 305: 절연층
306: 절연층 307: 화소전극층
310: 배선 311: 배선
312: 도전층 313: 배선
320: 기판 321a: 절연층
32lb: 절연층 323: 전극층
324: 콘택트 325: 콘택트
326: 액정층 330: 트랜지스터
331: 트랜지스터 332: 트랜지스터
333: 용량 소자 334: 액정 소자
400: 절연층 437: 절연층
450a: 결정성 산화물 반도체막 450b: 결정성 산화물 반도체막
453: 산화물 반도체막 2700: 전자 서적
2701: 케이스 2703: 케이스
2705: 표시부 2707: 표시부
2711: 축부 2721: 전원
2723: 조작키 2725: 스피커
2800: 케이스 2801: 케이스
2802: 표시 패널 2803: 스피커
2804: 마이크로폰 2805: 조작키
2806: 포인팅 디바이스 2807: 카메라용 렌즈
2808: 외부 접속 단자 2810: 태양 전지 셀
2811: 외부 메모리 슬롯 3001: 본체
3002: 케이스 3003: 표시부
3004: 키보드 3021: 본체
3022: 스타일러스 3023: 표시부
3024: 조작 버튼 3025: 외부 인터페이스
3051: 본체 3053: 접안부
3054: 조작 스위치 3055: 표시부(B)
3056: 배터리 3057: 표시부(A)
321a: 절연층 335a: 개구부
335b: 개구부 4001: 기판
4002: 화소부 4003: 신호선 구동 회로
4004: 주사선 구동 회로 4005: 씰재
4006: 기판 4008: 액정층
4010: 트랜지스터 4011: 트랜지스터
4013: 액정 소자 4015: 접속 단자 전극
4016: 단자 전극 4018: FPC
4018a: FPC 4019: 이방성 도전막
4021: 절연층 4030: 전극층
4031: 전극층 4032: 절연막
4033: 절연막 4040: 도전층
4510: 격벽 4511: 전계 발광층
4513: 발광 소자 4514: 충전재
4612: 캐비티 4613: 구형 입자
4614: 충전재 4615a: 흑색 영역
4615b: 백색 영역 9600: 텔레비전 장치
9601: 케이스 9603: 표시부
9605; 스탠드

Claims (12)

  1. 질화실리콘을 포함하는 제 1 절연막 및 산화실리콘을 포함하는 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 표시 소자를 포함하는, 반도체 장치.
  2. 제 1 절연막 및 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 표시 소자를 포함하고,
    상기 제 2 도전층은 트랜지스터의 소스 전극층 또는 드레인 전극층에 포함된 재료로 형성되는, 반도체 장치.
  3. 제 1 절연막 및 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 제 1 전극과;
    상기 제 4 절연층 위의 제 2 전극을 포함하는, 반도체 장치.
  4. 제 1 절연막 및 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 게이트 전극, 상기 제 1 도전층, 및 상기 제 2 도전층과 중첩하는 반도체층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 제 1 전극과;
    상기 제 4 절연층 위의 제 2 전극을 포함하는, 반도체 장치.
  5. 제 1 절연막 및 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 제 1 전극과;
    상기 제 4 절연층 위의 제 2 전극을 포함하고,
    상기 제 2 전극은 상기 게이트 전극, 상기 제 1 도전층 및 상기 제 2 도전층과 중첩하는, 반도체 장치.
  6. 질화실리콘을 포함하는 제 1 절연막 및 산화실리콘을 포함하는 제 2 절연막을 포함하는 절연막과;
    상기 절연막 위의 게이트 전극과;
    상기 게이트 전극 위의 제 3 절연층과;
    상기 제 3 절연층 위의 제 1 도전층과;
    상기 제 3 절연층에 제공된 개구를 통해 상기 게이트 전극에 전기적으로 접속된 제 2 도전층과;
    상기 제 1 도전층 및 상기 제 2 도전층 위의 제 4 절연층과;
    상기 제 4 절연층 위의 표시 소자를 포함하고,
    상기 게이트 전극 및 상기 제 1 도전층은 용량 소자를 형성하는, 반도체 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 게이트 전극은 용량 소자의 한 전극으로서 기능하고,
    상기 제 1 도전층은 상기 용량 소자의 다른 전극으로서 기능하는, 반도체 장치.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 도전층의 측면은 상기 제 2 도전층의 측면과 마주하는, 반도체 장치.
  9. 제 4 항에 있어서,
    상기 반도체층은 결정성을 갖는, 반도체 장치.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 게이트 전극은 몰리브덴을 포함하는, 반도체 장치.
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 게이트 전극은 테이퍼된 측면들(tapered side surfaces)을 갖는, 반도체 장치.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 3 절연층 위의 제 3 도전층을 더 포함하고,
    상기 제 3 도전층 및 상기 제 2 도전층은 동일한 재료를 포함하고,
    상기 제 3 도전층은 상기 제 1 도전층, 상기 제 2 도전층, 및 상기 게이트 전극과 중첩하지 않는, 반도체 장치.
KR1020200181904A 2010-09-10 2020-12-23 반도체 장치 KR102266301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210074500A KR20210071913A (ko) 2010-09-10 2021-06-09 반도체 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-203669 2010-09-10
JP2010203669 2010-09-10
KR1020200103517A KR102197276B1 (ko) 2010-09-10 2020-08-18 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103517A Division KR102197276B1 (ko) 2010-09-10 2020-08-18 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074500A Division KR20210071913A (ko) 2010-09-10 2021-06-09 반도체 장치

Publications (2)

Publication Number Publication Date
KR20210002072A KR20210002072A (ko) 2021-01-06
KR102266301B1 true KR102266301B1 (ko) 2021-06-18

Family

ID=45805773

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020110091926A KR101972756B1 (ko) 2010-09-10 2011-09-09 반도체 장치
KR1020170045883A KR20170043105A (ko) 2010-09-10 2017-04-10 반도체 장치
KR1020190045288A KR102293387B1 (ko) 2010-09-10 2019-04-18 반도체 장치
KR1020200103517A KR102197276B1 (ko) 2010-09-10 2020-08-18 반도체 장치
KR1020200181904A KR102266301B1 (ko) 2010-09-10 2020-12-23 반도체 장치
KR1020210074500A KR20210071913A (ko) 2010-09-10 2021-06-09 반도체 장치
KR1020220099086A KR102632703B1 (ko) 2010-09-10 2022-08-09 반도체 장치
KR1020240012321A KR20240020720A (ko) 2010-09-10 2024-01-26 반도체 장치

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1020110091926A KR101972756B1 (ko) 2010-09-10 2011-09-09 반도체 장치
KR1020170045883A KR20170043105A (ko) 2010-09-10 2017-04-10 반도체 장치
KR1020190045288A KR102293387B1 (ko) 2010-09-10 2019-04-18 반도체 장치
KR1020200103517A KR102197276B1 (ko) 2010-09-10 2020-08-18 반도체 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020210074500A KR20210071913A (ko) 2010-09-10 2021-06-09 반도체 장치
KR1020220099086A KR102632703B1 (ko) 2010-09-10 2022-08-09 반도체 장치
KR1020240012321A KR20240020720A (ko) 2010-09-10 2024-01-26 반도체 장치

Country Status (4)

Country Link
US (1) US8766253B2 (ko)
JP (8) JP5797982B2 (ko)
KR (8) KR101972756B1 (ko)
TW (1) TWI523238B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN103579355B (zh) * 2012-07-25 2016-12-07 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法和包括该基板的显示器
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI696108B (zh) * 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP6692382B2 (ja) * 2018-03-28 2020-05-13 株式会社半導体エネルギー研究所 表示装置
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
CN109216582A (zh) * 2018-08-27 2019-01-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169755A (ja) * 1987-01-07 1988-07-13 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5352041B2 (ja) * 2004-08-27 2013-11-27 株式会社半導体エネルギー研究所 表示装置を実装した電子機器の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060091397A1 (en) 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US20070084650A1 (en) 2005-10-19 2007-04-19 Schwei Mark C Method of sanitizing a shopping cart
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008218468A (ja) * 2007-02-28 2008-09-18 Univ Of Ryukyus ３次元集積回路装置及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101441384B1 (ko) * 2007-12-11 2014-09-17 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5607349B2 (ja) * 2008-12-26 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011010543A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101837102B1 (ko) * 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법

Also Published As

Publication number Publication date
JP2020074361A (ja) 2020-05-14
JP5797982B2 (ja) 2015-10-21
KR20210071913A (ko) 2021-06-16
KR20240020720A (ko) 2024-02-15
KR101972756B1 (ko) 2019-04-29
KR20190044594A (ko) 2019-04-30
JP6781315B2 (ja) 2020-11-04
JP2016015499A (ja) 2016-01-28
JP6585780B2 (ja) 2019-10-02
JP6216853B2 (ja) 2017-10-18
KR20120026995A (ko) 2012-03-20
US20120061677A1 (en) 2012-03-15
TWI523238B (zh) 2016-02-21
JP2012080092A (ja) 2012-04-19
JP2017011295A (ja) 2017-01-12
KR20220116115A (ko) 2022-08-22
US8766253B2 (en) 2014-07-01
KR102197276B1 (ko) 2020-12-31
KR20170043105A (ko) 2017-04-20
JP6371455B2 (ja) 2018-08-08
JP2021040140A (ja) 2021-03-11
KR102293387B1 (ko) 2021-08-26
JP7449353B2 (ja) 2024-03-13
KR102632703B1 (ko) 2024-02-05
TW201227970A (en) 2012-07-01
JP2023024437A (ja) 2023-02-16
KR20210002072A (ko) 2021-01-06
JP6013570B2 (ja) 2016-10-25
JP2018032865A (ja) 2018-03-01
JP2018197867A (ja) 2018-12-13
KR20200101890A (ko) 2020-08-28

Similar Documents

Publication Publication Date Title
KR102266301B1 (ko) 반도체 장치
US11411121B2 (en) Semiconductor device
KR102094926B1 (ko) 트랜지스터, 액정 표시 장치 및 그 제조 방법
CN107452630B (zh) 半导体装置
CN106098788B (zh) 半导体装置
TWI570935B (zh) 半導體裝置
KR102034900B1 (ko) 반도체 장치 및 그 제작 방법
US8642380B2 (en) Manufacturing method of semiconductor device
US9577108B2 (en) Semiconductor device
KR20190006092A (ko) 반도체 장치 및 그 제조 방법
TW202038340A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
A107 Divisional application of patent