JP2012019166A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2012019166A
JP2012019166A JP2010157289A JP2010157289A JP2012019166A JP 2012019166 A JP2012019166 A JP 2012019166A JP 2010157289 A JP2010157289 A JP 2010157289A JP 2010157289 A JP2010157289 A JP 2010157289A JP 2012019166 A JP2012019166 A JP 2012019166A
Authority
JP
Japan
Prior art keywords
unit pixel
pixel electrode
imaging device
state imaging
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010157289A
Other languages
English (en)
Other versions
JP5530839B2 (ja
Inventor
Masayuki Matsunaga
誠之 松長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010157289A priority Critical patent/JP5530839B2/ja
Priority to PCT/JP2011/003948 priority patent/WO2012005014A1/ja
Publication of JP2012019166A publication Critical patent/JP2012019166A/ja
Priority to US13/722,135 priority patent/US9105544B2/en
Application granted granted Critical
Publication of JP5530839B2 publication Critical patent/JP5530839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】電気的容量結合による単位画素セル間の信号混合を抑えることが可能な積層型の固体撮像装置を提供する。
【解決手段】単位画素セル１３を備える固体撮像装置であって、単位画素セル１３は、シリコン基板１上に形成された光電変換膜６及び画素電極５と、シリコン基板１内に形成され、画素電極５と結線されたゲート電極３を有し、画素電極５の電位に応じた信号電圧を出力する増幅トランジスタ１０と、シリコン基板１内に形成され、増幅トランジスタ１０のゲート電極３の電位をリセットするリセットトランジスタ１１とを有し、固体撮像装置は、単位画素セル１３の列に対応して設けられ、対応する列の単位画素セル１３の信号電圧を伝達する垂直信号線１７と、垂直信号線１７に信号電圧を出力させる単位画素セル１３の行を選択する垂直走査部１５とを備え、垂直信号線１７はそれに対応する単位画素セル１３の画素電極５の下方に位置する。
【選択図】図１

Description

本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
一般的な固体撮像装置では、受光部として埋め込みフォトダイオード構造のものが用いられている。
また、特許文献１は、固体増幅装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を、光電変換層を介して制御電極に及ぼすことにより良好なＳＮ比で光情報を電気信号に変える装置、いわゆる、積層型の固体撮像装置を開示している。
特開昭５５−１２０１８２号公報
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長５５０ｎｍの緑色の光は、０．４ｎｍ程度の厚さでほとんど吸収される。
また埋め込みフォトダイオード構造が用いられないため、光電変換部の容量を大きくすることが可能であり、飽和電荷量を大きくできる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された単位画素セルにおいても十分な大きさの容量が実現でき、さらに、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。
しかし、特許文献１に示された固体撮像装置は、電気的容量結合による単位画素セル間の信号混合が起きるという課題を有している。具体的に、所定列の単位画素セルの画素電極の下方に所定列と異なる列の単位画素セルの信号を出力する出力線（垂直信号線）が配置された場合、この出力線と所定列の単位画素セルの光電変換膜および画素電極との間での容量結合により、異なる列間での信号混合が起きて画像劣化が生じる。これは空間分解能である空間解像度の低下を招く。さらに、光電変換部の上方部にモザイクフィルタを持った単板カラーセンサにおいては混色の問題を招く。なお、混色の仕様としては３％程度といわれている。近年デジタル信号処理時術の向上により５％程度でもきれいなカラー画像が再現できるようになっているが、混色は単位画素セル間の容量結合に起因するものではないので、単位画素セル間の容量結合による混色は１〜１．５％程度以内の抑圧する必要がある。
また、特許文献１に示された固体撮像装置では、フォトダイオードに対応する上部の光電変換膜、光電変換膜と結線されている画素電極およびコンタクト用のプラグ、ならびに配線が存在し、これらが単位画素セル間で電気的に容量結合しやすい構造であるため、設計上細心の注意が必要となる。
そこで、本発明は、かかる問題に鑑み、電気的容量結合による単位画素セル間の信号混合を抑えることが可能な積層型の固体撮像装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、前記固体撮像装置は、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、前記垂直信号線は、該垂直信号線に対応する前記単位画素セルの前記画素電極の下方に位置することを特徴とする。
本態様によれば、所定の単位画素セルの画素電極の下方に所定の単位画素セルに行方向に隣接する単位画素セルの垂直信号線が位置しないので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との容量カップリングを抑圧できる。従って、電気的容量結合による単位画素セル間の信号混合を小さくして空間解像度を向上させることができ、単板カラーセンサでは混色を抑圧できる。その結果、高解像度の積層型の固体撮像装置を実現できる。
ここで、前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されていてもよい。
具体的に、前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されていてもよい。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との距離を大きくとれるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との容量カップリングをさらに抑圧できる。
また、前記単位画素セルは、該単位画素セルの画素電極の下方に位置し、該単位画素セルの前記増幅トランジスタと前記リセットトランジスタとを結線するローカル配線を有してもよい。
本態様によれば、所定の単位画素セルの画素電極の下方に所定の単位画素セルに隣接する単位画素セルのローカル配線が位置しないので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との容量カップリングを抑圧できる。
また、前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されていてもよい。
具体的に、前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されていてもよい。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との距離を大きくとれるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との容量カップリングをさらに抑圧できる。
本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、前記固体撮像装置は、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、前記垂直信号線は、該垂直信号線に対応する前記単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されていることを特徴とする。
具体的に、前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されていてもよい。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との距離を大きくとれるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との容量カップリングを抑圧できる。その結果、高解像度の積層型の固体撮像装置を実現できる。
また、積層型の構造を有するため、小型の固体撮像装置を実現できる。
本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、前記固体撮像装置は、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、前記垂直信号線は、該垂直信号線に対応する前記単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、前記画素電極と該画素電極の下方に位置する前記垂直信号線との間には、これらの容量結合を抑えるシールド電極が設けられていることを特徴とする。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との間が電気的にシールドされるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との容量カップリングを抑圧できる。その結果、高解像度の固体撮像装置を実現できる。
ここで、前記シールド電極は、前記増幅トランジスタ、前記リセットトランジスタ又は前記選択トランジスタの配線であってもよい。
本態様によれば、配線数を増加させることなく所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの垂直信号線との容量カップリングを抑圧できる。
本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、前記増幅トランジスタ、前記リセットトランジスタ及び前記選択トランジスタを電気的に結線する配線を有し、前記固体撮像装置は、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、前記画素電極の厚さが前記配線の厚さより薄いことを特徴とする。
具体的に、前記画素電極と前記配線との間には絶縁層が設けられ、前記配線の幅をＷ、前記絶縁層の膜圧をＴ、前記画素電極の厚さをｓ、隣接する前記単位画素セルの前記画素電極間の距離をｐとするとき、前記画素電極はｓ＜ｐ×Ｗ／Ｔの式を満足してもよい。
本態様によれば、画素電極が薄くなるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルの画素電極との容量カップリングを抑圧できる。その結果、高解像度の積層型の固体撮像装置を実現できる。
本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、前記固体撮像装置は、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、前記単位画素セルは、該単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、該単位画素セルの前記増幅トランジスタと前記リセットトランジスタとを結線するローカル配線を有し、前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されていることを特徴とする。
具体的に、前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されていてもよい。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との距離を大きくとれるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との容量カップリングを抑圧できる。その結果、高解像度の積層型の固体撮像装置を実現できる。
ここで、前記画素電極と該画素電極の下方に位置する前記ローカル配線との間には、これらの容量結合を抑えるシールド電極が設けられていてもよい。
本態様によれば、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との間が電気的にシールドされるので、所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との容量カップリングをさらに抑圧できる。
また、前記シールド電極線は、前記増幅トランジスタ、前記リセットトランジスタ又は前記選択トランジスタの配線であってもよい。
本態様によれば、配線数を増加させることなく所定の単位画素セルの画素電極と所定の単位画素セルに隣接する単位画素セルのローカル配線との容量カップリングを抑圧できる。
本発明の一態様によれば、単位画素セル間の容量結合を小さくして空間解像度を向上させることができ、単板カラーセンサでは混色を抑圧できる。その結果、高解像度の積層型の固体撮像装置、つまり色再現性の優れた小型の固体撮像装置を実現できる。
本発明の第１の実施形態に係る固体撮像装置の概略構成を示す平面図である。 本発明に第１の実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。 本発明の第１実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第２の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第３の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第４の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第５の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第６の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の第６の実施形態に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。 本発明の実施形態の比較例に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。 本発明の実施形態の比較例に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。
（第１の実施形態）
以下、図面を参照しながら、本発明の第１の実施形態に係る固体撮像装置について説明する。
図１は、本実施形態に係る固体撮像装置の概略構造を示す平面図である。
この固体撮像装置は、積層型の固体撮像装置であって、図１に示されるように、２次元状に配列された複数の単位画素セル１３と、垂直走査部（行選択部）１５と、光電変換膜制御線１６と、垂直信号線（垂直信号線配線）１７と、負荷部１８と、カラム信号処理部１９と、水平信号読み出し部２０とを備える。
単位画素セル１３は、光電変換膜部９と、増幅トランジスタ１０と、リセットトランジスタ１１と、アドレストランジスタ（行選択トランジスタ）１２とを有する。
光電変換膜部９は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成及び蓄積する。増幅トランジスタ１０は、光電変換膜部９で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ１１は、光電変換膜部９、言い換えると増幅トランジスタ１０のゲート電圧をリセット（初期化）する。アドレストランジスタ１２は、垂直信号線１７に所定行の単位画素セル１３の信号電圧を選択的に出力させる。
垂直走査部１５は、垂直方向に単位画素セル１３の行を走査し、垂直信号線１７に信号電圧を出力させる単位画素セル１３の行を選択する。
光電変換膜制御線１６は、複数の単位画素セル１３に共通に接続され、複数の光電変換膜部９に同じ電圧を印加する。
垂直信号線１７は、行方向に複数配され、単位画素セル１３つまりアドレストランジスタ１２のソースに接続される。垂直信号線１７は、単位画素セル１３の各列に対応して設けられ、対応する列の単位画素セル１３から出力された信号電圧を垂直方向（列方向）に伝達する。
負荷部１８は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。
カラム信号処理部１９は、相関２重サンプリングに代表される雑音抑圧信号処理及びＡＤ変換（アナログ−デジタル変換）等を行う。カラム信号処理部１９は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。
水平信号読み出し部２０は、水平方向に配された複数のカラム信号処理部１９の信号を順次水平共通信号線に読み出す。
電源配線２１は、増幅トランジスタ１０及びリセットトランジスタ１１のドレインに接続され、単位画素セル１３の配列領域（撮像領域）で紙面上下方向（垂直方向）に配線される。これは、単位画素セル１３が列ごとにアドレスされるため、ドレイン配線を列方向（垂直方向）に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。
図２は単位画素セル１３の詳細な構成を示す平面図である。
この単位画素セル１３では、半導体基板に形成された第１の活性領域２２内部に増幅トランジスタ１０、リセットトランジスタ１１及びアドレストランジスタ１２の活性領域が形成されている。活性領域とはソース拡散層領域、ドレイン拡散層領域及びゲート領域（チャネル領域）を示す。第１の活性領域２２上には、アドレストランジスタ１２のゲート電極２、増幅トランジスタ１０のゲート電極３、及びリセットトランジスタ１１のゲート電極４が設けられている。各ゲート電極２、３及び４は、ポリシリコン等から構成されており、コンタクトホール（図２の黒い四角）を介してＡｌ（アルミニウム）及びＣｕ（銅）等から構成される配線（図２の太い線）と接続されている。
アドレストランジスタ１２のソースに垂直信号線１７が接続されており、増幅トランジスタ１０及びリセットトランジスタ１１のドレインは共通領域になって電源配線２１に接続されている。
リセットトランジスタ１１のソースと増幅トランジスタ１０のゲートとは共通に半導体基板上方に引き出され、画素電極５に接続されている。このとき、積層型センサ（積層型の固体撮像装置）でない半導体基板内部にフォトダイオードを持つ埋め込み型センサ（埋め込み型の固体撮像装置）では、画素電極ではなくフォトダイオードが接続される。入射光を効率よく利用するためにはフォトダイオードの面積をなるべく大きく設計するため、積層型センサと埋め込み型センサとは単位画素セルのレイアウトの方法が全く異なる。積層型センサでは、フォトダイオードの面積が不要となり、積層型センサに特有の設計となってくる。積層型センサでは、フォトダイオードの面積が不要なため回路部の面積を小さくした場合の微細化の効果はフォトダイオードがある場合に比べ格段に上昇する。これは埋め込み型センサではフォトダイオードの面積を単位画素セルの面積の半分以上は確保したいという要求があるためである。積層型センサの場合、光電変換部の面積は単位画素セルの面積とほぼ同等であるため微細化の効果は絶大である。
図３は、単位画素セル１３の詳細な構造を示す断面図である。
単位画素セル１３では、図３に示されるように、半導体基板としてのｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ａ及び８Ｂと、シリコン基板１上に形成されたゲート電極４とからリセットトランジスタ１１が形成されている。同様に、ｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ｂ及び８Ｃと、ｐ型シリコン基板１上に形成されたゲート電極３とから増幅トランジスタ１０が形成されている。さらに、ｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ｃ及び８Ｄと、ｐ型シリコン基板１上に形成されたゲート電極２とからアドレストランジスタ１２が形成されている。
単位画素セル１３の間には素子分離領域８Ｅが形成されている。
ｎ型拡散層領域８Ａはリセットトランジスタ１１のソースとして機能し、ｎ型拡散層領域８Ｂはリセットトランジスタ１１及び増幅トランジスタ１０のドレインとして機能している。ｎ型拡散層領域８Ｃは増幅トランジスタ１０のソース及びアドレストランジスタ１２のドレインとして機能し、ｎ型拡散層領域８Ｄはアドレストランジスタ１２のソースとして機能している。
３つのトランジスタで構成される回路、つまりアドレストランジスタ１２、増幅トランジスタ１０及びリセットトランジスタ１１からなる画素回路の上方には、層間絶縁膜、画素電極５、光電変換膜６及び透明電極７が順次積層されている。
アモルファスシリコン等からなる光電変換膜６と、画素電極５と、光電変換膜６の上面に形成された透明電極７と、ｎ型拡散層領域８Ａとは、光電変換膜部９を構成している。画素電極５は、コンタクトを介して増幅トランジスタ１０のゲート電極３及びリセットトランジスタ１１のソースとして機能しているｎ型拡散層領域８Ａと接続されている。画素電極５と接続されたｎ型拡散層領域８Ａは蓄積ダイオードとしても機能する。
光電変換膜６は、ｐ型シリコン基板１上に形成され、入射光を光電変換する。画素電極５は、ｐ型シリコン基板１上（光電変換膜６のシリコン基板１側の面上）に形成され、光電変換膜６と接し、光電変換膜６で発生した信号電荷を収集する。透明電極７は、ｐ型シリコン基板１上（光電変換膜６のシリコン基板１側の面と反対側の面上）に形成され、光電変換膜６の信号電荷を画素電極５に読み出すために、光電変換膜６に定電圧を印加する。増幅トランジスタ１０は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、画素電極５と結線されたゲート電極３を有し、画素電極５の電位に応じた信号電圧を出力する。リセットトランジスタ１１は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、増幅トランジスタ１０のゲート電極３の電位をリセットする。アドレストランジスタ１２は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、増幅トランジスタ１０と垂直信号線１７との間に設けられ、単位画素セル１３から垂直信号線１７に信号電圧を出力させる。
垂直信号線１７は、該垂直信号線１７に対応する所定の単位画素セル１３の画素電極５の下方に位置し、所定の単位画素セル１３に行方向で隣接する単位画素セル１３の下方に位置しない。垂直信号線１７は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている。具体的に、垂直信号線１７は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最下層の配線で構成されている。
なお、シリコン基板１の導電型はｐ型であり、各トランジスタはｎ−チャネル型であるとしたが、シリコン基板１の導電型はｎ型であり、各トランジスタはｐ−チャネル型でもかまわない。この場合は電圧電位の符号が逆になる。
また、増幅トランジスタ１０のゲート電極３に接続された第１の配線層４０及び第２の配線層４１は第１のビアコンタクト４２及び第２のビアコンタクト４３を介して上層まで引き上げられて画素電極５と接続されている。ｎ型拡散層領域８Ａに接続された第１の配線層３０及び第２の配線層３１は第１のビアコンタクト３２及び第２のビアコンタクト３３を介して上層まで引き上げられて画素電極５と接続されている。第１のビアコンタクト４２及び第２のビアコンタクト４３を上層に引き上げる時にリセットトランジスタ１１のソースと接続された第１の配線層３０及び第２の配線層３１を第１のビアコンタクト３２及び第２のビアコンタクト３３を通して画素電極５に到達させている。
アドレストランジスタ１２のソース、つまりｎ型拡散層領域８Ｄに接続された垂直信号線１７の上方にはこの垂直信号線１７に対応して設けられたる単位画素セル１３の画素電極５が張り出して位置しおり、この垂直信号線１７に対応して設けられた単位画素セル１３に行方向で隣接する単位画素セル１３の画素電極５は存在しない。
蓄積ダイオードとしてのｎ型拡散層領域８Ａと接続された配線層を引き上げるための第２のビアコンタクト３３は画素電極５の最端部に接続されている。蓄積ダイオードに対して設けられた第２のビアコンタクト３３、又は増幅トランジスタ１０のゲート電極３に対して設けられた第２のビアコンタクト４３を中心部付近とし画素電極５を配すると、図３のような構造とならず、画素電極５は図３の紙面右方にずれるため隣接単位画素セル１３の垂直信号線１７の上方に張り出し、上面から見て両者がオーバーラップするレイアウトとなる。このオーバーラップがない図３のレイアウトにおいても垂直信号線１７は隣接単位画素セル１３の画素電極５と斜め方向で容量カップリングがある。したがって垂直信号線１７の配線はなるべく下層の配線のほうが好ましい。
積層型センサの単位画素セル１３の混色の値は、画素電極５に電気的に接続された部分が持つすべての容量と、垂直信号線１７と画素電極５との間の容量の比で決まる。この値を１〜１．５％以内に抑えることが好ましい。画素電極５に電気的に接続された部分が持つ容量は、主に光電変換膜６の容量と、蓄積ダイオードの持つｐｎ接合容量と、増幅トランジスタ１０のゲート容量との和である。一般的にはこの容量値はセル面積に比例する。一方、垂直信号線１７と画素電極５との間の容量はセルの一辺の長さに比例する。したがって、微細化が進むと容量比による混色は大きくなる。一例で示すと、もし垂直信号線１７が隣接する単位画素セル１３の画素電極５の下にあったとすると、１ミクロン（μｍ）セルの光電変換膜６の容量は３μｍセルの光電変換膜６の容量の１／９になるが、垂直信号線１７との間の容量は１／３にしかならないので、混色が３倍増えることになる。
以上、説明したように、本発明の第１の実施形態に係る固体撮像装置によれば、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の信号出力線との容量カップリングを抑圧できる。また隣接する画素電極５間の容量を抑圧できる。
（第２の実施形態）
以下、図面を参照しながら、本発明の第２の実施形態に係る固体撮像装置について説明する。以下では、第１の実施形態と異なる点を中心に説明する。
図４は、本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構造を示す断面図である。
この固体撮像装置は、単位画素セル１３が該単位画素セル１３の画素電極５の下方に位置し、該単位画素セル１３の増幅トランジスタ１０とリセットトランジスタ１１（蓄積ダイオード）とを結線する画素ローカル配線３５を有する点で第１の実施形態に係る固体撮像装置と異なる。このとき、画素ローカル配線３５は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている。具体的に、画素ローカル配線３５は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最下層の配線で構成されている。
図３の固体撮像装置では、単位画素セル１３の微細化が進むと、蓄積ダイオードと接続された第２のビアコンタクト３３が画素電極５から外れる場合がある。その最大の理由は、フォトダイオードが半導体基板内にある従来の埋め込み型センサにない積層型センサ特有のレイアウトにある。それは増幅トランジスタ１０と画素電極５とを電気的に接続するビアコンタクトと、蓄積ダイオードと画素電極５とを電気的に接続するビアコンタクトとについて配線層が必要であることによる。配線層の下方に存在するトランジスタと上方に存在する画素電極５とを電気的につなぐため、中間の配線層には２本分の配線の幅の余裕が必要となる。
図４のように画素ローカル配線３５を用いた場合でも最低１本分の配線の余裕が必要となる。すなわち、画素電極５の信号を電気的に下方のトランジスタに伝達するため、配線層のすべての層において、この信号伝達用の配線を避けてほかの配線を配することを避けることができないためである。そのため平面的に迂回する配線が多くなり、配線が隣接する単位画素セル１３の画素電極５の下を通らざるを得なくなることもありえる。近年半導体の微細化がトランジスタのサイズではなく、配線によって律則されていることもこの問題を大きくしている。しかしながら、少なくとも画素ローカル配線３５により単位画素セル１３について１本の配線を省略することができるので、単位画素セル１３の微細化を実現することができる。
図６のように画素ローカル配線３５により増幅トランジスタ１０のゲートと画素電極５とのコンタクトがはずれないようにされている。このとき、所定の単位画素セル１３の画素ローカル配線３５と所定の単位画素セル１３に隣接する単位画素セル１３の画素電極５との距離を大きくとり容量カップリングが小さくなるように画素ローカル配線３５は最下層の配線で結線することが望ましい。画素ローカル配線３５としては最下層でなくとも最上層の配線を用いないことが好ましい。
以上、説明したように、本発明の第２の実施形態に係る固体撮像装置によれば、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の画素ローカル配線３５との容量カップリングを抑圧できる。また、単位画素セル１３の微細化を実現できる。
（第３の実施形態）
以下、図面を参照しながら、本発明の第３の実施形態に係る固体撮像装置について説明する。以下では、第１の実施形態と異なる点を中心に説明する。
図５は、本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構造を示す断面図である。
この固体撮像装置は、垂直信号線１７が該垂直信号線１７に対応する単位画素セル１３に隣接する単位画素セル１３の画素電極５の下方に位置している点で第１の実施形態に係る固体撮像装置と異なる。
単位画素セル１３の微細化が進み、図５のように所定の単位画素セル１３の画素電極５の下方に所定の単位画素セル１３に隣接する単位画素セル１３に対応する垂直信号線１７を配することを避けることができなくなる可能性がある。従って、垂直信号線１７と画素電極５との間の容量カップリングを小さくするために、垂直信号線１７は最下層の配線により形成される。これは、画素電極５と垂直信号線１７との距離３６を大きくとるためである。
単位画素セル１３の微細化が進むと、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に隣接する単位画素セル１３に対応する垂直信号線１７とが固体撮像装置を上方から見てオーバーラップするが、このようなオーバーラップがない場合においても画素電極５と垂直信号線１７との容量カップリングが存在する。従って、オーバーラップがない場合においても垂直信号線１７を最下層の配線により形成することは有効である。垂直信号線１７としては最下層でなくとも最上層の配線を用いないことが有効である。
以上、説明したように、本発明の第３の実施形態に係る固体撮像装置によれば、垂直信号線１７は最下層の配線により形成されるため、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の信号出力線との容量カップリングを抑圧できる。
（第４の実施形態）
以下、図面を参照しながら、本発明の第４の実施形態に係る固体撮像装置について説明する。以下では、第３の実施形態と異なる点を中心に説明する。
図６は、本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構造を示す断面図である。
この固体撮像装置は、画素電極５と該画素電極５の下方に位置する垂直信号線１７との間には、これらの容量結合を抑えるシールド電極３７が設けられている点で第３の実施形態に係る固体撮像装置と異なる。
図６のように、固体撮像装置を画素電極５側からみたとき（固体撮像装置を上方からみたとき）、所定の単位画素セル１３の画素電極５と、所定の単位画素セル１３に隣接する単位画素セル１３に対応する垂直信号線１７とがオーバーラップしている場合でも、それらの間にシールド電極３７を挿入することで両者の容量カップリングを抑圧することができる。
なお、容量カップリングを抑圧するのが目的であるので、シールド電極３７は両者を平面的に完全にシールドする必要はない。そのためシールド電極３７の代わりに固体撮像装置のほかの配線を利用してシールド電極３７に兼用することも可能である。たとえばリセットトランジスタ１１のゲート電極４の配線、リセットトランジスタ１１及び増幅トランジスタ１０の電源配線、並びにアドレストランジスタ１２のゲート電極２の配線等をシールド電極３７として用いることが考えられる。
以上、説明したように、本発明の第４の実施形態に係る固体撮像装置によれば、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の信号出力線との容量カップリングを抑圧できる。
（第５の実施形態）
以下、図面を参照しながら、本発明の第５の実施形態に係る固体撮像装置について説明する。以下では、第２の実施形態と異なる点を中心に説明する。
図７は、本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構造を示す断面図である。
この固体撮像装置は、単位画素セル１３が増幅トランジスタ１０、リセットトランジスタ１１及びアドレストランジスタ１２を電気的に結線する配線を有し、単位画素セル１３の画素電極５の厚さがこれに隣接する単位画素セル１３の画素電極５と電気的接触のある配線の厚さより薄いという点で第２の実施形態に係る固体撮像装置と異なる。このとき、画素電極５と配線との間には絶縁層が設けられており、配線の幅をＷ、絶縁層の膜圧をＴ、画素電極５の厚さをｓ、隣接する単位画素セル１３の画素電極５間の距離をｐとするとき、画素電極５はｓ＜ｐ×Ｗ／Ｔを満足する。
第１〜４の実施形態においては、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の垂直信号線１７とのオーバーラップによる容量結合を問題としてきた。しかし、隣接する画素電極５間の電気的容量も同様に混色の要因となるため、これ以降はこの対策について述べる。隣接する画素電極５同士の容量結合と、画素電極５とこれに隣接する画素電極５と電気的接触のある配線との間の容量結合とが問題となる。混色の値となる画素電極５の持つすべての容量と、隣接する画素電極５間の容量との比は、上述した垂直信号線１７と画素電極５との間の容量比と同様に単位画素セル１３を微細化するにつれて増大してくる。これも上述したのと同じようにセル面積とセルの一辺の長さとの比が微細化により増大するためである。
まず、隣接する画素電極５間の容量結合に関して考察する。
画素電極５とその下方の配線との間の容量カップリングは、その配線の幅Ｗに比例し、画素電極５とその下方の配線との間の絶縁層の膜圧Ｔに反比例する。隣接する画素電極５間の容量の容量値は画素電極５の厚さｓに比例し、隣接する画素電極５間の隙間距離ｐに反比例する。従って、隣接する画素電極５間の容量の容量値を画素電極５とその下方の配線との間の容量の容量値より小さくするためには、画素電極５の厚さｓをｓ＜ｐ×Ｗ／Ｔに設定することが好ましい。配線と画素電極５との間の容量結合は一般に避けられない。それよりも隣接する画素電極５間の容量を小さくすることが容量カップリングによる解像度劣化を防ぐ目安となる。配線の幅Ｗは本固体撮像装置を作る時の最小の配線ルールでの幅であることが一つの目安となる。
これによって、隣接する画素電極５の間の容量カップリングが大きいことは容易に想像できる。この容量カップリングを小さくするには隣接する画素電極５間の距離を大きくするか、または画素電極５の厚さを薄くする必要があり、画素電極５間の距離を大きくとることは画素電極５間の上方の光電変換膜６で発生した電荷が隣接した画素電極５の信号となる可能性が高くなり、解像度の劣化を引き起こすため望ましくない。従って、隣接する画素電極５間の容量は画素電極５の厚さに比例する。容量カップリングを小さくするためにその厚さを配線の厚さより薄くすることとする。画素電極５の材料は配線の材料と異なることにより、画素電極５の間の容量カップリングを小さくすることができる。
以上、説明したように、本発明の第５の実施形態に係る固体撮像装置によれば、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の画素電極５との容量カップリングを抑圧できる。
（第６の実施形態）
以下、図面を参照しながら、本発明の第６の実施形態に係る固体撮像装置について説明する。以下では、第２の実施形態と異なる点を中心に説明する。
図８は、本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構造を示す断面図である。
この固体撮像装置は、単位画素セル１３が該単位画素セル１３に隣接する単位画素セル１３の画素電極５の下方に位置し、該単位画素セル１３の増幅トランジスタ１０とリセットトランジスタ１１とを結線する画素ローカル配線３５を有する点で第２の実施形態に係る固体撮像装置と異なる。このとき、画素ローカル配線３５は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている。具体的に、画素ローカル配線３５は、増幅トランジスタ１０及びリセットトランジスタ１１と画素電極５との間に設けられた多層配線層の最下層の配線で構成されている。そして、画素電極５と該画素電極５の下方に位置する画素ローカル配線３５との間には、これらの容量結合を抑えるシールド電極３７が設けられている。
ここでは画素電極５とこれに隣接する画素電極５と電気的接触ある配線層との間の容量結合についての対策について説明する。
単位画素セル１３の微細化が進むと、レイアウトの自由度がなくなってくるために、図９のように画素ローカル配線３５が隣接する単位画素セル１３の画素電極５と上面から見てオーバーラップする場合が発生する。その場合は図８のように画素ローカル配線３５と画素電極５との間にシールド電極３７を設けることが有効である。なお、容量カップリングを抑圧するのが目的であるので、シールド電極３７は両者を平面的に完全にシールドする必要はない。そのためシールド電極３７の代わりに固体撮像装置のほかの配線を利用してシールド電極３７に兼用することも可能である。たとえばリセットトランジスタ１１のゲート電極４の配線、リセットトランジスタ１１及び増幅トランジスタ１０の電源配線、並びにアドレストランジスタ１２のゲート電極２の配線等をシールド電極３７として用いることが考えられる。
以上、説明したように、本発明の第６の実施形態に係る固体撮像装置によれば、所定の単位画素セル１３の画素電極５と所定の単位画素セル１３に行方向で隣接する単位画素セル１３の画素ローカル配線３５との容量カップリングを抑圧できる。
（比較例）
以下、図面を参照しながら、本発明の実施形態の比較例に係る固体撮像装置について説明する。
図１０は、本比較例に係る固体撮像装置において、単位画素セルを３×３個配列した構成を示す平面図である。図１１は、本比較例に係る固体撮像装置の単位画素セルの詳細な構造を示す断面図である。
この単位画素セルでは、図１０に示されるように、半導体基板に形成された第１の活性領域１２２内部に増幅トランジスタ１１０、リセットトランジスタ１１１及びアドレストランジスタ１１２の活性領域が形成されている。第１の活性領域１２２上には、アドレストランジスタ１１２のゲート電極１０２、増幅トランジスタ１１０のゲート電極１０３、及びリセットトランジスタ１１１のゲート電極１０４が設けられている。増幅トランジスタ１１０、リセットトランジスタ１１１及びアドレストランジスタ１１２は、電源配線１２１及び垂直信号線１１７等の配線（図１０の太い線）と接続されている。
単位画素セルでは、図１１に示されるように、ｐ型シリコン基板１０１内に形成されたｎ型拡散層領域１０８Ａ及び１０８Ｂと、ｐ型シリコン基板１０１上に形成されたゲート電極１０４とからリセットトランジスタ１１１が形成されている。同様に、ｐ型シリコン基板１０１内に形成されたｎ型拡散層領域１０８Ｂ及び１０８Ｃと、ｐ型シリコン基板１０１上に形成されたゲート電極１０３とから増幅トランジスタ１１０が形成されている。さらに、ｐ型シリコン基板１０１内に形成されたｎ型拡散層領域１０８Ｃ及び１０８Ｄと、ｐ型シリコン基板１０１上に形成されたゲート電極１０２とからアドレストランジスタ１１２が形成されている。
ｎ型拡散層領域１０８Ａはリセットトランジスタ１１１のソースとして機能し、ｎ型拡散層領域１０８Ｂはリセットトランジスタ１１１及び増幅トランジスタ１１０のドレインとして機能している。ｎ型拡散層領域１０８Ｃは増幅トランジスタ１１０のソース及びアドレストランジスタ１１２のドレインとして機能し、ｎ型拡散層領域１０８Ｄはアドレストランジスタ１１２のソースとして機能している。
３つのトランジスタで構成される回路、つまりアドレストランジスタ１１２、増幅トランジスタ１１０及びリセットトランジスタ１１１からなる画素回路の上方には、画素電極１０５、光電変換膜１０６及び透明電極１０７が順次積層されている。
画素電極１０５は、コンタクトを介して増幅トランジスタ１１０のゲート電極１０３及びリセットトランジスタ１１１のソースとして機能しているｎ型拡散層領域１０８Ａと接続されている。画素電極１０５と接続されたｎ型拡散層領域１０８Ａは蓄積ダイオードとしても機能する。
なお、シリコン基板１０１の導電型はｐ型であり、各トランジスタはｎ−チャネル型であるとしたが、シリコン基板１０１の導電型はｎ型であり、各トランジスタはｐ−チャネル型でもかまわない。この場合は電圧電位の符号が逆になる。
図１０に示されるように、増幅トランジスタ１１０のゲート電極１０３とリセットトランジスタ１１１のソース及びドレインとを接続する画素電極配線１２３を中心部とし、画素電極１０５がレイアウトされている。
図１０のレイアウトで問題となるのは所定の単位画素セルに対応して設けられた垂直信号線１１７が所定の単位画素セルに隣接する単位画素セルの画素電極１０５と平面的にオーバーラップする点である。このオーバーラップは大きな結合容量を持ち、画像特性を劣化させる。図１０の構成では、単位画素セルは図１０の紙面横方向に同時にアドレスされるため、横方向に隣接する単位画素セル間での結合容量が問題となる。しかし、図１０の紙面上下方向では、隣接する単位画素セル間でどちらか一方の信号は同じタイミングで読み出されないので問題とならない。このようなことがレイアウト上おこりやすい理由は、垂直信号線１１７が単位画素セルの配列上最も端にあることが多いためである。単位画素セルのセルサイズが小さくなるとレイアウトの自由度がなくなりやすくなる傾向がある。
さらに、隣接する単位画素セルで画素電極１０５も近接しているので画素電極１０５間の容量も問題となる。画素電極１０５間の容量については紙面横方向だけでなく紙面縦方向も問題となる。理由は信号を読み出していない単位画素セルの画素電極１０５も信号成分を電圧として持つためである。
これに対し、第１〜６の実施形態の固体撮像装置は、このような問題を解決し、容量カップリングを抑えることができる。
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
本発明は、積層型の固体撮像装置に利用でき、特に小型の画像ピックアップ装置等に利用することができる。
１、１０１ シリコン基板
２、３、４、１０２、１０３、１０４ ゲート電極
５、１０５ 画素電極
６、１０６ 光電変換膜
７、１０７ 透明電極
８Ａ、８Ｂ、８Ｃ、８Ｄ、１０８Ａ、１０８Ｂ、１０８Ｃ、１０８Ｄ ｎ型拡散層領域
８Ｅ 素子分離領域
９ 光電変換膜部
１０、１１０ 増幅トランジスタ
１１、１１１ リセットトランジスタ
１２、１１２ アドレストランジスタ
１３ 単位画素セル
１５ 垂直走査部
１６ 光電変換膜制御線
１７、１１７ 垂直信号線
１８ 負荷部
１９ カラム信号処理部
２０ 水平信号読み出し部
２１、１２１ 電源配線
２２、１２２ 第１の活性領域
３０、４０ 第１の配線層
３１、４１ 第２の配線層
３２、４２ 第１のビアコンタクト
３３、４３ 第２のビアコンタクト
３５ 画素ローカル配線
３６ 距離
３７ シールド電極
１２３ 画素電極配線

Claims (16)

  1. ２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、
    前記単位画素セルは、
    半導体基板上に形成され、入射光を光電変換する光電変換膜と、
    前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
    前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
    前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、
    前記固体撮像装置は、
    前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、
    前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、
    前記垂直信号線は、該垂直信号線に対応する前記単位画素セルの前記画素電極の下方に位置する
    固体撮像装置。
  2. 前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている
    請求項１記載の固体撮像装置。
  3. 前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されている
    請求項２記載の固体撮像装置。
  4. 前記単位画素セルは、該単位画素セルの画素電極の下方に位置し、該単位画素セルの前記増幅トランジスタと前記リセットトランジスタとを結線するローカル配線を有する
    請求項１〜３のいずれか１項に記載の固体撮像装置。
  5. 前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている
    請求項４記載の固体撮像装置。
  6. 前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されている
    請求項５記載の固体撮像装置。
  7. ２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、
    前記単位画素セルは、
    半導体基板上に形成され、入射光を光電変換する光電変換膜と、
    前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
    前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
    前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、
    前記固体撮像装置は、
    前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、
    前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、
    前記垂直信号線は、該垂直信号線に対応する前記単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、
    前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている
    固体撮像装置。
  8. 前記垂直信号線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されている
    請求項７記載の固体撮像装置。
  9. ２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、
    前記単位画素セルは、
    半導体基板上に形成され、入射光を光電変換する光電変換膜と、
    前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
    前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
    前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、
    前記固体撮像装置は、
    前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、
    前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、
    前記垂直信号線は、該垂直信号線に対応する前記単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、
    前記画素電極と該画素電極の下方に位置する前記垂直信号線との間には、これらの容量結合を抑えるシールド電極が設けられている
    固体撮像装置。
  10. 前記シールド電極は、前記増幅トランジスタ、前記リセットトランジスタ又は前記選択トランジスタの配線である
    請求項９記載の固体撮像装置。
  11. ２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、
    前記単位画素セルは、
    半導体基板上に形成され、入射光を光電変換する光電変換膜と、
    前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
    前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
    前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、
    前記増幅トランジスタ、前記リセットトランジスタ及び前記選択トランジスタを電気的に結線する配線を有し、
    前記固体撮像装置は、
    前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、
    前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、
    前記画素電極の厚さが前記配線の厚さより薄い
    固体撮像装置。
  12. 前記画素電極と前記配線との間には絶縁層が設けられ、
    前記配線の幅をＷ、前記絶縁層の膜圧をＴ、前記画素電極の厚さをｓ、隣接する前記単位画素セルの前記画素電極間の距離をｐとするとき、前記画素電極は下記の式を満足する
    ｓ＜ｐ×Ｗ／Ｔ
    請求項１１記載の固体撮像装置。
  13. ２次元状に配列された複数の単位画素セルを備える固体撮像装置であって、
    前記単位画素セルは、
    半導体基板上に形成され、入射光を光電変換する光電変換膜と、
    前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
    前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
    前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタとを有し、
    前記固体撮像装置は、
    前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線と、
    前記垂直信号線に信号電圧を出力させる前記単位画素セルの行を選択する行選択部とを備え、
    前記単位画素セルは、該単位画素セルに隣接する前記単位画素セルの前記画素電極の下方に位置し、該単位画素セルの前記増幅トランジスタと前記リセットトランジスタとを結線するローカル配線を有し、
    前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最上層の配線層以外の配線で構成されている
    固体撮像装置。
  14. 前記ローカル配線は、前記増幅トランジスタ及び前記リセットトランジスタと前記画素電極との間に設けられた多層配線層の最下層の配線で構成されている
    請求項１３記載の固体撮像装置。
  15. 前記画素電極と該画素電極の下方に位置する前記ローカル配線との間には、これらの容量結合を抑えるシールド電極が設けられている
    請求項１３記載の固体撮像装置。
  16. 前記シールド電極線は、前記増幅トランジスタ、前記リセットトランジスタ又は前記選択トランジスタの配線である
    請求項１５記載の固体撮像装置。
JP2010157289A 2010-07-09 2010-07-09 固体撮像装置 Active JP5530839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010157289A JP5530839B2 (ja) 2010-07-09 2010-07-09 固体撮像装置
PCT/JP2011/003948 WO2012005014A1 (ja) 2010-07-09 2011-07-08 固体撮像装置
US13/722,135 US9105544B2 (en) 2010-07-09 2012-12-20 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010157289A JP5530839B2 (ja) 2010-07-09 2010-07-09 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014051872A Division JP2014146820A (ja) 2014-03-14 2014-03-14 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012019166A true JP2012019166A (ja) 2012-01-26
JP5530839B2 JP5530839B2 (ja) 2014-06-25

Family

ID=45441002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010157289A Active JP5530839B2 (ja) 2010-07-09 2010-07-09 固体撮像装置

Country Status (3)

Country Link
US (1) US9105544B2 (ja)
JP (1) JP5530839B2 (ja)
WO (1) WO2012005014A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
WO2017094322A1 (ja) * 2015-11-30 2017-06-08 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
JP2017195410A (ja) * 2012-06-25 2017-10-26 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2018011059A (ja) * 2012-06-21 2018-01-18 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
WO2020090150A1 (ja) * 2018-10-30 2020-05-07 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021059882A1 (ja) * 2019-09-26 2021-04-01 パナソニックＩｐマネジメント株式会社 撮像装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP6112312B2 (ja) * 2012-06-26 2017-04-12 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6179865B2 (ja) * 2012-06-26 2017-08-16 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその製造方法
WO2014002365A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014112279A1 (ja) * 2013-01-16 2014-07-24 ソニー株式会社 固体撮像素子および電子機器
JP6389685B2 (ja) * 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
JP6541313B2 (ja) * 2014-07-31 2019-07-10 キヤノン株式会社 光電変換装置、及び撮像システム
CN107018338B (zh) 2016-01-22 2021-01-29 松下知识产权经营株式会社 摄像装置
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN108987420B (zh) * 2017-06-05 2023-12-12 松下知识产权经营株式会社 摄像装置
CN109300923B (zh) * 2017-07-25 2023-11-17 松下知识产权经营株式会社 摄像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121731A (ja) * 1997-10-20 1999-04-30 Semiconductor Energy Lab Co Ltd イメージセンサ
JP2006191007A (ja) * 2004-12-30 2006-07-20 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサおよびその製造方法
JP2008227253A (ja) * 2007-03-14 2008-09-25 Fujifilm Corp 裏面照射型固体撮像素子
JP2008306155A (ja) * 2007-06-08 2008-12-18 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009212377A (ja) * 2008-03-05 2009-09-17 Fujifilm Corp 撮像素子及び撮像素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850030B2 (ja) 1979-03-08 1983-11-08 日本放送協会 光電変換装置およびそれを用いた固体撮像板
JPH09275201A (ja) * 1996-04-04 1997-10-21 Fuji Xerox Co Ltd 固体撮像素子
JPH10281870A (ja) 1997-02-04 1998-10-23 Matsushita Electron Corp 物理量分布検知半導体装置およびその駆動方法
US6469740B1 (en) 1997-02-04 2002-10-22 Matsushita Electric Industrial Co., Ltd. Physical quantity distribution sensor and method for driving the same
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US7242449B1 (en) * 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
US6730914B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes
JP4547281B2 (ja) * 2005-02-18 2010-09-22 富士フイルム株式会社 光電変換膜積層型固体撮像素子
US20090039397A1 (en) * 2007-08-09 2009-02-12 Micromedia Technology Corp. Image sensor structure
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121731A (ja) * 1997-10-20 1999-04-30 Semiconductor Energy Lab Co Ltd イメージセンサ
JP2006191007A (ja) * 2004-12-30 2006-07-20 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサおよびその製造方法
JP2008227253A (ja) * 2007-03-14 2008-09-25 Fujifilm Corp 裏面照射型固体撮像素子
JP2008306155A (ja) * 2007-06-08 2008-12-18 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009212377A (ja) * 2008-03-05 2009-09-17 Fujifilm Corp 撮像素子及び撮像素子の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011059A (ja) * 2012-06-21 2018-01-18 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
JP2017195410A (ja) * 2012-06-25 2017-10-26 パナソニックＩｐマネジメント株式会社 固体撮像装置
JPWO2014002332A1 (ja) * 2012-06-27 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
US9627431B2 (en) 2012-06-27 2017-04-18 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
US9935149B2 (en) 2012-06-27 2018-04-03 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device
WO2017094322A1 (ja) * 2015-11-30 2017-06-08 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
JP6180691B1 (ja) * 2015-11-30 2017-08-16 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
US10413162B2 (en) 2015-11-30 2019-09-17 Olympus Corporation Image sensor, endoscope, and endoscope system
WO2020090150A1 (ja) * 2018-10-30 2020-05-07 パナソニックＩｐマネジメント株式会社 撮像装置
JPWO2020090150A1 (ja) * 2018-10-30 2021-09-24 パナソニックＩｐマネジメント株式会社 撮像装置
JP7291894B2 (ja) 2018-10-30 2023-06-16 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021059882A1 (ja) * 2019-09-26 2021-04-01 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
WO2012005014A1 (ja) 2012-01-12
US20130113060A1 (en) 2013-05-09
JP5530839B2 (ja) 2014-06-25
US9105544B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP5530839B2 (ja) 固体撮像装置
KR101529094B1 (ko) 고체 촬상 소자 및 카메라
US9024240B2 (en) Compact image sensor arrangement with read circuitry over pixel zones
US8139133B2 (en) Photoelectric conversion device
JP4752447B2 (ja) 固体撮像装置およびカメラ
US8355069B2 (en) Solid-state image pickup device
US9386248B2 (en) Solid-state imaging device
KR20230093074A (ko) 반도체 장치 및 전자 기기
KR20100002184A (ko) 고체 촬상 장치 및 전자 기기
US20220394198A1 (en) Solid-state imaging element and electronic device
WO2012005010A1 (ja) 固体撮像装置
US20240038815A1 (en) Light detecting device and electronic device
JP2007294486A (ja) 固体撮像装置
JPWO2020090150A1 (ja) 撮像装置
US8653566B2 (en) Solid-state imaging device
US20090008686A1 (en) Solid-state imaging device with improved charge transfer efficiency
JP2014146820A (ja) 固体撮像装置
JP4961748B2 (ja) 固体撮像装置
US20080278614A1 (en) Solid-state imaging device having a plurality of lines formed in at least two layers on semiconductor substrate
JP5313550B2 (ja) 固体撮像装置
US20140110771A1 (en) Solid-state imaging device and semiconductor device
JP5083380B2 (ja) 固体撮像装置及び電子機器
JP2008071822A (ja) Ｍｏｓ型固体撮像装置
US11476287B2 (en) Image sensor with light blocking layer
JP2013197333A (ja) 固体撮像装置、カメラ、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R151 Written notification of patent or utility model registration

Ref document number: 5530839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151