JP2018011059A - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP2018011059A
JP2018011059A JP2017150534A JP2017150534A JP2018011059A JP 2018011059 A JP2018011059 A JP 2018011059A JP 2017150534 A JP2017150534 A JP 2017150534A JP 2017150534 A JP2017150534 A JP 2017150534A JP 2018011059 A JP2018011059 A JP 2018011059A
Authority
JP
Japan
Prior art keywords
contact plug
insulating film
solid
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017150534A
Other languages
English (en)
Inventor
良太 境田
Ryota Sakaida
良太 境田
高橋　信義
Nobuyoshi Takahashi
信義 高橋
幸作 佐伯
Kosaku Saeki
幸作 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018011059A publication Critical patent/JP2018011059A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ノイズの発生を抑え且つ画素領域のコンタクト抵抗を低減する。【解決手段】固体撮像素子１が備える撮像画素１０は、基板１００に形成された拡散領域である電荷蓄積部１０２と、基板上における電荷蓄積部１０２の側方に形成されたゲート電極１０３と、電荷蓄積部１０２の上に形成された絶縁膜３００と、該絶縁膜３００を貫通して電荷蓄積部１０２と接続された、半導体からなるコンタクトプラグ２００とを有している。コンタクトプラグ２００は、その下部が絶縁膜３００に埋め込まれ、且つ、その上部が絶縁膜３００から露出している。コンタクトプラグ２００の上部の表面には、シリサイド２１０が形成されている。電荷蓄積部１０２及びゲート電極１０３には、シリサイド２１０が形成されていない。【選択図】図２

Description

本開示は、固体撮像素子及びその製造方法に関する。
ディジタルスチルカメラ等に搭載されている固体撮像素子、例えば、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）センサ又はＣＣＤ（Charge-Coupled Device）センサは、２次元配置された複数のフォトダイオードを有している。従来において、各フォトダイオードは、半導体基板中にＰＮ接合を形成することにより構成されている。
近年、多画素化及び微細化に伴って画素サイズが小さくなっており、フォトダイオード領域の面積も小さくなる傾向にある。フォトダイオード領域の面積が小さくなると、１画素当たりの飽和信号量の低下、又は開口率及び集光効率の低下等による感度の低下等、センサ特性が低下するという問題が生じてきている。
さらに、飽和信号量及び感度特性が低下するのに伴い、ノイズの低減が重要となる。ノイズの要因の１つに、画素領域内の電荷蓄積部及び読み出し部等における結晶欠陥及び金属汚染がある。特に、画素領域のゲート電極及び拡散領域にシリサイドを形成した場合に、シリサイド形成用の金属が電荷蓄積部及び読み出し部等に拡散して、白きず等のノイズとして現れる。
従って、このようなノイズの問題を解決するために、画素領域についてはシリサイドを形成しない固体撮像素子が一般的となっている（例えば、特許文献１等を参照。）。
また、近年、光利用効率を上げるために基板の上方に有機光電変換層を積層した構造を採る固体撮像素子も開発されている（例えば、特許文献２等を参照。）。
特開２００６−２４５５４０号公報 特開２００９−１３００９０号公報 特開昭５８−１０３１６５号公報 特開昭５８−１０３１６６号公報 特開２００３−３３２５５１号公報
しかしながら、画素領域にシリサイドを形成しない場合でも、半導体基板上に形成された電荷蓄積部、読み出し部及びソース・ドレイン等の拡散領域とそれぞれ接続されるコンタクトには、タングステン又はチタン等の金属材料が用いられる。このため、拡散領域と金属コンタクトとの接触面において合金化反応が起こり、結晶欠陥が生じる。
半導体基板の画素領域に形成された拡散領域と金属コンタクトとの接触面積は比較的に小さい。しかし、微細化が進む固体撮像素子においては、この接触面で発生する結晶欠陥を起因とするノイズが無視できないレベルとなってきている。
また、画素領域にシリサイドを形成しない構造を採ると、コンタクト抵抗が大きくなる。さらに、微細化によりコンタクト抵抗が増大し、高速動作性等のセンサ特性が低下するという問題が生じる。
図１５にシリサイドを形成していない拡散領域上のコンタクトにおけるコンタクト径とコンタクト抵抗との相関を示す。コンタクト径とコンタクト抵抗との相関はコンタクトの構成材料、基板表面の不純物濃度及び処理温度等の条件により変わるため、図１５は一般的なコンタクト径とコンタクト抵抗との相関の一例を示している。従って、図１５に示す数値は概略である。高速動作のための回路動作の観点から、画素領域におけるコンタクト抵抗には、キロオーム（ｋΩ）オーダの低抵抗のコンタクト抵抗が求められるが、画素領域にシリサイドを形成しない構造で微細化が進むと、図１５から分かるように、コンタクト抵抗はメガオーム（ＭΩ）オーダの抵抗へと急激に増大する。
また、有機固体撮像素子においては、半導体基板に形成された拡散領域である電荷蓄積部と金属コンタクトとの接触面における結晶欠陥を起因とするノイズは、特に問題となる。光電変換層によって光生成された信号電荷は、半導体基板に形成された電荷蓄積部に蓄積される。光電変換層と電荷蓄積部とを電気的に接続するには、電荷蓄積部の上に金属コンタクトが形成される。前述したように電荷蓄積部が形成された半導体基板と金属コンタクトとの接触面において、合金化反応による結晶欠陥が発生し、電荷蓄積部におけるノイズの要因となる。有機固体撮像素子の場合は、信号を発生させる光電変換層と電荷蓄積部とが電気的に接続されている。このため、電荷蓄積部におけるノイズは信号電荷と共に蓄積される結果、センサ特性に大きく影響するので、問題は大きい。
本開示は、前記の問題を解決し、ノイズの発生を抑え且つ画素領域のコンタクト抵抗を低減できるようにすることを目的とする。
本開示の一態様に係る固体撮像素子は、基板上に複数の撮像画素が配列された撮像画素領域を有する固体撮像素子を対象とし、撮像画素は、基板に形成された拡散領域と、基板上における拡散領域の側方に形成された第１のゲート電極と、拡散領域の上に形成された第１の絶縁膜と、第１の絶縁膜を貫通して拡散領域と接続された、半導体からなる第１のコンタクトプラグとを有し、第１のコンタクトプラグは、その下部が第１の絶縁膜に埋め込まれ、且つその上部が第１の絶縁膜から露出しており、第１のコンタクトプラグの上部の表面には、シリサイドが形成されており、拡散領域及び第１のゲート電極は、第１の絶縁膜に覆われている。
本開示の一態様に係る固体撮像素子の製造方法は、基板上に複数の撮像画素が配列された撮像画素領域を有する固体撮像素子の製造方法を対象とし、基板上の撮像画素領域に、各撮像画素と対応して拡散領域を形成する工程と、拡散領域の上に絶縁膜を形成する工程と、絶縁膜に、拡散領域を露出する第１のホールを形成する工程と、絶縁膜の上に、第１のホールを埋め込むように半導体膜を形成する工程と、半導体膜から、第１のホールを埋め込み且つ絶縁膜から露出する第１のコンタクトプラグを形成する工程と、絶縁膜から露出する第１のコンタクトプラグの表面にシリサイドを形成する工程とを備え、第１のコンタクトプラグの上部の周縁部は、絶縁膜に乗り上げるように形成されている。
本開示は、半導体基板にフォトダイオードを形成した固体撮像素子にも、半導体基板の上方に有機半導体材料で形成した光電変換層を有する、いわゆる有機固体撮像素子にも適用可能である。
ここで、拡散領域とは、半導体基板に不純物の導入拡散を行なった領域をいい、信号電荷の蓄積及び読み出しを行なうための電荷蓄積部、読み出し部及びトランジスタのソース・ドレイン等を含む。
本開示に係る固体撮像素子及びその製造方法によると、低ノイズで且つ低抵抗な固体撮像素子を実現することができる。
図１は本開示に係る固体撮像素子の概略構成を示す模式的な平面図である。 図２は第１の実施形態に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図３は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図４は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図５は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図６は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図７は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図８は第１の実施形態に係る固体撮像素子の製造方法の一工程を示す模式的な断面図である。 図９は第２の実施形態に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図１０は第１の実施形態の第１変形例に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図１１は第１の実施形態の第２変形例に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図１２（ａ）〜図１２（ｄ）は第１の実施形態の第３変形例に係る固体撮像素子の要部の製造方法を示す工程順の断面図である。 図１３は第１の実施形態の第４変形例に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図１４（ａ）は第１の実施形態の第５変形例に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。図１４（ｂ）は第１の実施形態の第６変形例に係る固体撮像素子における撮像画素領域の一部を示す模式的な断面図である。 図１５はシリサイドを形成していない拡散領域上のコンタクトにおけるコンタクト径とコンタクト抵抗との相関を示すグラフである。
本開示の一実施形態に係る固体撮像素子は、基板上に複数の撮像画素が配列された撮像画素領域を有する固体撮像素子を対象とし、撮像画素は、基板に形成された拡散領域と、基板上における拡散領域の側方に形成された第１のゲート電極と、拡散領域の上に形成された第１の絶縁膜と、第１の絶縁膜を貫通して拡散領域と接続された、半導体からなる第１のコンタクトプラグとを有し、第１のコンタクトプラグは、その下部が第１の絶縁膜に埋め込まれ、且つその上部が第１の絶縁膜から露出しており、第１のコンタクトプラグの上部の表面には、シリサイドが形成されており、拡散領域及び第１のゲート電極は、第１の絶縁膜に覆われている。
一実施形態に係る固体撮像素子によると、撮像画素領域に形成される第１のコンタクトプラグは、半導体からなるため、第１のコンタクトプラグと拡散領域との接合面で合金化反応が起きず、その結果、結晶欠陥に起因するノイズが発生しない。さらに、半導体からなる第１のコンタクトプラグの上部の表面にはシリサイドが形成されるものの、第１のコンタクトプラグの上部の表面にシリサイドを形成する際に、撮像画素領域内の拡散領域及び第１のゲート電極は、第１の絶縁膜で保護されている。このため、撮像画素領域内の拡散領域及び第１のゲート電極にはシリサイドが形成されない。従って、撮像画素領域内では金属汚染が起こらず低ノイズとなる。また、第１のコンタクトプラグの上部の表面にシリサイドが形成されているため、該第１のコンタクトプラグの上に他のコンタクトを形成しても、第１のコンタクトプラグの上部と他のコンタクトの底部との接触面における抵抗が高抵抗とはならない。このため、本開示に係る固体撮像素子は、ノイズ及び抵抗を低減することができる。
一実施形態に係る固体撮像素子において、第１のコンタクトプラグの上部の周縁部は、第１の絶縁膜の上に乗り上げるように形成されていてもよい。
このようにすると、第１の絶縁膜から露出するコンタクトプラグの上部のみを確実にシリサイド化することができる。その上、上側の他のコンタクトと低抵抗で接続できると共に、第１のコンタクトプラグの上面の面積を大きくすることができるため、他のコンタクトとのアライメントのずれに対する許容量も大きくすることが可能となる。
一実施形態に係る固体撮像素子において、撮像画素は、ゲート電極の上に形成された第２の絶縁膜と、第２の絶縁膜を貫通して第１のゲート電極と接続された第２のコンタクトプラグとを有し、第２のコンタクトプラグは、第１のコンタクトプラグを構成する半導体と同一の材料により形成され、その下部は第２の絶縁膜に埋め込まれ、且つその上部は第２の絶縁膜から露出しており、第２のコンタクトプラグの上部の表面には、シリサイドが形成されていてもよい。
このようにすると、撮像画素領域に形成された拡散領域及びゲート電極には、半導体からなり且つ上部の表面にシリサイドが形成された第１のコンタクトプラグ及び第２のコンタクトプラグがそれぞれ接続される。このため、ノイズ及び抵抗をさらに低減することができる。なお、上面がシリサイド化されていないコンタクトプラグの場合は、撮像画素領域内の拡散領域及びゲート電極と接続される上側の他のコンタクトが、シリサイド化されていない領域の上に形成される。この状態では、抵抗が非常に高くなるため、微細化には他のコンタクトの形成時の温度条件等を工夫し且つ限定する必要がある。しかし、本開示の固体撮像素子においては、他のコンタクトを形成する場合に、半導体からなり上部の表面がシリサイド化された第１のコンタクトプラグの上に他のコンタクトを形成することができるので、他のコンタクトの形成時の温度条件等の制限が従来と比べて大幅に緩和できる。
この場合に、第１の絶縁膜と第２の絶縁膜とは、同一組成の連続した絶縁膜であってもよい。
このようにすると、拡散領域の上の第１の絶縁膜とゲート電極の上の第２の絶縁膜とを同一の工程で形成することができる。さらに、第１のコンタクトプラグ及び第２のコンタクトプラグを形成するための絶縁膜と、撮像画素領域の拡散領域及びゲート電極のシリサイド化を防ぐブロック層としての絶縁膜とを、同一の工程で形成することができる。従って、製造工程を簡略化できるので、固体撮像素子の製造コストを低減することができる。
一実施形態に係る固体撮像素子において、拡散領域は、ｐＭＯＳトランジスタを構成していてもよい。
このように、撮像画素領域に形成されたトランジスタがｐＭＯＳトランジスタである場合は、ｎＭＯＳトランジスタと比べて、シリサイド化されていない拡散領域におけるコンタクト抵抗がより高抵抗となる。従って、第１のコンタクトプラグの上部の表面をシリサイド化することにより、得られる低抵抗化の効果がより大きくなる。
一実施形態に係る固体撮像素子において、半導体は、ボロンドープドポリシリコンであってもよい。
このようにすると、低抵抗で且つ上部の表面がシリサイド化された第１のコンタクトプラグを得ることができる。
一実施形態に係る固体撮像素子は、第１のゲート電極の一方の側面に形成されたサイドウォールと、第１のゲート電極の拡散領域側に位置する他方の側面から拡散領域の上に形成された第３の絶縁膜とをさらに備え、第３の絶縁膜は、拡散領域の上においては拡散領域と第１の絶縁膜との間に形成され、第１のコンタクトプラグは、第３の絶縁膜を貫通していてもよい。
このようにすると、サイドウォール形成膜を用いて第３の絶縁膜とすることができる。この場合、エッチング等により、拡散領域の上の第３の絶縁膜を除去しないことから、拡散領域において、サイドウォール形成時のエッチングによるダメージがない。その結果、ノイズをより低減することができる。
この場合に、サイドウォールは、少なくとも２層の絶縁膜が積層された積層膜であり、第３の絶縁膜は、該積層膜を構成する複数の絶縁膜のうちの１つであってもよい。
このようにすると、拡散領域の上に残る第３の絶縁膜の膜厚を薄くすることができるので、半導体からなる第１のコンタクトプラグを形成するためのホールの形成が容易となる。
一実施形態に係る固体撮像素子が第２のコンタクトプラグを備えている場合に、第１のコンタクトプラグの下部におけるコンタクト径は、第２のコンタクトプラグの下部におけるコンタクト径よりも小さくてもよい。
このようにすると、拡散領域と半導体からなる第１のコンタクトプラグとの接触面積が小さくなる。このため、第１のコンタクトプラグを形成するために第１の絶縁膜にエッチング等によりホールを形成する際の拡散領域へのエッチングダメージが小さくなる。その結果、ノイズを低減することができる。さらに、第１のゲート電極と半導体からなる第２のコンタクトプラグとの接触面積が大きくなるため、第１のゲート電極と第２のコンタクトプラグとのコンタクト抵抗を低減することができる。なお、第１のゲート電極と第２のコンタクトプラグとの接触面積を大きくしても、第１の絶縁膜にエッチング等によりホールを形成する際の拡散領域へのダメージは増大しない。
一実施形態に係る固体撮像素子において、第１のコンタクトプラグにおける下部の底面の中央部分は、拡散領域に形成された凹部に埋め込まれていてもよい。
このようにすると、第１の絶縁膜のホールの形成時におけるダメージが大きいドライエッチングによって露出する拡散領域の面積を小さくすることができる。このため、拡散領域に対するダメージが低減できると共に、ダメージが小さいウエットエッチングによって拡散領域の表面の露出面積を拡大することができるので、低抵抗化をさらに促進することができる。
一実施形態に係る固体撮像素子において、拡散領域、第１のゲート電極及び第１のコンタクトプラグは、シリコンを主成分としてもよい。
このように、シリコンは、電荷の移動度が高く、且つ、微細化技術の進展とその低コスト性から有利である。
一実施形態に係る固体撮像素子は、基板上で且つ拡散領域を挟んで第１のゲート電極と反対側の領域に形成された第２のゲート電極と、第１のコンタクトプラグの上に形成された導電性を有するコンタクトとをさらに備え、第１のコンタクトプラグの上部における側端部の一部は、第１のゲート電極の上方又は第１のゲート電極の側方に形成されたサイドウォールの上方に位置し、第１のコンタクトプラグの上部における側端部の他部は、第２のゲート電極の上方又は第２のゲート電極の側方に形成されたサイドウォールの上方に位置し、第１のコンタクトプラグの上面における拡散領域の上側部分には凹部が形成されており、コンタクトは、第１のコンタクトプラグの上面の凹部と接続されていてもよい。
このようにすると、第１のコンタクトプラグの上に接続される導電性を有するコンタクトとの接触面積を拡大することができるので、接触抵抗をより低減することができる。
一実施形態に係る固体撮像素子が第２のコンタクトプラグを備えている場合に、第１のコンタクトプラグと第２のコンタクトプラグとは、一体に形成されていてもよい。
このようにすると、上部の表面がシリサイド化されたコンタクトプラグが、拡散領域及び各ゲート電極の両方に跨って形成される。これにより、コンタクトプラグは、拡散領域と各ゲート電極とを接続する配線の機能をも有する。さらに、コンタクトプラグの上部は、シリサイド化されていることにより、低抵抗で接続することができる。
一実施形態に係る固体撮像素子は、拡散領域に隣接する他の拡散領域と、他の拡散領域の上に形成された第１の絶縁膜と、第１の絶縁膜を貫通して他の拡散領域と接続された、半導体からなる第３のコンタクトプラグとを有し、第３のコンタクトプラグは、第１のコンタクトプラグを構成する半導体と同一の材料により形成され、その下部は第１の絶縁膜に埋め込まれ、且つその上部が第１の絶縁膜から露出しており、第３コンタクトプラグの上部の表面には、シリサイドが形成されており、第１のコンタクトプラグと第３のコンタクトプラグとは、一体に形成されていてもよい。
このようにすると、上部の表面がシリサイド化されたコンタクトプラグが、隣接するトランジスタの拡散領域に跨って形成される。これにより、コンタクトプラグは、隣接する拡散領域を接続する配線の機能をも有する。さらに、コンタクトプラグの上部は、シリサイド化されていることにより、低抵抗で接続することができる。
一実施形態に係る固体撮像素子において、拡散領域は電荷蓄積部であり、電荷蓄積部の上方に形成された光電変換層をさらに備えていてもよい。
このようにすると、有機固体撮像素子において、センサ特性に影響が大きい電荷蓄積部におけるノイズの発生を低減することができる。
この場合に、一実施形態に係る固体撮像素子は、第１のコンタクトプラグの上に形成された導電性を有するコンタクトをさらに備え、光電変換層は、第１のコンタクトプラグとコンタクトとを介して電荷蓄積部と電気的に接続されていてもよい。
このようにすると、導電性を有するコンタクトは、電荷蓄積部とは直接に接触しないため、合金化反応による結晶欠陥は発生しない。このため、上側の他のコンタクトをタングステン（Ｗ）又はチタン（Ｔｉ）等の金属材料によって形成してもよく、コンタクト抵抗を確実に低減することができる。
本開示の一実施形態に係る固体撮像素子の製造方法は、基板上に複数の撮像画素が配列された撮像画素領域を有する固体撮像素子の製造方法を対象とし、基板上の撮像画素領域に、各撮像画素と対応して拡散領域を形成する工程と、拡散領域の上に絶縁膜を形成する工程と、絶縁膜に、拡散領域を露出する第１のホールを形成する工程と、絶縁膜の上に、第１のホールを埋め込むように半導体膜を形成する工程と、半導体膜から、第１のホールを埋め込み且つ絶縁膜から露出する第１のコンタクトプラグを形成する工程と、絶縁膜から露出する第１のコンタクトプラグの表面にシリサイドを形成する工程とを備え、第１のコンタクトプラグの上部の周縁部は、絶縁膜に乗り上げるように形成されている。
一実施形態に係る固体撮像素子の製造方法によると、拡散領域と接続され、低抵抗で且つ上部の表面のみがシリサイド化されたコンタクトプラグを形成することができる。
一実施形態に係る固体撮像素子の製造方法は、絶縁膜を形成する工程よりも前に、基板上における拡散領域の側方にゲート電極を形成する工程をさらに備え、第１のホールを形成する工程は、ゲート電極を露出する第２のホールを形成する工程を含み、第１のコンタクトプラグを形成する工程は、半導体膜から、第２のホールを埋め込み且つ絶縁膜から露出する第２のコンタクトプラグを形成する工程を含み、シリサイドを形成する工程において、絶縁膜から露出する第２のコンタクトプラグの表面にも同時にシリサイドを形成し、第２のコンタクトプラグの上部の周縁部は絶縁膜に乗り上げている。
このようにすると、ゲート電極と接続され、低抵抗で且つ上部の表面がシリサイド化されたコンタクトプラグを形成することができる。
一実施形態に係る固体撮像素子の製造方法は、第１のコンタクトプラグを形成する工程において、絶縁膜における第１のコンタクトプラグを形成しない領域は、絶縁膜の厚さ方向に、絶縁膜の少なくとも一部を残してもよい。
このようにすると、コンタクトプラグを形成しない領域の下方に位置するゲート電極や拡散領域の表面がシリサイド化されることを確実に防止することができる。
一実施形態に係る固体撮像素子の製造方法において、拡散領域及び第１のコンタクトプラグは、シリコンを主成分としてもよい。
このように、シリコンは、電荷の移動度が高く、且つ、微細化技術の進展とその低コスト性から有利である。
ところで、本開示に係る固体撮像素子は、公知の半導体集積回路又は有機固体撮像素子等の製造プロセスにより製造することができる。その概略は、リソグラフィ及びエッチングによるパターン形成、イオン注入による拡散領域の形成、スパッタ法又は化学的気相堆積（ＣＶＤ）法による素子形成材料の配置、非パターン部の除去、及び必要な熱処理等の反復操作による。また、光電変換層に有機半導体材料等を用いた、いわゆる有機固体撮像素子の場合は、有機光電変換層及び透明電極を形成するプロセス及び操作等が加わる。
本開示は、半導体基板の内部にフォトダイオードを形成した固体撮像素子にも、また、半導体基板の上方に有機半導体材料からなる光電変換層を設けた有機固体撮像素子にも適用することができる。
固体撮像素子は、光電変換部、電荷転送部、読み出し部、電極、配線並びに電荷蓄積部等の各領域及び部材を、半導体基板の内部又は半導体基板の上方に備えている。
電荷転送部及び読み出し部には、電荷の移動度が高い半導体材料を用いる。なかでも、微細化技術の進展とその低コスト性から、半導体材料はシリコンが好ましい。
電荷の転送及び読み出し方式には、多くの種類があるが、いずれの方式でも構わない。好ましくは、ＣＭＯＳ方式又はＣＣＤ方式である。さらには、ＣＣＤ方式よりもＣＭＯＳ方式の方が高速読み出し、画素の加算、部分読み出し及び低消費電力等の点で好ましいことが多い。
また、有機固体撮像素子の場合は、電荷の蓄積、転送及び読み出しの各領域については、上記の特許文献３、特許文献４及び特許文献５等を参考にすることができる。
例えば、ＭＯＳトランジスタを用いた固体撮像素子の場合は、入射光により光電変換部で電荷が光生成され、所定の電極に電圧を印加することにより、光電変換部に生じる電界によって電荷が電極まで移動する。さらに、半導体基板の電荷蓄積部にまで移動して電荷が蓄積される。電荷蓄積部に蓄積された電荷は、ＭＯＳトランジスタのスイッチングにより読み出し部に転送され、さらに電気信号として読み出されて外部回路に出力される。
また、有機固体撮像素子の場合は、光電変換層と接触する電極のうち半導体基板側に設けられる画素電極、さらに該画素電極と接続される配線には、任意の金属を用いることができる。なかでも、画素電極及び配線には、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）若しくはタングステン（Ｗ）又はこれらの合金を用いることが好ましい。光電変換層と接触する電極のうち半導体基板と反対側に設けられる対向電極についても、任意の金属を用いることができ、特に、光の透過性が高いＩＴＯ（酸化インジウム錫）又はＩＺＯ（酸化インジウム亜鉛）が好ましい。
なお、半導体基板の内部にフォトダイオードを設ける固体撮像素子及び有機固体撮像素子のいずれの場合も、入射光を、例えばＲＧＢ（赤・緑・青）に分けるカラーフィルタ及び入射光を集光するマイクロレンズ等の部材を備えている。
次に、本開示に係る固体撮像素子に設けるコンタクトプラグについて説明する。
本開示に係る固体撮像素子は、画素領域に、半導体からなり、上部の表面にシリサイドが選択的に形成されたコンタクトプラグを備えている。コンタクトプラグを構成する半導体の材料としては、ポリシリコン、ゲルマニウム（Ｇｅ）又はヒ化ガリウム（ＧａＡｓ）を含む材料が好ましい。また、該半導体には、リン（Ｐ）又はボロン（Ｂ）等の不純物がドープされていてもよい。シリサイドに用いる材料としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）又は白金（Ｐｔ）等が好ましい。
半導体基板における撮像画素領域には、複数の撮像画素を形成するための拡散領域が形成される。拡散領域には、トランジスタを構成するソース・ドレインが設けられる。さらに、半導体基板の内部にフォトダイオードを設ける固体撮像素子の場合は、半導体基板の内部にフォトダイオード、電荷蓄積部及び読み出し部が設けられる。また、有機固体撮像素子の場合は、電荷蓄積部等が設けられる。
半導体基板の主面上にはゲート絶縁膜が形成され、ゲート絶縁膜の上には、例えば信号電荷を読み出すトランジスタを構成するゲート電極が形成される。ゲート電極の側面には、サイドウォールが形成される。サイドウォールには、シリコン酸化物若しくはシリコン窒化物又はこれらの積層膜等が用いられる。
さらに、半導体基板上の拡散領域及びゲート電極の上には絶縁膜が形成される。拡散領域及びゲート電極を覆う絶縁膜は、１つの層からなっていてもよく、また、複数の材料からなる積層膜であってもよい。半導体からなるコンタクトプラグと拡散領域、又は該コンタクトプラグとゲート電極とを接触させるために、絶縁膜には、ドライエッチング等により拡散領域又はゲート電極を露出するホールを形成する。ホールが形成された絶縁膜の上に、半導体膜をホールに埋め込むように、半導体基板上の全面に形成する。形成された半導体膜をエッチング等によって所望の領域を残して除去することにより、半導体からなり、下部が絶縁膜に埋め込まれ、且つ上部が絶縁膜上におけるホールの周縁部に乗り上げた形状を持つコンタクトプラグが形成される。
すなわち、本開示においては、コンタクトプラグ形成用の半導体膜が、拡散領域及びゲート電極の上に成膜された絶縁膜の上に形成されている。このため、該絶縁膜は、半導体膜をエッチングする際に、該半導体膜の下方にある拡散領域をエッチングダメージから保護する機能を有する。
さらに、拡散領域と半導体膜及びゲート電極と半導体膜との間に設けられた絶縁膜は、エッチングによって除去せずに残す構造とすることにより、残った絶縁膜をシリサイド工程におけるシリサイドブロック層として用いることができる。従って、シリサイドを形成しない領域においては、シリサイドブロック層となる絶縁膜を残し、一方、ゲート電極及びソース・ドレインにシリサイドを形成する周辺回路領域等ではシリサイドブロック層となる絶縁膜を除去すれば、所望の領域にのみシリサイドを形成することができる。
さらに、半導体からなるコンタクトプラグは、その上部がシリサイドブロック層となる絶縁膜より上方にあるため、露出した表面部分はシリサイドが自己整合的に形成される。従って、半導体からなり、上部の表面はシリサイド化され、絶縁膜のホールに埋め込まれた下部はシリサイド化されないコンタクトプラグを形成することができる。
このように、半導体基板の拡散領域をエッチングダメージから保護する機能を有する絶縁膜とシリサイドブロック層として機能する絶縁膜とを、一回の工程で形成することができる。このため、成膜工程を簡略化できるので、その分の製造コストを低減することができる。
半導体からなるコンタクトプラグと接続される上方のコンタクトは、タングステン（Ｗ）又はチタン（Ｔｉ）等の金属からなるコンタクト（金属コンタクト）であってもよい。従来の固体撮像素子は、拡散領域又はゲート電極と直接に接触するコンタクトは金属コンタクトであったが、本開示に係る固体撮像素子は、撮像画素領域における、拡散領域又はゲート電極と金属コンタクトとの間に、半導体からなり且つ上部の表面にシリサイドが形成されたコンタクトプラグが配置される構造を持つ。すなわち、半導体基板の拡散領域又はゲート電極は、上部の表面にシリサイドが形成されたコンタクトプラグを介して上側の金属コンタクトと電気的に接続されることとなる。
以下では、本開示を実施するための形態について、図面を参照しながら説明する。なお、以下の各実施形態は、本開示の構成及びそこから奏される作用及び効果を分かり易く説明するために用いる一例であって、本開示は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
（第１の実施形態）
第１の実施形態においては、本開示に係る固体撮像素子が有機固体撮像素子である場合について説明する。
（１）固体撮像素子の概略構成
図１に示すように、第１の実施形態に係る固体撮像素子１は、複数の撮像画素がアレイ状に配置された撮像画素領域１ａと、各撮像画素から出力される信号を処理するロジック回路が形成された周辺回路領域１ｂとから構成される。より具体的には、撮像画素領域１ａから周辺回路領域１ｂに信号が読み出されて、外部に出力される。図１の拡大図に示すように、固体撮像素子１の撮像画素領域１ａには、複数の撮像画素１０が２次元配列されている。各撮像画素１０には、対応付けられた色のカラーフィルタＲ、Ｇ、Ｂがそれぞれ所定の配列により設けられている。
（２）固体撮像素子における各撮像画素の構成
図２は、図１における撮像画素領域１ａの一部であるＩ−Ｉ線の模式的な断面構成を示している。
図２に示すように、基板１００の上には、層間絶縁層１０１、光電変換層１１１、対向電極１０８、カラーフィルタ１１２及びトップレンズ（マイクロレンズ）１１４が、Ｚ軸方向（基板面の法線方向）に基板１００側から順次積層されて形成されている。
基板１００の上部には、Ｘ軸方向に互いに間隔をおいた拡散領域である電荷蓄積部１０２及び読み出し部１０４がそれぞれ形成されている。基板１００の主面上における電荷蓄積部１０２と読み出し部１０４との間の領域には、ゲート絶縁膜（図示せず）を介在させたゲート電極１０３が設けられている。
電荷蓄積部１０２及びゲート電極１０３の上には、コンタクトプラグ２００及び金属コンタクト１０６との各接触領域を除いて、絶縁膜３００が形成されている。コンタクトプラグ２００は、半導体からなり、絶縁膜３００における電荷蓄積部１０２の上側に設けられたホール３１０を貫通するように形成されている。従って、コンタクトプラグ２００は、電荷蓄積部１０２と接触している。
ゲート電極１０３及びコンタクトプラグ２００は、それぞれ金属コンタクト１０６を介して、層間絶縁層１０１の内部に設けられた配線１０５と接続されている。ゲート電極１０３と直接に接続される金属コンタクト１０６は、絶縁膜３００に形成されたホール３２０に下部が埋め込まれて、ゲート電極１０３と接触している。また、図示はしていないが、基板１００の上部の他の部分には、トランジスタを構成するソース・ドレイン等、他の拡散領域が形成されており、これらの拡散領域にも、絶縁膜３００に形成されたホール３２０に下部が埋め込まれた金属コンタクト１０６が接触して形成されている。
半導体からなるコンタクトプラグ２００における絶縁膜３００から露出する部分の上面及び側面には、シリサイド２１０が形成されている。言い換えれば、コンタクトプラグ２００における絶縁膜３００に埋め込まれた下部にはシリサイドが形成されておらず、絶縁膜３００から露出する上部において、その表面にシリサイド２１０が形成されている。ここで、シリサイド２１０の材料には、コバルト（Ｃｏ）、ニッケル（Ｎｉ）又は白金（Ｐｔ）等を用いることができる。なお、図２に示すコンタクトプラグ２００は、シリサイド２１０をも含んだ構成とする。これは以下の記載についても同様である。
層間絶縁層１０１と光電変換層１１１との境界部分には、各撮像画素１０に対応して画素電極１０７が設けられている。各画素電極１０７は、該画素電極１０７の下側に設けられた上部コンタクト１０９を介して層間絶縁層１０１の内部の配線１０５とそれぞれ接続されている。
基板１００は、シリコン単結晶からなる半導体基板が好ましい。ゲート電極１０３には、信号電荷を読み出すための電圧が印加される。ゲート電極１０３の構成材料には、ポリシリコン（多結晶シリコン）が好ましい。また、ポリシリコンには、ボロン（Ｂ）がドープされていてもよい。なお、上述したように、図示を省略しているが、図２においては、基板１００とゲート電極１０３との間にはゲート絶縁膜が形成されている。また、ゲート電極１０３の側面には絶縁性のサイドウォールが形成されていてもよい。
基板１００に設けられた電荷蓄積部１０２は、光電変換層１１１により光生成された信号電荷を蓄積する領域であり、読み出し部１０４は、ゲート電極１０３への電圧の印加により読み出された電荷を周辺回路領域１ｂに読み出すための領域である。各画素電極１０７から信号電荷（有機固体撮像素子の場合は、主に正孔）を取り出す場合には、イオン注入等により電荷蓄積部１０２を形成する。また、図２においては、図示を省略しているが、電荷蓄積部１０２以外にもウエル等のｐ型の拡散層層又はｎ型の拡散層が形成されている。さらに、読み出された信号電荷（信号電圧）を外部に出力する回路を構成するトランジスタ、コンタクト及び配線等が形成されている。
配線１０５、金属コンタクト１０６、上部コンタクト１０９及びコンタクトプラグ２００は、画素電極１０７から電荷蓄積部１０２への信号電荷の移動、並びに信号電圧の伝達等の経路として機能する。電荷蓄積部１０２及びゲート電極１０３と接続される金属コンタクト１０６の材料としては、タングステン（Ｗ）が好ましい。画素電極１０７と接続される上部コンタクト１０９の材料としては、アルミニウム（Ａｌ）が好ましい。また、コンタクトプラグ２００の材料としては、ポリシリコンが好ましく、ポリシリコンには、ボロン（Ｂ）又はリン（Ｐ）がドープされていてもよい。
配線１０５は、１層の構成に限られず、２層以上で構成されていてもよい。配線１０５の配線層の数は、回路によって適宜設定することができる。
画素電極１０７には、アルミニウム（Ａｌ）を用いることが好ましい。例えば、層間絶縁層１０１の上に、スパッタリング法等によってアルミニウムを積層し、積層されたアルミニウムの上に所望の電極パターンを有するレジスト膜を形成する。その後、形成したレジスト膜をマスクとするドライエッチングによって、所望の画素電極１０７を形成できる。これらのプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスによって容易に調整できる。
画素電極１０７の上に形成される光電変換層１１１は、フラッシュ蒸着により、銅フタロシアニンと可視領域においてブロードな吸収を有するフラーレンとの混合層等によって形成される。光電変換層１１１は、カラーフィルタ１１２を透過したそれぞれの光を吸収し、光電変換により電荷が生成される。光電変換層１１１の上に形成される対向電極１０８は、真空蒸着法等により形成される。信号となる入射光は、対向電極１０８を透過して光電変換層１１１に入射するため、対向電極１０８には光の透過性が高いＩＴＯを用いることが好ましい。
対向電極１０８の上のカラーフィルタ１１２は、各撮像画素１０と対応した透過波長を有するフィルタである。各カラーフィルタ１１２の上にはそれぞれトップレンズ１１４が形成されている。
（３）固体撮像素子におけるコンタクトプラグの製造方法
以下に、半導体からなり、上部にシリサイドが選択的に形成されたコンタクトプラグ２００の製造プロセスの特徴となる工程について、図３から図８を参照しながら説明する。なお、図３から図８においては、コンタクトプラグ２００の形成における要部となる部分を抽出して描いている。
まず、図３に示すように、基板１００の主面上に、例えば酸化シリコンからなるゲート絶縁膜（図示せず）及びポリシリコンからなるゲート電極１０３を選択的に形成する。その後、イオン注入法により、所望のレジストパターン及びゲート電極１０３をマスクとして、基板１００の上部に電荷蓄積部１０２及び読み出し部１０４を含む拡散領域をそれぞれ形成する。なお、ゲート電極１０３の側面にはサイドウォールを形成してもよい。この場合のイオン注入は、デバイス特性等に合わせてサイドウォールの形成前若しくは形成後、又は形成前後の両方で行う。続いて、ＣＶＤ法等により、例えば酸化シリコンからなる絶縁膜３００を基板１００の上の全面に、電荷蓄積部１０２、ゲート電極１０３及び読み出し部１０４を覆うように形成する。
次に、図４に示すように、形成された絶縁膜３００における電荷蓄積部１０２の上側部分に対して、通常のリソグラフィプロセス及びエッチングプロセスにより、絶縁膜３００に電荷蓄積部１０２を露出するホール３１０を開口する。
次に、図５に示すように、ＣＶＤ法等により、ホール３１０を形成した絶縁膜３００の上に、例えばポリシリコンからなる半導体膜２００Ａをホール３１０の内部に埋め込むように形成する。
次に、図６に示すように、半導体膜２００Ａにおけるコンタクトプラグ２００の形成部分を除く領域に対してドライエッチング等を行って、半導体膜２００Ａからなるコンタクトプラグ２００を形成する。ここで、コンタクトプラグ２００の形成部分は、半導体膜２００Ａのホール３１０に埋め込まれた下部と、絶縁膜３００におけるホール３１０の周縁部の上側に乗り上げた部分を含む上部とから構成される。これにより、コンタクトプラグ２００の基板面に垂直な断面形状がほぼＴ字状となる。なお、絶縁膜３００における半導体膜２００Ａがエッチングにより除去される領域の下側部分、すなわち、絶縁膜３００におけるコンタクトプラグ２００が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、絶縁膜３００における半導体膜２００Ａをエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
続いて、図示はしていないが、図１に示す周辺回路領域１ｂにおいて、シリサイドが形成されるゲート電極及びソース・ドレイン等の上に成膜された絶縁膜３００は、エッチング等によって、シリサイド化を行なう前に除去する。
次に、図７に示すように、絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００の絶縁膜３００から露出する部分にシリサイド２１０を選択的に、すなわち自己整合的に形成する。ここで、電荷蓄積部１０２のコンタクトプラグ２００との接続部を除く領域、読み出し部１０４及びゲート電極１０３の上には、絶縁膜３００がシリサイドブロック層として残っている。このため、電荷蓄積部１０２、読み出し部１０４及びゲート電極１０３にはシリサイド２１０は形成されない。また、図示はしていないが、図１に示す周辺回路領域１ｂにおいては、絶縁膜３００が除去された領域に配置されているソース・ドレイン等の拡散領域及びゲート電極にはシリサイド２１０が形成される。
このように、半導体からなるコンタクトプラグ２００の絶縁膜３００よりも上に位置する部分の表面には、シリサイド２１０が形成される。これにより、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を確実に形成することができる。
次に、図８に示すように、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を形成した後、層間絶縁層１０１並びに該層間絶縁層１０１の内部に金属コンタクト１０６、配線１０５及び上部コンタクト１０９を順次形成する。ゲート電極１０３と金属コンタクト１０６との接続部となる絶縁膜３００におけるホール３２０は、拡散領域１０２上方及びゲート電極１０３上方の金属コンタクト１０６を形成するためのホールを形成する際に同時に開口する。ここで、層間絶縁層１０１は、例えば酸化シリコンを主成分とし、複数の金属コンタクト１０６が形成される第１層、複数の配線１０５が形成される第２層及び複数の上部コンタクト１０９が形成される第３層により構成される。また、第１層、第２層及び第３層の各層間絶縁層は、それぞれ複数の絶縁膜が積層されていてもよい。
また、本実施形態においては、電荷蓄積部１０２と金属プラグ１０６との間にのみ半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を設ける構成としたが、ゲート電極１０３と金属コンタクト１０６との間にも、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグを設ける構成としてもよい。また、電荷蓄積部１０２以外の拡散領域にも、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグを設ける構成としてもよい。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスによって適宜調整することができる。図示を省略した部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスによって適宜調整が可能である。また、光電変換層１１１は、フラッシュ蒸着等の真空蒸着法等により形成することができる。
以上の製造方法により、第１の実施形態に係る固体撮像素子１を製造できる。
（第２の実施形態）
第２の実施形態に係る固体撮像素子は、半導体基板にフォトダイオードを形成する構成を持つ固体撮像素子である。さらに、本実施形態に係る固体撮像素子は、第１の実施形態とは異なり、図１における撮像画素領域１ａにおいて、電荷蓄積部１０２と接触するコンタクトプラグ２００だけでなく、例えば、読み出し部、ソース・ドレイン等及びゲート電極と接触するコンタクトプラグに対しても、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００としている。
第２の実施形態に係る固体撮像素子について図９を参照しながら説明する。なお、図９において、図２に示す第１の実施形態に係る固体撮像素子と同一構成部材には、同一の符号を付すことにより説明を省略する。
図９に示すように、基板１００の上部には、光電変換により信号電荷を生成するフォトダイオード５０１、該フォトダイオード５０１から信号電荷を読み出すための読み出し部５０２及びトランジスタを構成するソース・ドレイン５０４等の複数の拡散領域が形成されている。基板１００の主面上におけるフォトダイオード５０１と読み出し部５０２との間の領域には、ゲート絶縁膜（図示せず）を介在させたゲート電極５０３が設けられている。また、トランジスタを構成するソース・ドレイン５０４がフォトダイオード５０１と所定の間隔をおいて配置されている。フォトダイオード５０１、読み出し部５０２、ソース・ドレイン５０４及びゲート電極５０３の上には、コンタクトプラグ２００との接続部を除いて、絶縁膜３００が形成されている。読み出し部５０２、ソース・ドレイン５０４及びゲート電極５０３の上には、それぞれ絶縁膜３００を貫通するホール３１０を通して接続された半導体からなる複数のコンタクトプラグ２００が形成されている。ここで、各コンタクトプラグ２００は、その下部が絶縁膜３００に形成されたホール３１０に埋め込まれ、その上部の側部がホール３１０の周縁部の上に乗り上げた、ほぼＴ字状の断面を有している。
半導体からなるコンタクトプラグ２００の絶縁膜３００から露出する部分、すなわちコンタクトプラグ２００の上部の表面には、Ｃｏ、Ｎｉ又はＰｔを含むシリサイド２１０が形成されている。言い換えれば、コンタクトプラグ２００の絶縁膜３００に埋め込まれた下部にはシリサイドが形成されておらず、絶縁膜３００から露出する上部においては、その表面にシリサイド２１０が形成されている。
ここで、コンタクトプラグ２００を形成する半導体材料は、例えばボロン（Ｂ）ドープドポリシリコンであり、ソース・ドレイン５０４を含むトランジスタは、例えばｐＭＯＳトランジスタである。
層間絶縁層１０１には、コンタクトプラグ２００に加え、金属コンタクト１０６、下層の配線１０５、上部コンタクト１０９及び上層の配線１０５が形成されている。コンタクトプラグ２００は、該コンタクトプラグ２００の上部と接続される金属コンタクト１０６を介して下層の配線１０５と接続されている。下層の配線１０５は、その上に形成された上部コンタクト１０９を介して上層の配線１０５と選択的に接続されている。なお、図９は、配線１０５が２層の場合を示しているが、配線１０５は２層に限られず、回路により適宜設定することができる。層間絶縁層１０１の上には、カラーフィルタ１１２が形成されている。各カラーフィルタ１１２の上には、トップレンズ１１４がそれぞれ形成されている。入射光は、トップレンズ１１４によって集光され、カラーフィルタ１１２及び層間絶縁層１０１を透過して、フォトダイオード５０１にそれぞれ入射される。
半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００の製造方法は、読み出し部５０２、ゲート電極５０３及びソース・ドレイン５０４の上に形成された絶縁膜３００における所定の領域にそれぞれホール３１０を形成する。これ以降の工程は、第１の実施形態で説明した方法により実施される。
但し、第１の実施形態においては、半導体からなり且つシリサイド化されたコンタクトプラグ２００が形成される部位は、電荷蓄積部１０２の上に限られるが、第２の実施形態においては、読み出し部５０２、ソース・ドレイン５０４及びゲート電極５０３のうち所望の領域の上に、それぞれコンタクトプラグ２００が形成される。
なお、図９においても、図示はしていないが、基板１００とゲート電極５０３との間にはゲート絶縁膜が形成されている。また、ゲート電極５０３の側面にはサイドウォールが形成されていてもよい。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第２の実施形態に係る固体撮像素子を製造できる。
（第１の実施形態の第１変形例）
第１の実施形態の第１変形例に係る固体撮像素子について図１０を参照しながら説明する。なお、図１０は、固体撮像素子の要部を抽出して描いている。また、図２に示す第１の実施形態に係る固体撮像素子と同一構成部材には、同一の符号を付すことにより説明を省略する。これは、他の変形例においても同様である。
図１０に示すように、第１変形例に係る固体撮像素子は、電荷蓄積部１０２を覆う絶縁膜として、電荷蓄積部１０２を覆う第２の絶縁膜６０２と、その上の絶縁膜３００（以下、本変形例においては、第１の絶縁膜３００と呼ぶ。）とから構成される。また、ゲート電極１０３の読み出し部１０４側の側面には、第２の絶縁膜６０２と同一の工程で形成された同一の組成を有するサイドウォール６０１が設けられている。ここで、サイドウォール６０１及び第２の絶縁膜６０２には、酸化シリコン又は窒化シリコン等を用いることができる。
以下、本変形例に係る固体撮像素子の要部を製造方法と共に説明する。
まず、基板１００の主面上に、例えば酸化シリコンからなるゲート絶縁膜（図示せず）及びポリシリコンからなるゲート電極１０３を選択的に形成する。その後、イオン注入法により、所望のレジストパターン及びゲート電極１０３をマスクとして、基板１００の上部に電荷蓄積部１０２及び読み出し部１０４を含む拡散領域をそれぞれ形成する。
次に、基板１００の上に、電荷蓄積部１０２、読み出し部１０４及びゲート電極１０３を覆うように、絶縁性のサイドウォール形成膜を形成する。その後、リソグラフィにより、サイドウォール形成膜における電荷蓄積部１０２の上側部分をレジストパターンによってマスクする。続いて、レジストパターンをマスクとして、ドライエッチ等によりエッチバックを行って、サイドウォール形成膜からゲート電極１０３における読み出し部１０４側の側面を覆うサイドウォール６０１を形成する。これと同時に、サイドウォール形成膜から、ゲート電極１０３の電荷蓄積部１０２側の側面を覆うと共に電荷蓄積部１０２を覆う第２の絶縁膜６０２が形成される。このように、拡散領域である電荷蓄積部１０２の上に形成された第２の絶縁膜６０２を除去しないことから、電荷蓄積部１０２において、サイドウォール形成時のエッチングによるダメージがない。その結果、ノイズをより低減することができる。
次に、基板１００の上に、第２の絶縁膜６０２、読み出し部１０４及びサイドウォール６０１を含むゲート電極１０３を覆うように、第１の絶縁膜３００を形成する。その後、リソグラフィ及びドライエッチングにより、第１の絶縁膜３００及び第２の絶縁膜６０２における電荷蓄積部１０２の上側部分を貫通して電荷蓄積部１０２を露出するホール３１０を開口する。続いて、第１の絶縁膜３００の上にホール３１０を埋め込むように、基板１００の上の全面にポリシリコンからなる半導体膜を形成する。
次に、半導体膜におけるコンタクトプラグ２００の形成部分を除く領域に対して、ドライエッチング等を行って、半導体からなるコンタクトプラグ２００を形成する。ここで、コンタクトプラグ２００の形成部分は、半導体膜のホール３１０に埋め込まれた部分と、第１の絶縁膜３００におけるホール３１０の周縁部の上側を含む部分とから構成される。このように、コンタクトプラグ２００は、その下部が第１の絶縁膜３００及び第２の絶縁膜６０２に埋め込まれ、その上部の側部がホール３１０の周縁部の上に乗り上げて形成される結果、基板面に垂直な断面形状がほぼＴ字状となる。なお、第１の絶縁膜３００における半導体膜がエッチングにより除去される領域の下側部分、すなわち、第１の絶縁膜３００におけるコンタクトプラグ２００が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、第１の絶縁膜３００における半導体膜をエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
さらに、図示はしていないが、図１に示す周辺回路領域１ｂにおいて、シリサイドが形成されるゲート電極及びソース・ドレイン等の上に成膜された第１の絶縁膜３００は、エッチング等によって、シリサイド化を行なう前に除去する。
次に、図１に示す撮像画素領域１ａにおいては、第１の絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００の第１の絶縁膜３００から露出する部分にシリサイド２１０を選択的に形成する。ここで、電荷蓄積部１０２のコンタクトプラグ２００との接続部を除く領域、読み出し部１０４及びゲート電極１０３の上には、第１の絶縁膜３００がシリサイドブロック層として残っている。このため、電荷蓄積部１０２、読み出し部１０４及びゲート電極１０３にはシリサイド２１０は形成されない。また、図示はしていないが、図１に示す周辺回路領域１ｂにおいて、第１の絶縁膜３００が除去された領域に配置されているソース・ドレイン等の拡散領域及びゲート電極にはシリサイド２１０が形成される。
このように、半導体からなるコンタクトプラグ２００の第１の絶縁膜３００よりも上に位置する部分の表面には、シリサイドが形成される。これにより、半導体からなり且つ上部が選択的にシリサイドかされたコンタクトプラグ２００を確実に形成することができる。
次に、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を形成した後、層間絶縁層１０１、並びに該層間絶縁層１０１の内部に金属コンタクト１０６、配線１０５及び上部コンタクト１０９を順次形成する。
その後、図示はしていないが、第１の実施形態と同様に、画素電極、光電変換層、対向電極、カラーフィルタ層及びトップレンズを順次形成する。
ところで、電荷蓄積部１０２とのコンタクトとして、金属コンタクト１０６のみを用いる場合は、該金属コンタクト１０６を形成するためのドライエッチングによって、層間絶縁層１０１、第１の絶縁膜３００及び第２の絶縁膜６０２を貫通しなければならない。層間絶縁層１０１が酸化シリコンを主成分とし、第２の絶縁膜６０２が窒化シリコンを主成分とする絶縁性材料によって形成される場合は、異なる組成の材料をエッチングしなければならず、プロセスが困難となる。しかし、本開示のように、半導体からなるコンタクトプラグ２００をあらかじめ形成しておけば、電荷蓄積部１０２と金属コンタクト１０６との電気的な接続はコンタクトプラグ２００を介して行うことになるため、金属コンタクト１０６を形成するためのエッチングは、層間絶縁層１０１のみを貫通するだけでよくなるため、プロセスが容易となる。
また、電荷蓄積部１０２の上には、第２の絶縁膜６０２、第１の絶縁膜３００及びコンタクトプラグ２００を設けているため、各撮像画素１０において、基板１００の主面からのコンタクトプラグ２００の上面までの高さが、読み出し部１０４の上面及びゲート電極１０３の上面までの高さと比べて高くなる。従って、金属コンタクト１０６を形成するためのドライエッチングを行う際に、層間絶縁層１０１の厚さがコンタクトプラグ２００の上側部分では薄くなるため、層間絶縁層１０１のエッチング量が少なくなる。これにより、コンタクトプラグ２００にはオーバエッチングが加わってしまい、該コンタクトプラグ２００を突き抜けるおそれがある。しかしながら、コンタクトプラグ２００の表面にシリサイド２１０が形成されており、一般にコバルト（Ｃｏ）、ニッケル（Ｎｉ）又は白金（Ｐｔ）等の金属により形成されるシリサイドは、金属コンタクト１０６を形成する際の層間絶縁層１０１に対するエッチング時の該層間絶縁層１０１に対するエッチング選択比が高いため、除去されにくくなる。
従って、本変形例に係る固体撮像素子は、半導体からなり且つシリサイド化されたコンタクトプラグ２００を形成することにより、容易なプロセスにより固体撮像素子の製造が可能となる。
また、図１０に示すように、本変形例においては、サイドウォール６０１及び第２の絶縁膜６０２は、一度の成膜工程による一の組成を持つサイドウォール形成膜を用いて形成したが、これに限られない。例えば、サイドウォール形成膜は、少なくとも２層から構成されていてもよい。また、この場合に、サイドウォール６０１を構成する複数の層よりも、第２の絶縁膜６０２を構成する層の方が少なく形成されていてもよい。例えば、サイドウォール形成膜を構成する複数の層が、ゲート電極１０３側から第１のシリコン酸化膜、第２のシリコン酸化膜及びシリコン窒化膜であり、第２の絶縁膜６０２を構成する層が第１のシリコン酸化膜であってもよい。この場合は、サイドウォール６０１と第２の絶縁膜６０２とは、１回の成膜工程では形成できない。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。また、図示を省略している部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第１変形例に係る固体撮像素子を製造できる。
また、本変形例に係る構成は、第２の実施形態に係る固体撮像素子にも適用できる。
（第１の実施形態の第２変形例）
第１の実施形態の第２変形例に係る固体撮像素子について図１１を参照しながら説明する。なお、図１１は、固体撮像素子の要部を抽出して描いている。
図１１に示すように、第２変形例に係る固体撮像素子は、第２の実施形態と同様に、ゲート電極１０３と金属コンタクト１０６との間に形成された、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２０１を有している。さらにコンタクトプラグ２０１の底部のコンタクト径は、電荷蓄積部１０２と接続されるコンタクトプラグ２００の底部のコンタクト径よりも大きい。
以下、本変形例に係る固体撮像素子の要部を製造方法と共に説明する。
まず、基板１００の主面上に、例えば酸化シリコンからなるゲート絶縁膜（図示せず）及びポリシリコンからなるゲート電極１０３を選択的に形成する。その後、イオン注入法により、所望のレジストパターン及びゲート電極１０３をマスクとして、基板１００の上部に電荷蓄積部１０２及び読み出し部１０４を含む拡散領域をそれぞれ形成する。
次に、基板１００の上に、読み出し部１０４、ゲート電極１０３及び電荷蓄積部１０２を覆うように、絶縁膜３００を形成する。その後、リソグラフィ及びドライエッチングにより、絶縁膜３００における電荷蓄積部１０２の上側部分及びゲート電極１０３の上側部分を貫通して、電荷蓄積部１０２及びゲート電極１０３をそれぞれ露出するホール３１０を開口する。ここで、ゲート電極１０３の上に形成したホール３１０の下部の開口径は、電荷蓄積部１０２の上に形成したホール３１０の下部の開口径よりも大きくなるように形成する。すなわち、ゲート電極１０３の上に形成したホール３１０の下部の開口面積を、電荷蓄積部１０２上に形成したホール３１０の下部の開口面積よりも大きくする。続いて、絶縁膜３００の上に各ホール３１０を埋め込むように、基板１００の上の全面にポリシリコンからなる半導体膜を形成する。
次に、半導体膜における各コンタクトプラグ２００、２０１の形成部分を除く領域に対して、ドライエッチング等を行って、半導体からなるコンタクトプラグ２００、２０１をそれぞれ形成する。ここで、コンタクトプラグ２００、２０１の形成部分は、それぞれ、半導体膜のホール３１０に埋め込まれた部分と、絶縁膜３００におけるホール３１０の周縁部の上側を含む部分とから構成される。このように、コンタクトプラグ２００、２０１は、それぞれ、その下部が絶縁膜３００に埋め込まれ、その上部の側部がホール３１０の周縁部の上に乗り上げて形成される結果、基板面に垂直な断面形状がほぼＴ字状となる。
また、絶縁膜３００におけるゲート電極１０３上のホール３１０の開口径が、電荷蓄積部１０２上のホール３１０の開口径よりも大きいため、それぞれに形成されるコンタクトプラグ２００、２０１の底面は、ゲート電極１０３上のコンタクトプラグ２０１の方が、電荷蓄積部１０２上のコンタクトプラグ２００よりも大きくなる。なお、絶縁膜３００における半導体膜がエッチングにより除去される領域の下側部分、すなわち、絶縁膜３００におけるコンタクトプラグ２００、２０１が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、絶縁膜３００における半導体膜をエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
さらに、図示はしていないが、図１に示す周辺回路領域１ｂにおいて、シリサイドが形成されるゲート電極及びソース・ドレイン等の上に成膜された絶縁膜３００は、エッチング等によって、シリサイド化を行なう前に除去する。
次に、図１に示す撮像画素領域１ａにおいては、絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００、２０１の絶縁膜３００から露出する部分にシリサイド２１０を選択的に形成する。ここで、電荷蓄積部１０２のコンタクトプラグ２００との接続部を除く領域、読み出し部１０４及びゲート電極１０３のコンタクトプラグ２０１との接続部を除く領域の上には、絶縁膜３００がシリサイドブロック層として残っている。このため、電荷蓄積部１０２、読み出し部１０４及びゲート電極１０３には、シリサイド２１０は形成されない。また、図示はしていないが、図１に示す周辺回路領域１ｂにおいて、絶縁膜３００が除去された領域に配置されているソース・ドレイン等の拡散領域及びゲート電極にはシリサイド２１０が形成される。
このように、半導体からなるコンタクトプラグ２００、２０１の絶縁膜３００よりも上に位置する部分の表面には、それぞれシリサイド２１０が形成される。これにより、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００、２０１を確実に形成することができる。
次に、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００、２０１を形成した後、層間絶縁層１０１、並びに該層間絶縁層１０１の内部に金属コンタクト１０６、配線１０５及び上部コンタクト１０９を順次形成する。
その後、図示はしていないが、第１の実施形態と同様に、画素電極、光電変換層、対向電極、カラーフィルタ層及びトップレンズを順次形成する。
本変形例に係る固体撮像素子においては、電荷蓄積部１０２と半導体からなるコンタクトプラグ２００の接触面積と比べて、ゲート電極１０３と半導体からなるコンタクトプラグ２０１の接触面積の方が大きい。これにより、ゲート電極１０３と半導体からなるコンタクトプラグ２０１のコンタクト抵抗を低抵抗化することができる。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。また、図示を省略している部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第２変形例に係る固体撮像素子を製造できる。
また、本変形例に係る構成は、第２の実施形態に係る固体撮像素子にも適用できる。
（第１の実施形態の第３変形例）
第１の実施形態の第３変形例に係る固体撮像素子について図１２（ａ）〜図１２（ｄ）を参照しながら説明する。なお、図１２（ａ）〜図１２（ｄ）は、固体撮像素子の要部を抽出して描いている。
図１２（ｄ）に示すように、第３変形例に係る固体撮像素子は、電荷蓄積部１０２と接触する半導体からなるコンタクトプラグ２００の底部の中央部分に、下方に突き出す凸部２００ａを設けている。
以下、本変形例に係る固体撮像素子の要部を製造方法と共に説明する。
まず、図１２（ａ）に示すように、基板１００の上部に、拡散領域である電荷蓄積部１０２を選択的に形成する。
続いて、電荷蓄積部１０２の上に絶縁膜３００を形成する、その後、エッチング等によって、絶縁膜３００を貫通するホール３１０を開口する。このときのエッチングにより、基板１００の上部、すなわち電荷蓄積部１０２におけるホール３１０の下側部分が掘り込まれて、掘り込み部１０２ａが形成される。
次に、図１２（ｂ）に示すように、絶縁膜３００に対して、ホール３１０の開口径を拡げるエッチングを行って、新たなホール３１０ａを形成する。例えば、この場合のエッチングには、洗浄薬液によるウェットエッチにより絶縁膜３００を等方的にエッチングする。これにより、ホール３１０の開口径が拡大したホール３１０ａを形成することができ、掘り込み部１０２ａは、ホール３１０の下面の中央部に位置するようになる。
次に、図１２（ｃ）に示すように、ホール３１０ａが形成された絶縁膜３００の上に、ポリシリコンからなる半導体膜を形成する。その後、半導体膜におけるコンタクトプラグ２００の形成部分を除く領域に対して、ドライエッチング等を行って、半導体からなるコンタクトプラグ２００を形成する。これにより、コンタクトプラグ２００の形成部分は、半導体膜のホール３１０ａ及び電荷蓄積領域１０２の掘り込み部１０２ａに埋め込まれた部分と、絶縁膜３００におけるホール３１０ａの周縁部の上側部分とから構成される。従って、コンタクトプラグ２００は、その底部に段差を有する階段状となる。なお、絶縁膜３００における半導体膜がエッチングにより除去される領域の下側部分、すなわち、絶縁膜３００におけるコンタクトプラグ２００が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、絶縁膜３００における半導体膜をエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
次に、図１２（ｄ）に示すように、絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００の絶縁膜３００から露出する部分にシリサイド２１０を選択的に形成する。ここで、電荷蓄積部１０２のコンタクトプラグ２００との接続部を除く領域の上には絶縁膜３００がシリサイドブロック層として残っている。このため、電荷蓄積部１０２には、シリサイド２１０は形成されない。これに対し、半導体からなるコンタクトプラグ２００の絶縁膜３００よりも上に位置する部分の表面には、シリサイド２１０が形成される。
このように、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を確実に形成することができる。
その後、図示はしていないが、第１の実施形態と同様に、層間絶縁層を形成し、該層間絶縁層には、金属コンタクト、配線及び上部コンタクトを形成する。続いて、層間絶縁層の上に、画素電極、光電変換層、対向電極、カラーフィルタ層及びトップレンズを順次形成する。
このように、本変形例に係る固体撮像素子は、ドライエッチングによる基板１００、すなわち拡散領域である電荷蓄積部１０２へのダメージに影響する掘り込み部１０２ａの径２０が、絶縁膜３００のホール３１０ａの開口径２１よりも小さくなる。これにより、電荷蓄積部１０２へのダメージが低減される結果、ノイズを抑制することができる。
逆に、電荷蓄積部１０２とコンタクトプラグ２００との接触面積を決定するホール３１０ａの開口径２１は、初期のホール３１０の開口径に相当する径２０よりも大きくなっている。従って、電荷蓄積部１０２とコンタクトプラグ２００とのコンタクト抵抗を小さくすることができる。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。また、図示を省略している部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第３変形例に係る固体撮像素子を製造できる。
また、本変形例に係る構成は、第１の実施形態、その第１変形例及び第２変形例並びに第２の実施形態に係る各固体撮像素子にも適用することができる。
（第１の実施形態の第４変形例）
第１の実施形態の第４変形例に係る固体撮像素子について図１３を参照しながら説明する。なお、図１３は、固体撮像素子の要部を抽出して描いている。
図１３に示すように、第４変形例に係る固体撮像素子は、画素領域内に配置されたトランジスタの拡散領域であるソース・ドレイン７０１を挟んで形成された２つのゲート電極１１３、１２３の間に、該ソース・ドレイン７０１と接触し、且つ、コンタクトプラグ２００の上部の側端部が２つのゲート電極１１３、１２３の上に跨るように形成されたコンタクトプラグ２００を有している。
以下、本変形例に係る固体撮像素子の要部を製造方法と共に説明する。
まず、図１３に示すように、基板１００の主面上に、例えば酸化シリコンからなるゲート絶縁膜（図示せず）及びポリシリコンからなるゲート電極１１３、１２３を選択的に形成する。その後、イオン注入法により、所望のレジストパターン及びゲート電極１１３、１２３をマスクとして、基板１００の上部にソース・ドレイン７０１を選択的に形成する。
次に、基板１００の上に、ソース・ドレイン７０１及びゲート電極１１３、１２３を覆うように、絶縁膜３００を形成する。その後、リソグラフィ及びドライエッチングにより、絶縁膜３００におけるソース・ドレイン７０１の上側部分を貫通してソース・ドレイン７０１を露出するホール３１０を開口する。続いて、絶縁膜３００の上にホール３１０を埋め込むように、基板１００の上の全面にポリシリコンからなる半導体膜を形成する。
次に、半導体膜におけるコンタクトプラグ２００の形成部分を除く領域に対して、ドライエッチング等を行って、半導体からなるコンタクトプラグ２００を形成する。ここで、コンタクトプラグ２００における基板面に垂直な方向の断面には、２つのゲート電極１１３、１２３の側面及び上面の形状に起因して、上面の中央部分に凹部２００ｂが形成される。すなわち、コンタクトプラグ２００の上面における、ゲート電極１１３、１２３に挟まれてなるホール３１０の上側部分は凹む一方、各ゲート電極１１３、１２３の上側部分は盛り上がる。このように、本変形例に係るコンタクトプラグ２００は、その下部が絶縁膜３００のホール３１０に埋め込まれた部分と、その上部の側部が絶縁膜３００上のゲート電極１１３、１２３の上側部分に乗り上げた部分とから構成される。これにより、コンタクトプラグ２００の基板面に垂直な断面形状がほぼＹ字状となる。
また、ゲート電極１１３、１２３の側面にサイドウォールが形成されている場合は、コンタクトプラグ２００の上部の側部はゲート電極１１３、１２３の上側部分に乗り上げなくても、ソース・ドレイン７０１側のサイドウォールの上部にのみ乗り上げた状態であっても構わない。すなわち、コンタクトプラグ２００の上部がソース・ドレイン等の拡散領域の両側に形成された段差部分に乗り上げていれば、乗り上げることで上面が凹んだコンタクトプラグとすることができる。言い換えると、コンタクトプラグ２００の上部の側部は、ゲート電極１１３、１２３の上に位置していなくても、該ゲート電極１１３、１２３の側面に形成されたソース・ドレイン７０１側のサイドウォールの上方に位置していてもよい。
なお、絶縁膜３００における半導体膜がエッチングにより除去される領域の下側部分、すなわち、絶縁膜３００におけるコンタクトプラグ２００が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、絶縁膜３００における半導体膜２００Ａをエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
ここで、コンタクトプラグ２００を形成する半導体材料は、ボロンドープドポリシリコンである。また、ソース・ドレイン７０１を含むトランジスタは、ｐＭＯＳトランジスタである。
次に、図示していないが、図１に示す周辺回路領域１ｂにおいて、シリサイドが形成される領域の上に形成された絶縁膜３００は、エッチング等によって、シリサイド化を行なう前に除去する。
次に、絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００の絶縁膜３００から露出する部分にシリサイド２１０を選択的に形成する。ここで、ソース・ドレイン７０１の上には、絶縁膜３００及びゲート電極１１３、１２３が形成され、また、ゲート電極１１３、１２３の上には、絶縁膜３００がシリサイドブロック層として残っている。このため、ソース・ドレイン７０１及びゲート電極１１３、１２３にはシリサイド２１０は形成されない。また、図示はしていないが、図１に示す周辺回路領域１ｂにおいては、絶縁膜３００が除去された領域に配置されているソース・ドレイン等の拡散領域及びゲート電極にはシリサイド２１０が形成される。
このように、半導体からなるコンタクトプラグ２００の上部で且つ絶縁膜３００よりも上に位置する部分の表面には、シリサイド２１０が形成される。これにより、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグを確実に形成することができる。
次に、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を形成した後、層間絶縁層１０１並びに該層間絶縁層１０１の内部に金属コンタクト１０６、配線１０５及び上部コンタクト１０９を順次形成する。ここで、金属コンタクト１０６の下部は、上部がシリサイド化された半導体からなるコンタクトプラグ２００の凹部２００ｂで接触している。このように、本変形例に係る固体撮像素子においては、金属コンタクト１０６が、基板面に垂直な断面がＹ字状となるコンタクトプラグ２００の上面の凹部２００ｂで接触しているため、平坦な部分で接触する場合よりも接触面積が大きくなる。その結果、金属コンタクト１０６とコンタクトプラグ２００とのコンタクト抵抗を低抵抗化することができる。
その後、図示はしていないが、第１の実施形態と同様に、電荷蓄積部、読み出し部、画素電極、光電変換層、対向電極、カラーフィルタ及びトップレンズを形成する。
または、第２の実施形態と同様に、フォトダイオード、読み出し部、カラーフィルタ及びトップレンズを順次形成する。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。また、図示を省略している部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第４変形例に係る固体撮像素子を製造できる。
（第１の実施形態の第５変形例）
第１の実施形態の第５変形例に係る固体撮像素子について図１４（ａ）を参照しながら説明する。なお、図１４（ａ）は、固体撮像素子の要部を抽出して描いている。
図１４（ａ）に示すように、第５変形例に係る固体撮像素子は、基板１００の上部に互いに間隔をおいて形成された拡散領域である、チャネル７０２と電荷蓄積部１０２と有している。チャネル７０２の上には、ゲート絶縁膜（図示せず）を介在させたゲート電極１３３が形成されている。また、基板１００の上には、ゲート電極１３３及び電荷蓄積部１０２を覆うように絶縁膜３００が形成されている。絶縁膜３００の上には、コンタクトプラグ２００が形成されている。コンタクトプラグ２００は、絶縁膜３００を貫通するホール３１０ｂ、３１０ｃに充填される部分によって、ゲート電極１３３と電荷蓄積部１０２とを互いに電気的に接続する。コンタクトプラグ２００における絶縁膜３００から露出する部分の上面及び側面には、シリサイド２１０が形成されている。
以下、本変形例に係る固体撮像素子の要部を製造方法と共に説明する。
まず、図１４（ａ）に示すように、基板１００の上部に、電荷蓄積部１０２及びチャネル７０２を含む拡散領域を選択的に形成する。続いて、基板１００の上のチャネル７０１の上にゲート絶縁膜（図示せず）を介在させたゲート電極１３３を選択的に形成する。
次に、基板１００の上に、ゲート電極１３３及び電荷蓄積部１０２を覆うように、絶縁膜３００を形成する。その後、リソグラフィ及びドライエッチングにより、絶縁膜３００におけるゲート電極１３３及び電荷蓄積部１０２の上側部分をそれぞれ露出するホール３１０ｂ、３１０ｃを開口する。続いて、絶縁膜３００の上に各ホール３１０ｂ、３１０ｃそれぞれを埋め込むように、基板１００の上の全面にポリシリコンからなる半導体膜を形成する。
次に、半導体膜におけるコンタクトプラグ２００の形成部分を除く領域に対して、ドライエッチング等を行って、半導体からなるコンタクトプラグ２００を形成する。これにより、コンタクトプラグ２００は、ゲート電極１３３の上面から電荷蓄積部１０２の上に跨るように形成される。従って、電荷蓄積部１０２と接続されるコンタクトプラグと、ゲート電極１３３と接続されるコンタクトプラグとは、１つの絶縁膜３００を用いて一体に形成される。なお、絶縁膜３００における半導体膜がエッチングにより除去される領域の下側部分、すなわち、絶縁膜３００におけるコンタクトプラグ２００が形成されない領域は、完全に除去せずに厚さ方向にその少なくとも一部を残すようにする。好ましくは、絶縁膜３００における半導体膜をエッチングする領域は、２０ｎｍ以上且つ６０ｎｍ以下程度の膜厚が残るようにする。
ここで、コンタクトプラグ２００を形成する半導体材料は、ボロンドープドポリシリコンであり、チャネル７０２を含むトランジスタは、ｐＭＯＳトランジスタである。
次に、図示していないが、図１に示す周辺回路領域１ｂにおいて、シリサイドが形成される領域の上に形成された絶縁膜３００は、エッチング等によって、シリサイド化を行なう前に除去する。
次に、絶縁膜３００をシリサイドブロック層として、半導体からなるコンタクトプラグ２００の絶縁膜３００から露出する部分にシリサイド２１０を選択的に形成する。ここで、ゲート電極１３３及び電荷蓄積部１０２の上には、絶縁膜３００がシリサイドブロック層として残っている。このため、ゲート電極１３３及び電荷蓄積部１０２にはシリサイド２１０は形成されない。また、図示はしていないが、図１に示す周辺回路領域１ｂにおいては、絶縁膜３００が除去された領域に配置されているソース・ドレイン等の拡散領域及びゲート電極にはシリサイド２１０が形成される。
このように、半導体からなるコンタクトプラグ２００の上部で且つ絶縁膜３００よりも上に位置する部分の表面には、シリサイド２１０が形成される。これにより、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグを確実に形成することができる。
次に、半導体からなり且つ上部が選択的にシリサイド化されたコンタクトプラグ２００を形成した後、層間絶縁層１０１並びに該層間絶縁層１０１の内部に金属コンタクト１０６、配線１０５及び上部コンタクト１０９を順次形成する。
その後、図示はしていないが、第１の実施形態と同様に、画素電極、光電変換層、対向電極、カラーフィルタ及びトップレンズを形成する。
本変形例に係る固体撮像素子は、ゲート電極１３３と電荷蓄積部１０２とが、半導体からなり且つ上部がシリサイド化されたコンタクトプラグ２００によって電気的に接続されている。
一般に、固体撮像素子においては、電荷蓄積部と増幅トランジスタのゲート電極とが電気的に接続されている。電荷蓄積部は、蓄積された信号電荷によりその電圧が変化する。増幅トランジスタは、電荷蓄積部の電圧の変化に応じてゲート電圧が変化し動作する。ゲート電極１３３が、増幅トランジスタのゲート電極である場合は、電荷蓄積部１０２と増幅トランジスタのゲート電極１３３とが、半導体からなり且つ上部がシリサイド化されたコンタクトプラグ２００によって直接に接続される。従って、本変形例に係るコンタクトプラグ２００によって、ゲート電極１３３と電荷蓄積部１０２とを低抵抗で接続することができる。
以上、ゲート電極１３３と隣接する電荷蓄積部１０２とを直接に接続するコンタクトプラグ２００について説明したが、隣接する拡散領域同士を直接に接続するコンタクトプラグ２００についても適用することが可能である。以下に、第６変形例として説明する。
（第１の実施形態の第６変形例）
図１４（ｂ）を用いて、第１の実施形態の第６変形例に係る固体撮像素子が有する、隣接する拡散領域同士を直接接続するコンタクトプラグについてその構造を説明する。なお、製造方法については、第５変形例で説明したゲート電極と電荷蓄積部とを直接に接続するコンタクトプラグの製造方法において、ゲート電極部分を拡散領域として考えればよい。
図１４（ｂ）に示すように、第６変形例に係る固体撮像素子は、基板１００の上部に互いに間隔をおいて形成された拡散領域である、ソース・ドレイン領域８０１、８０２、８０３及び８０４有している。ソース・ドレイン領域８０１、８０２に挟まれた領域の基板１００の上には、ゲート絶縁膜（図示せず）を介して増幅トランジスタのゲート電極１４３が形成されている。ソース・ドレイン領域８０３、８０４に挟まれた領域の基板１００の上には、ゲート絶縁膜（図示せず）を介してリセットトランジスタのゲート電極１５３が形成されている。また、基板１００の上には、ゲート電極１４３、１５３及びソース・ドレイン領域８０１、８０２、８０３及び８０４を覆うように絶縁膜３００が形成されている。絶縁膜３００の上には、半導体からなるコンタクトプラグ２００が形成されている。コンタクトプラグ２００は、絶縁膜３００を貫通するホール３１０ｄ、３１０ｅに充填される部分によって、増幅トランジスタのドレイン８０２とリセットトランジスタのドレイン８０３とを互いに電気的に接続する。コンタクトプラグ２００における絶縁膜３００から露出する部分の上面及び側面には、シリサイド２１０が形成されている。コンタクトプラグ２００及び絶縁膜３００の上方には層間絶縁層１０１が形成されており、該層間絶縁層１０１の内部には、シリサイド化されたコンタクトプラグ２００と接続される金属コンタクト１０６、該金属コンタクト１０６と接続される配線１０５、及び該配線１０５と接続される上部コンタクト１０９が形成されている。図示はしていないが、第１の実施形態と同様に、画素電極、光電変換層、対向電極、カラーフィルタ及びトップレンズが形成されている。
一般的な固体撮像素子においては、蓄積された電荷は、リセットトランジスタを介して外部に排出される。このため、リセットトランジスタのドレインと増幅トランジスタのドレインとは電気的に接続されている。
本変形例においては、増幅トランジスタのドレイン８０２とリセットトランジスタのドレイン８０３とは、半導体からなり且つ上部がシリサイド化されたコンタクトプラグ２００によって直接に接続される。従って、本変形例に係るコンタクトプラグ２００によって、増幅トランジスタのドレイン８０２とリセットトランジスタのドレイン８０３とを低抵抗で接続することができる。
以上のプロセスは、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。また、図示を省略している部分についても、公知のプロセス、いわゆるＣＭＯＳプロセスにより適宜調整することができる。
以上の製造方法により、第５変形例及び第６変形例に係る固体撮像素子を製造できる。
なお、上述した第１〜第６の各変形例は、第１の実施形態の変形例として記載したが、各変形例は第１の実施形態又は第２の実施形態において、単独でも適用可能であるし、種々組み合わせて適用可能であることはいうまでもない。
本開示に係る固体撮像素子及びその製造方法は、低ノイズで且つ低抵抗な性能を有する固体撮像素子を備えるディジタルスチルカメラ又はディジタルムービカメラ等に有用である。
１ 固体撮像素子
１ａ 撮像画素領域
１ｂ 周辺回路領域
１０ 撮像画素
２０、２１ ホール径
１００ 基板
１０１ 層間絶縁層
１０２ 電荷蓄積部
１０２ａ 掘り込み部
１０３、１１３、１２３、１３３、１４３、１５３ ゲート電極
１０４ 読み出し部
１０５ 配線
１０６ 金属コンタクト
１０７ 画素電極
１０８ 対向電極
１０９ 上部コンタクト
１１１ 光電変換層
１１２ カラーフィルタ
１１４ トップレンズ
２２０Ａ 半導体膜
２００ コンタクトプラグ
２００ａ 凸部
２００ｂ 凹部
２０１ コンタクトプラグ
２１０ シリサイド
３００ （第１の）絶縁膜
３１０、３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ ホール
３２０ ホール
５０１ フォトダイオード
５０２ 読み出し部
５０３ ゲート電極
５０４ ソース・ドレイン
６０１ サイドウォール
６０２ 第２の絶縁膜
７０１、８０１、８０２、８０３、８０４ ソース・ドレイン
７０２ チャネル

Claims (20)

  1. 基板上に複数の画素が配列された画素領域を有する固体撮像素子であって、
    前記画素は、
    光を電荷に変換する光電変換部と、
    前記基板に形成され、前記電荷を蓄積する電荷蓄積領域と、
    前記基板上における前記電荷蓄積領域の側方に形成された第１ゲート電極と、
    前記電荷蓄積領域の上に形成された第１絶縁膜と、
    前記電荷蓄積領域と接続された、半導体からなる第１コンタクトプラグと、
    前記基板に形成された第１拡散領域と、
    前記基板上における前記第１拡散領域の側方に形成された第２ゲート電極と、
    前記第１拡散領域の上に形成された第２絶縁膜と、
    前記第１拡散領域と接続された、半導体からなる第２コンタクトプラグと、
    前記第１コンタクトプラグの上部の表面、及び前記第２コンタクトプラグの上部の表面に配置されたシリサイドと、
    を有し、
    前記第１コンタクトプラグは、
    その上部が前記第１絶縁膜から露出しており、
    前記電荷蓄積領域及び前記第１ゲート電極は、前記第１絶縁膜に覆われており、
    前記第２コンタクトプラグは、
    その上部が前記第２絶縁膜から露出しており、
    前記第１拡散領域及び前記第２ゲート電極は、前記第２絶縁膜に覆われている、固体撮像素子。
  2. 前記第１コンタクトプラグの上部の周縁部は、前記第１絶縁膜の上に乗り上げるように形成されている、請求項１に記載の固体撮像素子。
  3. 前記画素は、
    前記第１絶縁膜を貫通して前記第１ゲート電極と接続された第３コンタクトプラグと、
    前記第３コンタクトプラグの上部の表面に配置されたシリサイドと、を有し、
    前記第３コンタクトプラグは、
    前記第１コンタクトプラグを構成する前記半導体と同一の材料により形成され、
    その下部は前記第１絶縁膜に埋め込まれ、且つその上部は前記第１絶縁膜から露出している、請求項１又は２に記載の固体撮像素子。
  4. 前記電荷蓄積領域は、ｐＭＯＳトランジスタを構成する、請求項１〜３のいずれか１項に記載の固体撮像素子。
  5. 前記半導体は、ボロンドープドポリシリコンである、請求項１〜４のいずれか１項に記載の固体撮像素子。
  6. 前記第１ゲート電極の一方の側面に形成されたサイドウォールと、
    前記第１ゲート電極の前記電荷蓄積領域側に位置する他方の側面から前記電荷蓄積領域の上に形成された第３絶縁膜とをさらに備え、
    前記第３絶縁膜は、
    前記電荷蓄積領域の上においては前記電荷蓄積領域と前記第１絶縁膜との間に形成され、
    前記第１絶縁膜とは異なる組成を有し、
    前記第１コンタクトプラグは、前記第３絶縁膜を貫通している、請求項１〜５のいずれか１項に記載の固体撮像素子。
  7. 前記サイドウォールは、少なくとも２層の絶縁膜が積層された積層膜であり、
    前記第３絶縁膜は、前記積層膜を構成する複数の絶縁膜のうちの１つである、請求項６に記載の固体撮像素子。
  8. 前記第１コンタクトプラグの下部におけるコンタクト径は、前記第３コンタクトプラグの下部におけるコンタクト径よりも小さい、請求項３に記載の固体撮像素子。
  9. 前記第１コンタクトプラグにおける下部の底面の中央部分は、前記電荷蓄積領域に形成された凹部に埋め込まれている、請求項１〜８のいずれか１項に記載の固体撮像素子。
  10. 前記電荷蓄積領域、前記第１ゲート電極及び前記第１コンタクトプラグは、シリコンを主成分とする、請求項１〜９のいずれか１項に記載の固体撮像素子。
  11. 前記基板上で且つ前記電荷蓄積領域を挟んで前記第１ゲート電極と反対側の領域に形成された第３ゲート電極と、
    前記第１コンタクトプラグの上に形成された導電性を有するコンタクトとをさらに備え、
    前記第１コンタクトプラグの上部における側端部の一部は、前記第１ゲート電極の上方又は前記第１ゲート電極の側方に形成されたサイドウォールの上方に位置し、
    前記第１コンタクトプラグの上部における側端部の他部は、前記第２ゲート電極の上方又は前記第２ゲート電極の側方に形成されたサイドウォールの上方に位置し、
    前記第１コンタクトプラグの上面における前記電荷蓄積領域の上側部分には凹部が形成されており、
    前記コンタクトは、前記第１コンタクトプラグの上面の前記凹部と接続されている、請求項１〜１０のいずれか１項に記載の固体撮像素子。
  12. 前記第１コンタクトプラグと前記第３コンタクトプラグとは、一体に形成されている、請求項３に記載の固体撮像素子。
  13. 前記第１拡散領域は、前記電荷蓄積領域と隣接し、
    前記第１コンタクトプラグと前記第２コンタクトプラグとは、一体に形成されている、請求項１又は２に記載の固体撮像素子。
  14. 前記電荷蓄積領域の上方に形成された光電変換層をさらに備えている、請求項１〜３のいずれか１項に記載の固体撮像素子。
  15. 前記第１コンタクトプラグの上に形成された導電性を有するコンタクトをさらに備え、
    前記光電変換層は、前記第１コンタクトプラグと前記コンタクトとを介して、前記電荷蓄積領域と電気的に接続されている、請求項１４に記載の固体撮像素子。
  16. 前記シリサイドは、コバルト、ニッケル、及び白金のうち少なくとも一種を含む、
    請求項１〜１５のいずれか１項に記載の固体撮像素子。
  17. 基板上に複数の画素が配列された画素領域を有する固体撮像素子の製造方法であって、
    前記基板上の前記画素領域に、前記各画素と対応して、電荷を蓄積する電荷蓄積領域を形成する工程と、
    前記基板上の前記画素領域に、前記各画素と対応して第１拡散領域を形成する工程と、
    前記電荷蓄積領域の上に第１絶縁膜を形成する工程と、
    前記第１拡散領域の上に第２絶縁膜を形成する工程と、
    前記第１絶縁膜に、前記電荷蓄積領域を露出する第１ホールを形成する工程と、
    前記第２絶縁膜に、前記第１拡散領域を露出する第２ホールを形成する工程と、
    前記第１絶縁膜の上に、前記第１ホールを埋め込むように第１半導体膜を形成する工程と、
    前記第２絶縁膜の上に、前記第２ホールを埋め込むように第２半導体膜を形成する工程と、
    前記第１半導体膜から、前記第１ホールを埋め込み且つ前記第１絶縁膜から露出する第１コンタクトプラグを形成する工程と、
    前記第２半導体膜から、前記第２ホールを埋め込み且つ前記第２絶縁膜から露出する第２コンタクトプラグを形成する工程と、
    前記第１コンタクトプラグの表面にシリサイドを形成する工程と、
    前記第２コンタクトプラグの表面にシリサイドを形成する工程と、
    を備え、
    前記第１コンタクトプラグの上部の周縁部は、前記第１絶縁膜に乗り上げるように形成されており、
    前記第２コンタクトプラグの上部の周縁部は、前記第２絶縁膜に乗り上げるように形成されている、固体撮像素子の製造方法。
  18. 前記第１絶縁膜を形成する工程よりも前に、
    前記基板上における前記電荷蓄積領域の側方にゲート電極を形成する工程をさらに備え、
    前記第１ホールを形成する工程は、前記ゲート電極を露出する第３ホールを形成する工程を含み、
    前記第１コンタクトプラグを形成する工程は、前記第１半導体膜から、前記第３ホールを埋め込み且つ前記第１絶縁膜から露出する第３コンタクトプラグを形成する工程を含み、
    前記シリサイドを形成する工程において、前記第３コンタクトプラグの表面にも同時にシリサイドを形成し、
    前記第３コンタクトプラグの上部の周縁部は前記第１絶縁膜に乗り上げている、請求項１７に記載の固体撮像素子の製造方法。
  19. 前記第１コンタクトプラグを形成する工程において、前記第１絶縁膜における前記第１コンタクトプラグを形成しない領域は、前記第１絶縁膜の厚さ方向に、前記第１絶縁膜の少なくとも一部を残す、請求項１７又は１８に記載の固体撮像素子の製造方法。
  20. 前記電荷蓄積領域及び前記第１コンタクトプラグは、シリコンを主成分とする、請求項１７〜１９のいずれか１項に記載の固体撮像素子の製造方法。
JP2017150534A 2012-06-21 2017-08-03 固体撮像素子及びその製造方法 Pending JP2018011059A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012139899 2012-06-21
JP2012139899 2012-06-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014520877A Division JPWO2013190759A1 (ja) 2012-06-21 2013-04-23 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018011059A true JP2018011059A (ja) 2018-01-18

Family

ID=49768374

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014520877A Pending JPWO2013190759A1 (ja) 2012-06-21 2013-04-23 固体撮像素子及びその製造方法
JP2017150534A Pending JP2018011059A (ja) 2012-06-21 2017-08-03 固体撮像素子及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014520877A Pending JPWO2013190759A1 (ja) 2012-06-21 2013-04-23 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (1) US9735204B2 (ja)
JP (2) JPWO2013190759A1 (ja)
WO (1) WO2013190759A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088691A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102282493B1 (ko) * 2014-08-12 2021-07-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
US9287303B1 (en) * 2015-02-13 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor structure
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN107845649A (zh) * 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法
CN108206194B (zh) * 2016-12-20 2020-08-25 中芯国际集成电路制造(上海)有限公司 图像传感器及其制造方法
CN108206193B (zh) * 2016-12-20 2020-11-13 中芯国际集成电路制造(上海)有限公司 图像传感器及其制造方法
CN108462843A (zh) * 2017-02-22 2018-08-28 松下知识产权经营株式会社 摄像装置及摄像模块
JP6689936B2 (ja) * 2018-10-15 2020-04-28 パナソニック株式会社 撮像装置の製造方法
CN111048536B (zh) 2018-10-15 2024-09-24 松下知识产权经营株式会社 摄像装置
CN111370430B (zh) * 2018-12-26 2023-07-11 联华电子股份有限公司 集成电路装置及形成集成电路的方法
JP7541971B2 (ja) 2019-02-20 2024-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN113016071A (zh) * 2019-02-22 2021-06-22 松下知识产权经营株式会社 摄像装置
JP2022105230A (ja) * 2019-05-23 2022-07-13 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
CN112397531B (zh) * 2019-08-13 2024-07-23 联华电子股份有限公司 半导体元件及其制造方法
JP7535747B2 (ja) 2019-09-05 2024-08-19 パナソニックＩｐマネジメント株式会社 撮像装置
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
CN113130516A (zh) 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266745A (ja) * 1988-04-18 1989-10-24 Fujitsu Ltd 半導体装置の製造方法
JPH02203526A (ja) * 1989-02-01 1990-08-13 Sony Corp 半導体装置
JPH04343455A (ja) * 1991-05-21 1992-11-30 Nec Corp 半導体装置の製造方法
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0778783A (ja) * 1993-06-18 1995-03-20 Rohm Co Ltd 半導体装置
JP2001210711A (ja) * 2000-01-25 2001-08-03 Nec Corp 半導体装置の構造及びその製造方法
JP2004095636A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置
JP2004119794A (ja) * 2002-09-27 2004-04-15 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法
JP2005223085A (ja) * 2004-02-04 2005-08-18 Sony Corp 半導体装置及びその製造方法
JP2008227357A (ja) * 2007-03-15 2008-09-25 Sony Corp 固体撮像装置及びその製造方法
JP2008545275A (ja) * 2005-06-29 2008-12-11 マイクロン テクノロジー， インク． イメージャ用の埋め込み導電体
JP2009259872A (ja) * 2008-04-11 2009-11-05 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP2011077072A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 固体撮像素子及びその製造方法
JP2012019166A (ja) * 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置
JP2012064815A (ja) * 2010-09-16 2012-03-29 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103166A (ja) 1981-12-15 1983-06-20 Fuji Photo Film Co Ltd ２層３階構造の固体カラ−撮像デバイス
US4443813A (en) 1981-12-15 1984-04-17 Fuji Photo Film Co., Ltd. Solid-state color imager with two layer three story structure
US4438455A (en) 1981-12-15 1984-03-20 Fuji Photo Film Co., Ltd. Solid-state color imager with three layer four story structure
JPS58103165A (ja) 1981-12-15 1983-06-20 Fuji Photo Film Co Ltd ３層４階構造の固体カラ−撮像デバイス
JPS6362369A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体装置
JP2729769B2 (ja) * 1995-03-06 1998-03-18 エルジイ・セミコン・カンパニイ・リミテッド 半導体装置の製造方法
JPH10284723A (ja) 1997-04-01 1998-10-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4817584B2 (ja) 2002-05-08 2011-11-16 キヤノン株式会社 カラー撮像素子
US7129466B2 (en) 2002-05-08 2006-10-31 Canon Kabushiki Kaisha Color image pickup device and color light-receiving device
TWI302754B (en) 2005-02-28 2008-11-01 Magnachip Semiconductor Ltd Complementary metal-oxide-semiconductor image sensor and method for fabricating the same
JP2009130090A (ja) 2007-11-22 2009-06-11 Fujifilm Corp 光電変換素子及び固体撮像素子

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266745A (ja) * 1988-04-18 1989-10-24 Fujitsu Ltd 半導体装置の製造方法
JPH02203526A (ja) * 1989-02-01 1990-08-13 Sony Corp 半導体装置
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04343455A (ja) * 1991-05-21 1992-11-30 Nec Corp 半導体装置の製造方法
JPH0778783A (ja) * 1993-06-18 1995-03-20 Rohm Co Ltd 半導体装置
JP2001210711A (ja) * 2000-01-25 2001-08-03 Nec Corp 半導体装置の構造及びその製造方法
JP2004095636A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置
JP2004119794A (ja) * 2002-09-27 2004-04-15 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法
JP2005223085A (ja) * 2004-02-04 2005-08-18 Sony Corp 半導体装置及びその製造方法
JP2008545275A (ja) * 2005-06-29 2008-12-11 マイクロン テクノロジー， インク． イメージャ用の埋め込み導電体
JP2008227357A (ja) * 2007-03-15 2008-09-25 Sony Corp 固体撮像装置及びその製造方法
JP2009259872A (ja) * 2008-04-11 2009-11-05 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP2011077072A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 固体撮像素子及びその製造方法
JP2012019166A (ja) * 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置
JP2012064815A (ja) * 2010-09-16 2012-03-29 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器

Also Published As

Publication number Publication date
US20150076500A1 (en) 2015-03-19
WO2013190759A1 (ja) 2013-12-27
US9735204B2 (en) 2017-08-15
JPWO2013190759A1 (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
JP2018011059A (ja) 固体撮像素子及びその製造方法
JP5558916B2 (ja) 光電変換装置の製造方法
TWI435443B (zh) 固態攝像裝置及其製造方法
KR100695517B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US11056530B2 (en) Semiconductor structure with metal connection layer
JP5963449B2 (ja) 光電変換装置の製造方法
US8730361B2 (en) Photoelectric conversion device and camera with gate-electrode covering film
US11393854B2 (en) Image sensor with photoelectric part and transfer gate on opposite sides of the substrate
US20080258188A1 (en) Metal oxide semiconductor device and method of fabricating the same
JP2011155248A (ja) 固体撮像装置とその製造方法並びにカメラ
KR20200091254A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2012060076A (ja) 固体撮像装置およびその製造方法
KR20190124963A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20200091252A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US10096545B2 (en) Semiconductor apparatus, system, and method of manufacturing semiconductor apparatus
KR20100079399A (ko) 이미지 센서 및 그 제조 방법
JP2011204916A (ja) 固体撮像装置およびその製造方法
JP5890863B2 (ja) 光電変換装置の製造方法
JP6630392B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
US8339492B2 (en) Image sensor inhibiting electrical shorts in a contract plug penetrating an image sensing device and method for manufacturing the same
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
TWI824874B (zh) 影像感測器
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
JP3881134B2 (ja) Ｍｏｓセンサーおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903