JP2011510426A - タイミング制約が緩和されるnandフラッシュメモリアクセス - Google Patents
タイミング制約が緩和されるnandフラッシュメモリアクセス Download PDFInfo
- Publication number
- JP2011510426A JP2011510426A JP2010542484A JP2010542484A JP2011510426A JP 2011510426 A JP2011510426 A JP 2011510426A JP 2010542484 A JP2010542484 A JP 2010542484A JP 2010542484 A JP2010542484 A JP 2010542484A JP 2011510426 A JP2011510426 A JP 2011510426A
- Authority
- JP
- Japan
- Prior art keywords
- nand flash
- flash memory
- data
- selection
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Abstract
Description
13 ページバッファ
13A〜F ページバッファ部分
15 入出力バッファ
17 信号パス
40 NANDフラッシュメモリプレーン部分
41、41A〜C NANDフラッシュメモリ装置
42、42A〜C データ処理リソース
43 信号パス
44 信号パス
45、45A スイッチング装置
46、46A〜C 制御シグナリング
47 NANDフラッシュメモリプレーン部分
48 大域S/Aおよび書込みドライバ0
49 大域S/Aおよび書込みドライバ1
Claims (35)
- NANDフラッシュメモリと、
前記NANDフラッシュメモリに対する外部アクセスを提供し、かつ前記外部アクセスと関連付けられたビット幅を規定するバッファと、
前記NANDフラッシュメモリを前記バッファに結合し、前記ビット幅にそれぞれが適合する第1および第2のデータパスと、
前記NANDフラッシュメモリおよび前記バッファに結合されたスイッチング装置とを備え、
前記第1および第2のデータパスが、前記スイッチング装置を横断し、また前記スイッチング装置が、交互のシーケンスで、前記第1および第2のデータパスを選択するように構成される、メモリ装置。 - NANDフラッシュメモリと、
前記NANDフラッシュメモリに対する外部アクセスを提供し、かつ前記外部アクセスと関連付けられたビット幅を規定するバッファと、
前記NANDフラッシュメモリを前記バッファに結合し、前記ビット幅にそれぞれが適合する複数のデータパスと
を備えるメモリ装置。 - 前記NANDフラッシュメモリの関連部分に結合され、かつ前記データパスのうちの対応するデータパスにそれぞれがさらに結合される複数の構成バッファ部分を有する複合バッファを含む、請求項2に記載の装置。
- 前記NANDフラッシュメモリの前記部分が、前記NANDフラッシュメモリの単一のプレーン内に含まれる、請求項3に記載の装置。
- 前記NANDフラッシュメモリの前記部分が、前記NANDフラッシュメモリの複数のプレーンにわたって提供される、請求項3に記載の装置。
- 前記NANDフラッシュメモリおよび前記バッファに結合されたスイッチング装置を含み、前記データパスが、前記スイッチング装置を横断し、また前記スイッチング装置が、選択シーケンスに従って前記データパスを選択するように構成される、請求項2に記載の装置。
- 前記NANDフラッシュメモリの第1および第2の部分にそれぞれが結合された前記データパスの第1および第2の組を含む、請求項6に記載の装置。
- 前記NANDフラッシュメモリの前記第1および第2の部分が、前記NANDフラッシュメモリの単一のプレーン内に含まれる、請求項7に記載の装置。
- 前記NANDフラッシュメモリの前記第1および第2の部分が、それぞれ、前記NANDフラッシュメモリの異なるプレーン中で提供される、請求項7に記載の装置。
- 前記NANDフラッシュメモリが、2の累乗である数の前記プレーンからなる、請求項9に記載の装置。
- 前記選択シーケンスは、前記第1の組の前記データパスの選択と、前記第2の組の前記データパスの選択とを時間的にインターリーブする、請求項7に記載の装置。
- 前記NANDフラッシュメモリの第1、第2、第3、および第4の部分にそれぞれが結合される前記データパスの第1、第2、第3、および第4の組を含む、請求項2から11のいずれか一項に記載の装置。
- 前記NANDフラッシュメモリの前記第1、第2、第3、および第4の部分が、前記NANDフラッシュメモリの複数のプレーンにわたって提供される、請求項12に記載の装置。
- 前記複数のプレーンが、2の累乗である数の前記プレーンからなる、請求項13に記載の装置。
- 前記選択シーケンスが、前記第1の組の前記データパスの選択と、前記第2の組の前記データパスの選択とを時間的にインターリーブする第1のインターリービングを含み、かつ前記第3の組の前記データパスの選択と、前記第4の組の前記データパスの選択とを時間的にインターリーブする第2のインターリービングをさらに含む、請求項12に記載の装置。
- 前記選択シーケンスが、前記第1のインターリービングの選択と、前記第2のインターリービングの選択とを時間的にインターリーブする第3のインターリービングをさらに含む、請求項15に記載の装置。
- 前記データパスの選択が、前記選択シーケンス中で時間的にインターリーブされる、請求項6または7に記載の装置。
- 前記スイッチング装置が、前記NANDフラッシュメモリの読取りアクセス中に、前記データパスからの情報を前記バッファ中に多重化し、かつ前記NANDフラッシュメモリの書込みアクセス中に、前記バッファからの情報を前記データパス上に逆多重化する、請求項6から11のいずれか一項に記載の装置。
- 第1および第2の前記データパスのそれぞれが情報を運ぶように構成され、前記第1および第2の前記データパスの他方もまた情報を運ぶ、請求項2に記載の装置。
- データプロセッサと、
前記データプロセッサに結合されたメモリ装置であって、NANDフラッシュメモリと、前記データプロセッサが前記メモリ装置へアクセスできるようにしかつ前記アクセスと関連付けられたビット幅を規定するバッファと、前記NANDフラッシュメモリを前記バッファに結合し、前記ビット幅にそれぞれが適合する複数のデータパスとを含む、メモリ装置と
を備えるデータ処理システム。 - 第1および第2の前記データパスのそれぞれが情報を運ぶように構成され、前記第1および第2の前記データパスの他方もまた情報を運ぶ、請求項20に記載のシステム。
- 前記メモリ装置が、前記NANDフラッシュメモリおよび前記バッファに結合されたスイッチング装置を含み、前記データパスが、前記スイッチング装置を横断し、また前記スイッチング装置が、選択シーケンスに従って前記データパスを選択するように構成される、請求項20または21に記載のシステム。
- 前記メモリ装置が、前記NANDフラッシュメモリの第1および第2の部分にそれぞれ結合される前記データパスの第1および第2の組を含む、請求項22に記載のシステム。
- 前記選択シーケンスは、前記第1の組の前記データパスの選択と、前記第2の組の前記データパスの選択とを時間的にインターリーブする、請求項23に記載のシステム。
- 前記メモリ装置が、前記NANDフラッシュメモリの第1、第2、第3、および第4の部分にそれぞれが結合される前記データパスの第1、第2、第3、および第4の組を含む、請求項22から24のいずれか一項に記載のシステム。
- 前記選択シーケンスが、前記第1の組の前記データパスの選択と、前記第2の組の前記データパスの選択とを時間的にインターリーブする第1のインターリービングを含み、かつ前記第3の組の前記データパスの選択と、前記第4の組の前記データパスの選択とを時間的にインターリーブする第2のインターリービングをさらに含む、請求項25に記載のシステム。
- 前記選択シーケンスが、前記第1のインターリービングの選択と、前記第2のインターリービングの選択とを時間的にインターリーブする第3のインターリービングをさらに含む、請求項26に記載のシステム。
- 前記データパスの選択が、前記選択シーケンス中で時間的にインターリーブされる、請求項22に記載のシステム。
- 前記スイッチング装置が、前記NANDフラッシュメモリの読取りアクセス中に、前記データパスからの情報を前記バッファ中に多重化し、かつ前記NANDフラッシュメモリの書込みアクセス中に、前記バッファからの情報を前記データパス上に逆多重化する、請求項22から25のいずれか一項に記載のシステム。
- 前記メモリ装置が、前記NANDフラッシュメモリの関連部分に結合され、かつ前記データパスのうちの対応するデータパスにそれぞれがさらに結合される複数の構成バッファ部分を有する複合バッファを含む、請求項20に記載のシステム。
- 前記構成バッファ部分が、互いに物理的に別個の各バッファである、請求項30に記載のシステム。
- 移動体データ処理システムとして提供される、請求項20から31のいずれか一項に記載のシステム。
- デジタルオーディオ再生装置、デジタルビデオ再生装置、携帯電話、フラッシュカード、USBフラッシュドライブ、およびハードディスクの代替としてのソリッドステートドライブのうちの1つとして提供される、請求項20から31のいずれか一項に記載のシステム。
- 前記ビット幅が8ビットである、請求項20から31のいずれか一項に記載のシステム。
- NANDフラッシュメモリと、前記NANDフラッシュメモリに対する外部アクセスを提供し、かつデータユニットのビット幅を規定するバッファとの間でデータユニットを転送する方法であって、
前記データユニットのシーケンスを提供するステップと、
前記シーケンス中で隣接するデータユニットを、前記NANDフラッシュメモリと前記バッファの間で提供されるそれぞれが異なるデータパス上に経路指定するステップであり、前記データパスのそれぞれが前記ビット幅に適合するステップと
を含む方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2265608P | 2008-01-22 | 2008-01-22 | |
US61/022,656 | 2008-01-22 | ||
US12/286,959 US20090187701A1 (en) | 2008-01-22 | 2008-10-03 | Nand flash memory access with relaxed timing constraints |
US12/286,959 | 2008-10-03 | ||
PCT/CA2008/002155 WO2009092152A1 (en) | 2008-01-22 | 2008-12-15 | Nand flash memory access with relaxed timing constraints |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192744A Division JP2014013642A (ja) | 2008-01-22 | 2013-09-18 | タイミング制約が緩和されるnandフラッシュメモリアクセス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011510426A true JP2011510426A (ja) | 2011-03-31 |
JP2011510426A5 JP2011510426A5 (ja) | 2011-05-12 |
JP5379164B2 JP5379164B2 (ja) | 2013-12-25 |
Family
ID=40877343
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542484A Expired - Fee Related JP5379164B2 (ja) | 2008-01-22 | 2008-12-15 | タイミング制約が緩和されるnandフラッシュメモリアクセス |
JP2013192744A Ceased JP2014013642A (ja) | 2008-01-22 | 2013-09-18 | タイミング制約が緩和されるnandフラッシュメモリアクセス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192744A Ceased JP2014013642A (ja) | 2008-01-22 | 2013-09-18 | タイミング制約が緩和されるnandフラッシュメモリアクセス |
Country Status (8)
Country | Link |
---|---|
US (1) | US20090187701A1 (ja) |
EP (1) | EP2245633A4 (ja) |
JP (2) | JP5379164B2 (ja) |
KR (1) | KR20100112110A (ja) |
CN (1) | CN101911208A (ja) |
CA (1) | CA2703674A1 (ja) |
TW (1) | TW200937425A (ja) |
WO (1) | WO2009092152A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118031A (ja) * | 2011-12-05 | 2013-06-13 | Winbond Electronics Corp | 不揮発性半導体メモリおよびそのデータの読出し方法 |
US8730757B2 (en) | 2012-03-26 | 2014-05-20 | Kabushiki Kaisha Toshiba | Memory system |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2317442A1 (en) | 2009-10-29 | 2011-05-04 | Thomson Licensing | Solid state memory with reduced number of partially filled pages |
US8804452B2 (en) | 2012-07-31 | 2014-08-12 | Micron Technology, Inc. | Data interleaving module |
US9013930B2 (en) * | 2012-12-20 | 2015-04-21 | Winbond Electronics Corp. | Memory device with interleaved high-speed reading function and method thereof |
TWI493569B (zh) * | 2013-03-25 | 2015-07-21 | Winbond Electronics Corp | 記憶體裝置以及由記憶體裝置中讀取資料之方法 |
CN104112471B (zh) * | 2013-04-17 | 2017-12-15 | 华邦电子股份有限公司 | 存储器装置以及由存储器装置中读取数据的方法 |
TWI498905B (zh) * | 2013-12-03 | 2015-09-01 | Winbond Electronics Corp | 非揮發性記憶體部份抹除方法 |
US9627031B1 (en) * | 2016-03-11 | 2017-04-18 | Mediatek Inc. | Control methods and memory systems using the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255496A (ja) * | 1994-12-19 | 1996-10-01 | Samsung Electron Co Ltd | 不揮発性半導体メモリ |
JP2001325796A (ja) * | 2000-03-08 | 2001-11-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006107691A (ja) * | 2004-10-05 | 2006-04-20 | Hynix Semiconductor Inc | 半導体メモリ装置、そのパッケージ及びそれを用いたメモリカード |
JP2006202469A (ja) * | 2005-01-18 | 2006-08-03 | Infineon Technologies Ag | 改良されたddriidramデータパス |
JP2007141393A (ja) * | 2005-11-21 | 2007-06-07 | Toshiba Corp | 半導体記憶装置及びそのデータ書き込み方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100327330B1 (ko) * | 1998-12-17 | 2002-05-09 | 윤종용 | 램버스디램반도체장치 |
US6467015B1 (en) * | 1999-04-15 | 2002-10-15 | Dell Products, L.P. | High speed bus interface for non-volatile integrated circuit memory supporting continuous transfer |
JP2003007052A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
ITRM20010517A1 (it) * | 2001-08-29 | 2003-02-28 | Micron Technology Inc | Struttura di condensatore integrato di polisilicio. |
JP2003077276A (ja) * | 2001-08-31 | 2003-03-14 | Nec Corp | 半導体メモリ |
CN1278239C (zh) * | 2002-01-09 | 2006-10-04 | 株式会社瑞萨科技 | 存储系统和存储卡 |
JP4074110B2 (ja) * | 2002-03-20 | 2008-04-09 | Necエレクトロニクス株式会社 | シングルチップ・マイクロコンピュータ |
JP4563715B2 (ja) * | 2003-04-29 | 2010-10-13 | 三星電子株式会社 | パーシャルコピーバック動作モードを有するフラッシュメモリ装置 |
US20080109627A1 (en) * | 2004-11-10 | 2008-05-08 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile Memory Device And Method For Accessing Nonvolatile Memory Device |
US7149121B2 (en) * | 2005-01-26 | 2006-12-12 | Macronix International Co., Ltd. | Method and apparatus for changing operating conditions of nonvolatile memory |
US7495279B2 (en) * | 2005-09-09 | 2009-02-24 | Infineon Technologies Ag | Embedded flash memory devices on SOI substrates and methods of manufacture thereof |
KR100737913B1 (ko) * | 2005-10-04 | 2007-07-10 | 삼성전자주식회사 | 반도체 메모리 장치의 읽기 방법 |
US7366028B2 (en) * | 2006-04-24 | 2008-04-29 | Sandisk Corporation | Method of high-performance flash memory data transfer |
KR100694978B1 (ko) * | 2006-05-12 | 2007-03-14 | 주식회사 하이닉스반도체 | 데이터 입출력 속도를 증가시키는 구조를 가지는 플래시메모리 장치 및 그 데이터 입출력 동작 방법 |
KR100765786B1 (ko) * | 2006-06-12 | 2007-10-12 | 삼성전자주식회사 | 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법 |
KR100837273B1 (ko) * | 2006-08-24 | 2008-06-12 | 삼성전자주식회사 | 플래시 메모리 장치 |
KR100764749B1 (ko) * | 2006-10-03 | 2007-10-08 | 삼성전자주식회사 | 멀티-칩 패키지 플래시 메모리 장치 및 그것의 카피 백방법 |
KR100784865B1 (ko) * | 2006-12-12 | 2007-12-14 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템 |
CN101617371B (zh) * | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
KR100866961B1 (ko) * | 2007-02-27 | 2008-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 구동방법 |
TWI376603B (en) * | 2007-09-21 | 2012-11-11 | Phison Electronics Corp | Solid state disk storage system with a parallel accessing architecture and a solid state disk controller |
-
2008
- 2008-10-03 US US12/286,959 patent/US20090187701A1/en not_active Abandoned
- 2008-12-15 JP JP2010542484A patent/JP5379164B2/ja not_active Expired - Fee Related
- 2008-12-15 KR KR1020107009341A patent/KR20100112110A/ko not_active Application Discontinuation
- 2008-12-15 CN CN2008801231716A patent/CN101911208A/zh active Pending
- 2008-12-15 WO PCT/CA2008/002155 patent/WO2009092152A1/en active Application Filing
- 2008-12-15 CA CA2703674A patent/CA2703674A1/en not_active Abandoned
- 2008-12-15 EP EP08871249A patent/EP2245633A4/en not_active Withdrawn
-
2009
- 2009-01-09 TW TW098100743A patent/TW200937425A/zh unknown
-
2013
- 2013-09-18 JP JP2013192744A patent/JP2014013642A/ja not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255496A (ja) * | 1994-12-19 | 1996-10-01 | Samsung Electron Co Ltd | 不揮発性半導体メモリ |
JP2001325796A (ja) * | 2000-03-08 | 2001-11-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006107691A (ja) * | 2004-10-05 | 2006-04-20 | Hynix Semiconductor Inc | 半導体メモリ装置、そのパッケージ及びそれを用いたメモリカード |
JP2006202469A (ja) * | 2005-01-18 | 2006-08-03 | Infineon Technologies Ag | 改良されたddriidramデータパス |
JP2007141393A (ja) * | 2005-11-21 | 2007-06-07 | Toshiba Corp | 半導体記憶装置及びそのデータ書き込み方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118031A (ja) * | 2011-12-05 | 2013-06-13 | Winbond Electronics Corp | 不揮発性半導体メモリおよびそのデータの読出し方法 |
US8730757B2 (en) | 2012-03-26 | 2014-05-20 | Kabushiki Kaisha Toshiba | Memory system |
Also Published As
Publication number | Publication date |
---|---|
US20090187701A1 (en) | 2009-07-23 |
EP2245633A4 (en) | 2012-12-26 |
WO2009092152A1 (en) | 2009-07-30 |
KR20100112110A (ko) | 2010-10-18 |
CA2703674A1 (en) | 2009-07-30 |
JP5379164B2 (ja) | 2013-12-25 |
CN101911208A (zh) | 2010-12-08 |
WO2009092152A8 (en) | 2009-10-08 |
EP2245633A2 (en) | 2010-11-03 |
JP2014013642A (ja) | 2014-01-23 |
TW200937425A (en) | 2009-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5379164B2 (ja) | タイミング制約が緩和されるnandフラッシュメモリアクセス | |
KR100973629B1 (ko) | 복수의 어드레스, 데이터 및 명령 버스를 갖는 메모리 장치, 방법 및 시스템 | |
KR100633828B1 (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
US5502683A (en) | Dual ported memory with word line access control | |
TWI492059B (zh) | 多串列介面堆疊式晶粒記憶體架構 | |
US20080155207A1 (en) | High speed interface for non-volatile memory | |
US7730261B1 (en) | Multicore memory management system | |
JP2008052728A (ja) | フラッシュメモリシステム及びそのプログラム方法 | |
CN101310339A (zh) | 具有多个内部数据总线和存储器库交错的存储器装置和方法 | |
JP2009064548A (ja) | マルチポートメモリアーキテクチャ、装置、システム、および方法 | |
JP2011530735A (ja) | メモリモジュール内の独立制御式仮想メモリ装置 | |
JP2012155837A (ja) | 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路 | |
US7783826B2 (en) | Data bus width converter | |
US7761668B2 (en) | Processor architecture having multi-ported memory | |
JP2011510426A5 (ja) | ||
KR101183739B1 (ko) | 멀티포트 메모리 슈퍼셀 및 데이터 경로 스위칭 회로를 갖는 집적 회로 | |
JP4828037B2 (ja) | 半導体メモリ装置及びデータ伝送方法 | |
KR101062776B1 (ko) | 반도체 메모리 장치 | |
KR101404844B1 (ko) | 듀얼 포트 메모리 및 그 방법 | |
JP2015053095A (ja) | メモリ、メモリシステムおよびメモリの制御方法 | |
KR100489356B1 (ko) | 단일 스테이지의 멀티플렉서를 가진 메모리 장치의 데이터경로 회로 | |
JP2015531088A (ja) | 信号伝送システム及びストレージシステム | |
JP2950427B2 (ja) | レジスタバンク回路 | |
JP3596798B2 (ja) | 2ビット/4ビット・エンコーダを持つレジスタ・ファイル・アレイ | |
CN117194288A (zh) | 一种三维芯片、访问控制方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |