JP2008052728A - フラッシュメモリシステム及びそのプログラム方法 - Google Patents
フラッシュメモリシステム及びそのプログラム方法 Download PDFInfo
- Publication number
- JP2008052728A JP2008052728A JP2007211796A JP2007211796A JP2008052728A JP 2008052728 A JP2008052728 A JP 2008052728A JP 2007211796 A JP2007211796 A JP 2007211796A JP 2007211796 A JP2007211796 A JP 2007211796A JP 2008052728 A JP2008052728 A JP 2008052728A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- channel
- data
- buffer
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 ホストから伝送される保存データを一時保存する複数のバッファを備えるバッファ部と、複数のメモリセルアレイを備える少なくとも一つのフラッシュメモリチップを備える複数のチャンネル部と、バッファ部に保存されたデータが複数のチャンネル部に順次に伝送されるように制御し、伝送された保存データがチャンネル部に備えられたフラッシュメモリチップのメモリセルアレイに記録されるように制御する制御部と、を備えることを特徴とするフラッシュメモリシステムである。これにより、複数のバッファを利用して各チャンネル部にデータを順次に伝送すると同時に、ホストから伝送されるデータを保存することによって全体帯域幅を増大させ、かつデータの記録速度を向上させうる。
【選択図】 図4
Description
410,420,430 メモリセルアレイ
411,421,431 ページレジスタ
Claims (11)
- フラッシュメモリシステムにおいて、
ホストから伝送される保存データを一時保存する複数のバッファを備えるバッファ部と、
複数のメモリセルアレイを備える少なくとも一つのフラッシュメモリチップを備える複数のチャンネル部と、
前記バッファ部に保存された前記保存データが前記複数のチャンネル部に順次に伝送されるように制御し、前記伝送された保存データが前記チャンネル部に備えられたフラッシュメモリチップのメモリセルアレイに記録されるように制御する制御部と、を備えることを特徴とするフラッシュメモリシステム。 - 前記制御部は、
前記複数のバッファのうち一つのバッファは、一時保存されたデータを前記チャンネル部に伝送すると同時に、他の一つのバッファは、前記ホストから伝送されるデータを保存するように制御することを特徴とする請求項1に記載のフラッシュメモリシステム。 - 前記バッファ部は、
前記複数のチャンネル部の数をn(nは、整数)とするとき、(n+1)個のバッファを備えることを特徴とする請求項1に記載のフラッシュメモリシステム。 - 前記バッファは、
少なくとも前記メモリセルアレイに記録される一つのページを保存しうる保存容量を有することを特徴とする請求項3に記載のフラッシュメモリシステム。 - 前記複数のチャンネル部の数をn(nは、整数)、前記メモリセルアレイに記録される一つのページサイズをsとするとき、前記バッファ部に備えられたバッファの総保存容量は、少なくともs×(n+1)であることを特徴とする請求項1に記載のフラッシュメモリシステム。
- 前記制御部は、
前記複数のチャンネル部を独立的に制御するために前記複数のチャンネル部のそれぞれに連結された複数のメモリ制御部を備え、前記各チャンネル部に連結されたメモリ制御部は、同一チャンネル上の前記メモリセルアレイに前記バッファから伝送されたデータをインターリーブ方式で記録することを特徴とする請求項1に記載のフラッシュメモリシステム。 - フラッシュメモリシステムのプログラム方法において、
ホストから伝送されて複数のバッファに保存されたデータを、複数のメモリセルアレイを備える少なくとも一つのフラッシュメモリチップを備える複数のチャンネル部に順次に伝送し、前記バッファのうち空のバッファに前記ホストから伝送されるデータを保存するステップと、
前記伝送された保存データを前記各チャンネル部に備えられたフラッシュメモリチップのメモリセルアレイに記録するステップと、を含むことを特徴とするフラッシュメモリシステムのプログラム方法。 - 前記複数のチャンネル部の数をn(nは、整数)とするとき、前記バッファの数は、(n+1)個であることを特徴とする請求項7に記載のフラッシュメモリシステムのプログラム方法。
- 前記バッファは、
少なくとも前記メモリセルアレイに記録される一つのページを保存しうる保存容量を有することを特徴とする請求項7に記載のフラッシュメモリシステムのプログラム方法。 - 前記複数のチャンネル部の数をn(nは、整数)、前記メモリセルアレイに記録される一つのページサイズをsとするとき、前記バッファの総保存容量は、少なくともs×(n+1)であることを特徴とする請求項7に記載のフラッシュメモリシステムのプログラム方法。
- 前記伝送された保存データを前記各チャンネル部に備えられたフラッシュメモリチップのメモリセルアレイに記録するステップは、同一チャンネル上の前記メモリセルアレイに前記バッファから伝送されたデータをインターリーブ方式で記録することを特徴とする請求項7に記載のフラッシュメモリシステムのプログラム方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060079947A KR20080017982A (ko) | 2006-08-23 | 2006-08-23 | 플래시 메모리 시스템 및 그 프로그램 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008052728A true JP2008052728A (ja) | 2008-03-06 |
Family
ID=39113250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211796A Pending JP2008052728A (ja) | 2006-08-23 | 2007-08-15 | フラッシュメモリシステム及びそのプログラム方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7765359B2 (ja) |
JP (1) | JP2008052728A (ja) |
KR (1) | KR20080017982A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012523623A (ja) * | 2009-04-08 | 2012-10-04 | グーグル インコーポレイテッド | フラッシュメモリデータストレージデバイスのパーティション化 |
US9244842B2 (en) | 2009-04-08 | 2016-01-26 | Google Inc. | Data storage device with copy command |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7827348B2 (en) * | 2000-01-06 | 2010-11-02 | Super Talent Electronics, Inc. | High performance flash memory devices (FMD) |
KR100754226B1 (ko) * | 2006-08-22 | 2007-09-03 | 삼성전자주식회사 | 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치 |
US8959307B1 (en) * | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
US8843691B2 (en) | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
KR101581679B1 (ko) | 2009-03-18 | 2015-12-31 | 삼성전자주식회사 | 저장 장치 및 저장 장치의 버퍼 메모리 관리 방법 |
KR20110015217A (ko) | 2009-08-07 | 2011-02-15 | 삼성전자주식회사 | 향상된 신호 무결성을 가지는 메모리 시스템 |
US9135190B1 (en) | 2009-09-04 | 2015-09-15 | Bitmicro Networks, Inc. | Multi-profile memory controller for computing devices |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
US8131889B2 (en) | 2009-11-10 | 2012-03-06 | Apple Inc. | Command queue for peripheral component |
US8472279B2 (en) * | 2010-08-31 | 2013-06-25 | Micron Technology, Inc. | Channel skewing |
US8924627B2 (en) * | 2011-03-28 | 2014-12-30 | Western Digital Technologies, Inc. | Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency |
US8423722B1 (en) * | 2011-08-26 | 2013-04-16 | Western Digital Technologies, Inc. | System and method for high performance command processing in solid state drives |
US9021146B2 (en) | 2011-08-30 | 2015-04-28 | Apple Inc. | High priority command queue for peripheral component |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
JP5929387B2 (ja) | 2012-03-22 | 2016-06-08 | 株式会社リコー | 情報処理装置、履歴データ生成プログラム及び投影システム |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US20140189204A1 (en) * | 2012-12-28 | 2014-07-03 | Hitachi, Ltd. | Information processing apparatus and cache control method |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
CN110175088B (zh) * | 2013-08-23 | 2022-11-11 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
KR102229970B1 (ko) | 2014-06-27 | 2021-03-22 | 삼성전자주식회사 | 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브 |
KR20170094815A (ko) | 2016-02-11 | 2017-08-22 | 삼성전자주식회사 | 비휘발성 메모리, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 읽기 방법 |
WO2018119901A1 (zh) * | 2016-12-29 | 2018-07-05 | 华为技术有限公司 | 存储系统和固态硬盘 |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000132982A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 情報記録媒体素子、情報記録装置及び情報記録方法、並びに情報再生装置及び情報再生方法 |
JP2003036205A (ja) * | 2001-07-24 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 記憶装置 |
WO2003060722A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
JP2005092882A (ja) * | 2003-09-16 | 2005-04-07 | Samsung Electronics Co Ltd | データ伝送時間を減少させるデュアルバッファリングメモリシステム及びこれに対する制御方法 |
JP2005332249A (ja) * | 2004-05-20 | 2005-12-02 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9903490D0 (en) * | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
US20050114587A1 (en) * | 2003-11-22 | 2005-05-26 | Super Talent Electronics Inc. | ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines |
US20060075395A1 (en) * | 2004-10-01 | 2006-04-06 | Lee Charles C | Flash card system |
US6871257B2 (en) * | 2002-02-22 | 2005-03-22 | Sandisk Corporation | Pipelined parallel programming operation in a non-volatile memory system |
KR100506062B1 (ko) | 2002-12-18 | 2005-08-05 | 주식회사 하이닉스반도체 | 복합형 메모리 장치 |
TWI248617B (en) | 2004-08-13 | 2006-02-01 | Prolific Technology Inc | Data storage device |
US7568075B2 (en) * | 2005-09-22 | 2009-07-28 | Hitachi, Ltd. | Apparatus, system and method for making endurance of storage media |
-
2006
- 2006-08-23 KR KR1020060079947A patent/KR20080017982A/ko active Search and Examination
-
2007
- 2007-04-04 US US11/730,800 patent/US7765359B2/en not_active Expired - Fee Related
- 2007-08-15 JP JP2007211796A patent/JP2008052728A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000132982A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 情報記録媒体素子、情報記録装置及び情報記録方法、並びに情報再生装置及び情報再生方法 |
JP2003036205A (ja) * | 2001-07-24 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 記憶装置 |
WO2003060722A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
JP2005092882A (ja) * | 2003-09-16 | 2005-04-07 | Samsung Electronics Co Ltd | データ伝送時間を減少させるデュアルバッファリングメモリシステム及びこれに対する制御方法 |
JP2005332249A (ja) * | 2004-05-20 | 2005-12-02 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012523623A (ja) * | 2009-04-08 | 2012-10-04 | グーグル インコーポレイテッド | フラッシュメモリデータストレージデバイスのパーティション化 |
US9244842B2 (en) | 2009-04-08 | 2016-01-26 | Google Inc. | Data storage device with copy command |
Also Published As
Publication number | Publication date |
---|---|
US20080049520A1 (en) | 2008-02-28 |
KR20080017982A (ko) | 2008-02-27 |
US7765359B2 (en) | 2010-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008052728A (ja) | フラッシュメモリシステム及びそのプログラム方法 | |
US9122591B2 (en) | Pipelined data relocation and improved chip architectures | |
JP5160805B2 (ja) | フラッシュメモリシステム、そのプログラムのためのホストシステム及びプログラム方法 | |
KR101060089B1 (ko) | 온-칩 데이터 그룹화 및 정렬 | |
CN1323356C (zh) | 非易失性存储器系统中的流水线并行编程操作 | |
TWI439866B (zh) | 記憶體系統及其操作方法 | |
KR100754226B1 (ko) | 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치 | |
US10095436B2 (en) | Cache memory device and data processing method of the device | |
CN100585740C (zh) | 闪存装置和闪存的访问方法 | |
CN101120414A (zh) | 存储器系统中的数据再定位 | |
JP2009510656A (ja) | 複数の独立したシリアルリンクメモリ | |
TWI467574B (zh) | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 | |
US7783826B2 (en) | Data bus width converter | |
JP5379164B2 (ja) | タイミング制約が緩和されるnandフラッシュメモリアクセス | |
WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
KR101460643B1 (ko) | 데이터 입출력 버스를 공유하는 플래시 메모리 간의 데이터 전송을 위한 플래시 메모리 제어장치 | |
KR20200138911A (ko) | 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130529 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130621 |