JP4074110B2 - シングルチップ・マイクロコンピュータ - Google Patents
シングルチップ・マイクロコンピュータ Download PDFInfo
- Publication number
- JP4074110B2 JP4074110B2 JP2002078418A JP2002078418A JP4074110B2 JP 4074110 B2 JP4074110 B2 JP 4074110B2 JP 2002078418 A JP2002078418 A JP 2002078418A JP 2002078418 A JP2002078418 A JP 2002078418A JP 4074110 B2 JP4074110 B2 JP 4074110B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- chip microcomputer
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ上にメモリマクロが配置されたシングルチップ・マイクロコンピュータにおけるリードクロック分配方法に関する。
【０００２】
【従来の技術】
図６は、チップ上にＣＰＵおよび複数のフラッシュROMを配置したシングルチップ・マイクロコンピュータ回路配置の従来例を示しており、CPU(1)、プログラムを格納する複数のフラッシュROMマクロ(2-1〜2-4)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)を備えている。
【０００３】
CPU(1)およびインターリーブコントローラ(3)は、外部から入力されるシステムクロックで動作する。このシステムクロックは、チップ上に張られたクロックツリーを経由して供給される。このクロックツリーにより各回路素子に供給されるクロックのクロックスキューは一定範囲内に抑えられたものとなっている。
【０００４】
フラッシュROM(2-1〜2-4)は、CPU(1)などの動作速度に比較して低速であるため、通常シングルチップ・マイクロコンピュータの動作速度を向上させるために、インターリーブ構成を採用し、複数のフラッシュROM(2-1〜2-4)を交互に動作させることによって見かけ上CPU(1)の動作速度と同等の動作速度を得ることが出来るようになっている。その時のフラッシュROM(2-1〜2-4)へ供給されるリードクロックとしては、インターリーブコントローラ(3)内でシステムクロックを分周したクロックが使用される。
【０００５】
図７は、偶数側、奇数側の２個のフラッシュROM(2-1,2-2)を備えて構成した場合の従来のシングルチップ・マイクロコンピュータ回路構成を示すブロック図である。
【０００６】
CPU(1)はインターリーブコントローラ(3)を介してフラッシュROM(2-1,2-2)と接続される。CPU(1)とインターリーブコントローラ(3)間の接続は、CPU(1)からは、フラッシュROM(2-1,2-2)に格納されているプログラムをフェッチしたり、データにアクセスするためのアドレスと、フェッチバスの状態を制御する制御信号出力およびクロックの状態を制御しクロックを生成するための制御信号がインターリーブコントローラ(3)へ出力される。一方、連続アクセス時には、インターリーブコントローラ(3)からは、フラッシュROM奇数側(2-1)、偶数側(2-2)から読み出されたデータが、相互に切り替えられながらCPU(1)へデータ信号として出力される。
【０００７】
また、インターリーブコントローラ(3)とフラッシュROM(2-1,2-2)間の接続は、インターリーブコントローラ(3)からは、CPU(1)からのアドレスデータに基づいてインターリーブコントローラ(3)内にてフラッシュROM奇数側(2-1)および偶数側(2-2)に対応して再構築されたアドレスが、フラッシュROM奇数側(2-1)および偶数側(2-2)それぞれに対して出力される。また、インターリーブコントローラ(3)は、フラッシュROM奇数側(2-1)および偶数側(2-2)の両者のリードクロックを生成して供給する。一方、フラッシュROM(2-1,2-2)からは、それぞれインターリーブコントローラ(3)からのリードクロックに同期して読み出されたデータがインターリーブコントローラ(3)へ出力される。
【０００８】
図８は、図６の回路配置に対応させて２組のフラッシュROMを採用した場合の従来のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、２組のフラッシュROM(2-1〜2-4)が配置されている点を除いて図７に示す回路構成と同様である。
【０００９】
これらの従来の回路構成において、インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用しCPU(1)と同一周波数のシステムクロックで動作するために、CPU(1)・インターリーブコントローラ(3)間信号のセットアップ、ホールド時間を満たす必要があるが、動作周波数が高くなるにしたがって、セットアップ時間のマージンが少なくなってくる。そこで動作周波数を上げていく場合には、インターリーブコントローラ(3)はCPU(1)に近づけて配置される。インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用して再構築したアドレス信号とリードクロックを生成してフラッシュROM(2-1〜2-4)へ供給する。
【００１０】
一方、フラッシュROM(2-1〜2-4)は大きな領域を占有するため、チップ内の配置位置は限られたものになり、かつ、各フラッシュROM(2-1〜2-4)のクロック入力端子はそれぞれ１カ所に限定されている。そこで、フラッシュROM(2-1〜2-4)のチップ内での配置を決定したあと、インターリーブコントローラ(3)から各フラッシュROM(2-1〜2-4)へのリードクロックは迂回させないでそれぞれ直接供給するように配線され、各フラッシュROM(2-1〜2-4)毎のリードクロックスキューを一定範囲内に抑えるようにしている。
【００１１】
また、その他の接続すべき信号も迂回配線をおこなわないように配線を実施することにより、スキューの均一化が図られている。
【００１２】
図９は、従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。以下、従来例の動作を、図６〜図９を参照して説明する。
【００１３】
シングルチップ・マイクロコンピュータ内では、クロックツリーが張り巡らされ、システムクロック(a)は、そのクロックツリーによってクロック間のスキューは一定範囲内に抑えられている。
【００１４】
このシステムクロック(a)に対し、フラッシュROM偶数側(2-2,2-4)リードクロック(d)、フラッシュROM奇数側(2-1,2-3)リードクロック(g)共にインターリーブコントローラ(3)にて生成し、最短距離で各フラッシュROMマクロに供給している。このように最短距離で配線してはいるが、インターリーブコントローラ(3)から各フラッシュROM(2-1〜2-4)までは或長さの配線が必要であるので、インターリーブコントローラ(3)からのリードクロックは、図９に示すように、各フラッシュROM(2-1〜2-4)のクロック入力端子においてこの配線長による遅延（配線遅延）を生ずる。
【００１５】
また、フラッシュROM(2-1〜2-4)からのデータ読み出しは、各フラッシュROM(2-1〜2-4)に入力されるリードクロックの立ち上がりに同期してその読み出し動作が開始されるが、図９に示すように、フラッシュROM(2-1〜2-4)の出力遅延が大きいために、例えばクロックサイクル▲１▼で指定したアドレス(An)の読み出しデータ(Dn)が確定する時点はクロックサイクル▲２▼にずれ込み、さらに、各フラッシュROM(2-1〜2-4)の出力端からCPU(1)までの配線長による遅延（配線遅延）を受ける。
【００１６】
従って、図９に示すように、CPU(1)側では、クロックサイクル▲１▼で指定したアドレスのデータは、クロックサイクル▲３▼の立ち上がりエッジにてデータをサンプリングし、クロックサイクル▲２▼で指定したアドレスのデータは、クロックサイクル▲４▼の立ち上がりエッジにてデータをサンプリングするように動作する。しかし、システムクロックの周期が短くなってくると、この時点でも、CPU(1)のサンプリングポイントにおけるセットアップ時間を確保することが難しくなる。
【００１７】
【発明が解決しようとする課題】
このように上記従来技術では、フラッシュROM(2-1〜2-4)の出力遅延に加えて、フラッシュROMマクロに供給するリードクロックをインターリーブコントローラ(3)で生成して配線を引き回してフラッシュROMマクロに供給しているため、配線による遅延が生じる。この配線による遅延は、データを出力する際のきっかけとなるリードクロックの遅延と、データ出力後CPU(1)に到達するまでの遅延の両者が積算されることになり、CPU(1)のフェッチ動作周波数の限界に対して大きな影響を与えることとなる。
【００１８】
例えば、図１０のタイムチャートに示されているように、CPU(1)のフェッチ動作周波数が高くなると、クロックサイクル▲１▼で指定したアドレスのデータが、クロックサイクル▲３▼の立ち上がり時点では未だCPU(1)に到達しないのでデータサンプリングができなくなるような状況が生じ、このような高いシステムクロック周波数ではフラッシュROM(2-1〜2-4)からのデータ読み出し動作が不可能となり、CPU(1)がデータをサンプリングすることの出来るシステムクロックの上限が上記遅延要因により制限されてしまう。
【００１９】
これらの遅延要因の内、フラッシュROM(2-1〜2-4)の出力遅延については、並行して読み出し可能なフラッシュROMの数を増やすことにより対応する方法が考えられるが、フラッシュROMマクロからのデータ出力後CPU(1)に到達するまでのデータの配線遅延が生じることは避けられないため、データ出力のきっかけを遅らせないための工夫が必要になる。
【００２０】
本発明の目的は、上記問題点に鑑み、配線による遅延を極力排除することにより、シングルチップ・マイクロコンピュータの動作周波数が、レイアウト状態に依存して低下することを防止する手段を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は、チップ上にインターリーブ構成を採用する複数のメモリマクロが配置されたシングルチップ・マイクロコンピュータにおいて、前記複数のメモリマクロの各近傍に、前記システムクロックが直接入力される専用のリードクロック生成回路をそれぞれ配置し、前記複数のメモリマクロに対してそれぞれ専用の前記リードクロック生成回路からリードクロックを供給することを特徴とする。
【００２２】
各リードクロック生成回路は、各メモリマクロのクロック入力端子の近くにそれぞれ配置すればより好適である。また、各リードクロック生成回路にはCPUに供給されているシステムクロックが直接供給され、このシステムクロックと同期したリードクロックをそれぞれのメモリマクロに供給する。その際、メモリマクロの動作クロックはCPUに供給するシステムクロックを分周したものが使用される。
【００２３】
本発明の構成によれば、データ出力のきっかけとなるリードクロックが配線による遅延を受けることがないので、その分データの読み出しタイミングを早めることができ、より高い周波数のシステムクロックを用いることができる。その結果、シングルチップ・マイクロコンピュータの動作周波数をより高くすることができ、処理の高速化が可能となる。
【００２４】
【発明の実施の形態】
図１は、本発明の実施形態を示すシングルチップ・マイクロコンピュータ回路配置図であり、CPU(1)、プログラムを格納する複数のフラッシュROM(2-1〜2-4)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)を備えている点では従来例と同様であるが、本発明では、各フラッシュROM(2-1〜2-4)のクロック入力端子近傍に、システムクロックを分周したリードクロックをそれぞれのフラッシュROMに供給するリードクロック生成回路(4-1〜4-4)を配置している。
【００２５】
前述のように、インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用しCPU(1)と同一周波数のシステムクロックで動作するために、CPU・インターリーブコントローラ間信号のセットアップ、ホールド時間を満たす必要があるが、動作周波数が高くなるにしたがってセットアップ時間のマージンが少なくなってくるので、動作周波数を上げていく場合には、インターリーブコントローラ(3)をCPU(1)に近づけて配置する。
【００２６】
また、フラッシュROM(2-1〜2-4)は大きな領域を占有するため、チップ内の配置は限られたものになる。そして、フラッシュROM(2-1〜2-4)のクロック入力端子は１カ所に限定されている。そこで本発明では、フラッシュROM(2-1〜2-4)の配置が決定したあと、このクロック入力端子のすぐ近くにシステムクロックを分周するリードクロック生成回路(4-1〜4-4)を配置する。
【００２７】
その他、接続すべき信号は迂回配線を行わないように配線を実施している点では従来例と同様である。
【００２８】
CPU(1)、インターリーブコントローラ(3)、リードクロック生成回路(4-1,4-2)は、外部から供給されるシステムクロックで動作する。そのシステムクロックは、クロックツリーが張られた状態で動作するものとし、そのクロックツリーにより各々のクロックスキューは一定範囲内に抑えられたものとなっている。
【００２９】
フラッシュROM(2-1〜2-4)は、CPU(1)などの動作速度に比較して低速であるため、シングルチップ・マイクロコンピュータの動作速度を向上させるために、インターリーブ構成を採用し、フラッシュROM(2-1〜2-4)を交互に動作させることによって見かけ上CPU(1)の動作速度と同等の動作速度を得ることが出来る。その時のフラッシュROM(2-1〜2-4)へ供給するクロックは、リードクロック生成回路(4-1〜4-4)によりシステムクロックを分周したクロックを使用する。
【００３０】
図２は、偶数側、奇数側の２個のフラッシュROM(2-1,2-2)を備えて構成した本実施形態のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、シングルチップ・マイクロコンピュータ内の、プログラムを格納するフラッシュROM(2-1,2-2)、CPU(1)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)、フラッシュROM(2-1,2-2)のリードクロック生成のためのリードクロック生成回路(4-1,4-2)を備えている。
【００３１】
図２の構成において、CPU(1)はインターリーブコントローラ(3)に対して、フラッシュROM(2-1,2-2)に格納されているプログラムをフェッチしたり、データにアクセスするためのアドレスと、CPUからのフェッチバスの状態を制御する制御信号を出力し、一方、インターリーブコントローラ(3)はCPU(1)に対して、フラッシュROM奇数側(2-1)、偶数側(2-2)から読み出されたデータを、相互に切り替えながらデータ信号として出力する。
【００３２】
また、インターリーブコントローラ(3)は、CPU(1)からのアドレスデータに基づいてインターリーブコントローラ(3)内にてフラッシュROM奇数側(2-1)および偶数側(2-2)に対応したアドレスを再構築し、フラッシュROM奇数側(2-1)および偶数側(2-2)それぞれに対するアクセスアドレスとして出力する。一方、フラッシュROM(2-1,2-2)は、それぞれリードクロック生成回路(4-1,4-2)から供給されたリードクロックに同期して読み出されたデータをインターリーブコントローラ(3)へ出力する。
【００３３】
リードクロック生成回路(4-1,4-2)は、システムクロックを分周したリードクロックを各々フラッシュROM(2-1,2-2)に対して供給する。また、CPU(1)は、リードクロック生成回路(4-1,4-2)に対して、クロックの状態を制御しリードクロックを生成するための制御信号を出力する。
【００３４】
図３は、図１の回路配置に対応させて２組のフラッシュROMを採用した場合の本実施形態のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、２組のフラッシュROM(2-1〜2-4)が配置されている点を除いて図２に示す回路構成と同様であるので、詳細説明は省略する。
【００３５】
図４は、本実施形態で用いられるリードクロック生成回路(4-1,4-2)の入出力の関係を示す概略図である。リードクロック生成回路(4-1,4-2)は、システムクロックの分周を行い、必要に応じてクロックの周期を変化させる動作を行う。
【００３６】
リードクロック生成回路(4-1,4-2)には、システムクロックと、アドレスの奇数・偶数番地を判別するためのアドレス信号と、フラッシュROMのチップセレクト信号およびジャンプ命令等でアドレスの再構築状態を判別するための信号が入力される。アドレスの奇数・偶数番地を判別するためのアドレス信号は、フラッシュROMデータが４バイトの場合には、下位から３ビット目のアドレス信号を使えばよい。
【００３７】
アドレスの奇数・偶数番地を判別するためのアドレス信号、フラッシュROMのチップセレクト信号およびジャンプ命令等でアドレスの再構築状態を判別するための信号は、CPU(1)からの制御信号として入力される。また、連続アクセス時には、システムクロックを分周した周期のクロックがリードクロックとして出力されるが、フェッチが停止したりジャンプを行い、離れたアドレスにアクセスする場合には、このリードクロックの周期を延ばす。
【００３８】
図５は、本実施形態のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。以下、本実施形態の動作について図２及び図５を参照して説明する。
【００３９】
シングルチップ・マイクロコンピュータ内では、クロックツリーが張り巡らされ、そのクロックツリーによってシステムクロック(a)間のスキューは一定範囲内に抑えられている。
【００４０】
このシステムクロック(a)に対し、リードクロック生成回路(4-1,4-2)は、フラッシュROM偶数側リードクロック(d)およびフラッシュROM奇数側リードクロック(g)を、共に遅延を最小限に抑えてフラッシュROMマクロに供給している。
【００４１】
フラッシュROM偶数側データ(f)は、例えばクロックサイクル▲１▼の立ち上がりと同期して立ち上がるリードクロック(d)の立ち上がりに同期して出力されるが、フラッシュROMの出力遅延が大きいために、図５に示すようにクロックサイクル▲２▼までデータが確定しない。
【００４２】
そのため、リードクロックのフラッシュROMへの供給の際に少しでも遅延が大きくなるとCPU(1)のフェッチデータ入力点までの伝搬が遅れることになる。CPU(1)側では、クロックサイクル▲１▼でアクセスしたアドレスから読み出されたデータを、クロックサイクル▲３▼の立ち上がりエッジにてサンプリングする。したがって、データをサンプリングするクロックサイクル▲３▼の立ち上がりエッジに対して、セットアップ時間を確保した上でデータがCPU(1)に到達しなければならない。
【００４３】
本実施形態においては、システムクロックはクロックツリーによりそのスキューが保証され、また、リードクロックは、その生成回路(4-1,4-2)をフラッシュROM(2-1,2-2)のクロック入力端子のすぐ近くに配置することにより、配線によるフラッシュROMへのリードクロックの遅延を極力排除しているので、シングルチップ・マイクロコンピュータの動作周波数を従来よりも高くしても、CPU(1)のデータサンプリングポイントからセットアップ時間分前のデータ到達が可能となり、処理の高速化を図ることができる。
【００４４】
なお、上記実施形態では、フラッシュROMが２個の場合について説明したが、図３に示すようにフラッシュROMが４個の場合、あるいはフラッシュROMが２×ｎ個の場合にも適用可能である。また、インターリーブ構成を採用し、分周クロックにてメモリに対してアクセスをおこなう他のメモリ（ROMあるいはRAM等の）マクロ構成にも適用できる。
【００４５】
【発明の効果】
本発明は、複数のフラッシュROMマクロを備えたシングルチップ・マイクロコンピュータに対して、フラッシュROMのクロック入力端子のすぐ近くにフラッシュROM毎にそれぞれ専用のリードクロック生成回路を配置しているので、リードクロックの配線による遅延を極力排除することができ、シングルチップ・マイクロコンピュータの動作周波数が、マクロのレイアウト状態に依存して低下することを防止することが出来る。
【図面の簡単な説明】
【図１】本発明の実施形態を示すシングルチップ・マイクロコンピュータ回路配置図である。
【図２】本実施形態のシングルチップ・マイクロコンピュータ回路構成例を示すブロック図である。
【図３】本実施形態のシングルチップ・マイクロコンピュータ回路構成の他の例を示すブロック図である。
【図４】本実施形態で用いられるリードクロック生成回路の入出力の関係を示す概略図である。
【図５】本実施形態のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。
【図６】従来のシングルチップ・マイクロコンピュータ回路配置図である。
【図７】従来のシングルチップ・マイクロコンピュータ回路構成例を示すブロック図である。
【図８】従来のシングルチップ・マイクロコンピュータ回路構成の他の例を示すブロック図である。
【図９】従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作を時の状態を示すタイムチャートである。
【図１０】従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作においてシステムクロックを高速にした時の状態を示すタイムチャートである。
【符号の説明】
1 CPU
2-1〜2-4 フラッシュROM
3 インターリーブコントローラ
4-1〜4-4 リードクロック生成回路
【発明の属する技術分野】
本発明は、チップ上にメモリマクロが配置されたシングルチップ・マイクロコンピュータにおけるリードクロック分配方法に関する。
【０００２】
【従来の技術】
図６は、チップ上にＣＰＵおよび複数のフラッシュROMを配置したシングルチップ・マイクロコンピュータ回路配置の従来例を示しており、CPU(1)、プログラムを格納する複数のフラッシュROMマクロ(2-1〜2-4)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)を備えている。
【０００３】
CPU(1)およびインターリーブコントローラ(3)は、外部から入力されるシステムクロックで動作する。このシステムクロックは、チップ上に張られたクロックツリーを経由して供給される。このクロックツリーにより各回路素子に供給されるクロックのクロックスキューは一定範囲内に抑えられたものとなっている。
【０００４】
フラッシュROM(2-1〜2-4)は、CPU(1)などの動作速度に比較して低速であるため、通常シングルチップ・マイクロコンピュータの動作速度を向上させるために、インターリーブ構成を採用し、複数のフラッシュROM(2-1〜2-4)を交互に動作させることによって見かけ上CPU(1)の動作速度と同等の動作速度を得ることが出来るようになっている。その時のフラッシュROM(2-1〜2-4)へ供給されるリードクロックとしては、インターリーブコントローラ(3)内でシステムクロックを分周したクロックが使用される。
【０００５】
図７は、偶数側、奇数側の２個のフラッシュROM(2-1,2-2)を備えて構成した場合の従来のシングルチップ・マイクロコンピュータ回路構成を示すブロック図である。
【０００６】
CPU(1)はインターリーブコントローラ(3)を介してフラッシュROM(2-1,2-2)と接続される。CPU(1)とインターリーブコントローラ(3)間の接続は、CPU(1)からは、フラッシュROM(2-1,2-2)に格納されているプログラムをフェッチしたり、データにアクセスするためのアドレスと、フェッチバスの状態を制御する制御信号出力およびクロックの状態を制御しクロックを生成するための制御信号がインターリーブコントローラ(3)へ出力される。一方、連続アクセス時には、インターリーブコントローラ(3)からは、フラッシュROM奇数側(2-1)、偶数側(2-2)から読み出されたデータが、相互に切り替えられながらCPU(1)へデータ信号として出力される。
【０００７】
また、インターリーブコントローラ(3)とフラッシュROM(2-1,2-2)間の接続は、インターリーブコントローラ(3)からは、CPU(1)からのアドレスデータに基づいてインターリーブコントローラ(3)内にてフラッシュROM奇数側(2-1)および偶数側(2-2)に対応して再構築されたアドレスが、フラッシュROM奇数側(2-1)および偶数側(2-2)それぞれに対して出力される。また、インターリーブコントローラ(3)は、フラッシュROM奇数側(2-1)および偶数側(2-2)の両者のリードクロックを生成して供給する。一方、フラッシュROM(2-1,2-2)からは、それぞれインターリーブコントローラ(3)からのリードクロックに同期して読み出されたデータがインターリーブコントローラ(3)へ出力される。
【０００８】
図８は、図６の回路配置に対応させて２組のフラッシュROMを採用した場合の従来のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、２組のフラッシュROM(2-1〜2-4)が配置されている点を除いて図７に示す回路構成と同様である。
【０００９】
これらの従来の回路構成において、インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用しCPU(1)と同一周波数のシステムクロックで動作するために、CPU(1)・インターリーブコントローラ(3)間信号のセットアップ、ホールド時間を満たす必要があるが、動作周波数が高くなるにしたがって、セットアップ時間のマージンが少なくなってくる。そこで動作周波数を上げていく場合には、インターリーブコントローラ(3)はCPU(1)に近づけて配置される。インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用して再構築したアドレス信号とリードクロックを生成してフラッシュROM(2-1〜2-4)へ供給する。
【００１０】
一方、フラッシュROM(2-1〜2-4)は大きな領域を占有するため、チップ内の配置位置は限られたものになり、かつ、各フラッシュROM(2-1〜2-4)のクロック入力端子はそれぞれ１カ所に限定されている。そこで、フラッシュROM(2-1〜2-4)のチップ内での配置を決定したあと、インターリーブコントローラ(3)から各フラッシュROM(2-1〜2-4)へのリードクロックは迂回させないでそれぞれ直接供給するように配線され、各フラッシュROM(2-1〜2-4)毎のリードクロックスキューを一定範囲内に抑えるようにしている。
【００１１】
また、その他の接続すべき信号も迂回配線をおこなわないように配線を実施することにより、スキューの均一化が図られている。
【００１２】
図９は、従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。以下、従来例の動作を、図６〜図９を参照して説明する。
【００１３】
シングルチップ・マイクロコンピュータ内では、クロックツリーが張り巡らされ、システムクロック(a)は、そのクロックツリーによってクロック間のスキューは一定範囲内に抑えられている。
【００１４】
このシステムクロック(a)に対し、フラッシュROM偶数側(2-2,2-4)リードクロック(d)、フラッシュROM奇数側(2-1,2-3)リードクロック(g)共にインターリーブコントローラ(3)にて生成し、最短距離で各フラッシュROMマクロに供給している。このように最短距離で配線してはいるが、インターリーブコントローラ(3)から各フラッシュROM(2-1〜2-4)までは或長さの配線が必要であるので、インターリーブコントローラ(3)からのリードクロックは、図９に示すように、各フラッシュROM(2-1〜2-4)のクロック入力端子においてこの配線長による遅延（配線遅延）を生ずる。
【００１５】
また、フラッシュROM(2-1〜2-4)からのデータ読み出しは、各フラッシュROM(2-1〜2-4)に入力されるリードクロックの立ち上がりに同期してその読み出し動作が開始されるが、図９に示すように、フラッシュROM(2-1〜2-4)の出力遅延が大きいために、例えばクロックサイクル▲１▼で指定したアドレス(An)の読み出しデータ(Dn)が確定する時点はクロックサイクル▲２▼にずれ込み、さらに、各フラッシュROM(2-1〜2-4)の出力端からCPU(1)までの配線長による遅延（配線遅延）を受ける。
【００１６】
従って、図９に示すように、CPU(1)側では、クロックサイクル▲１▼で指定したアドレスのデータは、クロックサイクル▲３▼の立ち上がりエッジにてデータをサンプリングし、クロックサイクル▲２▼で指定したアドレスのデータは、クロックサイクル▲４▼の立ち上がりエッジにてデータをサンプリングするように動作する。しかし、システムクロックの周期が短くなってくると、この時点でも、CPU(1)のサンプリングポイントにおけるセットアップ時間を確保することが難しくなる。
【００１７】
【発明が解決しようとする課題】
このように上記従来技術では、フラッシュROM(2-1〜2-4)の出力遅延に加えて、フラッシュROMマクロに供給するリードクロックをインターリーブコントローラ(3)で生成して配線を引き回してフラッシュROMマクロに供給しているため、配線による遅延が生じる。この配線による遅延は、データを出力する際のきっかけとなるリードクロックの遅延と、データ出力後CPU(1)に到達するまでの遅延の両者が積算されることになり、CPU(1)のフェッチ動作周波数の限界に対して大きな影響を与えることとなる。
【００１８】
例えば、図１０のタイムチャートに示されているように、CPU(1)のフェッチ動作周波数が高くなると、クロックサイクル▲１▼で指定したアドレスのデータが、クロックサイクル▲３▼の立ち上がり時点では未だCPU(1)に到達しないのでデータサンプリングができなくなるような状況が生じ、このような高いシステムクロック周波数ではフラッシュROM(2-1〜2-4)からのデータ読み出し動作が不可能となり、CPU(1)がデータをサンプリングすることの出来るシステムクロックの上限が上記遅延要因により制限されてしまう。
【００１９】
これらの遅延要因の内、フラッシュROM(2-1〜2-4)の出力遅延については、並行して読み出し可能なフラッシュROMの数を増やすことにより対応する方法が考えられるが、フラッシュROMマクロからのデータ出力後CPU(1)に到達するまでのデータの配線遅延が生じることは避けられないため、データ出力のきっかけを遅らせないための工夫が必要になる。
【００２０】
本発明の目的は、上記問題点に鑑み、配線による遅延を極力排除することにより、シングルチップ・マイクロコンピュータの動作周波数が、レイアウト状態に依存して低下することを防止する手段を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は、チップ上にインターリーブ構成を採用する複数のメモリマクロが配置されたシングルチップ・マイクロコンピュータにおいて、前記複数のメモリマクロの各近傍に、前記システムクロックが直接入力される専用のリードクロック生成回路をそれぞれ配置し、前記複数のメモリマクロに対してそれぞれ専用の前記リードクロック生成回路からリードクロックを供給することを特徴とする。
【００２２】
各リードクロック生成回路は、各メモリマクロのクロック入力端子の近くにそれぞれ配置すればより好適である。また、各リードクロック生成回路にはCPUに供給されているシステムクロックが直接供給され、このシステムクロックと同期したリードクロックをそれぞれのメモリマクロに供給する。その際、メモリマクロの動作クロックはCPUに供給するシステムクロックを分周したものが使用される。
【００２３】
本発明の構成によれば、データ出力のきっかけとなるリードクロックが配線による遅延を受けることがないので、その分データの読み出しタイミングを早めることができ、より高い周波数のシステムクロックを用いることができる。その結果、シングルチップ・マイクロコンピュータの動作周波数をより高くすることができ、処理の高速化が可能となる。
【００２４】
【発明の実施の形態】
図１は、本発明の実施形態を示すシングルチップ・マイクロコンピュータ回路配置図であり、CPU(1)、プログラムを格納する複数のフラッシュROM(2-1〜2-4)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)を備えている点では従来例と同様であるが、本発明では、各フラッシュROM(2-1〜2-4)のクロック入力端子近傍に、システムクロックを分周したリードクロックをそれぞれのフラッシュROMに供給するリードクロック生成回路(4-1〜4-4)を配置している。
【００２５】
前述のように、インターリーブコントローラ(3)では、CPU(1)からの制御信号を使用しCPU(1)と同一周波数のシステムクロックで動作するために、CPU・インターリーブコントローラ間信号のセットアップ、ホールド時間を満たす必要があるが、動作周波数が高くなるにしたがってセットアップ時間のマージンが少なくなってくるので、動作周波数を上げていく場合には、インターリーブコントローラ(3)をCPU(1)に近づけて配置する。
【００２６】
また、フラッシュROM(2-1〜2-4)は大きな領域を占有するため、チップ内の配置は限られたものになる。そして、フラッシュROM(2-1〜2-4)のクロック入力端子は１カ所に限定されている。そこで本発明では、フラッシュROM(2-1〜2-4)の配置が決定したあと、このクロック入力端子のすぐ近くにシステムクロックを分周するリードクロック生成回路(4-1〜4-4)を配置する。
【００２７】
その他、接続すべき信号は迂回配線を行わないように配線を実施している点では従来例と同様である。
【００２８】
CPU(1)、インターリーブコントローラ(3)、リードクロック生成回路(4-1,4-2)は、外部から供給されるシステムクロックで動作する。そのシステムクロックは、クロックツリーが張られた状態で動作するものとし、そのクロックツリーにより各々のクロックスキューは一定範囲内に抑えられたものとなっている。
【００２９】
フラッシュROM(2-1〜2-4)は、CPU(1)などの動作速度に比較して低速であるため、シングルチップ・マイクロコンピュータの動作速度を向上させるために、インターリーブ構成を採用し、フラッシュROM(2-1〜2-4)を交互に動作させることによって見かけ上CPU(1)の動作速度と同等の動作速度を得ることが出来る。その時のフラッシュROM(2-1〜2-4)へ供給するクロックは、リードクロック生成回路(4-1〜4-4)によりシステムクロックを分周したクロックを使用する。
【００３０】
図２は、偶数側、奇数側の２個のフラッシュROM(2-1,2-2)を備えて構成した本実施形態のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、シングルチップ・マイクロコンピュータ内の、プログラムを格納するフラッシュROM(2-1,2-2)、CPU(1)、フェッチバスをインターリーブ構成としたときの制御をおこなうインターリーブコントローラ(3)、フラッシュROM(2-1,2-2)のリードクロック生成のためのリードクロック生成回路(4-1,4-2)を備えている。
【００３１】
図２の構成において、CPU(1)はインターリーブコントローラ(3)に対して、フラッシュROM(2-1,2-2)に格納されているプログラムをフェッチしたり、データにアクセスするためのアドレスと、CPUからのフェッチバスの状態を制御する制御信号を出力し、一方、インターリーブコントローラ(3)はCPU(1)に対して、フラッシュROM奇数側(2-1)、偶数側(2-2)から読み出されたデータを、相互に切り替えながらデータ信号として出力する。
【００３２】
また、インターリーブコントローラ(3)は、CPU(1)からのアドレスデータに基づいてインターリーブコントローラ(3)内にてフラッシュROM奇数側(2-1)および偶数側(2-2)に対応したアドレスを再構築し、フラッシュROM奇数側(2-1)および偶数側(2-2)それぞれに対するアクセスアドレスとして出力する。一方、フラッシュROM(2-1,2-2)は、それぞれリードクロック生成回路(4-1,4-2)から供給されたリードクロックに同期して読み出されたデータをインターリーブコントローラ(3)へ出力する。
【００３３】
リードクロック生成回路(4-1,4-2)は、システムクロックを分周したリードクロックを各々フラッシュROM(2-1,2-2)に対して供給する。また、CPU(1)は、リードクロック生成回路(4-1,4-2)に対して、クロックの状態を制御しリードクロックを生成するための制御信号を出力する。
【００３４】
図３は、図１の回路配置に対応させて２組のフラッシュROMを採用した場合の本実施形態のシングルチップ・マイクロコンピュータ回路構成を示すブロック図であり、２組のフラッシュROM(2-1〜2-4)が配置されている点を除いて図２に示す回路構成と同様であるので、詳細説明は省略する。
【００３５】
図４は、本実施形態で用いられるリードクロック生成回路(4-1,4-2)の入出力の関係を示す概略図である。リードクロック生成回路(4-1,4-2)は、システムクロックの分周を行い、必要に応じてクロックの周期を変化させる動作を行う。
【００３６】
リードクロック生成回路(4-1,4-2)には、システムクロックと、アドレスの奇数・偶数番地を判別するためのアドレス信号と、フラッシュROMのチップセレクト信号およびジャンプ命令等でアドレスの再構築状態を判別するための信号が入力される。アドレスの奇数・偶数番地を判別するためのアドレス信号は、フラッシュROMデータが４バイトの場合には、下位から３ビット目のアドレス信号を使えばよい。
【００３７】
アドレスの奇数・偶数番地を判別するためのアドレス信号、フラッシュROMのチップセレクト信号およびジャンプ命令等でアドレスの再構築状態を判別するための信号は、CPU(1)からの制御信号として入力される。また、連続アクセス時には、システムクロックを分周した周期のクロックがリードクロックとして出力されるが、フェッチが停止したりジャンプを行い、離れたアドレスにアクセスする場合には、このリードクロックの周期を延ばす。
【００３８】
図５は、本実施形態のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。以下、本実施形態の動作について図２及び図５を参照して説明する。
【００３９】
シングルチップ・マイクロコンピュータ内では、クロックツリーが張り巡らされ、そのクロックツリーによってシステムクロック(a)間のスキューは一定範囲内に抑えられている。
【００４０】
このシステムクロック(a)に対し、リードクロック生成回路(4-1,4-2)は、フラッシュROM偶数側リードクロック(d)およびフラッシュROM奇数側リードクロック(g)を、共に遅延を最小限に抑えてフラッシュROMマクロに供給している。
【００４１】
フラッシュROM偶数側データ(f)は、例えばクロックサイクル▲１▼の立ち上がりと同期して立ち上がるリードクロック(d)の立ち上がりに同期して出力されるが、フラッシュROMの出力遅延が大きいために、図５に示すようにクロックサイクル▲２▼までデータが確定しない。
【００４２】
そのため、リードクロックのフラッシュROMへの供給の際に少しでも遅延が大きくなるとCPU(1)のフェッチデータ入力点までの伝搬が遅れることになる。CPU(1)側では、クロックサイクル▲１▼でアクセスしたアドレスから読み出されたデータを、クロックサイクル▲３▼の立ち上がりエッジにてサンプリングする。したがって、データをサンプリングするクロックサイクル▲３▼の立ち上がりエッジに対して、セットアップ時間を確保した上でデータがCPU(1)に到達しなければならない。
【００４３】
本実施形態においては、システムクロックはクロックツリーによりそのスキューが保証され、また、リードクロックは、その生成回路(4-1,4-2)をフラッシュROM(2-1,2-2)のクロック入力端子のすぐ近くに配置することにより、配線によるフラッシュROMへのリードクロックの遅延を極力排除しているので、シングルチップ・マイクロコンピュータの動作周波数を従来よりも高くしても、CPU(1)のデータサンプリングポイントからセットアップ時間分前のデータ到達が可能となり、処理の高速化を図ることができる。
【００４４】
なお、上記実施形態では、フラッシュROMが２個の場合について説明したが、図３に示すようにフラッシュROMが４個の場合、あるいはフラッシュROMが２×ｎ個の場合にも適用可能である。また、インターリーブ構成を採用し、分周クロックにてメモリに対してアクセスをおこなう他のメモリ（ROMあるいはRAM等の）マクロ構成にも適用できる。
【００４５】
【発明の効果】
本発明は、複数のフラッシュROMマクロを備えたシングルチップ・マイクロコンピュータに対して、フラッシュROMのクロック入力端子のすぐ近くにフラッシュROM毎にそれぞれ専用のリードクロック生成回路を配置しているので、リードクロックの配線による遅延を極力排除することができ、シングルチップ・マイクロコンピュータの動作周波数が、マクロのレイアウト状態に依存して低下することを防止することが出来る。
【図面の簡単な説明】
【図１】本発明の実施形態を示すシングルチップ・マイクロコンピュータ回路配置図である。
【図２】本実施形態のシングルチップ・マイクロコンピュータ回路構成例を示すブロック図である。
【図３】本実施形態のシングルチップ・マイクロコンピュータ回路構成の他の例を示すブロック図である。
【図４】本実施形態で用いられるリードクロック生成回路の入出力の関係を示す概略図である。
【図５】本実施形態のシングルチップ・マイクロコンピュータにおける連続フェッチ動作時の状態を示すタイムチャートである。
【図６】従来のシングルチップ・マイクロコンピュータ回路配置図である。
【図７】従来のシングルチップ・マイクロコンピュータ回路構成例を示すブロック図である。
【図８】従来のシングルチップ・マイクロコンピュータ回路構成の他の例を示すブロック図である。
【図９】従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作を時の状態を示すタイムチャートである。
【図１０】従来のシングルチップ・マイクロコンピュータにおける連続フェッチ動作においてシステムクロックを高速にした時の状態を示すタイムチャートである。
【符号の説明】
1 CPU
2-1〜2-4 フラッシュROM
3 インターリーブコントローラ
4-1〜4-4 リードクロック生成回路
Claims (8)
- チップ上にＣＰＵと複数のメモリマクロとインターリーブコントローラが配置され、前記複数のメモリマクロが交互に動作するインターリーブ構成を備えたシングルチップ・マイクロコンピュータであって、
システムクロックが入力される複数のリードクロック生成回路が前記複数のメモリマクロに隣接して各々配置され、前記リードクロック生成回路によって前記システムクロックを分周したリードクロックが前記メモリマクロに供給され、前記リードクロックにより前記メモリマクロから読み出されたデータを前記ＣＰＵが前記システムクロックでサンプリングすることを特徴とするシングルチップ・マイクロコンピュータ。 - 前記リードクロック生成回路は、前記メモリマクロのクロック入力端子に隣接して各々配置されていることを特徴とする請求項１に記載のシングルチップ・マイクロコンピュータ。
- 前記システムクロックは、前記チップ上に張り巡らされたクロックツリーにより供給されていることを特徴とする請求項１または２に記載のシングルチップ・マイクロコンピュータ。
- 前記リードクロック生成回路は、前記システムクロックと、アドレスの奇数・偶数番地を判別するためのアドレス信号と、前記メモリマクロのチップセレクト信号と、アドレスの再構築状態を判別するための信号とを入力し、これらの入力信号に基づいて前記システムクロックを分周したリードクロックを対応する前記メモリマクロに出力することを特徴とする請求項１〜３のいずれかに記載のシングルチップ・マイクロコンピュータ。
- 前記インターリーブコントローラは、前記ＣＰＵに隣接して配置され、前記ＣＰＵからのアドレスデータに基づいて前記複数のメモリマクロに対応したアドレスを再構築して前記複数のメモリマクロそれぞれに対するアクセスアドレスとして出力する機能と、前記複数のメモリマクロから読み出されたデータを、相互に切り替えながらデータ信号として前記ＣＰＵに出力する機能を有していることを特徴とする請求項１〜４のいずれかに記載のシングルチップ・マイクロコンピュータ。
- 前記メモリマクロは、フラッシュＲＯＭであることを特徴とする請求項１〜５のいずれかに記載のシングルチップ・マイクロコンピュータ。
- 前記メモリマクロは、ＲＯＭまたはＲＡＭであることを特徴とする請求項１〜６のいずれかに記載のシングルチップ・マイクロコンピュータ。
- 前記リードクロック生成回路は、前記ＣＰＵが前記メモリマクロの連続したアドレスにアクセスする場合には前記システムクロックを分周した分周クロックを前記メモリマクロに供給し、前記ＣＰＵが前記メモリマクロの非連続アドレスにアクセスする場合には前記分周クロックの周期を更に伸ばしたクロックを前記メモリマクロに供給することを特徴とする請求項１に記載のシングルチップ・マイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078418A JP4074110B2 (ja) | 2002-03-20 | 2002-03-20 | シングルチップ・マイクロコンピュータ |
| US10/390,763 US7171529B2 (en) | 2002-03-20 | 2003-03-19 | Single-chip microcomputer with read clock generating circuits disposed in close proximity to memory macros |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078418A JP4074110B2 (ja) | 2002-03-20 | 2002-03-20 | シングルチップ・マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003281114A JP2003281114A (ja) | 2003-10-03 |
| JP4074110B2 true JP4074110B2 (ja) | 2008-04-09 |
Family
ID=28035579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078418A Expired - Lifetime JP4074110B2 (ja) | 2002-03-20 | 2002-03-20 | シングルチップ・マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7171529B2 (ja) |
| JP (1) | JP4074110B2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8625270B2 (en) | 1999-08-04 | 2014-01-07 | Super Talent Technology, Corp. | USB flash drive with deploying and retracting functionalities using retractable cover/cap |
| US7702831B2 (en) * | 2000-01-06 | 2010-04-20 | Super Talent Electronics, Inc. | Flash memory controller for electronic data flash card |
| US7690031B2 (en) * | 2000-01-06 | 2010-03-30 | Super Talent Electronics, Inc. | Managing bad blocks in flash memory for electronic data flash card |
| US7535719B2 (en) * | 1999-08-04 | 2009-05-19 | Super Talent Electronics, Inc. | Single chip USB packages with contact-pins cover |
| US7447037B2 (en) | 1999-08-04 | 2008-11-04 | Super Talent Electronics, Inc. | Single chip USB packages by various assembly methods |
| US7872871B2 (en) * | 2000-01-06 | 2011-01-18 | Super Talent Electronics, Inc. | Molding methods to manufacture single-chip chip-on-board USB device |
| US7830666B2 (en) | 2000-01-06 | 2010-11-09 | Super Talent Electronics, Inc. | Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board |
| US8102662B2 (en) | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | USB package with bistable sliding mechanism |
| US7466556B2 (en) * | 1999-08-04 | 2008-12-16 | Super Talent Electronics, Inc. | Single chip USB packages with swivel cover |
| US7318117B2 (en) * | 2004-02-26 | 2008-01-08 | Super Talent Electronics, Inc. | Managing flash memory including recycling obsolete sectors |
| US8141240B2 (en) | 1999-08-04 | 2012-03-27 | Super Talent Electronics, Inc. | Manufacturing method for micro-SD flash memory card |
| US20080286990A1 (en) * | 2003-12-02 | 2008-11-20 | Super Talent Electronics, Inc. | Direct Package Mold Process For Single Chip SD Flash Cards |
| US20060161725A1 (en) * | 2005-01-20 | 2006-07-20 | Lee Charles C | Multiple function flash memory system |
| US7702984B1 (en) | 2000-01-06 | 2010-04-20 | Super Talent Electronics, Inc. | High volume testing for USB electronic data flash cards |
| US7441220B2 (en) * | 2000-12-07 | 2008-10-21 | Cadence Design Systems, Inc. | Local preferred direction architecture, tools, and apparatus |
| JP4457613B2 (ja) * | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
| US7440286B2 (en) * | 2005-04-21 | 2008-10-21 | Super Talent Electronics, Inc. | Extended USB dual-personality card reader |
| US8102657B2 (en) | 2003-12-02 | 2012-01-24 | Super Talent Electronics, Inc. | Single shot molding method for COB USB/EUSB devices with contact pad ribs |
| US7872873B2 (en) | 2003-12-02 | 2011-01-18 | Super Talent Electronics, Inc. | Extended COB-USB with dual-personality contacts |
| US8998620B2 (en) * | 2003-12-02 | 2015-04-07 | Super Talent Technology, Corp. | Molding method for COB-EUSB devices and metal housing package |
| US7869219B2 (en) * | 2004-01-20 | 2011-01-11 | Super Talent Electronics, Inc. | Flash drive with spring-loaded retractable connector |
| JP2006004079A (ja) | 2004-06-16 | 2006-01-05 | Sony Corp | 記憶装置 |
| US20080195817A1 (en) * | 2004-07-08 | 2008-08-14 | Super Talent Electronics, Inc. | SD Flash Memory Card Manufacturing Using Rigid-Flex PCB |
| KR101293365B1 (ko) | 2005-09-30 | 2013-08-05 | 모사이드 테크놀로지스 인코퍼레이티드 | 출력 제어 메모리 |
| US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| US7606992B1 (en) * | 2005-12-01 | 2009-10-20 | Chris Karabatsos | High performance data rate system for flash devices |
| US8069318B2 (en) * | 2005-12-01 | 2011-11-29 | Urenschi Assets Limited Liability Company | High performance data rate system for flash devices |
| JP4999325B2 (ja) * | 2005-12-21 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | フラッシュメモリ |
| KR100845525B1 (ko) * | 2006-08-07 | 2008-07-10 | 삼성전자주식회사 | 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치 |
| US8254134B2 (en) * | 2007-05-03 | 2012-08-28 | Super Talent Electronics, Inc. | Molded memory card with write protection switch assembly |
| US7850468B2 (en) | 2007-06-28 | 2010-12-14 | Super Talent Electronics, Inc. | Lipstick-type USB device |
| US8102658B2 (en) * | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | Micro-SD to secure digital adaptor card and manufacturing method |
| TWI348617B (en) * | 2007-08-09 | 2011-09-11 | Skymedi Corp | Non-volatile memory system and method for reading data therefrom |
| US7944702B2 (en) | 2007-08-27 | 2011-05-17 | Super Talent Electronics, Inc. | Press-push flash drive apparatus with metal tubular casing and snap-coupled plastic sleeve |
| US8241047B2 (en) * | 2007-10-30 | 2012-08-14 | Super Talent Electronics, Inc. | Flash drive with spring-loaded swivel connector |
| US8116083B2 (en) * | 2007-12-04 | 2012-02-14 | Super Talent Electronics, Inc. | Lipstick-type USB device with tubular housing |
| US20090187701A1 (en) * | 2008-01-22 | 2009-07-23 | Jin-Ki Kim | Nand flash memory access with relaxed timing constraints |
| US7804735B2 (en) * | 2008-02-29 | 2010-09-28 | Qualcomm Incorporated | Dual channel memory architecture having a reduced interface pin requirements using a double data rate scheme for the address/control signals |
| US8874837B2 (en) * | 2011-11-08 | 2014-10-28 | Xilinx, Inc. | Embedded memory and dedicated processor structure within an integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4387424A (en) * | 1980-08-12 | 1983-06-07 | Pitney Bowes Inc. | Communications systems for a word processing system employing distributed processing circuitry |
| US4412285A (en) * | 1981-04-01 | 1983-10-25 | Teradata Corporation | Multiprocessor intercommunication system and method |
| JP3262330B2 (ja) * | 1990-11-09 | 2002-03-04 | シーゲイト テクノロジー エルエルシー | 多重マイクロコントローラのハード・ディスク・ドライブを制御するアーキテクチャ |
| JP2923702B2 (ja) * | 1991-04-01 | 1999-07-26 | 株式会社日立製作所 | 記憶装置及びそのデータ修復方法 |
| US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
| US6751710B2 (en) * | 2000-06-10 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Scalable multiprocessor system and cache coherence method |
| US6697919B2 (en) * | 2000-06-10 | 2004-02-24 | Hewlett-Packard Development Company, L.P. | System and method for limited fanout daisy chaining of cache invalidation requests in a shared-memory multiprocessor system |
-
2002
- 2002-03-20 JP JP2002078418A patent/JP4074110B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-19 US US10/390,763 patent/US7171529B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030182528A1 (en) | 2003-09-25 |
| JP2003281114A (ja) | 2003-10-03 |
| US7171529B2 (en) | 2007-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4074110B2 (ja) | シングルチップ・マイクロコンピュータ | |
| KR930004426B1 (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
| JPH05205477A (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
| JPH0877098A (ja) | 制御されたバーストメモリアクセスを備えたデータプロセッサおよびその方法 | |
| KR101898176B1 (ko) | 반도체 메모리 장치의 버퍼 제어회로 | |
| US8402298B2 (en) | Array-type processor having delay adjusting circuit for adjusting a clock cycle in accordance with a critical path delay of the data path | |
| EP0735491B1 (en) | DMA controller | |
| JP3681892B2 (ja) | 半導体装置のデータ入出力回路及びデータ入出力方法 | |
| JPH05313998A (ja) | メモリ装置 | |
| JPH07152721A (ja) | マイクロコンピュータ | |
| KR0156976B1 (ko) | 메모리 제어 회로와 그 회로를 내장한 집적 회로 소자 | |
| KR970011582B1 (ko) | 대규모 집적 회로 장치 | |
| JPH0667207B2 (ja) | 電力変換器の制御装置 | |
| JPH10340222A (ja) | メモリ装置の入力回路及び出力回路 | |
| JPH0528089A (ja) | 半導体記憶装置 | |
| KR100810262B1 (ko) | 분리로직을 이용한 메모리 공유장치 | |
| JP2002278825A (ja) | メモリ制御装置 | |
| JPH1125030A (ja) | バス拡張制御回路 | |
| JPS60100229A (ja) | データ処理装置 | |
| JPH0883208A (ja) | メモリアクセス制御装置 | |
| JPH0830551A (ja) | ウエイト制御方式 | |
| JPH0612313A (ja) | メモリ装置 | |
| JP2001318830A (ja) | インターリーブ制御マイクロコンピュータ | |
| JPH0259551B2 (ja) | ||
| JP2014170356A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |