JP2011210254A

JP2011210254A - 表示装置及び、その駆動方法

Info

Publication number: JP2011210254A
Application number: JP2011052558A
Authority: JP
Inventors: Yoshimoto Kurokawa; 義元黒川; Takayuki Ikeda; 隆之池田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-03-12
Filing date: 2011-03-10
Publication date: 2011-10-20
Anticipated expiration: 2031-03-10
Also published as: KR20130018767A; DE112011100886T5; WO2011111521A1; US9772702B2; JP5394589B2; CN102782622B; JP5823709B2; JP2013232203A; TW201203214A; CN102782622A; US20110221723A1; KR101770550B1; TWI539429B

Abstract

【課題】被検出物で反射したバックライトの光をフォトセンサ部が読み取ることなく、良好な認識性能を有するタッチパネルの提供を目的とする。
【解決手段】マトリクス状に設置された複数の画素を有する画素アレイと、画素アレイが形成された基板と対向して設置されたバックライトと、を有し、画素内に形成された表示素子部と、画素内に形成されたフォトセンサ部と、を有する表示装置において、表示素子部が画像を保持する１フレーム期間内でバックライトを消灯する期間、または画像を構成する連続した２つのフレームの間に黒画像を挿入する１フレーム期間にフォトセンサ部の蓄積動作を行い、フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次行毎に画素を選択して出力させる。
【選択図】図１

Description

本発明の一態様は、フォトセンサを有する画素がマトリクス状に配置された表示装置と、その駆動方法に関する。また、当該表示装置を有する電子機器に関する。

近年、光を検出するセンサ（「フォトセンサ」ともいう）を搭載した表示装置が注目されている。表示領域にフォトセンサを搭載した表示装置は、被検出物（ペン、指など）が表示領域に接触したことを検出することができるため、タッチパネル又はタッチスクリーンなどとも呼ばれている（以下、これを単に「タッチパネル」と呼ぶ）。フォトセンサを表示領域に設けることにより、表示領域が入力領域を兼ねることができ、その一例として、特許文献１に画像取り込み機能を備えた半導体装置が開示されている。

特開２００１−２９２２７６号公報

上記の様なフォトセンサを搭載する表示装置は、表示領域に近づいた指先やペン先などの影を認識することによりタッチパネルとして機能するが、該表示装置がバックライトを有する場合、バックライトから照射された光が指先やペン先などで反射し、その反射した光をフォトセンサが検出してしまうことがあった。

外光の照度が高い場合は、指先やペン先などの影をフォトセンサに認識させることは容易であった。しかしながら、外光の照度が弱い場合は、バックライトの反射光と外光との強度の差分が十分に取れないため、フォトセンサは指先やペン先などの影を認識することができず、表示装置はタッチパネルとしての性能が十分ではない問題を有していた。

従って、本明細書で開示する本発明の一態様は、上記問題を解決する表示装置または表示装置の駆動方法に関する。

本明細書で開示する本発明の一態様は、バックライトの消灯中に表示領域に搭載したフォトセンサで被検出物の影を認識させる表示装置に関する。

本明細書で開示する本発明の一態様は、マトリクス状に設置された複数の画素を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画素アレイが形成された基板と対向して設置されたバックライトと、を有し、フォトセンサ部は、バックライトが消灯している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装置である。

バックライトの消灯時にフォトセンサ部の電荷蓄積動作を行い、他の期間には電荷蓄積動作は行わない。従って、被検出物によるバックライトの反射光をフォトセンサが検出することはなく、外光によって生じる被検出物の影を精度良く認識させることができる。ここで、バックライトを消灯する期間は、表示素子部が画像を保持する１フレーム期間内の一部の期間である。

また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を有し、フォトセンサ部は、表示素子部が黒画像を表示している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装置である。

ここで、黒画像の表示は、主たる画像の表示と交互に行われる。なお、「主たる画像」とは、該表示装置の使用者が意図的に表示させる画像である。例えば、テレビ番組の画像や記録メディアに記録された画像のことを言う。

また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画素アレイが形成された基板と対向して設置されたバックライトと、を有し、バックライトを点灯させ、表示素子部で画像を表示させ、バックライトを消灯させ、フォトセンサ部の信号電荷蓄積部の電位をリセットする動作を行い、フォトセンサ部の信号電荷蓄積部へ電荷を蓄積する動作を行い、フォトセンサ部の信号電荷蓄積部の電荷を保持する動作を行い、バックライトを点灯させ、フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法である。

ここで、バックライトの消灯から信号出力までの動作を表示素子が画像を保持する１フレーム期間内に行うことで、全てのフレーム期間でフォトセンサの蓄積動作を行うことができる。

また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を有し、表示素子部に画像を表示させ、表示素子部に黒画像を表示させ、表示素子部に黒画像を表示させている期間中に、フォトセンサ部の信号電荷蓄積部の電位をリセットする動作を行い、フォトセンサ部の信号電荷蓄積部へ電荷を蓄積する動作を行い、フォトセンサ部の信号電荷蓄積部の電荷を保持する動作を行い、フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法である。

ここで、表示素子部における黒画像の表示は、主たる画像の表示と交互に行われる。また、バックライトの消灯を含め、１フレーム期間またはそれ以下の期間において黒画像を表示することで、動画像の残像を低減させる効果を表示装置に付与させることもできる。

本発明の一態様により、被検出物で反射したバックライトの光をフォトセンサ部が検出することが無くなり、外光によって生じる影を精度良く認識させることができる。従って、認識性能が良好なタッチパネルを提供することができる。

表示領域に表示素子とフォトセンサが併設された表示装置の構成を説明する図。表示領域に表示素子とフォトセンサが併設された表示装置の構成を説明する回路図。フォトセンサの動作を説明するタイミングチャート。フォトセンサの動作を説明するタイミングチャート。フォトセンサの動作を説明するタイミングチャート。フォトセンサの動作を説明するタイミングチャート。ローリングシャッタ方式とグローバルシャッタ方式の撮像例を示す図。科学計算の結果を説明する図。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素回路の動作を説明するタイミングチャート。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素回路の動作を説明するタイミングチャート。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素回路の動作を説明するタイミングチャート。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素回路の動作を説明するタイミングチャート。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素回路の動作を説明するタイミングチャート。表示領域に表示素子とフォトセンサが併設された表示装置の断面図。表示領域に表示素子とフォトセンサが併設された表示装置の断面図。表示領域に表示素子とフォトセンサが併設された表示装置の断面図。表示領域に表示素子とフォトセンサが併設された表示装置の断面図。電子機器の具体例を説明する図。表示装置の構成を説明する図。電子機器の具体例を説明する図。フォトセンサの画素の回路構成を説明する図。フォトセンサの画素の回路構成を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様のバックライトを用いた透過型液晶表示装置について、図面を参照して説明する。図１にその構成の一例を示す。

表示装置１００は、画素アレイ１０１、表示素子制御回路１０２及びフォトセンサ制御回路１０３を有する。画素アレイ１０１は、マトリクス状に配置された複数の画素１０４を有する。各々の画素１０４には、表示素子部１０５、フォトセンサ部１０６を有する例を示してある。

フォトセンサ部１０６は、撮像を目的とするために設けられるが、全ての画素に設ける必要はなく、目的に合わせて該フォトセンサ部を形成すればよい。

図１に示す表示素子制御回路１０２は、表示素子部１０５を制御するための回路であり、ソース信号線（ビデオデータ信号線など）を介して表示素子部１０５に信号を入力する表示素子駆動回路１０７と、ゲート信号線（走査線）を介して表示素子部１０５に信号を入力する表示素子駆動回路１０８を有する。

例えば、表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、表示素子駆動回路１０７は、選択された行の画素が有する表示素子に任意の電位を与える機能を有する。なお、表示素子駆動回路１０８によりゲート信号線に高電位を印加された表示素子では、トランジスタがオンし、表示素子駆動回路１０７によりソース信号線に与えられる電位が供給される。

フォトセンサ制御回路１０３は、フォトセンサ部１０６を制御するための回路であり、フォトセンサ出力信号線（以下、出力信号線と言う）及びフォトセンサ基準信号線（以下基準信号線と言う）等の信号線側のフォトセンサ読み出し回路１０９と、リセット信号線及び行を選択するゲート信号線（以下、選択信号線と言う）等の走査線側のフォトセンサ駆動回路１１０を有する。

フォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ部１０６に対して、後述するリセット動作、累積動作、及び選択動作を行う機能を有する。また、フォトセンサ読み出し回路１０９は、選択された行の画素が有する該フォトセンサ部の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナログ信号であるフォトセンサ部の出力をＯＰアンプを用いてアナログ信号のまま外部に取り出す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから外部に取り出す構成を含むことができる。

画素１０４の回路図について、図２を用いて説明する。なお、本実施の形態において説明する各トランジスタ及び各配線の名称は、便宜的に名付けたものであり、それぞれを説明する機能を有していれば名称は問わない。

まず、表示素子部１０５について説明する。

トランジスタ２０１は、ゲートがゲート信号線２１５に、ソース又はドレインの一方がソース信号線２１６に、ソース又はドレインの他方が保持容量２０２の一方の電極と液晶素子２０３の一方の電極に、それぞれ電気的に接続されている。保持容量２０２の他方の電極と液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対の電極の間に液晶層を含む素子である。

トランジスタ２０１は、保持容量２０２への電荷の注入もしくは排出を制御する機能を有する。例えば、ゲート信号線２１５に高電位が印加されると、ソース信号線２１６の電位を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、液晶素子２０３に印加する電圧に相当する電荷を保持する機能を有する。

画像表示は、液晶素子２０３に電圧を印加することで偏光方向が変化する現象を利用し、液晶素子２０３を透過する光の明暗（階調）を作ることで実現される。

トランジスタ２０１は、非晶質シリコン、微結晶シリコン、または多結晶シリコンなどの半導体層を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示し、電荷保持機能を高めることができる。

次に、フォトセンサ部１０６について説明する。

フォトダイオード２０４は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２０７は、信号電荷蓄積部２１０（ＦＤ）の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ２０５は、フォトダイオード２０４による信号電荷蓄積部２１０への電荷蓄積を制御する。リセットトランジスタ２０６は、信号電荷蓄積部２１０の電位の初期化を制御する。選択トランジスタ２０８は、読み出し時に画素の選択を制御する。信号電荷蓄積部２１０は、電荷保持ノードであり、フォトダイオード２０４が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線２１３は、電荷蓄積制御トランジスタ２０５を制御する信号線である。リセット信号線２１４は、リセットトランジスタ２０６を制御する信号線である。選択信号線２０９は、選択トランジスタ２０８を制御する信号線である。出力信号線２１１は、増幅トランジスタ２０７が生成した信号の出力先となる信号線である。電源供給線２３０は、電源電圧を供給する信号線であり、基準信号線２１２は、基準電位を設定する信号線である。

電荷蓄積制御トランジスタ２０５のゲートは、電荷蓄積制御信号線２１３に接続され、ソースまたはドレインの一方は、フォトダイオード２０４のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部２１０に接続される。また、フォトダイオード２０４のアノードは、基準信号線２１２に接続される。ここで、電荷保持容量を信号電荷蓄積部２１０と基準信号線２１２の間に接続してもよい。

なお、実質的な信号電荷蓄積部は、トランジスタのソース領域またはドレイン領域近傍の空乏層容量や、増幅トランジスタのゲート容量などであるが、本明細書では、信号電荷蓄積部を便宜的に回路図上の一部分として表記している。従って、配置の説明は回路図に従うものとする。

増幅トランジスタ２０７のゲートは、信号電荷蓄積部２１０に接続され、ソースまたはドレインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、選択トランジスタ２０８のソースまたはドレインの一方に接続される。

リセットトランジスタ２０６のゲートは、リセット信号線２１４に接続され、ソースまたはドレインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、信号電荷蓄積部２１０に接続される。

選択トランジスタ２０８のゲートは、選択信号線２０９に接続され、ソースまたはドレインの他方は、出力信号線２１１に接続される。

次に、フォトセンサ部１０６の各素子の構成について説明する。

フォトダイオード２０４には、シリコン半導体でｐｎ型やｐｉｎ型の接合を形成したものを用いることができる。ここでは、ｉ型半導体層を非晶質シリコンで形成したｐｉｎ型フォトダイオードを用いる。非晶質シリコンは可視光、線の波長領域に光吸収特性を持つため、赤外線カットフィルタを設ける必要が無いなど、低コストで形成することができる。一方で、結晶性シリコンは、可視光線の波長領域に加え、赤外線の波長領域にも光吸収特性を持つため、ｐｉｎ型フォトダイオードのｉ型半導体層に結晶性シリコンを用い、赤外線透過フィルタと組み合わせれば赤外線のみを検出することができる。

電荷蓄積制御トランジスタ２０５、リセットトランジスタ２０６、増幅トランジスタ２０７、及び選択トランジスタ２０８は、シリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示す特徴を有している。

特に、信号電荷蓄積部２１０と接続されている電荷蓄積制御トランジスタ２０５及びリセットトランジスタ２０６のリーク電流が大きいと、信号電荷蓄積部２１０で電荷が保持できる時間が十分でなくなるため、少なくとも該トランジスタは、酸化物半導体を用いて形成すると良い。該トランジスタに酸化物半導体を用いたトランジスタを使用することで、トランジスタを介した不要な電荷の流出を防止することができる。

酸化物半導体には、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一つ、または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。酸化物半導体を用いてトランジスタを形成することで、オフ電流を極めて低くすることができる。

次に、フォトセンサ読み出し回路１０９に含まれるプリチャージ回路について説明する。図２において、画素１列分のプリチャージ回路３００は、トランジスタ３０１、保持容量３０２、プリチャージ信号線３０３から構成される。ここで、トランジスタ３０１にはｐ−ｃｈ型を用いる。なお、プリチャージ回路３００の後段に、ＯＰアンプやＡ／Ｄ変換回路を接続することができる。

プリチャージ回路３００では、画素内におけるフォトセンサ部の動作に先立ち、出力信号線２１１の電位を基準電位に設定する。図２の構成では、プリチャージ信号線３０３をローレベルとし、トランジスタ３０１をオンすることで、出力信号線２１１を基準電位（ここでは高電位とする）に設定することができる。また、出力信号線２１１の電位を安定させるために、出力信号線２１１に保持容量３０２を設ける。ただし、保持容量３０２は、出力信号線２１１の寄生容量が大きい場合には設けなくても良い。なお、該基準電位は、低電位とする構成としても良い。この場合、トランジスタ３０１にｎ−ｃｈ型トランジスタを用いて、プリチャージ信号線３０３をハイレベルとすることで、出力信号線２１１を低電位に設定することができる。

次に、本実施の形態における表示装置に設けられたフォトセンサの読み出し動作について、図３（Ａ）、（Ｂ）のタイミングチャートを用いて説明する。

図３（Ａ）、（Ｂ）では、電荷蓄積制御信号線２１３の電位５１３、リセット信号線２１４の電位５１４、選択信号線２０９の電位５０９、信号電荷蓄積部２１０の電位５１０、出力信号線２１１の電位５１１、プリチャージ信号線３０３の電位５０３を上から順に記している。

まず、図３（Ａ）の動作モードについて説明する。

時刻２３１において電荷蓄積制御信号線２１３の電位５１３をハイレベルとし、次に時刻２３２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１０の電位５１０は、電源供給線２３０の電位に初期化され、リセット電位となる。以上がリセット動作の開始である。

また、プリチャージ信号線３０３の電位５０３をローレベルとすると、出力信号線２１１の電位５１１はハイレベルにプリチャージされる。

時刻２３３にリセット信号線２１４の電位５１４をローレベルとし、リセット動作を終了させる。このとき、信号電荷蓄積部２１０の電位５１０は保持され、フォトダイオード２０４に逆バイアスの電圧がかかる状態になる。この段階が蓄積動作の開始となる。そして、フォトダイオード２０４に光の量に応じた逆方向電流が流れ、信号電荷蓄積部２１０の電位５１０が変化する。

次に、プリチャージ信号線３０３の電位５０３をハイレベルとし、出力信号線２１１のプリチャージを終了させる。このプリチャージ終了のタイミングは、選択トランジスタ２０８がオンする前であればいつでも良い。

時刻２３４に電荷蓄積制御信号線の電位５１３をローレベルにすると、信号電荷蓄積部２１０からフォトダイオード２０４への電荷の移動が止まり、蓄積動作が終了する。そして、信号電荷蓄積部２１０の電位５１０は、一定値に保持される。

時刻２３５に選択信号線の電位５０９をハイレベルにすると選択動作が開始され、信号電荷蓄積部の電位５１０に応じて出力信号線の電位５１１が変化する。

時刻２３６に選択信号線２０９の電位５０９をローレベルにすると、出力信号線２１１の電位５１１が一定値となる。この段階で選択動作が終了し、読み出しが終了する。以降は、時刻２３１の動作に戻り、同じ動作を繰り返すことで撮像画像を生成することができる。

次に、図３（Ｂ）の動作モードについて説明する。

時刻２３１において電荷蓄積制御信号線２１３の電位５１３をハイレベルとし、時刻２３２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１０の電位５１０及びフォトダイオード２０４のカソードの電位は、電源供給線２３０の電位に初期化され、リセット電位となる。以上がリセット動作の開始である。

時刻２３７において電荷蓄積制御信号線２１３の電位５１３をローレベルとし、続いて時刻２３８にリセット信号線２１４の電位５１４をローレベルとしてリセット動作を終了させると、逆バイアスのかかった状態のフォトダイオード２０４に光の量に応じた逆方向電流が流れ、フォトダイオード２０４のカソードの電位が変化する。

時刻２３３に再び電荷蓄積制御信号線２１３の電位５１３をハイレベルとすると、信号電荷蓄積部２１０の電位５１０とフォトダイオード２０４のカソードとの電位差により電流が流れ、信号電荷蓄積部２１０の電位５１０が変化する。

以降は、図３（Ａ）の動作モードと同じである。

以上のリセット動作、累積動作、及び選択動作を画素マトリクスの行毎に順次繰り返して各画素からの出力を読み出すことで、表示パネルに接触又は接近した被検出物の撮像を行うことができる。

なお、上記動作は、フォトダイオード２０４のカソードが電荷蓄積制御トランジスタ２０５のソースまたはドレインの一方に接続された場合の一例である。同様な出力信号を発生させる動作は、フォトダイオード２０４のアノードが電荷蓄積制御トランジスタ２０５のソースまたはドレインの一方に接続した構成の場合においても可能である。

先に説明した動作は、信号電荷蓄積部２１０の電位５１０をハイレベルに初期化し、フォトダイオード２０４に光を照射することによって生じる逆方向電流で放電させ、増幅トランジスタ２０７を介して出力信号を決定するものである。

一方、フォトダイオード２０４が逆に接続された場合は、信号電荷蓄積部２１０の電位５１０をローレベルに初期化し、フォトダイオード２０４に光を照射することによって生じる逆方向電流で充電させ、増幅トランジスタ２０７を介して出力信号を決定することができる。

全画素の蓄積動作と読み出し動作の方式は、ローリングシャッタ方式とグローバルシャッタ方式の二つが知られている。本発明の一態様では、ローリングシャッタを用いることもできるが、グローバルシャッタ方式を用いることが好ましい。

グローバルシャッタ方式は、全画素で略同時に蓄積動作が行えるため、特に動きの速い被写体に対して歪みの無い撮像を行うことができる。タッチパネルにおいても、被検出物は動きのあるものであり、表示領域内での正確な位置情報を取得するには、グローバルシャッタ方式を用いることが適している。

ただし、本実施の形態で説明するフォトセンサを搭載した表示装置は、画素の信号を行毎に順次読み出すＣＭＯＳセンサ型の方式であるため、グローバルシャッタ方式を用いると蓄積動作が終了してから選択動作が開始されるまでの期間が画素によって異なってしまう。電荷の保持時間が長くなると、電荷の流出による信号の劣化が起こり、正常な撮像が行えなくなる場合がある。

しかしながら、本発明の一態様では、電荷を蓄積する信号電荷蓄積部と接続されるトランジスタに、酸化物半導体を用いたトランジスタを使用するため、電荷の流出を極力抑えることができる。先に説明した様に、酸化物半導体を用いたトランジスタは、極めて低いオフ電流を示すため、フォトダイオードに照射される光の量に関係なく不要な電荷の流出を防止することができる。従って、グローバルシャッタ方式を用いることが容易となる。

さて、本発明の一態様における表示装置は、バックライトを用いた透過型液晶表示装置である。そのため、被検出物で反射したバックライトの光がフォトセンサに検出され、被検出物の影が認識されないことがある。

この問題を解決するために、本発明の一態様では、バックライトを消灯して、その消灯期間にフォトセンサの蓄積動作を行う。この駆動方法により、被検出物で反射したバックライトの光をフォトセンサが検出することはなく、タッチパネルの誤認識を防止することができる。

ここで、バックライトの消灯は、表示装置としての性能を低下させないように極短時間であることが好ましく、表示素子部が画像を保持する１フレーム期間内の一部の期間で行う。この極短時間でフォトセンサの蓄積動作を行うには、上述したグローバルシャッタ方式がより好ましい。なお、ローリングシャッタ方式を用いることもできるが、バックライトの消灯期間が長くならない様に撮像を高速に行う必要がある。

また、このバックライトの消灯は、表示装置の表示特性を改善する効果を付与することができる。

液晶表示装置は、動画表示において残像が生じる問題がある。液晶表示装置の動画特性を改善する１つの手段として、全面黒表示を１フレーム置きまたは、１フレーム期間内の一部の時間にて行う、所謂黒挿入と呼ばれる駆動技術が知られている。

液晶素子は、駆動方法がホールド型であり、１フレーム期間中は同じ画像を保持している。そのため、次のフレームに切り替わる直前まで同じ画像を見続けることになり、人間の目は、残像を感じてしまうのである。この残像を解消する方法の１つが、黒画像を挿入して残像をリセットする黒挿入技術である。

この黒挿入の具体的な方法の１つとして、バックライトを消灯する方法がある。従って、本発明の一態様ではタッチパネルの誤認識を防止するだけでなく、動画の表示特性を向上させることもできる。

一方で、黒画像を１フレーム期間分表示させる方法を用いて、その期間中にフォトセンサの蓄積動作を行っても良い。この場合、バックライトの消灯はしなくても良い。黒画像の表示では、バックライトの光はほとんど液晶素子を透過しないため、そのフレーム期間においては、被検出物によるバックライトの反射光は生じない。従って、黒画像の表示を行っているフレーム期間中にフォトセンサの蓄積動作を行うことでタッチパネルの誤認識を防止することができる。なお、黒画像は、主たる画像と交互に表示させることで、前述した様に黒挿入の効果も得られるため、動画の表示特性を向上させることもできる。

次に、バックライトの消灯動作を含めた図２のフォトセンサ部１０６を有する表示装置の撮像動作を図４のタイミングチャートを用いて説明する。なお、本撮像動作は、グローバルシャッタ方式であるが、ローリングシャッタ方式も可能である。

まず、時刻４７２１またはそれ以前にバックライトを消灯する。

そして、第１の電荷蓄積制御信号線の電位４７０１から第ｎの電荷蓄積制御信号線の電位４７０５を全て同時にハイレベルにすると、１行目からｎ行目までの画素の蓄積動作が開始する。

時刻４７２２に第１の電荷蓄積制御信号線の電位４７０１から第ｎの電荷蓄積制御信号線の電位４７０５を全て同時にローレベルにすると、１行目からｎ行目までの画素の蓄積動作が完了する。

そして、バックライトを点灯する。ここで、バックライトを消灯している期間４７２０は、少なくとも時刻４７２１から時刻４７２２までの期間を含んでいれば良く、次の読み出し動作の期間が含まれても良い。

時刻４７２３に第１の選択信号線の電位４７１１をハイレベルにすると、１行目の画素の読み出し動作を開始する。

時刻４７２４に第１の選択信号線の電位４７１１をローレベル、第２の選択信号線の電位４７１２をハイレベルにすると、１行目の画素の読み出し動作が完了し、２行目の画素の読み出し動作が開始する。

時刻４７２５に第２の選択信号線の電位４７１２をローレベル、第３の選択信号線の電位４７１３をハイレベルにすると、２行目の画素の読み出し動作が完了し、３行目の画素の読み出し動作が開始する。

時刻４７２６に第３の選択信号線をローレベルにすると、３行目の画素の読み出し動作が完了する。

時刻４７２７に第ｎ−１の選択信号線の電位４７１４をハイレベルにすると、ｎ−１行目の画素の読み出し動作が開始する。

時刻４７２８に第ｎ−１の選択信号線の電位４７１４をローレベル、第ｎの選択信号線の電位４７１５をハイレベルにすると、ｎ−１行目の画素の読み出し動作が完了し、ｎ行目の画素の読み出し動作が開始する。

時刻４７２９に第ｎの選択信号線の電位４７１５をローレベルにすると、ｎ行目の画素の読み出し動作が完了する。以降、時刻４７２１の動作に戻り、同じ動作を繰り返すことで撮像精度が優れた表示装置を提供することができる。

以上により、本発明の一態様では、グローバルシャッタ方式を用い、フォトセンサの蓄積動作時にバックライトを消灯させることで被検出物の検出精度を向上させることができる。また、このバックライトを消灯する方法を用いることでフォトセンサの蓄積動作は、連続する全てのフレームを対象とすることもでき、タッチパネルとしての認識精度を高めることができる。

また、黒画像表示を行っているフレーム期間中にフォトセンサの蓄積動作を行うことでも被検出物の検出精度を向上させることができる。この場合の動作も図４の説明と同様であるが、バックライトの消灯は不要となる。また、この方法は、蓄積時間の長いローリングシャッタ方式を用いるには有効な手段でもある。

更に、バックライトの消灯または黒画像表示の挿入は、所謂黒挿入効果を表示装置に付与することができ、動画表示性能を向上させることができる。

本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、撮像装置の蓄積動作と読み出し動作の方式について説明する。なお、本発明の一態様における表示装置は、フォトセンサ部を有しており、撮像装置の機能を有する。

撮像装置の蓄積動作と読み出し動作の方式は、ローリングシャッタ方式とグローバルシャッタ方式の二つが知られている。それぞれの違いについて、電荷蓄積制御信号線の電位と選択信号線の電位を用いて簡単に説明する。

図５は、ローリングシャッタ方式を用いた場合のタイミングチャートである。まず、第１の電荷蓄積制御信号線の電位３００１がハイレベルになり、蓄積期間３１１において１行目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第１の電荷蓄積制御信号線の電位３００１がローレベルになり、電荷保持期間３１２の後、第１の選択信号線の電位３５０１がハイレベルになる。期間３１３で蓄積電位に応じた電圧を読み出した後、第１の選択信号線の電位３５０１がローレベルになる。

期間３１３において、第２の電荷蓄積制御信号線の電位３００２がハイレベルになり、２行目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第２の電荷蓄積制御信号線の電位３００２がローレベルになり、電荷保持期間３１４の後、第２の選択信号線の電位３５０２がハイレベルになる。期間３１５で蓄積電位に応じた電圧を読み出した後、第２の選択信号線の電位３５０２がローレベルになる。

同様にして、例えば最終行が４８０行であるとすると、第３の電荷蓄積制御信号線の電位３００３から第４８０の電荷蓄積制御信号線の電位３４８０までと、第３の選択信号線の電位３５０３から第４８０の電荷蓄積制御信号線の電位３９８０までを順に制御して、全ての画素について読み出し動作が行われる。この様にして１フレームの読み出しが完了する。

ローリングシャッタ方式は、行毎に画素の信号電荷蓄積部への電荷蓄積が行われるため、行毎に電荷蓄積のタイミングが異なる。つまり、ローリングシャッタ方式は、電荷の蓄積動作が全ての画素では同時に行われず、行毎に蓄積動作の時間差が生じてしまう方式である。ただし、蓄積動作から読み出し動作までの電荷保持期間は、全ての行で同じである。

次に、図６のタイミングチャートを用いてグローバルシャッタ方式を説明する。上記の例と同様に最終行が４８０行であるとすると、１行目の第１の電荷蓄積制御信号線の電位４００１から４８０行目の第４８０の電荷蓄積制御信号線の電位４４８０まで全て同時にハイレベルになり、期間４０１で全ての画素において電荷の蓄積動作が同時に行われる。電荷保持期間４０２の後、期間４０３において、第１の選択信号線の電位４５０１がハイレベルになり、１行目の画素が選択され、蓄積電位に応じた電圧が出力される。

次に、選択信号線の電位４５０１がローレベルになり、電荷保持期間４０４の後、期間４０５において、第２の選択信号線の電位４５０２がハイレベルになり、２行目の画素が選択され、蓄積電位に応じた電圧が出力される。

以降、行毎の読み出しが順次行われ、最終行では電荷保持期間４０６の後に第４８０の選択信号線４９８０がハイレベルになり、４８０行目の画素が選択され、蓄積電位に応じた電圧が出力される。この様に１フレームの読み出しが完了する。

グローバルシャッタ方式は、全画素において信号電荷蓄積部への電荷蓄積のタイミングが同じである。ただし、電荷の蓄積動作から読み出し動作までの時間は行毎に異なり、最終行の読み出しまでの電荷保持期間４０６が最も長くなる。

以上説明したように、グローバルシャッタ方式は全画素において電荷蓄積の動作に時間差が無いため、動きのある被写体に対して歪みの無い撮像を可能とする利点がある。しかしながら、電荷保持期間が長くなるため、ローリングシャッタ方式に比べて、電荷蓄積制御トランジスタやリセットトランジスタのオフ電流等によるリークの影響を受けやすい問題を有する。

次に、ローリングシャッタ方式とグローバルシャッタ方式の撮像例について図７（Ａ）乃至（Ｃ）を用いて説明する。ここでは被写体の動きが速い場合の一例として、図７（Ａ）に示すような走行中の自動車を撮像する場合を考える。

ローリングシャッタ方式を使用する場合、画素の電荷蓄積のタイミングが行毎に異なるため、画像の上下で撮像の同時性が崩れてしまい、図７（Ｂ）に示すように歪んだ物体として画像が生成される。ローリングシャッタ方式は、特に高速に移動するものは歪みが大きくなるため、現実の状態を撮像することが困難である。

一方、グローバルシャッタ方式を使用する場合は、画素の電荷蓄積のタイミングが全ての画素において同じになる。従って、瞬間的に画像全体を撮像することができるため、図７（Ｃ）に示すように歪まない撮像が可能である。グローバルシャッタ方式は、高速に移動する被写体の撮像に優れた方式である。

以上により、高速移動する被写体の撮像にはローリングシャッタ方式は適さず、グローバルシャッタ方式が適した方式であることがわかる。ただし、ＣＭＯＳセンサ型のイメージセンサをグローバルシャッタ方式に変更するだけでは、従来のシリコン半導体を用いたトランジスタではオフ電流が大きいため正常な撮像は実現できなかった。

これを解決するためには、信号電荷蓄積部と接続されるトランジスタにオフ電流が小さいトランジスタを用いることが好ましい。オフ電流が極めて小さいトランジスタには、例えば、酸化物半導体を用いたトランジスタなどがある。

次に、撮像に関する科学計算結果を説明する。科学計算に用いた被写体は、図８（Ａ）に示す回転体となる３枚羽の画像である。この３枚羽は、羽の接続点を中心軸とし、回転することができる。この科学計算では、回転する３枚羽を撮像したときの１フレーム分の画像を取得することを目的とする。

科学計算に用いたソフトは、Ｃ言語で作成した画像処理ソフトで、イメージセンサの各画素における電荷の蓄積動作及び読み出し動作のタイミングと、信号電荷蓄積部からのリーク量を行毎に計算し、画像化するものである。

図８（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に科学計算結果を示す。なお、科学計算の条件は、次の４条件で行った。

第１の条件は、図２８の画素回路を持つＶＧＡサイズのイメージセンサ（フォトセンサ）をローリングシャッタ方式で駆動させるものである。図２８の画素回路構成は、電荷蓄積制御トランジスタ８０３、リセットトランジスタ８０４、増幅トランジスタ８０２、及び選択トランジスタ８０５は、シリコン半導体を用いたトランジスタで構成される。

第２の条件は、図２８の画素回路を持つＶＧＡサイズのイメージセンサをグローバルシャッタ方式で駆動させるものである。回路の構成は、第１の条件と同じであり、シャッタの方式のみ異なる。

第３の条件は、図２９の画素回路を持つＶＧＡサイズのイメージセンサをローリングシャッタ方式で駆動させるものである。図２９の画素回路構成も図２に示すフォトセンサ部１０６の画素回路と基本的に同じであるが、電荷蓄積制御トランジスタ９０３、及びリセットトランジスタ９０４は酸化物半導体を用いたトランジスタで構成され、増幅トランジスタ９０２及び選択トランジスタ９０５はシリコン半導体を用いたトランジスタで構成される。

第４の条件は、図２９の画素回路を持つＶＧＡサイズのイメージセンサをグローバルシャッタ方式で駆動させるものである。回路の構成は、第３の条件と同じであり、シャッタの方式のみ異なる。

なお、図２８および図２９の画素回路でシリコン半導体を用いたトランジスタのサイズは、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２０ｎｍとした。また、酸化物半導体を用いたトランジスタのサイズは、チャネル長Ｌ＝３［μｍ］、チャネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２００ｎｍとした。

また、撮像周波数は６０Ｈｚとし、ここで用いたシリコン半導体を用いたトランジスタの電気特性は、Ｉｃｕｔ＝１０ｐＡ、酸化物半導体を用いたトランジスタの電気特性は、Ｉｃｕｔ＝０．１ａＡとした。本実施の形態におけるＩｃｕｔとは、ゲート電圧を０Ｖ、ドレイン電圧を５Ｖとしたときにソース−ドレイン間に流れる電流値のことである。

図８（Ａ）に示す３枚羽の回転運動の条件は、時計回りの６４０ｒｐｍとした。なお、回転数６４０ｒｐｍでは、ローリングシャッタ方式での蓄積動作時に３枚羽が１フレーム（１／６０ｓ）の間に約６０°回転することになる。

第１の条件（シリコン半導体トランジスタのみ、ローリングシャッタ方式）の場合、行毎に画素の信号電荷蓄積部に電荷を蓄積するタイミングが違うため、図８（Ｂ）に示すように、画像に歪みが現れている。

第２の条件（シリコン半導体トランジスタのみ、グローバルシャッタ方式）の場合、図８（Ｃ）に示すように、電荷蓄積制御トランジスタ８０３及びリセットトランジスタ８０４のオフ電流による電荷リークの影響で階調の変化が見られる。下側の最終行に近いほど電荷保持時間が長くなるため、その変化は顕著になる。

第３の条件（電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体トランジスタ、ローリングシャッタ方式）の場合、図８（Ｄ）に示すように、第１の条件の場合と同じく画像が歪んでいる。

第４の条件（電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体トランジスタ、グローバルシャッタ方式）の場合、図８（Ｅ）に示すように、トランジスタのオフ電流による電荷リークがなく、図８の像と同様に階調が正しく表示される。

図８（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に示す結果から、ローリングシャッタ方式では図９、図１０のいずれの画素回路においても撮画像の歪みが起きてしまい、画像の歪みとオフ電流に強い相関はないことがわかる。つまり、画像の歪みを改善するためには、画素の信号電荷蓄積部に電荷を蓄積するタイミングが同じであるグローバルシャッタ方式に変更することが有効であることが示されている。

しかしながら、グローバルシャッタ方式では、従来のシリコン半導体を用いたトランジスタで回路を構成すると、電荷蓄積制御トランジスタ及びリセットトランジスタのオフ電流による電荷の流出で階調が変化する問題点を持つことがわかる。

一方、電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体を用いたトランジスタを使用すると、その非常に微小なオフ電流特性により電荷の流出が抑えられ、階調が正しく表示されていることがわかる。従って、酸化物半導体を用いたトランジスタを含んだ画素回路を有する撮像装置では、容易にグローバルシャッタ方式を採用することができることがわかる。

（実施の形態３）
本実施の形態では、本発明の一態様における表示装置のフォトセンサ部の回路の構成について説明する。

本発明の一態様の表示装置においては、フォトセンサ部の回路に様々な構成を用いることができる。本実施の形態では、実施の形態１の図２に示すフォトセンサ部１０６の回路構成以外について説明する。

なお、本実施の形態において説明する各トランジスタ及び各配線の名称は、便宜的に名付けたものであり、それぞれを説明する機能を有していれば名称は問わない。

図９は、図２に示すフォトセンサ部１０６と同様の４トランジスタ型の画素回路構成である。画素回路は、フォトダイオード１６０１、増幅トランジスタ１６０２、電荷蓄積制御トランジスタ１６０３、リセットトランジスタ１６０４、選択トランジスタ１６０５で構成される。図９の回路構成は、選択トランジスタ１６０５を設ける位置が図２に示すフォトセンサ部１０６と異なっている。

電荷蓄積制御トランジスタ１６０３のゲートは、電荷蓄積制御信号線１６１３に接続され、ソースまたはドレインの一方は、フォトダイオード１６０１のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部１６１２に接続される。フォトダイオード１６０１のアノードは、基準信号線１６３１に接続される。

増幅トランジスタ１６０２のゲートは、信号電荷蓄積部１６１２に接続され、ソースまたはドレインの一方は、選択トランジスタ１６０５のソースまたはドレインの一方に接続され、ソースまたはドレインの他方は、出力信号線１６２０に接続される。

リセットトランジスタ１６０４のゲートは、リセット信号線１６１４に接続され、ソースまたはドレインの一方は、電源供給線１６３０に接続され、ソースまたはドレインの他方は、信号電荷蓄積部１６１２に接続される。

選択トランジスタ１６０５のゲートは選択信号線１６１５に接続され、ソースまたはドレインの他方は、電源供給線１６３０に接続される。ここで、電荷保持容量を信号電荷蓄積部１６１２と基準信号線１６３１の間に接続してもよい。

次に、図９の画素回路の構成素子の機能について説明する。フォトダイオード１６０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１６０２は、信号電荷蓄積部１６１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ１６０３は、フォトダイオード１６０１による信号電荷蓄積部１６１２への電荷蓄積を制御する。リセットトランジスタ１６０４は、信号電荷蓄積部１６１２の電位の初期化を制御する。選択トランジスタ１６０５は、読み出し時に画素の選択を制御する。信号電荷蓄積部１６１２は、電荷保持ノードであり、フォトダイオード１６０１が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線１６１３は、電荷蓄積制御トランジスタ１６０３を制御する信号線である。リセット信号線１６１４は、リセットトランジスタ１６０４を制御する信号線である。選択信号線１６１５は、選択トランジスタ１６０５を制御する信号線である。出力信号線１６２０は、増幅トランジスタ１６０２が生成した信号の出力先となる信号線である。電源供給線１６３０は、電源電圧を供給する信号線であり、基準信号線１６３１は、基準電位を設定する信号線である。

この図９の画素回路の動作は、実施の形態１で説明した図２に示すフォトセンサ部１０６の画素回路の動作と同様である。

次に、図１０に示す３トランジスタ型の画素回路構成を説明する。画素回路は、フォトダイオード１７０１、増幅トランジスタ１７０２、電荷蓄積制御トランジスタ１７０３、リセットトランジスタ１７０４で構成される。

電荷蓄積制御トランジスタ１７０３のゲートは、電荷蓄積制御信号線１７１３に接続され、ソースまたはドレインの一方は、フォトダイオード１７０１のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部１７１２に接続される。フォトダイオード１７０１のアノードは基準信号線１７３１に接続される。

増幅トランジスタ１７０２のゲートは、信号電荷蓄積部１７１２に接続され、ソースまたはドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は、出力信号線１７２０に接続される。

リセットトランジスタ１７０４のゲートはリセット信号線１７１４に接続され、ソースまたはドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は、信号電荷蓄積部１７１２に接続される。ここで、電荷保持容量を信号電荷蓄積部１７１２と基準信号線１７３１の間に接続してもよい。

次に、図１０の画素回路の構成素子の機能について説明する。フォトダイオード１７０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１７０２は、信号電荷蓄積部１７１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ１７０３は、フォトダイオード１７０１による信号電荷蓄積部１７１２への電荷蓄積を制御する。リセットトランジスタ１７０４は、信号電荷蓄積部１７１２の電位の初期化を制御する。信号電荷蓄積部１７１２は、電荷保持ノードであり、フォトダイオード１７０１が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線１７１３は、電荷蓄積制御トランジスタ１７０３を制御する信号線である。リセット信号線１７１４は、リセットトランジスタ１７０４を制御する信号線である。出力信号線１７２０は、増幅トランジスタ１７０２が生成した信号の出力先となる信号線である。電源供給線１７３０は、電源電圧を供給する信号線であり、基準信号線１７３１は、基準電位を設定する信号線である。

図１１に図１０とは異なる３トランジスタ型の画素回路構成を示す。画素回路は、フォトダイオード３８０１、増幅トランジスタ３８０２、電荷蓄積制御トランジスタ３８０３、リセットトランジスタ３８０４で構成される。

電荷蓄積制御トランジスタ３８０３のゲートは、電荷蓄積制御信号線３８１３に接続され、ソースまたはドレインの一方は、フォトダイオード３８０１のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部３８１２に接続される。フォトダイオード３８０１のアノードは、基準信号線３８３１に接続される。

増幅トランジスタ３８０２のゲートは、信号電荷蓄積部３８１２に接続され、ソースまたはドレインの一方は、電源供給線３８３０に接続され、ソースまたはドレインの他方は、出力信号線３８２０に接続される。

リセットトランジスタ３８０４のゲートは、リセット信号線３８１４に接続され、ソースまたはドレインの一方は、リセット電源供給線３８３２に接続され、ソースまたはドレインの他方は、信号電荷蓄積部３８１２に接続される。ここで、電荷保持容量を信号電荷蓄積部３８１２と基準信号線３８３１の間に接続してもよい。

次に、図１１の画素回路の構成素子の機能について説明する。フォトダイオード３８０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ３８０２は、信号電荷蓄積部３８１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ３８０３は、フォトダイオード３８０１による信号電荷蓄積部３８１２への電荷蓄積を制御する。リセットトランジスタ３８０４は、信号電荷蓄積部３８１２の電位の初期化を制御する。信号電荷蓄積部３８１２は、電荷保持ノードであり、フォトダイオード３８０１が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線３８１３は、電荷蓄積制御トランジスタ３８０３を制御する信号線である。リセット信号線３８１４は、リセットトランジスタ３８０４を制御する信号線である。出力信号線３８２０は、増幅トランジスタ３８０２が生成した信号の出力先となる信号線である。リセット電源供給線３８３２は、電源供給線３８３０とは異なった電源供給線であり、信号電荷蓄積部３８１２を電源供給線３８３０の電位とは異なる電位に初期化することができる。電源供給線３８３０は、電源電圧を供給する信号線であり、基準信号線３８３１は、基準電位を設定する信号線である。

次に、図１０と図１１の画素回路の動作について図１２（Ａ）、（Ｂ）に示すタイミングチャートを用いて説明する。なお、図１０と図１１は回路動作が基本的に同じであるため、ここでは図１０の構成について説明する。

図１２（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線１７１３の電位３９１３、リセット信号線１７１４の電位３９１４は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。

まず、図１２（Ａ）の動作モードについて説明する。

時刻３９３０に電荷蓄積制御信号線１７１３の電位３９１３をハイレベルにする。次に時刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄積部１７１２の電位３９１２はリセットトランジスタ１７０４のソースまたはドレインの一方に接続された電源供給線１７３０の電位が供給される。以上をリセット動作と呼ぶ。

時刻３９３２にリセット信号線の電位３９１４をローレベルにすると、信号電荷蓄積部の電位３９１２は電源供給線１７３０と同じ電位を保持し、フォトダイオード１７０１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。

そして、フォトダイオード１７０１に光の量に応じた逆方向電流が流れるため、光の量に応じて信号電荷蓄積部１７１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部１７１２の電位３９１２に応じて電源供給線１７３０から出力信号線１７２０へと電荷が供給される。この段階が読み出し動作の開始となる。

時刻３９３３に電荷蓄積制御信号線１７１３の電位３９１３をローレベルにすると、信号電荷蓄積部１７１２からフォトダイオード１７０１への電荷の移動が止まり、信号電荷蓄積部１７１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。

そして、電源供給線１７３０から出力信号線１７２０への電荷供給が停止され、出力信号線の電位３９２０が決定する。ここで、読み出し動作が終了する。

次に、図１２（Ｂ）の動作モードについて説明する。

時刻３９３０に電荷蓄積制御信号線１７１３の電位３９１３をハイレベルにする。次に時刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄積部１７１２の電位３９１２及びフォトダイオード１７０１のカソードの電位は、リセットトランジスタ１７０４のソースまたはドレインの一方に接続された電源供給線１７３０の電位に初期化される。以上をリセット動作と呼ぶ。

時刻３９３４において電荷蓄積制御信号線１７１３の電位３９１３をローレベルとし、続いて時刻３９３５にリセット信号線１７１４の電位３９１４をローレベルとしてリセット動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆方向電流が流れ、フォトダイオード１７０１のカソードの電位が変化する。

時刻３９３２に再び電荷蓄積制御信号線１７１３の電位３９１３をハイレベルとすると、信号電荷蓄積部１７１２の電位３９１２とフォトダイオード１７０１のカソードとの電位差により電流が流れ、信号電荷蓄積部１７１２の電位３９１２が変化する。

以降は、図１２（Ａ）の動作モードと同じである。

次に、図１３に示す上記とは異なる３トランジスタ型の画素回路構成を説明する。画素回路は、フォトダイオード２００１、増幅トランジスタ２００２、電荷蓄積制御トランジスタ２００３、リセットトランジスタ２００４で構成される。フォトダイオード２００１のアノードは、基準信号線２０３１に接続される。

電荷蓄積制御トランジスタ２００３のゲートは、電荷蓄積制御信号線２０１３に接続され、ソースまたはドレインの一方は、フォトダイオード２００１のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部２０１２に接続される。

増幅トランジスタ２００２のゲートは、信号電荷蓄積部２０１２に接続され、ソースまたはドレインの一方は、電源供給線２０３０に接続され、ソースまたはドレインの他方は、出力信号線２０２０に接続される。

リセットトランジスタ２００４のゲートは、リセット信号線２０１４に接続され、ソースまたはドレインの一方は、信号電荷蓄積部２０１２に接続され、ソースまたはドレインの他方は、出力信号線２０２０に接続される。ここで、電荷保持容量を信号電荷蓄積部２０１２と基準信号線２０３１の間に接続してもよい。

次に、図１３の画素回路の構成素子の機能について説明する。フォトダイオード２００１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２００２は、信号電荷蓄積部２０１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ２００３は、フォトダイオード２００１による信号電荷蓄積部２０１２への電荷蓄積を制御する。リセットトランジスタ２００４は、信号電荷蓄積部２０１２の電位の初期化を制御する。信号電荷蓄積部２０１２は、電荷保持ノードであり、フォトダイオード２００１が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線２０１３は、電荷蓄積制御トランジスタ２００３を制御する信号線である。リセット信号線２０１４は、リセットトランジスタ２００４を制御する信号線である。出力信号線２０２０は、増幅トランジスタ２００２が生成した信号の出力先となる信号線である。電源供給線２０３０は、電源電圧を供給する信号線であり、基準信号線２０３１は、基準電位を設定する信号線である。

次に、図１３の画素回路の動作について図１４（Ａ）、（Ｂ）に示すタイミングチャートを用いて説明する。

図１４（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線２０１３の電位２１１３、リセット信号線２０１４の電位２１１４は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。

まず、図１４（Ａ）の動作モードについて説明する。

時刻２１３０に電荷蓄積制御信号線２０１３の電位２１１３をハイレベルにする。次に時刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、リセットトランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０の電位２１２０が信号電荷蓄積部２０１２へリセット電位として供給される。以上をリセット動作と呼ぶ。

時刻２１３２にリセット信号線の電位２１１４をローレベルにすると、信号電荷蓄積部２０１２の電位２１１２はリセット電位を保持し、フォトダイオード２００１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。

そして、フォトダイオード２００１に光の量に応じた逆方向電流が流れるため、光の量に応じて信号電荷蓄積部２０１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部２０１２の電位２１１２に応じて電源供給線２０３０から出力信号線２０２０へと電荷が供給される。この段階が読み出し動作の開始となる。

時刻２１３３に電荷蓄積制御信号線２０１３の電位２１１３をローレベルにすると、信号電荷蓄積部２０１２からフォトダイオード２００１への電荷の移動が止まり、信号電荷蓄積部２０１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。

そして、電源供給線２０３０から出力信号線２０２０への電荷供給が停止され、出力信号線の電位２１２０が決定する。ここで、読み出し動作が終了する。

次に、図１４（Ｂ）の動作モードについて説明する。

時刻２１３０に電荷蓄積制御信号線２０１３の電位２１１３をハイレベルにする。次に時刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、信号電荷蓄積部２０１２の電位２１１２及びフォトダイオード２００１のカソードの電位は、リセットトランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０の電位２１２０に初期化される。以上をリセット動作と呼ぶ。

時刻２１３４において電荷蓄積制御信号線２０１３の電位２１１３をローレベルとし、続いて時刻２１３５にリセット信号線２０１４の電位２１１４をローレベルとしてリセット動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆方向電流が流れ、フォトダイオード２００１のカソードの電位が変化する。

時刻２１３２に再び電荷蓄積制御信号線２０１３の電位２１１３をハイレベルとすると、信号電荷蓄積部２０１２の電位２１１２とフォトダイオード２００１のカソードの電位との電位差により電流が流れ、信号電荷蓄積部２０１２の電位２１１２が変化する。

以降は、図１４（Ａ）の動作モードと同じである。

次に、図１５に示す上記とは異なる３トランジスタ型の画素回路構成を説明する。画素回路は、フォトダイオード２２０１、増幅トランジスタ２２０２、電荷蓄積制御トランジスタ２２０３、選択トランジスタ２２０５で構成される。フォトダイオード２２０１のアノードはリセット信号線２２１６に接続される。

電荷蓄積制御トランジスタ２２０３のゲートは、電荷蓄積制御信号線２２１３に接続され、ソースまたはドレインの一方は、フォトダイオード２２０１のカソードに接続され、ソースまたはドレインの他方は、信号電荷蓄積部２２１２に接続される。

増幅トランジスタ２２０２のゲートは、信号電荷蓄積部２２１２に接続され、ソースまたはドレインの一方は、電源供給線２２３０に接続され、ソースまたはドレインの他方は、選択トランジスタ２２０５のソースまたはドレインの一方に接続される。

選択トランジスタ２２０５のゲートは、選択信号線２２１５に接続され、ソースまたはドレインの他方は、出力信号線２２２０に接続される。ここで、電荷保持容量を信号電荷蓄積部２２１２と基準信号線の間に接続してもよい。

次に、図１５の画素回路の構成素子の機能について説明する。フォトダイオード２２０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２２０２は、信号電荷蓄積部２２１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トランジスタ２２０３は、フォトダイオード２２０１による信号電荷蓄積部２２１２への電荷蓄積を制御する。選択トランジスタ２２０５は、読み出し時に画素の選択を制御する。信号電荷蓄積部２２１２は、電荷保持ノードであり、フォトダイオード２２０１が受ける光の量に応じて変化する電荷を保持する。

電荷蓄積制御信号線２２１３は、電荷蓄積制御トランジスタ２２０３を制御する信号線である。リセット信号線２２１６は、リセット電位を信号電荷蓄積部２２１２に供給する信号線である。出力信号線２２２０は、増幅トランジスタ２２０２が生成した信号の出力先となる信号線である。選択信号線２２１５は、選択トランジスタ２２０５を制御する信号線である。電源供給線２２３０は、電源電圧を供給する信号線である。

次に、図１５の画素回路の動作について図１６（Ａ）、（Ｂ）に示すタイミングチャートを用いて説明する。

図１６（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線２２１３の電位２３１３、リセット信号線２２１６の電位２３１６、選択信号線２２１５の電位２３１５は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。

まず、図１６（Ａ）の動作モードについて説明する。

時刻２３３０に電荷蓄積制御信号線２２１３の電位２３１３をハイレベルにする。次に時刻２３３１にリセット信号線２２１６の電位２３１６をハイレベルにすると、信号電荷蓄積部２２１２の電位２３１２及びフォトダイオード２２０１のカソードの電位は、リセット信号線２２１６の電位２３１６よりもフォトダイオード２２０１の順方向電圧分だけ低い電位に初期化される。以上をリセット動作と呼ぶ。

時刻２３３２にリセット信号線２２１６の電位２３１６をローレベルにすると、信号電荷蓄積部２２１２の電位２３１２はハイレベルを保持し、フォトダイオード２２０１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。

そして、フォトダイオード２２０１に光の量に応じた逆方向電流が流れるため、光の量に応じて信号電荷蓄積部２２１２に蓄積される電荷量が変化する。

時刻２３３３に電荷蓄積制御信号線２２１３の電位２３１３をローレベルにすると、信号電荷蓄積部２２１２からフォトダイオード２２０１への電荷の移動が止まり、信号電荷蓄積部２２１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。

時刻２３３４に選択信号線２２１５の電位２３１５をハイレベルにすると、信号電荷蓄積部２２１２の電位２３１２に応じて電源供給線２２３０から出力信号線２２２０へと電荷が供給される。この段階が読み出し動作の開始となる。

時刻２３３５に選択信号線２２１５の電位２３１５をローレベルにすると、電源供給線２２３０から出力信号線２２２０への電荷供給が停止され、出力信号線２２２０の電位２３２０が決定する。ここで、読み出し動作が終了する。

次に、図１６（Ｂ）の動作モードについて説明する。

時刻２３３０に電荷蓄積制御信号線の電位２３１３をハイレベルにする。次に時刻２３３１にリセット信号線の電位２３１６をハイレベルにすると、信号電荷蓄積部の電位２３１２及びフォトダイオード２２０１のカソードの電位は、リセット信号線の電位２３１６よりもフォトダイオード２２０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセット動作と呼ぶ。

時刻２３３６において電荷蓄積制御信号線２２１３の電位２３１３をローレベルとし、続いて時刻２３３７にリセット信号線２２１６の電位２３１６をローレベルとしてリセット動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆方向電流が流れ、フォトダイオード２２０１のカソードの電位が変化する。

時刻２３３２に再び電荷蓄積制御信号線２２１３の電位２３１３をハイレベルとすると、信号電荷蓄積部２２１２の電位２３１２とフォトダイオード２２０１のカソードの電位との電位差により電流が流れ、信号電荷蓄積部２２１２の電位２３１２が変化する。

以降は、図１６（Ａ）の動作モードと同じである。

次に図１７に示す２トランジスタ型の画素回路構成の説明をする。

画素回路は、フォトダイオード４４０１、増幅トランジスタ４４０２、選択トランジスタ４４０５で構成される。

増幅トランジスタ４４０２のゲートは、信号電荷蓄積部４４１２に接続され、ソースまたはドレインの一方は、電源供給線４４３０に接続され、ソースまたはドレインの他方は、選択トランジスタ４４０５のソースまたはドレインの一方に接続される。

選択トランジスタ４４０５のゲートは、選択信号線４４１５に接続され、ソースまたはドレインの他方は、出力信号線４４２０に接続される。

フォトダイオード４４０１のカソードは、信号電荷蓄積部４４１２に接続され、アノードはリセット信号線４４１６に接続される。ここで、電荷保持容量を信号電荷蓄積部４４１２と基準信号線の間に接続してもよい。

次に、図１７の画素回路の構成素子の機能について説明する。フォトダイオード４４０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ４４０２は、信号電荷蓄積部４４１２の電位に応じた信号を出力する動作を行う。選択トランジスタ４４０５は、読み出し時に画素の選択を制御する。信号電荷蓄積部４４１２は、電荷保持ノードであり、フォトダイオード４４０１が受ける光の量に応じて変化する電荷を保持する。

リセット信号線４４１６は、リセット電位を信号電荷蓄積部４４１２に供給する信号線である。出力信号線４４２０は、増幅トランジスタ４４０２が生成した信号の出力先となる信号線である。選択信号線４４１５は、選択トランジスタ４４０５を制御する信号線である。電源供給線４４３０は、電源電圧を供給する信号線である。

次に図１７の画素回路の動作について図１８に示すタイミングチャートを用いて説明する。

図１８では簡易に説明するため、リセット信号線４４１６の電位３７１６、選択信号線４４１５の電位３７１５は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。

時刻３７３０にリセット信号線４４１６の電位３７１６をハイレベルにすると、信号電荷蓄積部４４１２の電位３７１２は、リセット信号線４４１６の電位３７１６よりもフォトダイオード４４０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセット動作と呼ぶ。

時刻３７３１にリセット信号線４４１６の電位３７１６をローレベルにすると、信号電荷蓄積部４４１２の電位３７１２はリセット電位を保持し、フォトダイオード４４０１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。

そして、フォトダイオード４４０１に光の量に応じた逆方向電流が流れるため、光の量に応じて信号電荷蓄積部４４１２に蓄積される電荷量が変化する。

時刻３７３２に選択信号線４４１５の電位３７１５をハイレベルにすると、信号電荷蓄積部４４１２の電位３７１２に応じて電源供給線４４３０から出力信号線４４２０へと電荷が供給される。この段階が読み出し動作の開始となる。

時刻３７３３に選択信号線４４１５の電位３７１５をローレベルにすると、信号電荷蓄積部４４１２からフォトダイオード４４０１への電荷の移動が止まり、信号電荷蓄積部４４１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。

そして、電源供給線４４３０から出力信号線４４２０への電荷供給が停止され、出力信号線の電位３７２０が決定する。ここで、読み出し動作が終了する。

次に、図１９に示す１トランジスタ型の画素回路構成を説明する。画素回路は、フォトダイオード２６０１、増幅トランジスタ２６０２、容量２６０６で構成される。

増幅トランジスタ２６０２のゲートは、信号電荷蓄積部２６１２に接続され、ソースまたはドレインの一方は、電源供給線２６３０に接続され、ソースまたはドレインの他方は、出力信号線２６２０に接続される。

フォトダイオード２６０１のカソードは、信号電荷蓄積部２６１２に接続され、アノードはリセット信号線２６１６に接続される。容量２６０６の一方の端子は、信号電荷蓄積部２６１２に接続され、他方の端子は選択信号線２６１５に接続される。ここで、電荷保持容量を信号電荷蓄積部２６１２と基準信号線の間に接続してもよい。

次に、図１９の画素回路の構成素子の機能について説明する。フォトダイオード２６０１は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２６０２は、信号電荷蓄積部２６１２の電位に応じた信号を出力する動作を行う。信号電荷蓄積部２６１２は、電荷保持ノードであり、フォトダイオード２６０１が受ける光の量に応じて変化する電荷を保持する。なお、選択信号線２６１５は、信号電荷蓄積部２６１２の電位を容量結合により制御する。

リセット信号線２６１６は、リセット電位を信号電荷蓄積部２６１２に供給する信号線である。出力信号線２６２０は、増幅トランジスタ２６０２が生成した信号の出力先となる信号線である。選択信号線２６１５は、容量２６０６を制御する信号線である。電源供給線２６３０は、電源電圧を供給する信号線である。

次に図１９の画素回路の動作について図２０に示すタイミングチャートを用いて説明する。

図２０では簡易に説明するため、リセット信号線２６１６の電位２７１６、選択信号線２６１５の電位２７１５は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。

時刻２７３０にリセット信号線２６１６の電位２７１６をハイレベルにすると、信号電荷蓄積部２６１２の電位２７１２は、リセット信号線２６１６の電位２７１６よりもフォトダイオード２６０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセット動作と呼ぶ。

次に、時刻２７３１にリセット信号線２６１６の電位２７１６をローレベルにすると、信号電荷蓄積部２６１２の電位２７１２はリセット電位を保持し、フォトダイオード２６０１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。

そして、フォトダイオード２６０１に光の量に応じた逆方向電流が流れるため、光の量に応じて信号電荷蓄積部２６１２に蓄積される電荷量が変化する。

時刻２７３２に選択信号線２６１５の電位２７１５をハイレベルにすると、信号電荷蓄積部２６１２の電位２７１２が容量結合で持ち上げられ、増幅トランジスタ２６０２がオンになる。そして、信号電荷蓄積部２６１２の電位２７１２に応じて電源供給線２６３０から出力信号線２６２０へと電荷が供給される。この段階が読み出し動作の開始となる。

時刻２７３３に選択信号線２６１５の電位２７１５をローレベルにすると、信号電荷蓄積部２６１２の電位２７１２が容量結合で引き下げられ、信号電荷蓄積部２６１２からフォトダイオード２６０１への電荷の移動が止まり、信号電荷蓄積部２６１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。

そして、電源供給線２６３０から出力信号線２６２０への電荷供給が停止され、出力信号線２６２０の電位２７２０が決定する。ここで、読み出し動作が終了する。

なお、図１７及び図１９の画素回路構成は、信号電荷蓄積部の電荷がフォトダイオードを介して流出するため、フォトダイオードへの光の入射を遮蔽する機構を併用することが好ましい。

（実施の形態４）
本実施の形態では、本明細書に開示する表示装置の一例である液晶表示装置について説明する。

図２１に、液晶表示装置の断面図の一例を示す。本実施の形態における液晶表示装置では、絶縁表面を有する基板１００１上に、フォトダイオード１００２、トランジスタ１００３ａ、１００３ｂ、１００３ｃ、１００３ｄ、保持容量１００４、液晶素子１００５が設けられている。なお、図２１の液晶表示装置を縦断する一点鎖線から左側にフォトセンサ、右側に表示素子のそれぞれ一部を示しており、これらの構成は、実施の形態１で説明した図２のフォトセンサ部１０６の構成と同等である。ただし、リセットトランジスタに相当するトランジスタは、図示していない。

トランジスタ１００３ａ、１００３ｂ、１００３ｃ、１００３ｄの構造には、代表例としてトップゲート型を図示してあるが、これに構造を限るものではなく、自己整合型やボトムゲート型などのその他の構造でも良い。

フォトセンサに設けられたトランジスタ１００３ａは、電荷蓄積制御トランジスタに相当し、ソース電極またはドレイン電極の一方には配線１０３０が接続され、該配線はフォトダイオード１００２のカソードと電気的に接続されている。また、トランジスタ１００３ａのソース電極またはドレイン電極の他方には配線１０３６が接続され、トランジスタ１００３ｂのゲート電極と接続されている。なお、配線１０３０及び配線１０３６は、保護絶縁膜１０３１上ではなく、絶縁膜１０３３上に形成されていても良い。

トランジスタ１００３ｂは、増幅トランジスタに相当し、ソース電極またはドレイン電極の一方は、図示がされていない電源供給線と接続されている。また、トランジスタ１００３ｂのソース電極またはドレイン電極の他方は、トランジスタ１００３ｃのソース電極またはドレイン電極の一方と接続されている。

トランジスタ１００３ｃは、選択トランジスタに相当し、ソース電極またはドレイン電極の他方は、図示がされていない出力信号線と接続されている。

ここで、図示がされていないリセットトランジスタに相当するトランジスタのソース電極またはドレイン電極の一方は、配線１０３６に接続され、ソース電極またはドレイン電極の他方は、図示がされていない電源供給線と接続されている。

フォトダイオード１００２は、ｐ型の導電型を付与する不純物を含むｐ型半導体層１０４１、真性半導体の特性を有するｉ型半導体層１０４２及びｎ型の導電型を付与する不純物を含むｎ型半導体層１０４３からなり、ｐｉｎ接合を積層型で形成している。

代表例としては、ｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードが挙げられる。この場合、ｐ型半導体層１０４１、及びｎ型半導体層１０４３にも非晶質シリコンを用いることはできるが、電気伝導度が高い微結晶シリコンを用いることが好ましい。このｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードは、光感度が可視光線領域にあり、赤外線による誤動作を防ぐことができる。

ここで、フォトダイオード１００２のアノードであるｐ型半導体層１０４１は、信号配線１０３５と電気的に接続され、カソードであるｎ型半導体層１０４３は、上述の様にトランジスタ１００３ａのソース電極またはドレイン電極の一方と電気的に接続されている。なお、信号配線１０３５は基準信号線に相当する。

なお、図示はしないが、ｐ型半導体層１０４１の光入射面側には透光性を有する導電層が設けられていても良い。また、ｎ型半導体層１０４３の絶縁膜１０３３の界面側には、導電層が設けられていても良い。例えば、配線１０３０が延在し、ｎ型半導体層１０４３を覆う様な形であっても良い。これらの導電層を設けることで、ｐ型半導体層１０４１またはｎ型半導体層１０４３の抵抗による電荷の損失を低減することができる。

なお、本実施の形態では、フォトダイオード１００２がｐｉｎダイオードである場合を例示しているが、フォトダイオード１００２はｐｎダイオードであっても良い。この場合は、ｐ型半導体層及びｎ型半導体層に高品質の結晶シリコンを用いることが好ましい。

また、フォトダイオードの構造としては、図２２に示す様な横接合型であっても良い。横接合型フォトダイオードのｐｉｎ接合は、まずｉ型半導体層を形成し、その一部にｐ型を付与する不純物とｎ型を付与する不純物とを添加することでｐ型半導体層１０４１、ｉ型半導体層１０４２及びｎ型半導体層１０４３を設けることができる。

トランジスタ１００３ｄは、液晶素子の駆動を行うために表示素子に設けられている。トランジスタ１００３ｄのソース電極またはドレイン電極の一方は画素電極１００７と電気的に接続され、ソース電極またはドレイン電極の他方は、図示されていないが信号配線に接続されている。

保持容量１００４は、トランジスタ１００３ａ、１００３ｂ、１００３ｃ、１００３ｄと共に形成することが可能である。保持容量１００４の容量配線及び容量電極は、該トランジスタのゲート電極及びソース電極またはドレイン電極を作製する工程において形成され、容量である絶縁膜は、ゲート絶縁膜を作製する工程において形成される。保持容量１００４は、液晶素子１００５と並列にトランジスタ１００３ｄのソース電極またはドレイン電極の一方と接続されている。

液晶素子１００５は、画素電極１００７と、液晶１００８と、対向電極１００９とを有する。画素電極１００７は、平坦化絶縁膜１０３２上に形成されており、トランジスタ１００３ｄのソース電極またはドレイン電極の一方及び、保持容量１００４と電気的に接続されている。また、対向電極１００９は、対向基板１０１３上に形成されており、画素電極１００７と対向電極１００９の間に、液晶１００８が挟まれている。

画素電極１００７と、対向電極１００９の間のセルギャップは、スペーサー１０１６を用いて制御することが出来る。図２１及び図２２では、フォトリソグラフィで選択的に形成された柱状のスペーサー１０１６を用いてセルギャップを制御しているが、球状のスペーサーを画素電極１００７と対向電極１００９の間に分散させることで、セルギャップを制御することも出来る。なお、図２１及び図２２におけるスペーサー１０１６の位置は一例であり、スペーサーの位置は実施者が任意に決定することができる。

また、液晶１００８は、基板１００１と対向基板１０１３の間において、封止材により囲まれている。液晶１００８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。

画素電極１００７には、透光性を有する導電性材料、例えばインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、酸化亜鉛を含むインジウム亜鉛酸化物（ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ））、ガリウムを含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることが出来る。

また、本実施の形態では、透過型の液晶素子１００５を例に挙げているので、画素電極１００７と同様に、対向電極１００９にも上述した透光性を有する導電性材料を用いることが出来る。

画素電極１００７と液晶１００８の間には配向膜１０１１が、対向電極１００９と液晶１００８の間には配向膜１０１２が、それぞれ設けられている。配向膜１０１１、配向膜１０１２はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜１０１１、配向膜１０１２を直接形成することも可能である。

また、液晶素子１００５と重なるように、特定の波長領域の光を通すことができるカラーフィルタ１０１４が、対向基板１０１３上に形成されている。カラーフィルタ１０１４は、顔料を分散させたアクリル系樹脂などの有機樹脂を対向基板１０１３上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を対向基板１０１３上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ１０１４を形成することもできる。なお、カラーフィルタ１０１４を用いない構成とすることもできる。

また、フォトダイオード１００２と重なるように、光を遮蔽することが出来る遮蔽膜１０１５が対向基板１０１３上に形成されている。遮蔽膜１０１５を設けることで、対向基板１０１３を透過したバックライト光が、直接フォトダイオード１００２に照射されることを防ぐことができる。また、画素間における液晶１００８の配向の乱れに起因するディスクリネーションが視認されるのを防ぐことができる。遮蔽膜１０１５には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜１０１５を形成することも可能である。

また、基板１００１の画素電極１００７が形成されている面とは反対の面に、偏光板１０１７を設け、対向基板１０１３の対向電極１００９が形成されている面とは反対の面に、偏光板１０１８を設ける。

液晶素子は、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）型の他、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇ）型等であっても良い。なお、本実施の形態では、画素電極１００７と対向電極１００９の間に液晶１００８が挟まれている構造の液晶素子１００５を例に挙げて説明したが、本発明の一態様に係る表示装置はこの構成に限定されない。ＩＰＳ型のように、一対の電極が、共に基板１００１側に形成されている液晶素子であっても良い。

フォトダイオード１００２で検出される外光は、矢印１０２５で示す向きで基板１００１に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある場合は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。この様にフォトダイオードに入射される光とその影を検出することでタッチパネルとして機能させることができる。

また、被検出物を基板１００１に密着させ、被検出物を透過する外光をフォトダイオードで検出させることにより密着型のイメージセンサとして機能させることもできる。

（実施の形態５）
本実施の形態では、実施の形態４とは異なる表示装置の一例である液晶表示装置について説明する。

以下に説明する事項以外は、実施の形態３の構成と同様とすることができる。例えば、トランジスタ、フォトダイオード、及び液晶素子などは同じ材料で構成したものを用いることができる。

図２３は、実施の形態４とは異なる表示装置の断面図の一例である。実施の形態４では、フォトセンサを作製した基板側から光が入射するのに対し、本実施の形態では、対向基板側、すなわち液晶層を通してフォトセンサに光が入射する構成となっている。

従って、対向基板１０１３に形成された遮蔽膜１０１５のフォトダイオード１００２と重なる領域には、開口が必要となる。その開口部分には図示したようにカラーフィルタ１０１４が形成されていても良い。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の個別のカラーフィルタを備えたフォトセンサを画素内に複数配置することでカラーセンサとすることができ、カラーイメージセンサ機能を持たせることができる。

なお、実施の形態４ではフォトダイオード１００２のｐ型半導体層１０４１側から光入射が行える構造としたが、本実施の形態ではフォトダイオードを実施の形態４と同様の構造とした場合に、ｎ型半導体層１０４３側からの光入射となる。ｐ型半導体層側から光入射を行う理由の１つは、拡散長の短いホールを有効に取り出すこと、すなわちフォトダイオードから電流を多く取り出すことであるが、設計上の電流値が満足すればｎ型半導体層側から光入射を行っても良い。

なお、フォトダイオード１００２のｐ型半導体層１０４１とｎ型半導体層１０４３を入れ替えて形成することで、容易にｐ型半導体層側からの光入射を行うことができる。ただし、この場合は、トランジスタ１００３ａのゲート電極との接続がｐ型半導体層（アノード）側となるため、実施の形態４の構成とは動作方法が異なる。なお、各動作方法については、実施の形態１を参照されたい。

また、図２４の様にトランジスタ１００３ａ上にフォトダイオード１００２を重ねて形成する構成としても良い。もちろん、他のトランジスタに重なる構成としても良い。この場合、図示はしていないが、トランジスタ１００３ａのソース電極またはドレイン電極の一方とフォトダイオード１００２のｎ型半導体層１０４３の接続を容易に行うことができ、ｐ型半導体層１０４１側からの光入射も可能となる。また、広い面積にフォトダイオードを形成することができ、受光感度を向上させることができる。

なお、図２３及び図２４の構成において、図示はしないが、フォトダイオード１００２の光入射面側には透光性を有する導電層が設けられていても良い。また、フォトダイオード１００２の光入射面とは反対側の面には導電層が設けられていても良い。これらの導電層を設けることで、ｐ型半導体層１０４１またはｎ型半導体層１０４３の抵抗による電荷の損失を低減することができる。

本実施の形態では、フォトダイオード１００２の受光面とは反対側に遮蔽膜２０１５を設ける。遮蔽膜２０１５を設けることで、基板１００１を透過して表示パネル内に入射したバックライトからの光が、直接フォトダイオード１００２に照射されることを防ぐことができ、高精度の撮像を行うことができる。遮蔽膜２０１５には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜２０１５を形成することも可能である。

フォトダイオード１００２で検出される外光は、矢印１０２５で示す向きで対向基板１０１３に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある場合は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。この様にフォトダイオードに入射される光の強弱を検出することでタッチパネルとして機能させることができる。

また、被検出物を対向基板１０１３に密着させ、被検出物を透過する外光をフォトダイオードで検出させることにより密着型のイメージセンサとして機能させることもできる。

（実施の形態６）
本実施の形態では、フォトセンサを有する表示パネルを用いたライティングボード（黒板、ホワイトボード等）の例を示す。

例えば、図２５の表示パネル９６９６の位置にフォトセンサを有する表示パネルを設ける。

表示パネル９６９６は、フォトセンサと表示素子とを有している。

ここで、表示パネル９６９６の表面にはマーカー等を用いて自由に書き込みができる。

なお、定着剤が含まれていないマーカー等を用いれば文字の消去が容易である。

また、マーカーのインクを落としやすくするため、表示パネル９６９６の表面は十分な平滑性を有していると良い。

例えば、表示パネル９６９６の表面がガラス基板等であれば平滑性は十分である。

また、表示パネル９６９６の表面に透明な合成樹脂シート等を貼り付けても良い。

合成樹脂としては例えばアクリル等を用いると好ましい。この場合、合成樹脂シートの表面を平滑にしておくと好ましい。

そして、表示パネル９６９６は、表示素子を有しているので、特定の画像を表示するとともに表示パネル９６９６の表面にマーカーで記載することができる。

また、表示パネル９６９６は、フォトセンサを有しているので、プリンター等と接続しておけばマーカーで記載した文字を読み取って印刷することも可能である。

さらに、表示パネル９６９６は、フォトセンサと表示素子を有しているので、画像を表示させた状態で表示パネル９６９６表面にマーカーで文字、図形等を書き込むことにより、フォトセンサで読み取ったマーカーの軌跡を画像と合成して映し出すこともできる。

なお、抵抗膜方式、静電容量方式等のセンシングを用いた場合、マーカー等での書き込みと同時にしかセンシングをすることができない。

一方、フォトセンサを用いた場合、マーカー等で書き込んだ後、時間が経った場合でもいつでもセンシングが可能な点で優れている。

本実施例では、パネルと光源の配置について説明する。図２６は、表示パネルの構造を示す斜視図の一例である。図２６に示す表示パネルは、一対の基板間に液晶素子、フォトダイオード、薄膜トランジスタなどを含む画素が形成されたパネル１８０１と、第１の拡散板１８０２と、プリズムシート１８０３と、第２の拡散板１８０４と、導光板１８０５と、反射板１８０６と、複数のバックライト光源１８０７と、回路基板１８０９とを有している。

パネル１８０１と、第１の拡散板１８０２と、プリズムシート１８０３と、第２の拡散板１８０４と、導光板１８０５と、反射板１８０６は、順に積層されている。バックライト光源１８０７は導光板１８０５の端部に設けられており、導光板１８０５内部に拡散されたバックライト光源１８０７からの光は、第１の拡散板１８０２、プリズムシート１８０３及び第２の拡散板１８０４によって、対向基板側から均一にパネル１８０１に照射される。

なお、本実施例では、第１の拡散板１８０２と第２の拡散板１８０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１８０５とパネル１８０１の間に設けられていれば良い。よって、プリズムシート１８０３よりもパネル１８０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１８０３よりも導光板１８０５に近い側にのみ拡散板が設けられていても良い。

またプリズムシート１８０３は、図２６に示した断面が鋸歯状の形状に限定されず、導光板１８０５からの光をパネル１８０１側に集光できる形状を有していれば良い。

回路基板１８０９には、パネル１８０１に入力される各種信号を生成もしくは処理する回路、パネル１８０１から出力される各種信号を処理する回路などが設けられている。そして図２６では、回路基板１８０９とパネル１８０１が、ＦＰＣ１８１１（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）を介して接続されている。なお、上記回路は、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）法を用いてパネル１８０１に接続されていても良いし、上記回路の一部がＦＰＣ１８１１にＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）法を用いて接続されていても良い。

図２６では、バックライト光源１８０７の駆動を制御する制御系の回路が回路基板１８０９に設けられており、該制御系の回路とバックライト光源１８０７とがＦＰＣ１８１０を介して接続されている例を示している。ただし、該制御系の回路はパネル１８０１に形成されていても良く、この場合はパネル１８０１とバックライト光源１８０７とがＦＰＣなどにより接続されるようにする。

なお、図２６は、パネル１８０１の端にバックライト光源１８０７を配置するエッジライト型を例示しているが、本発明の表示パネルはバックライト光源１８０７がパネル１８０１の直下に配置される直下型であっても良い。

例えば、被検出物である指１８１２をパネル１８０１の上面側から近づけると、バックライトからの光が、パネル１８０１を通過し、その一部が指１８１２において反射し、再びパネル１８０１に入射する。各色に対応するバックライト光源１８０７を順に点灯させ、色ごとに撮像データの取得を行うことで、被検出物である指１８１２のカラーの撮像データを得ることが出来る。また撮像データから位置を認識することができ、表示画像の情報と組み合わせてタッチパネルとして機能させることができる。

本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。

本発明の一態様に係る表示装置は、撮像データの取得を行うことができるという特徴を有している。よって、本発明の一態様に係る表示装置を用いた電子機器は、表示装置をその構成要素に追加することにより、より高機能化することができる。

例えば、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る表示装置を用いることができる電子機器としては、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２７（Ａ）乃至（Ｄ）に示す。

図２７（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る表示装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図２７（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３、操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る表示装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯情報端末を提供することができる。

図２７（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る表示装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能化された現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係る表示装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。

図２７（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る表示装置は、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。なお、図２７（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

１００表示装置
１０１画素アレイ
１０２表示素子制御回路
１０３フォトセンサ制御回路
１０４画素
１０５表示素子部
１０６フォトセンサ部
１０７表示素子駆動回路
１０８表示素子駆動回路
１０９フォトセンサ読み出し回路
１１０フォトセンサ駆動回路
２０１トランジスタ
２０２保持容量
２０３液晶素子
２０４フォトダイオード
２０５電荷蓄積制御トランジスタ
２０６リセットトランジスタ
２０７増幅トランジスタ
２０８選択トランジスタ
２０９選択信号線
２１０信号電荷蓄積部
２１１出力信号線
２１２基準信号線
２１３電荷蓄積制御信号線
２１４リセット信号線
２１５ゲート信号線
２１６ソース信号線
２３０電源供給線
２３１時刻
２３２時刻
２３３時刻
２３４時刻
２３５時刻
２３６時刻
２３７時刻
２３８時刻
３００プリチャージ回路
３０１トランジスタ
３０２保持容量
３０３プリチャージ信号線
３１１蓄積期間
３１２電荷保持期間
３１３期間
３１４電荷保持期間
３１５期間
４０１期間
４０２電荷保持期間
４０３期間
４０４電荷保持期間
４０５期間
４０６電荷保持期間
５０３電位
５０９電位
５１０電位
５１１電位
５１３電位
５１４電位
８０２増幅トランジスタ
８０３電荷蓄積制御トランジスタ
８０４リセットトランジスタ
８０５選択トランジスタ
９０２増幅トランジスタ
９０３電荷蓄積制御トランジスタ
９０４リセットトランジスタ
９０５選択トランジスタ
１００１基板
１００２フォトダイオード
１００３ａトランジスタ
１００３ｂトランジスタ
１００３ｃトランジスタ
１００３ｄトランジスタ
１００４保持容量
１００５液晶素子
１００７画素電極
１００８液晶
１００９対向電極
１０１１配向膜
１０１２配向膜
１０１３対向基板
１０１４カラーフィルタ
１０１５遮蔽膜
１０１６スペーサー
１０１７偏光板
１０１８偏光板
１０２１被検出物
１０２５矢印
１０３０配線
１０３１保護絶縁膜
１０３２平坦化絶縁膜
１０３３絶縁膜
１０３５信号配線
１０３６配線
１０４１ｐ型半導体層
１０４２ｉ型半導体層
１０４３ｎ型半導体層
１１４１ｐ型半導体層
１１４２ｉ型半導体層
１１４３ｎ型半導体層
１６０１フォトダイオード
１６０２増幅トランジスタ
１６０３電荷蓄積制御トランジスタ
１６０４リセットトランジスタ
１６０５選択トランジスタ
１６１２信号電荷蓄積部
１６１３電荷蓄積制御信号線
１６１４リセット信号線
１６１５選択信号線
１６２０出力信号線
１６３０電源供給線
１６３１基準信号線
１７０１フォトダイオード
１７０２増幅トランジスタ
１７０３電荷蓄積制御トランジスタ
１７０４リセットトランジスタ
１７１２信号電荷蓄積部
１７１３電荷蓄積制御信号線
１７１４リセット信号線
１７２０出力信号線
１７３０電源供給線
１７３１基準信号線
１８０１パネル
１８０２拡散板
１８０３プリズムシート
１８０４拡散板
１８０５導光板
１８０６反射板
１８０７バックライト光源
１８０９回路基板
１８１０ＦＰＣ
１８１１ＦＰＣ
１８１２指
２００１フォトダイオード
２００２増幅トランジスタ
２００３電荷蓄積制御トランジスタ
２００４リセットトランジスタ
２０１２信号電荷蓄積部
２０１３電荷蓄積制御信号線
２０１４リセット信号線
２０１５遮蔽膜
２０２０出力信号線
２０２５矢印
２０３０電源供給線
２０３１基準信号線
２１１２電位
２１１３電位
２１１４電位
２１２０電位
２１３０時刻
２１３１時刻
２１３２時刻
２１３３時刻
２１３４時刻
２１３５時刻
２２０１フォトダイオード
２２０２増幅トランジスタ
２２０３電荷蓄積制御トランジスタ
２２０５選択トランジスタ
２２１２信号電荷蓄積部
２２１３電荷蓄積制御信号線
２２１５選択信号線
２２１６リセット信号線
２２２０出力信号線
２２３０電源供給線
２３１２電位
２３１３電位
２３１５電位
２３１６電位
２３２０電位
２３３０時刻
２３３１時刻
２３３２時刻
２３３３時刻
２３３４時刻
２３３５時刻
２３３６時刻
２３３７時刻
２６０１フォトダイオード
２６０２増幅トランジスタ
２６０６容量
２６１２信号電荷蓄積部
２６１５選択信号線
２６１６リセット信号線
２６２０出力信号線
２６３０電源供給線
２７１２電位
２７１５電位
２７１６電位
２７２０電位
２７３０時刻
２７３１時刻
２７３２時刻
２７３３時刻
３００１電位
３００２電位
３００３電位
３４８０電位
３５０１電位
３５０２電位
３５０３電位
３７１２電位
３７１５電位
３７１６電位
３７２０電位
３７３０時刻
３７３１時刻
３７３２時刻
３７３３時刻
３８０１フォトダイオード
３８０２増幅トランジスタ
３８０３電荷蓄積制御トランジスタ
３８０４リセットトランジスタ
３８１２信号電荷蓄積部
３８１３電荷蓄積制御信号線
３８１４リセット信号線
３８２０出力信号線
３８３０電源供給線
３８３１基準信号線
３８３２リセット電源供給線
３９１２電位
３９１３電位
３９１４電位
３９２０電位
３９３０時刻
３９３１時刻
３９３２時刻
３９３３時刻
３９３４時刻
３９３５時刻
３９８０電位
４００１電位
４４０１フォトダイオード
４４０２増幅トランジスタ
４４０５選択トランジスタ
４４１２信号電荷蓄積部
４４１５選択信号線
４４１６リセット信号線
４４２０出力信号線
４４３０電源供給線
４４８０電位
４５０１電位
４５０２電位
４７０１電位
４７０５電位
４７１１電位
４７１２電位
４７１３電位
４７１４電位
４７１５電位
４７２０期間
４７２１時刻
４７２２時刻
４７２３時刻
４７２４時刻
４７２５時刻
４７２６時刻
４７２７時刻
４７２８時刻
４７２９時刻
４９８０選択信号線
５００１筐体
５００２表示部
５００３支持台
５１０１筐体
５１０２表示部
５１０３スイッチ
５１０４操作キー
５１０５赤外線ポート
５２０１筐体
５２０２表示部
５２０３硬貨投入口
５２０４紙幣投入口
５２０５カード投入口
５２０６通帳投入口
５３０１筐体
５３０２筐体
５３０３表示部
５３０４表示部
５３０５マイクロホン
５３０６スピーカー
５３０７操作キー
５３０８スタイラス
９６９６表示パネル

Claims

マトリクス状に設置された複数の画素を有する画素アレイと、
前記画素が有する表示素子部と、
前記画素が有するフォトセンサ部と、
前記画素アレイが形成された基板と対向して設置されたバックライトと、
を有し、
前記フォトセンサ部は、前記バックライトが消灯している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装置。
請求項１において、前記バックライトの消灯は、前記表示素子部が画像を保持する１フレーム期間内の一部の期間で行われることを特徴とする表示装置。
マトリクス状に設置された複数の画素を有する画素アレイと、
前記画素が有する表示素子部と、
前記画素が有するフォトセンサ部と、
を有し、
前記フォトセンサ部は、前記表示素子部が黒画像を表示している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装置。
請求項３において、前記黒画像の表示は、主たる画像の表示と交互に行われることを特徴とする表示装置。
請求項１乃至４に記載の表示装置を具備することを特徴とする電子機器。
マトリクス状に設置された複数の画素を有する画素アレイと、
前記画素が有する表示素子部と、
前記画素が有するフォトセンサ部と、
前記画素アレイが形成された基板と対向して設置されたバックライトと、
を有し、
前記バックライトを点灯させ、
前記表示素子部で画像を表示させ、
前記バックライトを消灯させ、
前記フォトセンサ部の信号電荷蓄積部の電位をリセットし、
前記フォトセンサ部の信号電荷蓄積部へ電荷を蓄積し、
前記フォトセンサ部の信号電荷蓄積部の電荷を保持し、
前記バックライトを点灯させ、
前記フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法。
請求項６において、前記バックライトの消灯から信号出力までの動作を前記表示素子が画像を保持する１フレーム期間内に行うことを特徴とする表示装置の駆動方法。
マトリクス状に設置された複数の画素を有する画素アレイと、
前記画素が有する表示素子部と、
前記画素が有するフォトセンサ部と、
を有し、
前記表示素子部に主たる画像を表示させ、
前記表示素子部に黒画像を表示させ、
前記表示素子部に前記黒画像を表示させている期間中に、
前記フォトセンサ部の信号電荷蓄積部の電位をリセットし、
前記フォトセンサ部の信号電荷蓄積部へ電荷を蓄積し、
前記フォトセンサ部の信号電荷蓄積部の電荷を保持し、
前記フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法。
請求項８において、前記黒画像は、主たる画像と交互に表示されることを特徴とする表示装置の駆動方法。