CN112102767A - 一种像素电路及其补偿方法 - Google Patents

Abstract

本发明涉及一种像素电路，包括第一薄膜晶体管、第六薄膜晶体管、检测传感模块、补偿模块和电荷放大模块，所述检测传感模块和补偿模块均与第一薄膜晶体管连接，并形成第一节点；所述第六薄膜晶体管连接所述补偿模块和电荷放大模块，所述电荷放大模块输出电荷增益。本发明能够消除阈值电压Vth对输出电荷增益稳定性的影响，具有很强的抗噪能力，可以应用于高动态对比度成像和高分辨率成像中。

Description

一种像素电路及其补偿方法

技术领域

本发明涉及医疗成像领域，具体涉及平板成像、TFT背板驱动领域的像素电路及其补偿方法。

背景技术

当前有源矩阵平板成像技术(Active Matrix Flat Panel Images,AMFPIs)在医疗成像领域越来越受到广泛的关注，分为直接式Xray检测技术和间接式Xray检测技术，其中，直接式Xray检测技术是采用光导体材料(a-Se、CdTe等)直接将Xray光子转成电信号；间接式Xray检测是采用荧光材料(NaI(Tl)、CsI(Tl)等)将Xray光子转成可见光，通过传统的光电探测器PIN将所生成的可见光转成电信号。当前电荷检测电路分为PPS(Passive pixelsensor)像素电路和APS(Active pixel sensor)像素电路，其中感应元件是将光导体或光电探测器集成在像素补偿电路内。

广泛采用的PPS像素电路能够应用于高分辨率成像，然而内部噪声和外部噪声严重影响PPS像素电路的电荷检测能力，为此，发展一种C-APS(Current mode active pixelsensor)像素电路尤为重要，然而饱和AMP_TFT(Amplifier Thin Film Transistor)的阈值电压Vth均匀性和稳定性会严重影响输出电荷增益的稳定性。

发明内容

为解决上述技术问题，本发明提出一种像素电路及其补偿方法，能够消除阈值电压Vth对输出电荷增益稳定性的影响，具有很强的抗噪能力，可以应用于高动态对比度成像和高分辨率成像中。

具体地，本发明提出一种像素补偿电路，包括第一薄膜晶体管、第六薄膜晶体管、检测传感模块、补偿模块和电荷放大模块，所述检测传感模块和补偿模块均与第一薄膜晶体管连接，并形成第一节点；所述第六薄膜晶体管连接所述补偿模块和电荷放大模块，所述电荷放大模块输出电荷增益。

进一步的，所述检测传感模块包括阳极、阴极以及两者之间的检测传感电容；所述检测传感模块的阳极连接所述第一节点。

进一步的，所述补偿模块包括第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第一电容；所述第二薄膜晶体管为双栅薄膜晶体管。

进一步的，所述第二薄膜晶体管的底栅与所述第一节点连接，所述第二薄膜晶体管的顶栅均与所述第三薄膜晶体管的第一极和第四薄膜晶体管的第一极连接；所述第二薄膜晶体管的第二极均与第四薄膜晶体管的第二极和所述第一电容的第一端连接；所述第一电容的第二端均与所述第三薄膜晶体管的第二极和所述第五薄膜晶体管的第一极连接，所述第五薄膜晶体管的第二极连接接地端。

进一步的，所述第六薄膜晶体管的第一极与所述第一电容的第一端连接，所述第六薄膜晶体管的第二极与所述电荷放大模块的输入端连接。

进一步的，所述像素电路接入控制信号包括第一电压信号(VSS)、第二电压信号(VDD)、重置信号(Reset)、第一扫描信号(Scan1)、第二扫描信号(Scan2)和数据信号(Read)，所述第一薄膜晶体管的第一极接入第一电压信号(VSS)，所述第一薄膜晶体管的栅极接入重置信号(Reset)，所述第二薄膜晶体管的第一极接入第二电压信号(VDD)，所述第三薄膜晶体管的栅极接入第一扫描信号(Scan1)，所述第四薄膜晶体管和第五薄膜晶体管的栅极均接入第二扫描信号(Scan2)。

进一步的，所述像素电路接入控制信号包括第一电压信号(VSS)、第二电压信号(VDD)、重置信号(Reset)、第一扫描信号(Scan1)和数据信号(Read)，所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的第一极接入第二电压信号(VDD)，所述第一薄膜晶体管的第二极连接所述第一节点，所述第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管的栅极均接入重置信号(Reset)；所述第三薄膜晶体管的栅极接入第一扫描信号(Scan1)，所述第五薄膜晶体管的第二极接入所述第一电压信号(VSS)；第六薄膜晶体管的栅极接入数据信号(Read)。

进一步的，所述第一薄膜晶体管的第一极为漏极，所述第一薄膜晶体管的第二极为源极，或者所述第一薄膜晶体管的第一极为源极，所述第一薄膜晶体管的第二极为漏极；所述第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管的第一极和第二极为源极和漏极或漏极和源极的对应关系。

本发明还提出一种像素电路的补偿方法，其基于所述第一薄膜晶体管的第一极接入第一电压信号，所述第五薄膜晶体管的第二极连接接地端。

包括如下步骤：

S1、复位阶段：

关闭第三薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管；第二电压信号输出低电平且低电平为VL，对第二薄膜晶体管的顶栅和第一电容的第二端进行零电位处理，使第二薄膜晶体管的第一极、第二极和顶栅处的电位为VL；

S2、补偿阶段：

保持第三薄膜晶体管和第六薄膜晶体管处于关闭状态以及第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管处于打开状态；第二电压信号输出高电平VH，第二薄膜晶体管的第一极向第二极放电，使得第二薄膜晶体管的第二极处的电位为-Vth，从而使第一电容两端压差为Vth，其中Vth为第二薄膜晶体管基于底栅模式下的阈值电压；

随后，关闭第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管和第三薄膜晶体管；第一电压信号输出高电平VH，使第二薄膜晶体管的第二极处电位变为V，从而使得第二薄膜晶体管的顶栅处电位为V+Vth；

S3、电荷累积阶段：

关闭第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第三薄膜晶体管；检测时，检测传感模块内检测传感电容的变化，引发第二薄膜晶体管底栅处的电位变化，使第二薄膜晶体管底栅处的电位变为VH-△VG，同时，第二薄膜晶体管第二极处的电位变为V1，顶栅处的电位变为V1+Vth。

S4、电荷读取阶段：

关闭第一薄薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，打开第三薄膜晶体管和第六薄膜晶体管；通过电荷放大模块后获得电荷增益值。

本发明还提出一种像素电路的补偿方法，其基于所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的第一极均接入第二电压信号，所述第五薄膜晶体管的第二极接入第一电压信号。

包括如下步骤：

S1、复位阶段：

关闭第六薄膜晶体管，打开第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管；第二电压信号和第一电压信号输出电位均为零的信号，同时，对第二薄膜晶体管的底栅、顶栅、第二极、第一极和第一电容的第二端进行零电位处理；

S2、补偿阶段：

关闭第三薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管第四薄膜晶体管和第五薄膜晶体管；第一电压信号和第二电压信号输出为高电平VH，第二薄膜晶体管的第一极和底栅向第二极放电，使得第二薄膜晶体管的第二极处电位变为VH-Vth，从而使第一电容两端压差为Vth，其中Vth为基于底栅模式下的薄膜晶体管阈值电压；

S3、电荷累积阶段：

关闭第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第三薄膜晶体管；检测时，检测传感模块内检测传感电容的变化，引发第二薄膜晶体管底栅处的电位变化，使第二薄膜晶体管底栅处的电位变为VH-△VG，同时，第二薄膜晶体管第二极处的电位变为V1，顶栅处的电位变为V1+Vth。

S4、电荷读取阶段：

关闭第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，打开第三薄膜晶体管和第六薄膜晶体管；通过电荷放大模块后获得电荷增益值。

有益效果：

本发明像素电路的AMP_TFT采用双栅TFT，利用双栅TFT的顶栅电压线性控制底栅TFT的阈值电压Vth，从而消除底栅TFT的阈值电压Vth因子，最终消除阈值电压Vth对输出电荷增益稳定性影响。该像素补偿电路具有较强的抗噪能力，适于高动态对比度成像和高分辨率成像的应用。

附图说明

图1为具体实施例一的电路图；

图2为具体实施例一的时序图；

图3为具体实施例二的电路图；

图4为具体实施例二的时序图。

附图标记：

1检测传感模块；2补偿模块；3电荷放大模块；1-1阴极；1-2阳极。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

图1和2分别示出了具体实施例一的电路图和对应时序图。

图1中像素电路，位于显示面板内，包括第一薄膜晶体管T1、第六薄膜晶体管T6、检测传感模块1、补偿模块2和电荷放大模块3，所述检测传感模块1、第一薄膜晶体管T1和检测传感模块1连接并形成第一节点A1；所述第六薄膜晶体管T6连接所述补偿模块2和电荷放大模块3，电荷放大模块3输出电荷增益。

本发明像素补偿电路接入控制信号，控制信号包括第一电压信号VSS、第二电压信号VDD、重置信号Reset、第一扫描信号Scan1、第二扫描信号Scan2、数据信号Read、接地信号GND。

具体地，所述检测传感模块1包括阴极1-1、阳极1-2以及两者之间的检测传感电容QPIX。

所述检测传感模块1可以是Xray检测传感器；比如直接式Xray检测(光导体a-Se、CdTe等)或者间接式Xray检测(光电二极管PIN等)；进一步的，Xray检测传感器一直工作于反偏模式下。上述检测传感器仅仅是举例说明，本发明不限于以上检测传感器种类，本发明适用于其他引起电荷变化的检测传感器。

需要说明的是，以下实施例所涉及的每个薄膜晶体管均包括栅极、第一极和第二极，其中第一极为源极，第二极为漏极或者第一极为漏极，第二极为源极。当栅极、第一极和第二极接收的电压满足薄膜晶体管的打开条件时，第一极和第二极通过半导体层连接，此时薄膜晶体管处于打开状态，否则处于关闭状态。

所述第一薄膜晶体管T1的第二极与所述检测传感模块1的阳极1-2连接且连接于第一节点A1，所述第一薄膜晶体管T1的栅极接入重置信号Reset，所述第一薄膜晶体管T1的第一极接入第一电压信号VSS。

所述补偿模块2包括第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第一电容C1。

所述第二薄膜晶体管T2为双栅薄膜晶体管，其包括位于顶部的顶栅TG、位于底部的底栅BG、第一极和第二极，其中第一极接入第二电压信号VDD，底栅BG与所述第一节点A1连接，顶栅TG与所述第三薄膜晶体管T3的第一极连接连并形成第二节点A2，第二极与第四薄膜晶体管T4的第二极连接并形成第三节点A3；所述第一电容C1的第一极板与所述第三节点A3连接并形成第四节点A4；所述第一电容C1的第二极板与所述第三薄膜晶体管T3的第二极连接并形成第五节点A5；所述第五薄膜晶体管T5的第一极与所述第五节点A5连接；所述第三薄膜晶体管T3的栅极接入第一扫描信号Scan1，第四薄膜晶体管T4和第五薄膜晶体管T5的栅极均接入第二扫描信号Scan2，所述第五薄膜晶体管T5的第二极连接接地端，接入接地信号GND。

所述电荷放大模块3具体为电荷放大器，包括积分器和反馈电容C_FB。

所述电荷放大模块3通过第六薄膜晶体管T6与所述补偿模块2连接。具体地，所述第六薄膜晶体管T6的第一极与所述第四节点A4连接，所述第六薄膜晶体管T6的栅极接入数据信号Read。

所述积分器的一端与所述第六薄膜晶体管T6的第二极连接并形成第六节点A6；所述积分器的另一端与所述反馈电容C_FB的一端连接并形成第七节点A7，所述第七节点A7输出电荷增益，所述反馈电容C_FB的另一端与所述第六节点A6连接。

所述电荷放大模块3还包括列线电容C_Line，所述第六节点A6还与列线电容C_Line的一端连接，所述列线电容C_Line的另一端与接地端连接，接入接地信号GND。

优选的，所述第二薄膜晶体管T2的第一极为漏极D、第二极为源极S。

优选的，所述第一薄膜晶体管T1的第一极为漏极，所述第一薄膜晶体管T1的第二极为源极，或者所述第一薄膜晶体管T1的第一极为源极，所述第一薄膜晶体管T1的第二极为漏极；同样的，所述第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6的第一极和第二极为源极和漏极或漏极和源极的对应关系。

优选的，所述检测传感模块、第一薄膜晶体管T1、所述补偿模块2和所述第六薄膜晶体管T6均集成在TFT背板内电路。

图2是对应实施例一像素电路的时序图，具体为：

第一薄膜晶体管T1的栅极输入如图2中的重置信号Reset的时序信号，第一薄膜晶体管T1的第一极输入如图2中的第一电压信号VSS时序信号，第二薄膜晶体管T2的第一极输入如图2中的第二电压信号VDD时序信号，第三薄膜晶体管T3的栅极输入如图2中的第一扫描信号Scan1时序信号，第四薄膜晶体管T4和第五薄膜晶体管T5的栅极均输入如图2中的第二扫描信号Scan2时序信号，第六薄膜晶体管T6的栅极输入如图2中的数据信号Read时序信号。

复位阶段T_Reset①：

VDD、Scan1和Read为低电平VL，VSS为0电位，Reset和Scan2为高电平VGH，即T3和T6不导通，T1、T4和T5导通；则T2底栅BG和C1第二端的电位为0，T2的漏极D、源极S和顶栅TG的电位为VL。

补偿阶段T_comp②：

VDD为高电平VH，VSS为0电位，Scan1和Read为低电平VGL，Reset和Scan2为高电平VGH，即T3和T6不导通，T1、T4和T5导通；由于T2的TG和T2的S连接，T2仅工作于T2的BG模式下，此刻T2的源漏极电压V_DS远大于阈值电压Vth，T2的S处于浮动(floating)状态，最终，由于T2的D向S放电，使得T2的栅源极电压V_GS为Vth。又由于T2的BG电位维持在0电位，因此T2的S电位变成-Vth，与此同时，C1的第二端电位维持在0电位，从而使得C1两端电压差为Vth，其中Vth为基于BG模式下的底栅TFT(BG_TFT)的阈值电压值。

补偿阶段T_comp③：

VDD为高电平VH，VSS为高电平VH，Scan2和Read为低电平VGL，Reset、Scan1为高电平VGH，即T4、T5和T6不导通，T1和T3导通；此时T2的BG为VH，会对T2的S充电至V；由于C1的耦合作用使得TG的电位变成V+Vth。此刻，TG和S的电位差Vth将补偿BG_TFT的阈值电压Vth值，与此同时，C_PIX存储电荷为Q_P。

电荷积累阶段T_Int④：

VDD为高电平VH，VSS为0电位，Reset、Scan2和Read为低电平VGL，Scan1为高电平VGH，即T1、T4、T5和T6不导通，T3导通；此时当外界光子照射检测传感模块上等方式使得检测传感模块内产生电荷，经过T_Int后引起C_PIX存储电荷变化，其电荷变化量△Q_P引起T2的BG电位变化，其电位变化量为△VG，如公式5所示。此时T2的BG电位为VH-△VG，同时，T2的S电位变为V1，由于C1电容耦合作用，TG的电位变为V1+Vth，从而使得T2的TG与S电位差维持在Vth。

电荷读取阶段T_Read⑤：

VDD为高电平VH，VSS为0电位，Reset和Scan2为低电平VGL，Scan1和Read为高电平VGH，即T1、T4和T5不导通，T3和T6导通；此时T2工作于饱和区，由于TG与S电位差控制T2的底栅TFT的沟道载流子密度，使得TG与S电位差与BG_T2的阈值电压Vth变化量△Vth值成-1比例关系，如公式1所示，因此消除了影响流过T2的电荷增益Gi的阈值电压Vth因子，如公式(2)、(3)、(4)所示。

ΔVth＝-(V_TG-V_S)＝-Vth (1)

Gi＝(μ_EFFC_GW/L)(V_GS-(Vth+ΔVth))T_Read/C_PIX (2)

Gi＝(μ_EFFC_GW/L)V_GST_Read/C_PIX (3)

V_GS＝VH-ΔVG-V1 (4)

ΔVG＝ΔQ_P/C_PIX (5)

其中，C_G表示单位面积栅极电容；μ_EFF表示电子迁移率；W/L表示双栅TFT的沟道宽和长；T_Read表示电荷读取时间；C_PIX表示检测传感模块阳极和阴极之间的检测传感电容；△Q_P为C_PIX存储电荷变化量。

图3和4分别示出了具体实施例二的电路图和对应时序图。

图3中像素电路，其基本电路结构与实施例一中相同，不同的是：

不设置第一电压信号端，将第一薄膜晶体管T1的第一极和所述第二薄膜晶体管T2的第一极一起接入第二电压信号VDD。同时，将第五薄膜晶体管T5的第二极接入第一电压信号VSS。

图4是对应实施例二像素电路的时序图，具体为：

与上述第一实施例区别的是：第一薄膜晶体管T1的第一极输入和第二薄膜晶体管T2的第一极均接入第二电压信号VDD。

第一薄膜晶体管T1、第四薄膜晶体管T4和第五薄膜晶体管T5的栅极均输入如图4中的Reset时序信号，第一薄膜晶体管T1和第二薄膜晶体管T2的第一极均输入如图4中的VDD时序信号，第三薄膜晶体管T3的栅极输入如图4中的Scan1时序信号，第六薄膜晶体管T6的栅极输入如图4中的Read时序信号。

复位阶段T_Reset①：

VDD和VSS均为0电位，Read为低电平VL，Reset和Scan1为高电平VGH，即T6不导通，T1、T3、T4和T5导通；则T2的BG、TG、D、S和C1的第二端的电位均为0。

补偿阶段T_comp②：

VDD和VSS均为高电平VH，Read和Scan1为低电平VGL，Reset为高电平VGH，即T3和T6不导通，T1、T4和T5导通；T2的TG与S相连，T2仅工作于BG模式下。此刻T2的V_DS远大于阈值电压Vth，T2的S处于Floating状态，最终，由于T2的D/BG向S放电，使得T2的V_GS为阈值电压Vth。由于T2的BG电位维持在VH电位，因此T2的S处电位变成VH-Vth。与此同时，C1的第二端电位维持在VH电位，从而使得C1两端电压差为阈值电压Vth。

电荷积累阶段T_Int③：

VDD为高电平VH，VSS为0电位，Reset和Read为低电平VGL，Scan1为高电平VGH，即T1、T4、T5和T6不导通，T3导通；此时当外界光子照射检测传感模块上等方式使得检测传感模块内产生电荷，经过T_Int后引起C_PIX存储电荷变化，其电荷变化量△Q_P引起T2的BG电位变化，其电位变化量为△VG，如公式5所示。此时T2的BG电位为VH-△VG，同时，T2的S电位变为V1，由于C1电容耦合作用，TG的电位变为V1+Vth，从而使得T2的TG与S电位差维持在阈值电压Vth。

电荷读取阶段T_Read④：

VDD为高电平VH，VSS为0电位，Reset为低电平VGL，Scan1和Read为高电平VGH，即T1、T4和T5不导通，T3和T6导通；此时T2工作于饱和区，由于TG与S电位差控制T2的底栅TFT的沟道载流子密度，使得TG与S电位差与BG_T2的阈值电压Vth变化量△Vth值成-1比例关系，如公式1所示，因此消除了影响流过T2的电荷增益Gi的阈值电压Vth因子，如公式(2)、(3)、(4)所示。

本发明像素电路的第二薄膜晶体管T2采用双栅TFT，利用第二薄膜晶体管T2的顶栅电压线性控制底栅TFT的阈值电压Vth，从而消除底栅模式下对的阈值电压Vth的影响，最终消除阈值电压Vth对输出电荷增益稳定性影响。该像素补偿电路具有较强的抗噪能力，适于高动态对比度成像和高分辨率成像的应用。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括第一薄膜晶体管、第六薄膜晶体管、检测传感模块、补偿模块和电荷放大模块，所述检测传感模块和补偿模块均与第一薄膜晶体管连接，并形成第一节点；所述第六薄膜晶体管连接所述补偿模块和电荷放大模块，所述电荷放大模块输出电荷增益。

2.根据权利要求1所述的像素电路，其特征在于，所述检测传感模块包括阳极、阴极以及两者之间的检测传感电容；所述检测传感模块的阳极连接所述第一节点。

3.根据权利要求1所述的像素电路，其特征在于，所述补偿模块包括第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第一电容；所述第二薄膜晶体管为双栅薄膜晶体管。

4.根据权利要求3所述的像素电路，其特征在于，所述第二薄膜晶体管的底栅与所述第一节点连接，所述第二薄膜晶体管的顶栅均与所述第三薄膜晶体管的第一极和第四薄膜晶体管的第一极连接；所述第二薄膜晶体管的第二极均与第四薄膜晶体管的第二极和所述第一电容的第一端连接；所述第一电容的第二端均与所述第三薄膜晶体管的第二极和所述第五薄膜晶体管的第一极连接，所述第五薄膜晶体管的第二极连接接地端。

5.根据权利要求4所述的像素电路，其特征在于，所述第六薄膜晶体管的第一极与所述第一电容的第一端连接，所述第六薄膜晶体管的第二极与所述电荷放大模块的输入端连接。

6.根据权利要求4所述的像素电路，其特征在于，所述像素电路接入控制信号，所述控制信号包括第一电压信号(VSS)、第二电压信号(VDD)、重置信号(Reset)、第一扫描信号(Scan1)、第二扫描信号(Scan2)和数据信号(Read)，所述第一薄膜晶体管的第一极接入第一电压信号(VSS)，所述第一薄膜晶体管的栅极接入重置信号(Reset)，所述第二薄膜晶体管的第一极接入第二电压信号(VDD)，所述第三薄膜晶体管的栅极接入第一扫描信号(Scan1)，所述第四薄膜晶体管和第五薄膜晶体管的栅极均接入第二扫描信号(Scan2)。

7.根据权利要求4所述的像素电路，其特征在于，所述像素电路接入控制信号，所述控制信号包括第一电压信号(VSS)、第二电压信号(VDD)、重置信号(Reset)、第一扫描信号(Scan1)和数据信号(Read)，所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的第一极接入第二电压信号(VDD)，所述第一薄膜晶体管的第二极连接所述第一节点，所述第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管的栅极均接入重置信号(Reset)；所述第三薄膜晶体管的栅极接入第一扫描信号(Scan1)，所述第五薄膜晶体管的第二极接入所述第一电压信号(VSS)；第六薄膜晶体管的栅极接入数据信号(Read)。

8.根据权利要求2-7任一项所述的像素电路，其特征在于，所述第一薄膜晶体管的第一极为漏极，所述第一薄膜晶体管的第二极为源极，或者所述第一薄膜晶体管的第一极为源极，所述第一薄膜晶体管的第二极为漏极；所述第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管的第一极和第二极为源极和漏极或漏极和源极的对应关系。

9.一种像素电路的补偿方法，其特征在于，包括如下步骤：

S1、复位阶段：

关闭第三薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管；第二电压信号输出低电平且低电平为VL，对第二薄膜晶体管的顶栅和第一电容的第二端进行零电位处理，使第二薄膜晶体管的第一极、第二极和顶栅处的电位为VL；

S2、补偿阶段：

保持第三薄膜晶体管和第六薄膜晶体管处于关闭状态以及第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管处于打开状态；第二电压信号输出高电平为VH，第二薄膜晶体管的第一极向第二极放电，使得第二薄膜晶体管的第二极处的电位为-Vth，从而使第一电容两端压差为Vth，其中Vth为第二薄膜晶体管基于底栅模式下的阈值电压；

随后，关闭第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管和第三薄膜晶体管；第一电压信号输出高电平VH，使第二薄膜晶体管的第二极处电位变为V，从而使得第二薄膜晶体管的顶栅处电位为V+Vth；

S3、电荷累积阶段：

关闭第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第三薄膜晶体管；检测时，检测传感模块内检测传感电容的变化，引发第二薄膜晶体管底栅处的电位变化，使第二薄膜晶体管底栅处的电位变为VH-△VG，同时，第二薄膜晶体管第二极处的电位变为V1，顶栅处的电位变为V1+Vth。

S4、电荷读取阶段：

关闭第一薄薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，打开第三薄膜晶体管和第六薄膜晶体管；通过电荷放大模块后获得电荷增益值。

10.一种像素电路的补偿方法，其特征在于，包括如下步骤：

S1、复位阶段：

关闭第六薄膜晶体管，打开第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管；第二电压信号和第一电压信号输出电位均为零的信号，同时，对第二薄膜晶体管的底栅、顶栅、第二极、第一极和第一电容的第二端进行零电位处理；

S2、补偿阶段：

关闭第三薄膜晶体管和第六薄膜晶体管，打开第一薄膜晶体管第四薄膜晶体管和第五薄膜晶体管；第一电压信号和第二电压信号输出为高电平为VH，第二薄膜晶体管的第一极和底栅向第二极放电，使得第二薄膜晶体管的第二极处电位变为VH-Vth，从而使第一电容两端压差为Vth，其中Vth为基于底栅模式下的薄膜晶体管阈值电压；

S3、电荷累积阶段：

关闭第一薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，打开第三薄膜晶体管；检测时，检测传感模块内检测传感电容的变化，引发第二薄膜晶体管底栅处的电位变化，使第二薄膜晶体管底栅处的电位变为VH-△VG，同时，第二薄膜晶体管第二极处的电位变为V1，顶栅处的电位变为V1+Vth。

S4、电荷读取阶段：

关闭第一薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，打开第三薄膜晶体管和第六薄膜晶体管；通过电荷放大模块后获得电荷增益值。

Images