JP2024503948A

JP2024503948A - 画素駆動回路及び表示パネル

Info

Publication number: JP2024503948A
Application number: JP2022502152A
Authority: JP
Inventors: 小▲竜▼ ▲陳▼
Original assignee: TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2021-12-16
Filing date: 2021-12-24
Publication date: 2024-01-30
Anticipated expiration: 2041-12-24
Also published as: WO2023108796A1; US20240046875A1; CN114267298A

Abstract

本願は画素駆動回路及び表示パネルを提供し、検出モジュールを駆動モジュールの制御端子に接続することにより、駆動モジュールの閾値電圧を検出する際に、取得される駆動モジュールの閾値電圧が正確になるように、駆動モジュールの制御端子の電位を検出モジュールにより安定的に保持させることができるため、駆動モジュールの閾値電圧を正確に補償し、表示パネルの表示均一性及び安定性を向上させることができる。

Description

本発明は表示技術の分野に関し、特に画素駆動回路及び表示パネルに関する。

有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔ－ＥｍｉｔｔｉｎｇＤｉｏｄｅ、ＯＬＥＤ）は電流型の有機発光素子に属し、キャリアの注入及び複合により発光するものであり、発光強度は注入された電流と正比例する。

ＯＬＥＤ表示パネルにおいて、各画素は有機発光ダイオードと、有機発光ダイオードを駆動するために用いられる画素駆動回路と、を含む。画素駆動回路において、駆動トランジスタを流れる電流の公式はＩ＝Ｋ（Ｖｇｓ－Ｖｔｈ）^２であり、ここで、Ｋは駆動トランジスタの真性導電因子であり、Ｖｇｓは駆動トランジスタのゲートソース電位差であり、Ｖｔｈは駆動トランジスタの閾値電圧であり、これにより、駆動トランジスタを流れる電流、すなわち有機発光ダイオードが発光するように駆動するために用いられる電流は、駆動トランジスタの閾値電圧に関連することが分かる。しかしながら、従来の表示パネルの製造プロセスは不均一であることから、各駆動トランジスタの閾値電圧が異なる可能性があり、それにより表示輝度が不均一となる。また、表示パネルの使用に伴い、トランジスタに老化及び変化が発生する場合があり、それにより各トランジスタの閾値電圧にドリフトが発生し、また各駆動トランジスタの老化程度が異なるため、各駆動トランジスタの閾値電圧のドリフト程度も異なり、これも表示輝度の不安定及び不均一を招く。

上記課題に対して、従来では、一般的に画素駆動回路で駆動トランジスタの閾値電圧を補償することにより、有機発光ダイオードを流れる駆動電流と駆動トランジスタの閾値電圧とを無関係とする。しかしながら、従来の画素駆動回路では、一般的に駆動トランジスタがオフになった時に、駆動トランジスタのゲートソース電位差を検出することにより、駆動トランジスタの閾値電圧を検出する。しかしながら、閾値電圧を検出する際に、駆動トランジスタのオン状態を維持するために、駆動トランジスタのゲートとソースとの間に結合された蓄積コンデンサのみで駆動トランジスタのゲート電位を保持するため、ゲート電位が低下しやすく不安定であり、最終的に検出される駆動トランジスタの閾値電圧が正確でなくなる。

したがって、駆動トランジスタを検出する際に、駆動トランジスタのゲート電位を安定的に保持できることにより、駆動トランジスタの閾値電圧を正確に検出するように、新たな画素駆動回路を提供する必要がある。

従来の表示パネルの製造プロセスが不均一であることから、各駆動トランジスタの閾値電圧が異なる可能性があり、表示輝度が不均一となる。また、表示パネルの使用に伴い、トランジスタに老化及び変化が発生する場合があり、それにより各トランジスタの閾値電圧にドリフトが発生し、また各駆動トランジスタの老化程度が異なるため、各駆動トランジスタの閾値電圧のドリフト程度も異なり、これも表示輝度の不安定及び不均一を招く。

上記課題を解決するために、本発明の実施例に係る画素駆動回路は、駆動モジュールと、データ書き込みモジュールと、初期化モジュールと、第１コンデンサと、検出モジュールと、を含み、
前記駆動モジュールの制御端子は第１ノードに接続され、入力端子は定電圧高電位端子に接続され、出力端子は第２ノードに接続され、
前記データ書き込みモジュールの制御端子は第１走査信号線に接続され、入力端子はデータ信号線に接続され、出力端子は前記第１ノードに接続され、
前記初期化モジュールの制御端子は第２走査信号線に接続され、入力端子はリセット信号線に接続され、出力端子は第２ノードに接続され、
前記第１コンデンサの第１端子は前記第１ノードに接続され、第２端子は前記第２ノードに接続され、
前記補償モジュールは前記第１ノードに接続され、前記第１ノードの電位を制御することにより、前記駆動モジュールの閾値電圧を取得するために用いられる。

また、本発明の実施例は表示パネルをさらに提供し、該表示パネルは、有機発光ダイオードと、上記画素駆動回路と、を含み、前記有機発光ダイオードが前記画素駆動回路の駆動モジュールの出力端子と定電圧低電位端子との間に結合されることにより、前記画素駆動回路は、前記有機発光ダイオードが発光するように駆動するために用いられる。

本発明の実施例に係る画素駆動回路及び表示パネルにおいて、駆動モジュールを駆動モジュールの制御端子に接続することにより、駆動モジュールの閾値電圧を取得する際に、取得される駆動モジュールの閾値電圧が正確になるように、駆動モジュールの制御端子の電位を検出モジュールにより安定的に保持させることができるため、駆動モジュールの閾値電圧を正確に補償し、表示パネルの表示均一性及び安定性を向上させることができる。

本発明の実施例に係る画素駆動回路の回路図である。本発明の実施例に係る画素駆動回路の別の回路図である。本発明の実施例に係る画素駆動回路の第１時間帯での状態図である。本発明の実施例に係る画素駆動回路の第２時間帯での状態図である。本発明の実施例に係る画素駆動回路の第３時間帯での状態図である。本発明の実施例に係る画素駆動回路の第４時間帯での状態図である。本発明の実施例に係る画素駆動回路の第５時間帯での状態図である。本発明の実施例に係る画素駆動回路のタイミングチャートである。

本願の目的、技術的解決手段及び効果をよりはっきりと、明確にするために、以下に図面を参照しながら実施例を挙げて本願をさらに詳細に説明する。ここで記述された具体的な実施例は本願を解釈するためのものに過ぎず、本願を限定するものではないことを理解されたい。

説明すべきこととして、本発明の全ての実施例において、各モジュールの制御端子以外の両端子を区別するために、そのうちの１端子を入力端子と呼び、別の端子を出力端子と呼ぶ。各モジュールの出力端子と入力端子は対称であるため、その入力端子と出力端子は交換可能である。

また、本発明の全ての実施例において、トランジスタでのゲート以外の２つの電極を区別するために、そのうちの１つの電極をソースと呼び、もう１つの電極をドレインと呼ぶ。トランジスタのソースとドレインは対称であるため、それらのソースとドレインは交換可能である。図面の形態によって、トランジスタの中間端子をゲート、信号入力端子をソース、信号出力端子をドレインと規定する。また、本願の全ての実施例で採用されるトランジスタはＰ型及び／又はＮ型トランジスタの２種類を含んでもよい。ここで、Ｐ型トランジスタは、ゲートが低電位である場合にオンにされ、ゲートが高電位である場合にオフにされ、Ｎ型トランジスタは、ゲートが高電位である場合にオンにされ、ゲートが低電位である場合にオフにされる。

図１に示すように、本発明の実施例に係る画素駆動回路は、駆動モジュール１００と、データ書き込みモジュール２００と、初期化モジュール３００と、第１コンデンサＣ１と、検出モジュール４００と、を含み、ここで、
駆動モジュール１００の制御端子は第１ノードＧに接続され、入力端子は定電圧高電位端子ＶＤＤに接続され、出力端子は第２ノードＳに接続され、
データ書き込みモジュール２００の制御端子は第１走査信号線Ｓｃａｎ１に接続され、入力端子はデータ信号線Ｄａｔａに接続され、出力端子は第１ノードＧに接続され、
初期化モジュール３００の制御端子は第２走査信号線Ｓｃａｎ２に接続され、入力端子はリセット信号線Ｖｉｎｉに接続され、出力端子は第２ノードＳに接続され、
第１コンデンサＣ１の第１端子は第１ノードＧに接続され、第２端子は第２ノードＳに接続され、
検出モジュール４００は第１ノードＧに接続され、第１ノードＧの電位を制御することにより、駆動モジュール１００の閾値電圧を検出して補償するために用いられる。

本発明の実施例に係る画素駆動回路では、検出モジュール４００を駆動モジュール１００の制御端子に接続することにより、駆動モジュール１００の閾値電圧を取得する際に、取得される駆動モジュール１００の閾値電圧が正確になるように、駆動モジュール１００の制御端子の電位を検出モジュール４００により安定的に保持させることができる。そのため、駆動モジュール１００の閾値電圧を正確に補償し、表示パネルの表示均一性及び安定性を向上させることができる。

引き続き図１を参照すると、検出モジュール４００は、演算増幅器ＯＰと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第２コンデンサＣ２と、を含み、ここで、演算増幅器ＯＰの第１入力端子は第１スイッチＳＷ１を介して第１ノードＧに接続され、第１スイッチＳＷ１は第１ノードＧと演算増幅器ＯＰの第１入力端子との間に結合され、第２入力端子は基準信号線Ｖｒｅｆに接続される。本発明の実施例において、演算増幅器ＯＰの第１入力端子は反転入力端子（－）であり、第２入力端子は非反転入力端子（＋）である。第２スイッチＳＷ２及び第２コンデンサＣ２は演算増幅器ＯＰの第１入力端子と出力端子との間に結合される。ここで、第２コンデンサＣ２の第１端子は演算増幅器ＯＰの出力端子に接続され、第２コンデンサＣ２の第２端子は演算増幅器ＯＰの第１入力端子に接続される。

具体的には、演算増幅器ＯＰはバーチャルショート効果に基づいて、第１入力端子と第２入力端子との電位をほぼ同じように保持することができ、また第２スイッチＳＷ２がオフにされたときに、演算増幅器ＯＰと第２コンデンサＣ２とは積分器を構成する。

図２を参照すると、いくつかの実施例において、該画素駆動回路は補償モジュール５００をさらに含む。補償モジュール５００は、アナログデジタル変換器ＡＤＣと、デジタルアナログ変換器ＤＡＣと、第３スイッチＳＷ３と、を含む。アナログデジタル変換器ＡＤＣの入力端子は演算増幅器ＯＰの出力端子に接続され、デジタルアナログ変換器ＤＡＣの出力端子は第３スイッチＳＷ３を介してデータ書き込みモジュール２００の入力端子に接続される。それにより、駆動モジュール１００の閾値電圧を補償するときに、第３スイッチＳＷ３がオフにされ、駆動モジュール１００の閾値電圧を補償するときに、第３スイッチＳＷ３がオンにされ、デジタルアナログ変換器ＤＡＣは駆動モジュール１００の閾値電圧をデータ信号に重畳して、駆動モジュール１００の閾値電圧Ｖｔｈを相殺することにより補償を行う。

説明すべきこととして、アナログデジタル変換器ＡＤＣとデジタルアナログ変換器ＤＡＣとの間には一般的に電圧比較器、制御モジュール、メモリ等のデバイス（図示せず）をさらに含み、それらは演算増幅器ＯＰ及び第２コンデンサＣ２で構成される積分器の出力電圧Ｖｏｕｔを処理し、データ信号Ｄａｔａを補償する必要がある電圧Ｖｏｕｔ’を取得して、データ信号Ｄａｔａに重畳してデータ信号Ｄａｔａを補償するために用いられる。

引き続き図２を参照すると、いくつかの実施例において、駆動モジュール１００は第１薄膜トランジスタＴ１を含み、第１薄膜トランジスタＴ１のゲートは第１ノードＧに接続され、第１薄膜トランジスタＴ１のソースは第２ノードＳに接続され、第１薄膜トランジスタＴ１のドレインは定電圧高電位端子ＶＤＤに接続される。

いくつかの実施例において、データ書き込みモジュール２００は第２薄膜トランジスタＴ２を含み、第２薄膜トランジスタＴ２のゲートは第１走査信号線Ｓｃａｎ１に接続され、第２薄膜トランジスタＴ２のソースはデータ信号線Ｄａｔａに接続され、第２薄膜トランジスタＴ２のドレインは第１ノードＧに接続される。

いくつかの実施例において、初期化モジュール３００は第３薄膜トランジスタＴ３を含み、第３薄膜トランジスタＴ３のゲートは第２走査信号線Ｓｃａｎ２に接続され、第３薄膜トランジスタＴ３のソースはリセット信号線Ｖｉｎｉに接続され、第３薄膜トランジスタＴ３のドレインは第２ノードＳに接続される。

図２、図３、図４、図５及び図８に示すように、該画素駆動回路は閾値電圧検出段階Ａを含み、閾値電圧検出段階Ａは、第１時間帯ｔ１と、第２時間帯ｔ２と、第３時間帯ｔ３と、を含み、ここで、
図３に示すように、第１時間帯ｔ１において、第１スイッチＳＷ１及び第２スイッチＳＷ２がオンにされ、第３スイッチＳＷ３がオフにされ、データ書き込みモジュール２００がオフにされ、初期化モジュール３００及び駆動モジュール１００がオンにされる。

図４に示すように、第２時間帯ｔ２において、第１スイッチＳＷ１及び第２スイッチＳＷ２がオンにされ、第３スイッチＳＷ３がオフにされ、データ書き込みモジュール２００及び初期化モジュール３００がオフにされ、駆動モジュール１００がオンからオフにされる。

図５に示すように、第３時間帯ｔ３において、第１スイッチＳＷ１がオンにされ、第２スイッチＳＷ２及び第３スイッチＳＷ３がオフにされ、データ書き込みモジュール２００及び駆動モジュール１００がオフにされ、初期化モジュール３００がオンにされる。

ここで、第１時間帯ｔ１において、第１ノードＧの電位は定電圧高電位端子の電位ＶＤＤであり、第２ノードＳの電位は基準信号線の電位Ｖｉｎｉであり、
第２時間帯ｔ２において、第１ノードＧの電位は基準信号線の電位Ｖｒｅｆであり、第２ノードＳの電位は基準信号線の電位Ｖｒｅｆと駆動モジュール１００の閾値電圧Ｖｔｈとの差Ｖｒｅｆ－Ｖｔｈである。

第３時間帯ｔ３において、第１ノードＧの電位は基準信号線の電位Ｖｒｅｆであり、第２ノードＳの電位は基準信号線の電位Ｖｉｎｉである。

さらに、図２、図６、図７及び図８に示すように、該画素駆動回路は表示補償段階Ｂをさらに含み、表示補償段階Ｂは第４時間帯ｔ４と、第５時間帯ｔ５と、を含み、ここで、
図６に示すように、第４時間帯ｔ４において、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフにされ、第３スイッチＳＷ３がオンにされ、データ書き込みモジュール２００及び初期化モジュール３００がオンにされ、駆動モジュール１００がオフからオンにされる。

図７に示すように、第５時間帯ｔ５において、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフにされ、第３スイッチＳＷ３がオンにされ、駆動モジュール１００がオンにされ、データ書き込みモジュール２００及び初期化モジュール３００がオフにされる。

ここで、第４時間帯ｔ４及び第５時間帯ｔ５において、第１ノードＧの電位は、データ信号線の電位Ｖｄａｔａと、第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈと、リセット信号線の電位Ｖｉｎｉとの和Ｖｄａｔａ＋Ｖｔｈ＋Ｖｉｎｉであり、第２ノードＳの電位は基準信号線の電位Ｖｉｎｉである。

上記実施例に基づいて、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２及び第３薄膜トランジスタＴ３がいずれもＮ型薄膜トランジスタであれば、第１スイッチＳＷ１、第２スイッチＳＷ２及び第３スイッチＳＷ３に対応する制御信号がハイレベルでオンにされ、対応する制御信号がローレベルでオフにされ、図３～図８に示すように、該画素駆動回路の動作フロー（閾値電圧検出段階Ａ及び表示補償段階Ｂ）を詳細に記述するする。

まず、閾値電圧検出段階Ａは、第１時間帯ｔ１と、第２時間帯ｔ２と、第３時間帯ｔ３と、を含み、ここで、
図３に示すように、第１時間帯ｔ１は第１ノードＧ及び第２ノードＳの電位を初期化するために用いられる。具体的には、第１スイッチＳＷ１及び第２スイッチＳＷ２がオンにされ、第３スイッチＳＷ３がオフにされる。演算増幅器ＯＰのバーチャルショート効果に基づいて、演算増幅器ＯＰは電圧フォロアとして、第１ノードＧの電位を基準信号線の電位Ｖｒｅｆにすることができる。第１走査信号線Ｓｃａｎ１はローレベルであり、かつ第２走査信号線Ｓｃａｎ２はハイレベルであることにより、第２薄膜トランジスタＴ２がオフにされ、かつ第３薄膜トランジスタＴ３がオンにされ、第２ノードＳの電位がリセット信号線の電位Ｖｉｎｉになり、第１薄膜トランジスタＴ１のゲートソース電位差ＶｇｓがＶｒｅｆ－Ｖｉｎｉでオンにされ、第１コンデンサＣ１が充電される。

図４に示すように、第２時間帯ｔ２は第１薄膜トランジスタＴ１の閾値電圧を検出するために用いられる。具体的には、第２走査信号線Ｓｃａｎ２がローレベルとなることにより、第３薄膜トランジスタＴ３はオフにされ、定電圧高電位端子ＶＤＤは第２ノードＳを充電し、第１ノードＧと第２ノードＳとの電位差がＶｒｅｆ－Ｖｉｎｉから第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈまで低減するまで継続し、それにより、第１薄膜トランジスタＴ１がオフにされる。この過程において、第１コンデンサＣ１は放電し、第１薄膜トランジスタＴ１をオン状態に維持するために用いられる。説明すべきこととして、第２時間帯ｔ２、すなわち第２ノードＳの電位であるＶｉｎｉからＶｒｅｆ－Ｖｔｈまで上昇する期間において、常に有機発光ダイオードＯＬＥＤのターンオン電圧Ｖｏｌｅｄより低くくする必要があり、それにより有機発光ダイオードＯＬＥＤの発光を回避する。

図５に示すように、第３時間帯ｔ３は第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈを抽出するために用いられる。具体的には、第２スイッチＳＷ２をオフにすることにより、演算増幅器ＯＰ及び第２コンデンサＣ２は積分器を構成する。第２走査信号線Ｓｃａｎ２はハイレベルであることにより、第３薄膜トランジスタＴ３がオンになり、第２ノードＳの電位がリセット信号線の電位Ｖｉｎになり、第１コンデンサＣ１と第２コンデンサＣ２との間に電荷転送が行われ、積分器が積分を行った後に出力電圧Ｖｏｕｔを生成する。

説明すべきこととして、各コンデンサの２つの極板に蓄積された正味の電荷は０である。すなわち各コンデンサの２つの極板に蓄積された電荷量は同じであり、電気的には逆であることから、閉鎖面内の電荷保存則に基づいて、図５において、１つの閉鎖面５００を用いて第１コンデンサＣ１の第１端子及び第２コンデンサＣ２の第２端子を囲む。閉鎖面５００内には電荷を蓄積する素子がなく、かつ閉鎖面５００を貫通する導電経路がないため、閉鎖面５００内において、第１ノードＧに接続された第１コンデンサＣ１の第１端子及び第２コンデンサＣ２の第２端子という２つの極板に蓄積された総電荷は変化しない。

これに基づいて、第２時間帯ｔ２において、第１コンデンサＣ１の第１端子に蓄積された電荷はＱ１＝Ｃ１^＊Ｖｔｈであり、第２コンデンサＣ２の第１端子及び第２端子の電位が同じであることにより、第２コンデンサＣ２は電荷を蓄積しないため、第２コンデンサＣ２の第２端子に蓄積された電荷Ｑ２＝０であり、すなわち第１コンデンサＣ１の第１端子及び第２コンデンサＣ２の第２端子に蓄積された総電荷はＱ＝Ｑ１＋Ｑ２＝Ｃ１^＊Ｖｔｈである。

第３時間帯ｔ３において、第１コンデンサＣ１の第１端子に蓄積された電荷はＱ１’＝Ｃ１^＊（Ｖｒｅｆ－Ｖｉｎｉ）であり、第２コンデンサＣ２の第２端子に蓄積された電荷はＱ２’＝Ｃ２^＊（Ｖｒｅｆ－Ｖｏｕｔ）であり、すなわち第１コンデンサＣ１の第１端子及び第２コンデンサＣ２の第２端子に蓄積された総電荷はＱ’＝Ｑ１’＋Ｑ２’＝Ｃ１^＊（Ｖｒｅｆ－Ｖｉｎｉ）＋Ｃ２^＊（Ｖｒｅｆ－Ｖｏｕｔ）である。

Ｑ＝Ｑ’から分かるように、Ｃ１^＊Ｖｔｈ＝Ｃ１^＊（Ｖｒｅｆ－Ｖｉｎｉ）＋Ｃ２^＊（Ｖｒｅｆ－Ｖｏｕｔ）であり、これにより、Ｖｔｈ＝Ｖｒｅｆ－Ｖｉｎｉ＋Ｃ２^＊（Ｖｒｅｆ－Ｖｏｕｔ）／Ｃ１と求められ、それにより第１薄膜トランジスタＴ１の閾値電圧をリアルタイムに抽出する。

さらに、表示補償段階Ｂは、第４時間帯ｔ４と、第５時間帯ｔ５と、を含み、ここで、
図６に示すように、第４時間帯ｔ４は補償後のデータ信号Ｄａｔａを書き込むために用いられる。具体的には、第１走査信号線Ｓｃａｎ１及び第２走査信号線Ｓｃａｎ２はハイレベルであることにより、第２薄膜トランジスタＴ２及び第３薄膜トランジスタＴ３がオンにされ、第２ノードＳの電位がリセット信号線の電位Ｖｉｎｉとなる。第１スイッチＳＷ１及び第２スイッチＳＷ２がオフにされ、第３スイッチＳＷ３がオンにされ、第３時間帯ｔ３に抽出された第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈ、及びリセット信号線の電位Ｖｉｎｉを、入力する必要があるデータ信号線Ｖｄａｔａの電位に重畳する。すなわちデータ信号Ｄａｔａを補償する必要がある電圧はＶｏｕｔ’＝Ｖｔｈ＋Ｖｉｎｉであり、補償後のデータ信号Ｄａｔａの電位がＶｄａｔａ＋Ｖｔｈ＋Ｖｉｎｉであることで、第１ノードＧと第２ノードＳとの電位差がＶｄａｔａ＋Ｖｔｈになり、第１薄膜トランジスタＴ１がオンにされる。

図７に示すように、第５時間帯ｔ５は有機発光ダイオードＯＬＥＤの発光を駆動するために用いられる。具体的には、第２走査信号線Ｓｃａｎはローレベルとなることにより、第３薄膜トランジスタＴ３がオフにされる。このときに、第１ノードＧの電位は補償後のデータ信号の電位Ｖｄａｔａ＋Ｖｔｈ＋Ｖｉｎであり、すなわちＶｄａｔａ＋Ｖｒｅｆ＋Ｃ２^＊（Ｖｒｅｆ－Ｖｏｕｔ）／Ｃ１であり、定電圧高電位ＶＤＤは第１薄膜トランジスタＴ１を介して有機発光ダイオードＯＬＥＤが発光するように駆動し、第１薄膜トランジスタＴ１を流れる電流、すなわち有機発光ダイオードを流れる駆動電流Ｉは、Ｉ＝Ｋ（Ｖｇｓ－Ｖｔｈ）^２＝Ｋ（Ｖｄａｔａ＋Ｖｔｈ＋Ｖｉｎ－Ｖｎｉ－Ｖｔｈ）＝Ｋ（Ｖｄａｔａ）^２である。これにより、駆動電流Ｉは第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈと無関係であることが分かる。よって第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈを相殺することにより第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈの有機発光ダイオードへの影響を回避し、それにより第１薄膜トランジスタＴ１の閾値電圧を補償することで、各画素の発光輝度は閾値電圧が不均一又は不安定となることの影響を受けることなく、表示パネルの表示効果を向上させることができる。

説明すべきこととして、各フレーム画像の表示過程は、正常表示過程（有機発光ダイオードＯＬＥＤが発光する）と、垂直帰線消去過程（有機発光ダイオードＯＬＥＤが発光しない）と、を含み、一般的には、正常表示過程において表示補償段階を行い、垂直帰線消去過程において閾値電圧検出段階を行う。それにより閾値電圧検出を行う際に、正常表示過程に影響を与えない。

本発明の実施例に係る画素駆動回路は、補償モジュールの演算増幅器を駆動トランジスタのゲートに接続することにより、駆動トランジスタの閾値電圧を検出する際に、検出さるた駆動トランジスタの閾値電圧が正確になるように、駆動トランジスタのゲート電位を補償モジュールにより安定的に保持させることができるため、駆動トランジスタの閾値電圧を正確に補償する。

上記実施例に基づいて、本発明の実施例は表示パネルをさらに提供し、該表示パネルは、有機発光ダイオードと、上記画素駆動回路と、を含み、該画素駆動回路は、有機発光ダイオードが発光するように駆動するために用いられる。該表示パネル及び該画素駆動回路は同じ構造及び有益な効果を有し、上記各実施例で該画素駆動回路を詳細に説明したため、ここでは説明を省略する。

理解できるように、当業者にとって、本願の技術的解決手段及びその発明構想に基づいて同等置換又は変更を行うことができ、これら全ての変更又は置換はいずれも本願に添付された請求項の保護範囲に属するべきである。

１００駆動モジュール
２００データ書き込みモジュール
３００初期化モジュール
４００検出モジュール
５００閉鎖面
５００補償モジュール

Claims

画素駆動回路であって、
駆動モジュールと、データ書き込みモジュールと、初期化モジュールと、第１コンデンサと、検出モジュールと、を含み、
前記駆動モジュールの制御端子は第１ノードに接続され、入力端子は定電圧高電位端子に接続され、出力端子は第２ノードに接続され、
前記データ書き込みモジュールの制御端子は第１走査信号線に接続され、入力端子はデータ信号線に接続され、出力端子は前記第１ノードに接続され、
前記初期化モジュールの制御端子は第２走査信号線に接続され、入力端子はリセット信号線に接続され、出力端子は第２ノードに接続され、
前記第１コンデンサの第１端子は前記第１ノードに接続され、第２端子は前記第２ノードに接続され、
前記検出モジュールは前記第１ノードに接続され、前記第１ノードの電位を制御することにより、前記駆動モジュールの閾値電圧を取得するために用いられることを特徴とする、画素駆動回路。
前記検出モジュールは、演算増幅器と、第１スイッチと、第２スイッチと、第２コンデンサと、を含み、
前記演算増幅器の第１入力端子は前記第１スイッチを介して前記第１ノードに接続され、第２入力端子は基準信号線に接続され、
前記第１スイッチは前記第１ノードと前記演算増幅器の第１入力端子との間に結合され、
前記第２スイッチ及び前記第２コンデンサは前記演算増幅器の第１入力端子と出力端子との間に結合される、請求項１に記載の画素駆動回路。
補償モジュールをさらに含み、前記補償モジュールは、アナログデジタル変換器と、デジタルアナログ変換器と、第３スイッチと、を含み、
前記アナログデジタル変換器の入力端子は前記演算増幅器の出力端子に接続され、前記デジタルアナログ変換器の出力端子は前記第３スイッチを介して前記データ書き込みモジュールの入力端子に接続される、請求項２に記載の画素駆動回路。
前記駆動モジュールは第１薄膜トランジスタを含み、前記第１薄膜トランジスタのゲートは前記第１ノードに接続され、前記第１薄膜トランジスタのソースは前記第２ノードに接続され、前記第１薄膜トランジスタのドレインは前記定電圧高電位端子に接続される、請求項１に記載の画素駆動回路。
前記データ書き込みモジュールは第２薄膜トランジスタを含み、前記第２薄膜トランジスタのゲートは前記第１走査信号線に接続され、前記第２薄膜トランジスタのソースは前記データ信号線に接続され、前記第２薄膜トランジスタのドレインは前記第１ノードに接続される、請求項１に記載の画素駆動回路。
前記初期化モジュールは第３薄膜トランジスタを含み、前記第３薄膜トランジスタのゲートは前記第２走査信号線に接続され、前記第３薄膜トランジスタのソースは前記リセット信号線に接続され、前記第３薄膜トランジスタのドレインは前記第２ノードに接続される、請求項１に記載の画素駆動回路。
閾値電圧検出段階を含み、前記閾値電圧検出段階は、第１時間帯と、第２時間帯と、第３時間帯と、を含み、
前記第１時間帯において、前記第１スイッチ及び前記第２スイッチがオンにされ、前記第３スイッチがオフにされ、前記データ書き込みモジュールがオフにされ、前記初期化モジュール及び前記駆動モジュールがオンにされ、
前記第２時間帯において、前記第１スイッチ及び前記第２スイッチがオンにされ、前記第３スイッチがオフにされ、前記データ書き込みモジュール及び前記初期化モジュールがオフにされ、前記駆動モジュールがオンからオフにされ、
前記第３時間帯において、前記第１スイッチがオンにされ、前記第２スイッチ及び前記第３スイッチがオフにされ、前記データ書き込みモジュール及び前記駆動モジュールがオフにされ、前記初期化モジュールがオンにされる、請求項３に記載の画素駆動回路。
前記第１時間帯において、前記第１ノードの電位は定電圧高電位端子の電位ＶＤＤであり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉであり、
前記第２時間帯において、前記第１ノードの電位は前記基準信号線の電位Ｖｒｅｆであり、前記第２ノードの電位は前記基準信号線の電位Ｖｒｅｆと前記駆動モジュールの閾値電圧Ｖｔｈとの差であり、
前記第３時間帯において、前記第１ノードの電位は前記基準信号線の電位Ｖｒｅｆであり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉである、請求項７に記載の画素駆動回路。
表示補償段階をさらに含み、前記表示補償段階は、第４時間帯と、第５時間帯と、を含み、
前記第４時間帯において、前記第１スイッチ及び前記第２スイッチがオフにされ、前記第３スイッチがオンにされ、前記データ書き込みモジュール及び前記初期化モジュールがオンにされ、前記駆動モジュールがオフからオンにされ、
前記第５時間帯において、前記第１スイッチ及び前記第２スイッチがオフにされ、前記第３スイッチがオンにされ、前記駆動モジュールがオンにされ、前記データ書き込みモジュール及び前記初期化モジュールがオフにされる、請求項３に記載の画素駆動回路。
前記第４時間帯及び前記第５時間帯において、前記第１ノードの電位は、前記データ信号線の電位Ｖｄａｔａと、前記駆動モジュールの閾値電圧Ｖｔｈと、前記リセット信号線の電位Ｖｉｎｉとの和であり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉである、請求項９に記載の画素駆動回路。
表示パネルであって、有機発光ダイオードと、請求項１に記載の画素駆動回路と、を含み、
前記有機発光ダイオードが前記画素駆動回路の駆動モジュールの出力端子と定電圧低電位端子との間に結合されることにより、前記画素駆動回路は、前記有機発光ダイオードが発光するように駆動するために用いられる、表示パネル。
前記画素駆動回路は、駆動モジュールと、データ書き込みモジュールと、初期化モジュールと、第１コンデンサと、検出モジュールと、を含み、
前記駆動モジュールの制御端子は第１ノードに接続され、入力端子は定電圧高電位端子に接続され、出力端子は第２ノードに接続され、
前記データ書き込みモジュールの制御端子は第１走査信号線に接続され、入力端子はデータ信号線に接続され、出力端子は前記第１ノードに接続され、
前記初期化モジュールの制御端子は第２走査信号線に接続され、入力端子はリセット信号線に接続され、出力端子は第２ノードに接続され、
前記第１コンデンサの第１端子は前記第１ノードに接続され、第２端子は前記第２ノードに接続され、
前記検出モジュールは前記第１ノードに接続され、前記第１ノードの電位を制御することにより、前記駆動モジュールの閾値電圧を取得するために用いられる、請求項１１に記載の表示パネル。
前記検出モジュールは、演算増幅器と、第１スイッチと、第２スイッチと、第２コンデンサと、を含み、
前記演算増幅器の第１入力端子は前記第１スイッチを介して前記第１ノードに接続され、第２入力端子は基準信号線に接続され、
前記第１スイッチは前記第１ノードと前記演算増幅器の第１入力端子との間に結合され、
前記第２スイッチ及び前記第２コンデンサは前記演算増幅器の第１入力端子と出力端子との間に結合される、請求項１２に記載の表示パネル。
前記画素駆動回路は補償モジュールをさらに含み、前記補償モジュールは、アナログデジタル変換器と、デジタルアナログ変換器と、第３スイッチと、を含み、
前記アナログデジタル変換器の入力端子は前記演算増幅器の出力端子に接続され、前記デジタルアナログ変換器の出力端子は前記第３スイッチを介して前記データ書き込みモジュールの入力端子に接続される、請求項１３に記載の表示パネル。
前記駆動モジュールは第１薄膜トランジスタを含み、前記第１薄膜トランジスタのゲートは前記第１ノードに接続され、前記第１薄膜トランジスタのソースは前記第２ノードに接続され、前記第１薄膜トランジスタのドレインは前記定電圧高電位端子に接続される、請求項１２に記載の表示パネル。
前記データ書き込みモジュールは第２薄膜トランジスタを含み、前記第２薄膜トランジスタのゲートは前記第１走査信号線に接続され、前記第２薄膜トランジスタのソースは前記データ信号線に接続され、前記第２薄膜トランジスタのドレインは前記第１ノードに接続される、請求項１２に記載の表示パネル。
前記画素駆動回路は閾値電圧検出段階を含み、前記閾値電圧検出段階は、第１時間帯と、第２時間帯と、第３時間帯と、を含み、
前記第１時間帯において、前記第１スイッチ及び前記第２スイッチがオンにされ、前記第３スイッチがオフにされ、前記データ書き込みモジュールがオフにされ、前記初期化モジュール及び前記駆動モジュールがオンにされ、
前記第２時間帯において、前記第１スイッチ及び前記第２スイッチがオンにされ、前記第３スイッチがオフにされ、前記データ書き込みモジュール及び前記初期化モジュールがオフにされ、前記駆動モジュールがオンからオフにされ、
前記第３時間帯において、前記第１スイッチがオンにされ、前記第２スイッチ及び前記第３スイッチがオフにされ、前記データ書き込みモジュール及び前記駆動モジュールがオフにされ、前記初期化モジュールがオンにされる、請求項１４に記載の表示パネル。
前記第１時間帯において、前記第１ノードの電位は定電圧高電位端子の電位ＶＤＤであり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉであり、
前記第２時間帯において、前記第１ノードの電位は前記基準信号線の電位Ｖｒｅｆであり、前記第２ノードの電位は前記基準信号線の電位Ｖｒｅｆと前記駆動モジュールの閾値電圧Ｖｔｈとの差であり、
前記第３時間帯において、前記第１ノードの電位は前記基準信号線の電位Ｖｒｅｆであり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉである、請求項１７に記載の表示パネル。
前記画素駆動回路は表示補償段階をさらに含み、前記表示補償段階は、第４時間帯と、第５時間帯と、を含み、
前記第４時間帯において、前記第１スイッチ及び前記第２スイッチがオフにされ、前記第３スイッチがオンにされ、前記データ書き込みモジュール及び前記初期化モジュールがオンにされ、前記駆動モジュールがオフからオンにされ、
前記第５時間帯において、前記第１スイッチ及び前記第２スイッチがオフにされ、前記第３スイッチがオンにされ、前記駆動モジュールがオンにされ、前記データ書き込みモジュール及び前記初期化モジュールがオフにされる、請求項１４に記載の表示パネル。
前記第４時間帯及び前記第５時間帯において、前記第１ノードの電位は、前記データ信号線の電位Ｖｄａｔａと、前記駆動モジュールの閾値電圧Ｖｔｈと、前記リセット信号線の電位Ｖｉｎｉとの和であり、前記第２ノードの電位は前記基準信号線の電位Ｖｉｎｉである、請求項１９に記載の表示パネル。